JP6606879B2 - 窒化物半導体装置の製造方法 - Google Patents

Description

本発明は、窒化物半導体装置の製造方法および窒化物半導体装置に関する。

イオン注入後の結晶回復工程および不純物活性化工程では、半導体基板を高温で熱処理する。例えば、半導体基板の材料が窒化ガリウム（ＧａＮ）系材料である場合、８００度以上で熱処理する。しかし、８００度以上で熱処理するとＧａＮ系材料の表面から窒素原子（Ｎ）が分解されて放出される。これを防ぐ目的として、熱処理工程においてＧａＮ系材料に保護膜（キャップ層）を設けていた（例えば、特許文献１および２参照）。

不純物活性化工程では半導体基板を１１００℃より高い温度で熱処理する場合があり、結晶回復工程では半導体基板を１５００℃程度で熱処理する場合がある。このような場合、保護膜を用いたとしてもＧａＮ系材料の表面からの窒素原子の放出を十分には抑制できないので、ＧａＮ系材料の表面に凹凸を有する荒れが発生する。表面荒れが発生した領域には、アクセプタに対する補償ドナーとして機能する窒素空孔が存在するので、設計目的に適った十分なｐ型キャリア濃度を得ることができない。加えて、保護膜から不純物が拡散することまたは保護膜の除去が不十分であることに起因して、ＧａＮ系材料の表面が汚染される場合がある。これにより、その後のプロセスまたは完成したデバイスの特性に対して悪影響が出る。なお、熱処理工程が無い場合であっても、保護膜の形成および除去に起因してＧａＮ系材料の表面に荒れが存在する場合がある。またなお、成膜した絶縁膜をＣＭＰにより研磨して、界面強化層を露出することが知られている（例えば、特許文献３参照）。
［先行技術文献］
［特許文献］
［特許文献１］ 特許第２５４０７９１号公報
［特許文献２］ 特許第３２４４９８０号公報
［特許文献３］ 特許第４０４４４９７号公報

ただし、界面強化層を露出するためのＣＭＰは、ＧａＮ系材料の表面荒れを補償するものではない。本件は、ＧａＮ系材料において表面荒れが存在する領域を除去することにより、平坦な表面を得ることを目的とする。

本発明の第１の態様においては、窒化物半導体層を熱処理する熱処理工程、または、窒化物半導体層のおもて面に形成された膜を除去する除去工程と、熱処理工程または除去工程よりも後の工程であって、窒化物半導体層のおもて面を研磨する研磨工程とを備える、窒化物半導体装置の製造方法を提供する。

本発明の第２の態様においては、窒化物半導体層と、窒化物半導体層のおもて面に設けられた不純物領域とを備え、窒化物半導体層のおもて面の最大高さ粗さＲｚが１ｎｍ未満である、窒化物半導体装置を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

第１実施形態に係る窒化物半導体装置１００の製造フロー９０を示す図である。 図１に記載の各工程に入る前の半導体基板１０の断面を示す図である。 ドープ工程Ｓ１０を示す図である。 保護膜１８の形成工程Ｓ２０を示す図である。 熱処理工程Ｓ３０を示す図である。 保護膜１８の除去工程Ｓ４０を示す図である。 おもて面１１の研磨工程Ｓ５０を示す図である。 おもて面構造４０および裏面構造５０の形成工程Ｓ６０を示す図である。 （ａ）〜（ｅ）は、半導体基板１０のおもて面１１のＡＦＭ像を示す図である。 （ａ）〜（ｅ）は、半導体基板１０のおもて面１１の凹凸を表す３次元立体図を示す図である。 （ａ）〜（ｅ）は、半導体基板１０のおもて面１１の凹凸を表すグラフを示す図である。 第２実施形態に係る窒化物半導体装置１００の製造フロー９４を示す図である。 おもて面１１の研磨工程Ｓ５５を示す図である。 第３実施形態に係る窒化物半導体装置１１０の製造フロー９８を示す図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、第１実施形態に係る窒化物半導体装置１００の製造フロー９０を示す図である。製造フロー９０は、ドープ工程（Ｓ１０）と、保護膜１８の形成工程（Ｓ２０）と、熱処理工程（Ｓ３０）と、保護膜１８の除去工程（Ｓ４０）と、おもて面１１の研磨工程（Ｓ５０）と、おもて面構造４０および裏面構造５０の形成工程とを備える。本例の製造フロー９０では、Ｓ１０、Ｓ２０、Ｓ３０、Ｓ４０、Ｓ５０およびＳ６０の順に各工程が実施される。

図２は、図１に記載の各工程に入る前の半導体基板１０の断面を示す図である。なお、図２から図８は、半導体基板１０を含む断面図である。半導体基板１０は、高濃度不純物層１３および窒化物半導体層１４を有する。本例の高濃度不純物層１３は、ｎ^＋型ＧａＮ基板である。また、本例の窒化物半導体層１４は、高濃度不純物層１３に接してエピタキシャル成長されたｎ⁻型ＧａＮ層である。窒化物半導体層１４はドリフト層として機能する。他の例における窒化物半導体層１４は、インジウム（Ｉｎ）を含むｎ⁻型ＩｎＧａＮ層、アルミニウム（Ａｌ）を含むｎ⁻型ＡｌＧａＮ層、または、ＩｎおよびＡｌを含むｎ⁻型ＩｎＡｌＧａＮ層であってもよい。

窒化物半導体層１４は、１Ｅ１６ｃｍ^−３程度のｎ型不純物濃度を有してよく、裏面１２側の面からおもて面１１側の面までの厚みが１０μｍ程度であってよい。なお、Ｅは１０の冪を意味する。例えばＥ１４は１０の１４乗を意味する。

本明細書では、窒化物半導体層１４の表面のうち、高濃度不純物層１３と窒化物半導体層１４との接合面とは反対の面をおもて面１１と称する。また、本明細書では、高濃度不純物層１３の表面のうち、高濃度不純物層１３と窒化物半導体層１４との接合面とは反対の面を裏面１２と称する。さらに、本明細書では、２つの面のうちおもて面１１に近い方の表面をおもて面１１側の面と称し、裏面１２に近い方の表面を裏面１２側の面と称する。例えば、高濃度不純物層１３と窒化物半導体層１４との接合面は、高濃度不純物層１３のおもて面１１側の面であり、窒化物半導体層１４の裏面１２側の面である。

また、本明細書において、ｎまたはｐは、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎまたはｐの右肩に記載した＋または−について、＋はそれが記載されていないものよりもキャリア濃度が高く、−はそれが記載されていないものよりもキャリア濃度が低いことを意味する。なお、他の例においては、本例に記載するｎとｐとを逆にしてもよい。例えば、本例において高濃度不純物層１３および窒化物半導体層１４は共にｎ型であるが、他の例では共にｐ型としてもよい。

図３は、ドープ工程Ｓ１０を示す図である。本例のドープ工程Ｓ１０では、窒化物半導体層１４のおもて面１１に不純物をドープする。本例のドープ工程Ｓ１０は、ｐ型不純物領域であるベース領域２０を形成するためのｐ型不純物ドープ工程と、ｎ^＋型不純物領域であるソース領域２２を形成するためのｎ型不純物ドープ工程と、ｐ^＋型不純物領域であるコンタクト領域２４を形成するためのｐ型不純物ドープ工程とを含む。

窒化物半導体層１４に対するｐ型の不純物は、マグネシウム（Ｍｇ）、ベリリウム（Ｂｅ）および亜鉛（Ｚｎ）のうち少なくとも１つの元素を用いてよい。また、窒化物半導体層１４に対するｎ型の不純物は、シリコン（Ｓｉ）またはゲルマニウム（Ｇｅ）であってよい。本例において、ベース領域２０は１Ｅ１７ｃｍ^−３のＭｇを有し、ソース領域２２は１Ｅ２０ｃｍ^−３のＳｉを有する。また、本例において、コンタクト領域２４は４Ｅ１９ｃｍ^−３のＭｇを有する。

本例において、ベース領域２０は、おもて面１１から裏面１２側の面へ１μｍの深さを有する。また、本例において、ソース領域２２およびコンタクト領域２４は、おもて面１１から裏面１２側の面へ１００ｎｍの深さを有する。また、本例ではソース領域２２とコンタクト領域２４とは互いに離間して設けられる。なお、本例の変形例として、おもて面１１に接して５０ｎｍ程度の厚みを有する注入保護膜を設けて、当該注入保護膜を介してドープ工程Ｓ１０を実施してもよい。

図４は、保護膜１８の形成工程Ｓ２０を示す図である。保護膜形成工程Ｓ２０では、窒化物半導体層１４のおもて面１１に保護膜１８を形成する。保護膜１８は、窒化アルミニウム（ＡｌＮ）膜、窒化シリコン（ＳｉＮ_ｘ）膜および酸化シリコン（ＳｉＯ_ｙ）膜のいずれか１つであってよい。ｘはＳｉ原子１つに対するＮ原子の比率であり、ｘは１．２以上１．５以下の値であってよい。ｙはＳｉ原子１つに対するＯ原子の比率であり、ｙは１以上２以下の値であってよい。

保護膜１８は、スパッタリング法または化学気相法（ＣＶＤ）により形成してよく、有機金属化学気相成長法（ＭＯＣＶＤ）により形成してもよい。ＭＯＣＶＤ法を用いた場合、エピタキシャル膜を形成することができる。なお、ＣＶＤおよびＭＯＣＶＤは、スパッタリング法と比較して窒化物半導体層１４へのダメージを低減することができる。

保護膜１８は、形成する材料に適した方法で形成してよい。ＡｌＮ膜はスパッタリング法またはＭＯＣＶＤにより形成してよく、ＳｉＮ_ｘ膜およびＳｉＯ_ｙ膜はスパッタリング法またはＣＶＤにより形成してよい。本例の保護膜１８は、スパッタリング法により形成した２００ｎｍの厚みを有するＡｌＮ膜である。

図５は、熱処理工程Ｓ３０を示す図である。熱処理工程Ｓ３０では、窒化物半導体層１４をアニール炉３０において熱処理する。

熱処理工程Ｓ３０は、窒化物半導体装置１００の製造工程における複数の処理工程のうち、最も高い温度で窒化物半導体層１４を熱処理する工程であってよい。なお、保護膜１８の形成時に高濃度不純物層１３を加熱する場合があるが、このような過熱は、熱処理工程Ｓ３０には含まれない。本例では、主に窒素ガスからなる１ａｔｍの雰囲気ガス３２をアニール炉３０に充填して、窒化物半導体層１４を１３００℃で５分間熱処理する。なお、保護膜１８を設けていても、１１００℃を超える温度で熱処理すると、窒化物半導体層１４のおもて面１１において窒素空孔が不可避的に生じることとなる。

なお、熱処理工程Ｓ３０では、アニール温度に応じた所定の圧力の雰囲気ガス３２でアニール炉３０内を充填してもよい。例えば、８００℃で約０．０１ａｔｍ以上、１０００℃で約１ａｔｍ以上、１１００℃で約１０ａｔｍ以上の窒素ガス（Ｎ_２）でアニール炉３０内を充填してもよい。窒素ガス（Ｎ_２）に代えて、アンモニアガス（ＮＨ_３）を用いてもよい。

図６は、保護膜１８の除去工程Ｓ４０を示す図である。保護膜除去工程Ｓ４０では、化学機械研磨法（ＣＭＰ）、ドライエッチング、および、ウェットエッチングのうちいずれかの手段を用いて、保護膜１８を除去する。本例の保護膜１８除去工程Ｓ４０は、後述の研磨工程Ｓ５０とは異なる手段により行われる。これにより、保護膜１８の除去に最適な手段とおもて面１１の研磨に最適な手段とを別途選択することができるので、工程Ｓ４０および工程Ｓ５０に要する時間およびコストを低減することができる。

本例の保護膜除去工程Ｓ４０では、水酸化カリウム水溶液（ＫＯＨａｑ）を用いて保護膜１８をウェットエッチングにより除去する。これに対して、研磨工程Ｓ５０ではＣＭＰにより窒化物半導体層１４のおもて面１１を研削する。保護膜除去工程Ｓ４０の後、窒化物半導体層１４のおもて面１１は、窒素原子（Ｎ）放出に起因して少なくとも数ｎｍ程度の凹凸を有する表面荒れが存在する。図６では、当該表面荒れが存在する領域をダメージ層１９として模式的に示す。

図７は、おもて面１１の研磨工程Ｓ５０を示す図である。研磨工程Ｓ５０では、窒化物半導体層１４のおもて面１１を研磨することによりダメージ層１９を除去する。研磨工程Ｓ５０は、ＣＭＰ、ドライエッチング、ウェットエッチング、および、触媒を用いた化学研磨のうちいずれかの手段を用いる工程であってよい。本例の研磨工程Ｓ５０において除去する窒化物半導体層１４の厚みは、少なくとも１０ｎｍ以上であり、最大でも２００ｎｍである。

少なくとも１０ｎｍ以上とすることにより、最小の厚み除去量でおもて面１１の表面荒れを除去することができる。また、最大でも２００ｎｍ除去すれば、表面荒れを除去する目的を達成することができる。本例では、ＣＭＰによりおもて面１１を５０ｎｍ研削する。本明細書では、研磨工程Ｓ５０後における高濃度不純物層１３と窒化物半導体層１４との接合面とは反対の面を、新たなおもて面１１とする。触媒を用いた化学研磨では、例えば、中性のリン酸緩衝溶液中において、固体触媒としての石英と研磨対象としての窒化物半導体層１４のおもて面１１とを接触させる。そして、石英を介して窒化物半導体層１４のおもて面１１に紫外線を照射しながら、おもて面１１を研削してよい。これにより、ＣＭＰ、ドライエッチングおよびウェットエッチングと比較して、おもて面１１をより平坦にすることができる。

なお、熱処理工程Ｓ３０の熱処理温度に応じて、研磨工程Ｓ５０において除去する窒化物半導体層１４の厚みを調節してよい。熱処理温度が高いほどおもて面１１の凹凸は大きくなるので、熱処理温度が高いほど厚み除去量を大きくしてよい。これにより、熱処理温度が相対的に高い場合に確実に表面荒れを除去することができ、熱処理温度が相対的に低い場合に不必要に深く研削することを防ぐことができる。なお、熱処理温度とおもて面１１の凹凸との関係については、後述の図１１から図１３の説明も参照されたい。

また、熱処理工程Ｓ３０の雰囲気ガス３２の圧力に応じて、研磨工程Ｓ５０において除去する窒化物半導体層１４の厚みを調節してよい。熱処理温工程Ｓ３０において雰囲気ガス３２の圧力が高いほど窒化物半導体層１４から窒素原子（Ｎ）が放出されにくいので、雰囲気ガス３２の圧力が高いほど厚み除去量を小さくしてよい。これにより、雰囲気ガス３２の圧力が相対的に高い場合に不必要に深く研削することを防ぐことができ、雰囲気ガス３２の圧力が相対的に低い場合に確実に表面荒れを除去することができる。

研磨工程Ｓ５０の後において、本例の窒化物半導体層１４のおもて面１１の最大高さ粗さＲｚは１ｎｍ未満である。一般的に、最大高さ粗さＲｚとは、凹凸を示す輪郭曲線の平均線の方向に基準長さＬだけ輪郭曲線を抜き取ったグラフにおいて、当該平均線から最も高い山頂までの高さＲｐと最も低い谷までの深さＲｖとの差を意味する。本明細書においては、窒化物半導体層１４のおもて面１１の最大高さ粗さＲｚが１ｎｍ未満である状態を、おもて面１１が平坦であると定義する。

図８は、おもて面構造４０および裏面構造５０の形成工程Ｓ６０を示す図である。本例において、おもて面構造４０はゲート電極４２と、ゲート絶縁膜４４と、ソース電極４６とを含み、裏面構造５０はドレイン電極５２を含む。ただし、おもて面構造４０および裏面構造５０はこれらに限定されず、他の構造を含んでもよい。

おもて面１１に露出するｎ⁻型の窒化物半導体層１４接してゲート絶縁膜４４が設けられる。本例のゲート絶縁膜４４は、二酸化シリコン（ＳｉＯ_２）膜であるが、酸化アルミニウム（Ａｌ_２Ｏ_３）膜であってもよい。また、ゲート絶縁膜４４に接してゲート電極４２が設けられる。本例のゲート電極４２は、ニッケル（Ｎｉ）層と当該Ｎｉ層に接して積層された金（Ａｕ）層とからなるが、多結晶シリコン（ｐｏｌｙ−Ｓｉ）層であってもよい。

ソース電極４６は、ｎ^＋型のソース領域２２およびｐ^＋型コンタクト領域２４に少なくとも接して設けられる。ソース電極４６は、おもて面１１の面内において、ゲート絶縁膜４４を挟むように設けられてもよく、ゲート絶縁膜４４を囲むように設けられてもよい。ドレイン電極５２は、高濃度不純物層１３の裏面１２に接して設けられる。本例のソース電極４６およびドレイン電極５２は共に、チタン（Ｔｉ）等と当該Ｔｉ層に接して積層されたＡｌ層とからなる。なお、本例のおもて面構造４０は、いわゆるプラナー型であるが、ゲート電極４２およびゲート絶縁膜４４をトレンチ状に形成したトレンチ型としてもよい。

工程Ｓ１０からＳ６０により、窒化物半導体装置１００としての縦型トランジスタが完成する。本例では、ダメージ層１９を除去して平坦にするので、窒素空孔を減少させることができる。これにより、ベース領域２０およびコンタクト領域２４等の窒化物半導体層１４に対するｐ型不純物領域において適切なｐ型キャリア濃度を得ることができる。また、ダメージ層を除去して平坦にするので、保護膜１８からの汚染を受けた層も除去することができる。したがって、半導体装置のおもて面１１における不純物濃度を、設計目的に適った濃度にすることができる。

なお、熱処理工程Ｓ３０が１４００℃程度の高温である場合に保護膜１８の剥離が生じたとしても、ダメージ層１９を除去して平坦にすることにより、やはり窒素空孔を低減することができる。それゆえ、熱処理工程Ｓ３０の温度に律速されない自由度の高いプロセス設計が可能となる。なお、本例の技術的思想は、縦型トランジスタに限定されず、ダイオードに適用してもよい。

図９（ａ）〜（ｅ）は、半導体基板１０のおもて面１１のＡＦＭ像を示す図である。各ＡＦＭ像は、保護膜１８の除去工程Ｓ４０の後であって、おもて面１１の研磨工程Ｓ５０の前におけるおもて面１１の凹凸を示す。すなわち、各ＡＦＭ像は、ダメージ層１９の凹凸を示す。

各ＡＦＭ像において、白色に近いほど基準点０ｎｍよりも高いことを示し、黒色に近いほど基準点０ｎｍよりも低いことを示す。（ａ）〜（ｅ）は、熱処理工程における温度が異なる。（ａ）は１１００℃であり、（ｂ）は１２００℃であり、（ｃ）は１３００℃であり、（ｄ）は１３５０℃であり、（ｅ）は１４００℃である。なお、熱処理時間は、（ａ）〜（ｅ）共に５分であり、アニール炉３０内は主に窒素からなる１ａｔｍの雰囲気ガス３２で充填した。

図１０（ａ）〜（ｅ）は、半導体基板１０のおもて面１１の凹凸を表す３次元立体図を示す図である。図１０（ａ）〜（ｅ）は、図９（ａ）〜（ｅ）にそれぞれ対応する。概して、温度が高くなるにつれて、おもて面１１の凹凸が大きくなることが分かる。

図１１（ａ）〜（ｅ）は、半導体基板１０のおもて面１１の凹凸を表すグラフを示す図である。図１１（ａ）〜（ｅ）は、図９（ａ）〜（ｅ）および図１０（ａ）〜（ｅ）にそれぞれ対応する。例えば、図１１（ａ）のグラフは図９（ａ）および図１０（ａ）の断面における凹凸を示すグラフである。図１１（ｂ）〜（ｅ）についても同様の対応関係である。

図１１（ａ）〜（ｅ）において、基準長さＬは１．０μｍとした。本例では、当該外基準長さにおいて、それぞれＲｚを求めた。図１１（ａ）のＲｚは１．４ｎｍであり、図１１（ｂ）のＲｚは１．５ｎｍであり、図１１（ｃ）のＲｚは１．６ｎｍであり、図１１（ｄ）のＲｚは５．５ｎｍであり、図１１（ｅ）のＲｚは９．８ｎｍであった。図１１（ａ）〜（ｅ）において、熱処理温度の上昇と共にＲｚが大きくなる傾向が確認された。

図１２は、第２実施形態に係る窒化物半導体装置１００の製造フロー９４を示す図である。本例では、第１実施形態の除去工程Ｓ４０および研磨工程Ｓ５０に代えて、おもて面１１の研磨工程Ｓ５５を有する。本例では、第１実施形態におけるおもて面１１の除去工程Ｓ４０と研磨工程Ｓ５０とが同一の手段により連続して行われる。本例では手段を変更せずに除去工程Ｓ４０および研磨工程Ｓ５０を完了することができるので、第１実施形態と比較して製造工程を簡単にすることができる。係る点で第１実施形態と異なる。他の点は第１実施形態と同じであってよい。なお、本例では、同じ手段を用いればよく、ＣＭＰ条件またはエッチング条件は適宜変更してもよい。

図１３は、おもて面１１の研磨工程Ｓ５５を示す図である。上述の様に、本例では、保護膜１８およびダメージ層１９をおもて面１１の研磨工程Ｓ５５により除去する。本例では、除去工程Ｓ４０および研磨工程Ｓ５０を兼ねる装置を一組用いればよいので、第１実施形態と比較してより低いコストで窒化物半導体装置１００を製造することができる。

図１４は、第３実施形態に係る窒化物半導体装置１１０の製造フロー９８を示す図である。本例は、ドープ工程Ｓ１０および熱処理工程Ｓ３０を有さない。本例では、窒化物半導体層１４のおもて面１１に形成された被膜を形成する工程Ｓ２２および当該被膜を除去する工程Ｓ４２に起因して生じた表面の凹凸を除去するべく、おもて面１１を研磨する工程Ｓ５０を有する。係る点において第１実施形態と異なる。他の点は、第１実施形態と同じであってよい。

例えば、物理的にターゲットからはじき出された原子、分子またはイオンがおもて面１１に吸着するスパッタリング法を用いて、おもて面１１に被膜を形成する場合がある。この場合、おもて面１１に凹凸が生じやすい。また、ＣＶＤの一種であるプラズマＣＶＤにおいておもて面１１に被膜を形成する場合も、おもて面１１に凹凸が生じやすい。さらに、保護膜を除去する際にＣＭＰ、ドライエッチングまたはウェットエッチングを用いると、おもて面１１に生じた凹凸を概略反映しつつ、おもて面１１が削られる場合がある。そこで、被膜を形成および除去した後に、おもて面１１を研磨する研磨工程を有してよい。これにより、おもて面１１を平坦にすることができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順序で実施することが必須であることを意味するものではない。

１０・・半導体基板、１１・・おもて面、１２・・裏面、１３・・高濃度不純物層、１４・・窒化物半導体層、１８・・保護膜、１９・・ダメージ層
２０・・ベース領域、２２・・ソース領域、２４・・コンタクト領域
３０・・アニール炉、３２・・雰囲気ガス
４０・・おもて面構造、４２・・ゲート電極、４４・・ゲート絶縁膜、４６・・ソース電極
５０・・裏面構造、５２・・ドレイン電極
９０・・製造フロー、９４・・製造フロー、９８・・製造フロー
１００・・窒化物半導体装置、１１０・・窒化物半導体装置

Claims (13)

1. 窒化物半導体層を熱処理する熱処理工程と、
   前記熱処理工程よりも後の工程であって、前記窒化物半導体層のおもて面を研磨する研磨工程と
   を備え、
   前記熱処理工程の前に、前記窒化物半導体層のおもて面に不純物をドープするドープ工程と、
   前記ドープ工程の後、前記熱処理工程の前に、前記窒化物半導体層のおもて面に保護膜を形成する保護膜形成工程と、
   をさらに備え、
   前記熱処理工程の雰囲気ガスの圧力に応じて、前記研磨工程において除去する前記窒化物半導体層の厚みを調節する、
   窒化物半導体装置の製造方法。
2. 前記ドープ工程は、
   ｐ型不純物領域であるベース領域を形成するためのｐ型不純物ドープ工程と、
   前記ベース領域に、ｎ型不純物領域であるソース領域を形成するためのｎ型不純物ドープ工程と、
   を有する、
   請求項１に記載の窒化物半導体装置の製造方法。
3. 窒化物半導体層を熱処理する熱処理工程と、
   前記熱処理工程よりも後の工程であって、前記窒化物半導体層のおもて面を研磨する研磨工程と
   を備え、
   前記熱処理工程の前に、前記窒化物半導体層のおもて面に不純物をドープするドープ工程と、
   前記ドープ工程の後、前記熱処理工程の前に、前記窒化物半導体層のおもて面に保護膜を形成する保護膜形成工程と、
   をさらに備え、
   前記ドープ工程は、
   ｐ型不純物領域であるベース領域を形成するためのｐ型不純物ドープ工程と、
   前記ベース領域に、ｎ型不純物領域であるソース領域を形成するためのｎ型不純物ドープ工程と、
   を有し、
   前記熱処理工程は、窒化物半導体装置の製造工程における複数の処理工程のうち、最も高い温度で前記窒化物半導体層を熱処理する工程である、
   窒化物半導体装置の製造方法。
4. 前記ドープ工程は、前記ベース領域に前記ソース領域と離間して、前記ベース領域よりもドーピング濃度の高いｐ型不純物領域であるコンタクト領域を形成するためのｐ型不純物ドープ工程をさらに有する、請求項２または３に記載の窒化物半導体装置の製造方法。
5. 前記保護膜は、窒化アルミニウム膜、窒化シリコン膜および酸化シリコン膜のいずれか１つである、請求項１から４のいずれか一項に記載の窒化物半導体装置の製造方法。
6. 前記不純物は、
   前記窒化物半導体層に対するｐ型の不純物である場合は、マグネシウム、ベリリウムおよび亜鉛のうち少なくとも１つの元素であり、
   前記窒化物半導体層に対するｎ型の不純物である場合は、シリコンまたはゲルマニウムである
   請求項１から５のいずれか一項に記載の窒化物半導体装置の製造方法。
7. 前記研磨工程は、ＣＭＰ、ドライエッチング、ウェットエッチング、および、触媒を用いた化学研磨のうちいずれかの手段を用いる工程である、請求項１から６のいずれか一項に記載の窒化物半導体装置の製造方法。
8. 前記熱処理工程の後、前記研磨工程の前に、ＣＭＰ、ドライエッチング、および、ウェットエッチングのうちいずれか１つの手段を用いて、前記保護膜を除去する保護膜除去工程をさらに備え、
   前記研磨工程と前記保護膜除去工程とは、同一の手段により連続して行われる
   請求項１から７のいずれか一項に記載の窒化物半導体装置の製造方法。
9. 前記熱処理工程の後、前記研磨工程の前に、ＣＭＰ、ドライエッチング、および、ウェットエッチングのうちいずれかの手段を用いて、前記保護膜を除去する保護膜除去工程をさらに備え、
   前記研磨工程と前記保護膜除去工程とは、異なる手段により行われる
   請求項１から７のいずれか一項に記載の窒化物半導体装置の製造方法。
10. 前記研磨工程において除去する前記窒化物半導体層の厚みは、少なくとも１０ｎｍ以上である
    請求項１から９のいずれか一項に記載の窒化物半導体装置の製造方法。
11. 前記研磨工程において除去する前記窒化物半導体層の厚みは、最大でも２００ｎｍである
    請求項１から９のいずれか一項に記載の窒化物半導体装置の製造方法。
12. 前記熱処理工程の熱処理温度に応じて、前記研磨工程において除去する前記窒化物半導体層の厚みを調節する
    請求項１から１１のいずれか一項に記載の窒化物半導体装置の製造方法。
13. 前記研磨工程の後において、前記窒化物半導体層のおもて面の最大高さ粗さＲｚが１ｎｍ未満である
    請求項１から１２のいずれか一項に記載の窒化物半導体装置の製造方法。