JP6611779B2

JP6611779B2 - 固体撮像装置および撮像システム

Info

Publication number: JP6611779B2
Application number: JP2017215896A
Authority: JP
Inventors: 大祐小林; 智也大西; 武大屋
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2017-11-08
Filing date: 2017-11-08
Publication date: 2019-11-27
Anticipated expiration: 2032-01-06
Also published as: JP2018023170A

Description

本発明は、固体撮像装置および撮像システムに関する。

特許文献１には、各画素が受光素子およびＡ／Ｄ変換器を有する画像センサが開示されている。この画像センサでは、受光素子から得られたアナログ信号をＡ／Ｄ変換器がデジタル信号に変換して出力する。

特開２００６−２０３７３６号公報

特許文献１に開示された構成では、例えば画素内のＡ／Ｄ変換器が動作することによる電源電位および接地電位の変動の影響を画素回路が受けやすい。電源電位および接地電位が変動すると、画素回路から出力される信号にノイズが生じ、画質を劣化させうる。また、特許文献１に開示された構成に限られるものではないが、入射光量が大きい画素は、その画素に含まれる画素内読出回路が列信号線などの電位を大きく変化させるので、これによって電源電位および接地電位を変動させうる。この影響は、電源線および接地線を共通にする他の画素、特に電源線および接地線を共通にする周辺の画素に伝わり、画質を劣化させうる。そこで、本発明は、電源線および接地線の電位変動に起因する画質の劣化を抑制するために有利な技術を提供することを目的とする。

本発明の１つの側面は、複数行および複数列にわたって配された複数の光電変換素子と、前記光電変換素子で発生した電荷に応じてアナログ信号を出力する読出回路と、複数行および複数列にわたって配されており、前記アナログ信号をデジタル信号に変換する複数のＡ／Ｄ変換器と、前記複数のＡ／Ｄ変換器から出力された前記デジタル信号を記憶する複数のメモリと、第１電極及び第２電極を有する容量素子と、第１電源線及び第２電源線を含む複数の電源線と、第１接地線及び第２接地線を含む複数の接地線と、を備える固体撮像装置であって、前記第１電源線は、前記第１接地線とは異なる電位を供給し、前記容量素子の前記第１電極は、前記第１電源線に接続され、前記容量素子の前記第２電極は、前記第１接地線に接続され、前記複数のＡ／Ｄ変換器に前記第１電源線及び前記第１接地線を介して電位が供給され、前記読出回路に前記第２電源線及び前記第２接地線を介して電位が供給され、前記複数のメモリに前記第２電源線及び前記第２接地線を介して電位が供給されることを特徴とする固体撮像装置を提供する。

本発明によれば、電源線および接地線の電位変動に起因する画質の劣化を抑制するために有利な技術が提供される。

本発明の実施形態の固体撮像装置の構成例を説明する図。本発明の実施形態の画素の構成例を説明する図。本発明の実施形態の容量素子の構成例を説明する図。本発明の実施形態の画素のレイアウト例を説明する図。本発明の実施形態の放射線撮像システムを例示する図。

添付の図面を参照しつつ本発明の実施形態について以下に説明する。様々な実施形態を通じて同様の要素には同一の参照符号を付して重複する説明を省略する。まず、図１を参照しながら各実施形態に共通する固体撮像装置１００の構成例を説明する。固体撮像装置１００の全体構成は既存のものと同様でよいため、以下ではその一例を簡潔に説明する。図１では見易さのために電源線及び接地線を省略し、電源線及び接地線の配置については後続の図面を用いて説明する。

固体撮像装置１００は、画素アレイ１１０と、選択回路１２０と、メモリ１３０と、出力部１４０とを備えうる。画素アレイ１１０には、複数の行および複数の列を構成するように複数の画素１１１が配列され、画素１１１の列ごとに列信号線１１２が配置される。選択回路１２０は画素１１１の行を順に走査して、各行に含まれるそれぞれの画素１１１からｎビットのデジタル信号を列信号線１１２に出力させる。列信号線１１２に出力されたデジタル信号はメモリ１３０に記憶される。次いで、メモリ１３０に記憶されたデジタル信号を不図示の列選択回路によって走査することで列ごとに出力部１４０へ読み出し、読み出した信号をシリアライズ化してＬＶＤＳ信号として出力する。

続いて、図２を用いて画素１１１の具体的な構成例を説明する。図２（ａ）は１つの実施形態に係る画素２００Ａの構成を説明する図である。画素２００Ａは、光電変換素子２０１と、ＭＯＳトランジスタ２０２と、電流源２０３と、Ａ／Ｄ変換器２０４と、メモリ２０５とを含みうる。画素２００Ａへは第１電源線２０６、第１接地線２０７、第２電源線２０８および第２接地線２０９を介して電力が供給される。第１電源線２０６、第１接地線２０７、第２電源線２０８および第２接地線２０９は複数の画素１１１に共通して使用される。

光電変換素子２０１は、典型的にはフォトダイオードでありうる。ＭＯＳトランジスタ２０２は画素内読出回路として機能し、光電変換素子２０１で発生した電荷に応じたアナログ信号をＡ／Ｄ変換器２０４に出力する。光電変換素子２０１のアノードは第２接地線２０９に接続され、光電変換素子２０１のカソードはＭＯＳトランジスタ２０２のゲートに接続される。ＭＯＳトランジスタ２０２の一方の主電極は第２電源線２０８に接続され、他方の主電極は電流源２０３を介して第２接地線２０９に接続される。ＭＯＳトランジスタ２０２と電流源２０３によってソースフォロア回路が構成され、ＭＯＳトランジスタ２０２は光電変換素子２０１から読み出した信号を増幅してＡ／Ｄ変換器２０４に出力する増幅トランジスタとして機能する。

Ａ／Ｄ変換器２０４はＭＯＳトランジスタ２０２から出力されたアナログ信号をｎビットのデジタル信号に変換してメモリ２０５に出力する。メモリ２０５はこのデジタル信号を記憶し、列信号線１１２に出力する。Ａ／Ｄ変換器２０４及びメモリ２０５には、第１電源線２０６及び第１接地線２０７を介して電力が供給される。Ａ／Ｄ変換器２０４及びメモリ２０５は既存の構成を用いればよいので、その詳細な説明は省略する。

画素２００Ａは容量素子２１０を更に含みうる。容量素子２１０の第１電極は第１電源線２０６に接続され、第２電極は第１接地線２０７に接続される。画素２００ＡがＡ／Ｄ変換器２０４やメモリ２０５を含む場合に、これらの回路が動作すると、それによって電源電位および接地電位が変動しうる。そうすると、当該画素２００Ａ及び当該画素２００Ａと電源線及び接地線を共通にする他の画素（特に周辺の画素）から出力される信号にノイズが生じうる。また、入射光量が大きい画素２００Ａは、その画素２００Ａに含まれるＭＯＳトランジスタ２０２がＡ／Ｄ変換器２０４の入力端子の電位を大きく変化させる。これによって電源電位および接地電位が変動しうる。このような場合においても、電源電位および接地電位を変動させた画素２００Ａおよび当該画素２００Ａと電源線および接地線を共通にする他の画素（特に周辺の画素）においてもノイズが生じうる。画素２００Ａが容量素子２１０を含むことによって、電源電位および接地電位の変動による画質の劣化を抑制することが可能となる。特に、Ａ／Ｄ変換器２０４やメモリ２０５のようなデジタル信号を処理する回路は動作の際に瞬間的な消費電流変動が大きいため、これらの回路に電力を供給する第１電源線２０６及び第１接地線２０７の間に容量素子２１０を配置することは効果的である。

図２（ｂ）は別の実施形態に係る画素２００Ｂの構成を説明する図である。画素２００Ｂは、容量素子２１０の代わりに容量素子２１１を含む点で画素２００Ａと異なる。容量素子２１１の第１電極は第２電源線２０８に接続され、第２電極は第２接地線２０９に接続される。この場合にも、電源電位および接地電位の変動による画質の劣化を抑制することが可能となる。図２（ｃ）はさらに別の実施形態に係る画素２００Ｃの構成を説明する図である。画素２００Ｃは、容量素子２１０に加えて容量素子２１１を含む点で画素２００Ａと異なる。

容量素子２１０は、容量値ＣがＣ×Ｖ＞Ｃｐ×ΔＶを満たすものを用いてもよい。ここで、Ｖは画素に許容される電圧変動量である。Ｃｐは第１電源線２０６と第１接地線２０７との間の寄生負荷容量値であり、具体的には第１電源線２０６と第１接地線２０７との間の寄生容量に加えて、それぞれに接続された素子に起因する負荷容量の総和である。ΔＶはＡ／Ｄ変換器２０４及びメモリ２０５の動作に伴う瞬間的な電圧変動量である。容量素子２１１も、容量値が容量素子２１０の容量値Ｃと同様の関係を満たすものを用いてもよい。

上述の画素２００Ａ、画素２００Ｂ及び画素２００Ｃのうちの１種類が図１を用いて説明された固体撮像装置１００の画素１１１として使用されてもよいし、これらのうちの複数の種類が固体撮像装置１００の画素１１１として使用されてもよい。例えば、一部の画素１１１に画素２００Ａが使用され、別の一部の画素１１１に画素２００Ｂが使用されてもよい。また、上述の例では、デジタル回路として動作するＡ／Ｄ変換器２０４及びメモリ２０５には第１電源線２０６及び第１接地線２０７を介して電力が供給される。また、アナログ回路として動作する光電変換素子２０１及びＭＯＳトランジスタ２０２には第２電源線２０８及び第２接地線２０９を介して電力が供給される。しかし、すべての画素内のすべての回路素子に１組の電源線・接地線を介して電力が供給されてもよい。また、１つの画素１１１に対して電源線・接地線がそれぞれ３つ以上あってもよい。

また、画素アレイ１１０の全ての画素１１１が容量素子を含んでもよいし、画素アレイ１１０のうちの一部の画素１１１が容量素子を含まなくてもよい。例えば、容量素子を含む画素１１１として、画素２００Ａ、画素２００Ｂ及び画素２００Ｃのうちの少なくとも１種類が用いられ、容量素子を含まない画素１１１として、図２（ｄ）に示される画素２００Ｄが用いられてもよい。容量素子を含む画素１１１は周期的に分布してもよい。例えば、４列ごと且つ４行ごとに画素２００Ａが配置され、他の画素に画素２００Ｄが配置されてもよい。これにより、全ての画素が容量素子を含む場合と比較して、固体撮像装置１００の開口率が向上しうる。画素２００Ａと画素２００Ｄとで開口率が異なる場合には、画素の感度を調整してもよい。例えば、ＭＯＳトランジスタ２０２の増幅率を調整することで、開口率の差を調整してもよい。このほか、図２の各レイアウトではＡ／Ｄ変換器２０４とメモリ２０５とがともに第１電源線と第１接地線とに接続されているが、これらを分離してもよい。例えば、メモリ２０５を第３電源線（不図示）と第３接地線（不図示）とに接続されるように構成することで、Ａ／Ｄ変換器２０４の動作による影響を受けにくくすることが考えられる。さらに、メモリ２０５を第２電源線２０８と第２接地線２０９とに接続する構成でもよい。メモリ２０５はデジタル動作をするものの、ビット数が少ない場合には、メモリ２０５の動作による電源の変動はＡ／Ｄ変換器２０４よりも小さくなることがある。そのため、画素内の配線数が増加することを抑制しつつ、Ａ／Ｄ変換器２０４の動作による電源変動の影響を小さくすることができる。

さらに、複数の画素１１１で１つのＡ／Ｄ変換器２０４を共有してもよい。この場合もそれぞれの画素１１１がＡ／Ｄ変換器２０４を有することになり、当該画素１１１で得られたアナログ信号が、共有されるＡ／Ｄ変換器２０４でデジタルデータに変換される。また、１つの容量素子が複数の画素にまたがって配置されてもよい。すなわち、１つの画素が容量素子の一部分を有し、他の画素が容量素子の別の部分を有してもよい。例えば、容量素子の第１電極及び第２電極の両方が複数の画素にまたがって配置されてもよいし、第１電極が１つの画素に配置され、第２電極が別の画素に配置されてもよいし、これらが組み合わされてもよい。

続いて、図３を参照しながら容量素子２１０の構成例を説明する。以下では容量素子２１０の構成を例として説明するが、容量素子２１１も同様の構成であってもよい。画素１１１に含まれる他の回路素子（光電変換素子２０１など）は既存の構成を用いればよいので説明を省略する。固体撮像装置１００は、例えば、第１導電型の半導体部材（不図示）の上に第１導電型の半導体層３００をエピタキシャル成長させた基板に形成されうる。ここでは、第１導電型をＮ型、第２導電型をＰ型として説明するが、第１導電型をＰ型、第２導電型をＮ型とすることもできる。各固体撮像装置１００の回路素子は、素子分離部３０２によって相互に分離される。

図３（ａ）に示される構成例では、容量素子２１０は、第１電源線２０６に接続される不純物領域３０３（第１電極）と、第１接地線２０７に接続されるポリシリコン電極３０５（第２電極）と、それらの間に配置された酸化膜３０４とによって構成されうる。第１導電型の半導体層３００に形成された第２導電型の不純物領域（ウェル）３０１に、第１導電型の不純物領域３０３が形成されうる。不純物領域３０３の上に、例えばゲート酸化膜の形成工程において、酸化膜３０４が形成される。酸化膜３０４の上に、例えばゲート電極の形成工程において、ポリシリコン電極３０５が形成される。不純物領域３０１にコンタクト領域３０６を介して第１接地線２０７が接続されてもよい。図３（ａ）の構成において、ポリシリコン電極３０５の代わりに、金属層を用いてもよい。また、不純物領域３０３の代わりに、ポリシリコン電極を用いてもよいし、金属層を用いてもよい。この場合には、不純物領域３０３の代わりに用いるポリシリコン電極や金属層は、例えば素子分離部３０２の上に形成される。

図３（ｂ）に示される構成例では、容量素子２１０は、第２導電型の半導体層（ウェル）３０１と第１導電型の不純物領域３０７とのＰＮ接合によって構成されうる。第２導電型の半導体層（ウェル）３０１は、第２導電型のコンタクト領域３０８を介して第１接地線２０７に接続され、第１導電型の不純物領域３０７は、第１導電型のコンタクト領域３０９を介して第１電源線２０６に接続されている。ＰＮ接合には逆バイアスが印加され、これによりＰＮ接合が容量素子２１０として機能する。

図４を参照しながら画素２００Ａのレイアウト例を説明する。以下では画素２００Ａを例として説明するが、画素２００Ｂ、画素２００Ｃについても同様のレイアウトを有してもよい。図４（ａ）のレイアウト例では、光電変換素子２０１の３辺を囲うように容量素子２１０が配置され、光電変換素子２０１の残りの１辺にＭＯＳトランジスタ２０２、Ａ／Ｄ変換器２０４およびメモリ２０５が配置される。図４（ｂ）のレイアウト例では、容量素子２１０、ＭＯＳトランジスタ２０２、Ａ／Ｄ変換器２０４およびメモリ２０５が画素２００Ａの左隅に配置される。図４（ｃ）のレイアウト例では、容量素子２１０、ＭＯＳトランジスタ２０２、Ａ／Ｄ変換器２０４およびメモリ２０５が画素２００Ａの左辺の中ごろに配置される。ここで例示したレイアウトは画素アレイにおいてどのような向きに配置してもよく、例えば全ての画素を並進対称に配置することで、画素同士の対称性を向上させることができる。

上述のレイアウト例では画素２００Ａの全ての回路素子が基板の同一の面に配置されたが、一部の回路素子が反対側の面に配置されてもよい。例えば、光電変換素子２０１及びＭＯＳトランジスタ２０２が基板の第１面に配置され、Ａ／Ｄ変換器２０４、メモリ２０５及び容量素子２１０が基板の第２面に配置されてもよい。これにより、画素２００Ａに容量素子２１０を配置したとしても、光電変換素子２０１の面積を圧迫することはない。また、光電変換素子２０１及びＭＯＳトランジスタ２０２を第１基板に形成し、Ａ／Ｄ変換器２０４、メモリ２０５及び容量素子２１０を第２基板に形成してから、第１基板と第２基板とを貼り合わせて固体撮像装置１００を製造してもよい。この場合も容量素子２１０による光電変換素子２０１の面積の圧迫を防止できる。

図５は本発明に係る固体撮像装置をＸ線診断システム（放射線撮像システム）応用した例を示した図である。放射線撮像システムは、放射線撮像装置６０４０と、放射線撮像装置６０４０から出力される信号を処理するイメージプロセッサ６０７０とを備える。放射線撮像装置６０４０は、放射線を撮像する装置として前述の固体撮像装置１００を構成したものである。Ｘ線チューブ（放射線源）６０５０で発生したＸ線６０６０は患者あるいは被験者６０６１の胸部６０６２を透過し、放射線撮像装置６０４０に入射する。この入射したＸ線には被験者６０６１の体内部の情報が含まれている。イメージプロセッサ（プロセッサ）６０７０は、放射線撮像装置６０４０から出力される信号（画像）を処理し、例えば、処理によって得られた信号に基づいて制御室のディスプレイ６０８０に画像を表示させることができる。

また、イメージプロセッサ６０７０は、処理によって得られた信号を、伝送路６０９０を介して遠隔地へ転送することができる。これにより、別の場所のドクタールームなどに配置されたディスプレイ６０８１に画像を表示させたり、光ディスク等の記録媒体に画像を記録したりすることができる。記録媒体は、フィルム６１１０であってもよく、この場合、フィルムプロセッサ６１００がフィルム６１１０に画像を記録する。

本発明に係る固体撮像装置は、可視光の像を撮像する撮像システムに応用することもできる。そのような撮像システムは、例えば、固体撮像装置１００と、固体撮像装置１００から出力される信号を処理するプロセッサとを備えうる。該プロセッサによる処理は、例えば、画像の形式を変換する処理、画像を圧縮する処理、画像のサイズを変更する処理および画像のコントラストを変更する処理の少なくとも１つを含みうる。

１００固体撮像装置、１１１画素、１１２列信号線、１２０選択回路、１３０メモリ、１４０出力部

Claims

複数行および複数列にわたって配された複数の光電変換素子と、
前記光電変換素子で発生した電荷に応じてアナログ信号を出力する読出回路と、
複数行および複数列にわたって配されており、前記アナログ信号をデジタル信号に変換する複数のＡ／Ｄ変換器と、
前記複数のＡ／Ｄ変換器から出力された前記デジタル信号を記憶する複数のメモリと、
第１電極及び第２電極を有する容量素子と、
第１電源線及び第２電源線を含む複数の電源線と、
第１接地線及び第２接地線を含む複数の接地線と、を備える固体撮像装置であって、
前記第１電源線は、前記第１接地線とは異なる電位を供給し、
前記容量素子の前記第１電極は、前記第１電源線に接続され、
前記容量素子の前記第２電極は、前記第１接地線に接続され、
前記複数のＡ／Ｄ変換器に前記第１電源線及び前記第１接地線を介して電位が供給され、
前記読出回路に前記第２電源線及び前記第２接地線を介して電位が供給され、
前記複数のメモリに前記第２電源線及び前記第２接地線を介して電位が供給される
ことを特徴とする固体撮像装置。
複数行および複数列にわたって配された複数の光電変換素子と、
前記光電変換素子で発生した電荷に応じてアナログ信号を出力する読出回路と、
複数行および複数列にわたって配されており、前記アナログ信号をデジタル信号に変換する複数のＡ／Ｄ変換器と、
第１電極及び第２電極を有する第１容量素子と、
第３電極及び第４電極を有する第２容量素子と、
第１電源線及び第２電源線を含む複数の電源線と、
第１接地線及び第２接地線を含む複数の接地線と、を備える固体撮像装置であって、
前記第１電源線は、前記第１接地線とは異なる電位を供給し、
前記第１容量素子の前記第１電極は、前記第１電源線に接続され、
前記第１容量素子の前記第２電極は、前記第１接地線に接続され、
前記第２容量素子の前記第３電極は、前記第２電源線に接続され、
前記第２容量素子の前記第４電極は、前記第２接地線に接続され、
前記複数のＡ／Ｄ変換器に前記第１電源線及び前記第１接地線を介して電位が供給され、
前記読出回路に前記第２電源線及び前記第２接地線を介して電位が供給される
ことを特徴とする固体撮像装置。
第１面と、前記第１面とは反対側の第２面とを有する基板を更に備え、
前記複数の光電変換素子は、前記基板の前記第１面に配され、
前記複数のＡ／Ｄ変換器は、前記基板の前記第２面に配される
ことを特徴とする請求項１又は２に記載の固体撮像装置。
前記複数の光電変換素子を有する第１基板と、前記第１基板に積層され、前記複数のＡ／Ｄ変換器を有する第２基板と、を更に備えることを特徴とする請求項１又は２に記載の固体撮像装置。
複数行および複数列にわたって配された複数の光電変換素子と、
前記光電変換素子で発生した電荷に応じてアナログ信号を出力する読出回路と、
前記アナログ信号をデジタル信号に変換する複数のＡ／Ｄ変換器と、
複数行および複数列にわたって配されており、前記デジタル信号を記憶する複数のメモリと、
第１電極及び第２電極を有する容量素子と、
第１電源線及び第２電源線を含む複数の電源線と、
第１接地線及び第２接地線を含む複数の接地線と、を備える固体撮像装置であって、
前記第１電源線は、前記第１接地線とは異なる電位を供給し、
前記容量素子の前記第１電極は、前記第１電源線に接続され、
前記容量素子の前記第２電極は、前記第１接地線に接続され、
前記複数のメモリに第１電源線及び第１接地線を介して電位が供給され、
前記読出回路に前記第２電源線及び前記第２接地線を介して電位が供給され、
前記複数のＡ／Ｄ変換器に前記第２電源線及び前記第２接地線を介して電位が供給される
ことを特徴とする固体撮像装置。
複数行および複数列にわたって配された複数の光電変換素子と、
前記光電変換素子で発生した電荷に応じてアナログ信号を出力する読出回路と、
複数行および複数列にわたって配されており、前記アナログ信号から変換されたデジタル信号を記憶する複数のメモリと、
第１電極及び第２電極を有する第１容量素子と、
第３電極及び第４電極を有する第２容量素子と、
第１電源線及び第２電源線を含む複数の電源線と、
第１接地線及び第２接地線を含む複数の接地線と、を備える固体撮像装置であって、
前記第１電源線は、前記第１接地線とは異なる電位を供給し、
前記第１容量素子の前記第１電極は、前記第１電源線に接続され、
前記第１容量素子の前記第２電極は、前記第１接地線に接続され、
前記第２容量素子の前記第３電極は、前記第２電源線に接続され、
前記第２容量素子の前記第４電極は、前記第２接地線に接続され、
前記複数のメモリに第１電源線及び第１接地線を介して電位が供給され、
前記読出回路に前記第２電源線及び前記第２接地線を介して電位が供給される
ことを特徴とする固体撮像装置。
第１面と、前記第１面とは反対側の第２面とを有する基板を更に備え、
前記複数の光電変換素子は、前記基板の前記第１面に配され、
前記複数のメモリは、前記基板の前記第２面に配される
ことを特徴とする請求項５又は６に記載の固体撮像装置。
前記複数の光電変換素子を有する第１基板と、前記第１基板に積層され、前記複数のメモリを有する第２基板と、を更に備えることを特徴とする請求項５又は６に記載の固体撮像装置。
前記第１接地線とは異なる接地線を介して前記光電変換素子に電位が供給されることを特徴とする請求項１乃至８の何れか１項に記載の固体撮像装置。
前記第１電極は、半導体基板に含まれる不純物領域であり、
前記第２電極は、前記不純物領域の上に絶縁膜を介して配置されたポリシリコンである
ことを特徴とする請求項１乃至９の何れか１項に記載の固体撮像装置。
前記第１電極は、半導体基板に含まれる第１導電型の第１不純物領域であり、
前記第２電極は、前記半導体基板に含まれる第２導電型の第２不純物領域であり、
前記第１不純物領域と前記第２不純物領域とによってＰＮ接合が形成される
ことを特徴とする請求項１乃至９の何れか１項に記載の固体撮像装置。
請求項１乃至１１の何れか１項に記載の固体撮像装置と、
前記固体撮像装置から出力される信号を処理するプロセッサと、
を備えることを特徴とする撮像システム。