JP6616612B2 - Printed wiring board and manufacturing method thereof - Google Patents
Printed wiring board and manufacturing method thereof Download PDFInfo
- Publication number
- JP6616612B2 JP6616612B2 JP2015147106A JP2015147106A JP6616612B2 JP 6616612 B2 JP6616612 B2 JP 6616612B2 JP 2015147106 A JP2015147106 A JP 2015147106A JP 2015147106 A JP2015147106 A JP 2015147106A JP 6616612 B2 JP6616612 B2 JP 6616612B2
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- hole
- conductor layer
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、スルーホール部分で発生するスタブ長を電気特性に影響が出ないように設定した印刷配線板およびその製造方法に関する。 The present invention relates to a printed wiring board in which a stub length generated in a through-hole portion is set so as not to affect electrical characteristics, and a method for manufacturing the same.
従来、多層構造の印刷配線板のLSI(大規模集積回路)等の電子部品を実装するために、内層回路との接続に、印刷配線板を貫通するスルーホールを形成し、スルーホール内の導体層としてめっき処理を施して信号回路を形成している。
このとき、スルーホール内において、内層回路を越えて余った導体層(これを通常、スタブという)は、削除しなければ、特性インピーダンスの不整合や信号遅延などが起こり、高周波での電気特性が悪化する。
Conventionally, in order to mount electronic parts such as LSI (Large Scale Integrated Circuit) of multilayer printed wiring board, through holes that penetrate the printed wiring board are formed for connection to the inner layer circuit, and conductors in the through holes are formed. A signal circuit is formed by performing plating as a layer.
At this time, if the conductor layer (this is usually referred to as a stub) remaining in the through hole beyond the inner layer circuit is not deleted, mismatching of characteristic impedance, signal delay, etc. occur, and electrical characteristics at high frequencies Getting worse.
この問題を解決するため、例えば、特許文献1には、スタブの存在により発生する信号共振及び信号波形段差を避けるため、それぞれの信号線を伝送する信号に要求される立ち上がり若しくは立ち下がり時間を定義して、その仕様を満足する配線及び外部接続端子配置が記載されている。
また、特許文献2には、半導体素子において使用される伝送信号の10倍の高調波成分を考慮し、オープン状態のスタブ長を、周波数帯域の上限の波長の1/4未満(1GHzの場合約3.5mm未満)とすることが記載されている。
In order to solve this problem, for example,
Further,
このように、高周波での電気特性を悪化させないため、スルーホール内にめっき処理した後、印刷配線板の一方向から内層回路の手前までスタブを除去していた。スタブの除去には、通常バックドリル工法が採用されている。
このとき、スタブ長の電気特性への影響が分からないため、悪影響の出る可能性がないスタブ長0mmをターゲットに、加工をしていた。
As described above, in order not to deteriorate the electrical characteristics at high frequencies, the stub is removed from one direction of the printed wiring board to the front of the inner layer circuit after plating in the through hole. The backdrill method is usually used to remove the stub.
At this time, since the influence of the stub length on the electrical characteristics is not known, processing was performed with a stub length of 0 mm, which has no possibility of adverse effects, as a target.
しかしながら、バックドリル工法でスタブを除去する際に、層間の仕上がりを確認しながら精度の良いバックドリル加工を行っても、スタブ長を0mmにすることは難しかった。これは、多層構造の印刷配線板が、通常、絶縁材(樹脂層)と内層回路(導体配線層)を交互に加熱圧着して形成されるため、各層の厚さや板厚にバラツキが発生し、層間厚の仕上がりが、基板の個々の製造ワーク、同一の製造ワークであっても位置によって変わることが原因であった。
さらに、スタブ長の電気特性への影響が不明であるため、スタブ長を0mmにする根拠が明確になっていなかった。
However, when the stub is removed by the back drill method, it is difficult to reduce the stub length to 0 mm even when performing accurate back drill processing while confirming the finish between the layers. This is because multilayer printed wiring boards are usually formed by alternately heat-pressing insulating material (resin layer) and inner layer circuit (conductor wiring layer), resulting in variations in the thickness and thickness of each layer. This is because the finish of the interlayer thickness varies depending on the position even in the individual production work of the substrate and the same production work.
Furthermore, since the influence of the stub length on the electrical characteristics is unknown, the basis for making the stub length 0 mm has not been clarified.
本発明は、スタブ長を0mmにしなくても、電気特性に悪影響を与えない印刷配線板およびその製造方法を提供することを目的とする。 An object of this invention is to provide the printed wiring board which does not have a bad influence on an electrical property, even if it does not make stub length 0 mm, and its manufacturing method.
本発明は、上記課題を解決するべく完成されたものであって、以下の構成からなる。
(1)表裏面を貫通し、内壁面に導体層を形成したスルーホールを有し、このスルーホールの一方の表面から内部の内層回路にかけて信号回路が形成され、かつ他方の表面から前記内層回路の直前までの導体層が除去された印刷配線板であって、前記内層回路から他方の表面方向に延びている導体層の除去残りであるスタブ長L(mm)が、次の関係式を満足することを特徴とする印刷配線板。
L≦0.1014λ−0.1305 (但し、λは信号波長(mm)、L>0)
(2)表裏面を貫通し、内壁面に導体層を形成したスルーホールを有し、このスルーホールの一方の表面から内部の内層回路にかけて信号回路が形成され、かつ他方の表面から前記内層回路の直前までの導体層が除去された印刷配線板であって、前記信号波長λが、絶縁材料の比誘電率εr、絶縁材料の比透磁率μr、信号の周波数fから求めたものである(1)に記載の印刷配線板。
(3)印刷配線板の他方の表面から前記内層回路の直前までの導体層をバックドリル工法で除去する(1)または(2)に記載の印刷配線板。
(4)表裏面を貫通し、内壁面に導体層を形成したスルーホールを有し、このスルーホールの一方の表面から内部の内層回路にかけて信号回路を形成し、かつ他方の表面から前記内層回路の直前までの導体層を除去する印刷配線板の製造方法であって、前記内層回路から他方の表面方向に延びている導体層の除去残りであるスタブ長L(mm)が、次の関係式を満足するように、印刷配線板の他方の表面から前記内層回路の直前までの導体層を除去することを特徴とする印刷配線板の製造方法。
L≦0.1014λ−0.1305 (但し、λは信号波長(mm)、L>0)
(5)印刷配線板の他方の表面から前記内層回路の直前までの導体層をバックドリル工法で除去する(4)に記載の印刷配線板の製造方法。
(6)前記スタブ長Lが、請求項1または2に記載の関係式を組み込んだCAD装置、プログラムまたはシミュレーションツールを用いて算出する(4)または(5)に記載の印刷配線板の製造方法。
The present invention has been completed in order to solve the above problems, and has the following configuration.
(1) It has a through hole penetrating the front and back surfaces and having a conductor layer formed on the inner wall surface, a signal circuit is formed from one surface of the through hole to an inner layer circuit inside, and the inner layer circuit from the other surface The printed wiring board from which the conductor layer up to immediately before is removed, and the stub length L (mm), which is the remaining removal of the conductor layer extending from the inner layer circuit toward the other surface, satisfies the following relational expression: A printed wiring board characterized by:
L ≦ 0.1014λ−0.1305 (where λ is the signal wavelength (mm), L> 0)
(2) It has a through hole penetrating the front and back surfaces and having a conductor layer formed on the inner wall surface, a signal circuit is formed from one surface of the through hole to an inner layer circuit inside, and the inner layer circuit from the other surface The signal wavelength λ is obtained from the relative dielectric constant εr of the insulating material, the relative magnetic permeability μr of the insulating material, and the frequency f of the signal. The printed wiring board as described in 1).
(3) The printed wiring board according to (1) or (2), wherein a conductor layer from the other surface of the printed wiring board to immediately before the inner layer circuit is removed by a back drill method.
(4) It has a through hole penetrating the front and back surfaces, and a conductor layer is formed on the inner wall surface. A signal circuit is formed from one surface of the through hole to an inner layer circuit inside, and the inner layer circuit is formed from the other surface. Is a printed wiring board manufacturing method for removing the conductor layer up to immediately before the stub length L (mm), which is the remaining removal of the conductor layer extending from the inner layer circuit toward the other surface, The printed wiring board manufacturing method is characterized by removing the conductor layer from the other surface of the printed wiring board to immediately before the inner layer circuit so as to satisfy the above.
L ≦ 0.1014λ−0.1305 (where λ is the signal wavelength (mm), L> 0)
(5) The method for producing a printed wiring board according to (4), wherein a conductor layer from the other surface of the printed wiring board to immediately before the inner layer circuit is removed by a back drill method.
(6) The method for manufacturing a printed wiring board according to (4) or (5), wherein the stub length L is calculated using a CAD device, a program, or a simulation tool in which the relational expression according to
本発明によれば、スタブ長Lが、上記関係式を満足するようにバックドリル加工などでスタブを除去することで、スタブ長を0mmに設定するより基板製造上の難易度が低くなり、より生産効率を高めることができる。 According to the present invention, by removing the stub by back drilling or the like so that the stub length L satisfies the above relational expression, the difficulty in manufacturing the substrate becomes lower than setting the stub length to 0 mm. Production efficiency can be increased.
本発明の一実施形態に係る印刷配線板を図1に基づいて説明する。
本発明の印刷配線板10は、絶縁材1と内層回路2とを交互に積層したものであり、印刷配線板10の表裏面の少なくとも一方には、ソルダーレジスト3が形成されている。
また、印刷配線板10は、表裏面を貫通し、内壁面に導体層4を形成したスルーホール5が設けられる。スルーホール5の導体層4は回路の構成要素で、内層回路2と接続した信号回路6となる。
このような印刷配線板10は、板厚が2〜10mm、導体層4の層数は2〜100層程度あるのがよい。
A printed wiring board according to an embodiment of the present invention will be described with reference to FIG.
The printed
Further, the printed
Such a printed
絶縁材1としては、例えば、ポリフェニレンエーテル(PPE)樹脂等が使用される。
この場合の比誘電率(εr)は、例えば3.6(周波数1GHzにおいて)である。絶縁材1は、印刷配線板用材料から、特に限定されず使用できることは言うまでもない。比誘電率(εr)では、3.3から4.9程度が該当する。
As the
The relative dielectric constant (εr) in this case is, for example, 3.6 (at a frequency of 1 GHz). Needless to say, the
導体層4としては銅が一般に使用され、導電率=5.8×107[S/m](25℃)である。
Copper is generally used as the
ソルダーレジスト3の比誘電率(εr)は、例えば4.3(周波数1GHzにおいて)である。ソルダーレジスト3は、印刷配線板用ソルダーレジストから、特に限定されず使用できることは言うまでもない。比誘電率(εr)では、4.3から4.6程度が該当する。
The relative permittivity (εr) of the
スルーホール5は、印刷配線板10の表裏面を貫通する貫通孔であり、内壁面に導体層4を備え、印刷配線板10の表面から内部の内層回路2にかけて信号回路6を形成したものである。
スルーホール5は、印刷配線板10に、レーザやドリル加工により貫通孔を設けた後、貫通孔の開口部周縁および内壁面に、導体材料で導体層4を形成(めっき処理)して形成される。このとき、スルーホール5内の導体層4が、内層回路2と接続した信号回路6が形成される。
The through-
The through-
印刷配線板の一方の表面から内層回路2まで信号回路6が形成されたスルーホール5において、内層回路2から他方の表面方向に延びている導体層4は、信号回路6に寄与しないため、バックドリル8を使用した公知のバックドリル工法により除去される。
バックドリル工法により、他方の表面からスルーホール5の導体層4を、内層回路6の直前まで除去すると、この除去残りがスタブ7となる。
In the
When the
バックドリル工法による導体層4の除去残りであるスタブ7の長さ(スタブ長)Lは、電気特性に悪影響を与えないように、0mmであるのが理想的だが、層間のバラつき、ドリルの加工精度などから0mmにするのは困難である。そのため、スタブ長L(mm)は、関係式;L≦0.1014λ−0.1305 (但し、λは信号波長(mm)、L>0)を満たすように設定されれば、電気特性に悪影響を与えず、かつスタブ長Lを0mmにするより基板製造の難易度が下がり、生産効率も上昇する。
The length (stub length) L of the
<スタブ長と伝送特性>
次に、印刷配線板10において、図1に示すような、第1層の導体層40から、第5層の導体層44に伝送される信号に用いるバックドリルビアのスタブ長Lを、0μm〜1mmの範囲で変化させた場合の伝送特性を評価した。
<Stub length and transmission characteristics>
Next, in the printed
図2は、スタブ長の違いにおけるTDR(Time Domain Reflectometry 時間領域反射測定)波形のシミュレーション結果を示すものである。
図2に示すように、スタブ長が長くなるとインピーダンスの不整合が大きくなる。0μmスタブと1mmスタブでは、概ね10Ω程度の差異がある。
FIG. 2 shows a TDR (Time Domain Reflectometry) waveform simulation result for different stub lengths.
As shown in FIG. 2, the impedance mismatch increases as the stub length increases. There is a difference of about 10Ω between 0 μm stub and 1 mm stub.
図3は、スタブ長の違いにおける透過波形のシミュレーション結果を示すものである。図3より、10GHz以下において、スタブ長Lの差異による影響は殆ど無いことがわかる。さらに、スタブ長が500μm以下であれば、50GHzよりも低い周波数には共振は発生しない。また、透過波形の伝送損失についてはスタブ長が短い方が良好である。 FIG. 3 shows a simulation result of the transmission waveform in the stub length difference. FIG. 3 shows that there is almost no influence due to the difference in the stub length L at 10 GHz or less. Furthermore, if the stub length is 500 μm or less, resonance does not occur at a frequency lower than 50 GHz. Moreover, the shorter the stub length, the better the transmission loss of the transmission waveform.
図4は、周波数における伝送特性とスタブ長との関係を示すシミュレーション結果のグラフである。図4はX軸にスタブ長、Y軸に伝送損失(dB)を取り、対象周波数を線で表記した。 FIG. 4 is a graph of a simulation result showing the relationship between transmission characteristics and stub length in frequency. In FIG. 4, the stub length is taken on the X axis, the transmission loss (dB) is taken on the Y axis, and the target frequency is represented by a line.
表1は図4により絞った数値を示す表である。また、表2は、表1の結果より、特定周波数に応じてスタブ長を算出した表である。なお、S21とはSパラメータで定義されるもので、伝送損失(dB)のことである。
表2から、スタブ長(0μm)を基準として、減衰率(B−A)が−0.5dBであれば、殆ど減衰していないといえる。すなわち、この時のスタブ長は印刷配線板の電気特性に影響がない。 From Table 2, with the stub length (0 μm) as a reference, it can be said that if the attenuation rate (BA) is −0.5 dB, it is hardly attenuated. That is, the stub length at this time does not affect the electrical characteristics of the printed wiring board.
図5は、表2のスタブ長Lと波長λの値のシミュレーション結果を用いて作成したグラフである。
スタブ長を算出するため、表2を用いて、近似線(L1、L2)で計算式を導き出している。計算式による計算結果を表3に示す。なお、L1は、スタブ長さ[SIM値]を最小二乗法で線形近似した値であり、L1より0.02減じたものがL2である。SIM値は、表2のスタブ長さLである。
In order to calculate the stub length, Table 2 is used to derive a calculation formula using approximate lines (L1, L2). Table 3 shows the calculation results based on the calculation formula. Note that L1 is a value obtained by linear approximation of the stub length [SIM value] by the least square method, and L2 is obtained by subtracting 0.02 from L1. The SIM value is the stub length L in Table 2.
表3より、図5の近似線L1で導き出した式L1にすると、SIM値より計算値1がやや大きいが、式L2にすれば、計算値2は全ての波長λでSIM値より小さく満たすことができる。
以上より、特定周波数(10GHz〜50GHzまで)に応じて、スタブ長Lは0.1014λ−0.1305以下にすればよい。
From Table 3, the
As described above, the stub length L may be set to 0.1014λ−0.1305 or less in accordance with the specific frequency (from 10 GHz to 50 GHz).
スタブ長Lの関係式は、プログラムに組み込み、印刷配線板の製造方法に利用することもできる。このプログラムは、印刷配線板を形成する絶縁材料の比誘電率、比透磁率および周波数を入力すると、スタブ長Lがグラフまたは数字で表示される。 The relational expression of the stub length L can be incorporated into a program and used in a method for manufacturing a printed wiring board. In this program, when the relative permittivity, relative permeability, and frequency of the insulating material forming the printed wiring board are input, the stub length L is displayed as a graph or a number.
図6は、プログラムにおける計算フローチャートを示している。このプログラムは、例えばパソコンの計算ソフトなどのツールに組み込んで使用すればよい。
スタブ長を計算するには、まず印刷配線板を形成する絶縁材料を入力する(ステップ101)。
次に、ステップ102に示すように、予め比誘電率および比透磁率を入力した材料をボタンで呼び出す(ステップ103A)か、あるいは比誘電率および比透磁率を手動で入力するか(ステップ103B)を選択する。
このとき、材料としては、三菱ガス化学(株)社製の多層プリント配線板用高性能FR-4などが挙げられる。
次に、求めるスタブ長を、グラフ結果(波長λとスタブ長Lの関係)か数字結果のどちらで表示するかを選択する(ステップ104)。
ステップ104で、グラフ結果を選択した場合、次に、区間周波数を入力(ステップ105A)し、計算を開始すると、スタブ長Lと波長λの式(L=0.1014λ−0.1305)が読み込まれ(ステップ106A)、グラフ結果が表示される(ステップ107)。グラフ結果は、例えば図7に示すようなグラフで表示される。
FIG. 6 shows a calculation flowchart in the program. This program may be used by being incorporated in a tool such as a computer calculation software.
In order to calculate the stub length, first, an insulating material for forming a printed wiring board is input (step 101).
Next, as shown in
In this case, examples of the material include high performance FR-4 for multilayer printed wiring boards manufactured by Mitsubishi Gas Chemical Co., Ltd.
Next, it is selected whether the stub length to be calculated is displayed as a graph result (relationship between the wavelength λ and the stub length L) or a numerical result (step 104).
If the graph result is selected in
同様に、ステップ104で、数字結果を選択した場合、次に、特定周波数を入力(ステップ105B)し、計算を開始すると、スタブ長Lと波長λの式(L=0.1014λ−0.1305)が読み込まれ(ステップ106B)、数字結果が表示される(ステップ108)。
Similarly, if a numerical result is selected in
上記したグラフ結果または数字結果から、スタブ長Lが、上記関係式を満足するようにバックドリル加工などでスタブを除去することで、電気特性に悪影響を与えない印刷配線板を製造することができる。そのため、スタブ長Lを0mmに加工するより印刷配線板の製造上の難易度が低くなり、より生産効率を高めることができる。 From the above graph results or numerical results, a printed wiring board that does not adversely affect the electrical characteristics can be manufactured by removing the stub by back drilling or the like so that the stub length L satisfies the above relational expression. . Therefore, the difficulty in manufacturing the printed wiring board is lower than when the stub length L is processed to 0 mm, and the production efficiency can be further increased.
上記したスタブ長Lの関係式;L≦0.1014λ−0.1305 (但し、λは信号波長(mm)、L>0)は、例えば、CAD装置またはシュミレーションツールなどに組み込んで使用することもできる。 The relational expression of the stub length L described above; L ≦ 0.1014λ−0.1305 (where λ is the signal wavelength (mm), L> 0) may be used by being incorporated into a CAD device or a simulation tool, for example. it can.
次に、本発明に係る印刷配線板の製造方法を説明する。本発明に係る印刷配線板の製造方法は、下記の工程(i)〜(vii)を含む。
(i)絶縁材と内層回路とを交互に積層して積層体を得る工程。
(ii)前記積層体をレーザ加工またはドリル加工して、積層体を貫通したスルーホール形成用のスルーホール下孔を設ける工程。
(iii)前記積層体の表面およびスルーホール下孔の内壁面に導体層を形成する工程。
(iv)前記積層体表面にドライフィルムを貼付した後、露光および現像して、導体層を形成したい場所以外のドライフィルムを剥離し、エッチング後、残ったドライフィルムを剥離して、スルーホール内壁面及び前記積層体の両表面に信号回路を形成する工程。
(v)絶縁材の比誘電率、絶縁材の比透磁率、信号の周波数から信号波長を求め、さらに、前記内層回路から他方の表面方向に延びている導体層の除去残りであるスタブ長を求める工程。
(vi)前記スタブ長の長さになるまで、積層体の他方の表面からバックドリル工法でスタブを除去する工程。
(vii)前記積層体表面にソルダーレジストを形成する工程。
Next, a method for manufacturing a printed wiring board according to the present invention will be described. The method for producing a printed wiring board according to the present invention includes the following steps (i) to (vii).
(I) A step of alternately laminating insulating materials and inner layer circuits to obtain a laminate.
(Ii) A step of providing a through hole pilot hole for forming a through hole penetrating the laminated body by laser processing or drilling the laminated body.
(Iii) A step of forming a conductor layer on the surface of the laminate and the inner wall surface of the through-hole pilot hole.
(Iv) After applying a dry film on the surface of the laminate, exposure and development are performed to peel off the dry film except where the conductor layer is to be formed. After etching, the remaining dry film is peeled off, and the inside of the through hole is removed. Forming signal circuits on both surfaces of the wall surface and the laminate;
(V) The signal wavelength is obtained from the relative dielectric constant of the insulating material, the relative magnetic permeability of the insulating material, and the frequency of the signal, and the stub length that is the remaining removal of the conductor layer extending from the inner layer circuit toward the other surface is calculated. The process to seek.
(Vi) A step of removing the stub from the other surface of the laminate by a back drill method until the length of the stub is reached.
(Vii) A step of forming a solder resist on the surface of the laminate.
本発明に係る印刷配線板の製造方法を、図8を用いて説明する。なお、上述した部材についての説明は省略する。 A method for manufacturing a printed wiring board according to the present invention will be described with reference to FIG. In addition, the description about the member mentioned above is abbreviate | omitted.
まず、図8(a)に示すように、絶縁材1と内層回路2を交互に複数積層して積層体12を形成する。より詳細には、内層回路2を埋設するように、絶縁材1の表面に別の絶縁材1’を熱プレスで加熱・加圧して交互に複数積層して積層体12を形成する。
絶縁材1’は、絶縁材1と同じ材料で形成されていてもよく、異なる材料で形成されていてもよい。さらに、絶縁材1’は、絶縁材1と同じ厚みを有していてもよく、異なる厚みを有していてもよい。
First, as shown in FIG. 8A, a laminate 12 is formed by alternately laminating a plurality of insulating
Insulating material 1 'may be formed with the same material as insulating
次いで、図8(b)に示すように、レーザ加工またはドリル加工により積層体12を貫通するスルーホール5形成用のスルーホール下孔5aを形成する。このレーザ加工で用いられるレーザ光としては、CO2レーザ、UV−YAGレーザなどが挙げられる。
なお、スルーホール下孔5aは、ドリルまたはレーザのいずれの方法を使用しても、孔壁等に開口時に絶縁材1、1’の残渣(図示せず)が残ることがある。その場合は、デスミア処理により残渣を除去する。
Next, as shown in FIG. 8B, a through-hole
In addition, the through-hole
次いで、図8(c)に示すように、スルーホール下孔5aの内壁面と積層体12の両表面にめっき処理を施して銅めっきからなる導体層4を形成する。
Next, as shown in FIG. 8C, the inner wall surface of the through-hole
次いで、スルーホール下孔5aをめっき処理した後、積層体12の表面にドライフィルム9を貼付し、公知の方法で露光および現像して回路パターンを形成したい場所以外のドライフィルム9を剥離する。積層体12の表面の導体層4をエッチングして、導体層4に回路パターンを形成し、信号回路6を形成する。
エッチング後、残ったドライフィルム9を剥離すると、図8(d)に示すように、積層体12に導体層4と、導体層4を内壁面に有するスルーホール5により信号回路6が形成される。
Next, after plating the through-hole
When the remaining
次いで、絶縁材1の比誘電率、絶縁材1の比透磁率、信号回路6の周波数から信号波長を求める。さらに、内層回路2から積層体12の他方の表面方向に延びている導体層4の除去残りであるスタブ7の長さ(スタブ長L)を求める。
このスタブ長Lは、上述した図6に示すようなプログラムにおける計算フローチャートを利用して求めることができる。
Next, the signal wavelength is obtained from the relative dielectric constant of the insulating
The stub length L can be obtained using a calculation flowchart in the program as shown in FIG.
次いで、図8(e)に示すように、積層体12の他方の表面から、スルーホール5を、スタブ長Lの長さになるまで、バックドリル8を利用したバックドリル工法にて除去する。なお、このバックドリル8の径はスルーホール5の径より大きい。
Next, as shown in FIG. 8 (e), the through
最後に、積層体12の表面に絶縁樹脂層としてソルダーレジスト3を形成すると、図8(f)に示す印刷配線板10’が完成する。 Finally, when the solder resist 3 is formed as an insulating resin layer on the surface of the laminate 12, a printed wiring board 10 'shown in FIG. 8 (f) is completed.
以上述べたように、本発明に係る印刷配線板の製造方法では、印刷配線板10を製造する際にスタブ長Lを0mmに加工するより製造上の難易度が低くなり、より生産効率を高めることができる。
As described above, in the method for manufacturing a printed wiring board according to the present invention, when the printed
1、1’ 絶縁材
2 内層回路
3 ソルダーレジスト
4 導体層
40 第1層の導体層
44 第5層の導体層
5 スルーホール
5a スルーホール下孔
6 信号回路
7 スタブ
8 バックドリル
9 ドライフィルム
10、10’ 印刷配線板
12 積層体
101〜108 ステップ
DESCRIPTION OF
Claims (5)
前記内層回路から他方の表面方向に延びている導体層の除去残りであるスタブ長L(mm)が、次の関係式(1)を満足し、且つ関係式(1)中の信号波長λが、絶縁材料の比誘電率εr、絶縁材料の比透磁率μr、前記スルーホールに流れる信号の周波数fから関係式(2)を満足することを特徴とする印刷配線板。ただし、絶縁材料を、比誘電率εrが3.3〜4.9の範囲を有するものに限定している。
(1) L=0.1014λ−0.1305 (但し、λは信号波長(mm)、L>0、信号波長λとは、前記スルーホールに使用する最も高い周波数の信号の、印刷配線板の絶縁層材料中における信号波長を指す)
(2) λ= c/(f×√(εr×μr)) (cは真空中の光速) The through-hole has a through hole penetrating the front and back surfaces of the insulating material, and a conductor layer is formed on the inner wall surface. A signal circuit is formed from one surface of the through hole to the inner layer circuit inside, and the inner layer circuit from the other surface. A printed wiring board from which the conductor layer up to immediately before is removed,
The stub length L (mm 2 ) , which is the remaining removal of the conductor layer extending in the direction of the other surface from the inner layer circuit, satisfies the following relational expression (1), and the signal wavelength λ in the relational expression (1) is A printed wiring board satisfying the relational expression (2) from the relative dielectric constant ε r of the insulating material, the relative magnetic permeability μr of the insulating material, and the frequency f of the signal flowing through the through hole. However, the insulating material is limited to a material having a relative dielectric constant εr of 3.3 to 4.9.
(1) L = 0.014λ−0.1305 (where λ is the signal wavelength (mm), L> 0, and the signal wavelength λ is the highest frequency signal used for the through hole of the printed wiring board. (Signal wavelength in insulating layer material)
(2) λ = c / (f × √ (εr × μr)) (c is the speed of light in vacuum)
前記内層回路から他方の表面方向に延びている導体層の除去残りであるスタブ長L(mm)が、次の関係式(1)を満足し、且つ関係式(1)中の信号波長λが、絶縁材料の比誘電率εr、絶縁材料の比透磁率μr、前記スルーホールに流れる信号の周波数fから関係式(2)を満足するように、印刷配線板の他方の表面から前記内層回路の直前までの導体層を除去することを特徴とする印刷配線板の製造方法。ただし、絶縁材料を、比誘電率εrが3.3〜4.9の範囲を有するものに限定している。
(1) L=0.1014λ−0.1305 (但し、λは信号波長(mm)、L>0、信号波長λとは、前記スルーホールに使用する最も高い周波数の信号の、印刷配線板の絶縁層材料中における信号波長を指す)
(2) λ= c/(f×√(εr×μr)) (cは真空中の光速) It has a through hole that penetrates the front and back surfaces of the insulating material and has a conductor layer formed on the inner wall surface. A signal circuit is formed from one surface of the through hole to the inner layer circuit inside, and the inner layer circuit from the other surface. A method for producing a printed wiring board that removes the conductor layer until immediately before,
The stub length L (mm 2 ) , which is the remaining removal of the conductor layer extending in the direction of the other surface from the inner layer circuit, satisfies the following relational expression (1), and the signal wavelength λ in the relational expression (1) is The inner layer circuit from the other surface of the printed circuit board so that the relational expression (2) is satisfied from the relative permittivity ε r of the insulating material, the relative permeability μr of the insulating material, and the frequency f of the signal flowing through the through hole. A method for producing a printed wiring board, wherein the conductor layer up to immediately before is removed. However, the insulating material is limited to a material having a relative dielectric constant εr of 3.3 to 4.9.
(1) L = 0.014λ−0.1305 (where λ is the signal wavelength (mm), L> 0, and the signal wavelength λ is the highest frequency signal used for the through hole of the printed wiring board. (Signal wavelength in insulating layer material)
(2) λ = c / (f × √ (εr × μr)) (c is the speed of light in vacuum)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015147106A JP6616612B2 (en) | 2015-07-24 | 2015-07-24 | Printed wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015147106A JP6616612B2 (en) | 2015-07-24 | 2015-07-24 | Printed wiring board and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017028168A JP2017028168A (en) | 2017-02-02 |
| JP6616612B2 true JP6616612B2 (en) | 2019-12-04 |
Family
ID=57946024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015147106A Active JP6616612B2 (en) | 2015-07-24 | 2015-07-24 | Printed wiring board and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6616612B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106973492B (en) * | 2017-03-07 | 2019-03-05 | 深南电路股份有限公司 | A kind of PCB internal layer circuit interconnection architecture and its processing method |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009277693A (en) * | 2008-05-12 | 2009-11-26 | Mitsubishi Electric Corp | Substrate material and printed wiring board using the same |
| JP5506737B2 (en) * | 2011-05-27 | 2014-05-28 | 株式会社日立製作所 | Signal transmission circuit |
| JP5897820B2 (en) * | 2011-05-31 | 2016-03-30 | 京セラ株式会社 | Wiring board |
| JP2013077769A (en) * | 2011-09-30 | 2013-04-25 | Nippon Zeon Co Ltd | Circuit board |
-
2015
- 2015-07-24 JP JP2015147106A patent/JP6616612B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017028168A (en) | 2017-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10993331B2 (en) | High-speed interconnects for printed circuit boards | |
| US7019959B2 (en) | Method for forming a printed circuit board and a printed circuit board formed thereby | |
| US9392683B2 (en) | Multi-layer printed circuit boards having properties suitable for layer reduction design | |
| TWI589196B (en) | Multilayer printed circuit board with low warpage | |
| CN110324962B (en) | Method for reducing insertion loss of differential line of PCB (printed circuit board) | |
| US20190387613A1 (en) | Printed wiring board and method for manufacturing same | |
| US10219366B1 (en) | Multilayer printed circuit board capable of reducing transmission loss of high speed signals | |
| US11997800B2 (en) | Systems and methods for removing undesired metal within vias from printed circuit boards | |
| JP6616612B2 (en) | Printed wiring board and manufacturing method thereof | |
| KR20120017444A (en) | High Impedance Trace | |
| CN108617097B (en) | Manufacturing method of printed circuit board and printed circuit board | |
| CN101677486A (en) | Printed circuit board and manufacturing method thereof | |
| JP2017098433A (en) | Intermediate of printed wiring board, printed wiring board, and manufacturing method of printed wiring board | |
| CN108024450B (en) | Double-sided blind hole circuit board processing method | |
| CN106332435A (en) | Flexible printed circuit board and its manufacturing method | |
| KR102046006B1 (en) | High-current transfer methods utilizing the printed circuit board | |
| TWI665950B (en) | Multilayer printed circuit board and method for manufacturing a multilayer printed circuit board | |
| CN114900973B (en) | A slot plugging part, a manufacturing method of a PCB side wall circuit, and a PCB | |
| JP2005032154A (en) | Printed wiring board manufacturing method, printed wiring board, characteristic impedance calculation device, characteristic impedance calculation method, and characteristic impedance calculation program | |
| CN117279214A (en) | Circuit board back drilling processing method | |
| CN114980575A (en) | Half-side metallized half-side non-metallized blind groove processing method and printed circuit board | |
| Lin et al. | Sensitivity analysis of local soldermask and coverlay in high speed transimission lines for DDR5 applications to reduce FEXT | |
| Kopyt et al. | Measurements of profile-dependent conductivity of copper-clad laminates with ring resonators | |
| JP2019071318A (en) | Multilayer wiring board and manufacturing method therefor | |
| JP2022094493A (en) | Manufacturing method of multi-layer printed wiring board and multi-layer printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20160509 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180316 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190604 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190801 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191029 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191108 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6616612 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |