JP6623973B2 - Light emitting device and method for manufacturing light emitting device - Google Patents
Light emitting device and method for manufacturing light emitting device Download PDFInfo
- Publication number
- JP6623973B2 JP6623973B2 JP2016161519A JP2016161519A JP6623973B2 JP 6623973 B2 JP6623973 B2 JP 6623973B2 JP 2016161519 A JP2016161519 A JP 2016161519A JP 2016161519 A JP2016161519 A JP 2016161519A JP 6623973 B2 JP6623973 B2 JP 6623973B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- substrate
- light
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
- H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
Landscapes
- Led Devices (AREA)
Description
本発明は、化合物半導体からなる発光素子及びその製造方法に関する。 The present invention relates to a light emitting device made of a compound semiconductor and a method for manufacturing the same.
化合物半導体、例えばAlGaInPからなる発光素子(LED)は湿度やプロセス中の異物不着による劣化もしくはリークを防止するため、SiO2保護膜を形成している(例えば、特許文献1を参照)。 A light emitting element (LED) made of a compound semiconductor, for example, AlGaInP has an SiO 2 protective film formed thereon to prevent deterioration or leakage due to humidity or foreign matter adhesion during a process (for example, see Patent Document 1).
特に発光層側面を保護するために使用するSiO2膜は形状追随性が高い材料及び反応系で形成するのが好適で、TEOSと酸素を用いたプラズマCVDで形成する。このことにより、発光層側面を良好に被覆し、保護膜としての機能を十分に果たすことができる。 In particular, the SiO 2 film used for protecting the side surface of the light emitting layer is preferably formed of a material and a reaction system having a high shape following property, and is formed by plasma CVD using TEOS and oxygen. As a result, the side surface of the light emitting layer can be satisfactorily covered, and can sufficiently fulfill the function as a protective film.
その一方、上記のSiO2膜は形状追随性が高いため、光取り出し面として粗面化した表面をも一様に被覆するため、凹凸(Rz)が小さくなる効果も有する。SiO2膜表面の凹凸が小さくなることで、樹脂を被覆した際のアンカー効果が小さくなり、樹脂密着性を低下させ、樹脂封止を行った際に、既存技術では高湿環境下において樹脂剥離が発生するといった問題があった。 On the other hand, since the above-mentioned SiO 2 film has a high shape-following property, it also uniformly covers a roughened surface as a light extraction surface, and thus has an effect of reducing unevenness (Rz). By reducing the irregularities on the surface of the SiO 2 film, the anchor effect at the time of coating with the resin is reduced, the adhesiveness of the resin is reduced, and when the resin is sealed, the resin is peeled off in a high-humidity environment with the existing technology. There was a problem that occurs.
本発明は、上記問題点に鑑みてなされたもので、樹脂密着性を低下させることなく、樹脂封止を行った際に、高湿環境下において樹脂剥離の発生を抑制することができる発光素子及び発光素子の製造方法を提供することを目的とする。 The present invention has been made in view of the above-described problems, and a light-emitting element that can suppress occurrence of resin peeling in a high-humidity environment when resin sealing is performed without reducing resin adhesion. And a method for manufacturing a light-emitting element.
上記目的を達成するために、本発明は、化合物半導体からなる発光部と、電極と、保護膜とを有する発光素子であって、前記発光素子の少なくとも一部を覆う前記保護膜の表面に、Rzが5nmを超える凹凸が形成されているものであることを特徴とする発光素子を提供する。 In order to achieve the above object, the present invention is a light-emitting element having a light-emitting portion made of a compound semiconductor, an electrode, and a protective film, and on a surface of the protective film covering at least a part of the light-emitting element, Provided is a light-emitting element in which unevenness is formed in which Rz exceeds 5 nm.
このように、保護膜の表面にRzが5nmを超える凹凸が形成されていることで樹脂を被覆した際のアンカー効果が大きくなり、樹脂密着性を増大させ、樹脂封止を行った際に樹脂剥離が発生することを抑制できる。 As described above, since the surface of the protective film has irregularities with Rz exceeding 5 nm, the anchor effect when the resin is coated is increased, the resin adhesion is increased, and the resin sealing is performed. The occurrence of resin peeling can be suppressed.
このとき、前記保護膜がSiO2であることが好ましい。 At this time, the protective film is preferably made of SiO 2 .
保護膜として、SiO2を好適に用いることができる。 SiO 2 can be suitably used as the protective film.
このとき、前記発光部の表面の少なくとも一部が粗面化されているものであることが好ましい。 At this time, it is preferable that at least a part of the surface of the light emitting unit is roughened.
このような構成により、発光素子の発光効率を向上させることができる。 With such a structure, the luminous efficiency of the light-emitting element can be improved.
また、本発明は、化合物半導体からなる発光部と、電極と、保護膜とを有する発光素子の製造方法であって、前記発光素子の少なくとも一部を覆う前記保護膜であるSiO2膜に、弗酸と1価〜4価の無機酸あるいは有機酸とを混合した液によりフロスト処理することで、前記SiO2膜の表面に凹凸を形成することを特徴とする発光素子の製造方法を提供する。 Further, the present invention is a method for manufacturing a light-emitting element having a light-emitting portion made of a compound semiconductor, an electrode, and a protective film, wherein the protective film, which covers at least a part of the light-emitting element, is a SiO 2 film. The present invention provides a method for manufacturing a light-emitting element, wherein irregularities are formed on the surface of the SiO 2 film by performing a frost treatment with a liquid obtained by mixing hydrofluoric acid and a monovalent to tetravalent inorganic acid or organic acid. .
このような方法であれば、比較的簡便にSiO2膜表面に凹凸を形成することができ、樹脂密着性を増大させ、樹脂封止を行った際に樹脂剥離が発生することを抑制できる発光素子を製造することができる。 With such a method, it is possible to relatively easily form irregularities on the surface of the SiO 2 film, increase the resin adhesion, and suppress the occurrence of resin peeling when performing resin sealing. A device can be manufactured.
このとき、前記無機酸として、硫酸、塩酸、燐酸のうちの少なくともいずれか1種を用い、前記有機酸として、マロン酸、酢酸、クエン酸、酒石酸、リンゴ酸のうちの少なくともいずれか1種を用いることが好ましい。 At this time, at least one of sulfuric acid, hydrochloric acid, and phosphoric acid is used as the inorganic acid, and at least one of malonic acid, acetic acid, citric acid, tartaric acid, and malic acid is used as the organic acid. Preferably, it is used.
無機酸あるいは有機酸として、上記のようなものを用いれば、より確実にSiO2膜表面に凹凸を形成することができる。 If the above-mentioned inorganic or organic acid is used, irregularities can be more reliably formed on the surface of the SiO 2 film.
以上のように、本発明の発光素子であれば、樹脂密着性を増大させ、樹脂封止を行った際に樹脂剥離が発生することを抑制できる。また、本発明の発光素子の製造方法を用いれば、樹脂密着性を増大させ、樹脂封止を行った際に樹脂剥離が発生することを抑制できる発光素子を比較的簡便に製造することができる。 As described above, according to the light emitting element of the present invention, it is possible to increase the resin adhesion and suppress the occurrence of resin peeling when performing resin sealing. Further, by using the method for manufacturing a light emitting element of the present invention, a light emitting element capable of increasing resin adhesion and suppressing occurrence of resin peeling when performing resin sealing can be manufactured relatively easily. .
前述したように、発光層側面を保護するために使用するSiO2膜は形状追随性が高い材料であり、TEOSと酸素の反応を用いたプラズマCVDで形成するのが好適である。一方で、上記のSiO2膜は形状追随性が高いため、光取り出し面として粗面化した表面をも一様に被覆するため、SiO2膜表面の凹凸が小さくなる。このため、樹脂を被覆した際のアンカー効果が小さくなり、樹脂密着性を低下させ、樹脂封止を行った際に、既存技術では樹脂剥離が発生するといった問題があった。 As described above, the SiO 2 film used for protecting the side surface of the light emitting layer is a material having a high shape following property, and is preferably formed by plasma CVD using a reaction between TEOS and oxygen. On the other hand, since the above-mentioned SiO 2 film has a high shape following property, it also uniformly covers the roughened surface as the light extraction surface, so that the unevenness of the surface of the SiO 2 film is reduced. For this reason, the anchor effect at the time of resin coating became small, the resin adhesiveness was reduced, and when resin sealing was performed, there existed a problem that resin peeling occurred in the existing technology.
本発明者らは、樹脂密着性を低下させることなく、樹脂封止を行った際に、樹脂剥離の発生を抑制することができる発光素子について鋭意検討した。その結果、SiO2膜の表面にRzが5nmを超える凹凸が形成されていることで、樹脂を被覆した際のアンカー効果が大きくなり、樹脂密着性を増大させ、樹脂封止を行った際に樹脂剥離が発生することを抑制できることを見出し、本発明を完成させた。なお、本願におけるRzは表面の十点平均粗さ(JIS B0601−1994)を示すものとする。 The present inventors diligently studied a light emitting element that can suppress occurrence of resin peeling when resin sealing is performed without reducing resin adhesion. As a result, since the surface of the SiO 2 film has irregularities with Rz exceeding 5 nm, the anchor effect at the time of coating with the resin is increased, the resin adhesion is increased, and the resin sealing is performed. It has been found that the occurrence of resin peeling can be suppressed, and the present invention has been completed. Note that Rz in the present application indicates the ten-point average roughness of the surface (JIS B0601-1994).
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。 Hereinafter, the present invention will be described in detail with reference to the drawings as an example of an embodiment, but the present invention is not limited to this.
(第一の実施形態)
まず、図1を参照しながら、本発明の第一の実施形態となる発光素子について説明する。
図1に本発明の第一の実施形態となる発光素子10を示す。
この発光素子10は、第二電極162と第二接合金属層131を有する支持基板130と、第一接合金属層122上に面内の一部に導電部121を有する界面SiO2部120が設けられ、その上に第二導電型電流伝播層107(厚さ0.5〜5.0μm)、電流伝播層107との格子不整を緩和する第二導電型緩衝層106、第二導電型第二半導体層105(厚さ0.5〜1.0μm)、活性層104(厚さ層0.1〜1.0μm)、第一導電型第一半導体層103(厚さ0.5〜1.0μm)が積層され、その上に第一電極161が形成され、半導体層表面にSiO2膜170が形成された基板とが接合された発光素子であり、SiO2膜170の表面にRzが5nmを超える凹凸が形成されている。ここで、形成される凹凸のRzは、50nm以上であることが好ましく、100nm以上であることがより好ましい。
このようにSiO2膜170の表面にRzが5nmを超える凹凸が形成されていることで、樹脂を被覆した際のアンカー効果が大きくなり、樹脂密着性を増大させ、樹脂封止を行った際に樹脂剥離が発生することを抑制できる。
(First embodiment)
First, a light emitting device according to a first embodiment of the present invention will be described with reference to FIG.
FIG. 1 shows a
The
Since the surface of the SiO 2 film 170 has irregularities with Rz exceeding 5 nm, the anchor effect at the time of coating with the resin is increased, the resin adhesion is increased, and the resin sealing is performed. In this case, occurrence of resin peeling can be suppressed.
なお、第一導電型第一半導体層103、活性層104、第二導電型第二半導体層105、第二導電型緩衝層106の材料は(AlxGa1−x)yIn1−yP(0≦x≦1、0≦y≦1)あるいはAlzGa1−zAs(0≦z≦1)とすることができる。また、電流伝播層107はAlzGa1−zAs(0≦z≦1)またはGaAswP1−w(0≦w≦1)とすることができる。また、例えば、第一半導体層103は二種類以上のAl組成からなる層からなり、活性層104に近い側に層(第二の層)103Bを、第一電極161に近い側にAl組成の低い層(第一の層)103Aを有する構成とすることができる(図1参照)。第二の層103Bはクラッド層の機能を有する機能層であり、単一組成あるいは単一条件層を意味しない。
Incidentally, the first conductivity type
ここで、発光部108の表面の少なくとも一部(すなわち、第一半導体層103の表面の一部)が粗面化されているものであることが好ましい。このような構成により、発光素子の発光効率を向上させることができる。 Here, it is preferable that at least a part of the surface of the light emitting unit 108 (that is, a part of the surface of the first semiconductor layer 103) is roughened. With such a structure, the luminous efficiency of the light-emitting element can be improved.
次に、このような第一の実施形態となる発光素子の製造方法を図5〜8により説明する。 Next, a method for manufacturing the light emitting device according to the first embodiment will be described with reference to FIGS.
図5に示すように結晶軸が[001]方向より[110]方向に傾斜した基板(出発基板)101を準備する(基板101としては、GaAsまたはGeを好適に用いることができる)。基板101を上記材料から選択すれば、活性層104の材料を格子整合系でエピタキシャル成長を行うことができるため、活性層の品質を向上させやすく、輝度上昇や寿命特性の向上が得られる。
As shown in FIG. 5, a substrate (starting substrate) 101 whose crystal axis is inclined in the [110] direction from the [001] direction is prepared (GaAs or Ge can be suitably used as the substrate 101). If the
次に、出発基板101上に、基板と格子定数が略同一の第一導電型の第一半導体層103、活性層104、第二導電型の第二半導体層105、電流伝播層107をエピタキシャル成長により順次形成する。また、出発基板101と第一半導体層103の間には、基板除去用の選択エッチング層102が挿入される。選択エッチング層102は二層以上の層構造からなり、出発基板101に接する層102A、第一半導体層103に接する層102Bを少なくとも有する層102Aと層102Bは異なる材料あるいは組成から構成しても良い。
Next, on the starting
更に具体的に説明すると、出発基板101上に例えばMOVPE法(有機金属気相成長法)やMBE(分子線エピタキシー法)、CBE(化学線エピタキシー法)により第一導電型の第一半導体層103、活性層104、第二導電型の第二半導体層105から成る発光部108上に、緩衝層106、電流伝播層107をこの順にエピタキシャル成長したエピタキシャル基板109を作製する。
More specifically, the
活性層104は発光波長に応じて(AlxGa1−x)yIn1−yP(0≦x≦1、0.4≦y≦0.6)またはAlzGa1−zAs(0≦z≦0.45)で形成される。可視光照明に適用する場合、AlGaInPを選択するのが好適であり、赤外照明に適用する場合、AlGaAsあるいはInGaAsを選択するのが好適である。ただし、活性層の設計に関しては、超格子等の利用により波長は材料組成に起因する波長以外に調整可能であるため、上記の材料に限られない。
第一半導体層103、第二半導体層105はAlGaInPもしくはAlGaAsが選択され、その選択は活性層104と必ずしも同一の材料系でなくともよい。
For the
なお、第一半導体層103、活性層104あるいは第二半導体層105は特性向上のため、各層内には複数層が含まれるのが一般的であり、第一半導体層103、活性層104あるいは第二半導体層105が単一層であることに限定されない。
Note that the
電流伝播層107としては、AlGaAsまたはGaAsPまたはGaPを好適に用いる事ができる。
As the
電流伝播層107をGaAsxP1−x(0≦x<1)で形成した場合、緩衝層106はInGaPあるいはAlInPで形成するのが最も好適である。GaAsxP1−x(x≠1)と、AlGaInP系材料またはAlGaAs系材料との間には格子不整が存在するため、GaAsxP1−x(x≠1)には高密度のひずみや貫通転位が入る。貫通転位密度は組成xにより調整可能である。
When the
次に図6に示すように、エピタキシャル基板109における電流伝播層107上の少なくとも一部に界面SiO2部120を堆積し、界面SiO2部を有しない領域の少なくとも一部に界面金属部(導電部)121を設け、界面SiO2部120と界面金属部121の少なくとも一部を被覆する第一接合金属層122を設けて、第一積層体123を形成する。
Next, as shown in FIG. 6, an interface SiO 2
次に、永久基板(支持基板)130上に第二接合金属層131を設けて、第二積層体132を形成する。第一接合金属層122と第二接合金属層131の少なくとも一部を接して、第一積層体123と第二積層体132とを1000Nの圧力と150℃以上の熱を加えて接合した接合基板140を形成する。
Next, the second
次に図7に示すように接合基板140より出発基板101をウェットエッチング法により除去して、第一半導体層103を露出させる。エッチングに際しては、アンモニアと過酸化水素水の混合液(過酸化水素水の割合がアンモニア比2倍以上)にてエッチングを行う。エッチングストップ層102Aを出発基板101と異なる材料にしておくことで、アンモニアと過酸化水素水の混合液によるエッチングを選択的に停止させることができる。エッチングストップ層102AとしてAlInPを用いることができる。
Next, as shown in FIG. 7, the starting
出発基板101除去後、エッチングストップ層102Aを除去する。エッチングストップ層102AとしてAlInPを用いた場合、除去には塩酸を用いることができる。エッチングストップ層102Bは塩酸によるエッチングを停止させるため、GaAsを用いることができる。
After removing the starting
次に、第一半導体層103に接する第一電極161を形成し、永久基板130に接する第二電極162を形成し、第一半導体層103の少なくとも一部を被覆する絶縁層170を形成して発光素子基板171を作製する。
Next, a
第一導電型がn型の場合、第一電極161はAu、Ag、Al、Ni、Pd、Ge、Si、Snのうちの少なくとも一種類以上の材料を含み、100nm以上の膜厚を有するものとすることができる。第一導電型がp型の場合、Au、Be、Mg、Znのうちの少なくとも一種類以上の材料を含み、100nm以上の膜厚を有するものとすることができる。第二導電型がn型の場合、第二電極162はAu、Ag、Al、Ni、Pd、Ge、Si、Snのうちの少なくとも一種類以上の材料を含み、100nm以上の膜厚を有するものとすることができる。第二導電型がp型の場合、Au、Be、Mg、Znのうちの少なくとも一種類以上の材料を含み、100nm以上の膜厚を有するものとすることができる。
When the first conductivity type is n-type, the
次に図8に示すように発光素子基板171の絶縁層170に対して弗酸と1価〜4価の無機酸あるいは有機酸を混合した液を用いてフロスト処理する。ここで無機酸は硫酸・塩酸・燐酸のうちの少なくともいずれか1種であり、有機酸はマロン酸、酢酸、クエン酸、酒石酸、リンゴ酸のうちの少なくともいずれか1種とすることができる。こうして、絶縁層170の表面に凹凸を有するフロスト処理基板180を作製する。次にフロスト処理基板180を個別ダイスに分離し、第一電極161にワイヤーを設け、第二電極162を導電性樹脂でステムに固定したのち、エポキシ樹脂で封止して発光ダイオードを作製する。
Next, as shown in FIG. 8, a frost treatment is performed on the insulating
(第二の実施形態)
次に、図2を参照しながら、本発明の第二の実施形態となる発光素子について説明する。
図2に本発明の第二の実施形態となる発光素子20を示す。
この発光素子20は、第二電極262と第二接合金属層231を有する支持基板230と、第一接合金属層222上にコンタクト部208を有する界面透明導電膜層220、その上に第二導電型電流伝播層207(厚さ0.5〜5.0μm)、電流伝播層207との格子不整を緩和する第二導電型緩衝層206、第二導電型第二半導体層205(厚さ0.5〜1.0μm)、活性層204(厚さ層0.1〜1.0μm)、第一導電型第一半導体層203(厚さ0.5〜1.0μm)が積層され、その上に第一電極261が形成され、半導体層表面にSiO2膜270が形成された基板とが接合された発光素子であり、SiO2膜270の表面にRzが5nmを超える凹凸が形成されている。ここで、形成される凹凸のRzは、50nm以上であることが好ましく、100nm以上であることがより好ましい。第二の実施形態においても、SiO2膜270の表面にRzが5nmを超える凹凸が形成されていることで、第一の実施形態と同様に樹脂を被覆した際のアンカー効果が大きくなり、樹脂密着性を増大させ、樹脂封止を行った際に樹脂剥離が発生することを抑制できる。
(Second embodiment)
Next, a light emitting device according to a second embodiment of the present invention will be described with reference to FIG.
FIG. 2 shows a
The
なお、第一導電型第一半導体層203、活性層204、第二導電型第二半導体層205、第二導電型緩衝層206の材料は(AlxGa1−x)yIn1−yP(0≦x≦1、0≦y≦1)あるいはAlzGa1−zAs(0≦z≦1)とすることができる。また、電流伝播層207はAlzGa1−zAs(0≦z≦1)またはGaAswP1−w(0≦w≦1)とすることができる。また、例えば、第一半導体層203は二種類以上のAl組成からなる層からなり、活性層204に近い側に層(第二の層)203Bを、第一電極261に近い側にAl組成の低い層(第一の層)203Aを有する構成とすることができる(図2参照)。第二の層203Bはクラッド層の機能を有する機能層であり、単一組成あるいは単一条件層を意味しない。
また、界面透明導電膜層220は、Mg、Ni、Cu、Ga、In、Snのうちいずれか一種類以上を含む酸化物から構成される。
Incidentally, the first conductivity type
The interface transparent
次に、このような第二の実施形態となる発光素子20の製造方法を図9〜12により説明する。
Next, a method for manufacturing the
図9に示すように結晶軸が[001]方向より[110]方向に傾斜した基板(出発基板)201を準備する(基板201としては、GaAsまたはGeを好適に用いることができる)。 As shown in FIG. 9, a substrate (starting substrate) 201 whose crystal axis is tilted in the [110] direction from the [001] direction is prepared (GaAs or Ge can be suitably used as the substrate 201).
次に、出発基板201上に、基板と格子定数が略同一の第一導電型の第一半導体層203、活性層204、第二導電型の第二半導体層205、電流伝播層207、コンタクト層208をエピタキシャル成長により順次形成し、エピタキシャル基板210を形成する。なお、第一半導体層203、活性層204、第二半導体層205は、発光部209を構成する。また、出発基板201と第一半導体層203の間には、基板除去用の選択エッチング層202が挿入される。選択エッチング層は二層以上の層構造からなり、出発基板に接する層202A、第一半導体層に接する層202Bを少なくとも有する。層202Aと層202Bは異なる材料あるいは組成から構成しても良い。
Next, on the starting
第一半導体層203、活性層204、第二半導体層205、電流伝播層207は、第一の実施形態の第一半導体層103、活性層104、第二半導体層105、電流伝播層107と同様の材料を用いることができ、同様の構成とすることができる。コンタクト層208は電流伝播層207と同一の材料で構成しても良いし、異なる材料で構成してもかまわない。
The
次に図10に示すようにエピタキシャル基板210において、コンタクト層208の一部を除去し、コンタクト部208と電流伝播層207の両者の少なくとも一部に接するように第一透明導電膜220を堆積し、第一透明導電膜220の少なくとも一部を被覆する第一接合金属層222を設けて、第一積層体223を形成する。
Next, as shown in FIG. 10, a part of the
次に、永久基板(支持基板)230上に第二接合金属層231を設けて、第2積層体232を形成する。第一接合金属層222と第二接合金属層231の少なくとも一部を接して、第一積層体223と第2積層体232とを1000Nの圧力と150℃以上の熱を加えて接合した接合基板240を形成する。
Next, the second
次に図11に示すように接合基板240より出発基板201をウェットエッチング法により除去して、第一半導体層203を露出させる。エッチングに際しては、第一の実施形態と同様にして行うことができる。
Next, as shown in FIG. 11, the starting
出発基板201除去後、エッチングストップ層202Aを除去する。エッチングストップ層202A、202Bは、第一の実施形態のエッチングストップ層102A、102Bと同様の材料を用いることができる。
After removing the starting
次に、第一半導体層203に接する第一電極261を形成し、永久基板230に接する第二電極262を形成し、第一半導体層203の少なくとも一部を被覆する絶縁層270を形成して発光素子基板271を作製する。第一電極261、第二電極262は、第一の実施形態の第一電極161、第二電極162と同様な材料を用いることができ、同様の膜厚とすることができる。
Next, a
次に図12に示すように、発光素子基板271の絶縁層270に対して、第一の実施形態と同様にしてフロスト処理する。こうして、絶縁層270の表面に凹凸を有するフロスト処理基板280を作製する。次にフロスト処理基板280を個別ダイスに分離し、第一電極261にワイヤーを設け、第二電極262を導電性樹脂でステムに固定したのち、エポキシ樹脂で封止した発光ダイオードを作製する。
Next, as shown in FIG. 12, a frost process is performed on the insulating
(第三の実施形態)
次に、図3を参照しながら、本発明の第三の実施形態となる発光素子について説明する。
図3に本発明の第三の実施形態となる発光素子30を示す。
この発光素子30は、第二誘電体膜321と第二接着層325を有する支持基板330と、第一接着層324上に第一誘電体膜320、その上に第二導電型電流伝播層307(厚さ0.5〜5.0μm)、電流伝播層307との格子不整を緩和する第二導電型緩衝層306、第二導電型第二半導体層305(厚さ0.5〜1.0μm)、活性層304(厚さ層0.1〜1.0μm)、第一導電型第一半導体層303(厚さ0.5〜1.0μm)が積層されその上に第一電極350が形成され、また、一部半導体層が第二導電型電流伝播層307まで切り欠かれており、切り欠かれた第二導電型電流伝播層307上に第二電極351が形成され、さらに半導体層表面にSiO2膜370が形成された基板とが接合された発光素子であり、SiO2膜370の表面にRzが5nmを超える凹凸が形成されている。ここで、形成される凹凸のRzは、50nm以上であることが好ましく、100nm以上であることがより好ましい。第三の実施形態においても、SiO2膜370の表面にRzが5nmを超える凹凸が形成されていることで、第一の実施形態と同様に樹脂を被覆した際のアンカー効果が大きくなり、樹脂密着性を増大させ、樹脂封止を行った際に樹脂剥離が発生することを抑制できる。
(Third embodiment)
Next, a light emitting device according to a third embodiment of the present invention will be described with reference to FIG.
FIG. 3 shows a
The
なお、第一導電型第一半導体層303、活性層304、第二導電型第二半導体層305、第二導電型緩衝層306の材料は(AlxGa1−x)yIn1−yP(0≦x≦1、0≦y≦1)あるいはAlzGa1−zAs(0≦z≦1)とすることができる。また、電流伝播層307はAlzGa1−zAs(0≦z≦1)またはGaAswP1−w(0≦w≦1)とすることができる。また、例えば、第一半導体層303は二種類以上のAl組成からなる層からなり、活性層304に近い側に層(第二の層)303Bを、第一電極350に近い側にAl組成の低い層(第一の層)303Aを有する構成とすることができる(図3参照)。第二の層303Bはクラッド層の機能を有する機能層であり、単一組成あるいは単一条件層を意味しない。
Incidentally, the first conductivity type
次に、このような第三の実施形態となる発光素子30の製造方法を図13〜17により説明する。
Next, a method for manufacturing the
図13に示すように結晶軸が[001]方向より[110]方向に傾斜した基板(出発基板)301を準備する(基板301としては、GaAsまたはGeを好適に用いることができる)。 As shown in FIG. 13, a substrate (starting substrate) 301 whose crystal axis is inclined in the [110] direction from the [001] direction is prepared (GaAs or Ge can be suitably used as the substrate 301).
次に、出発基板301上に、基板と格子定数が略同一の第一導電型の第一半導体層303、活性層304、第二導電型の第二半導体層305、電流伝播層307をエピタキシャル成長により順次形成し、エピタキシャル基板309を形成する。なお、第一半導体層303、活性層304、第二半導体層305は、発光部308を構成する。また、出発基板301と第一半導体層303の間には、基板除去用の選択エッチング層302が挿入される。選択エッチング層302は二層以上の層構造からなり、出発基板に接する層302A、第一半導体層に接する層302Bを少なくとも有する。層302Aと層302Bは異なる材料あるいは組成から構成しても良い。
Next, on the starting
第一半導体層303、活性層304、第二半導体層305、電流伝播層307は、第一の実施形態の第一半導体層103、活性層104、第二半導体層105、電流伝播層107と同様の材料を用いることができ、同様の構成とすることができる。
The
次に図14に示すようにエピタキシャル基板309における電流伝播層307上に第一SiO2膜320を堆積する。第一SiO2膜320は、光CVD、スパッタ法、PECVD法にて形成することができる。
Next, as shown in FIG. 14, a first SiO 2 film 320 is deposited on the
次に第一SiO2膜320上に透明接着層325を形成し、第一接合基板326を形成する。透明接着層325はBCB(ベンゾシクロブテン)あるいはエポキシ等が選択可能である。形成方法はディップ法あるいはスピンコート法により形成可能な材料を選択することが好適である。例えばスピンコート法により堆積が可能なBCB材であるシクロテンの場合、第一SiO2膜320上にシクロテンを滴下し、1,000〜5,000rpmの回転数によりスピンコートを実施する。接着剤が均一に塗布できればよいため、前述のどの回転数でも選択可能だが、3,000rpm以上の回転数が好適である。スピンコート後、ホットプレート上に80〜110℃の範囲で30秒以上保持して溶剤を揮発させる。溶剤が揮発すればよいため、前述のどの条件でも選択可能だが、温度90℃以上、60秒以上の保持時間を選択することが好適である。
Next, a transparent
次に透明基板(支持基板)330上に第二SiO2膜321を堆積し、第二接合基板331を形成する。第二SiO2膜321は、光CVD、スパッタ法、PECVD法にて形成することができる。
Next, a second SiO 2 film 321 is deposited on the transparent substrate (supporting substrate) 330 to form a
第一接合基板326のみに透明接着層325を設けた例を開示したが、第二接合基板331に透明接着層を設けても同様の効果が得られる。また、第一接合基板326及び第二接合基板331の両方に透明接着層を設けることもできる。
Although the example in which the
次に、図14に示すように、第一接合基板326と第二接合基板331を透明接着層325と第二SiO2膜321を対向させ、かつ接触しないように設置し、30Pa以下の真空雰囲気にする。真空雰囲気後、透明接着層325と第二SiO2膜321を接触させ、かつ、5000Nの圧力と100〜200℃の間の温度になる様に制御して5分以上保持した後、300℃以上の熱を加えて第一接合基板326と第二接合基板331を圧着して接合基板340を形成する。
Next, as shown in FIG. 14, the
接合基板340より出発基板301をエッチングにより除去する。エッチングに際しては、第一の実施形態と同様にして行うことができる。
The starting
出発基板301除去後、エッチングストップ層302Aを除去する。エッチングストップ層302A、302Bは、第一の実施形態のエッチングストップ層102A、102Bと同様の材料を用いることができる。
After removing the starting
次に図15に示すように、第一半導体層303に接する第一電極350を形成する。第一電極350は、第一の実施形態の第一電極161と同様な材料を用いることができ、300nm以上の膜厚を有するものとすることができる。次にドライ法あるいはウェット法によるエッチングによって、第一電極350が存在する以外の領域360の第一半導体層303、活性層304を切り欠いたパターンを形成する。図15では電流伝播層307まで切り欠いた例を示しているが、第二半導体層305あるいは緩衝層306が露出した状態でエッチングを止めても同様の機能を有する。図15において、領域360以外の領域を平坦面として表しているが、平坦面に限定されるものではなく、領域360以外の領域を粗面あるいは凹凸面としても良い。
Next, as shown in FIG. 15, a
次に図16に示すように、第一半導体層303の少なくとも一部を被覆する絶縁層370を形成する。絶縁層370は、SiO2である。図16では、活性層304、第二半導体層305、緩衝層306、電流伝播層307の一部を被覆する例を図示しているが、この形態に限定されない。
Next, as shown in FIG. 16, an insulating
次に領域360の一部に第二電極351を形成した発光素子基板371を形成する。第二電極351は、第一の実施形態の第二電極162と同様な材料を用いることができ、300nm以上の膜厚を有するものとすることができる。
Next, a light-emitting
次に図17に示すように、発光素子基板371の絶縁層370に対して第一の実施形態と同様にして表面にフロスト処理を施し、絶縁層370の表面に凹凸を有するフロスト処理基板380を作製する。
Next, as shown in FIG. 17, a frost treatment is performed on the surface of the insulating
次に、フロスト処理基板380をステルスダイシング法、あるいはブレードダイシング法等によって個別ダイスに分割したのち、ダイスをステムに固定し、第一電極350、第二電極351にワイヤーを設け、エポキシ樹脂で封止した発光ダイオードを作製する。
Next, after the
(第四の実施形態)
次に、図4を参照しながら、本発明の第四の実施形態となる発光素子について説明する。
図4に本発明の第四の実施形態となる発光素子40を示す。
この発光素子40は、第二導電型電流伝播層407(厚さ30〜150μm)、電流伝播層407との格子不整を緩和する第二導電型緩衝層406、第二導電型第二半導体層405(厚さ0.5〜1.0μm)、活性層404(厚さ層0.1〜1.0μm)、第一導電型第一半導体層403(厚さ0.5〜1.0μm)が積層され、その上に第一電極450が形成され、また、一部半導体層が第二導電型電流伝播層407まで切り欠かれており、切り欠かれた第二導電型電流伝播層407上に第二電極451が形成され、さらに半導体層表面にSiO2膜470が形成された発光素子であり、SiO2膜470の表面にRzが5nmを超える凹凸が形成されている。ここで、形成される凹凸のRzは、50nm以上であることが好ましく、100nm以上であることがより好ましい。第四の実施形態においても、SiO2膜470の表面にRzが5nmを超える凹凸が形成されていることで、第一の実施形態と同様に樹脂を被覆した際のアンカー効果が大きくなり、樹脂密着性を増大させ、樹脂封止を行った際に樹脂剥離が発生することを抑制できる。
(Fourth embodiment)
Next, a light emitting device according to a fourth embodiment of the present invention will be described with reference to FIG.
FIG. 4 shows a
The
なお、第一導電型第一半導体層403、活性層404、第二導電型第二半導体層405、第二導電型緩衝層406の材料は(AlxGa1−x)yIn1−yP(0≦x≦1、0≦y≦1)あるいはAlzGa1−zAs(0≦z≦1)とすることができる。また、電流伝播層407はAlzGa1−zAs(0≦z≦1)またはGaAswP1−w(0≦w≦1)とすることができる。また、例えば、第一半導体層403は二種類以上のAl組成からなる層からなり、活性層404に近い側に層(第二の層)403Bを、第一電極450に近い側にAl組成の低い層(第一の層)403Aを有する構成とすることができる(図4参照)。第二の層403Bはクラッド層の機能を有する機能層であり、単一組成あるいは単一条件層を意味しない。
Incidentally, the first conductivity type
次に、このような第四の実施形態となる発光素子40の製造方法を図18〜21により説明する。
Next, a method for manufacturing the
図18に示すように結晶軸が[001]方向より[110]方向に傾斜した基板(出発基板)401を準備する(基板401としては、GaAsまたはGeを好適に用いることができる。 As shown in FIG. 18, a substrate (starting substrate) 401 whose crystal axis is inclined in the [110] direction from the [001] direction is prepared (GaAs or Ge can be suitably used as the substrate 401).
次に、出発基板401上に、基板と格子定数が略同一の第一導電型の第一半導体層403、活性層404、第二導電型の第二半導体層405、電流伝播層407をエピタキシャル成長により順次形成し、エピタキシャル基板409を形成する。なお、第一半導体層403、活性層404、第二半導体層405は、発光部408を構成する。また、出発基板401と第一半導体層403の間には、基板除去用の選択エッチング層402が挿入される。選択エッチング層は二層以上の層構造からなり、出発基板に接する層402A、第一半導体層に接する層402Bを少なくとも有する。層402Aと層402Bは異なる材料あるいは組成から構成しても良い。
Next, on the starting
第一半導体層403、活性層404、第二半導体層405、電流伝播層407は、第一の実施形態の第一半導体層103、活性層104、第二半導体層105、電流伝播層107と同様の材料を用いることができ、同様の構成とすることができる。
また、第一半導体層403は二種類以上のAl組成からなる層からなり、活性層404に近い側に層(第二の層)403Bを、出発基板401に近い側にAl組成の低い層(第一の層)403Aを有する構成とすることができる。層403Bはクラッド層の機能を有する機能層であり、単一組成あるいは単一条件層を意味しない。
The
The
次に図19に示すように、出発基板401をエッチングにより除去する。エッチングに際しては、第一の実施形態と同様にして行うことができる。
Next, as shown in FIG. 19, the starting
出発基板401除去後、エッチングストップ層402Aを除去する。エッチングストップ層402A、402Bは、第一の実施形態のエッチングストップ層102A、102Bと同様の材料を用いることができる。
After removing the starting
次に、ドライ法あるいはウェット法によるエッチングによって第一半導体層403、活性層404の領域460を切り欠いたパターンを形成する。図19では電流伝播層407まで切り欠いた例を図示しているが、第二半導体層405あるいは緩衝層406が露出した状態でエッチングを止めても同様の機能を有する。図19の例において、領域460以外の領域を平坦面として表しているが、平坦面に限定されるものではなく、領域460以外の領域を粗面あるいは凹凸面としても良い。
Next, a pattern in which the
次に、図20に示すように、第一半導体層403の少なくとも一部に接する第一電極450と、領域460の少なくとも一部と、領域460以外の領域の少なくとも一部を被覆する様に絶縁層470を形成する。絶縁層470は、SiO2である。そして領域460の一部に第二電極451を形成した発光素子基板471を形成する。
Next, as shown in FIG. 20, the
第一電極450は、第一の実施形態の第一電極161と同様な材料を用いることができ、300nm以上の膜厚を有するものとすることができる。第二電極451は、第一の実施形態の第二電極162と同様な材料を用いることができ、300nm以上の膜厚を有するものとすることができる。
The
次に、図21に示すように、発光素子基板471の絶縁層470に対して第一の実施形態と同様にして表面にフロスト処理を施し、絶縁層470の表面に凹凸を有するフロスト処理基板480を作製する。
Next, as shown in FIG. 21, a frost treatment is performed on the surface of the insulating
次に、ステルスダイシング法、スクライブ法、あるいはブレードダイシング法等によって個別ダイスに分割したのちダイスをステムに固定し、第一電極450、第二電極451にワイヤーを設け、エポキシ樹脂で封止した発光ダイオードを作製する。
Next, after dividing into individual dice by a stealth dicing method, a scribe method, a blade dicing method, or the like, the dice is fixed to the stem, wires are provided on the
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。 Hereinafter, the present invention will be described more specifically with reference to Examples and Comparative Examples, but the present invention is not limited thereto.
(実施例1)
図1に示すような発光素子10を作製した。この発光素子10の第一半導体層103、活性層104、第二半導体層105は同一材料であるAlInGaPとした。また、第一半導体層103は二種類以上のAl組成からなる層からなり、活性層104に近い側に層(第二の層)103Bを、第一電極161に近い側にAl組成の低い層(第1の層)103Aを有する。第二の層103Bはクラッド層の機能を有する機能層である。また、第一導電型はn型で第一電極161の電極材料はAuGeNiの合金を選択し、その膜厚を500nmとした。第二導電型はp型で第二電極162の電極材料はAuBeの合金を選択し、その膜厚を500nmとした。絶縁層170はTEOSとO2を原料とするP−CVD法によりSiO2膜を形成した。また、膜厚は300nmとした。
(Example 1)
A
この発光素子は製造過程でエピタキシャル基板に表1に示す条件1〜8のフロスト加工によりSiO2膜170の表面に凹凸を形成した8枚のウェーハから製造したものである。なお、表1には、各フロスト処理条件(1価の有機酸である酢酸、3価の有機酸であるリンゴ酸、4価の有機酸である酒石酸、4価の有機酸であるクエン酸のいずれかと、弗酸又はバッファード弗酸とを混合した液によるフロスト処理)における表面ラフネス(Rz)も示されている。 This light emitting device was manufactured from eight wafers in which irregularities were formed on the surface of the SiO 2 film 170 by frost processing on the epitaxial substrate under the conditions 1 to 8 shown in Table 1 in the manufacturing process. Table 1 shows the respective frost treatment conditions (acetic acid as a monovalent organic acid, malic acid as a trivalent organic acid, tartaric acid as a tetravalent organic acid, and citric acid as a tetravalent organic acid. The surface roughness (Rz) in the case of frost treatment with a solution obtained by mixing any of them with hydrofluoric acid or buffered hydrofluoric acid is also shown.
上記のようにして製造した発光素子について、各フロスト処理条件における樹脂剥離率を調べた。その結果を図22に示す。 With respect to the light emitting device manufactured as described above, the resin peeling rate under each frost treatment condition was examined. The result is shown in FIG.
(実施例2)
図2に示すような発光素子20を作製した。この発光素子の第一半導体層203、活性層204、第二半導体層205は同一材料であるAlInGaPとした。また、第一半導体層203は二種類以上のAl組成からなる層からなり、活性層204に近い側に層(第二の層)203Bを、第一電極261に近い側にAl組成の低い層(第一の層)203Aを有する構成とした。層203Bはクラッド層の機能を有する機能層である。第一導電型はn型で第一電極261の電極材料はAuGeNiの合金を選択し、その膜厚を500nmとした。第二導電型はp型で第二電極262の電極材料はAuBeの合金を選択し、その膜厚を500nmとした。絶縁層270はTEOSとO2を原料とするP−CVD法によりSiO2膜を形成した。また、膜厚は300nmとした。
この発光素子は製造過程でエピタキシャル基板に表1に示す条件1〜8のフロスト加工によりSiO2膜270の表面に凹凸を形成した8枚のウェーハから製造したものである。
(Example 2)
The
This light-emitting element was manufactured from eight wafers in which irregularities were formed on the surface of the SiO 2 film 270 by frost processing on the epitaxial substrate under the conditions 1 to 8 shown in Table 1 in the manufacturing process.
上記のようにして製造した発光素子について、各フロスト処理条件における樹脂剥離率を調べた。その結果を図22に示す。 With respect to the light emitting device manufactured as described above, the resin peeling rate under each frost treatment condition was examined. The result is shown in FIG.
(実施例3)
図3に示すような発光素子30を作製した。この発光素子の第一半導体層303、活性層304、第二半導体層305は同一材料であるAlInGaPとした。また、第一半導体層303は二種類以上のAl組成からなる層からなり、活性層304に近い側に層(第二の層)303Bを、第一電極350に近い側にAl組成の低い層(第一の層)303Aを有する構成とした。層303Bはクラッド層の機能を有する機能層である。透明接着層325はスピンコート法により堆積が可能なBCB材であるシクロテンとした。第一SiO2膜320上にシクロテンを滴下し、3,000rpmの回転数によりスピンコートを実施した。スピンコート後、ホットプレート上に90℃で60秒以上保持して溶剤を揮発させた。第一導電型はn型で第一電極350の電極材料はAuGeNiの合金を選択し、その膜厚を500nmとした。第二導電型はp型で第二電極351の電極材料はAuBeの合金を選択し、その膜厚を500nmとした。絶縁層370はTEOSとO2を原料とするP−CVD法によりSiO2膜を形成した。また、膜厚は300nmとした。
この発光素子は製造過程でエピタキシャル基板に表1に示す条件1〜8のフロスト加工によりSiO2膜370の表面に凹凸を形成した8枚のウェーハから製造したものである。
(Example 3)
A
This light-emitting element was manufactured from eight wafers in which irregularities were formed on the surface of the SiO 2 film 370 by frost processing on the epitaxial substrate under the conditions 1 to 8 shown in Table 1 in the manufacturing process.
上記のようにして製造した発光素子について、各フロスト処理条件における樹脂剥離率を調べた。その結果を図22に示す。 With respect to the light emitting device manufactured as described above, the resin peeling rate under each frost treatment condition was examined. The result is shown in FIG.
(実施例4)
図4に示すような発光素子40を作製した。この発光素子の第一半導体層403、活性層404、第二半導体層405は同一材料であるAlInGaPとした。また、第一半導体層403は二種類以上のAl組成からなる層からなり、活性層404に近い側に層(第二の層)403Bを、第一電極450に近い側にAl組成の低い層(第一の層)403Aを有する構成とした。層403Bはクラッド層の機能を有する機能層である。第一導電型はn型で第一電極450の電極材料はAuGeNiの合金を選択し、その膜厚を500nmとした。第二導電型はp型で第二電極451の電極材料はAuBeの合金を選択し、その膜厚を500nmとした。絶縁層470はTEOSとO2を原料とするP−CVD法によりSiO2膜を形成した。また、膜厚は300nmとした。
この発光素子は製造過程でエピタキシャル基板に表1に示す条件1〜8のフロスト加工によりSiO2膜470の表面に凹凸を形成した8枚のウェーハから製造したものである。
(Example 4)
A
This light emitting element was manufactured from eight wafers in which irregularities were formed on the surface of the SiO 2 film 470 by frost processing on the epitaxial substrate under the conditions 1 to 8 shown in Table 1 during the manufacturing process.
上記のようにして製造した発光素子について、各フロスト加工条件における樹脂剥離率を調べた。その結果を図22に示す。 With respect to the light emitting device manufactured as described above, the resin peeling rate under each frost processing condition was examined. The result is shown in FIG.
(比較例1)
図23に示すような発光素子50を作製した。この発光素子はSiO2保護膜170の表面にフロスト加工を行わない点を除き実施例1と同じ構造である。またこの発光素子はフロスト加工を行わなかった1枚のエピタキシャルウェーハから製造したものである。
(Comparative Example 1)
A
上記のようにして製造した発光素子について、樹脂剥離率を調べた。その結果を図22に示す。 With respect to the light emitting device manufactured as described above, the resin peeling ratio was examined. The result is shown in FIG.
(比較例2)
図24に示すような発光素子60を作製した。この発光素子はSiO2保護膜270の表面にフロスト加工を行わない点を除き実施例2と同じ構造である。またこの発光素子はフロスト加工を行わなかった1枚のエピタキシャルウェーハから製造したものである。
(Comparative Example 2)
The
上記のようにして製造した発光素子について、樹脂剥離率を調べた。その結果を図22に示す。 With respect to the light emitting device manufactured as described above, the resin peeling ratio was examined. The result is shown in FIG.
(比較例3)
図25に示すような発光素子70を作製した。この発光素子はSiO2保護膜370の表面にフロスト加工を行わない点を除き実施例3と同じ構造である。またこの発光素子はフロスト加工を行わなかった1枚のエピタキシャルウェーハから製造したものである。
(Comparative Example 3)
A
上記のようにして製造した発光素子について、樹脂剥離率を調べた。その結果を図22に示す。 With respect to the light emitting device manufactured as described above, the resin peeling ratio was examined. The result is shown in FIG.
(比較例4)
図26に示すような発光素子80を作製した。この発光素子はSiO2保護膜470にフロスト加工を行わない点を除き実施例4と同じ構造である。またこの発光素子はフロスト加工を行わなかった1枚のエピタキシャルウェーハから製造したものである。
(Comparative Example 4)
A
上記のようにして製造した発光素子について、樹脂剥離率を調べた。その結果を図22に示す。 With respect to the light emitting device manufactured as described above, the resin peeling ratio was examined. The result is shown in FIG.
図22に示すように、フロスト処理条件が条件1〜条件8のいずれの条件においても、フロスト処理を行った実施例1はフロスト処理を行なわない比較例1に比べて剥離率が大幅に改善されたのが分かる。
また、図22に示すように、フロスト処理条件が条件1〜条件8のいずれの条件においても、フロスト処理を行った実施例2はフロスト処理を行なわない比較例2に比べて剥離率が大幅に改善されたのが分かる。
また、図22に示すように、フロスト処理条件が条件1〜条件8のいずれの条件においても、フロスト処理を行った実施例3はフロスト処理を行なわない比較例3に比べて剥離率が大幅に改善されたのが分かる。
また、図22に示すように、フロスト処理条件が条件1〜条件8のいずれの条件においても、フロスト処理を行った実施例4はフロスト処理を行なわない比較例4に比べて剥離率が大幅に改善されたのが分かる。
As shown in FIG. 22, the peeling rate of Example 1 in which the frost processing was performed was significantly improved as compared with Comparative Example 1 in which the frost processing was not performed under any of the frost processing conditions of the conditions 1 to 8. I understand.
Further, as shown in FIG. 22, the peeling rate of Example 2 in which the frost treatment was performed was significantly larger than that of Comparative Example 2 in which the frost treatment was not performed under any of the conditions 1 to 8 for the frost treatment. You can see the improvement.
Further, as shown in FIG. 22, the peeling rate of Example 3 in which the frost processing was performed was significantly higher than that of Comparative Example 3 in which the frost processing was not performed, regardless of the frost processing conditions of any of the conditions 1 to 8. You can see the improvement.
Further, as shown in FIG. 22, the peeling rate of Example 4 in which the frost processing was performed was significantly larger than that of Comparative Example 4 in which the frost processing was not performed, regardless of the frost processing conditions of any of the conditions 1 to 8. You can see the improvement.
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 Note that the present invention is not limited to the above embodiment. The above embodiment is an exemplification, and has substantially the same configuration as the technical idea described in the scope of the claims of the present invention. It is included in the technical scope of the invention.
10、20、30、40、50、60、70、80…発光素子、
101…出発基板(基板)、 102…選択エッチング層、
102A、102B…エッチングストップ層、 103…第一半導体層、
103A…出発基板(第一電極)側の層、 103B…活性層側の層、
104…活性層、 105…第二半導体層、 106…緩衝層、
107…電流伝播層、 108…発光部、 109…エピタキシャル基板、
120…界面SiO2部、 121…導電部(界面金属部)、
122…第一接合金属層、 123…第一積層体、 130…支持基板(永久基板)、
131…第二接合金属層、 132…第二積層体、 140…接合基板、
161…第一電極、 162…第二電極、 170…SiO2膜(絶縁層)、
171…発光素子基板、 180…フロスト処理基板、
201…出発基板(基板)、 202…選択エッチング層、
202A、202B…エッチングストップ層、 203…第一半導体層、
203A…出発基板(第一電極)側の層、 203B…活性層側の層、
204…活性層、 205…第二半導体層、
206…緩衝層、 207…電流伝播層、 208…コンタクト部(コンタクト層)、
209…発光部、 210…エピタキシャル基板、 220…界面透明導電膜層、
222…第一接合金属層、 223…第一積層体、
230…支持基板(永久基板)、 231…第二接合金属層、 232…第二積層体、
240…接合基板、 261…第一電極、 262…第二電極、
270…表面SiO2部(絶縁層)、 271…発光素子基板、
280…フロスト処理基板、
301…出発基板(基板)、 302…選択エッチング層、
302A、302B…エッチングストップ層、 303…第一半導体層、
303A…第一の層、 303B…第二の層、
304…活性層、 305…第二半導体層、 306…緩衝層、
307…電流伝播層、 308…発光部、 309…エピタキシャル基板、
320…第一誘電体膜(第一SiO2膜)、
321…第二誘電体膜(第二SiO2膜)、 324…第一接着層、
325…第二接着層(透明接着層)、 326…第一接合基板、
330…支持基板(透明基板)、 331…第二接合基板、 340…接合基板
350…第一電極、 351…第二電極、 360…領域、
370…SiO2膜(絶縁層)、 371…発光素子基板、
380…フロスト処理基板、
401…出発基板(基板)、 402…選択エッチング層、
402A、402B…エッチングストップ層、
403…第一半導体層、 403A…第一の層、 403B…第二の層、
404…活性層、 405…第二半導体層、
406…緩衝層、 407…電流伝播層、 408…発光部、
409…エピタキシャル基板、 450…第一電極、 451…第二電極、
460…領域、 470…SiO2膜(絶縁層)、 471…発光素子基板、
480…フロスト処理基板。
10, 20, 30, 40, 50, 60, 70, 80 ... light-emitting elements,
101: starting substrate (substrate), 102: selective etching layer,
102A, 102B: etching stop layer, 103: first semiconductor layer,
103A: Layer on the starting substrate (first electrode)
104 ... active layer, 105 ... second semiconductor layer, 106 ... buffer layer,
107: current propagation layer, 108: light emitting section, 109: epitaxial substrate,
120: interface SiO 2 part; 121: conductive part (interface metal part);
122: first bonding metal layer, 123: first laminate, 130: support substrate (permanent substrate),
131: second bonding metal layer, 132: second laminate, 140: bonding substrate,
161, a first electrode, 162, a second electrode, 170, a SiO 2 film (insulating layer),
171, a light emitting element substrate; 180, a frost processing substrate;
201: starting substrate (substrate), 202: selective etching layer,
202A, 202B ... etching stop layer, 203 ... first semiconductor layer,
203A: layer on the starting substrate (first electrode) side; 203B: layer on the active layer side;
204: an active layer; 205: a second semiconductor layer;
206: buffer layer, 207: current propagation layer, 208: contact part (contact layer),
209: light emitting unit, 210: epitaxial substrate, 220: interface transparent conductive film layer,
222: first bonding metal layer, 223: first laminate,
230: support substrate (permanent substrate), 231: second bonding metal layer, 232: second laminate,
240: bonding substrate, 261: first electrode, 262: second electrode,
270: surface SiO 2 part (insulating layer) 271: light emitting element substrate
280: Frost treated substrate,
301: starting substrate (substrate), 302: selective etching layer,
302A, 302B ... etching stop layer, 303 ... first semiconductor layer,
303A: first layer, 303B: second layer,
304 ... active layer, 305 ... second semiconductor layer, 306 ... buffer layer,
307: current propagation layer, 308: light emitting section, 309: epitaxial substrate,
320: first dielectric film (first SiO 2 film);
321, a second dielectric film (second SiO 2 film), 324, a first adhesive layer,
325: second adhesive layer (transparent adhesive layer) 326: first bonding substrate
330: support substrate (transparent substrate), 331: second bonding substrate, 340: bonding substrate 350: first electrode, 351: second electrode, 360: region,
370: SiO 2 film (insulating layer) 371: Light emitting element substrate
380: Frost treated substrate,
401: starting substrate (substrate), 402: selective etching layer,
402A, 402B ... etching stop layer,
403 ... first semiconductor layer, 403A ... first layer, 403B ... second layer,
404: active layer, 405: second semiconductor layer,
406: buffer layer, 407: current propagation layer, 408: light emitting unit
409: epitaxial substrate, 450: first electrode, 451: second electrode,
460: region, 470: SiO 2 film (insulating layer), 471: light emitting element substrate,
480 ... frosted substrate.
Claims (4)
前記発光部の表面の少なくとも一部が粗面化されているとともに、
前記発光素子の少なくとも一部を覆う前記保護膜であって、前記発光部の表面を直接覆う前記保護膜の表面に、Rzが5nmを超える凹凸が形成されているものであることを特徴とする発光素子。 A light-emitting element having a light- emitting portion made of a compound semiconductor, an electrode, and a protective film that directly covers a surface of the light-emitting portion ,
While at least a part of the surface of the light emitting section is roughened ,
The protection film covering at least a part of the light emitting element , wherein the surface of the protection film directly covering the surface of the light emitting portion has an irregularity with Rz exceeding 5 nm formed thereon. Light emitting element.
前記発光部の表面の少なくとも一部を粗面化するとともに、
前記発光素子の少なくとも一部を覆う前記保護膜であって、前記発光部の表面を直接覆う前記保護膜であるSiO2膜に、弗酸と1価〜4価の無機酸あるいは有機酸とを混合した液によりフロスト処理することで、前記SiO2膜の表面に凹凸を形成することを特徴とする発光素子の製造方法。 A method for manufacturing a light-emitting element having a light- emitting portion made of a compound semiconductor, an electrode, and a protective film that directly covers a surface of the light-emitting portion ,
While roughening at least a part of the surface of the light emitting section,
A the protective film covering at least a portion of the light emitting element, the SiO 2 film wherein a protective film covering the surface of the light emitting portion directly, a hydrofluoric acid and a monovalent to tetravalent inorganic acid or an organic acid A method for manufacturing a light-emitting element, wherein irregularities are formed on the surface of the SiO 2 film by performing frost treatment with a mixed solution.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016161519A JP6623973B2 (en) | 2016-08-19 | 2016-08-19 | Light emitting device and method for manufacturing light emitting device |
| CN201780045605.4A CN109643744B (en) | 2016-08-19 | 2017-06-28 | Light-emitting component and method of manufacturing the same |
| PCT/JP2017/023656 WO2018034065A1 (en) | 2016-08-19 | 2017-06-28 | Light-emitting element and manufacturing method for light-emitting element |
| TW106122163A TWI683451B (en) | 2016-08-19 | 2017-07-03 | Light emitting element and method of manufacturing light emitting element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016161519A JP6623973B2 (en) | 2016-08-19 | 2016-08-19 | Light emitting device and method for manufacturing light emitting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018029162A JP2018029162A (en) | 2018-02-22 |
| JP6623973B2 true JP6623973B2 (en) | 2019-12-25 |
Family
ID=61197410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016161519A Active JP6623973B2 (en) | 2016-08-19 | 2016-08-19 | Light emitting device and method for manufacturing light emitting device |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP6623973B2 (en) |
| CN (1) | CN109643744B (en) |
| TW (1) | TWI683451B (en) |
| WO (1) | WO2018034065A1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7586034B2 (en) * | 2021-09-03 | 2024-11-19 | 株式会社デンソー | Semiconductor Device |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4367816B2 (en) * | 2000-05-19 | 2009-11-18 | 信越石英株式会社 | Surface treatment method for quartz glass |
| JP3824299B2 (en) * | 2001-01-30 | 2006-09-20 | 東芝セラミックス株式会社 | Frost treatment liquid and frost treatment method on quartz glass surface |
| JP5048392B2 (en) * | 2007-05-25 | 2012-10-17 | 豊田合成株式会社 | Group III nitride compound semiconductor light emitting device |
| JP2010251531A (en) * | 2009-04-16 | 2010-11-04 | Rohm Co Ltd | Semiconductor light-emitting element |
| JP2010287621A (en) * | 2009-06-09 | 2010-12-24 | Sharp Corp | Manufacturing method of fine structure |
| JP2013232503A (en) * | 2012-04-27 | 2013-11-14 | Toshiba Corp | Semiconductor light-emitting device |
| CN102709426A (en) * | 2012-06-11 | 2012-10-03 | 华灿光电股份有限公司 | Manufacture method of GaN (gallium nitride)-based LED (light emitting diode) chip with roughened surface |
| CN104183681A (en) * | 2013-05-22 | 2014-12-03 | 展晶科技(深圳)有限公司 | Light-emitting-diode chip |
| JP2016058551A (en) * | 2014-09-09 | 2016-04-21 | 株式会社東芝 | Semiconductor light emitting device |
| JP6245380B2 (en) * | 2014-11-07 | 2017-12-13 | 信越半導体株式会社 | Light emitting device and method for manufacturing light emitting device |
| JP6197799B2 (en) * | 2015-01-09 | 2017-09-20 | 信越半導体株式会社 | Light emitting device and method for manufacturing light emitting device |
| CN104810439A (en) * | 2015-05-05 | 2015-07-29 | 湘能华磊光电股份有限公司 | Method for manufacturing III-group semiconductor light-emitting devices |
| US9331239B1 (en) * | 2015-07-07 | 2016-05-03 | Epistar Corporation | Light-emitting device |
-
2016
- 2016-08-19 JP JP2016161519A patent/JP6623973B2/en active Active
-
2017
- 2017-06-28 CN CN201780045605.4A patent/CN109643744B/en active Active
- 2017-06-28 WO PCT/JP2017/023656 patent/WO2018034065A1/en not_active Ceased
- 2017-07-03 TW TW106122163A patent/TWI683451B/en active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2018034065A1 (en) | 2018-02-22 |
| CN109643744A (en) | 2019-04-16 |
| TWI683451B (en) | 2020-01-21 |
| JP2018029162A (en) | 2018-02-22 |
| TW201824584A (en) | 2018-07-01 |
| CN109643744B (en) | 2021-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5888132B2 (en) | Method for manufacturing light emitting device | |
| JP5460831B1 (en) | Semiconductor light emitting device | |
| US20110147704A1 (en) | Semiconductor light-emitting device with passivation layer | |
| TWI693725B (en) | Light emitting element and method of manufacturing light emitting element | |
| US8772800B2 (en) | Semiconductor light-emitting device | |
| CN103843160A (en) | Method for producing an opto-electronic semiconductor chip and corresponding opto-electronic semiconductor chip | |
| JP4225510B2 (en) | Compound semiconductor light emitting diode and method for manufacturing the same | |
| WO2016079929A1 (en) | Light emitting element and method for producing light emitting element | |
| WO2009147822A1 (en) | Light-emitting element | |
| JP6623973B2 (en) | Light emitting device and method for manufacturing light emitting device | |
| JP2010165983A (en) | Light-emitting chip integrated device and method for manufacturing the same | |
| TW201727939A (en) | Light-emitting element and manufacturing method | |
| WO2005038936A1 (en) | Light-emitting device and method for manufacturing same | |
| TWI804627B (en) | Light-emitting element and method for manufacturing light-emitting element | |
| CN111968907A (en) | Nitrogen polarity III group nitride coarsening method | |
| JP2005056956A (en) | Method of manufacturing light emitting element | |
| JP5944301B2 (en) | Manufacturing method of semiconductor light emitting device | |
| JP5879134B2 (en) | Manufacturing method of semiconductor light emitting device | |
| JP2014157921A (en) | Semiconductor element and manufacturing method of the same | |
| JP2005197286A (en) | Handling method of semiconductor thin film and manufacturing method of light-emitting element | |
| KR20170047990A (en) | n-type nitride-based light emitting device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190409 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190530 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191029 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191111 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6623973 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |