JP6628316B2 - Test power supply - Google Patents
Test power supply Download PDFInfo
- Publication number
- JP6628316B2 JP6628316B2 JP2016174072A JP2016174072A JP6628316B2 JP 6628316 B2 JP6628316 B2 JP 6628316B2 JP 2016174072 A JP2016174072 A JP 2016174072A JP 2016174072 A JP2016174072 A JP 2016174072A JP 6628316 B2 JP6628316 B2 JP 6628316B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- band
- power supply
- test
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
本発明は、試験用電源装置に係り、さらに詳しくは、基本周波数の交流電源の供給を受ける検査対象装置に対して電源を供給する試験用電源装置の改良に関する。 The present invention relates to a test power supply device, and more particularly, to an improvement of a test power supply device that supplies power to a device to be inspected that is supplied with AC power of a fundamental frequency.
商用電源から基本周波数の交流電源が供給される電力装置には、太陽電池や燃料電池の出力変換を行うPCS(Power Conditioning System)等がある。この種の電力装置は、商用電源の電圧変動に対する耐性試験に適合することが求められる。例えば、EMC(Electro-Magnetic Compatibility:電磁両立性)試験規格では、基本周波数の電圧波形に様々な周波数の電圧波形が妨害波として重畳された合成波に対するイミュニティ(電磁的な耐性)が要求される。耐性試験では、電源装置から供給される電圧波形が歪んでいても電力装置が正常に動作するか否かが判別される。 Examples of power devices supplied with AC power of a fundamental frequency from a commercial power supply include a PCS (Power Conditioning System) for converting the output of a solar cell or a fuel cell. This type of power device is required to be compatible with a tolerance test for voltage fluctuation of a commercial power supply. For example, EMC (Electro-Magnetic Compatibility) test standard requires immunity (electromagnetic immunity) to a composite wave in which voltage waveforms of various frequencies are superimposed as interference waves on a voltage waveform of a fundamental frequency. . In the tolerance test, it is determined whether or not the power device operates normally even if the voltage waveform supplied from the power device is distorted.
上述した耐性試験を行うための試験用電源装置は、ACシミュレータと呼ばれ、リニアアンプ方式の電源装置が知られている。リニアアンプ方式の電源装置は、信号発生器により生成される高調波信号を基本周波数の信号に加算し、能動素子の増幅作用を利用して電力増幅を行う装置であり、定格出力は高々数kVA〜数十kVA程度である。このため、大容量のPCSの耐性試験には適さないという問題があった。 A test power supply for performing the above-described tolerance test is called an AC simulator, and a power supply of a linear amplifier system is known. A power supply device of the linear amplifier type is a device that adds a harmonic signal generated by a signal generator to a signal of a fundamental frequency and amplifies electric power by using an amplifying action of an active element. The rated output is several kVA at most.程度 about several tens kVA. For this reason, there was a problem that it was not suitable for the resistance test of a large-capacity PCS.
そこで、インバータ方式の電源装置を用いて耐性試験を行うことが考えられる。インバータ方式の電源装置は、複数のスイッチング素子からなるインバータを所定のスイッチング周波数で動作させることによって合成波を生成する装置であり、大容量化が容易である。例えば、基本周波数は50Hz又は60Hzであることから、数kHz〜十数kHz程度のスイッチング周波数が使用される。ところが、上述したEMC試験規格では、基本周波数の40倍といった高次の高調波を生成する必要があり、数kHz〜十数kHz程度のスイッチング周波数で高次の高調波を生成すると、分解能不足によって電圧波形に歪みが生じてしまうという問題がある。 Therefore, it is conceivable to perform a tolerance test using an inverter type power supply device. The inverter type power supply device is a device that generates a synthetic wave by operating an inverter including a plurality of switching elements at a predetermined switching frequency, and can easily increase the capacity. For example, since the fundamental frequency is 50 Hz or 60 Hz, a switching frequency of several kHz to several tens of kHz is used. However, in the EMC test standard described above, it is necessary to generate a higher-order harmonic such as 40 times the fundamental frequency, and when a higher-order harmonic is generated at a switching frequency of several kHz to several tens of kHz, the resolution is insufficient. There is a problem that the voltage waveform is distorted.
一方、スイッチング周波数を高くすることにより、高次の高調波波形に歪みが生じるのを防止することができるが、スイッチング周波数を高くすれば、スイッチングによる電力損失が増大してしまうという問題がある。 On the other hand, increasing the switching frequency can prevent distortion of the higher-order harmonic waveform, but increasing the switching frequency has the problem of increasing power loss due to switching.
そこで、基本波に妨害波が重畳された電源を生成するために、基本波を生成するインバータと、妨害波を生成するインバータとを用いることが考えられる。基本波用のインバータよりも高いスイッチング周波数で妨害波用のインバータを動作させれば、スイッチング動作による電力損失の増大を抑制しつつ、高次の高調波波形に歪みが生じるのを防止することができる。 Therefore, in order to generate a power supply in which an interference wave is superimposed on a fundamental wave, it is conceivable to use an inverter that generates a fundamental wave and an inverter that generates an interference wave. By operating the inverter for interference waves at a higher switching frequency than the inverter for fundamental waves, it is possible to suppress the increase in power loss due to the switching operation and prevent distortion of the higher-order harmonic waveform. it can.
基本波に妨害波を重畳させるためには、基本波用インバータの出力と妨害波用インバータの出力とをトランスで結合させる構成が考えられる。しかしながら、この様なトランス結合の場合、妨害波用インバータが故障した時、妨害波用インバータを停止させると、基本波用インバータからトランスを介して負荷へ流れる大電流により、トランスを介して妨害波用インバータに過電圧が印加されてしまうという問題がある。 In order to superimpose the interference wave on the fundamental wave, a configuration in which the output of the inverter for the fundamental wave and the output of the inverter for the interference wave are coupled by a transformer can be considered. However, in the case of such a transformer coupling, if the disturbance wave inverter is stopped when the disturbance wave inverter breaks down, a large current flowing from the fundamental wave inverter to the load through the transformer causes the disturbance wave through the transformer. There is a problem that an overvoltage is applied to the inverter for use.
本発明は、上記事情に鑑みてなされたものであり、スイッチング動作による電力損失の増大を抑制しつつ、高次の高調波波形に歪みが生じるのを防止することができるとともに、妨害波用のインバータが故障した際に、トランスを介して過電圧が当該インバータに印加されるのを防止することができる試験用電源装置を提供することを目的とする。 The present invention has been made in view of the above circumstances, and it is possible to prevent a high-order harmonic waveform from being distorted while suppressing an increase in power loss due to a switching operation. An object of the present invention is to provide a test power supply device that can prevent an overvoltage from being applied to the inverter via a transformer when the inverter fails.
本発明の第1の態様による試験用電源装置は、基本周波数の試験用電源装置であって、上記基本周波数の電圧波形からなる基本波を生成する低帯域インバータと、上記基本周波数よりも高い高帯域テスト周波数の電圧波形からなる妨害波を生成する高帯域インバータと、上記低帯域インバータ及び上記高帯域インバータが1次コイル及び2次コイルにそれぞれ接続され、上記基本波に上記妨害波を重畳させるトランス結合回路と、上記トランス結合回路の上記1次コイルに並列に接続され、導通状態においてバイパス経路を形成する双方向サイリスタと、上記高帯域インバータの故障を検出する故障検出手段と、上記故障検出手段の検出結果に基づいて、上記双方向サイリスタを遮断状態から上記導通状態に切り替えるサイリスタ制御手段とを備える。 A test power supply device according to a first aspect of the present invention is a test power supply device having a fundamental frequency, comprising: a low-band inverter that generates a fundamental wave having a voltage waveform of the fundamental frequency; A high-band inverter that generates an interference wave having a voltage waveform of a band test frequency, the low-band inverter and the high-band inverter are connected to a primary coil and a secondary coil, respectively, and the interference wave is superimposed on the fundamental wave. A transformer coupling circuit, a bidirectional thyristor connected in parallel to the primary coil of the transformer coupling circuit and forming a bypass path in a conductive state, failure detection means for detecting a failure of the high-bandwidth inverter, and the failure detection Thyristor control means for switching the bidirectional thyristor from the cutoff state to the conduction state based on the detection result of the means; Provided.
この様な構成によれば、低帯域インバータ及び高帯域インバータのスイッチング動作によって電力増幅が行われるため、大容量化が容易である。また、高帯域インバータによって妨害波が生成されるため、高次の高調波波形に歪みが生じるのを防止することができる。また、トランス結合回路が基本波に妨害波を重畳させるため、1つのインバータによって電力増幅が行われる場合に比べ、スイッチング動作による電力損失の増大を抑制することができる。さらに、高帯域インバータの故障が検出されれば、双方向サイリスタを遮断状態から導通状態に切り替えることにより、双方向サイリスタを通るバイパス経路を速やかに形成することができる。このため、妨害波用の高帯域インバータが故障した際に、基本波用の低帯域インバータから負荷へ流れる大電流によって、トランスを介して過電圧が高帯域インバータに印加されるのを防止することができる。 According to such a configuration, power amplification is performed by the switching operation of the low-band inverter and the high-band inverter, so that it is easy to increase the capacity. In addition, since an interfering wave is generated by the high-band inverter, it is possible to prevent distortion of a high-order harmonic waveform. In addition, since the transformer coupling circuit superimposes the interference wave on the fundamental wave, an increase in power loss due to the switching operation can be suppressed as compared with the case where power amplification is performed by one inverter. Further, when a failure of the high-bandwidth inverter is detected, the bypass path passing through the bidirectional thyristor can be quickly formed by switching the bidirectional thyristor from the cutoff state to the conduction state. Therefore, when the high-band inverter for the disturbance wave fails, it is possible to prevent a large current flowing from the low-band inverter for the fundamental wave to the load from applying an overvoltage to the high-band inverter via the transformer. it can.
本発明の第2の態様による試験用電源装置は、上記構成に加え、故障の検出によって上記双方向サイリスタが上記導通状態に切り替えられた後、上記高帯域インバータを停止させるインバータ制御手段を備えて構成される。 The test power supply device according to the second aspect of the present invention further includes, in addition to the above configuration, an inverter control means for stopping the high band inverter after the bidirectional thyristor is switched to the conductive state by detecting a failure. Be composed.
この様な構成によれば、低帯域インバータからトランス結合回路を介して負荷へ流れる大電流によって、トランス結合回路を介して高帯域インバータに過電圧が印加されるのを確実に防止することができる。 With such a configuration, it is possible to reliably prevent an overvoltage from being applied to the high-bandwidth inverter via the transformer coupling circuit due to a large current flowing from the low-bandwidth inverter to the load via the transformer coupling circuit.
本発明の第3の態様による試験用電源装置は、上記構成に加え、上記トランス結合回路の上記1次コイルに並列に接続され、閉状態においてバイパス経路を形成する開閉器と、上記開閉器を開状態及び閉状態間で切り替える開閉器制御手段とを備え、上記低帯域インバータが、上記基本波に低帯域テスト周波数の電圧波形が重畳された合成波を生成し、上記開閉器制御手段が、上記低帯域テスト周波数の電源から上記高帯域テスト周波数の電源に変更する場合に、上記開閉器を上記閉状態から開状態に切り替えることにより、上記バイパス経路を遮断するように構成される。 According to a third aspect of the present invention, in addition to the above configuration, the test power supply device further comprises a switch connected in parallel to the primary coil of the transformer coupling circuit to form a bypass path in a closed state; Switch control means for switching between an open state and a closed state, the low-band inverter generates a composite wave in which a voltage waveform of a low-band test frequency is superimposed on the fundamental wave, and the switch control means, When changing from the power supply of the low band test frequency to the power supply of the high band test frequency, the switch is switched from the closed state to the open state to cut off the bypass path.
この様な構成によれば、開閉器を切り替えることにより、低帯域テスト周波数の電圧波形が基本波に重畳された合成波からなる電源と、高帯域テスト周波数の妨害波が基本波に重畳された電源とを任意に選択することができる。また、低帯域テスト周波数の電源と高帯域テスト周波数の電源との切り替えに開閉器を用いることにより、双方向サイリスタ等の半導体スイッチング素子を用いる場合に比べ、耐久性を確保することができる。 According to such a configuration, by switching the switch, the power supply composed of the composite wave in which the voltage waveform of the low-band test frequency is superimposed on the fundamental wave and the interfering wave of the high-band test frequency are superimposed on the fundamental wave The power supply can be arbitrarily selected. Further, by using the switch for switching between the power supply of the low band test frequency and the power supply of the high band test frequency, the durability can be secured as compared with the case where a semiconductor switching element such as a bidirectional thyristor is used.
本発明の第4の態様による試験用電源装置は、上記構成に加え、上記開閉器制御手段が、上記故障検出手段の検出結果に基づいて、上記開閉器を開状態から閉状態に切り替え、上記サイリスタ制御手段が、上記開閉器が閉状態に切り替えられた後、上記双方向サイリスタを上記導通状態から遮断状態に切り替えるように構成される。この様な構成によれば、双方向サイリスタの使用が短時間に制限されるため、電流耐量を抑えることができる。 In the test power supply device according to a fourth aspect of the present invention, in addition to the above configuration, the switch control means switches the switch from an open state to a closed state based on a detection result of the failure detection means, The thyristor control means is configured to switch the bidirectional thyristor from the conductive state to the cutoff state after the switch is switched to the closed state. According to such a configuration, since the use of the bidirectional thyristor is limited to a short time, the current withstand capability can be suppressed.
本発明の第5の態様による試験用電源装置は、上記構成に加え、上記インバータ制御手段が、上記低帯域テスト周波数の電源を生成する場合に、上記低帯域インバータに上記合成波を生成させる一方、上記高帯域インバータを停止させ、上記高帯域テスト周波数の電源を生成する場合に、上記低帯域インバータに上記基本波を生成させ、かつ、上記高帯域インバータに上記妨害波を生成させ、さらに、上記高帯域テスト周波数の電源から上記基本波の電源に変更する場合に、上記開閉器が開状態から閉状態に切り替えられた後、上記高帯域インバータを停止させるように構成される。 In the test power supply device according to a fifth aspect of the present invention, in addition to the configuration, the inverter control means causes the low-band inverter to generate the composite wave when the power supply of the low-band test frequency is generated. Stopping the high-band inverter and generating a power supply of the high-band test frequency, causing the low-band inverter to generate the fundamental wave, and causing the high-band inverter to generate the interfering wave, When the power supply of the high-band test frequency is changed to the power supply of the fundamental wave, the high-band inverter is stopped after the switch is switched from the open state to the closed state.
この様な構成によれば、高帯域テスト周波数の電源から基本波の電源に変更する場合、高帯域インバータを停止させるよりも前に、開閉器が開状態から閉状態に切り替えられるため、低帯域インバータからトランス結合回路を介して負荷へ流れる大電流により、トランス結合回路を介して高帯域インバータに過電圧が印加されるのを防止することができる。 According to such a configuration, when changing from the power supply of the high-band test frequency to the power supply of the fundamental wave, the switch is switched from the open state to the closed state before the high-band inverter is stopped. A large current flowing from the inverter to the load via the transformer coupling circuit can prevent an overvoltage from being applied to the high-bandwidth inverter via the transformer coupling circuit.
本発明の第6の態様による試験用電源装置は、上記構成に加え、上記故障検出手段が、上記高帯域インバータの出力電流、出力電圧又は温度に基づいて、上記高帯域インバータの故障を検出するように構成される。この様な構成によれば、出力電流又は出力電圧の急激な変化や温度の上昇によって高帯域インバータの故障を検出することができる。 In the test power supply device according to a sixth aspect of the present invention, in addition to the above configuration, the failure detection means detects a failure of the high bandwidth inverter based on an output current, an output voltage or a temperature of the high bandwidth inverter. It is configured as follows. According to such a configuration, it is possible to detect a failure of the high-bandwidth inverter based on a sudden change in output current or output voltage or a rise in temperature.
本発明によれば、スイッチング動作による電力損失の増大を抑制しつつ、高次の高調波波形に歪みが生じるのを防止することができるとともに、妨害波用のインバータが故障した際に、トランスを介して過電圧が当該インバータに印加されるのを防止することができる。 ADVANTAGE OF THE INVENTION According to this invention, while suppressing the increase of the power loss by a switching operation, it can prevent that a high-order harmonic waveform produces distortion, and when an inverter for an interference wave fails, a transformer is set. It is possible to prevent an overvoltage from being applied to the inverter.
<試験用電源装置1>
図1は、本発明の実施の形態による試験用電源装置1の一構成例を示したシステム図である。図中には、検査対象のPCS(Power Conditioning System)2に接続された試験用電源装置1が示されている。PCS2は、太陽電池又は燃料電池で発電された直流電力を交流電力に変換し、安定した電圧及び周波数で電力系統へ出力する電力変換装置である。
<
FIG. 1 is a system diagram showing one configuration example of a test
試験用電源装置1は、基本周波数f0の交流電源の供給を受ける検査対象装置に対し、電源を供給するACシミュレータであり、基本周波数f0の電圧波形に様々な周波数の電圧波形が妨害波として重畳された合成波を生成して各種の耐性試験を行う。この試験用電源装置1は、基本周波数f0や耐性試験のためのテスト周波数を指定する情報処理端末11と、情報処理端末11からのテスト周波数指示に基づいて、合成波を生成し、PCS2に電源として印加する電源生成ユニット12とにより構成される。
The test
情報処理端末11は、例えば、耐性試験用のアプリケーションプログラムに基づいて動作するパーソナルコンピュータである。この情報処理端末11は、閾値周波波fts1未満の低帯域テスト周波数f1を指定し、或いは、閾値周波数fts2以上の高帯域テスト周波数f2を指定するためのテスト周波数指示を生成し、電源生成ユニット12へ出力する。
The
閾値周波数fts1及びfts2は、いずれも基本周波数f0よりも高い周波数の固定値であり、予め定められる。閾値周波数fts1は、閾値周波数fts2以上である。低帯域テスト周波数f1及び高帯域テスト周波数f2は、ユーザ操作に基づいて指定され、或いは、予め定められたテストスケジュールに従って自動的に指定される。 Each of the threshold frequencies fts1 and fts2 is a fixed value of a frequency higher than the fundamental frequency f0, and is determined in advance. The threshold frequency fts1 is equal to or higher than the threshold frequency fts2. The low-band test frequency f1 and the high-band test frequency f2 are specified based on a user operation or automatically specified according to a predetermined test schedule.
基本周波数f0は、商用電源の周波数に対応し、例えば、f0=50Hzである。情報処理端末11は、基本周波数f0の12倍以下の範囲内で予め定められる周波数を閾値周波数fts1及びfts2として、低帯域テスト周波数f1及び高帯域テスト周波数f2を指定する。閾値周波数fts1及びfts2は、例えば、fts1=fts2であり、基本周波数f0の9倍、すなわち、fts1及びfts2=450Hzが用いられる。
The basic frequency f0 corresponds to the frequency of the commercial power supply, for example, f0 = 50 Hz. The
低帯域テスト周波数f1は、基本周波数f0の0.33倍以上9倍未満の範囲内で指定される。一方、高帯域テスト周波数f2は、基本周波数f0の9倍以上40倍以下の範囲内で指定される。この様な構成を採用することにより、EMC試験規格で定められた様々な耐性試験を行うことができる。 The low band test frequency f1 is specified within a range of 0.33 times or more and less than 9 times the fundamental frequency f0. On the other hand, the high band test frequency f2 is specified within a range from 9 times to 40 times the basic frequency f0. By employing such a configuration, it is possible to perform various resistance tests defined by the EMC test standards.
例えば、個別高調波試験、次数間高調波試験及び周波数スイープ試験を行うことができる。個別高調波試験は、2次から40次までの高調波を順次に重畳させる耐性試験である。次数間高調波試験は、基本周波数f0の非整数倍の電圧波形を次数間高調波と呼び、この次数間高調波を重畳させる耐性試験である。周波数スイープ試験は、0.33次から40次までの高調波を段階的又は連続的に重畳させる耐性試験である。なお、基本周波数f0がf0=60Hzであれば、閾値周波数fts1及びfts2には、540Hzが用いられる。 For example, an individual harmonic test, an interharmonic test, and a frequency sweep test can be performed. The individual harmonic test is a tolerance test in which harmonics from the second to the 40th are sequentially superimposed. The inter-harmonic test is a tolerance test in which a voltage waveform that is a non-integer multiple of the fundamental frequency f0 is called an inter-harmonic, and the inter-harmonic is superimposed. The frequency sweep test is a tolerance test in which harmonics from the 0.33 order to the 40th order are superimposed stepwise or continuously. If the basic frequency f0 is f0 = 60 Hz, 540 Hz is used for the threshold frequencies fts1 and fts2.
電源生成ユニット12は、商用電源3から供給される電力を利用して所望の交流電圧を電源として生成するインバータユニットである。商用電源3は、例えば、3相3線式で周波数が50Hz、電圧の実効値が420Vの交流電力を電源生成ユニット12に供給する。
The
<電源生成ユニット12>
図2は、図1の電源生成ユニット12の構成例を示した図である。この電源生成ユニット12は、コンバータ121、低帯域インバータ122、高帯域インバータ123、トランス結合回路124、開閉器125、出力端子126、コンバータ制御回路127、インバータ制御回路128,129、電流計131,132、電圧計133,134及び双方向サイリスタ135により構成される。
<
FIG. 2 is a diagram showing a configuration example of the
コンバータ121は、商用電源3を利用して直流電圧を生成する変換器であり、複数のスイッチング素子、例えば、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)からなる。このコンバータ121は、商用電源3から入力される交流電圧を直流電圧に変換し、低帯域インバータ122及び高帯域インバータ123へ出力する。コンバータ121の各スイッチング素子は、ゲート駆動信号GSによってスイッチングする。コンバータ121から出力される直流電圧は、例えば、650Vである。
The
低帯域インバータ122は、コンバータ121から入力される直流電圧を低帯域の交流電圧に変換し、トランス結合回路124又は開閉器125を介して出力端子126から出力するスイッチング方式の変換器であり、複数のスイッチング素子、例えば、IGBTからなる。低帯域インバータ122の各スイッチング素子は、ゲート駆動信号GS1によってスイッチングする。
The low-
この低帯域インバータ122は、所定のスイッチング周波数fs1、例えば、fs1=7kHzで動作し、基本周波数f0の電圧波形からなる基本波を生成し、或いは、当該基本波に低帯域テスト周波数f1の電圧波形が妨害波として重畳された合成波を生成する。低帯域インバータ122により基本波に重畳される妨害波の電圧レベルは、基本波の電圧レベルの0〜十数%程度である。なお、スイッチング周波数fs1は、数kHzを上回る周波数、例えば、十数kHz、具体的には、16kHz〜18kHzであってもよい。
The low-
また、低帯域インバータ122は、基本周波数f0の整数倍の高調波が妨害波として重畳され、或いは、基本周波数f0の非整数倍の次数間高調波が妨害波として重畳された合成波を生成する。次数間高調波には、基本周波数f0の1倍未満の電圧波形が含まれる。
Further, the low-
高帯域インバータ123は、コンバータ121から入力される直流電圧を高帯域の交流電圧に変換し、トランス結合回路124へ出力するスイッチング方式の変換器であり、複数のスイッチング素子からなる。高帯域インバータ123の各スイッチング素子は、ゲート駆動信号GS2によってスイッチングする。
The high-
この高帯域インバータ123は、低帯域インバータ122よりも高いスイッチング周波数fs2、例えば、fs2=42kHzで動作し、高帯域テスト周波数f2の電圧波形からなる妨害波を生成する。また、高帯域インバータ123は、基本周波数f0の整数倍の高調波又は基本周波数f0の非整数倍の次数間高調波を妨害波として生成する。
The high-
また、高帯域インバータ123は、低帯域インバータ122よりも出力が小さい。例えば、低帯域インバータ122の出力が800kVA程度であるのに対し、高帯域インバータ123の出力は、150kVA程度であり、低帯域インバータ122の1/5以下である。
The high-
トランス結合回路124は、低帯域インバータ122により生成される基本波に対し、高帯域インバータ123により生成される妨害波を重畳させるための変圧器回路であり、低帯域インバータ122及び高帯域インバータ123が1次コイル及び2次コイルにそれぞれ接続される。このトランス結合回路124により基本波に重畳される妨害波の電圧レベルは、基本波の電圧レベルの0〜十数%程度である。
The
開閉器125は、低帯域テスト周波数f1の電源を出力する場合に導通し、高帯域テスト周波数f2の電源を出力する場合に遮断する電磁開閉方式のスイッチであり、トランス結合回路124に並列に接続される。この開閉器125は、情報処理端末11からの開閉駆動信号KHにより、開状態(遮断状態)と閉状態(導通状態)とが切り替えられる。
The
双方向サイリスタ135は、高帯域インバータ123の故障が検出された際に導通する半導体スイッチング素子であり、2つのサイリスタを逆並列に接続することによって構成され、トランス結合回路124に並列に接続される。この双方向サイリスタ135は、情報処理端末11からのゲート駆動信号GKにより、遮断状態と導通状態とが切り替えられる。
The
電流計131は、出力端子126に接続されている負荷を流れる負荷電流Ioutを検出し、検出値をインバータ制御回路128及び129へ出力する電流検出器であり、低帯域インバータ122とトランス結合回路124との間に配置される。負荷電流Ioutは、低帯域インバータ122の出力電流である。
The
電流計132は、高帯域インバータ123の出力電流Iinvを検出し、検出値をインバータ制御回路129へ出力する電流検出器であり、高帯域インバータ123とトランス結合回路124との間に配置される。
The
電圧計133は、低帯域インバータ122の出力電圧Voutを検出し、検出値をインバータ制御回路128へ出力する電圧検出器であり、電流計131とトランス結合回路124との間に配置される。この電圧計133は、1次コイル及び2次コイルがそれぞれ交流の各相とデルタ結線される。
The
電圧計134は、高帯域インバータ123の出力電圧Vinvを検出し、検出値をインバータ制御回路129へ出力する電圧検出器であり、トランス結合回路124の1次コイルに並列に配置される。この電圧計134は、1次コイルが交流の各相とスター結線され、2次コイルが交流の各相とデルタ結線される。
The
コンバータ制御回路127は、コンバータ121を制御するための制御回路であり、ゲート駆動信号GSを生成し、コンバータ121へ出力する。インバータ制御回路128は、情報処理端末11からのテスト周波数指示に基づいて、低帯域インバータ122を制御する制御回路であり、負荷電流Iout及び出力電圧Voutを参照してゲート駆動信号GS1を生成し、低帯域インバータ122へ出力する。
このインバータ制御回路128は、負荷電流Ioutに対する指令値と電流計131による負荷電流Ioutの検出値との誤差に基づいて、低帯域インバータ122をフィードバック制御する。低帯域インバータ122に対するフィードバック制御により、低帯域インバータ122から所望の負荷電流Ioutを出力させることができる。
The
インバータ制御回路129は、情報処理端末11からのテスト周波数指示に基づいて、高帯域インバータ123を制御する制御回路であり、負荷電流Iout、出力電流Iinv及び出力電圧Vinvを参照してゲート駆動信号GS2を生成し、高帯域インバータ123へ出力する。
The
このインバータ制御回路129は、負荷電流Ioutに基づいて、高帯域インバータ123を制御する。すなわち、インバータ制御回路129は、電流計131による負荷電流Ioutの検出値を電流指令値として用いて高帯域インバータ123をフィードフォワード制御する。
This
検査対象のPCS2に出力される負荷電流Ioutに基づいて、高帯域インバータ123が制御されるため、トランス結合回路124の1次コイルに負荷電流Ioutに応じた出力電流を発生させることができる。特に、高帯域インバータ123に対するフィードフォワード制御により、負荷電流Ioutに対する指令値に応じた出力電流をトランス結合回路124の1次コイルに発生させることができる。
Since the high-
また、インバータ制御回路129は、低帯域テスト周波数f1の電源を出力する場合に、開閉器125を閉状態(オン状態)に切り替えることにより、トランス結合回路124に対するバイパス経路を導通させた後、高帯域インバータ123を停止させる。一方、インバータ制御回路129は、高帯域テスト周波数f2の電源を出力する場合に、高帯域インバータ123を動作させた後、開閉器125を開状態(オフ状態)に切り替えることにより、トランス結合回路124に対するバイパス経路を遮断し、インバータ制御回路128に対し、基本波を選択するように指示する。
In addition, when outputting the power of the low-band test frequency f1, the
図3は、図2の高帯域インバータ123及びトランス結合回路124の詳細を示した図である。高帯域インバータ123は、6つのスイッチング素子4と、6つの還流ダイオード5とにより構成され、コンバータ121からの直流入力を3相3線式の交流電圧に変換する。電圧の実効値は、例えば、360Vである。
FIG. 3 is a diagram showing details of the high-
スイッチング素子4には、スイッチング動作による電力損失が少ないトランジスタ、例えば、炭化ケイ素を用いたFET(Field Effect Transistor:電界効果トランジスタ)などが用いられる。 As the switching element 4, a transistor with small power loss due to the switching operation, for example, an FET (Field Effect Transistor) using silicon carbide is used.
還流ダイオード5は、スイッチング素子4を保護するための半導体素子であり、スイッチング素子4のソース端子とドレイン端子との間に並列に接続される。インバータ制御回路129からのゲート駆動信号GS2は、スイッチング素子4のゲート端子に入力される。
The
トランス結合回路124は、3つのトランス6と、トランス6の1次コイルと低帯域インバータ122からの交流入力と出力端子126とを互いに接続するオープンスター結線部と、トランス6の2次コイルと高帯域インバータ123とを互いに接続するデルタ結線部とにより構成される。低帯域インバータ122からの交流入力は、3相3線式の交流電圧であり、実効値は、例えば、420Vである。
The
オープンスター結線部及びデルタ結線部の構成は、以下の通りである。1次コイルの一端が交流入力の第1相に接続され、他端が第1相の出力端子126に接続されたトランス6の2次コイルは、一端が高帯域インバータ123の第1相に接続され、他端が第2相に接続されている。また、1次コイルの一端が交流入力の第2相に接続され、他端が第2相の出力端子126に接続されたトランス6の2次コイルは、一端が高帯域インバータ123の第2相に接続され、他端が第3相に接続されている。また、1次コイルの一端が交流入力の第3相に接続され、他端が第3相の出力端子126に接続されたトランス6の2次コイルは、一端が高帯域インバータ123の第3相に接続され、他端が第1相に接続されている。
The configurations of the open star connection and the delta connection are as follows. One end of the primary coil is connected to the first phase of the AC input, and the other end is connected to the first
このトランス結合回路124には、1次コイルに並列にコンデンサ130が接続されている。コンデンサ130は、コンデンサ130と1次コイルの漏れインダクタンスとにより、高帯域インバータ123のキャリア除去フィルタを形成するための容量素子である。このコンデンサ130は、トランス6ごとに設けられ、トランス6の1次コイルに並列に接続されている。
A
開閉器125は、トランス結合回路124の1次コイルに並列に接続され、閉状態において、トランス結合回路124に対するバイパス経路を形成する。この開閉器125は、トランス6ごとに設けられ、トランス6の1次コイルに並列に接続されている。
The
双方向サイリスタ135は、トランス結合回路124の1次コイルに並列に接続され、導通状態において、トランス結合回路124に対するバイパス経路を形成する。この双方向サイリスタ135は、トランス6ごとに設けられ、トランス6の1次コイルに並列に接続されている。
The
<インバータ制御回路129>
図4は、図2のインバータ制御回路129の構成例を示したブロック図である。このインバータ制御回路129は、実効値指令生成部21、実効値演算部22、実効値電圧制御部23、瞬時電圧波形制御部24、位相整合回路25、加算器26、ピークカットリミッタ27、瞬時電流波形制御部28及びゲート駆動信号生成部29により構成される。
<
FIG. 4 is a block diagram showing a configuration example of the
実効値指令生成部21は、情報処理端末11からの指示に基づいて、出力電圧Vinvの実効値を決めるための実効値指令を生成する。実効値演算部22は、電圧計134により検出された出力電圧Vinvから実効値を求める。実効値電圧制御部23は、出力電圧Vinvの実効値が一定となるようにフィードバック制御する制御部であり、減算器231及び波形指令生成部232により構成される。
The effective value
減算器231は、実効値指令生成部21により生成された実効値指令に対し、実効値演算部22により求められた実効値を減算して実効値指令の誤差を生成し、波形指令生成部232へ出力する。波形指令生成部232は、情報処理端末11からのテスト周波数指示と減算器231からの実効値指令の誤差とに基づいて、出力電圧Vinvの電圧波形を決めるための波形指令を生成する。波形指令生成部232は、例えば、誤差増幅部及び正弦波生成部により構成され、増幅した誤差と正弦波とから波形指令を作成する。
The
瞬時電圧波形制御部24は、出力電圧Vinvの瞬時値をフィードバック制御する制御部であり、加算器241及びインバータ電圧PI制御部242により構成される。加算器241は、波形指令生成部232により生成された波形指令に対し、電圧計134により検出された出力電圧Vinvを逆位相で加算して波形指令の誤差を生成し、インバータ電圧PI制御部242へ出力する。インバータ電圧PI制御部242は、加算器241からの波形指令の誤差に基づいて、出力電流Iinvの電流波形を決めるための波形指令を生成する。インバータ電圧のPI制御は、出力を波形指令と出力電圧Vinvの検出値との誤差の1次関数として制御するとともに、誤差の積分に応じて出力を変化させるフィードバック制御である。
The instantaneous voltage
位相整合回路25は、電流計131により検出された負荷電流Ioutの位相を一定量ずらすことにより、インバータ電圧PI制御部242の波形指令と整合させる。この位相整合回路25は、負荷電流Ioutの検出値をトランス結合回路124の2次コイル側の位相に整合させる移相器であり、検出値の位相を30°遅らせる。位相のずれ30°は、1次コイル側のスター結線と2次コイル側のデルタ結線との間の位相差に対応している。
The
インバータ制御回路129は、位相整合回路25による整合後の検出値を電流指令値として用いて高帯域インバータ123をフィードフォワード制御する。この様な構成を採用することにより、トランス結合回路124の1次コイル側と2次コイル側との間における位相のずれを考慮して負荷電流Ioutの検出値から電流指令値が生成されるため、1次コイルに発生する出力電流の位相が負荷電流Ioutに対してずれるのを防止することができる。
The
加算器26は、インバータ電圧PI制御部242により生成された波形指令に対し、位相整合回路25からの負荷電流Ioutの検出値を電流指令値として同位相で加算し、ピークカットリミッタ27へ出力する。ピークカットリミッタ27は、負荷短絡時の過電流を防止するためのピークカット回路であり、加算器26からの電流指令値に対し、ピークが一定レベルを超えないように制限する。この様な構成を採用することにより、負荷の短絡時等に、過電流がトランス結合回路124の1次コイルに発生するのを防止することができる。
The
瞬時電流波形制御部28は、出力電流Iinvの瞬時値をフィードバック制御する制御部であり、加算器281,283及びインバータ電流PI制御部282により構成される。負荷電流Ioutは、出力端子126に接続されている負荷を実際に流れる電流であることから、負荷電流Ioutの検出値を出力電流Iinvの波形指令と同位相で加算して瞬時電流波形の指令値とすることにより、高帯域インバータ123を定電流運転状態で動作させるフィードフォワード制御が行われる。
The instantaneous current
低帯域テスト周波数f1の電源から高帯域テスト周波数f2の電源に切り替える場合、開閉器125を開状態に切り替えることにより、トランス結合回路124のバイパス経路が遮断される。その際、高帯域インバータ123のフィードフォワード制御により、遮断前の負荷電流が維持されるようにトランス結合回路124の1次コイルの両端に電圧が印加されるため、低帯域テスト周波数f1から高帯域テスト周波数f2への電源の切り替えを連続的に行うことができる。
When switching from the power supply of the low band test frequency f1 to the power supply of the high band test frequency f2, the
加算器281は、ピークカットリミッタ27からの波形指令に対し、電流計132により検出された出力電流Iinvを逆位相で加算して波形指令の誤差を生成し、インバータ電流PI制御部282へ出力する。インバータ電流PI制御部282は、加算器281からの波形指令の誤差に基づいて、出力電圧Vinvの波形指令値を生成する。加算器283は、インバータ電流PI制御部282により生成された波形指令値に対し、波形指令生成部232により生成された波形指令を同位相で加算し、ゲート駆動信号生成部29へ出力する。
The
波形指令生成部232により生成される波形指令に基づいてフィードフォワード制御を行うことにより、電圧指令値の変動に対する応答性を向上させることができる。例えば、出力電圧Vinvの実効値を360Vから330Vに下げる指示が情報処理端末11からインバータ制御回路129に入力されれば、出力電圧Vinvの実効値を速やかに下げることができる。一方、出力電圧Vinv及び出力電流Iinvに基づくフィードバック制御により、高帯域インバータ123の出力精度を向上させることができる。
By performing feedforward control based on the waveform command generated by the waveform
ゲート駆動信号生成部29は、加算器283からの波形指令値に基づいて、ゲート駆動信号GS2を生成し、高帯域インバータ123へ出力する。このゲート駆動信号生成部29は、PWM(パルス幅変調)方式の駆動回路からなり、パルス状のゲート駆動信号GS2を生成する。ゲート駆動信号生成部29は、例えば、三角波信号を生成する信号発振器と、波形指令値を三角波信号と比較する比較器とにより構成される。三角波信号の周波数、すなわち、キャリア周波数は、fs2=42kHzである。
Gate drive
インバータ制御回路128についても、インバータ制御回路129と同様に、電流計131により検出される負荷電流Ioutと、電圧計133により検出される出力電圧Voutとに基づいて、ゲート駆動信号GS1を生成する。
Similarly to
図5は、図2の電源生成ユニット12の動作例を示した図であり、波形指令値7と三角波信号8とからゲート駆動信号GS2が生成される様子が示されている。波形指令値7とは、基本周波数f0が60Hzである場合に、最高次(40次)の高帯域テスト周波数f2としてf2=2.4kHzが指定されたときの指令値である。三角波信号8のキャリア周波数は、42kHzである。
FIG. 5 is a diagram illustrating an operation example of the
ゲート駆動信号GS2は、正弦波状の波形指令値7と三角波信号8との交点において、電圧レベルがハイとローとの間で切り替えられる矩形波からなる。この様な高次の高帯域テスト周波数f2であっても、キャリア周波数が高いため、十分な分解能が得られ、高調波波形に歪みが生じるのを防止することができる。
The gate drive signal GS2 is a rectangular wave whose voltage level is switched between high and low at the intersection of the sinusoidal waveform command value 7 and the
<情報処理端末11>
図6は、図1の情報処理端末11内の機能構成の一例を示したブロック図である。この情報処理端末11は、操作部110、負荷電流指定部111、テスト周波数指定部112、開閉器制御部113、故障検出部114及びサイリスタ制御部115により構成される。
<
FIG. 6 is a block diagram showing an example of a functional configuration in the
操作部110は、ユーザ操作を受け付けて操作信号を生成し、負荷電流指定部111及びテスト周波数指定部112へ出力する。負荷電流指定部111は、操作部110からの操作信号に基づいて、負荷電流Ioutの実効値を指定するための負荷電流指示を生成し、電源生成ユニット12のインバータ制御回路128へ出力する。
例えば、負荷電流Ioutの実効値を小さくする負荷電流指示により、負荷電流Ioutの実効値を小さくするように低帯域インバータ122がフィードバック制御される。その際、負荷電流Ioutの検出値を電流指令値として行われる高帯域インバータ123のフィードフォワード制御により、トランス結合回路124の1次コイルに負荷電流Ioutに応じた出力電流を発生させることができる。
For example, in response to a load current instruction for reducing the effective value of the load current Iout, the low-
テスト周波数指定部112は、操作部110からの操作信号に基づいて、基本周波数f0、低帯域テスト周波数f1又は高帯域テスト周波数f2を指定するためのテスト周波数指示を生成し、インバータ制御回路128又は129へ出力する。
The test
開閉器制御部113は、開閉器125を開状態及び閉状態間で切り替えるための開閉駆動信号KHを生成し、電源生成ユニット12の開閉器125へ出力する。この開閉器制御部113は、低帯域テスト周波数f1の電源から高帯域テスト周波数f2の電源に変更する場合に、開閉器125を閉状態から開状態に切り替えることにより、開閉器125を通るバイパス経路を遮断する。
The
この様に開閉器125を切り替えることにより、低帯域テスト周波数f1の電圧波形が基本波に重畳された合成波からなる電源と、高帯域テスト周波数f2の妨害波が基本波に重畳された電源とを任意に選択することができる。また、低帯域テスト周波数f1の電源と高帯域テスト周波数f2の電源との切り替えに開閉器125を用いることにより、双方向サイリスタ等の半導体スイッチング素子を用いる場合に比べ、耐久性を確保することができる。
By switching the
低帯域テスト周波数f1の電源を生成する場合、インバータ制御回路128が低帯域インバータ122に合成波を生成させる一方、インバータ制御回路129は、高帯域インバータ123を停止させる。また、高帯域テスト周波数f2の電源を生成する場合には、インバータ制御回路128が低帯域インバータ122に基本波を生成させ、かつ、インバータ制御回路129が高帯域インバータ123に妨害波を生成させる。
When generating a power supply of the low-band test frequency f1, the
また、インバータ制御回路129は、高帯域テスト周波数f2の電源から基本波の電源に変更する場合に、開閉器125が開状態から閉状態に切り替えられた後、高帯域インバータ123を停止させる。この様な構成を採用することにより、高帯域テスト周波数f2の電源から基本波の電源に変更する場合、高帯域インバータ123を停止させるよりも前に、開閉器125が開状態から閉状態に切り替えられるため、低帯域インバータ122からトランス結合回路124を介して負荷へ流れる大電流により、トランス結合回路124を介して高帯域インバータ123に過電圧が印加されるのを防止することができる。
In addition, when changing from the power supply of the high-band test frequency f2 to the power supply of the fundamental wave, the
開閉器制御部113は、低帯域テスト周波数f1の電源から高帯域テスト周波数f2の電源に変更する場合に、高帯域インバータ123が動作を開始した後、開閉器125を閉状態から開状態に切り替える。開閉器125が開状態に切り替えられるよりも前に、高帯域インバータ123の動作が開始されるため、開閉器125を通るバイパス経路の遮断直後であっても、トランス結合回路124の1次コイルに負荷電流Ioutに応じた出力電流を発生させることができる。
When changing the power supply of the low-band test frequency f1 to the power supply of the high-band test frequency f2, the
故障検出部114は、高帯域インバータ123の故障を検出し、検出信号をサイリスタ制御部115へ出力する。故障検知部114は、例えば、高帯域インバータ123の出力電流Iinv、出力電圧Iinv又は温度Tに基づいて、高帯域インバータ123の故障を検出する。具体的には、出力電流又は出力電圧の急激な変化や温度の上昇によって高帯域インバータ123の故障が検知される。
サイリスタ制御部115は、故障検出部114の検出結果に基づいて、電源生成ユニット12の双方向サイリスタ135を遮断状態から導通状態に切り替えるためのゲート駆動信号GKを生成し、双方向サイリスタ135へ出力する。
The
インバータ制御回路129は、故障の検出によって双方向サイリスタ135が導通状態に切り替えられた後、高帯域インバータ123を停止させる。この様な構成を採用することにより、高帯域インバータ123の故障を検知して当該インバータを停止させた際に、低帯域インバータ122からトランス結合回路124を介して負荷に流れる大電流により、トランス結合回路124を介して高帯域インバータ123に過電圧が印加されるのを確実に防止することができる。
双方向サイリスタ135は、半導体スイッチング素子であることから、開閉器125等の機械的に動作するデバイスに比べ、応答速度が速い。このため、スイッチング素子の動作遅れによって高帯域インバータ123に過電圧が印加されるのを確実に防止することができる。
Since the
開閉器制御部113は、故障検出部114の検出結果に基づいて、開閉器125を開状態から閉状態に切り替える。サイリスタ制御部115は、開閉器125が閉状態に切り替えられた後、双方向サイリスタ135を導通状態から遮断状態に切り替える。この様な構成を採用することにより、双方向サイリスタ135の使用が短時間に制限されるため、双方向サイリスタ135の電流耐量を抑えることができる。
The
図7のステップS101〜S103は、図6の情報処理端末11における高帯域テストの開始時の動作例を示したフローチャートである。図中には、低帯域テスト周波数f1による耐性試験の終了後に、高帯域テスト周波数f2による耐性試験を開始する場合の処理手順が示されている。まず、情報処理端末11は、電源生成ユニット12のインバータ制御回路128に対して基本周波数f0を指示し、インバータ制御回路129に対して高帯域テスト周波数f2を指示する(ステップS101)。
Steps S101 to S103 in FIG. 7 are flowcharts illustrating an operation example at the start of the high band test in the
次に、情報処理端末11は、インバータ制御回路129に対し、高帯域インバータ123の動作開始を指示する(ステップS102)。次に、情報処理端末11は、高帯域インバータ123が動作を開始した後、電源生成ユニット12の開閉器125を閉状態から開状態に切り替えることにより、開閉器125を通るバイパス経路を遮断し(ステップS103)、この処理を終了する。
Next, the
図8のステップS201〜S203は、図6の情報処理端末11における高帯域テストの終了時の動作例を示したフローチャートである。図中には、高帯域テスト周波数f2による耐性試験の終了後に、電源生成ユニット12の交流出力を基本波に戻す場合の処理手順が示されている。
Steps S201 to S203 in FIG. 8 are flowcharts illustrating an operation example at the end of the high band test in the
まず、情報処理端末11は、電源生成ユニット12の開閉器125を開状態から閉状態に切り替える(ステップS201)。次に、情報処理端末11は、閉状態への切り替えにより、開閉器125を通るバイパス経路を導通させた後、電源生成ユニット12のインバータ制御回路129に対し、高帯域インバータ123の停止を指示する(ステップS202)。高帯域インバータ123の動作が停止することにより、電源生成ユニット12の交流出力は、基本波成分のみに復帰する(ステップS203)。
First, the
図9のステップS301〜S304は、図6の情報処理端末11における故障検出時の動作例を示したフローチャートである。図中には、高帯域インバータ123の故障が検出された場合の処理手順が示されている。まず、情報処理端末11は、電源生成ユニット12の双方向サイリスタ135を遮断状態から導通状態に切り替える(ステップS301)。
Steps S301 to S304 in FIG. 9 are flowcharts illustrating an operation example when a failure is detected in the
次に、情報処理端末11は、インバータ制御回路129に対し、高帯域インバータ123の停止を指示する(ステップS302)。次に、情報処理端末11は、開閉器125を開状態から閉状態に切り替えた後(ステップS303)、双方向サイリスタ135を導通状態から遮断状態に切り替え(ステップS304)、この処理を終了する。
Next, the
本実施の形態によれば、低帯域インバータ122及び高帯域インバータ123のスイッチング動作によって電力増幅が行われるため、大容量化が容易である。また、低帯域インバータ122よりも高いスイッチング周波数fs2で動作する高帯域インバータ123によって高次の妨害波が生成されるため、高次の高調波波形に歪みが生じるのを防止することができる。また、トランス結合回路124が基本波に高次の妨害波を重畳させるため、1つのインバータによって電力増幅が行われる場合に比べ、スイッチング動作による電力損失の増大を抑制することができる。
According to the present embodiment, since power amplification is performed by the switching operation of low-
また、PCS2に出力される負荷電流Ioutに基づいて、高帯域インバータ123が制御されるため、トランス結合回路124の1次コイルに負荷電流Ioutに応じた出力電流を発生させることができる。
Further, since high-
また、本実施の形態によれば、高帯域インバータ123の故障が検出されれば、双方向サイリスタ135を遮断状態から導通状態に切り替えることにより、双方向サイリスタ135を通るバイパス経路を速やかに形成することができる。このため、高帯域インバータ123が故障した際に、低帯域インバータ122から負荷へ流れる大電流によって、トランス結合回路124を介して過電圧が高帯域インバータ123に印加されるのを防止することができる。
Further, according to the present embodiment, when a failure of high-
なお、本実施の形態では、高帯域インバータ123が炭化ケイ素を用いたFETからなる場合の例について説明したが、本発明は、高帯域インバータ123の構成をこれに限定するものではない。例えば、高帯域インバータ123をFET又はIGBTにより構成しても良い。
In the present embodiment, an example has been described in which high-
また、本実施の形態では、試験用電源装置1の電源生成ユニット12が2つのインバータ回路により構成される場合の例について説明したが、本発明は、電源生成ユニット12を3以上のインバータ回路によって構成するものにも適用可能である。例えば、2つの低帯域インバータ122を並列に接続することにより、出力を大容量化しても良い。
Further, in the present embodiment, an example in which the
また、本実施の形態では、閾値周波数fts1及び閾値周波数fts2を互いに一致させて低帯域テスト周波数f1と高帯域テスト周波数f2とが重複しない場合の例について説明した。しかし、本発明は、閾値周波数fts2を上回る周波数を閾値周波数fts1とすることによって低帯域テスト周波数f1の調整範囲と高帯域テスト周波数f2の調整範囲とが重複するような構成であってもよい。 Further, in the present embodiment, an example has been described in which the threshold frequency fts1 and the threshold frequency fts2 are matched with each other so that the low band test frequency f1 and the high band test frequency f2 do not overlap. However, the present invention may be configured so that the adjustment range of the low-band test frequency f1 and the adjustment range of the high-band test frequency f2 overlap by setting the frequency exceeding the threshold frequency fts2 as the threshold frequency fts1.
1 試験用電源装置
11 情報処理端末
110操作部
111 負荷電流指定部
112 テスト周波数指定部
113 開閉器制御部
114 故障検出部
115 サイリスタ制御部
12 電源生成ユニット
121 コンバータ
122 低帯域インバータ
123 高帯域インバータ
124 トランス結合回路
125 開閉器
126 出力端子
127 コンバータ制御回路
128,129 インバータ制御回路
130 コンデンサ
131,132 電流計
133,134 電圧計
135 双方向サイリスタ
21 実効値指令生成部
22 実効値演算部
23 実効値電圧制御部
231 減算器
232 波形指令生成部
24 瞬時電圧波形制御部
241 加算器
242 インバータ電圧PI制御部
25 位相整合回路
26 加算器
27 ピークカットリミッタ
28 瞬時電流波形制御部
281,283 加算器
282 インバータ電流PI制御部
29 ゲート駆動信号生成部
2 PCS
3 商用電源
4 スイッチング素子
5 還流ダイオード
6 トランス
7 波形指令値
8 三角波信号
DESCRIPTION OF
3 Commercial power supply 4
Claims (6)
上記基本周波数の電圧波形からなる基本波を生成する低帯域インバータと、
上記基本周波数よりも高い高帯域テスト周波数の電圧波形からなる妨害波を生成する高帯域インバータと、
上記低帯域インバータ及び上記高帯域インバータが1次コイル及び2次コイルにそれぞれ接続され、上記基本波に上記妨害波を重畳させ、上記検査対象装置に供給する電圧波形を生成するトランス結合回路と、
上記トランス結合回路の上記1次コイルに並列に接続され、導通状態においてバイパス経路を形成する双方向サイリスタと、
上記高帯域インバータの故障を検出する故障検出手段と、
上記故障検出手段の検出結果に基づいて、上記双方向サイリスタを遮断状態から上記導通状態に切り替えるサイリスタ制御手段とを備えたことを特徴とする試験用電源装置。 For a test target device to which AC power of a fundamental frequency is supplied, in a test power supply device for performing a tolerance test of voltage waveform distortion ,
A low-band inverter for generating a fundamental wave composed of the voltage waveform of the fundamental frequency,
A high-band inverter that generates an interference wave composed of a voltage waveform of a high-band test frequency higher than the fundamental frequency,
The low band inverter and the high band inverter is connected to the primary coil and the secondary coil, by overlapping the interfering wave to the fundamental wave, a transformer-coupled circuit that generates a voltage waveform supplied to the inspected device ,
A bidirectional thyristor connected in parallel to the primary coil of the transformer coupling circuit and forming a bypass path in a conductive state;
Failure detection means for detecting a failure of the high-bandwidth inverter;
A test power supply device comprising: a thyristor control unit that switches the bidirectional thyristor from the cutoff state to the conduction state based on the detection result of the failure detection unit.
上記開閉器を開状態及び閉状態間で切り替える開閉器制御手段とを備え、
上記低帯域インバータは、上記基本波又は上記基本波に低帯域テスト周波数の電圧波形が重畳された合成波のいずれかを生成し、
上記低帯域テスト周波数の電源から上記高帯域テスト周波数の電源に変更する場合に、上記開閉器を閉状態から開状態に切り替えることにより、上記バイパス経路を遮断するとともに、上記低帯域インバータが生成する電圧波形を上記合成波から上記基本波へ切り替えることを特徴とする請求項1に記載の試験用電源装置。 A switch connected in parallel to the primary coil of the transformer coupling circuit and forming a bypass path in a closed state;
Switch control means for switching the switch between an open state and a closed state,
The low-band inverter generates either the fundamental wave or a synthesized wave in which a voltage waveform of a low-band test frequency is superimposed on the fundamental wave,
When changing the power supply of the low-band test frequency to the power supply of the high-band test frequency, the switch is switched from a closed state to an open state to cut off the bypass path and generate the low-band inverter. The test power supply device according to claim 1, wherein a voltage waveform is switched from the composite wave to the fundamental wave .
上記サイリスタ制御手段は、上記開閉器が閉状態に切り替えられた後、上記双方向サイリスタを上記導通状態から遮断状態に切り替えることを特徴とする請求項2に記載の試験用電源装置。 The switch control means switches the switch from an open state to a closed state based on a detection result of the failure detection means,
The test power supply device according to claim 2 , wherein the thyristor control means switches the bidirectional thyristor from the conductive state to the cutoff state after the switch is switched to the closed state.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016174072A JP6628316B2 (en) | 2016-09-06 | 2016-09-06 | Test power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016174072A JP6628316B2 (en) | 2016-09-06 | 2016-09-06 | Test power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018042358A JP2018042358A (en) | 2018-03-15 |
| JP6628316B2 true JP6628316B2 (en) | 2020-01-08 |
Family
ID=61626649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016174072A Active JP6628316B2 (en) | 2016-09-06 | 2016-09-06 | Test power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6628316B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108896863B (en) * | 2018-05-23 | 2021-02-23 | 国网辽宁省电力有限公司电力科学研究院 | Linear correlation coefficient calculation method for frequency response winding deformation analysis |
| CN109358597A (en) * | 2018-10-12 | 2019-02-19 | 南京南瑞继保电气有限公司 | Thyristor control unit protective trigger low-voltage equivalent test device and control method |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2530756B2 (en) * | 1990-12-26 | 1996-09-04 | 日本電気計器検定所 | Variable voltage power supply |
| JPH0676873U (en) * | 1993-04-07 | 1994-10-28 | 日新電機株式会社 | Harmonic measurement device |
| JP2003294795A (en) * | 2002-04-01 | 2003-10-15 | Mitsubishi Electric Corp | Harmonic generator |
| JP4063710B2 (en) * | 2003-05-20 | 2008-03-19 | 高周波熱錬株式会社 | Power supply device and induction heating device |
| WO2005013455A1 (en) * | 2003-08-05 | 2005-02-10 | Matsushita Electric Industrial Co., Ltd. | Direct-current power supply and battery-powered electronic apparatus equipped with the power supply |
| JP2012135119A (en) * | 2010-12-21 | 2012-07-12 | Sumitomo Heavy Ind Ltd | Inverter device |
-
2016
- 2016-09-06 JP JP2016174072A patent/JP6628316B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018042358A (en) | 2018-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Gong et al. | 6.6 kW three-phase interleaved totem pole PFC design with 98.9% peak efficiency for HEV/EV onboard charger | |
| CA3027151C (en) | A regulated dc output power supply system | |
| Zhou et al. | A model predictive control-based open-circuit fault diagnosis and tolerant scheme of three-phase AC–DC rectifiers | |
| US20190157980A1 (en) | High frequency high power converter system | |
| ES2972474T3 (en) | Active filter for resonance reduction | |
| Zare et al. | Electromagnetic interference issues of power, electronics systems with wide band gap, semiconductor devices | |
| WO2015178376A1 (en) | Direct-current power transmission power conversion device and direct-current power transmission power conversion method | |
| KR102485705B1 (en) | Method for controlling three phase equivalent voltage of multilevel inverter | |
| CN108352780B (en) | Modular multilevel converter for handling AC side faults | |
| KR100984496B1 (en) | Inverter Operation System with Overmodulation and Its Method | |
| Lai et al. | Performance of a distribution intelligent universal transformer under source and load disturbances | |
| JP6142926B2 (en) | Power converter | |
| JP6628316B2 (en) | Test power supply | |
| JP6672420B2 (en) | Test power supply generation method | |
| Jegal et al. | Implementation of three-phase four-leg inverter using SiC MOSFET for UPS applications | |
| JP4872090B2 (en) | Voltage regulator | |
| JP6808407B2 (en) | Test power supply | |
| WO2018168948A1 (en) | Voltage compensation device | |
| JP7043607B2 (en) | Power converter | |
| Cota et al. | Comparison of three 3-phase converter topologies for ups applications | |
| CN107748301B (en) | A high voltage DC filter capacitor noise test loading circuit | |
| Rohouma et al. | Fault-Tolerant D-STATCOM based matrix converter | |
| Carstensen et al. | Novel 3 level bidirectional buck converter with wide operating range for hardware-in-the-loop test systems | |
| Kishan et al. | Paralleling of inverters with dynamic load sharing | |
| Rochwani et al. | Static Voltage Stabilizer Using Modified SPWM Technique Controlled AC Chopper |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180903 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190326 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190930 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191029 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191128 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6628316 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |