Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6636098B2 - マイクロledモジュール及びその製造方法 - Google Patents
[go: Go Back, main page]

JP6636098B2 - マイクロledモジュール及びその製造方法 - Google Patents

マイクロledモジュール及びその製造方法 Download PDF

Info

Publication number
JP6636098B2
JP6636098B2 JP2018134883A JP2018134883A JP6636098B2 JP 6636098 B2 JP6636098 B2 JP 6636098B2 JP 2018134883 A JP2018134883 A JP 2018134883A JP 2018134883 A JP2018134883 A JP 2018134883A JP 6636098 B2 JP6636098 B2 JP 6636098B2
Authority
JP
Japan
Prior art keywords
pillar
solder
micro led
diameter
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018134883A
Other languages
English (en)
Other versions
JP2018166224A (ja
Inventor
デ ウォン キム,
デ ウォン キム,
ウン ソン シン,
ウン ソン シン,
ドン ヒ チョ,
ドン ヒ チョ,
ミョン ジ ムン,
ミョン ジ ムン,
ハン ビット チャン,
ハン ビット チャン,
ヨン ピル キム,
ヨン ピル キム,
ジェ スン パク,
ジェ スン パク,
Original Assignee
ルーメンス カンパニー リミテッド
ルーメンス カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160177568A external-priority patent/KR20180073971A/ko
Priority claimed from KR1020160179732A external-priority patent/KR102688975B1/ko
Priority claimed from KR1020170018842A external-priority patent/KR102657114B1/ko
Priority claimed from KR1020170018824A external-priority patent/KR20180092719A/ko
Application filed by ルーメンス カンパニー リミテッド, ルーメンス カンパニー リミテッド filed Critical ルーメンス カンパニー リミテッド
Publication of JP2018166224A publication Critical patent/JP2018166224A/ja
Application granted granted Critical
Publication of JP6636098B2 publication Critical patent/JP6636098B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/83Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/852Encapsulations
    • H10H20/853Encapsulations characterised by their shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/036Manufacture or treatment of packages
    • H10H20/0362Manufacture or treatment of packages of encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/813Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/857Interconnections, e.g. lead-frames, bond wires or solder balls
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142Two-dimensional arrangements, e.g. asymmetric LED layout
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/077Connecting of TAB connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221Structures or relative sizes
    • H10W72/222Multilayered bumps, e.g. a coating on top and side surfaces of a bump core

Landscapes

  • Led Device Packages (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

本発明は、マイクロLEDと、マイクロLEDがマウントされたサブマウント基板とを含むマイクロLEDモジュールに関し、より詳細には、マイクロLEDとサブマウント基板との間の間隙が領域に応じて変わることを抑制し、マイクロLEDの各電極パッドとサブマウント基板の各電極との間を連結する各連結部の連結不良を抑制するマイクロLEDモジュール及びその製造方法を提供する。
マイクロLEDモジュールを用いるディスプレイ装置が知られている。通常、マイクロLEDモジュールは、多数のLEDセルを含むマイクロLEDをサブマウント基板上にフリップチップボンディングすることによって製作される。
マイクロLEDは、透光性サファイア基板と、透光性サファイア基板上に形成されて多数のLEDセルを有する窒化ガリウム系の半導体発光部とを含む。半導体発光部は、エッチングによって形成されたn型半導体層の露出領域を含み、n型半導体層の露出領域上に多数のLEDセルがマトリックス状に配列されて形成される。各LEDセルは、n型半導体層、活性層、及びp型半導体層を含み、各LEDセルのp型半導体層にはp型の電極パッドが形成される。また、n型半導体層の露出領域にはn型の電極パッドが形成される。
一方、サブマウント基板は、マイクロLEDの各電極パッドに対応するように設けられた多数の電極を含む。ソルダーバンプを用いてマイクロLEDをサブマウント基板にフリップチップボンディングすることによって、マイクロLEDの各電極パッドがサブマウント基板の各電極に連結される。マイクロLEDをサブマウント基板にフリップチップボンディングするためには、ソルダーバンプの少なくとも一部を構成するソルダーを溶融点付近の温度で加熱しなければならない。このとき、Si基盤のサブマウント基板の熱膨張係数とLED基板であるサファイア基板の熱膨張係数との差が大きいため、フリップチップボンディング工程中の加熱及び冷却時に、Si基盤のサブマウント基板とサファイア基板との間には膨張変形量及び収縮変形量で大きな差が生じ、この差により、サブマウント基板とマイクロLEDとの間には深刻なミスアライメント(misalignment)が発生する。
このようなミスアライメントは、マイクロLEDの各電極パッドとサブマウント基板の各電極とが連結できないか、或いはこれらが誤って連結されることによってショートなどの深刻な不良をもたらす。
例えば、マイクロLEDの基盤となるサファイア基板の熱膨張係数が7.6μmm−1Kであり、Si基盤のサブマウント基板の熱膨張係数が2.6μmm−1Kであるため、温度に応じてサファイア基板の熱膨張係数がSi基盤のサブマウント基板の熱膨張係数の略2.5倍に至る。フリップチップボンディングに使用するバンプに溶融点の高いソルダーを使用するとボンディング温度が高くなり、このとき熱膨張係数の深刻な差によってマイクロLEDとサブマウント基板との間にミスアライメントが発生し、ボンディングが不可能になる。例えば、260℃のソルダー溶融点温度をボンディング温度に設定すると、1cmの基板を基準にして、約5μm〜6μmのミスアライメントが発生し、マイクロLEDのフリップチップボンディングのように2μmのボンディング精度が要求される工程では実質的に利用が難しくなる。
通常、マイクロLEDを用いて高解像度及び微細ピクセルピッチ(10μm以下)のディスプレイ装置を製作する場合は、上述したフリップチップボンディング工程が用いられるが、精度が2μm以下であると、サファイア材質のLED基板とSi基盤のサブマウント基板との熱膨張係数が異なるためにボンディングが容易でない。Au又はSnAgなどの高溶融点ソルダーを用いる場合には、高い温度で加熱することを伴い、熱膨張係数による変形量の差が更に拡大されることによってボンディング自体が実質的に不可能になる。溶融点が相対的に低いインジウムをソルダー材料として用いるとボンディングが可能であるが、それにも拘らずミスアライメントが発生する。
また、マイクロLEDのLED基板とサブマウント基板との熱膨張係数の差による変形量の差を抑制してミスアライメントを減少させるとしても、LED基板とサブマウント基板との間には領域に応じて微細な間隙の差があり、これは、LED基板の電極パッドとサブマウント基板の電極との間を連結する連結部の連結不良をもたらす。特に、LED基板とサブマウント基板との間の熱膨張係数の差が大きいほど、LED基板とサブマウント基板との間の間隙が不均一になり、上述した問題が深刻に発生する。
韓国登録特許第10−1150861号公報 韓国登録特許第10−0470904号公報
本発明は、上記従来の問題点に鑑みてなされたものであって、本発明の目的は、マイクロLEDとサブマウント基板との間の間隙が領域に応じて変わることを抑制し、マイクロLEDの各電極パッドとサブマウント基板の各電極との間を連結する各連結部の連結不良を抑制するマイクロLEDモジュール及びその製造方法を提供することにある。
また、本発明の目的は、マイクロLEDのマウント工程でLED基板とサブマウント基板との間の熱膨張係数の差によるミスアライメントの問題を解決する技術を提供することにある。
上記目的を達成するためになされた本発明の一態様によるマイクロLEDモジュールの製造方法は、ピラー、及び前記ピラーの端部に形成された半球状のソルダーキャップを含む多数のピラーバンプをアクティブマトリックス基板上に形成するピラーバンプ形成段階と、前記多数のピラーバンプに対応する多数のLEDセルを含むマイクロLEDを準備する段階と前記マイクロLEDを前記アクティブマトリックス基板上にフリップチップボンディングするフリップチップボンディング段階と、を有し、前記フリップチップボンディング段階は、前記ピラーと前記LEDセルの電極パッドとの間の間隔を第1間隔に狭め、前記ソルダーキャップを半溶融状態で圧縮させる圧縮段階と、前記ピラーと前記電極パッドとの間の間隔を前記第1間隔から前記第1間隔より大きい第2間隔に増加させ、前記ソルダーキャップを半溶融状態で引っ張る引張段階と、を含み、前記圧縮と前記引張により前記ソルダーキャップが変形されたソルダー接合部の最大断面の直径は前記ピラーの直径より大きく、前記ソルダー接合部の最小断面の直径は前記ピラーの直径の80%より大きく、100%より小さく、前記ソルダー接合部の最小断面の直径部は、前記ソルダー接合部の高さの中間地点に位置して、前記ソルダー接合部の最大断面の直径部は、前記ピラーの端部の側面を取り囲み、前記ピラーの端部の側面と接触する構造として形成されることを特徴とする。
前記圧縮段階は、前記第1間隔が前記ソルダーキャップの高さの1/2より小さくなるように前記ソルダーキャップを圧縮させることが好ましい。
前記引張段階は、前記第2間隔が前記ソルダーキャップの高さの1/2より大きくなるように前記ソルダーキャップを引っ張ることが好ましい。
前記ピラーバンプ形成段階は、前記アクティブマトリックス基板を、基板母材、前記基板母材上に形成された多数の電極、及び前記電極の一領域を露出させるオープニングを備えた絶縁層を含むように準備する段階と、前記絶縁層及び前記電極を覆うUBM(Under Bump Metallurgy)を前記アクティブマトリックス基板上に形成するUBM形成段階と、前記UBM上に前記ピラーを形成するピラープレーティング段階と、
前記ピラー上に一定厚さのソルダーキャップを形成する段階と、前記ソルダーキャップを加熱した後で硬化させ、前記ソルダーキャップを半球状に作るリフロー段階と、を含み得る。
前記ピラーバンプ形成段階は、前記UBM形成段階と前記ピラープレーティング段階との間で前記UBMを覆うように感光性PR(Photoresist)を形成した後、該感光性PR上にマスクパターンを載せて光を加え、前記電極の直上のUBMの一領域のみを露出させるオープニングを形成するフォトリソグラフィー段階をさらに含み、前記ピラープレーティング段階は、前記オープニングを介してピラーをプレーティングすることによってピラーを形成することが好ましい。
前記ピラーバンプ形成段階は、前記ソルダーキャップを形成する段階後に前記感光性PRを除去し、前記ピラー及び前記ソルダーキャップの側面を露出させるPR除去段階と、前記ピラーの直下領域に位置するUBMを除いた残りのUBMをエッチングで除去するUBMエッチング段階と、をさらに含み得る。
前記UBM形成段階前に前記アクティブマトリックス基板を洗浄する第1洗浄段階と、前記UBMエッチング段階と前記リフロー段階との間で前記アクティブマトリックス基板を洗浄する第2洗浄段階と、前記リフロー段階後、前記アクティブマトリックスを洗浄する第3洗浄段階と、をさらに含み得る。
前記ピラーバンプ形成段階は、横方向及び縦方向に隣り合う前記ピラーの横方向の間隔及び縦方向の間隔の全てが前記ピラーの直径と同一になるように、多数のピラーを形成することが好ましい。
前記ピラーバンプ形成段階は、前記ピラーの高さが前記ソルダーキャップの高さの1.5倍を超えるように、前記ピラーを形成することが好ましい。
前記マイクロLEDは、前記多数のLEDセルがn型半導体層、活性層及びp型半導体層を含むように形成されたものであって、前記電極パッドは、前記p型半導体層上に形成されたp型電極パッドであり、前記多数のLEDセルを取り囲む周辺の外郭にはn型半導体層の露出領域が形成され、前記n型半導体層の露出領域にn型電極パッドが形成されたものであることが好ましい。
上記目的を達成するためになされた本発明の一態様によるマイクロLEDモジュールは、マイクロLEDに形成される電極パッドと、前記電極パッドに対応するようにアクティブマトリックス基板に形成されるピラーと、前記ピラーと前記電極パッドとを接合させるソルダー接合部と、を有し、前記ソルダー接合部の最大断面の直径は前記ピラーの直径より大きく、前記ソルダー接合部の最小断面の直径は前記ピラーの直径の80%より大きく、100%より小さく、前記ソルダー接合部の最小断面の直径部は、前記ソルダー接合部の高さの中間地点に位置して、前記ソルダー接合部の最大断面の直径部は、前記ピラーの端部の側面を取り囲み、前記ピラーの端部の側面と接触する構造として形成されることを特徴とする
上記目的を達成するためになされた本発明の一態様によるマイクロLEDモジュールは、マイクロLEDに形成される電極パッドと、前記電極パッドに対応するようにアクティブマトリックス基板に形成されるピラーと、前記ピラーと前記電極パッドとを接合させるソルダー接合部と、を有し、前記ソルダー接合部は、半溶融状態で圧縮及び圧縮に引き続いた引張によって形成され、前記マイクロLEDと隣接した第1部分と、前記アクティブマトリックス基板と隣接した第2部分と、前記第1部分と前記第2部分との間で前記第1部分及び前記第2部分より小さい断面サイズで形成された第3部分と、を含み、前記第3部分の組織は、前記第1部分及び前記第2部分の組織より疎であり、前記ソルダー接合部の最大断面の直径は前記ピラーの直径より大きく、前記ソルダー接合部の最小断面の直径は前記ピラーの直径の80%より大きく、100%より小さく、前記ソルダー接合部の最小断面の直径部は、前記ソルダー接合部の高さの中間地点に位置して、前記ソルダー接合部の最大断面の直径部は、 前記ピラーの端部の側面を取り囲み、前記ピラーの端部の側面と接触する構造として形成されることを特徴とする
本発明によると、サブマウント基板とマイクロLEDのLED基板との間に所定の接合力を有するギャップ充填層を形成し、少なくともマイクロLEDがサブマウント基板にマウントされた後、LED基板とサブマウント基板との間の間隙が領域に応じて変わることを抑制することができ、これを通じて、各ソルダーバンプなどの多数の連結部がマイクロLEDの各電極パッドとサブマウント基板の各電極とをより信頼性良く連結することを可能にする。
本発明の第1実施形態によるマイクロLEDモジュールを説明するための図である。 図1のマイクロLEDモジュールの製造方法におけるマイクロLEDの製作工程を説明するための図である。 図1のマイクロLEDモジュールの製造方法におけるマイクロLEDの製作工程を説明するための図である。 図1のマイクロLEDモジュールの製造方法におけるマイクロLEDの製作工程を説明するための図である。 図1のマイクロLEDモジュールの製造方法におけるマイクロLEDの製作工程を説明するための図である。 図1のマイクロLEDモジュールの製造方法におけるマイクロLEDの製作工程を説明するための図である。 図1のマイクロLEDモジュールの製造方法におけるサブマウント基板のピラーバンプ形成工程を説明するための図である。 図1のマイクロLEDモジュールの製造方法におけるサブマウント基板のピラーバンプ形成工程を説明するための図である。 図1のマイクロLEDモジュールの製造方法のマウント工程を説明するための図である。 図5のマウント工程の加熱−冷却曲線グラフを示す図である。 図1のマイクロLEDモジュールの製造方法のマウント工程後のギャップ充填層の形成方式を説明するための図である。 図7の方式と異なる方式としてマウント工程前のギャップ充填層の形成方式を説明するための図である。 マイクロLEDモジュールの変形例として各LEDセル間に充填材が充填されたマイクロLEDモジュールを説明するための図である。 本発明の第2実施形態によるマイクロLEDモジュールを説明するための図である。 図10のマイクロLEDモジュールの製造方法におけるマイクロLEDの導電性ソフトブロックの形成工程を示す図である。 図10のマイクロLEDモジュールの製造方法におけるマイクロLEDをサブマウント基板にマウントしてマイクロLEDの電極パッドをサブマウント基板の電極に連結する工程を示す図である。 図10のマイクロLEDモジュールの各変形例を説明するための図である。 図10のマイクロLEDモジュールの各変形例を説明するための図である。 通常のソルダー接合部の不良を示す顕微鏡写真である。 本発明の第3実施形態によるマイクロLEDのフリップチップボンディング方法を説明するためのフローチャートである。 本発明の第3実施形態によるマイクロLEDモジュールのマイクロLEDを概念的に説明するための図である。 図17のマイクロLEDモジュールのアクティブマトリックス基板の一部を示す断面図である。 図16のフリップチップボンディング方法のCuピラーバンプ段階を説明するための図である。 Cuピラーバンプが形成されたアクティブマトリックス基板を説明するための図である。 図17のアクティブマトリックス基板にマイクロLEDを実装するフリップチップボンディング段階の直前の状態を説明するための図である。 図16のフリップチップボンディング段階の圧縮段階及び引張段階を順次示す図である。
以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。各図面及び各実施形態は、本発明の属する技術分野で通常の知識を有する者が容易に理解できるように簡略化して例示したものであって、各図面及び各実施形態が本発明の範囲を限定するものと解釈してはならない。
≪第1実施形態≫
図1は、本発明の第1実施形態によるマイクロLEDモジュールを説明するための図である。図1を参照すると、本発明の第1実施形態によるマイクロLEDモジュールは、マトリックス状に配列されて形成された複数のLEDセル130を含む一つ以上のマイクロLED100と、マイクロLED100がマウントされたサブマウント基板200とを含む。マイクロLED100は、外郭縁部領域側に一つ以上の共通電極パッド140を備えており、内側にはマトリックス状に配列された各マイクロLED100にそれぞれ対応する多数の個別電極パッド150が形成される。サブマウント基板200は、共通電極パッド140及び個別電極パッド150に対応するように形成されたパッド型の個別及び共通電極(240、240’)を含む。本明細書において、個別電極パッドという用語は、一つのLEDセルに備えられたn型半導体層又はp型半導体層に個別的に接続された電極パッドを意味し、共通電極パッドは、多数のLEDセルのn型又はp型半導体層に共通的に接続された電極パッドを意味する。
マイクロLED100は、サファイア基板131の主面上に一つのn型半導体層132が形成され、n型半導体層132上に多数のLEDセル130が行列状に配列されて形成される。多数のLEDセル130は、n型半導体層132から一方向に順次成長させた活性層133と、p型半導体層134とを含む。このような構造により、各LEDセル130全体の周辺を取り囲む外郭にn型半導体層の露出領域が形成され、隣り合う各LEDセル130間にはn型半導体層132を露出させる溝が形成される。
また、マイクロLED100は、多数のLEDセル130及びn型半導体層132の露出面を覆うように形成された電気絶縁性のセルカバー層160を含み、セルカバー層160は、各電極パッド(140、150)を露出させる各パッド露出ホール(162、164)を含む。パッド露出ホール(162、164)は、各LEDセル130のp型の個別電極パッド150をそれぞれ露出させる複数の第1パッド露出ホール162と、n型の共通電極パッド140を露出させる第2パッド露出ホールとを含む。
サブマウント基板200は、マイクロLED100に備えられた多数のLEDセル130に対応する多数のCMOSセル(図示せず)と、マイクロLED100の各電極パッドに対応する多数の電極(240、240’)とを含むアクティブマトリックス基板である。また、サブマウント基板200には、電極(240、240’)を覆うように電気絶縁性の電極カバー層250が形成され、電極カバー層250は、電極(240、240’)を露出させる電極露出ホールを含む。
また、マイクロLEDモジュールは、サブマウント基板200の各電極(240’、240)をマイクロLED100側の各電極パッド(140、150)にそれぞれ連結する多数の連結部(270、260)を含む。
多数の連結部(270、260)の各々は、サブマウント基板200の各電極(240’、240)にそれぞれ連結された状態で垂直方向に突出したバンプ(270又は260)を含む。
バンプ(270、260)の各々は、Cuピラー(272、262)と、Cuピラー(272、262)の上端に形成されたソルダー(274、264)とを含む。Cuピラーを含むバンプ(270、260)の代わりに、他の金属材料を含むバンプが用いられてもよい。
ソルダー(274、264)は、SnAgソルダー材料で形成されたものであって、元々半球状を維持するが、半溶融状態でパッド露出ホールに挿入された後に圧縮され、パッド露出ホール内で変形した状態で電極パッド(140、150)に接合される。
ソルダー(264、274)は、半溶融状態でパッド露出ホールに一部が挿入された後に硬化されるため、滑ることなく正確な位置でCuピラー(262、272)と電極パッド(150、140)との間を堅固に固定する。圧縮変形後に硬化されたソルダー(264、274)は、パッド露出ホール内に挿入されたパッド露出ホールの直径又は最大幅と同一の直径又は最大幅を有する内部ソルダー部と、パッド露出ホールの外側でパッド露出ホール周辺のセルカバー層160の表面に接する外部ソルダー部とを含む。このように、パッド露出ホールは、半溶融状態のソルダーが部分的に挿入されることを許容し、半溶融状態のソルダーが硬化されながら堅固に噛み合ってソルダーを堅固に固定するソルダーインサートホールとしての役割を担う。
マイクロLED100のLED基板131が熱膨張係数7.6μmm−1Kであるサファイア基板131であり、サブマウント基板200が熱膨張係数2.6μmm−1KであるSi基盤のサブマウント基板であるため、マイクロLED100をサブマウント基板200にフリップチップボンディングするためのソルダー加熱及び冷却過程でマイクロLED100とサブマウント基板200との間には熱膨張係数の差による変形量の差がある。このような変形量を抑制するために、LED基板131の温度とサブマウント基板200の温度とをそれぞれ異なる加熱−冷却曲線で制御するフリップチップボンディング方法を用いる。
また、マイクロLEDモジュールは、マイクロLED100とサブマウント基板200との間に充填されたギャップ充填層700を含む。ギャップ充填層700は、例えば、エポキシ又はシリコーンなどの接着力を有する絶縁性接着材料で形成されたものであって、少なくともマイクロLED100がサブマウント基板200にマウントされた後、マイクロLED100とサブマウント基板200との間の間隙が領域に応じて変わることを抑制し、マイクロLED100の各電極パッドとサブマウント基板200の各電極との間を連結する各連結部(260、270)の連結不良を抑制する。
ギャップ充填層700は、マイクロLED100とサブマウント基板200との間に全体的に充填され、電極パッド(150、140)と電極(240、240’)とを連結する各連結部(260、270)のそれぞれの側面を全体的に覆う。また、ギャップ充填層700は、内側充填部710及び外郭充填部720を含み、内側充填部710は、個別電極パッド150と個別電極240との間を連結する各内側連結部260の周囲を取り囲んでおり、外郭充填部720は、共通電極パッド140があるn型半導体層の露出領域で共通電極パッド140と共通電極240’との間を連結する外郭連結部270の周囲を覆っている。
また、サブマウント基板200は、マイクロLED100が実装された領域の外郭に空の領域を含む。そして、ギャップ充填層700は、サブマウント基板200の外郭の空の領域上でマイクロLED100の外郭側面を覆う周囲部730を更に含む。
ギャップ充填層700は、エポキシ又はシリコーン接着剤などの接着物質からなり、サブマウント基板200とLED基板131との間を堅固に固定する。このため、従来のサブマウント基板200とLED基板131との間のギャップが領域的に不均一であることにより電極パッドと電極との間を連結する連結部、即ちバンプのソルダーが破損する不良を防止することができる。更に、外郭充填部720及び周囲部730の接合力が内側充填部710の接合力より大きくなるように、充填物質の充填量を領域に応じて調節することが可能である。
例えば、LED基板とサブマウント基板との間の浮き上がり現象が相対的に多い外郭側における充填物質の体積当たりの充填量を増加させ、接合力を更に増加させる。
以下、マイクロLED製作工程、及びマイクロLEDをサブマウント基板にマウントする工程について順次説明する。
<マイクロLEDの製作>
図2a〜図2eは、図1のマイクロLEDモジュールの製造方法におけるマイクロLEDを製作する工程を説明するための図である。以下、図2a〜図2eを参照してマイクロLEDを製作する工程について説明する。
先ず、図2aに示すように、熱膨張係数が略7.6μmm−1KのLED基板である透光性サファイア基板131の主面上にn型半導体層132、活性層133、及びp型半導体層134を含むエピ層が形成される。
次に、図2bに示すように、マスクパターンを用いてエピ層を所定の深さだけエッチングし、各LEDセル130を分離する各溝101と、少なくとも各LEDセル130の外郭を取り囲むn型半導体層132の露出領域102とを形成し、これによって、n型半導体層132上に活性層133及びp型半導体層134を全て含む多数のLEDセル130が形成される。図示していないが、n型半導体層132とサファイア基板131との間にはバッファー層が形成される。そして、n型半導体層132と活性層133との間、活性層133とp型半導体層134との間、及びp型半導体層134の露出表面上には任意の各機能を行う他の半導体層が介在してもよい。
次に、図2cに示すように、各LEDセル130の各々のp型半導体層134上にp型の個別電極パッド150を形成し、n型半導体層132の露出領域102のうちの外郭領域にn型の共通電極パッド140を形成する。p型の個別電極パッド150の厚さとn型の共通電極パッド140の厚さを異ならせることによって、p型半導体層134とn型半導体層132との段差を補償する。
次に、図2dに示すように、各LEDセル130及びn型半導体層132の露出領域102を全て覆うように電気絶縁性のセルカバー層160を形成する。
次に、図2eに示すように、p型の個別電極パッド150を露出させる第1パッド露出ホール162と、n型の共通電極パッド140を露出させる第2パッド露出ホール164とを形成する。第1パッド露出ホール162及び第2パッド露出ホール164は、マスクパターンを用いたエッチングによって形成される。セルカバー層160は、各LEDセル130の断面プロファイルに沿って略所定の厚さで形成され、隣り合うLEDセル130間の溝101の幅及び深さを減少させるが、その溝をそのまま維持させることが分かる。しかし、セルカバー層160が溝101に完全に埋め込まれるように形成してもよい。
製作されたマイクロLED100のLEDセル130のサイズは5μm以下であることが好ましく、従って、各LEDセル130に形成されたp型の個別電極パッド150のサイズは5μm未満であることが好ましい。
<サブマウント基板の準備及びバンプの形成>
図3及び図4は、図1のマイクロLEDモジュールの製造方法におけるサブマウント基板のピラーバンプ形成工程を説明するための図である。先ず、図3を参照すると、ピラーバンプ形成段階の前に、略15,000μm×10,000μmのサイズを有して各LEDセルに対応する各CMOSセルが形成されたSi基盤のサブマウント基板200を準備する。サブマウント基板200は、上述した多数のLEDセルに対応する複数のCMOSセルと、マイクロLEDの各p型の個別電極パッドに対応する多数の個別電極240と、マイクロLEDのn型の共通電極パッドに対応する共通電極(図示せず)とを含む。サブマウント基板200は、Si基盤の基板母材201上に行列状に配列されて形成されて各CMOSセルに連結される多数の個別電極240と、各個別電極240を覆うように形成された絶縁性の電極カバー層250とを含み、絶縁性の電極カバー層250には各個別電極240を露出させる各電極露出ホール252が形成される。
一方、ピラーバンプを形成する工程は、図16を参照して後述する実施形態と同様に、第1洗浄段階、UBM(Under Bump Metallurgy)形成段階、フォトリソグラフィー段階、スカム除去段階、Cuプレーティング段階、ソルダー金属プレーティング段階、PR除去段階、UBMエッチング段階、第2洗浄段階、リフロー段階、及び第3洗浄段階を含む。
第1洗浄段階(S101)は、スクラバーを用いて図4の(a)のように導入されたサブマウント基板200に対して洗浄を行う。サブマウント基板200は、CMOS工程によってCMOSセルが形成された基板母材201にAl又はCu材料によって形成されたパッド型の個別電極240と、個別電極240の一領域を露出させる電極露出ホール252を備えた状態で基板母材201に形成された電極カバー層250とを含む。
UBM形成段階(S102)は、図4の(b)に示すように、個別電極240とCuピラーとの間の接着性を高め、ソルダーの拡散を防止するためのUBM261を、電極カバー層250及び個別電極240を覆うようにサブマウント基板200上に形成する。UBM261は、Ti/Cu積層構造で形成されるものであって、該当金属のスパッタリングによって形成される。ここで、UBM261は、広い意味で個別電極240の一部である点に留意する。
フォトリソグラフィー段階(S103)は、図4の(c)に示すように、サブマウント基板200上のUBM261を全体的に覆うように感光性PR(Photoresist)300を形成した後、その上にマスクパターン(図示せず)を載せて光を加え、個別電極240の直上のUBM261の一領域のみを露出させる電極露出ホール302を形成する。次に、フォトリソグラフィー段階の遂行中に発生したスカムを除去するスカム除去段階(S104)が行われる。
次に、Cuプレーティング段階(S105)及びソルダー金属プレーティング段階(S106)が順次行われ、図4の(d)に示すように、感光性PR300の電極露出ホール302を介してCuがプレーティングされることによってCuピラー262が形成され、Cuピラー262上にソルダー金属としてSnAgがプレーティングされることによってSnAgソルダー263が所定厚さの層状に形成される。本明細書において、CuはCu金属又はCuを含むCu合金であることに留意する。
次に、PR除去段階(S107)が行われ、図4の(e)に示すように、Cuピラー262及びSnAgソルダー263を含むバンプの上面及び側面が露出する。
次に、UBMエッチング段階(S108)が行われ、図4の(f)に示すように、Cuピラー262の直下領域に位置するUBM261を除外した残りのUBMがエッチングで除去される。次に、残留物を除去する第2洗浄段階(S109)が行われる。UBMエッチング段階後、サブマウント基板200の個別電極240上のUBM261上にCuピラー262及びソルダーキャップとしてSnAgソルダー263が順次積層されたバンプ260が形成される。次に、リフロー段階(S110)が行われ、層状のSnAgソルダー263が溶融後に硬化され、SnAgソルダー263が図4の(g)に示す半球状又は半円断面形状に形成される。急速熱処理(RTP:Rapid Thermal Processing)が有用に利用可能である。次に、リフロー段階後、再び残留物を除去する第3洗浄段階(S111)が行われる。
サブマウント基板200上のUBM、Cuピラー、及びSnAgソルダーから成る各Cuピラーバンプ260の間隔はCuピラー262の直径とほぼ同一であることが好ましく、Cuピラーバンプ260の間隔が5μmを超えないことが好ましい。Cuピラーバンプ260の間隔が5μmを超えると、Cuピラーバンプ260の直径及びそれに対応するLEDセルのサイズも大きくなることから、マイクロLEDを含むディスプレイ装置の精度を低下させることになる。
<マウント>
図5は、図1のマイクロLEDモジュールの製造方法のマウント工程を説明するための図であり、図6は、図5のマウント工程の加熱−冷却曲線グラフを示す図である。図5の(a)及び(b)に示すように、2.6μmm−1Kの熱膨張係数を有するSi基板母材を基盤とするサブマウント基板200と、Si基板母材の熱膨張係数の約2.5倍に至る7.6μmm−1Kの熱膨張係数を有するサファイア基板131を基盤としたマイクロLED100との間のフリップチップボンディングが行われる。
上述したように、サブマウント基板200は、マイクロLED100の各個別電極パッド150に対応するように設けられた多数の個別電極を含み、多数の個別電極の各々にはCuピラー262及びSnAgソルダー263で構成されたバンプ260が予め形成される。
上記のようなバンプを用いてマイクロLED100をサブマウント基板200にフリップチップボンディングすることによって、マイクロLED100の各個別電極パッド150がサブマウント基板200の各個別電極に連結される。
マイクロLED100をサブマウント基板200にフリップチップボンディングするためには、バンプ260の少なくとも一部を構成するSnAgソルダー263を溶融点付近の温度で加熱しなければならない。このとき、Si基盤のサブマウント基板200の熱膨張係数とマイクロLED100のサファイア基板131の熱膨張係数との差が大きいため、マイクロLED100及びサブマウント基板200の温度を別途に制御せずに、既存のようにフリップチップボンディング工程を行うと、Si基盤のサブマウント基板200とサファイア基板131との間には変形量の差が生じ、これは、フリップチップボンディングされるサブマウント基板200とマイクロLED100との間に深刻なミスアライメントを発生させる。
一例として、ソルダーを溶融させる250℃の温度条件で、1cmの長さを有するサファイア基板131を基盤とするマイクロLED100と、1cmの長さを有するSi基盤のサブマウント基板200とをフリップチップボンディングする場合、サブマウント基板200はSiの熱膨張係数によって5.85μmの長さ変化量を有し、サファイア基板131はサファイアの熱膨張係数によって17.1μmの長さ変化量を有することになり、二つの基板のボンディング工程時に表れる長さ変化は11.25μmになる。結局、この長さ変化量の差はセルアライメントが激しくずれる現象をもたらす。
このようにセルアライメントがずれる現象を防止するために、本発明は、駆動IC及び回路が備えられたSi基盤のサブマウント基板200及びサファイア基板131の熱膨張係数を考慮した上で、Si基盤のサブマウント基板200とサファイア基板131とをそれぞれ異なる温度で制御しながら、マイクロLED100とサブマウント基板200との間のソルダー264、より具体的には、マイクロLED100の各LEDセル130に形成された個別電極パッド150とサブマウント基板200との間に介在するバンプ260のソルダー264を加熱し、マイクロLED100とサブマウント基板200とをフリップチップボンディングする。
サファイア基板131の温度は、サファイア基板131に面してマイクロLED100を支持する第1チャック5aに備えられた第1温度調節部5bによって制御され、Si基盤のサブマウント基板200の温度は、サブマウント基板200を支持する第2チャック6aに備えられた第2温度調節部6bによって制御される。
フリップチップボンディング工程中、サブマウント基板200及びマイクロLED100のサファイア基板131に対する温度は、図6に示したように、昇温区間A1、加熱温度維持区間A2、及び冷却区間A3のそれぞれにおいてそれぞれ異なる形に制御される。
昇温区間A1では、第1チャック5aに備えられた第1温度調節部5bにより、サファイア基板131の温度が常温から第1維持温度である略170℃〜180℃まで第1加熱勾配で線形的に上昇し、第2チャック6aに備えられた第2温度調節部6bにより、Si基盤のサブマウント基板200の温度が常温から第2維持温度である350℃〜400℃まで第1加熱勾配より大きい第2加熱勾配で線形的に上昇する。
加熱温度維持区間A2では、溶融状態のソルダー264を挟んでサブマウント基板200及びマイクロLED100を垂直方向に加圧する力が加えられ、サファイア基板131の温度は第1維持温度である170℃〜180℃に所定時間維持され、Si基盤のサブマウント基板200の温度は第2維持温度である350℃〜400℃に所定時間維持される。
サファイア基板131の加熱温度維持区間の開始時点及びサブマウント基板200の加熱温度維持区間の開始時点はa1で同じであり、サファイア基板131の加熱温度維持区間の終了時点及びサブマウント基板200の加熱温度維持区間の終了時点はa2で同じである。
冷却区間A3では、サファイア基板131が第1維持温度から常温まで冷却される一方、Si基盤のサブマウント基板200は第2維持温度から常温まで冷却される。このとき、冷却区間A3におけるサファイア基板131の冷却勾配と、Si基盤のサブマウント基板200の冷却勾配とは同一であることが好ましい。これにより、冷却区間において、サファイア基板131の冷却が完了して常温に至る時点は、サブマウント基板200の冷却が完了して常温に至る時点より前に置かれる。
仮に、サファイア基板131及びサブマウント基板200の冷却完了時点を同一にするために、サファイア基板131の冷却勾配とサブマウント基板200の冷却勾配とを過度に異ならせると、サファイア基板131とサブマウント基板200との間には深刻な収縮変形量の差が発生し、ソルダーによる連結部が切れてしまい、LEDセルのアライメントがずれることになる。
再び図5を参照すると、フリップチップボンディング工程のために、図5の(a)に示したように、サブマウント基板200とマイクロLED100とが向かい合うように配置される。これにより、サブマウント基板200上に形成された複数のバンプ260と、マイクロLED100に形成された複数のp型の個別電極パッド150とが向かい合うように配置される。図示していないが、n型の共通電極パッドとそれに対応するバンプとも向かい合うように配置される。
複数のp型の個別電極パッド150の各々は、パッシべーション層であるセルカバー層160に形成された第1パッド露出ホール(又は、ソルダーインサートホール)162を介して露出した状態でセルカバー層160の表面から所定の深さだけ陥没して位置する。
第1パッド露出ホール162の直径又は最大幅をcとすると、該当第1パッド露出ホール162を挟んでこれに隣接する両側の二つの第1パッド露出ホール(162、162)間の間隔をaとし、Cuピラー262の直径又は最大幅をC’とすると、これらはc<C’<aの関係式で表される。
第1パッド露出ホール162に挿入される前のソルダー264、即ち圧縮変形前のソルダー264は半球状からなり、Cuピラー262の上端に接する基底部の直径又は最大幅が、Cuピラー262の直径又は最大幅C’と実質的に同一に定められる。また、セルカバー層160が形成されているLEDセル130の各々の最大幅をbとすると、c<C’<b<aであることが好ましい。
仮に、Cuピラー262の直径又は最大幅C’が、第1パッド露出ホール162の直径又は最大幅cより小さいと、第1パッド露出ホール162が機能できなくなるため、半溶融状態のソルダーキャップがp型の個別電極パッド150上で滑ってしまい、所望の位置への接合が難しくなる。また、仮に、Cuピラー262の直径又は最大幅C’が該当の第1パッド露出ホール162を挟んでこれに隣接する両側の二つの第1パッド露出ホール(162、162)間の間隔aよりも大きいと、ソルダー264が該当の第1パッド露出ホール162でない他の第1パッド露出ホール162に到逹することになり、ショート不良をもたらす。
第1パッド露出ホール162の深さh、不動態層の厚さT、及びp型の個別電極パッド150の厚さtの関係はh=T−t、T>tに定められる。
所定温度以上でCuピラーバンプ260のCuピラー262の端部に形成されたソルダー264を加熱して半溶融状態にした後、図5の(b)に示したように、ソルダー264を第1パッド露出ホール162内に挿入し、これに連続して、Cuピラー262と個別電極パッド150との間の間隔を減少させることによってソルダー264を圧縮する。圧縮によって変形するソルダー264の前方部は第1パッド露出ホール162の内部に埋め込まれ、ソルダー264の後方部は第1パッド露出ホール162の外側でセルカバー層160の外部表面と接する。
最終変形後に硬化されたソルダー264は、第1パッド露出ホール162の直径又は最大幅と同じ最小幅をパッド露出ホールの内部に含み、最終変形後に硬化されたソルダー264の最大幅は、第1パッド露出ホール162の最大幅又は直径より大きく、且つLEDセル130の幅より小さくなる。
<ギャップ充填層の形成>
図7は、図1のマイクロLEDモジュールの製造方法のマウント工程後のギャップ充填層の形成方式を説明するための図である。図7に示したように、マイクロLED100とサブマウント基板200との間にギャップ充填層700が形成される。ギャップ充填層700は、エポキシ又はシリコーン接着剤などの接着性を有する接着物質をマイクロLED100とサブマウント基板200との間に充填した後、硬化させることによって形成される。時間及び温度変化に従ってギャップサイズの変化が予想される領域、例えば縁部領域へのギャップ充填物質の充填量を増加させる。
図8は、図7の方式と異なる方式としてマウント工程前のギャップ充填層の形成方式を説明するための図である。
図8に示したように、マイクロLED100の個別電極パッド150がサブマウント基板200上のバンプ260に当接するようにマイクロLED100をプレーシングする段階の前又は後に絶縁性及び接着性を有するギャップ充填物質700’が粉末状、液状、又はゲル状でマイクロLED100とサブマウント基板200との間のギャップに充填され、次にバンプ260に備えられたソルダー264を加熱し、マイクロLED100をサブマウント基板200にフリップチップボンディングする。この場合、フリップチップボンディングのための加熱及び冷却過程でも、ギャップ充填物質700’又はギャップ充填物質700’が溶融後に硬化されて形成されたギャップ充填層700は、それぞれ熱膨張係数がマイクロLED100とサブマウント基板200との間の接着力を所定力以上にし、マイクロLED100とサブマウント基板200との間に過度な差で変形が生じることを抑制するのに寄与する。
図9は、マイクロLEDモジュールの変形例として各LEDセル間に充填材が充填されたマイクロLEDモジュールを説明するための図である。図9を参照すると、マイクロLEDモジュールは、個別のLEDセル130間に充填された充填材190を含む。充填材としては、SiO、Si、又はSiOとSiとの組合せ、ポリアミドなどが用いられる。個別のLEDセル130間に充填材190を充填するために、強化化学蒸着(PECVD)、蒸発、スパッタリングなどの方法が用いられる。充填材190は、多数のLEDセル130の絶縁を確実にすると共に、後半工程中に高い温度での作業が必要な場合に熱的な安定性が与えられるという効果を有する。また、充填材190の場合、空気より屈折率が高いため、多数のLEDセルから出る光のフレネル(Fresnel)を減少させる役割をする。充填材190は、セルカバー層160を形成した後で充填されてもよく、セルカバー層160を形成していない状態で多数のLEDセル(130、130)間に充填されてもよい。更に、充填材の一部がLEDセルの電極パッドを覆うように形成され、セルカバー層160の一部として用いられる。また、充填材190は、LEDセル130の突出高さと同一になる高さで充填される。
≪第2実施形態≫
図10は、本発明の第2実施形態によるマイクロLEDモジュールを説明するための図である。図10を参照すると、本発明の第2実施形態によるマイクロLEDモジュールは、マトリックス状に配列されて形成された複数のLEDセル130を含む一つ以上のマイクロLED100と、マイクロLED100がマウントされたサブマウント基板200とを含む。また、マイクロLEDモジュールは、マイクロLED100に備えられた多数の電極パッド(140、150)と、多数の電極パッド(140、150)に対応するようにサブマウント基板200に形成されたパッド型の電極(240、240’)とを含む。また、マイクロLED100は、高温溶融が要求されるソルダーを用いることなく、常温で電極パッド(140、150)と電極(240、240’)との間を連結する連結部を含む。連結部は、導電性ソフトブロック2と、垂直方向の力、即ち垂直方向の加圧力により導電性ソフトブロック2に嵌められながら挿入されて導電性ソフトブロック2に電気的に連結される導電性挿入ロッド3とを含む。
マイクロLED100は、サファイア基板131の主面上に一つのn型半導体層132が形成され、n型半導体層132上に多数のLEDセル130が行列状に配列されて形成される。多数のLEDセル130は、n型半導体層132から一方向に順次成長させた活性層133と、p型半導体層134とを含む。このような構造により、各LEDセル130全体の周辺を取り囲む外郭にn型半導体層の露出領域が形成され、隣り合う各LEDセル130間にはn型半導体層132を露出させる溝が形成される。
また、マイクロLED100は、多数のLEDセル130及びn型半導体層132の露出面を覆うように形成された電気絶縁性のセルカバー層160を含み、セルカバー層160は、各電極パッド(140、150)を露出させる各パッド露出ホール(162、164)を含む。パッド露出ホール(162、164)は、各LEDセル130のp型の個別電極パッド150をそれぞれ露出させる複数の第1パッド露出ホール162と、n型の共通電極パッド140を露出させる第2パッド露出ホール164とを含む。
サブマウント基板200は、マイクロLED100に備えられた多数のLEDセル130に対応する多数のCMOSセル(図示せず)と、マイクロLED100の各電極パッドに対応する多数の電極(240、240’)とを含むアクティブマトリックス基板である。また、サブマウント基板200には、電極(240、240’)を覆うように電気絶縁性の電極カバー層250が形成され、電極カバー層250は、電極240を露出させる電極露出ホール252を含む。
図10の二点鎖線の円に示すように、電気絶縁性のセルカバー層160は、マイクロLED100のLEDセル130を覆うように形成されるものであって、個別電極パッド150を露出させるための第1パッド露出ホール162を含む。また、導電性ソフトブロック2は、例えば、Au、インジウム、又はその他のソルダー材料のように、電気伝導性に優れると共に軟質である材料で形成されたものであって、電気絶縁性のセルカバー層160を覆うように形成され、第1パッド露出ホール162を介して個別電極パッド150に接触するように形成される。導電性ソフトブロック2は、所定サイズの断面を有する導電性挿入ロッド3が嵌められる軟質材料で形成され、導電性挿入ロッド3の挿入深さ、更に導電性挿入ロッド3の長さよりも大きい厚さを有することが好ましい。また、導電性ソフトブロック2は、2個以上の他の材料を積層して形成されてもよい。そして、導電性ソフトブロック2と個別電極パッド150との間には、導電性ソフトブロック2と個別電極パッド150との間の結合力を高める機能などを有する一つ以上の層が介在してもよい。
電気絶縁性の電極カバー層250は、少なくとも各個別電極240を覆うようにサブマウント基板200に形成されたものであって、個別電極240を露出させるための電極露出ホール252を含む。また、導電性挿入ロッド3は、Ag、Cu、Al、Ti、Ptなどの高硬度導電性金属を含む材料又はカーボンナノチューブなどのカーボン材料によって十分な強度及び十分な導電性を有する材料で形成され、垂直方向の外力により、上述した導電性ソフトブロック2に嵌められる断面サイズを有するように形成される。導電性挿入ロッド3は、電極露出ホール252を介して個別電極240に連結されて垂直に立てられる。個別電極240と導電性挿入ロッド3との間には、導電性挿入ロッド3と個別電極240との間の結合力を高める機能などを有する一つ以上の層が介在してもよい。
導電性ソフトブロック2は、導電性挿入ロッド3の挿入前にはホールを有さないが、導電性挿入ロッド3が嵌められて挿入されることによって変形し、挿入ロッド3の挿入を許容するホールが形成される。ホール内で挿入ロッド3の外部面と導電性ソフトブロック2のホール内部面とがぴったり合わせられて接し、導電性ソフトブロック2と導電性挿入ロッド3との間の電気的連結がなされる。導電性挿入ロッド3は中実型であってもよいが、導電性ソフトブロック2に対してより堅固に固定できるように、そして接触表面積が増加するように中空型を有してもよく、先端にフック形状を有してもよい。このとき、挿入ロッド3を中空型にして導電性挿入ロッド3に嵌め込むと、挿入ロッド3に備えられた中空内に導電性ソフトブロック2の一部が入ってくるため、挿入ロッド3の体積だけ導電性ソフトブロック2の体積が増加することを減少させることができる。
また、導電性挿入ロッド3は、先端に向かって断面サイズが漸進的に減少する形状、即ち端が尖った形状を有し、釘のように導電性ソフトブロック2により円滑に挿入させることができる。また、一つの導電性ソフトブロック2に対して多数の導電性挿入ロッド3を提供し、接触表面積をより増加させることも考慮し得る。
次に、マイクロLEDをサブマウント基板にマウントする工程は、サファイア基板を基盤とするマイクロLEDを製作する工程に続いて行われる。
以下、マイクロLED製作工程、及びマイクロLEDをサブマウント基板にマウントする工程について順次説明する。
<マイクロLEDの製作>
マイクロLEDの製作方法は、図10に示した導電性ソフトブロックの形成工程を除いては、図2a〜図2eを参照して説明した第1実施形態におけるマイクロLED製作工程と同一である。図2a〜図2eに示した方法で製作されたマイクロLED100のLEDセル130のサイズは5μm以下であることが好ましく、従って、各LEDセル130に形成されたp型の個別電極パッド150のサイズは5μm未満であることが好ましい。
図11は、図10のマイクロLEDモジュールの製造方法におけるマイクロLEDの導電性ソフトブロックの形成工程を示す図である。図11を参照すると、電気伝導性が良く、軟質である導電性ソフトブロック2が個別電極パッド150に接触するように形成される。導電性ソフトブロック2は、電気絶縁性のセルカバー層160を覆うように形成され、第1パッド露出ホール162を介して個別電極パッド150に接触するように形成される。導電性ソフトブロック2を形成する好ましい方法としては、セルカバー層160及び第1パッド露出ホール162を全て覆うように軟質金属材料を蒸着又はめっきした後、エッチングにより、各第1パッド露出ホール162を介して各個別電極パッド150に連結されるように軟質金属材料をエッチングすることによって多数の導電性ソフトブロック2を形成する方法がある。上述したように、導電性ソフトブロック2は、所定サイズの断面を有する導電性挿入ロッド3が嵌められる軟質材料で形成され、導電性挿入ロッド3の長さよりも大きい厚さを有することが好ましい。また、導電性ソフトブロック2は、2個以上の他の材料を積層して形成されてもよい。そして、導電性ソフトブロック2と個別電極パッド150との間には、導電性ソフトブロック2と個別電極パッド150との間の結合力を高める機能などを有する一つ以上の層が介在してもよい。
<サブマウント基板の準備>
サブマウント基板は、上述した第1実施形態におけるサブマウント基板の製作工程と類似する方式で製作される。
再び図10を参照すると、サブマウント基板200は、略15,000μm×10,000μmのサイズを有し、各LEDセルに対応する各CMOSセルが形成されたSi基盤の基板として準備される。サブマウント基板200は、上述した多数のLEDセルに対応する複数のCMOSセルと、マイクロLEDの各p型の個別電極パッド150に対応する多数の個別電極240と、マイクロLEDのn型の共通電極パッド140に対応する共通電極240’とを含む。サブマウント基板200は、Si基盤の基板母材201上に行列状に配列され形成されて各CMOSセルに連結される多数の電極(240、240’)と、各電極(240、240’)を覆うように形成された電極カバー層250とを含み、電極カバー層250には、少なくとも各個別電極240を露出させる各電極露出ホール252が形成される。
サブマウント基板200上の電極のサイズ及び電極間の間隔は、マイクロLEDのLEDセルのサイズ及びLEDセル間の間隔に対応するように5μmを超えない。仮に、電極間隔が5μmを超えると、LEDセルのサイズも大きくなることから、マイクロLEDを含むディスプレイ装置の精度を低下させることになる。各電極露出ホール252を有する電極カバー層250の形成が完了すると、Ag、Cu、Al、Ti、Ptなどの高硬度導電性金属を含む材料又はカーボンナノチューブなどのカーボン材料によって十分な強度及び十分な導電性を有するように形成された導電性挿入ロッド3が、電極露出ホール252を介して個別電極240に連結されて垂直に立てられる。
<マウント>
図12は、図10のマイクロLEDモジュールの製造方法におけるマイクロLEDをサブマウント基板にマウントしてマイクロLEDの電極パッドをサブマウント基板の電極に連結する工程を示す図である。図12に示すように、2.6μmm−1Kの熱膨張係数を有するSi基板母材を基盤とするサブマウント基板200上に、サファイア基板131を基盤とするマイクロLED100のマウント工程が行われる。
上述したように、サブマウント基板200は、マイクロLED100の各個別電極パッド150に対応するように設けられた多数の個別電極240を含み、多数の個別電極240の各々には導電性挿入ロッド3が形成されている。
先ず、導電性挿入ロッド3と導電性ソフトブロック2とが向い合うようにマイクロLED100及びサブマウント基板200を配置する。次に、常温条件下で、マイクロLED100及び/又はサブマウント基板200を垂直方向に移動させ、導電性挿入ロッド3を導電性ソフトブロック2に挿入させる垂直方向の力を発生させる。導電性挿入ロッド3は、導電性ソフトブロック2に嵌められてソフトブロック2に垂直方向のホールを形成し、この垂直方向のホール内で、導電性挿入ロッド3は導電性ソフトブロック2と接触して電気的に連結される。
<他の例>
図13及び図14は、図10のマイクロLEDモジュールの各変形例を説明するための図であり、図15は、通常のソルダー接合部の不良を示す顕微鏡写真である。図13は、導電性挿入ロッド3及び導電性ソフトブロック2が上記と反対の位置に配置された例を示す。導電性挿入ロッド3は、LEDセル130に形成された個別電極パッド150に連結されて垂直に立てられて形成され、導電性ソフトブロック2は、サブマウント基板200の個別電極240に接触して形成されている。このとき、個別電極パッド150は、LEDセル130を覆っているセルカバー層160の第1パッド露出ホール162を介して露出している。また、導電性ソフトブロック2は、個別電極240を覆っている電極カバー層250に接するように形成され、電極露出ホール252を介して個別電極240に接触する。
図14は、マイクロLEDの電極パッドとサブマウント基板の電極とを常温で連結する多様な種類の連結部の各例を示す。図14の(a)は、導電性ソフトブロック2に挿入される導電性挿入ロッド3が中空型である例を示し、図14の(b)は、導電性ソフトブロック2に挿入される導電性挿入ロッド3が先端にフック31形状を有する例を示し、図14の(c)は、導電性ソフトブロック2に挿入される導電性挿入ロッド3が先端に向かって漸進的に小さくなる形状を有する例を示す。図14の(d)は、複数の導電性挿入ロッド3が一つの導電性ソフトブロック2に挿入される例を示す。また、図14の(e)は、補強充填部4がサブマウント基板とマイクロLEDとの間に充填されて形成され、導電性挿入ロッド3と導電性ソフトブロック2との間の連結をより堅固に且つ信頼性良く保証する例を示す。
≪第3実施形態≫
一方、通常のフリップチップボンディング工程をマイクロLEDの実装に用いると、ソルダーバンプのサイズが減少することによってバンプ接続部当たりの電流密度及び熱エネルギー密度が増加し、フリップソルダー接続部の信頼度が減少する。また、隣り合う各ソルダーバンプ間の間隔が微細化されることによって、ソルダーリフロー時、隣り合う各ソルダーバンプ間にソルダーブリッジ現象が発生する虞がある。
上記のような問題を解決するための技術が、Cuピラーバンプを用いるフリップチップボンディング技術である。Cuピラーバンプを用いると、LEDセルとアクティブマトリックス基板との間の距離を減少させずに、遥かに微細なフリップチップボンディングが可能になるという長所がある。また、Cuの電気伝導度及び熱伝導度がソルダー合金に比べて遥かに優れるため、マイクロLEDの電気的特性及び熱的特性を向上させることができるという長所がある。
しかし、この方法は、電極パッド上にUBM(Under Bump Metallurgy)を形成し、UBM上にCuピラーを形成し、Cuピラー上にソルダーキャップを半球状に形成した後、ソルダーキャップの溶融を伴うボンディングによってLEDの電極パッドと基板の電極パッドとを接続させるものであるが、工程制御の困難さにより、図15に示すように、アクティブマトリックス基板上に、マイクロLEDをフリップチップボンディングするためにより高い圧力を加えると、ソルダーが横に抜け出ることによってショート不良をもたらし、或いは、より低い圧力を加えると、ソルダー接合部に狭い首が生じ、パッド間の連結構造が断絶される虞があった。また、このような問題と共に、UBMの形成後、必要部分のみを残した後で除去する工程における残留物によってバンプ変形の虞が存在する。
従って、Cuピラー及びCuピラーの端部に形成されたソルダーキャップを含むCuピラーバンプを用いるソルダー接合部の形成によりマイクロLEDをアクティブマトリックス基板にフリップチップボンディングする方法において、オープン不良又はショート不良をもたらすソルダー接合部の過度に狭い首又は膨張現象を防止することができる方法が要求される。
本発明の第3実施形態は、マイクロLEDをアクティブマトリックス基板に実装する際に、ソルダー接合部の過度に狭い首又は膨張現象を防止することができる方法を提供する。
図16は、本発明の第3実施形態によるマイクロLEDのフリップチップボンディング方法を説明するためのフローチャートである。図16に示すように、フリップチップボンディング方法は、大きく分けて、アクティブマトリックス基板上に多数のCuピラーバンプを形成するピラーバンプ形成段階(S100)と、多数のCuピラーバンプを用いて多数のCuピラーバンプに対応するLEDセルを含むマイクロLEDをアクティブマトリックス基板上にフリップチップボンディングするフリップチップボンディング段階(S200)とを含む。
[アクティブマトリックス基板及びマイクロLEDの提供 ]
Cuピラーバンプ形成段階の前に、略15,000μm×10,000μmサイズのアクティブマトリックス基板及びアクティブマトリックス基板に実装されるマイクロLEDが提供される。
図17は、本発明の第3実施形態によるマイクロLEDモジュールのマイクロLEDを概念的に説明するための図である。マイクロLED100は、図17に示すように、行列状に配列された多数のLEDセル130を含む。多数のLEDセル130は、透光性成長基板110上にn型半導体層132、活性層133、及びp型半導体層134を含み、各LEDセル130のp型半導体層134上にはp型の個別電極パッド(図示せず)が形成される。
また、マイクロLED100は、外郭縁部に沿って四角リング状にn型半導体層132の露出領域が形成され、この露出領域に全てのLEDセル130のn型半導体層132に連結される共通電極としてのn型の共通電極パッド140が一つ以上形成される。
アクティブマトリックス基板は、マイクロLED100に備えられた多数のLEDセル130に対応する多数のCMOSセルと、マイクロLED100の各p型の個別電極パッドに対応する多数の個別電極と、n型の共通電極パッドに対応する共通電極とを含む。
図18は、図17のマイクロLEDモジュールのアクティブマトリックス基板の一部を示す断面図であって、アクティブマトリックス基板の一部を拡大して示す図である。これを参照すると、アクティブマトリックス基板200は、Si基板母材201上に行列状に配列されて形成され、各CMOSセルに連結された多数の個別電極240と、各個別電極240を覆うように形成された絶縁層250とを含み、絶縁層250には各個別電極240を露出させるオープニング252が形成される。
[Cuピラーバンプ形成段階(S100)]
図19は、図16のフリップチップボンディング方法のCuピラーバンプ段階を説明するための図であり、図20は、Cuピラーバンプが形成されたアクティブマトリックス基板を説明するための図である。図16及び図19を参照すると、ピラーバンプ形成段階(S100)は、第1洗浄段階(S101)、UBM(Under Bump Metallurgy)形成段階(S102)、フォトリソグラフィー段階(S103)、スカム除去段階(S104)、Cuプレーティング段階(S105)、ソルダー金属プレーティング段階(S106)、PR除去段階(S107)、UBMエッチング段階(S108)、第2洗浄段階(S109)、リフロー段階(S110)、及び第3洗浄段階(S111)を含む。
第1洗浄段階(S101)は、スクラバーを用いて図19の(a)のように導入されたアクティブマトリックス基板200に対して洗浄を行う。アクティブマトリックス基板200は、CMOS工程によってCMOSセルが形成された基板母材201にAl又はCu材料によって形成された個別電極240と、個別電極240の一領域を露出させるオープニング252を備えた状態で基板母材201に形成された絶縁層250とを含む。
UBM形成段階(S102)は、図19の(b)に示すように、個別電極240とCuピラーとの間の接着性を高め、ソルダーの拡散を防止するためのUBM261を絶縁層250及び個別電極240を覆うようにアクティブマトリックス基板200上に形成する。本実施例において、UBM261は、Ti/Cu積層構造で形成されるものであって、該当金属のスパッタリングによって形成される。
フォトリソグラフィー段階(S103)は、図19の(c)に示すように、アクティブマトリックス基板200上のUBM261を全体的に覆うように感光性PR(Photoresist)300を形成した後、その上にマスクパターン(図示せず)を載せて光を加え、個別電極240の直上のUBM261の一領域のみを露出させるオープニング302を形成する。次に、フォトリソグラフィー段階の遂行中に発生したスカムを除去するスカム除去段階(S104)が行われる。
次に、Cuプレーティング段階(S105)及びソルダー金属プレーティング段階(S106)が順次行われ、図19の(d)に示すように、感光性PR300のオープニング302を介してCuがプレーティングされることによってCuピラー262が形成され、Cuピラー262上にソルダー金属としてSnAgがプレーティングされることによってSnAgソルダーのソルダーキャップ263が所定厚さの層状に形成される。本明細書において、CuはCu金属又はCuを含むCu合金であることに留意する。
次に、PR除去段階(S107)が行われ、図19の(e)に示すように、Cuピラー262及びソルダーキャップ263を含むバンプの上面及び側面が露出する。
次に、UBMエッチング段階(S108)が行われ、図19の(f)に示すように、Cuピラー262の直下領域に位置するUBM261を除外した残りのUBMがエッチングで除去される。次に、残留物を除去する第2洗浄段階(S109)が行われる。UBMエッチング段階(S108)後、アクティブマトリックス基板200の個別電極240上のUBM261上にCuピラー262及びソルダーキャップ263が順次積層されたCuピラーバンプ260が形成される。次に、リフロー段階(S110)が行われ、層状のソルダーキャップ263が溶融後に硬化され、半球状又は半円断面形状に形成される。急速熱処理(RTP:Rapid Thermal Processing)が有用に利用可能である。次に、リフロー段階(S110)後、再び残留物を除去する第3洗浄段階(S111)が行われる。
上記のように形成された多数のCuピラーバンプ260は、図20の(a)及び(b)に示すように、横方向及び縦方向に隣り合う他のCuピラーバンプ260と5μmの間隔を有しながら、アクティブマトリックス基板200上に行列状に配列されて形成される。また、フリップチップボンディング時、半球状のソルダーキャップ263の圧縮によってソルダーがアクティブマトリックス基板200の表面に至る可能性を考慮した上で、Cuピラー262の高さHは、ソルダーキャップ263の高さhの1.5倍であることが好ましく、2倍より大きいことがより好ましい。
アクティブマトリックス基板上の各Cuピラーバンプ260の間隔及び各LEDセルの間隔は、Cuピラーの直径と略同じであることが好ましく、Cuピラーバンプの間隔が5μmを超えないことが好ましい。仮に、Cuピラーバンプの間隔が5μmを超えると、Cuピラーバンプの直径及びそれに対応するLEDセルのサイズも大きくなることから、マイクロLEDを含むディスプレイ装置の精度を低下させることになる。
アクティブマトリックス基板は、15,000μm×10,000μmのサイズを有し、アクティブマトリックス基板上に略1,000,000個のCuピラーバンプが形成される。それに対応するマイクロLEDにも略1,000,000個のLEDセルが提供される。以下で説明するフリップチップボンディング段階において、略1,000,000個のLEDセルのp型の個別電極パッドと略1,000,000個のCuピラーバンプとが接合されるが、接合後に各LEDセルの高さが一定でないと、同一の電流が供給されたとしても、各LEDセルに備えられた活性層の高さの差によって明るさなどに偏差が発生する。従って、フリップチップボンディング段階の後、ソルダー接合部の形状を均一にすることによって、各LEDセルの高さの差を一定にすることが要求される。
[フリップチップボンディング段階(S200)]
図21は、図17のアクティブマトリックス基板にマイクロLEDを実装するフリップチップボンディング段階の直前の状態を説明するための図である。図21を参照すると、フリップチップボンディング段階(S200)の前に準備されたマイクロLED100は、多数のLEDセル130の各々のp型の個別電極パッド150がCuピラーであるか又はCuピラーを含むように形成される。マイクロLED100のp型の個別電極パッド150は、アクティブマトリックス基板200のCuピラーバンプ260に対応する個数及び位置に形成される。フリップチップボンディング段階(S200)は、図22の(a)及び(b)に示すように、アクティブマトリックス基板200のCuピラーバンプ260とマイクロLED100のp型の個別電極パッド150とを向かい合わせて配置する段階が行われ、ソルダーキャップ263を半溶融状態にする所定温度条件下の加熱ソルダーキャップ圧縮段階(S201)及び加熱ソルダーキャップ引張段階(S202)を含む。
上記のように、加熱ソルダーキャップ圧縮段階(S201)と共に、加熱ソルダーキャップ引張段階(S202)を行うことによって、マイクロLEDに隣接したソルダーの一部、即ち第1部分、及びアクティブマトリックス基板に隣接したソルダーの一部、即ち第2部分は、ソルダーの他の部分の組織よりも密な状態で形成され、第1部分と第2部分との間の中間部分、微細に断面が減少したボトルネック部分(Bottle Neck)、即ち第3部分は、ソルダーの他の部分の組織よりも疎な状態で形成される。ソルダーキャップに対する圧縮段階のみでソルダー接合部を形成する場合を仮定すると、ソルダー部分が全体的に密な部分で形成されるが、本実施形態によると、ソルダーの圧縮段階及びソルダー引張段階を連続的に行うことによって、ボトルネック部分では、両側の引張力で疎な組織が形成される。
図22は、図16のフリップチップボンディング段階の圧縮段階及び引張段階を順次示す図である。図22の(a)に示した加熱ソルダーキャップ圧縮段階(S201)では、アクティブマトリックス基板200側のCuピラーバンプ260のSnAgソルダーのソルダーキャップ263を半溶融状態にする加熱温度条件下で、アクティブマトリックス基板200側のCuピラーバンプ260のCuピラー262とマイクロLED100側の個別電極パッド150との間の間隔を第1間隔D1に狭め、ソルダーキャップ263を半溶融状態で圧縮させる。このとき、ソルダーキャップ263は、第1間隔D1がソルダーキャップ263の高さの1/2より小さくなる程度に十分に圧縮し、側方向に十分に拡散させることが好ましい。仮に、ソルダーキャップ263が圧縮によって十分に拡散されず、引き続く引張段階で伸びると、一側に偏って伸びる不良が生じる。
次に、引き続く引張段階(S202)では、アクティブマトリックス基板200側のCuピラーバンプ260のCuピラー262とマイクロLED100側の個別電極パッド150との間の間隔を第1間隔D1から第2間隔D2に増加させ、ソルダーキャップ263を半溶融状態で引っ張る。第2間隔D2は、ソルダーキャップ263の高さの1/2より大きくする。
上述したように、半溶融状態でソルダーキャップ263を側方に突出するまで圧縮して引っ張った後で凝固させることによって、ソルダーキャップ263が凝固されて形成されたソルダー接合部は、横に突出せずに、実質的に狭い首のない形状になり、Cuピラー262と個別電極パッド150との間を堅固に固定させることができる。
最終的に、ソルダー接合部263’の最大断面の直径はCuピラー262の直径よりも大きく、ソルダー接合部263’の最小断面の直径はCuピラー262の直径の80%よりも大きく、100%よりも小さいことが好ましい。最小断面の直径部は、ソルダー接合部263’の高さの中間地点に位置する。最大断面の直径部は、Cuピラー262又は個別電極パッド150の端部側面と接する部分に生じる。ソルダー接合部263’の最大断面の直径部は、半溶融状態でソルダーキャップ263を圧縮及び引っ張って生じるものであって、Cuピラー262又は個別電極パッド150の端部側面を取り囲む構造で形成されるため、より信頼性良くソルダー接合が可能になる。
以上、本発明の実施形態について図面を参照しながら詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
2 導電性ソフトブロック
3 導電性挿入ロッド
4 補強充填部
5a 第1チャック
5b 第1温度調節部
6a 第2チャック
6b 第2温度調節部
100 マイクロLED
101 溝
102 露出領域
110 透光性成長基板
130 LEDセル
131 サファイア基板(LED基板)
132 n型半導体層
133 活性層
134 p型半導体層
140 共通電極パッド
150 個別電極パッド
160 セルカバー層
162 第1パッド露出ホール
164 第2パッド露出ホール
190 充填材
200 サブマウント基板(アクティブマトリックス基板)
201 基板母材
240 個別電極
240’ 共通電極
250 電極カバー層(絶縁層)
252、302 電極露出ホール(オープニング)
260 内側連結部(バンプ)(Cuピラーバンプ)
261 UBM(Under Bump Metallurgy)
262、272 Cuピラー
263 SnAgソルダー(ソルダーキャップ)
263’ ソルダー接合部
264、274 ソルダー
270 外郭連結部(バンプ)
300 感光性PR(フォトレジスト)
700 ギャップ充填層
700’ ギャップ充填物質
710 内側充填部
720 外郭充填部
730 周囲部

Claims (12)

  1. ピラー、及び前記ピラーの端部に形成された半球状のソルダーキャップを含む多数のピラーバンプをアクティブマトリックス基板上に形成するピラーバンプ形成段階と、
    前記多数のピラーバンプに対応する多数のLEDセルを含むマイクロLEDを準備する段階と
    前記マイクロLEDを前記アクティブマトリックス基板上にフリップチップボンディングするフリップチップボンディング段階と、を有し、
    前記フリップチップボンディング段階は、
    前記ピラーと前記LEDセルの電極パッドとの間の間隔を第1間隔に狭め、前記ソルダーキャップを半溶融状態で圧縮させる圧縮段階と、
    前記ピラーと前記電極パッドとの間の間隔を前記第1間隔から前記第1間隔より大きい第2間隔に増加させ、前記ソルダーキャップを半溶融状態で引っ張る引張段階と、を含み、
    前記圧縮と前記引張により前記ソルダーキャップが変形されたソルダー接合部の最大断面の直径は前記ピラーの直径より大きく、前記ソルダー接合部の最小断面の直径は前記ピラーの直径の80%より大きく、100%より小さく、前記ソルダー接合部の最小断面の直径部は、前記ソルダー接合部の高さの中間地点に位置して、前記ソルダー接合部の最大断面の直径部は、前記ピラーの端部の側面を取り囲み、前記ピラーの端部の側面と接触する構造として形成されることを特徴とするマイクロLEDモジュールの製造方法。
  2. 前記圧縮段階は、前記第1間隔が前記ソルダーキャップの高さの1/2より小さくなるように前記ソルダーキャップを圧縮させることを特徴とする請求項1に記載のマイクロLEDモジュールの製造方法。
  3. 前記引張段階は、前記第2間隔が前記ソルダーキャップの高さの1/2より大きくなるように前記ソルダーキャップを引っ張ることを特徴とする請求項1に記載のマイクロLEDモジュールの製造方法。
  4. 前記ピラーバンプ形成段階は、
    前記アクティブマトリックス基板を、基板母材、前記基板母材上に形成された多数の電極、及び前記電極の一領域を露出させるオープニングを備えた絶縁層を含むように準備する段階と、
    前記絶縁層及び前記電極を覆うUBM(Under Bump Metallurgy)を前記アクティブマトリックス基板上に形成するUBM形成段階と、
    前記UBM上に前記ピラーを形成するピラープレーティング段階と、
    前記ピラー上に一定厚さのソルダーキャップを形成する段階と、
    前記ソルダーキャップを加熱した後で硬化させ、前記ソルダーキャップを半球状に作るリフロー段階と、を含むことを特徴とする請求項1に記載のマイクロLEDモジュールの製造方法。
  5. 前記ピラーバンプ形成段階は、前記UBM形成段階と前記ピラープレーティング段階との間で前記UBMを覆うように感光性PR(Photoresist)を形成した後、該感光性PR上にマスクパターンを載せて光を加え、前記電極の直上のUBMの一領域のみを露出させるオープニングを形成するフォトリソグラフィー段階をさらに含み、
    前記ピラープレーティング段階は、前記オープニングを介してピラーをプレーティングすることによってピラーを形成することを特徴とする請求項4に記載のマイクロLEDモジュールの製造方法。
  6. 前記ピラーバンプ形成段階は、
    前記ソルダーキャップを形成する段階後に前記感光性PRを除去し、前記ピラー及び前記ソルダーキャップの側面を露出させるPR除去段階と、
    前記ピラーの直下領域に位置するUBMを除いた残りのUBMをエッチングで除去するUBMエッチング段階と、をさらに含むことを特徴とする請求項5に記載のマイクロLEDモジュールの製造方法。
  7. 前記UBM形成段階前に前記アクティブマトリックス基板を洗浄する第1洗浄段階と、
    前記UBMエッチング段階と前記リフロー段階との間で前記アクティブマトリックス基板を洗浄する第2洗浄段階と、
    前記リフロー段階後、前記アクティブマトリックスを洗浄する第3洗浄段階と、をさらに含むことを特徴とする請求項6に記載のマイクロLEDモジュールの製造方法。
  8. 前記ピラーバンプ形成段階は、横方向及び縦方向に隣り合う前記ピラーの横方向の間隔及び縦方向の間隔の全てが前記ピラーの直径と同一になるように、多数のピラーを形成することを特徴とする請求項1に記載のマイクロLEDモジュールの製造方法。
  9. 前記ピラーバンプ形成段階は、前記ピラーの高さが前記ソルダーキャップの高さの1.5倍を超えるように、前記ピラーを形成することを特徴とする請求項1に記載のマイクロLEDモジュールの製造方法。
  10. 前記マイクロLEDは、前記多数のLEDセルがn型半導体層、活性層及びp型半導体層を含むように形成されたものであって、前記電極パッドは、前記p型半導体層上に形成されたp型電極パッドであり、前記多数のLEDセルを取り囲む周辺の外郭にはn型半導体層の露出領域が形成され、前記n型半導体層の露出領域にn型電極パッドが形成されたものであることを特徴とする請求項1に記載のマイクロLEDモジュールの製造方法。
  11. マイクロLEDに形成される電極パッドと、
    前記電極パッドに対応するようにアクティブマトリックス基板に形成されるピラーと、
    前記ピラーと前記電極パッドとを接合させるソルダー接合部と、を有し、
    前記ソルダー接合部の最大断面の直径は前記ピラーの直径より大きく、前記ソルダー接合部の最小断面の直径は前記ピラーの直径の80%より大きく、100%より小さく、前記ソルダー接合部の最小断面の直径部は、前記ソルダー接合部の高さの中間地点に位置して、前記ソルダー接合部の最大断面の直径部は、前記ピラーの端部の側面を取り囲み、前記ピラーの端部の側面と接触する構造として形成されることを特徴とするマイクロLEDモジュール。
  12. マイクロLEDに形成される電極パッドと、
    前記電極パッドに対応するようにアクティブマトリックス基板に形成されるピラーと、
    前記ピラーと前記電極パッドとを接合させるソルダー接合部と、を有し、
    前記ソルダー接合部は、半溶融状態で圧縮及び圧縮に引き続いた引張によって形成され、
    前記マイクロLEDと隣接した第1部分と、前記アクティブマトリックス基板と隣接した第2部分と、前記第1部分と前記第2部分との間で前記第1部分及び前記第2部分より小さい断面サイズで形成された第3部分と、を含み、前記第3部分の組織は、前記第1部分及び前記第2部分の組織より疎であり、前記ソルダー接合部の最大断面の直径は前記ピラーの直径より大きく、前記ソルダー接合部の最小断面の直径は前記ピラーの直径の80%より大きく、100%より小さく、前記ソルダー接合部の最小断面の直径部は、前記ソルダー接合部の高さの中間地点に位置して、前記ソルダー接合部の最大断面の直径部は、 前記ピラーの端部の側面を取り囲み、前記ピラーの端部の側面と接触する構造として形成されることを特徴とするマイクロLEDモジュール。
JP2018134883A 2016-12-23 2018-07-18 マイクロledモジュール及びその製造方法 Active JP6636098B2 (ja)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR10-2016-0177568 2016-12-23
KR1020160177568A KR20180073971A (ko) 2016-12-23 2016-12-23 마이크로 엘이디와 액티브 메트릭스 기판의 플립 본딩 방법 및 플립 본딩 구조
KR1020160179732A KR102688975B1 (ko) 2016-12-27 2016-12-27 마이크로 엘이디 모듈 및 그 제조방법
KR10-2016-0179732 2016-12-27
KR10-2017-0018842 2017-02-10
KR1020170018842A KR102657114B1 (ko) 2017-02-10 2017-02-10 마이크로 엘이디 모듈 및 그 제조방법
KR1020170018824A KR20180092719A (ko) 2017-02-10 2017-02-10 마이크로 엘이디 모듈 및 그 제조방법
KR10-2017-0018824 2017-02-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017145248A Division JP6374062B2 (ja) 2016-12-23 2017-07-27 マイクロledモジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JP2018166224A JP2018166224A (ja) 2018-10-25
JP6636098B2 true JP6636098B2 (ja) 2020-01-29

Family

ID=62625713

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017145248A Active JP6374062B2 (ja) 2016-12-23 2017-07-27 マイクロledモジュール及びその製造方法
JP2018134883A Active JP6636098B2 (ja) 2016-12-23 2018-07-18 マイクロledモジュール及びその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017145248A Active JP6374062B2 (ja) 2016-12-23 2017-07-27 マイクロledモジュール及びその製造方法

Country Status (5)

Country Link
US (2) US10410998B2 (ja)
EP (1) EP3561870A4 (ja)
JP (2) JP6374062B2 (ja)
CN (1) CN110100309A (ja)
WO (1) WO2018117361A1 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102617466B1 (ko) * 2016-07-18 2023-12-26 주식회사 루멘스 마이크로 led 어레이 디스플레이 장치
TWI611573B (zh) * 2017-06-09 2018-01-11 晶典有限公司 微發光二極體顯示模組的製造方法
TWI633681B (zh) * 2017-06-09 2018-08-21 美商晶典有限公司 微發光二極體顯示模組的製造方法
JP7044882B2 (ja) * 2018-07-27 2022-03-30 株式会社ジャパンディスプレイ 検出装置付き表示機器
JP7021625B2 (ja) * 2018-09-28 2022-02-17 豊田合成株式会社 発光装置
KR102658460B1 (ko) * 2018-11-09 2024-04-18 삼성전자주식회사 마이크로 led 소자의 실장 구조
JP7366337B2 (ja) * 2018-12-25 2023-10-23 日亜化学工業株式会社 光源装置の製造方法および光源装置
KR102764899B1 (ko) 2019-01-30 2025-02-12 삼성전자주식회사 마스크를 포함하는 마이크로 엘이디 전사 장치 및 이를 이용한 마이크로 엘이디 전사 방법
JP7333192B2 (ja) * 2019-04-23 2023-08-24 株式会社ディスコ 移設方法
CN111863832B (zh) * 2019-04-30 2024-04-09 成都辰显光电有限公司 显示面板及其制造方法、电子设备
US11764343B2 (en) 2019-05-31 2023-09-19 Boe Technology Group Co., Ltd. Display backboard and manufacturing method thereof and display device
WO2020237629A1 (zh) 2019-05-31 2020-12-03 京东方科技集团股份有限公司 显示背板及制作方法、显示面板及制作方法、显示装置
US12255193B2 (en) 2019-06-05 2025-03-18 Industry-University Cooperation Foundation Hanyang University Erica Campus Method for transferring micro LED
JP2021012936A (ja) * 2019-07-05 2021-02-04 株式会社ディスコ 光デバイスの移設方法
EP4016630B1 (en) * 2019-08-16 2025-11-19 BOE Technology Group Co., Ltd. Display backplane and manufacturing method therefor, and display device
CN110600496A (zh) * 2019-09-20 2019-12-20 上海显耀显示科技有限公司 一种Micro-LED芯片封装结构
CN110544704B (zh) * 2019-09-25 2022-04-08 京东方科技集团股份有限公司 驱动基板及制作方法、微led绑定方法
CN114450107A (zh) * 2019-09-30 2022-05-06 昭和电工材料株式会社 接合用铜糊料、接合体的制造方法及接合体
KR102705350B1 (ko) 2019-10-15 2024-09-12 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
TWI779242B (zh) * 2019-10-28 2022-10-01 錼創顯示科技股份有限公司 微型發光二極體裝置
WO2021108951A1 (zh) * 2019-12-02 2021-06-10 京东方科技集团股份有限公司 驱动电路基板、led显示面板及其制作方法、显示装置
CN111192869B (zh) * 2020-01-08 2022-08-02 錼创显示科技股份有限公司 基板和显示设备
KR102794959B1 (ko) 2020-02-21 2025-04-16 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US20210288222A1 (en) 2020-03-11 2021-09-16 Lumileds Llc Light Emitting Diode Devices With Common Electrode
KR102765871B1 (ko) 2020-07-17 2025-02-12 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
JP6803595B1 (ja) * 2020-09-16 2020-12-23 アルディーテック株式会社 半導体発光素子チップ集積装置およびその製造方法
CN113808980B (zh) * 2020-09-30 2025-07-25 深圳市晶相技术有限公司 一种半导体外延结构及其应用
US11824037B2 (en) * 2020-12-31 2023-11-21 International Business Machines Corporation Assembly of a chip to a substrate
CN113066801B (zh) * 2021-03-19 2024-02-09 合肥京东方光电科技有限公司 背板结构、微型发光二极管显示面板及其制备方法
TWI771171B (zh) * 2021-04-16 2022-07-11 錼創顯示科技股份有限公司 微型發光二極體顯示面板
KR102883717B1 (ko) 2021-08-03 2025-11-11 삼성전자주식회사 디스플레이 장치
TWI811810B (zh) * 2021-10-13 2023-08-11 錼創顯示科技股份有限公司 微型發光二極體顯示面板
KR20240131388A (ko) * 2021-12-31 2024-08-30 루미레즈 엘엘씨 마이크로 발광 다이오드(led) 디바이스들에 대한 하이브리드 본딩
JP2023109616A (ja) 2022-01-27 2023-08-08 株式会社ディスコ ウエーハの製造方法
CN117836925B (zh) * 2022-07-13 2026-03-24 厦门市芯颖显示科技有限公司 绑定组件、微型电子部件及绑定背板
CN115295706B (zh) * 2022-09-29 2022-12-06 惠科股份有限公司 Led芯片转移方法及显示面板
CN118402048A (zh) * 2022-11-23 2024-07-26 厦门市芯颖显示科技有限公司 微型绑定器件、绑定背板和显示装置
KR20250074216A (ko) * 2023-11-20 2025-05-27 삼성전자주식회사 발광 다이오드와 이를 포함하는 디스플레이 모듈

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6378470A (ja) 1986-09-19 1988-04-08 富士通株式会社 多端子電子部品用半田付装置
KR910006706B1 (ko) * 1988-12-12 1991-08-31 삼성전자 주식회사 발광다이오드 어레이 헤드의 제조방법
JPH05110241A (ja) 1991-10-18 1993-04-30 Mitsubishi Electric Corp プリント基板への半田供給方法
JPH06188289A (ja) * 1992-12-21 1994-07-08 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH0737911A (ja) 1993-07-19 1995-02-07 Mitsubishi Electric Corp 半導体素子のダイボンド装置、及びダイボンド方法
JPH08222603A (ja) * 1995-02-15 1996-08-30 Oki Electric Ind Co Ltd ハンダバンプ接続方法
JPH09153522A (ja) * 1995-11-30 1997-06-10 Toshiba Corp ボンディング装置およびボンディング方法
US5621225A (en) * 1996-01-18 1997-04-15 Motorola Light emitting diode display package
US5897336A (en) * 1996-08-05 1999-04-27 International Business Machines Corporation Direct chip attach for low alpha emission interconnect system
US6316735B1 (en) * 1996-11-08 2001-11-13 Ricoh Company, Ltd. Semiconductor chip mounting board and a semiconductor device using same board
JP3399323B2 (ja) * 1997-11-10 2003-04-21 松下電器産業株式会社 半田バンプ付電子部品の熱圧着方法
US6131795A (en) * 1997-11-10 2000-10-17 Matsushita Electric Industrial Co., Ltd. Thermal compression bonding method of electronic part with solder bump
JP2000232129A (ja) * 1999-02-10 2000-08-22 Sony Corp 半導体実装装置と、半導体実装装置の製造方法と、電子機器
JP2001326388A (ja) * 2000-05-12 2001-11-22 Rohm Co Ltd 半導体発光装置
AU2002253352A1 (en) * 2001-05-02 2002-11-11 Newage International Limited A toroidal electrical machine and an annular winding carrier therefor
US6455878B1 (en) * 2001-05-15 2002-09-24 Lumileds Lighting U.S., Llc Semiconductor LED flip-chip having low refractive index underfill
KR100470904B1 (ko) * 2002-07-20 2005-03-10 주식회사 비첼 고휘도 질화물 마이크로 발광 다이오드 및 그 제조방법
JP2004079972A (ja) * 2002-08-22 2004-03-11 Fuji Photo Film Co Ltd 面発光型発光素子
EP1652238B1 (en) * 2003-08-08 2010-10-27 Kang, Sang-kyu Nitride micro light emitting diode with high brightness and method of manufacturing the same
US7691723B2 (en) * 2005-01-07 2010-04-06 Honeywell International Inc. Bonding system having stress control
US8033016B2 (en) * 2005-04-15 2011-10-11 Panasonic Corporation Method for manufacturing an electrode and electrode component mounted body
JP5008940B2 (ja) 2006-10-06 2012-08-22 株式会社カワタ ピストンポンプ
US7642135B2 (en) * 2007-12-17 2010-01-05 Skyworks Solutions, Inc. Thermal mechanical flip chip die bonding
KR100977260B1 (ko) * 2007-12-28 2010-08-23 한국 고덴시 주식회사 고출력 엘이디 패키지 및 그 제조방법
TW201017863A (en) * 2008-10-03 2010-05-01 Versitech Ltd Semiconductor color-tunable broadband light sources and full-color microdisplays
KR101589897B1 (ko) * 2009-05-18 2016-01-29 박기용 서브마운트 접합 방법 및 그 장치
US8592995B2 (en) * 2009-07-02 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for adhesion of intermetallic compound (IMC) on Cu pillar bump
US8557616B2 (en) * 2009-12-09 2013-10-15 Nano And Advanced Materials Institute Limited Method for manufacturing a monolithic LED micro-display on an active matrix panel using flip-chip technology and display apparatus having the monolithic LED micro-display
CN102959708B (zh) * 2010-06-29 2016-05-04 柯立芝照明有限公司 具有易弯曲基板的电子装置
JP5185338B2 (ja) * 2010-08-09 2013-04-17 株式会社東芝 発光装置
KR101150861B1 (ko) * 2010-08-16 2012-06-13 한국광기술원 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법
KR101259876B1 (ko) * 2011-04-19 2013-05-02 남경 주식회사 열전 소자를 갖는 엘이디 패키지 및 이의 제조 방법
JP6083041B2 (ja) * 2012-02-28 2017-02-22 ボンドテック株式会社 接合方法、接合システム、および半導体デバイスの製造方法
JP2013179215A (ja) * 2012-02-29 2013-09-09 Toyohashi Univ Of Technology Ledアレイ及び光電子集積装置
US9269873B2 (en) * 2012-03-13 2016-02-23 Citizen Holdings Co., Ltd. Semiconductor light emitting device and method for manufacturing same
US8967452B2 (en) * 2012-04-17 2015-03-03 Asm Technology Singapore Pte Ltd Thermal compression bonding of semiconductor chips
CN103165038B (zh) * 2012-11-16 2016-03-23 映瑞光电科技(上海)有限公司 一种led显示屏及其制作方法
JP2014225586A (ja) 2013-05-17 2014-12-04 日清紡メカトロニクス株式会社 電子部品実装装置
FR3016463A1 (fr) * 2014-01-16 2015-07-17 Commissariat Energie Atomique Micro-ecran d'affichage a forte luminance.
JP2015135869A (ja) * 2014-01-16 2015-07-27 株式会社テラプローブ 半導体装置、及び半導体装置の製造方法
US9831387B2 (en) * 2014-06-14 2017-11-28 Hiphoton Co., Ltd. Light engine array
US10910350B2 (en) * 2014-05-24 2021-02-02 Hiphoton Co., Ltd. Structure of a semiconductor array
US9812616B2 (en) * 2014-07-31 2017-11-07 Seoul Viosys Co., Ltd. Light-emitting diode
US10014272B2 (en) * 2015-05-11 2018-07-03 Asm Technology Singapore Pte Ltd Die bonding with liquid phase solder
DE102015108545A1 (de) * 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
WO2017202331A1 (en) * 2016-05-25 2017-11-30 Chen-Fu Chu Methods of filling organic or inorganic liquid in assembly module
CN106129028B (zh) * 2016-07-13 2018-10-19 京东方科技集团股份有限公司 一种发光二极管显示阵列及其制作方法、可穿戴设备

Also Published As

Publication number Publication date
US20200388596A1 (en) 2020-12-10
US20180182740A1 (en) 2018-06-28
JP2018107421A (ja) 2018-07-05
CN110100309A (zh) 2019-08-06
US11069664B2 (en) 2021-07-20
EP3561870A4 (en) 2020-11-25
EP3561870A1 (en) 2019-10-30
JP6374062B2 (ja) 2018-08-15
US10410998B2 (en) 2019-09-10
JP2018166224A (ja) 2018-10-25
WO2018117361A1 (ko) 2018-06-28

Similar Documents

Publication Publication Date Title
JP6636098B2 (ja) マイクロledモジュール及びその製造方法
US11450785B2 (en) Transfer carrier for micro light-emitting element
TWI423408B (zh) 半導體元件及其製造方法
JP6499778B1 (ja) 高効率マイクロledモジュールの製造方法
US11112570B2 (en) Fabrication method of high aspect ratio solder bumping with stud bump and injection molded solder, and flip chip joining with the solder bump
KR101607790B1 (ko) 반도체 장치 제조 방법 및 반도체 장치
US8178957B2 (en) Electronic component device, and method of manufacturing the same
US20090017566A1 (en) Substrate Removal During LED Formation
CN112074934B (zh) 嵌入式封装中的应力缓冲层
CN106463427B (zh) 半导体装置及其制造方法
WO2010058503A1 (ja) 半導体装置およびその製造方法
KR102688975B1 (ko) 마이크로 엘이디 모듈 및 그 제조방법
KR20180092719A (ko) 마이크로 엘이디 모듈 및 그 제조방법
KR102657114B1 (ko) 마이크로 엘이디 모듈 및 그 제조방법
JP2014033233A (ja) 発光装置
JP2006093290A (ja) 半導体装置およびその製造方法ならびに電子機器
KR102657122B1 (ko) 마이크로 엘이디의 플립 본딩 방법
JP5838312B2 (ja) インターポーザおよびその製造方法
JP2013251350A (ja) 電子部品の実装構造体およびその製造方法
KR101031344B1 (ko) 솔더 범프들을 형성하기 위한 템플릿 및 이를 지지하기 위한 척
TW200820464A (en) A light emitting device and the manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180718

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191217

R150 Certificate of patent or registration of utility model

Ref document number: 6636098

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250