JP6649587B2 - Gaming machine - Google Patents
Gaming machine Download PDFInfo
- Publication number
- JP6649587B2 JP6649587B2 JP2016176453A JP2016176453A JP6649587B2 JP 6649587 B2 JP6649587 B2 JP 6649587B2 JP 2016176453 A JP2016176453 A JP 2016176453A JP 2016176453 A JP2016176453 A JP 2016176453A JP 6649587 B2 JP6649587 B2 JP 6649587B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- led
- control
- effect
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Pinball Game Machines (AREA)
- Slot Machines And Peripheral Devices (AREA)
- Game Rules And Presentations Of Slot Machines (AREA)
Description
本発明は、遊技機において演出装置の制御を行う演出制御装置に関し、特に演出装置への制御情報の送信に特徴を有する遊技機の演出制御装置に関する。 The present invention relates to an effect control device for controlling an effect device in a gaming machine, and more particularly to an effect control device for a game machine characterized by transmitting control information to the effect device.
一般的に、スロットマシン、ぱちんこ機等の遊技機には、ＬＥＤを用いた表示装置、液晶表示装置、音声発生装置などを用いて構成される演出装置が設けられ、これらにより遊技状態に応じて様々な演出が行なわれる。これらの演出装置の作動は、演出制御装置により、ＬＥＤの点灯・点滅表示、液晶表示装置における各種図柄表示、音声発生装置からの音響発生を制御して行なわれる。このため、演出制御装置はＣＰＵ上で動作するソフトウェアを備え、このソフトウェアによりＬＥＤの発光制御、液晶表示装置での図柄の演出制御、音声発生装置からの音響による演出制御が行われる。 Generally, gaming machines such as slot machines and pachinko machines are provided with a display device using an LED, a liquid crystal display device, and a rendering device configured using a sound generation device, and the like. Various productions are performed. The operation of these effect devices is performed by the effect control device by controlling lighting and blinking of LEDs, display of various symbols on the liquid crystal display device, and sound generation from the sound generator. For this reason, the effect control device is provided with software that operates on the CPU, and the software controls the light emission of the LED, the effect control of the symbols on the liquid crystal display device, and the effect control by sound from the sound generator.
演出装置の一つであるＬＥＤを用いた表示装置は、複数のＬＥＤと、これら複数のＬＥＤによる照明を受けて発光して演出表示を行う発光演出部材とを備え、複数のＬＥＤをそれぞれ発光制御することにより、対応する発光演出部材を発光表示させて所望の演出が行われる。このため、演出制御装置はこれらの複数のＬＥＤの点灯・点滅制御をそれぞれ個別に制御する必要がある。遊技機内には、多様な位置に設けられた複数の発光演出部材の位置に対応して多数のＬＥＤが配設されており、これらＬＥＤの発光制御を行う複数のＬＥＤ制御回路が発光演出部材に対応して設けられている。演出制御装置とこれらの多様な位置に配設されているＬＥＤ制御回路との間は所定の接続インターフェイスを介して接続され、ＬＥＤの発光輝度制御情報が各ＬＥＤ制御回路に送信される。 A display device using an LED, which is one of the effect devices, includes a plurality of LEDs, and a light-emitting effect member that performs illumination display by receiving illumination from the plurality of LEDs to emit light, and controls the light emission of each of the plurality of LEDs. By doing so, a desired effect is performed by causing the corresponding light emitting effect member to emit light. Therefore, it is necessary for the effect control device to individually control the lighting / flashing of these LEDs. In the gaming machine, a large number of LEDs are arranged corresponding to the positions of the plurality of light emitting effect members provided at various positions, and a plurality of LED control circuits for controlling the light emission of these LEDs are provided in the light emitting effect members. It is provided correspondingly. The effect control device and the LED control circuits arranged at these various positions are connected via a predetermined connection interface, and the light emission luminance control information of the LEDs is transmitted to each LED control circuit.
遊技機には、動作に応じて誘導ノイズを発生する電磁部品が多数使用されており、これら電磁部品からの誘導ノイズが演出制御装置とＬＥＤ制御回路との間の接続インターフェイスを流れる信号（発光輝度制御情報信号）に重畳され、演出制御装置から各ＬＥＤに誤った発光輝度制御情報信号が送られる可能性がある。このため、演出制御装置とＬＥＤ制御回路を繋ぐ接続インターフェイスを電磁部品から遠ざけたり、電磁部品からの誘導ノイズの影響を受けにくい接続インターフェイスを用いたりする工夫が必要である。 A gaming machine uses a large number of electromagnetic components that generate induction noise according to the operation, and the induction noise from these electromagnetic components causes a signal (light emission luminance) to flow through a connection interface between the effect control device and the LED control circuit. Control information signal), and there is a possibility that an incorrect emission luminance control information signal is sent from the effect control device to each LED. For this reason, it is necessary to devise a connection interface for connecting the effect control device and the LED control circuit away from the electromagnetic component, or to use a connection interface that is not easily affected by induction noise from the electromagnetic component.
演出制御装置はＣＰＵと、ＲＯＭ、ＲＡＭ等の記憶素子が設けられて構成されるが、これらの間はパラレルバスで接続されて各種情報の送受信が行われている。このため、演出制御装置とＬＥＤ制御回路のような各周辺回路との接続インターフェイスにもパラレルバス接続を用いるのが簡単であるが、接続ライン本数が多くなりすぎるという問題がある。そこで、演出制御装置と各種周辺回路とをシリアルインターフェイス（シリアルバスとも呼ばれる）により接続することが一般的に行われている。このシリアルインターフェイスとしては、Ｉ２Ｃバス（Ｉ２Ｃシリアルインターフェイスとも呼ばれる）や、３線シリアルインターフェイスが、遊技機に限らず一般の各種機器で使用されている。 The effect control device includes a CPU and storage elements such as a ROM and a RAM. The effect control device is connected by a parallel bus to transmit and receive various information. Therefore, it is easy to use the parallel bus connection for the connection interface between the effect control device and each peripheral circuit such as the LED control circuit, but there is a problem that the number of connection lines becomes too large. Therefore, it is common practice to connect the effect control device and various peripheral circuits via a serial interface (also called a serial bus). As the serial interface, an I2C bus (also referred to as an I2C serial interface) and a three-wire serial interface are used not only in gaming machines but also in various general devices.
Ｉ２Ｃバスはクロック線、データ線の２種類の信号線を使用するインターフェイスであり、３線シリアルインターフェイスはイネーブル線、クロック線、データ線の３種類の信号線を使用するインターフェイスであり、各信号線のそれぞれにより信号が送られる。このため、遊技機内の電磁部品からの誘導ノイズが各信号線を通って送られる信号に重畳されて誤信号が発生する可能性がある。一方、このような誘導ノイズの影響を受けにくい接続インターフェイスとしてＬＶＤＳインターフェイス（ＬＶＤＳ信号を用いるインターフェイス）がある。ＬＶＤＳインターフェイスはクロック信号、データ信号などを２線間の差動電圧の形態で送信するシリアルインターフェイスであり、誘導ノイズがこれら２線に
同相で重畳されても、差動電圧は影響を受けないためである。
The I2C bus is an interface that uses two types of signal lines, a clock line and a data line. The three-line serial interface is an interface that uses three types of signal lines, an enable line, a clock line, and a data line. Sends a signal. For this reason, there is a possibility that induction noise from electromagnetic components in the gaming machine is superimposed on a signal transmitted through each signal line and an erroneous signal is generated. On the other hand, there is an LVDS interface (an interface using an LVDS signal) as a connection interface that is not easily affected by such induction noise. The LVDS interface is a serial interface that transmits a clock signal, a data signal, and the like in the form of a differential voltage between two wires. Even if inductive noise is superimposed on these two wires in the same phase, the differential voltage is not affected. It is.
このような遊技機の接続装置構成の一例が特許文献１に開示されている。特許文献１の装置では、メインＣＰＵと副制御回路とをＩ２Ｃバスのシリアルインターフェイスを介して接続している。副制御回路ではメインＣＰＵからＩ２Ｃシリアルインターフェイスを介して送られてくる情報、例えばＬＥＤの発光輝度制御情報をＬＶＤＳ信号に変換して、ＬＤＶＳシリアルインターフェイスを用いてＬＥＤサウンド基板（ここにはＬＥＤ制御回路を備える）に送信するように構成されている。ＬＥＤサウンド基板では、受信したＬＶＤＳ信号をＬＥＤ制御信号（ＬＥＤの発光輝度制御）に変換してＬＥＤ制御を行っている。
An example of such a gaming machine connection device configuration is disclosed in
一般的に、演出制御装置とＬＥＤ制御回路を含む周辺回路との接続インターフェイスは、遊技機に限らず、標準シリアルインターフェイスとして使用されるＩ２Ｃバス、または、３線シリアルインターフェイスを用いることが好ましい。しかし、遊技機内に配置された電磁部品からの誘導ノイズの影響を受け易いところには、この影響を受け難いＬＶＤＳインターフェイスで接続することが好ましいということも考慮する必要がある。従って、電磁部品からの誘導ノイズの影響を受け難いところでは標準シリアルインターフェイス接続（３線シリアルもしくはＩ２Ｃインターフェイス接続）を用い、電磁部品の近くを通るところではＬＶＤＳインターフェイス接続を用いるＬＥＤ制御回路が好ましい。このため、遊技機内に配設される複数のＬＥＤ制御回路の少なくとも１つを演出制御手段と標準シリアルインターフェイスで接続し、残りのＬＥＤ制御回路を順次ＬＶＤＳインターフェイスで接続する構成とすることが考えられる。ここで、遊技店では閉店時に電源を落とし、翌日に電源を投入するが、ＬＥＤ制御回路内に前日の発光輝度制御情報が記憶されていてＬＥＤの点灯・点滅制御を行う可能性がある。このため、電源投入時に演出制御装置から複数のＬＥＤ制御回路に初期化信号を送信して発光輝度値情報を初期化する必要がある。しかし、前述の標準シリアルインターフェイス接続とＬＶＤＳインターフェイス接続によって順次接続する構成において、ＬＥＤ制御回路の初期化信号を送信する接続構成は従来では確立していない。 Generally, the connection interface between the effect control device and the peripheral circuit including the LED control circuit is not limited to the gaming machine, and it is preferable to use an I2C bus used as a standard serial interface or a three-wire serial interface. However, it is necessary to take into consideration that it is preferable to connect to an LVDS interface that is not easily affected by induction noise from electromagnetic components arranged in the gaming machine. Therefore, an LED control circuit using a standard serial interface connection (three-wire serial or I2C interface connection) where the influence of inductive noise from the electromagnetic component is small, and using an LVDS interface connection near the electromagnetic component is preferable. For this reason, it is conceivable that at least one of the plurality of LED control circuits provided in the gaming machine is connected to the effect control means by a standard serial interface, and the remaining LED control circuits are sequentially connected by an LVDS interface. . Here, at the game store, the power is turned off when the store is closed, and the power is turned on the next day. However, there is a possibility that the light emission / brightness control information of the previous day is stored in the LED control circuit and the lighting / flashing of the LED is performed. Therefore, it is necessary to initialize the light emission luminance value information by transmitting an initialization signal from the effect control device to the plurality of LED control circuits when the power is turned on. However, in the above-described configuration in which the connection is sequentially performed by the standard serial interface connection and the LVDS interface connection, a connection configuration for transmitting an initialization signal of the LED control circuit has not been established conventionally.
本発明は、このようなことに鑑みてなされたものであり、遊技機内に配設される複数の演出出力制御手段において、副制御手段に直接接続される演出出力制御手段に初期化情報を送出することで、順次接続される演出出力制御手段を初期化することが可能な構成とした遊技機を提供することを目的とする。 The present invention has been made in view of the above, and in a plurality of effect output control means disposed in a gaming machine, initialization information is transmitted to effect output control means directly connected to the sub-control means. Accordingly, it is an object of the present invention to provide a gaming machine having a configuration capable of initializing effect output control means that are sequentially connected.
このような目的達成のために、本発明に係る遊技機は、抽選契機を満たすことで抽選を行い、抽選結果に基づいて利益を付与可能な遊技機において、遊技機は、抽選結果に対応する抽選結果信号を送信する主制御手段（例えば、実施形態の主制御基板６０、メインＣＰＵ６１、主制御基板２００、メインＣＰＵ２０１、制御装置ＣＤ）と、主制御手段から送信される抽選結果信号を受信して演出制御の内容を決定し、決定した演出制御の内容に対応する演出制御信号を第１の通信形態の信号で送信する副制御手段（例えば、実施形態のサブメイン制御基板７０Ａ、サブメインＣＰＵ７１、演出制御基板３００、サブメインＣＰＵ３０１、制御装置ＣＤ）と、を備え、複数の演出制御手段には、副制御手段から送信される第１の通信形態（例えば、実施形態のＩ２Ｃバス、３線シリアルインターフェイス、標準シリアルインターフェイス）の演出制御信号を受信して演出制御を行うことが可能であるとともに、演出制御信号を第２の通信形態（例えば、実施形態のＬＶＤＳインターフェイス）の信号に変換して送信することが可能である第１の演出制御手段と、第１の演出制御信号から第２の通信形態で送信される演出制御信号を受信して演出制御を行うことが可能である第２の演出制御手段とを含み、第１の演出制御手段及び第２の演出制御手段は、演出制御信号を受信するための入力部に繋がって第１の通信形態の信号を受信することができる第１の入力手段（例えば、実施形態の入力回路ＩＣ１、ＩＣ２、ＩＣ２）と、入力部に繋がって第２の通信形態の信号を受信することができる第２入力手段（例えば、実施形態の差動入力回路ＤＩＣ１、ＤＩＣ２）と、第１の入力手段と第２の入力手段の作動を切替え設定するための第３の入力手段（例えば、実施形態のモード指定端子ＭＯＤＥ）と、を有し、第１の演出制御手段においては、第３の入力手段により第１の入力手段を作動させて副制御手段から第１の通信形態の演出制御信号を受信し、第２の演出制御手段においては、第３の入力手段により第２の入力手段を作動させて１の演出制御手段から第２の通信形態の演出制御信号を受信するように構成され、複数の演出制御手段は、第１の通信形態または第２の通信形態の初期化信号を受信した場合には、受信した初期化信号を第２の通信形態の初期化信号に変換して下位の前記演出制御手段に送信可能に構成され、副制御手段は、複数の演出制御手段の少なくとも１つの演出制御手段を経由して、複数の演出制御手段の全ての初期化が可能であることを特徴とする。
For this purpose achieved, the gaming machine according to the present invention performs a lottery to meet lottery opportunity, in grantable gaming machine profits based on the lottery result, the gaming machine, corresponds to the lottery result main control means for transmitting a lottery result signal (for example, the
上記構成の遊技機によれば、遊技機内に配設される複数の演出出力制御手段において、副制御手段に直接接続される演出出力制御手段に初期化情報を送出することで、順次接続される演出出力制御手段を初期化することが可能となり、遊技店における毎日の電源投入時における、全ての演出出力制御手段を初期化するという煩雑な作業の低減を図ることができる。 According to the gaming machine having the above configuration, the plurality of effect output control means disposed in the game machine are connected sequentially by sending the initialization information to the effect output control means directly connected to the sub-control means. It is possible to initialize the effect output control means, and it is possible to reduce the troublesome work of initializing all effect output control means at the time of power-on every day in a game arcade.
［第１実施形態］
以下、本発明に係る遊技機の一実施形態としてのスロットマシン（図１参照）について説明する。まず、スロットマシンの構成について図１、図２を参照しながら説明する。
[First Embodiment]
Hereinafter, a slot machine (see FIG. 1) as an embodiment of a gaming machine according to the present invention will be described. First, the configuration of the slot machine will be described with reference to FIGS.
＜スロットマシンの外観＞
本実施形態に係るスロットマシンは、図１に示すように、本体筐体の前面に開閉可能に取り付けられた前扉２を備えており、この前扉２の前面には、上部から順に、上パネルアセンブリ１０、中パネルアセンブリ２０、下パネルアセンブリ３０及び受け皿アセンブリ４０が取り付けられている。
<Appearance of slot machine>
As shown in FIG. 1, the slot machine according to the present embodiment includes a
上記上パネルアセンブリ１０の中央部には、その裏面側に配された画像表示装置（液晶表示装置）１１（図２参照）の表示画面１１ａが前方を臨むように配置されており、その周辺部には、第１演出ランプ１２、第２演出ランプ１３ａ，１３ｂ、第３演出ランプ１４ａ，１４ｂが配置されている。表示画面１１ａの下方左右には、一対の上部スピーカ１５ａ，１５ｂが配置されている。これら演出ランプはそれぞれ、外部から視認されるランプ表示部（演出表示部材）およびその裏側に設けられたＬＥＤから構成され、ＬＥＤからの照明によりランプ表示部が発光する構成となっており、これをＬＥＤランプとも称する。すなわち、第１演出ランプ１２、第２演出ランプ１３ａ，１３ｂ、第３演出ランプ１４ａ，１４ｂはＬＥＤランプ構成であり、ＬＥＤの発光制御によりランプ表示部の発光制御が行われる。
At the center of the
上記中パネルアセンブリ２０の中央部には、本体筐体内に横並びに配設された３個のリール３ａ，３ｂ，３ｃの表面が臨む表示窓Ｗが設けられており、この表示窓Ｗの下方には、遊技メダル（遊技媒体）を投入するためのメダル投入口２１、クレジットされた範囲内で１枚の遊技メダルをベットするための１−ＢＥＴスイッチ２２、最大ベット許容数（例えば３枚）の遊技メダルを一度にベットするためのＭＡＸ−ＢＥＴスイッチ２３、ベットされた遊技メダル、および／または、クレジットされた遊技メダルを払い出すための清算スイッチ２４、全リール３ａ，３ｂ，３ｃ（リールのことを「回胴」とも称する）を回転開始させる際に操作されるスタートレバー（スタートスイッチ）２５、各リール３ａ，３ｂ，３ｃの回転を個別に停止させるための３個のストップスイッチ２６ａ，２６ｂ，２６ｃ（図中左側のストップスイッチ２６ａはリール３ａに対応し、中央のストップスイッチ２６ｂはリール３ｂに対応し、右側のストップスイッチ２６ｃはリール３ｃに対応する）、及びメダル投入口２１から投入されて滞留した遊技メダルを返却するためのリジェクトスイッチ２７等が設けられている。
At the center of the
上記メダル投入口２１の内部は、投入された遊技メダルが有効に受け入れられる場合に当該遊技メダルが通過する受入通路（後述のホッパー５０に通ずる）と、投入された遊技メダルが受け入れられない場合に当該遊技メダルが通過する返却通路（後述の遊技メダル払出口４１に通ずる）とに分岐しており、その分岐部には、ブロッカ４８（図２参照）が設けられている。このブロッカ４８は、投入された遊技メダルが有効に受け入れられる期間においては、メダル投入口２１に投入された遊技メダルを受入通路に導き、それ以外の期間においては、メダル投入口２１に投入された遊技メダルを返却通路に導くように、受入通路と返却通路を選択的に、一方を開状態に他方を閉状態にできるように構成されている。以下の説明において、ブロッカ４８がＯＮ状態とは、メダル投入口２１に投入された遊技メダルが受入通路に導かれる状態（遊技メダル受入可能状態）を示し、ブロッカ４８がＯＦＦ状態とは、メダル投入口２１に投入された遊技メダルが返却通路に導かれる状態（遊技メダル受入不可状態）を示すものとする。
The inside of the
メダル投入口２１の内部には、遊技メダルを検知するための３つの投入メダルセンサ２８ａ，２８ｂ，２８ｃ（図２参照）が設けられている。投入メダルセンサ２８ａは、遊技メダルがメダル投入口２１に投入されたことを検出するものであり、投入された遊技メダルが流下する通路上において、上記ブロッカ４８が設置された位置よりも上流側の位置に設置されている。投入メダルセンサ２８ｂは、メダル投入口２１に投入された遊技メダルが受入通路に導かれ有効に受け入れられたことを検出するものであり、上記ブロッカ４８
が設置された位置よりも下流側（後述のホッパー５０寄り）の位置に配置されている。投入メダルセンサ２８ｃは、メダル投入口２１に投入された遊技メダルが、受入通路と返却通路との分岐部を通過したことを検出するものであり、当該分岐部近傍（ブロッカ４８が設置された位置よりも少し投入メダルセンサ２８ｂ寄りの位置）に配置されている。
Inside the
Is disposed at a position downstream (closer to a
投入メダルセンサ２８ａ及び投入メダルセンサ２８ｂが共に遊技メダルを検出した場合は、遊技メダルがメダル投入口２１に投入され、かつ投入された遊技メダルが有効に受け入れられたことを意味する。一方、投入メダルセンサ２８ａは遊技メダルを検出したが、投入メダルセンサ２８ｂは遊技メダルを検出しない場合は、遊技メダルがメダル投入口２１に投入されたが、投入された遊技メダルが有効に受け入れられずに返却されたことを意味する。３つの投入メダルセンサ２８ａ，２８ｂ，２８ｃが所定の順序（２８ａ，２８ｃ，２８ｂの順序）とは異なる順序で遊技メダルの通過を検出した場合や一部の投入メダルセンサで遊技メダルの通過が検出されない場合は、遊技メダルが逆流するなどの異常通過が起きたことを意味する。
When both the inserted
上記表示窓Ｗは、３個のリール３ａ〜３ｃが全て停止した際に、リール毎に３個の図柄、合計９個の図柄が遊技者から視認可能に表示されるように構成されている。リール３ａ〜３ｃの各中段の図柄表示領域を水平（横一直線）に結ぶ入賞ライン２９は、規定数の遊技メダルがベットされることにより有効化される入賞ラインであり、有効化された入賞ライン２９上に停止表示された図柄組合せにより遊技役の成立の有無が判定されるように構成されている。以下、有効化された入賞ライン２９のことを、適宜「有効ライン２９」と称する。
The display window W is configured such that when all three
スロットマシンには、各種の表示用ランプが配置されている。本実施形態では、表示用ランプとして、ＭＡＸ−ＢＥＴスイッチ表示ランプ４６ａ、ＢＥＴ数表示ランプ４６ｂ、投入可能表示ランプ４６ｃ、遊技開始表示ランプ４６ｄ、再遊技表示ランプ４６ｅ、状態表示ランプ４６ｆ、回数表示ランプ４６ｇ、貯留枚数表示ランプ４６ｈ、及び払出数表示ランプ４６ｊを備えている。これらの表示用ランプは、後述の主制御基板６０（主制御手段１００）により制御されるように構成されている。これら表示用ランプもそれぞれ、外部から視認されるランプ表示部（演出表示部材）およびその裏側に設けられたＬＥＤから構成されるＬＥＤランプ構成であり、ＬＥＤの発光制御によりランプ表示部の発光制御が行われる。
Various display lamps are arranged in the slot machine. In this embodiment, as display lamps, MAX-BET
ＭＡＸ−ＢＥＴスイッチ表示ランプ４６ａは、遊技メダルをベットすることができる状況下で点灯されるものであり、ＭＡＸ−ＢＥＴスイッチ２３の内部に配置され、点灯時にはＭＡＸ−ＢＥＴスイッチ２３を部分的または全体的に光らせるようになっている。その他の表示用ランプは、上記中パネルアセンブリ２０において表示窓Ｗの側部または下部に配置されている。
The MAX-BET
ＢＥＴ数表示ランプ４６ｂ（以下「ＢＥＴランプ４６ｂ」とも称する）は、ベットされた遊技メダルの枚数を表示するもので、ベットされた遊技メダルが、１枚の場合に点灯される１−ＢＥＴ表示ランプ４６ｂＡと、２枚の場合に点灯される２−ＢＥＴ表示ランプ４６ｂＢと、３枚の場合に点灯される３−ＢＥＴ表示ランプ４６ｂＣとから構成されている。投入可能表示ランプ４６ｃは、遊技メダルを投入することができる状況下で点灯される。遊技開始表示ランプ４６ｄは、スタートレバー２５を操作して遊技を開始させることができる状況下で点灯される。再遊技表示ランプ４６ｅは、任意の遊技において後述の再遊技役が成立し、後述の自動ベット処理により遊技メダルが自動的にベットされた際に点灯される。
The BET number display lamp 46b (hereinafter also referred to as "BET lamp 46b") displays the number of betted game medals, and is a 1-BET display lamp that is lit when one betted game medal is provided. 46bA, a 2-BET display lamp 46bB which is turned on when there are two sheets, and a 3-BET display lamp 46bC which is turned on when there are three sheets. The insertion
状態表示ランプ４６ｆは、貯留されているメダルを精算するときに点灯される。貯留枚
数表示ランプ４６ｈ（以下「ＣＲＥランプ４６ｈ」とも称する）は、貯留（クレジット）された遊技メダルの枚数を７セグメント表示する。払出数表示ランプ４６ｊ（以下「ＷＩＮランプ４６ｊ」とも称する）は、後述の小役が成立した際に払い出される遊技メダルの枚数を７セグメント表示する。
The
このＷＩＮランプ４６ｊは、スロットマシンに何らかの異常（エラー）が発生した際に、そのエラーの種類を示す文字（アルファベット）を表示するようにも構成されている。本実施形態において設定されるエラーとしては、ＨＰエラー、ＨＥエラー、Ｈ０エラー、ＣＥエラー、ＣＰエラー、ＣＨエラー、Ｃ０エラー、Ｃ１エラー、ＦＥエラー、Ｅ１エラー、Ｅ５エラー、Ｅ６エラー、Ｅ７エラー等がある。ＨＰエラーは、後述するメダル検出部５１の払出センサにより遊技メダルの通過に異常があったと判断した場合のエラーであり、ＨＥエラーは、後述のホッパー５０の中の遊技メダルが空と判断した場合のエラー（ホッパーエンプティエラー）であり、Ｈ０エラーは、払出センサに異常入力があったと判断したときのエラーである。ＣＥエラーは、投入メダルセンサにより遊技メダルが滞留したと判断した場合のエラー（遊技メダル滞留エラー）であり、ＣＰエラーは、投入された遊技メダルが不正通過したと判断した場合のエラーであり、Ｃ０エラーは、投入メダルセンサに異常入力があったと判断したときのエラーであり、Ｃ１エラーは投入メダルセンサの通過に異常があったと判断した場合のエラーである。ＦＥエラーは、後述の補助収納庫８５が満杯と判断した場合のエラー（補助収納庫満杯エラー）であり、Ｅ１エラーは、電源復帰が正常に行えない場合のエラーであり、Ｅ５エラーは、全回胴停止時の図柄の組合せが異常（成立許容役以外の役を構成する対応図柄が停止表示）となる場合のエラーであり、Ｅ６エラーは、役決定確率を定めるための設定値が範囲外となる場合のエラーであり、Ｅ７エラーは、各抽選等において用いる乱数の更新状態の異常を検知した場合のエラーである。Ｅ１、Ｅ５、Ｅ６、Ｅ７の各エラー（これらを総称して「Ｅ系エラー」とも称する）は、後述の設定変更により解除され、その他のエラーは、後述のリセットスイッチ８２の操作により解除されるようになっている。
The
このＷＩＮランプ４６ｊは、ストップスイッチ２６ａ〜２６ｃの操作順（押し順）を示す、後述のナビ番号を表示する機能も有している。以下、ナビ順番号を表示する際のＷＩＮランプ４６ｊのことを、適宜「メイン側押し順表示器」と称する。
The
上記下パネルアセンブリ３０の中央部には、透明な下パネルカバー３１が取り付けられており、その左右両端部には、飾りランプ３２ａ，３２ｂが配置されている。下パネルカバー３１の裏面側には、所定の図柄が設けられた半透明の下パネルベース及び下パネル照明灯（いずれも図示せず）が取り付けられており、この下パネル照明灯を点灯させることにより、下パネルベースの図柄を後面側から照明するように構成されている。これら飾りランプ３２ａ，３２ｂもそれぞれ、外部から視認されるランプ表示部（演出表示部材）およびその裏側に設けられたＬＥＤから構成されるＬＥＤランプ構成であり、ＬＥＤの発光制御によりランプ表示部の発光制御が行われる。
A transparent
上記受け皿アセンブリ４０には、遊技メダルを払い出すための遊技メダル払出口４１が開設されているとともに、遊技メダル払出口４１に臨むようにして遊技メダルを貯留するための遊技メダル貯留皿４２が設けられており、この遊技メダル貯留皿４２の左には、灰皿４３が設けられている。遊技メダル払出口４１の左右には、受け皿アセンブリ４０の背面側に配置された一対の下部スピーカ４４ａ，４４ｂ（図２参照）の前面に対向して、多数の小孔からなるスピーカ口４５ａ，４５ｂが形成されている。
The
本体筐体内には、遊技の結果、所定の入賞態様が構成された場合に獲得される遊技メダルを払い出すためのホッパー５０（図２参照）が設けられており、このホッパー５０には遊技メダルを検出するためのメダル検出部５１（図２参照）が設けられている。このホッ
パー５０は、投入されて有効に受け入れられた遊技メダルを物理的に収容する機能を有している。ホッパー５０の近傍位置には、ホッパー５０から溢れた遊技メダルを収納するための補助収納庫８５（図２参照）が設けられるとともに、この補助収納庫８５が満杯状態（助収納庫８５から遊技メダルが溢れる可能性のある状態）であるか否かを検出する満杯検出部８６（図２参照）が設けられている。
A hopper 50 (see FIG. 2) for paying out game medals obtained when a predetermined winning mode is configured as a result of the game is provided in the main body housing. Is provided with a medal detection unit 51 (see FIG. 2) for detecting. The
＜リール＞
各リール３ａ，３ｂ，３ｃはそれぞれステッピングモータ３５ａ，３５ｂ，３５ｃ（図２参照）の駆動により回転するように構成されている。各リール３ａ，３ｂ，３ｃは透光性を有する部材により構成されており、その外周面には、複数種類の図柄（図３参照）が表示された、透光性を有するリールテープが貼り付けられている。各リール３ａ，３ｂ，３ｃの内面側には、バックランプ３８ａ，３８ｂ，３８ｃ（図２参照）が配設されており、このバックランプ３８ａ，３８ｂ，３８ｃを点灯させることにより、表示窓Ｗ内に臨む各リール３ａ，３ｂ，３ｃの領域を内面側から全体的に照明したり、各リール３ａ，３ｂ，３ｃ上に停止表示された所定の図柄組合せ（例えば、有効ライン２９上や、有効ライン２９上とは異なる入賞ライン上に並んだ遊技役の対応図柄等）を目立たせるように各リール３ａ，３ｂ，３ｃの一部領域のみを照明したりするように構成されている。これらのバップランプはＬＥＤが用いられている。
<Reel>
Each of the
＜遊技を行うための基本操作＞
スロットマシンで遊技を行うには、まず実際にメダル投入口２１に遊技メダルを投入することによりベットするか、１−ＢＥＴスイッチ２２またはＭＡＸ−ＢＥＴスイッチ２３の何れかを操作してクレジットの範囲内で規定数の遊技メダルをベットすることにより、複数の入賞ラインのうち入賞ライン２９を有効化する。本実施形態では、入賞ライン２９を有効化するために必要となる遊技メダルの規定数が、後述する非ＲＴ、ＲＴ１〜ＲＴ５、ＢＢ-Ａ、ＢＢ-Ｂの各遊技状態の何れにおいても３枚に設定される。ただし、規定数についてはこれに限定されるものではなく、ＲＴ状態等に応じて規定数を異なる値に設定するなど、適宜変更することが可能である。遊技メダルのベット数に応じて、有効化される入賞ラインを変更するようにしてもよい。
<Basic operations for playing games>
In order to play a game with the slot machine, first, a bet is made by actually inserting a game medal into the
次に、遊技者がスタートレバー２５を操作すると、ベット数が確定する（ベットされた遊技メダルが遊技の用に供される）とともに、後述する役決定処理が行われ、その後、最小遊技時間（１つの遊技において全リールが回転開始してから、次の遊技において全リールを回転開始させるまでに最低限確保しなければならないとされる時間（例えば、４.１
秒間）のこと）が経過したことを確認した後、各リール３ａ〜３ｃが回転を開始し、リール３ａ〜３ｃの外周表面に表示された複数種類の図柄が表示窓Ｗ内を上下に（通常、上から下に）移動表示される。そして、リール３ａ〜３ｃの回転が所定の速度に達して定速回転となると各ストップスイッチ２６ａ〜２６ｃが有効化され（ストップスイッチの操作が有効に受付け可能とされ）、遊技者がストップスイッチ２６ａを操作するとリール３ａの回転が停止し、ストップスイッチ２６ｂを操作するとリール３ｂの回転が停止し、ストップスイッチ２６ｃを操作するとリール３ｃの回転が停止するように構成されている。
Next, when the player operates the
Seconds)), the
ここで、有効ライン２９上に停止表示された図柄組合せが予め定めた入賞態様（遊技メダルを獲得することができる遊技役の対応図柄）となっている場合には、各入賞態様に対応した枚数の遊技メダルがホッパー５０により払い出されるか、またはクレジットとして加算される。
Here, when the symbol combination stopped and displayed on the activated
＜制御基板と各機器との接続＞
本実施形態では、スロットマシンを制御する主な制御基板として図２に示すように、主制御基板６０、サブメイン制御基板７０Ａ、及びサブサブ制御基板７０Ｂの３つの制御基
板を備えている（サブメイン制御基板７０Ａとサブサブ制御基板７０Ｂを総称して副制御基板７０と称する）。遊技の進行に係る主たる制御（リール３ａ〜３ｃの駆動制御や役決定処理等を含む）が主制御基板６０上に配設された制御回路により行われ、バックランプ３８ａ〜３８ｃ等のランプによる照明制御等は、サブメイン制御基板７０Ａ上に配設されたランプ制御回路１８により行われるように構成されている。画像表示装置１１による演出画像表示制御、上部スピーカ１５ａ，１５ｂ等のスピーカからの音声発生制御は、主に、サブサブ制御基板７０Ｂ上に配設された制御回路により行われるように構成されている。主制御基板６０と副制御基板７０との間の情報伝達は、主制御基板６０からサブメイン制御基板７０Ａへの一方向のみ行うことが可能となっており、サブメイン制御基板７０Ａとサブサブ制御基板７０Ｂとの間の情報伝達は、双方向で行うことが可能となっている。
<Connection between control board and each device>
In the present embodiment, as shown in FIG. 2, three control boards of a
主制御基板６０には、遊技に関する各種の演算処理を行うメインＣＰＵ６１と、制御プログラム等を記憶した読出し専用の記憶装置であるＲＯＭ６２と、情報の書込み及び読出しが可能な記憶装置であるＲＡＭ６３とが配設されており、ＲＯＭ６２に記憶された制御プログラムに従って各駆動回路等が動作することにより、スロットマシンにおける遊技の進行に係る制御が行われるようになっている。上記ＲＯＭ６２及びＲＡＭ６３は不揮発性の記憶装置であり、電力が供給されない場合でも記憶している情報を保持し得るように構成されている。メインＣＰＵ６１と、ＲＯＭ６２およびＲＡＭ６３とはパラレルバス接続されて情報の授受が行われる構成となっている。
The
上記メインＣＰＵ６１には、駆動パルスを発生するためのクロックパルス発生器６４、クロックパルス発生器６４で発生した駆動パルスを分周するための分周器６５、役決定処理（役抽選）等に用いる乱数を発生するための乱数発生器６６、及び乱数発生器６６で発生した乱数をサンプリングして抽選を行うためのサンプリング回路６７が接続されている。クロックパルス発生器６４及び分周器６５は、メインＣＰＵ６１に対し、所定の時間毎に割込みを発生させるためのインターバルタイマとしても機能するように構成されている。メインＣＰＵ６１は、このインターバルタイマからのパルス（クロック信号）に応じて、所定の割込処理を実行したり、設定した各種タイマの計時データの更新やリセットを行ったりするようになっている。主制御基板６０のパラレルバスはインターフェイス回路６８に接続され、インターフェイス回路６８は、パラレルバス延長機能と、パラレルバスと３線シリアルバスのインターフェイス変換機能とを有し、主制御基板６０と副制御基板７０との間はパラレルバス延長機能によってパラレルバス接続し、主制御基板６０と、周辺回路（モータ駆動回路３６ａ、スイッチ基板９０、表示用ランプ制御回路４７、ホッパー駆動回路５２、リール位置検出回路３７ａ，３７ｂ，３７ｃ、払出検出信号回路５３及び収納状態信号回路８７）との間は、インターフェイス変換機能によって３線シリアルインターフェイスで接続するように構成されている。このため、メインＣＰＵ６１はパラレルバス接続を用いてサブメインＣＰＵ７１へ信号送信を行う。また、メインＣＰＵ６１は、３線シリアルインターフェイス接続を用いて、モータ駆動回路３６ａ、表示用ランプ制御回路４７、ホッパー駆動回路５２に信号送を行とともに、リール位置検出回路３７ａ，３７ｂ，３７ｃ、スイッチ基板９０、払出検出信号回路５３及び収納状態信号回路８７からの信号を受信するように構成されている。なお、主制御基板６０と周辺回路との接続では３線シリアルインターフェイ接続構成が用いられているが、これに替えてＩＣ２バス（Ｉ２Ｃシリアルインターフェイス）接続を用いてもよい。また、メインＣＰＵ６１からサブメインＣＰＵ７１への信号送信はパラレルバス接続に限定されない。メインＣＰＵ６１からサブメインＣＰＵ７１へ３線シリアルインターフェイス接続を用いて信号送信してもよい。
The
モータ駆動回路３６ａは、リール３ａ，３ｂ，３ｃをそれぞれ回転駆動するステッピングモータ３５ａ，３５ｂ，３５ｃの回転・停止制御を行うための回路であり、表示用ランプ制御回路４７は、上述した各種の表示用ランプの制御を行うための回路である。上述の
ように表示用ランプ制御回路４７との接続ではインターフェイス回路６８において３線シリアルインターフェイスにインターフェイス変換されるため、表示用ランプ制御回路４７では３線シリアルインターフェイス信号の形態で送られてくるＬＥＤ発光制御情報信号をＬＥＤ制御信号に変換し、表示用ランプ４６ａ〜４６ｈ，４６ｊの発光制御が行われる。但し、表示用ランプ４６ａ〜４６ｈ，４６ｊに至る配線部分に電磁部品からの誘導ノイズの影響を受けることを考えて、ＬＶＤＳインターフェイス接続も用いられるが、これについては後述する。リール位置検出回路３７ａ，３７ｂ，３７ｃは、リール３ａ，３ｂ，３ｃの各々に設置されたリールセンサ（図示せず）からの各検出信号に基づき、リール３ａ，３ｂ，３ｃの回転位置をそれぞれ検出する回路である（検出回路３７ａはリール３ａに対応し、検出回路３７ｂはリール３ｂ、検出回路３７ｃはリール３ｃに対応する）。ホッパー駆動回路５２は、小役が成立した際に、ホッパー５０を駆動して遊技メダルの払出しを行わせる回路であり、払出検出信号回路５３は、ホッパー５０から遊技メダルが払い出されたことがメダル検出部５１により検出された際に、主制御基板６０に払出検出信号を送信する回路である。さらに、収納状態信号回路８７は、補助収納庫８５が満杯状態であるか否かを示す収納状態信号を、上記満杯検出部８６の検出結果に応じて、主制御基板６０に送信する回路である。
The
このスロットマシンには、電源装置８０からの電力が主制御基板６０を介して供給されるようになっている。この電源装置８０には、電源スイッチ８１、リセットスイッチ８２及び設定鍵型スイッチ８３が接続されており、これら各スイッチからの信号がインターフェイス回路６８を介して、メインＣＰＵ６１に送信されるように構成されている。メインＣＰＵ６１は、インターフェイス回路６８を介して、設定変更スイッチ８４からの信号を受信するように構成されている。
The power from the
電源スイッチ８１は、電源装置８０からスロットマシンへの電源投入及び電源断の操作を受け付けるスイッチであり、リセットスイッチ８２は、スロットマシンにおいて所定のエラー（上述のＥ系エラーを除くエラー）が発生した場合に、エラーの原因が取り除かれてエラーが解消された際に遊技店員等により操作されるスイッチである。このリセットスイッチ８２が操作されることにより、主制御基板６０及び副制御基板７０において記憶されたエラー発生の情報がクリアされ、それに伴いエラー解消時の処理が主制御基板６０及び副制御基板７０において実行される。設定鍵型スイッチ８３は、役決定確率（遊技役の当選確率）等の設定確認及び設定変更を行う場合に操作されるスイッチであり、設定変更スイッチ８４は、役決定確率等の設定（設定値）を、例えば６段階で変更するためのスイッチである。
The
前扉２が開いた状態（以下「ドア開状態」と称する）で、かつスロットマシンに電源が供給されている状態（電源スイッチ８１がＯＮ状態）において設定鍵型スイッチ８３がＯＮ状態に操作されることにより、設定確認が可能となる。ドア開状態であり、かつスロットマシンに電源が供給されていない状態（電源スイッチ８１がＯＦＦ状態）において設定鍵型スイッチ８３がＯＮ状態に操作され、その状態のまま電源スイッチ８１がＯＮ状態に操作される（スロットマシンに電源が投入される）ことにより、設定変更が可能となる。設定鍵型スイッチ８３は、所定の鍵部材（設定キー）を、本体側に設けられた所定の錠部材に差し込んで回動させることにより、ＯＮ状態とＯＦＦ状態が切り替えられるようになっている。設定確認は、遊技実行中の状態（遊技メダルがベットされている状態（自動ベットされた場合を含む）や、リールが回転している状態）では実行することができず、遊技待機中の状態でのみ実行することが可能となっている。
When the
電源装置８０からの電力は、主制御基板６０を介してサブメイン制御基板７０Ａに供給され、さらにサブメイン制御基板７０Ａを介してサブサブ制御基板７０Ｂに供給されるようになっている（電源装置８０から直接、サブメイン制御基板７０Ａとサブサブ制御基板
７０Ｂに電力を供給するようにしてもよい）。電源装置８０から主制御基板６０に電力を供給する回路上と、主制御基板６０を介してサブメイン制御基板７０Ａに電力を供給する回路上には、電圧の供給状態を監視する供給電圧監視回路（図示略）がそれぞれ設けられている。各々の供給電圧監視回路は、供給電圧が所定の電圧値まで低下したときに電源断と判定し電源断検出信号をメインＣＰＵ６１、後述のサブメインＣＰＵ７１に出力するようになっている。各々の供給電圧監視回路は、供給電圧が所定の電圧値（電源断判定のための電圧値とは異なる値（例えば、高い値）とするが、同じ値としてもよい）まで復帰したときに電源投入と判定し電源投入検出信号をメインＣＰＵ６１、サブメインＣＰＵ７１に出力するようになっている。主制御基板６０の電源断を検出するときの電圧値は、サブメイン制御基板７０Ａの電源断を検出するときの電圧値よりも高い値に設定され、サブメイン制御基板７０Ａよりも先に主制御基板６０が、電源断時に実行するようにプログラムされた処理（電源断処理）を行うように構成されている（電源投入に関しても同様としてもよい）。
The power from the
メインＣＰＵ６１には、スイッチ基板９０に接続されているかまたはスイッチ基板９０上に搭載されている、リール停止信号回路９１、スタートレバー２５、投入メダルセンサ２８ａ，２８ｂ，２８ｃ、１−ＢＥＴスイッチ２２、ＭＡＸ−ＢＥＴスイッチ２３及び清算スイッチ２４からの各信号が、インターフェイス回路６８を介して入力されるようになっている。
The
メインＣＰＵ６１には、インターフェイス回路６８を介してブロッカ４８が接続されており、このブロッカ４８をＯＮ・ＯＦＦ制御するように構成されている。以下の説明において、ブロッカ４８をＯＮ・ＯＦＦ制御するための信号を、適宜「ブロッカ信号」と称する。図示は省略しているが、スロットマシンには、前扉２の開閉状態を検出するドアセンサが設けられており、このドアセンサからの信号が、インターフェイス回路６８を介してメインＣＰＵ６１に入力されるようになっている。メインＣＰＵ６１は、ドアセンサからの信号により、前扉２が閉じた状態（以下「ドア閉状態」と称する）であるか開いた状態（ドア開状態）であるかを判断するようになっている。
The
図示は省略しているが、メインＣＰＵ６１は、所定の遊技状態(例えば、後述のＡＴモ
ードやボーナス遊技状態）となったときに、データカウンタやホールコンピュータ等に対し外部接続用端子基板等を介して所定の信号（以下、適宜「外端信号」と称する）を出力し、この外端信号により、所定の遊技状態に設定された回数等を管理したり遊技者に提示したりできるように構成されている。
Although not shown, when a predetermined game state (for example, an AT mode or a bonus game state to be described later) is entered, the
サブメイン制御基板７０Ａには、主に演出の管理に関する各種の演算処理を行うサブメインＣＰＵ７１と、制御プログラム等を記憶した読出し専用の記憶装置であるＲＯＭ７２と、情報の書込み及び読出しが可能な記憶装置であるＲＡＭ７３とが配設されており、ＲＯＭ７２に記憶された制御プログラムに従って各駆動回路等が動作することにより、スロットマシンにおける画像演出や音声演出の管理に関する制御、ランプ演出（ＬＥＤ演出）に関する制御等が行われるようになっている。上記ＲＯＭ７２及びＲＡＭ７３は不揮発性の記憶装置であり、電力が供給されない場合でも記憶している情報を保持し得るように構成されている。サブメインＣＰＵ７１と、ＲＯＭ７２およびＲＡＭ７３とはパラレルバス接続である。サブメインＣＰＵ７１には、不図示のクロックパルス発生器及び分周器が接続されており、このクロックパルス発生器及び分周器は、サブメインＣＰＵ７１に対し、所定の時間毎に割込みを発生させるためのインターバルタイマとしても機能するように構成されている。サブメインＣＰＵ７１は、このインターバルタイマからのパルス（クロック信号）に応じて、所定の割込処理を実行したり、設定した各種タイマの計時データの更新やリセットを行ったりするようになっている。
The
上記サブメインＣＰＵ７１は、インターフェイス回路７４を介して、主制御基板６０からの各種信号を受信し、ランプ制御回路１８に対し信号を送信するように構成されている。ランプ制御回路１８は、バックランプ３８ａ〜３８ｃ等のランプ（ＬＥＤ）の点灯を制御する回路である。このインターフェイス回路７４はパラレルバス延長機能と、パラレルバス接続と３線シリアルインターフェイスのインターフェイス変換機能とを有している。パラレルバス延長機能はサブメインＣＰＵ７１が主制御基板のメインＣＰＵ６１からの信号受信を行うために使用されている。インターフェイス変換機能はサブメインＣＰＵ７１がランプ制御回路１８に発光制御情報信号を送信するために使用される。ランプ制御回路１８では３線シリアルインターフェイス信号の形態で送られてくるＬＥＤ発光制御情報信号をＬＥＤ制御信号に変換し、演出ランプ１２，１３ａ，１３ｂ，１４ａ，１４ｂと、飾りランプ３２ａ，３２ｂと、バックランプ３８ａ〜３８ｃの発光制御が行われる。但し、これらの配線部分に電磁部品からの誘導ノイズの影響を受けることを考慮して、ＬＶＤＳインターフェイス接続も用いられるが、これについては後述する。
The sub
サブメインＣＰＵ７１は、インターフェイス回路７４を介して、サブサブ制御基板７０Ｂに各種信号を送信するとともに、サブサブ制御基板７０Ｂから各種信号を受信するように構成されている。以下、主制御基板６０からサブメイン制御基板７０Ａに送信される信号を「制御コマンド」と称し、サブメイン制御基板７０Ａからサブサブ制御基板７０Ｂに送信される信号を「演出コマンド」と称する。サブサブ制御基板７０Ｂからサブメイン制御基板７０Ａに送信される信号を「状態コマンド」とも称する。
The sub
サブサブ制御基板７０Ｂには、主に画像演出及び音声演出の制御に関する各種の演算処理を行うサブサブＣＰＵ７５と、制御プログラム等を記憶した読出し専用の記憶装置であるＲＯＭ７６と、情報の書込み及び読出しが可能な記憶装置であるＲＡＭ７７とが配設されており、ＲＯＭ７６に記憶された制御プログラムに従って各駆動回路等が動作することにより、画像演出や音声演出に関する制御等が行われるようになっている。上記ＲＯＭ７６及びＲＡＭ７７は不揮発性の記憶装置であり、電力が供給されない場合でも記憶している情報を保持し得るように構成されている。
On the
上記サブサブＣＰＵ７５は、インターフェイス回路７８を介して、サブメイン制御基板７０Ａからの報知信号または演出信号を受信し、表示装置制御回路１６、スピーカ制御回路１７に対し信号を送信するとともに、サブメイン制御基板７０Ａに状態信号を送信するように構成されている。表示装置制御回路１６は、画像表示装置１１を制御して所定の演出画像を表示させる回路であり、スピーカ制御回路１７は、上部スピーカ１５ａ，１５ｂ等のスピーカから発生させる音声等の種類や音量を制御する回路である。なお、画像表示装置１１は、ストップスイッチ２６ａ〜２６ｃの操作順（押し順）を表示する押し表示器（以下、適宜「サブ側押し順表示器」と称する）としても機能するように構成されている。
The
＜制御基板によるランプ制御回路の演出制御＞
次に、主制御基板６０と表示用ランプ制御回路４７との間の通信（発光演出制御通信）の構成、サブメイン制御基板７０Ａとランプ制御回路１８との間の通信の構成を説明する。まず、主制御基板６０からの表示用ランプ制御回路４７、表示ランプ４６ａ〜４６ｈ、４６ｊのランプ演出制御を説明する。主制御基板６０のメインＣＰＵ６１はＲＯＭ６２に記憶されているソフトウェアを動作させ、遊技機の遊技状態に応じて表示ランプ４６ａ〜４６ｈ、４６ｊの発光輝度制御を行うための演出制御情報を決定し、表示用ランプ制御回路４７に演出制御情報を送信する。
<Control effect of lamp control circuit by control board>
Next, the configuration of communication (light emission effect control communication) between the
表示ランプ４６ａ〜４６ｈ、４６ｊは上述のようにランプ表示部（演出表示部材）およびその裏側に設けられたＬＥＤから構成されるＬＥＤランプ構成である。ＬＥＤとしては
、単色で発光する単色ＬＥＤあるいは三原色のＬＥＤ素子から構成されるカラーＬＥＤがあり、各表示ランプ４６ａ〜４６ｈ、４６ｊにはそれぞれその大きさに応じて一つもしくは複数のＬＥＤが用いられる。単色ＬＥＤは赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤがあり、それぞれ発光輝度制御を行ってその明るさが変化する演出制御を行う。カラーＬＥＤは、赤色ＬＥＤ素子、緑色ＬＥＤ素子、青色ＬＥＤ素子の組み合わせで構成され、各ＬＥＤ素子の発光輝度制御を行い、白色を含む各種カラー発光を行わせる。この制御は、赤色ＬＥＤ素子、緑色ＬＥＤ素子、青色ＬＥＤ素子の発光輝度値の割合を変化させて発光色を制御し、輝度値の大きさの制御を行うことによりその発光色の明るさ制御を行う。メインＣＰＵ６１は各ＬＥＤランプの演出制御の内容を決定して、演出制御情報として表示用ランプ制御回路４７に送信し、表示用ランプ制御回路４７はメインＣＰＵ６１からの演出制御情報に基づいて表示ランプ４６ａ〜４６ｈ、４６ｊを構成するＬＥＤの発光輝度制御を行う。このように表示用ランプ制御回路４７はＬＥＤ制御回路を有する。図２においては一つの表示用ランプ制御回路４７を示しているが、表示ランプ４６ａ〜４６ｈ、４６ｊには多数のＬＥＤが用いられており、これらの発光輝度制御を行うために、表示用ランプ制御回路４７は複数個のＬＥＤ制御回路で構成される。なお、各ＬＥＤ制御回路は表示ランプに対応する位置に設けられている。
As described above, the
次に、サブメイン制御基板７０Ａのランプ制御回路１８による演出ランプ１２、１３ａ、１３ｂ、１４ａ、１４ｂ，飾りランプ３２ａ、３２ｂ、バックランプ３８ａ、３８ｂ、３８ｃのランプ演出制御を説明する。これらランプもＬＥＤからの照明で発光するＬＥＤランプであり、単色ＬＥＤもしくはカラーＬＥＤが用いられる。これらランプに用いられるＬＥＤは多数であり、図２では一つのランプ制御回路１８を示すが、ここにはこれら多数のランプの発光制御のための複数のＬＥＤ制御回路が配設されている。主制御基板６０による役抽選結果等を含む制御コマンドがサブメイン制御基板に送信されると、サブメイン制御基板７０Ａは、主制御基板６０から受信した制御コマンドに基づいて、ＣＰＵ７１、ＲＯＭ７２、ＲＡＭ７３等によりＬＥＤの発光輝度制御を行うための演出制御情報を作成する。具体的には、当選役を遊技者に報知するために、役を連想させる色でＬＥＤを発光させる使用方法がある（例えば、レモン図柄で構成される小役の場合、対応する色としてＬＥＤを黄色に発光する）。この場合、ＬＥＤ点灯制御テーブルにより複数の発光パターンの中から実行する発光パターンを決定して演出制御情報を作成しても良いし、当選役と１対１で発光態様が決定するようにしても良い。これにより、例えば、同じ色でＬＥＤを発光させる場合であっても、一部のＬＥＤのみを点灯させる発光パターンや、複数のＬＥＤを点灯させる発光パターン等を備えることで、遊技者に対する期待度を変化させることができる。
Next, the lamp effect control of the
＜制御基板の接続インターフェイス＞
メダル投入、スタートレバー操作、ストップスイッチ操作、等の遊技機の遊技状態を示す情報がＲＡＭ６３上に記憶され、メインＣＰＵ６１上で動作するソフトウェアは、これらの遊技機の遊技状態を示す情報を契機に、制御対象となる表示用ランプの演出制御情報をＲＯＭ６２より読み出す。主制御基板６０上ではメインＣＰＵ６１とＲＯＭ６２、ＲＡＭ６３とは、一般に、８ビットパラレルバスによって接続されている。後述するように、主制御基板６０と周辺回路との接続は８ビットパラレルバスではなく、シリアルインターフェイスで接続される。８ビットパラレルバスはインターフェイス回路６８に接続される。インターフェイス回路６８のインターフェイス変換機能は８ビットパラレルバスのインターフェイスをシリアルインターフェイスに変換する。８ビットパラレルバスのインターフェイスでは１個のクロック信号の時間で８本の信号線に８ビットの信号を同時に送受信するが、シリアルインターフェイスでは１本の信号線に１個のクロック信号の時間で１ビットの信号を送信し、８個のクロック信号の時間で８ビットの信号を送受信する。ＲＯＭ６２から８ビットパラレルバスを介して読み出された演出制御情報は、インターフェイス回路６８によってシリアルインターフェイスのデータ信号に変換されて、表示用ランプ制
御回路４７に送信される。上述のように表示用ランプ制御回路４７は複数のＬＥＤ制御回路を有しており、これらＬＥＤ制御間では３線シリアルインターフェイス接続およびＬＶＤＳシリアルインターフェイス接続が用いられるがそれについては後述する。
<Connection interface of control board>
Information indicating the gaming state of the gaming machine, such as medal insertion, start lever operation, stop switch operation, etc., is stored in the
メインＣＰＵ６１上で動作するソフトウェアが演出ランプ１２，１３ａ、１３ｂ、１４ａ、１４ｂ、飾りランプ３２ａ、３２ｂ、バックランプ３８ａ、３８ｂ、３８ｃの演出内容を決定すると、主制御基板６０からサブメイン制御基板７０Ａに８ビットパラレルバスを介して演出コマンドを送信する。サブメイン制御基板７０Ａには、主に演出の管理に関する各種の演算処理を行うサブメインＣＰＵ７１と、制御プログラム等を記憶した読出し専用の記憶装置であるＲＯＭ７２と、情報の書込み及び読出しが可能な記憶装置であるＲＡＭ７３とが配設されており、ＲＯＭ７２に記憶された制御プログラムに従って各駆動回路が動作することにより、画像演出や音声演出の管理に関する制御、ＬＥＤランプ演出に関する制御等が行われるようになっている。ＬＥＤランプ演出に関する演出制御情報は、パラレルバスに接続されたＲＯＭ７２からインターフェイス回路７４に送信される。インターフェイス回路７４は８ビットパラレルバスのインターフェイスをシリアルインターフェイスに変換する。ＲＯＭ７２から８ビットパラレルバスを介して読み出された演出制御情報は、インターフェイス回路７４によってシリアルインターフェイスのデータ信号に変換されて、ランプ制御回路１８に送信される。上述のようにランプ制御回路１８は複数のＬＥＤ制御回路を有しており、これらＬＥＤ制御間では３線シリアルインターフェイス接続およびＬＶＤＳシリアルインターフェイス接続が用いられるがそれについては後述する。
When the software operating on the
主制御基板７０、サブメイン制御基板７０Ａ上のＣＰＵとＲＯＭ、ＲＡＭの間はＣＰＵの入出力処理ビット数に一致する８ビットパラレルバスが使用される。しかし、８ビットパラレルバスのままＣＰＵを実装する制御基板と周辺回路との間で各種情報を送受信すると、膨大なインターフェイス線が必要となる。例えば、遊技機内では数百個のＬＥＤが配設されているが、各ＬＥＤについて８ビットのデータ線、すなわち、８本のデータ線が必要であり、制御基板と遊技機内の数百個のＬＥＤと接続するためのインターフェイス線の数は膨大となる。このため、８ビットパラレルバスのインターフェイスを、インターフェイス回路６８あるいはインターフェイス回路７４によって、シリアルインターフェイスに変換して制御基板から周辺回路に各種制御情報を送信するようにしている。制御基板と周辺回路とのシリアルインターフェイスとしては、Ｉ２Ｃバス（Ｉ２Ｃシリアルインターフェイスとも呼ばれる）、３線シリアルインターフェイス等の標準シリアルインターフェイスが使用される。標準シリアルインターフェイスは遊技機に限らず、ＣＰＵを用いる一般的な制御機器においてＣＰＵを実装する制御基板と周辺回路とを接続するインターフェイスとして標準化されたインターフェイスであり、市販部品が豊富であることから、これらの標準シリアルインターフェイスを使用することが好ましい。Ｉ２Ｃバスは１９９２年に標準化がなされ、その後、順次３．４Ｍｂｐｓまでの高速化が図られているが、接続距離長との関係で１００ｋｂｐｓ、４００ｋｂｐｓの通信速度で使用する例が多い。３線シリアルインターフェイスは数十Ｍｂｐｓまでの高速動作での通信が可能である。遊技機内では多数のＬＥＤ、例えば数百個のＬＥＤが使用される。これらの多数のＬＥＤのそれぞれを所定に周期で発光輝度制御を行うためには、Ｉ２Ｃバスよりも３線シリアルインターフェイスが好ましい。
An 8-bit parallel bus corresponding to the number of input / output processing bits of the CPU is used between the CPU and the ROM and RAM on the main control board 70 and the sub
本実施形態では、主制御基板６０のシリアルインターフェイス回路６８およびサブメイン制御基板７０Ａのシリアルインターフェイス回路７４からの送信のための接続に、３線シリアルインターフェイスを用いている。しかし、本実施形態は３線シリアルインターフェイスに限定するものではなく、Ｉ２Ｃバスを用いても良い。３線シリアルインターフェイス、Ｉ２Ｃバス以外の他のシリアルインターフェイスであっても良い。
In the present embodiment, a three-wire serial interface is used for connection for transmission from the
主制御基板６０（メインＣＰＵ６１）はＲＯＭ６２に記憶されているソフトウェアによって抽選を行い、サブメイン制御基板７０Ａ（サブメインＣＰＵ７１）はＲＯＭ７２に記憶されているソフトウェアが抽選結果に基づいて演出制御情報を決定するが、以下の説明ではこれらの主制御基板６０（メインＣＰＵ６１）、サブメイン制御基板７０Ａ（サブメインＣＰＵ７１）を単に「制御装置」とも称する。表示用ランプ制御回路４７とランプ制御回路１８は制御装置からの演出制御内容を受信し、ＬＥＤランプを構成するＬＥＤの発光輝度制御を行うためのＬＥＤ制御回路（上述のように複数のＬＥＤ制御回路）のことを指しており、以下の説明では、これらの表示用ランプ制御回路４７とランプ制御回路１８を「ＬＥＤ制御回路」と称して説明する。また、表示用ランプ制御回路４７とランプ制御回路１８が制御する表示用ランプ４６ａ〜４６ｈ、４６ｊ、演出ランプ１２、１３ａ、１３ｂ、１４ａ、１４ｂ，飾りランプ３２ａ、３２ｂ、バックランプ３８ａ、３８ｂ、３８ｃはそれぞれ一つもしくは複数のＬＥＤを備えており、ＬＥＤ制御回路はこれらの個々のＬＥＤの発光輝度制御を行う。また、説明の簡易化、明瞭化のために、主制御基板６０、および、サブメイン制御基板７０ＡのメインＣＰＵ６１とサブメインＣＰＵ７１を単に「ＣＰＵ」と称する。
The main control board 60 (main CPU 61) performs lottery by software stored in the
上記説明から分かるように、本実施形態では、制御装置で作成されて８ビットパラレルバスを介して送られてくるＬＥＤの演出制御情報は、インターフィス回路６８、７４で３線シリアルインターフェイスルに変換され、３線シリアルインターフェイス接続によりＬＥＤ制御回路に送信される。この後さらに、ＬＶＤＳシリアルインターフェイス接続も用いられるがそれについては後述する。
As can be understood from the above description, in the present embodiment, the LED effect control information created by the control device and transmitted through the 8-bit parallel bus is converted into three-line serial interface by the
＜制御装置とＬＥＤ制御回路の接続インターフェイス＞
このようにして送られてくるＬＥＤの演出制御情報を受けて、ＬＥＤ制御回路は遊技機内に配設されたＬＥＤの発光輝度制御を行う。ＬＥＤの発光輝度制御はＬＥＤに所定の周期で定電流を流し、所定の周期内において定電流を流すＰＷＭパルスのパルス幅を変化させることで発光輝度値を変化させる発光輝度制御が一般的である。このための定電流値でのＰＷＭパルス制御を行うためのＬＥＤ制御回路が必要であり、複数の数のＬＥＤ毎に、例えば、２４個のＬＥＤ毎に１つのＬＥＤ制御回路を備えて発光輝度制御するように構成されている。一般的に、遊技機内には数百個のＬＥＤが使用されていることから、遊技機内に配設されるＬＥＤ制御回路の数は数十個から百個個以上となる。ここで、制御装置は標準シリアルインターフェイスによって周辺回路と接続されるのが好ましく、従来は、制御装置と各ＬＥＤ制御回路との接続、さらにはＬＥＤ制御回路相互の接続は、Ｉ２Ｃシリアルインターフェイス、または、３線シリアルインターフェイス等の標準シリアルインターフェイスを用いて接続されていた。本実施形態では標準シリアルインターフェイスとして３線シリアルインターフェイスを用いており、以下においては３線シリアルインターフェイスを用いた構成について説明する。
<Connection interface between control device and LED control circuit>
Receiving the LED effect control information sent in this way, the LED control circuit controls the light emission brightness of the LEDs provided in the gaming machine. The light emission luminance control of the LED is generally light emission luminance control in which a constant current is supplied to the LED at a predetermined cycle and the light emission luminance value is changed by changing a pulse width of a PWM pulse for supplying the constant current within the predetermined cycle. . For this purpose, an LED control circuit for performing PWM pulse control at a constant current value is required. For example, one LED control circuit is provided for each of a plurality of LEDs, for example, for every 24 LEDs. It is configured to be. Generally, since several hundreds of LEDs are used in a gaming machine, the number of LED control circuits provided in the gaming machine is from several tens to more than one hundred. Here, the control device is preferably connected to the peripheral circuit by a standard serial interface. Conventionally, the connection between the control device and each LED control circuit, and further, the connection between the LED control circuits are performed using an I2C serial interface or The connection was made using a standard serial interface such as a three-wire serial interface. In the present embodiment, a three-wire serial interface is used as a standard serial interface, and a configuration using the three-wire serial interface will be described below.
数十個から百個もあるＬＥＤ制御回路の全てを制御装置と３線シリアルインターフェイスを用いて直接接続すると、制御装置には膨大な数の３線シリアルインターフェイスの接続線が必要となる。従って、１つあるいは数個のＬＥＤ制御回路を１段目のＬＥＤ制御回路として制御装置と直接接続し、残りのＬＥＤ制御回路を順次接続する。例えば、残りのいつくかを２段目のＬＥＤ制御回路として１段目のＬＥＤ制御回路に接続し、さらに残りのいくつかを３段目のＬＥＤ制御回路として２段目のＬＥＤ制御回路に接続するというように、順次接続（カスケード接続）することが良く行われる。このような接続構成とすることで、制御装置に設ける３線シリアルインターフェイスの接続線の数を抑制することが可能となる。 When all of the tens to hundreds of LED control circuits are directly connected to the control device using a three-wire serial interface, the control device requires an enormous number of connection lines for the three-wire serial interface. Therefore, one or several LED control circuits are directly connected to the control device as a first-stage LED control circuit, and the remaining LED control circuits are sequentially connected. For example, some of the remaining are connected to the first-stage LED control circuit as the second-stage LED control circuit, and some of the remaining are connected to the second-stage LED control circuit as the third-stage LED control circuit. As described above, connection (cascade connection) is often performed. With such a connection configuration, it is possible to reduce the number of connection lines of the three-line serial interface provided in the control device.
制御装置と周辺回路との接続は標準シリアルインターフェイスである３線シリアルインターフェイスを用いることを基本としている。３線シリアルインターフェイスはイネーブ
ル信号、クロック信号、データ信号のそれぞれを送信する３本の信号線を有する。既に説明したように、３線シリアルインターフェイスを用いてＬＥＤを駆動制御するための演出制御情報を送信すると、遊技機内の電磁部品からの誘導ノイズがイネーブル信号、クロック信号、データ信号のそれぞれの信号線に重畳され、信号が乱れる可能性がある。このため、制御装置と周辺回路との接続を３線シリアルインターフェイスに代えて誘導ノイズの影響を受け難い接続インターフェイスを用いることが考えられる。しかし、制御装置と周辺回路（例えば、モータ駆動回路３６ａ、スイッチ基板９０、表示用ランプ制御回路４７、ホッパー駆動回路５２、リール位置検出回路３７ａ，３７ｂ，３７ｃ、払出検出信号回路５３及び収納状態信号回路８７、等）との接続には、従来から３線シリアルインターフェイスが使用されているおり、制御装置から周辺回路への最初の接続（１段目の接続）は３線シリアルインターフェイスを使用するのが望ましい。このことから、例えば、１段目のＬＥＤ制御回路は制御装置と３線シリアルインターフェイスを用いて接続し、１段目のＬＥＤ制御回路と２段目以降のＬＥＤ制御回路とは、外部からの誘導ノイズの影響を受け難いＬＶＤＳインターフェイスを用いて接続するということが考えられる。ＬＶＤＳインターフェイスは低電圧差動信号であり、ＡＮＳＩ／ＴＩＡ／ＥＩＡ−６４４として主に画像情報の送受信用に標準化された規格である。クロック信号、データ信号のそれぞれの信号線を２線とし、２線の差動電圧で送信する。この場合、電磁部品からの誘導ノイズがクロック信号、データ信号のそれぞれの２線に同相で誘導されても、差動電圧であるクロック信号、データ信号は影響を受けないため、誤動作する可能性が低い。
The connection between the control device and peripheral circuits is based on the use of a three-wire serial interface, which is a standard serial interface. The three-wire serial interface has three signal lines for transmitting each of an enable signal, a clock signal, and a data signal. As described above, when the effect control information for driving and controlling the LED is transmitted using the three-wire serial interface, the induction noise from the electromagnetic components in the gaming machine causes the respective signal lines of the enable signal, the clock signal, and the data signal to be transmitted. And the signal may be disturbed. For this reason, it is conceivable to use a connection interface that is less susceptible to induced noise instead of the three-wire serial interface for the connection between the control device and the peripheral circuit. However, the control device and peripheral circuits (for example, the
以上説明したように、本実施形態では、制御装置と１段目のＬＥＤ制御回路との接続は３線シリアルインターフェイスを用いて接続し、１段目のＬＥＤ制御回路と２段目のＬＥＤ制御回路とはＬＶＤＳインターフェイスを用いて接続し、２段目以降の下位のＬＥＤ制御回路の相互接続はＬＶＤＳインターフェイスを用いて接続する構成としている。このような構成では、１段目のＬＥＤ制御回路は３線シリアルインターフェイスの入力端子とＬＶＤＳ信号の出力端子を有し、２段目以降のＬＥＤ制御回路はＬＶＤＳインターフェイスの入力端子とＬＶＤＳインターフェイスの出力端子を有することになる。この場合に、１つのＬＥＤ制御回路が１段目のＬＥＤ制御回路としても、２段目以降のＬＥＤ制御回路としても動作可能であるように構成すれば、同一構成のＬＥＤ制御回路を１段目のＬＥＤ制御回路としても、２段目以降のＬＥＤ制御回路としても使用可能となり好ましい。 As described above, in the present embodiment, the connection between the control device and the first-stage LED control circuit is performed using a three-wire serial interface, and the first-stage LED control circuit and the second-stage LED control circuit are connected. Is connected using an LVDS interface, and the interconnection of lower-order LED control circuits of the second and subsequent stages is connected using an LVDS interface. In such a configuration, the first-stage LED control circuit has an input terminal of a 3-wire serial interface and an output terminal of an LVDS signal, and the second and subsequent LED control circuits have an input terminal of the LVDS interface and an output of the LVDS interface. Will have terminals. In this case, if one LED control circuit is configured to be operable as both the first-stage LED control circuit and the second and subsequent LED control circuits, the same configuration of the first-stage LED control circuit can be used. This is preferable because it can be used as the LED control circuit of the above and also as the LED control circuit of the second and subsequent stages.
このように１段目としても２段目としても共用できる構成のＬＥＤ制御回路を図３に示している。以下、図３を用いて、このＬＥＤ制御回路ＬＣの構成を説明する。ＬＥＤ制御回路ＬＣは、図の左側に位置して、３線シリアルインターフェイスまたはＬＶＤＳインターフェイスの信号を受信する４本の入力端子ＤＣＩ１、ＤＣＩ２、ＤＤＩ１、ＤＤＩ２を備え、図の右側に位置して、ＬＶＤＳインターフェイスの信号を出力する４本の出力端子ＤＣＯ１、ＤＣＯ２、ＤＤＯ１、ＤＤＯ２を備える。さらに、左側に位置するモード指定端子ＭＯＤＥと、同じく左側に位置するアドレス照合のための入力端子Ａ５−Ａ０と、上側に位置する２４個のＬＥＤの発光輝度制御を行うための２４本の出力端子ＬＯＵＴ１〜ＬＯＵＴ２４とを備える。 FIG. 3 shows an LED control circuit having a configuration that can be shared by both the first stage and the second stage. Hereinafter, the configuration of the LED control circuit LC will be described with reference to FIG. The LED control circuit LC includes four input terminals DCI1, DCI2, DDI1, and DDI2 for receiving signals of the 3-wire serial interface or the LVDS interface, which is located on the left side of the figure. It has four output terminals DCO1, DCO2, DDO1, and DDO2 for outputting interface signals. Further, a mode designation terminal MODE located on the left side, input terminals A5-A0 for address comparison also located on the left side, and 24 output terminals for controlling light emission brightness of the 24 LEDs located on the upper side. LOUT1 to LOUT24.
ＬＶＤＳインターフェイスの信号を受信する場合には、ＬＥＤ制御回路ＬＣの４本の信号入力端子ＤＣＩ１、ＤＣＩ２、ＤＤＩ１、ＤＤＩ２から差動クロック信号および差動データ信号を受信する。差動入力端子ＤＣＩ１，ＤＣＩ２から受信した差動クロック信号が差動入力回路ＤＩＣ１に入力され、差動入力端子ＤＤＩ１、ＤＤＩ２から受信した差動データ信号が差動入力回路ＤＩＣ２に入力される。差動入力回路ＤＩＣ１、ＤＩＣ２のそれぞれは２線の入力端子の差動電圧を検出する回路である。差動入力回路ＤＩＣ１、ＤＩＣ２のそれぞれの出力はシフトレジスタＳＲ１のクロック端子、データ端子に入力される。シフトレジスタＳＲ１はクロック端子に入力されるクロック信号の立ち上がりエッジのタイミングでデータ端子に入力されたデータ信号をシフトレジスタの内部に取り込む、すな
わちデータ信号をラッチする。
When receiving a signal of the LVDS interface, a differential clock signal and a differential data signal are received from four signal input terminals DCI1, DCI2, DDI1, and DDI2 of the LED control circuit LC. The differential clock signals received from the differential input terminals DCI1 and DCI2 are input to the differential input circuit DIC1, and the differential data signals received from the differential input terminals DDI1 and DDI2 are input to the differential input circuit DIC2. Each of the differential input circuits DIC1 and DIC2 is a circuit for detecting a differential voltage of a 2-wire input terminal. The respective outputs of the differential input circuits DIC1 and DIC2 are input to the clock terminal and the data terminal of the shift register SR1. The shift register SR1 takes in the data signal input to the data terminal into the shift register at the timing of the rising edge of the clock signal input to the clock terminal, that is, latches the data signal.
４本の入力端子ＤＣＩ１、ＤＣＩ２、ＤＤＩ１、ＤＤＩ２の内の３本の入力端子ＤＣＩ１、ＤＣＩ２、ＤＤＩ１は３線シリアルインターフェイスの入力端子としても用いられるようになっている。３線シリアルインターフェイスの入力信号を受信する場合には、３本の入力端子ＤＣＩ１、ＤＣＩ２、ＤＤＩ１のそれぞれからクロック信号、イネーブル信号、データ信号を受信し、入力回路ＩＣ１、ＩＣ２、ＩＣ３のそれぞれに入力される。入力回路ＩＣ１、ＩＣ２、ＩＣ３のそれぞれの出力はシフトレジスタＳＲ２のクロック端子、イネーブル端子、データ端子に入力される。シフトレジスタＳＲ２はイネーブル端子がロー信号の状態である時に、クロック端子、データ端子に入力される信号を有効な信号と判断し、クロック端子に入力されるクロック信号の立ち上がりエッジのタイミングでデータ信号に入力されたデータ信号をシフトレジスタＳＲ２の内部に取り込む。すなわちデータ信号をラッチする。 Of the four input terminals DCI1, DCI2, DDI1, DDI2, three input terminals DCI1, DCI2, DDI1 are also used as input terminals of a three-wire serial interface. When receiving an input signal of the three-wire serial interface, a clock signal, an enable signal, and a data signal are received from each of the three input terminals DCI1, DCI2, and DDI1, and input to each of the input circuits IC1, IC2, and IC3. Is done. Outputs of the input circuits IC1, IC2, and IC3 are input to a clock terminal, an enable terminal, and a data terminal of the shift register SR2. When the enable terminal is in the low signal state, the shift register SR2 determines that the signals input to the clock terminal and the data terminal are valid signals, and converts the data signal at the timing of the rising edge of the clock signal input to the clock terminal. The input data signal is taken into the shift register SR2. That is, the data signal is latched.
シフトレジスタＳＲ１、ＳＲ２のクロック端子、データ端子の出力のそれぞれは図示のようにセレクタＳＥＬ１，ＳＥＬ２に接続されている。モード端子ＭＯＤＥはシフトレジスタＳＲ１、ＳＲ２に繋がって、これらにハイ信号およびロー信号のいずれかを供給する設定となっている。モード指定端子ＭＯＤＥをハイ信号に設定すると、セレクタＳＥＬ１、ＳＥＬ２のそれぞれはシフトレジスタＳＲ２からのクロック信号とデータ信号をセレクタＳＥＬ１、ＳＥＬ２の入力信号として選択する。モード端子ＭＯＤＥをロー信号に設定すると、セレクタＳＥＬ１、ＳＥＬ２のそれぞれはシフトレジスタＳＲ１からのクロック信号とデータ信号をセレクタＳＥＬ１、ＳＥＬ２の入力信号として選択する。 Outputs of the clock terminals and the data terminals of the shift registers SR1 and SR2 are connected to selectors SEL1 and SEL2, respectively, as shown. The mode terminal MODE is connected to the shift registers SR1 and SR2 and is set to supply either a high signal or a low signal thereto. When the mode designation terminal MODE is set to a high signal, each of the selectors SEL1 and SEL2 selects a clock signal and a data signal from the shift register SR2 as input signals of the selectors SEL1 and SEL2. When the mode terminal MODE is set to a low signal, each of the selectors SEL1 and SEL2 selects a clock signal and a data signal from the shift register SR1 as input signals of the selectors SEL1 and SEL2.
セレクタＳＥＬ１、ＳＥＬ２の出力端子はレジスタ回路ＬＤ１の入力端子と差動出力回路ＤＯＣ１、ＤＯＣ２の入力端子とに接続されている。セレクタＳＥＬ１、ＳＥＬ２から差動出力回路ＤＯＣ１、ＤＯＣ２に入力されたクロック信号とデータ信号は差動出力回路ＤＯＣ１、ＤＯＣ２によって差動クロック信号、差動データ信号に変換される。このため、差動出力回路ＤＯＣ１、ＤＯＣ２からの合計４本の出力端子はＬＶＤＳインターフェイスの信号を出力する。これにより出力端子ＤＣＯ１、ＤＣＯ２からは差動クロック信号を、出力端子ＤＤＯ１、ＤＤＯ２からは差動データ信号をＬＶＤＳ信号として出力するように構成されている。このように、ＬＥＤ制御回路は３線シリアルインターフェイス、またはＬＶＤＳインターフェイスの入力信号をＬＶＤＳインターフェイスの出力信号として出力する構成となっている。すなわち、３線シリアル−ＬＶＤＳ変化機能（第１変換機能と称する）とＬＶＤＳ−ＬＶＤＳ変換機能（第２変換機能と称する）とを有する構成となっている。 The output terminals of the selectors SEL1 and SEL2 are connected to the input terminal of the register circuit LD1 and the input terminals of the differential output circuits DOC1 and DOC2. Clock signals and data signals input to the differential output circuits DOC1 and DOC2 from the selectors SEL1 and SEL2 are converted into differential clock signals and differential data signals by the differential output circuits DOC1 and DOC2. Therefore, a total of four output terminals from the differential output circuits DOC1 and DOC2 output signals of the LVDS interface. Thus, the differential clock signal is output from the output terminals DCO1 and DCO2, and the differential data signal is output from the output terminals DDO1 and DDO2 as the LVDS signal. As described above, the LED control circuit is configured to output an input signal of the 3-wire serial interface or the LVDS interface as an output signal of the LVDS interface. That is, the configuration has a three-wire serial-LVDS change function (referred to as a first conversion function) and an LVDS-LVDS conversion function (referred to as a second conversion function).
前述のように、セレクタＳＥＬ１、ＳＥＬ２の出力端子はレジスタ回路ＬＤ１にも接続されている。レジスタ回路ＬＣ１は、入力端子ＤＣＩ１、ＤＣＩ２、ＤＤＩ１、ＤＤＩ２を介して３線シリアルインターフェイスまたはＬＶＤＳインターフェイスを用いて受信した演出制御情報を記憶する。演出制御情報はそれぞれのインターフェイスのデータ信号に含まれ、後述するように演出制御情報には、ＬＥＤ制御回路のデバイスアドレスを指定する情報、レジスタアドレスを指定する情報、発光輝度値を指定する情報が含まれ、それぞれがＲＥＧ１、ＲＥＧ２，ＲＥＧ３に記憶される。 As described above, the output terminals of the selectors SEL1 and SEL2 are also connected to the register circuit LD1. The register circuit LC1 stores the effect control information received through the input terminals DCI1, DCI2, DDI1, and DDI2 using the three-wire serial interface or the LVDS interface. The effect control information is included in the data signal of each interface, and as described later, the effect control information includes information specifying a device address of the LED control circuit, information specifying a register address, and information specifying a light emission luminance value. And stored in REG1, REG2, and REG3, respectively.
ＬＥＤ制御回路ＬＣはアドレス照合のための６本の入力端子Ａ５−Ａ０から設定される６ビットのアドレス情報と、演出制御情報に含まれるデバイスアドレス情報とを照合し、自らのＬＥＤ制御回路ＬＣの制御対象のＬＥＤを制御するための演出制御情報であるのか否かを判断する。レジスタ回路ＬＤ１のレジスタアドレス指定ＲＥＧ２は受信する演出制御情報をどのレジスタアドレスに記憶するのかを指定し、演出制御情報に含まれる発光輝度値情報はＲＥＧ２で指定されるアドレスに記憶される。レジスタ回路ＬＤ１に接続され
ているＰＷＭ制御回路ＬＤ２は、レジスタアドレスＲＥＧ２が指定するレジスタアドレスは２４本のＬＥＤ駆動端子ＬＯＵＴ１〜ＬＯＵＴ２４の出力端子を指定する。ＰＷＭ制御回路ＬＤ２は、発光輝度値情報に基づいてＰＷＭパルスのデューティ比に相当するＰＷＭパルスを作成する。定電流回路ＬＤ３は２４本のＬＥＤ駆動端子子ＬＯＵＴ１〜ＬＯＵＴ２４から出力するＰＷＭパルス信号の定電流値を設定する。これらのレジスタ回路ＬＤ１、ＰＷＭ制御回路ＬＤ２、定電流回路ＬＤ３の情報に基づいて、定電流ＰＷＭ出力端子ＬＤ４から２４本のＬＥＤ駆動端子ＬＯＵＴ１〜ＬＯＵＴ２４に定電流ＰＷＭパルス信号を出力して２４個のＬＥＤの発光輝度制御を行うように構成されている。
The LED control circuit LC collates the 6-bit address information set from the six input terminals A5-A0 for address collation with the device address information included in the effect control information. It is determined whether it is effect control information for controlling the LED to be controlled. The register address designation REG2 of the register circuit LD1 designates which register address to store the effect control information to be received, and the light emission luminance value information included in the effect control information is stored at the address specified by REG2. In the PWM control circuit LD2 connected to the register circuit LD1, the register address specified by the register address REG2 specifies the output terminals of the 24 LED drive terminals LOUT1 to LOUT24. The PWM control circuit LD2 creates a PWM pulse corresponding to the duty ratio of the PWM pulse based on the light emission luminance value information. The constant current circuit LD3 sets a constant current value of the PWM pulse signal output from the 24 LED drive terminals LOUT1 to LOUT24. Based on the information of the register circuit LD1, the PWM control circuit LD2, and the constant current circuit LD3, a constant current PWM pulse signal is output from the constant current PWM output terminal LD4 to the 24 LED drive terminals LOUT1 to LOUT24 to generate 24 pulse signals. It is configured to control the light emission luminance of the LED.
＜ＬＥＤ制御回路＞
以上のように構成されたＬＥＤ制御回路の入力端子からの信号受信、出力端子からの信号出力の詳細動作を説明する。例えば、制御装置ＣＤ（主制御基板６８、サブメイン制御基板７０Ａ）の近傍に配設されている表示用ランプ４６ａ、４６ｈ、４６ｊのＬＥＤを駆動するためのＬＥＤ制御回路（表示用ランプ制御回路４７の一部）は、制御装置ＣＤに直接接続される１段目のＬＥＤ制御回路ＬＣ１として（図４参照）、３線シリアルインターフェイスを用いて制御装置ＣＤと接続されている。制御装置ＣＤと離れた位置に配設されるＬＥＤ制御回路、例えば、残りの表示用ランプ４６ｂ，４６ｃ，４６ｄ，４６ｅ、４６ｆの発光輝度制御を行うＬＥＤ制御回路は２段目以降のＬＥＤ制御回路ＬＣ２、ＬＣ３、等として用いられる。このときは、ＬＶＤＳインターフェイスを用いて、１段目のＬＥＤ制御回路に２段目のＬＥＤ制御回路、２段目のＬＥＤ制御回路に３段目のＬＥＤ制御回路と、順次上位から下位のＬＥＤ制御回路が接続される。なお、これらの１段目、２段目のＬＥＤ制御回路ＬＣ２、ＬＣ３は図２では表示用ランプ制御回路４７として図示されている。
<LED control circuit>
The detailed operation of receiving a signal from the input terminal and outputting a signal from the output terminal of the LED control circuit configured as described above will be described. For example, an LED control circuit (display lamp control circuit 47) for driving the LEDs of the
以上説明したように、ＬＥＤ制御回路ＬＣは３線シリアルインターフェイスを入力インターフェイスとし、ＬＶＤＳインターフェイスを出力インターフェイスとする３線シリアル−ＬＶＤＳ変換機能（第１変換機能）と、ＬＶＤＳインターフェイスを入力インターフェイスとし、ＬＶＤＳインターフェイスを出力インターフェイスとするＬＶＤＳ−ＬＶＤＳ変換機能（第２変換機能）とを有している。そして、ＬＥＤ制御回路ＬＣを１段目のＬＥＤ制御回路ＬＣ１として動作させる場合には第１変換機能が使用され、２段目以降のＬＥＤ制御回路ＬＣ２、ＬＣ３、等として動作させる場合には第２変換機能が使用される。 As described above, the LED control circuit LC has a 3-wire serial-LVDS conversion function (first conversion function) using a 3-wire serial interface as an input interface and an LVDS interface as an output interface, an LVDS interface as an input interface, and an LVDS interface. It has an LVDS-LVDS conversion function (second conversion function) using the interface as an output interface. When the LED control circuit LC is operated as the first-stage LED control circuit LC1, the first conversion function is used. A conversion function is used.
ＬＥＤ制御回路ＬＣの第１変換機能は、図３に図示するモード指定端子ＭＯＤＥをハイ信号に設定することにより発揮する。３線シリアルインターフェイス信号のクロック信号入力端子ＳＣＬＫに入力されたクロック信号は入力回路ＩＣ１に入力され、イネーブル信号入力端子ＳＥＮに入力されたイネーブル信号は入力回路ＩＣ２に入力され、データ信号入力端子ＳＤに入力されたデータ信号は入力回路ＩＣ３に入力される。入力回路ＩＣ１、ＩＣ２、ＩＣ３の出力はシフトレジスタＳＲ２のクロック端子、イネーブル端子、データ端子に入力される。ここで、モード指定端子ＭＯＤＥはハイ信号に設定されているため、セレクタＳＥＬ１、セレクタＳＥＬ２のそれぞれには、シフトレジスタＳＲ２からのクロック信号と、データ信号が選択されて入力される。 The first conversion function of the LED control circuit LC is exerted by setting the mode designation terminal MODE shown in FIG. 3 to a high signal. The clock signal input to the clock signal input terminal SCLK of the 3-wire serial interface signal is input to the input circuit IC1, the enable signal input to the enable signal input terminal SEN is input to the input circuit IC2, and the data signal input terminal SD The input data signal is input to the input circuit IC3. Outputs of the input circuits IC1, IC2, and IC3 are input to a clock terminal, an enable terminal, and a data terminal of the shift register SR2. Here, since the mode designation terminal MODE is set to the high signal, the clock signal and the data signal from the shift register SR2 are selected and input to each of the selectors SEL1 and SEL2.
ＬＥＤ制御回路ＬＣの第２変換機能は、図３に図示するモード指定端子ＭＯＤＥをロー信号に設定することにより発揮する。ＬＶＤＳインターフェイスの差動クロック信号入力端子ＤＣＩ１、ＤＣＩ２に入力された差動クロック信号は差動入力回路ＤＩＣ１に入力され、差動データ信号入力端子ＤＤＩ１、ＤＤＩ２に入力された差動データ信号は差動入力回路ＤＩＣ２に入力される。差動入力回路ＤＩＣ１、ＤＩＣ２の出力はシフトレジスタＳＲ１のクロック端子、データ端子に入力される。ここでモード指定端子はロー信号に設定されているため、セレクタＳＥＬ１、ＳＥＬ２のそれぞれには、シフトレジスタＳＲ１からのクロック信号と、データ信号が選択されて入力される。 The second conversion function of the LED control circuit LC is exerted by setting the mode designation terminal MODE shown in FIG. 3 to a low signal. The differential clock signal input to the differential clock signal input terminals DCI1 and DCI2 of the LVDS interface is input to the differential input circuit DIC1, and the differential data signal input to the differential data signal input terminals DDI1 and DDI2 is differential. Input to the input circuit DIC2. Outputs of the differential input circuits DIC1 and DIC2 are input to a clock terminal and a data terminal of the shift register SR1. Here, since the mode designation terminal is set to the low signal, the clock signal and the data signal from the shift register SR1 are selected and input to each of the selectors SEL1 and SEL2.
ＬＥＤ制御回路ＬＣの第１変換機能が使用される場合であっても、第２変換機能が使用される場合であっても、ＬＥＤ制御回路ＬＣはＬＶＤＳインターフェイスの差動クロック信号と差動データ信号を出力する。具体的にはセレクタＳＥＬ１、セレクタＳＥＬ２に入力された３線シリアルインターフェイス、または、ＬＶＤＳインターフェイスのクロック信号とデータ信号のそれぞれが、セレクタＳＥＬ１、セレクタＳＥＬ２から差動出力回路ＤＯＣ１、ＤＯＣ２に入力される。差動出力回路ＤＯＣ１は差動クロック信号出力端子ＤＣＯ１、ＤＣＯ２から差動クロック信号を出力し、差動出力回路ＤＯＣ２は差動データ信号出力端子ＤＤＯ１、ＤＤＯ２から差動データ信号を出力する。これらの差動クロック信号、差動データ信号はＬＥＤ制御回路内のシフトレジスタＳＲ１、ＳＲ２、セレクタＳＥＬ１、ＳＥＬ２を経由して差動出力回路ＤＣＯ１、ＤＣＯ２から出力される信号であり、３線シリアルインターフェイス、あるいは、ＬＶＤＳインターフェイスの入力端子の信号が仮に誘導ノイズが重畳された信号であっても、波形整形された差動クロック信号、差動データ信号として出力される信号である。また３線シリアルインターフェイス、あるいは、ＬＶＤＳインターフェイスの入力端子のクロック信号、データ信号より遅延した時間で出力される差動クロック信号、差動データ信号を出力する。すなわち、第１変換機能では３線シリアルインターフェイスの入力信号が波形整形されてＬＶＤＳインターフェイスの出力信号として出力される３線−２線ブリッジ機能として動作し、第２変換機能では、ＬＶＤＳインターフェイスの入力信号が波形整形されてＬＶＤＳインターフェイスの出力信号として出力される２線−２線リピータ機能として動作する。 Regardless of whether the first conversion function of the LED control circuit LC is used or the second conversion function is used, the LED control circuit LC outputs the differential clock signal and the differential data signal of the LVDS interface. Is output. Specifically, clock signals and data signals of the 3-wire serial interface or the LVDS interface input to the selectors SEL1 and SEL2 are input to the differential output circuits DOC1 and DOC2 from the selectors SEL1 and SEL2. The differential output circuit DOC1 outputs a differential clock signal from differential clock signal output terminals DCO1 and DCO2, and the differential output circuit DOC2 outputs a differential data signal from differential data signal output terminals DDO1 and DDO2. These differential clock signals and differential data signals are signals output from the differential output circuits DCO1 and DCO2 via shift registers SR1 and SR2 and selectors SEL1 and SEL2 in the LED control circuit, and are a three-wire serial interface. Alternatively, even if the signal at the input terminal of the LVDS interface is a signal on which induction noise is superimposed, the signal is output as a waveform-shaped differential clock signal or differential data signal. It also outputs a differential clock signal and a differential data signal that are output at a time delayed from the clock signal and data signal of the input terminal of the 3-wire serial interface or the LVDS interface. That is, the first conversion function operates as a three-wire to two-wire bridge function in which the input signal of the three-wire serial interface is shaped and output as an output signal of the LVDS interface, and the second conversion function operates as the input signal of the LVDS interface. Operate as a two-wire / two-wire repeater function in which the waveform is shaped and output as an output signal of the LVDS interface.
以上説明したように、本実施形態のＬＥＤ制御回路ＬＣは、モード指定端子ＭＯＤＥをハイ信号、または、ロー信号に設定することによって、第１変換機能を動作させて１段目のＬＥＤ制御回路ＬＣ１として使用可能であり、第２変換機能を動作させて２段目以降のＬＥＤ制御回路ＬＣ２、ＬＣ３、等として使用可能であるように構成されている。なお、ＬＥＤ制御回路を第１変換機能で動作させる場合にモード指定端子ＭＯＤＥはロー信号に、第２変換機能で動作させる場合に、モード指定端子ＭＯＤＥをハイ信号に設定するように構成してもよい。 As described above, the LED control circuit LC of the present embodiment operates the first conversion function by setting the mode designation terminal MODE to a high signal or a low signal, and thereby operates the first-stage LED control circuit LC1. It is configured to operate as the second conversion function and to be usable as the second and subsequent LED control circuits LC2, LC3, and the like. Note that, even when the LED control circuit is operated by the first conversion function, the mode designation terminal MODE is set to a low signal, and when the LED control circuit is operated by the second conversion function, the mode designation terminal MODE is set to a high signal. Good.
＜制御装置とＬＥＤ制御回路の間の接続構成＞
図４を用いて制御装置ＣＤと１段目のＬＥＤ制御回路ＬＣ１との第１の接続形態例を説明する。制御装置ＣＤは３線シリアルインターフェイスで周辺回路と接続されるので、この例では制御装置ＣＤと複数のＬＥＤ制御回路が並列になって３線シリアルインターフェイスで直接接続されている。この接続形式をマルチドロップ接続といい、これらのＬＥＤ制御回路を１段目のＬＥＤ制御回路ＬＣ１と称する。前述のように３線シリアルインターフェイスは電磁部品からの誘導ノイズの影響を受けやすいので、できる限り制御装置ＣＤの近傍に配設したり、電磁部品から離れて通るように配設したりするのが望ましい。前述のように、ＬＥＤ制御回路ＬＣ１の入力端子ＤＣＩ１，ＤＣＩ２，ＤＤＩ１に３線シリアルインターフェイス接続されると、図３を用いて説明したように、制御装置ＣＤから送られてくる制御信号に基づいて、それぞれのＬＥＤ制御回路ＬＣ１のＬＥＤ駆動端子ＬＯＵＴ１〜ＬＯＵＴ２４から対応するＬＥＤに発光駆動信号が送られ、それらＬＥＤの発光制御が行われる。さらに、各ＬＥＤ制御回路ＬＣ１の出力端子ＤＣＯ１，ＤＣＯ２，ＤＤＯ１，ＤＤＯ２からＬＶＤＳ信号が後段側のＬＥＤ制御回路に送られるようになっている。このことから分かるように、ここに示す複数の１段目のＬＥＤ制御回路ＬＣ１は、モード指定端子ＭＯＤＥをハイ信号として第１変換機能（３線シリアル−ＬＶＤＳ変換機能）を発揮するようにして用いられる。図４では、複数個の１段目のＬＥＤ制御回路ＬＣ１が制御装置ＣＤに接続される構成（マルチドロップ接続の構成）としているが、１個の１段目のＬＥＤ制御回路ＬＣ１が制御装置ＣＤに接続される構成であってもよい。
<Connection configuration between control device and LED control circuit>
A first connection example of the control device CD and the first-stage LED control circuit LC1 will be described with reference to FIG. Since the control device CD is connected to the peripheral circuits by a three-wire serial interface, in this example, the control device CD and a plurality of LED control circuits are connected in parallel and directly connected by the three-wire serial interface. This connection form is called a multi-drop connection, and these LED control circuits are called a first-stage LED control circuit LC1. As described above, the three-wire serial interface is easily affected by induction noise from electromagnetic components. Therefore, the three-line serial interface should be disposed as close as possible to the control device CD or as far as possible from the electromagnetic components. desirable. As described above, when the three-line serial interface is connected to the input terminals DCI1, DCI2, and DDI1 of the LED control circuit LC1, based on the control signal sent from the control device CD as described with reference to FIG. A light emission drive signal is sent from the LED drive terminals LOUT1 to LOUT24 of each LED control circuit LC1 to the corresponding LED, and the light emission of these LEDs is controlled. Further, an LVDS signal is sent from the output terminals DCO1, DCO2, DDO1, and DDO2 of each LED control circuit LC1 to the subsequent LED control circuit. As can be understood from this, the plurality of first-stage LED control circuits LC1 shown here are used by using the mode designation terminal MODE as a high signal to perform the first conversion function (3-wire serial-LVDS conversion function). Can be In FIG. 4, a plurality of first-stage LED control circuits LC1 are connected to the control device CD (a configuration of multi-drop connection). However, one first-stage LED control circuit LC1 is connected to the control device CD. May be connected.
次に、図５を用いて、制御装置ＣＤおよび１段目のＬＥＤ制御回路ＬＣ１に加えて、２
段目のＬＥＤ制御回路ＬＣ２が接続される構成を説明する。ここでは、制御装置ＣＤの基板（図２における主制御基板６０、サブメイン制御基板７０Ａ）に１段目のＬＥＤ制御回路ＬＣ１を配設した例を示している。制御装置ＣＤと１段目のＬＥＤ制御回路ＬＣ１は、図４と同様に３線シリアルインターフェイスを用いて接続される。そして、制御装置ＣＤの基板上の１段目のＬＥＤ制御回路ＬＣ１は、複数の２段目のＬＥＤ制御回路ＬＣ２にＬＶＤＳインターフェイスを用いてマルチドロップ接続され、これら２段目のＬＥＤ制御回路ＬＣ２のそれぞれから、図示しない下位のＬＥＤ制御回路にＬＶＤＳインターフェイスを用いて接続される。図５の構成では、１段目のＬＥＤ制御回路ＬＣ１は、モード指定端子ＭＯＤＥをハイ信号として第１変換機能（３線シリアル−ＬＶＤＳ変換機能）を発揮するようにして用いられ、複数の２段目のＬＥＤ制御回路ＬＣ２は、モード指定端子ＭＯＤＥをロー信号として第２変換機能（ＬＶＤＳ−ＬＶＤＳ変換機能）を発揮するようにして用いられる。なお、これら各ＬＥＤ制御回路ＬＣ１，ＬＣ２は、制御装置ＣＤから送られてくる制御信号に基づいて、それぞれのＬＥＤ駆動端子ＬＯＵＴ１〜ＬＯＵＴ２４から対応するＬＥＤに発光駆動信号が送られ、それらＬＥＤの発光制御が行われる。
Next, referring to FIG. 5, in addition to the control device CD and the first-stage LED control circuit LC1,
The configuration in which the LED control circuit LC2 at the stage is connected will be described. Here, an example is shown in which the first-stage LED control circuit LC1 is provided on the board of the control device CD (the
＜複数のＬＥＤ制御回路間の相互接続＞
図６を用いて、図４および図５で示した１段目のＬＥＤ制御回路ＬＣ１に、複数段のＬＥＤ制御回路ＬＣ（第２段目〜第５段目のＬＥＤ制御回路ＬＣ２〜ＬＣ５）を順次接続する接続構成例を説明する。これを図１に示した表示用ランプ４６ａ〜４６ｈ，４６ｊを例にして説明する。表示用ランプ４６ｈが制御装置ＣＤ（主制御基板６０）の近傍に配設され、電磁部品からの誘導ノイズの影響をほぼ受けない位置にあるため、表示用ランプ４６ｈの発光輝度制御を行うＬＥＤ制御回路ＬＣを１段目のＬＥＤ制御回路ＬＣ１として用い、制御装置ＣＤと３線シリアルインターフェイスを用いて接続する。すなわち、このＬＥＤ制御回路ＬＣ１は、モード指定端子ＭＯＤＥをハイ信号として第１変換機能（３線シリアル−ＬＶＤＳ変換機能）を発揮するようにして用いる。表示用ランプ４６ａ，４６ｊは表示用ランプ４６ｈから同じ程度の距離だけ離れて配設されているので、表示用ランプ４６ａ、４６ｈのそれぞれを制御するＬＥＤ制御回路を２段目のＬＥＤ制御回路ＬＣ２とし、ＬＥＤ制御回路ＬＣ１とそれぞれマルチドロップ接続している。一方、中パネルアセンブリ２０の右側周辺部に配置された表示用ランプ４６ｃ、４６ｅ、４６ｆ、４６ｇを制御するＬＥＤ制御回路は、ＬＥＤ制御回路ＬＣ２から、順次、カスケード接続して３段目〜５段目のＬＥＤ制御回路ＬＣ３〜ＬＣ５としている。この場合、３段目〜５段目のＬＥＤ制御回路ＬＣ３〜ＬＣ５は、モード指定端子ＭＯＤＥをロー信号として第２変換機能（ＬＶＤＳ−ＬＶＤＳ変換機能）を発揮するようにして用いられる。この場合においても、各ＬＥＤ制御回路ＬＣ１〜ＬＣ５は、制御装置ＣＤから送られてくる制御信号に基づいて、それぞれのＬＥＤ駆動端子ＬＯＵＴ１〜ＬＯＵＴ２４から対応するＬＥＤに発光駆動信号が送られ、それらＬＥＤの発光制御が行われる。
<Interconnection between multiple LED control circuits>
Referring to FIG. 6, a plurality of LED control circuits LC (second to fifth-stage LED control circuits LC2 to LC5) are added to first-stage LED control circuit LC1 shown in FIGS. A connection configuration example for sequentially connecting will be described. This will be described with reference to the
以上においては、表示用ランプ４６ａ〜４６ｈ，４６ｊの発光制御接続構成を例にして説明しており、この場合には図６の第１段目〜第５段目のＬＥＤ制御回路ＬＣ１〜ＬＣ５は、図２に示す表示用ランプ制御回路４７に対応する。これと同様な構成がランプ制御回路１８でも用いられ、図６の１段目〜５段目のＬＥＤ制御回路ＬＣ１〜ＬＣ５がランプ制御回路１８を構成し、これらにより演出ランプ、飾りランプ、バックランプの発光制御が行われる。
In the above, the light emission control connection configuration of the
図６では、１段目のＬＥＤ制御回路ＬＣ１に２段目以降のＬＥＤ制御回路ＬＣ２、ＬＣ３、等をマルチドロップ接続、および、カスケード接続する接続構成を説明したが、２段目以降のＬＥＤ制御回路ＬＣの接続構成は、図６に図示した接続構成に限定されない。例えば、複数の２段目のＬＥＤ制御回路ＬＣ２は比較的近い位置に配設され、３段目、４段目のＬＥＤ制御回路ＬＣ３、ＬＣ４は相互に離れた位置に配設されることがある。このような場合には、比較的近い位置に配設されている複数の２段目のＬＥＤ制御回路ＬＣ２を
マルチドロップ接続し、相互に離れた位置に配設される３段目、４段目のＬＥＤ制御回路ＬＣ３、ＬＣ４は順次カスケード接続する、というように、マルチドロップ接続とカスケード接続を適宜組み合わせて、ＬＥＤ制御回路ＬＣを相互に接続することが好ましい。
In FIG. 6, the connection configuration in which the second-stage LED control circuits LC2, LC3, and the like are connected to the first-stage LED control circuit LC1 by multidrop connection and cascade connection has been described. The connection configuration of the circuit LC is not limited to the connection configuration illustrated in FIG. For example, the plurality of second-stage LED control circuits LC2 may be arranged at relatively close positions, and the third-stage and fourth-stage LED control circuits LC3 and LC4 may be arranged at positions separated from each other. . In such a case, a plurality of second-stage LED control circuits LC2 arranged relatively close to each other are connected by multi-drop connection, and the third-stage and fourth-stage LED control circuits LC2 arranged at positions separated from each other are connected. It is preferable that the LED control circuits LC3 and LC4 are sequentially connected in cascade, and the LED control circuits LC are connected to each other by appropriately combining multi-drop connection and cascade connection.
＜３線シリアルインターフェイスとＬＶＤＳインターフェイスとの間の信号変換＞
３線シリアルインターフェイスとＬＶＤＳインターフェイスとでは信号形式が異なる。図７−図１０を用いて、演出制御情報をそれぞれの信号形式を用いて送信する方法を説明する。モード指定端子ＭＯＤＥをハイ信号として第１変換機能（３線シリアル−ＬＶＤＳ変換機能）を発揮するようにして用いられる１段目のＬＥＤ制御回路ＬＣ１による信号変換や、モード指定端子ＭＯＤＥをロー信号として第２変換機能（ＬＶＤＳ−ＬＶＤＳ変換機能）を発揮するようにして用いられる２段目以降のＬＥＤ制御回路ＬＣ２〜による信号変換について図７−図１０を用いて説明する。
<Signal conversion between 3-wire serial interface and LVDS interface>
The signal format differs between the 3-wire serial interface and the LVDS interface. A method of transmitting the effect control information using the respective signal formats will be described with reference to FIGS. The signal conversion by the first-stage LED control circuit LC1 used to exhibit the first conversion function (three-wire serial-LVDS conversion function) with the mode designation terminal MODE as a high signal and the mode designation terminal MODE as a low signal Signal conversion by the second and subsequent LED control circuits LC2 used to exhibit the second conversion function (LVDS-LVDS conversion function) will be described with reference to FIGS.
＜３線シリアルインターフェイス＞
本実施形態では制御装置ＣＤは遊技機内の複数のＬＥＤ制御回路ＬＣのそれぞれが制御するＬＥＤの発光輝度情報を演出制御情報として送信する。図２に示した表示用ランプ制御回路４７の場合には、制御装置ＣＤは全ての表示用ランプ４６ａ〜４６ｈ，４６ｊに用いられるＬＥＤの発光輝度情報を表示用ランプ制御回路４７に送信する。この表示用ランプ制御回路が図６に示した接続構成であるとして説明すると、表示用ランプ４６ａ〜４６ｈ，４６ｊの全てのＬＥＤの発光制御を行うＬＥＤ制御回路ＬＣ１〜ＬＣ５が発光輝度制御を行うための演出制御情報を、まず１段目のＬＥＤ制御回路ＬＣ１に送信する。この演出制御情報は、３線シリアルインターフェイスを用いて、制御装置ＣＤから１段目のＬＥＤ制御回路ＬＣ１に送信する。
<3-wire serial interface>
In the present embodiment, the control device CD transmits, as effect control information, emission luminance information of the LEDs controlled by each of the plurality of LED control circuits LC in the gaming machine. In the case of the display
３線シリアルインターフェイスではイネーブル信号線、クロック信号線、データ信号線の３種類の信号線が使用される。イネーブル信号線はクロック信号線、データ信号線に有効な信号が入力されることを示す信号である。具体的には、図７に図示するように、イネーブル信号線にロー信号のイネーブル信号が送信されている間、クロック信号線、データ信号線に有効なクロック信号、データ信号が送信されていることを示す。演出制御情報はデータ信号線上に１ビットずつ送信される。図７に図示した例では、第１バイトを構成する８ビットのデータがｂｉｔ７からｂｉｔ０の順で送信され、続いて、第２バイトを構成する８ビットのデータが送信され、最終バイトのｂｉｔ０までのデータ信号が送信される。クロック信号線上にはロー信号とハイ信号が一定のクロック周期で繰り返すクロック信号が送信される。クロック信号がロー信号からハイ信号に変化する立ち上がりエッジの時間における、データ信号線上で送信されているデータ信号の状態がデータ信号としてＬＥＤ制御回路の中でラッチされる。すなわち、データ信号線がハイ信号であれば、データ１として、データ信号線がロー信号であればデータ０としてＬＥＤ制御回路の中でラッチされる。なお、データ信号線上で送信される演出制御情報の詳細は後段で説明する。
In a three-wire serial interface, three types of signal lines, an enable signal line, a clock signal line, and a data signal line, are used. The enable signal line is a signal indicating that a valid signal is input to the clock signal line and the data signal line. Specifically, as shown in FIG. 7, while the enable signal of the low signal is being transmitted to the enable signal line, the valid clock signal and the data signal are being transmitted to the clock signal line and the data signal line. Is shown. The effect control information is transmitted one bit at a time on the data signal line. In the example shown in FIG. 7, 8-bit data constituting the first byte is transmitted in the order of bit7 to bit0, followed by 8-bit data constituting the second byte, and is transmitted up to bit0 of the last byte. Is transmitted. A clock signal in which a low signal and a high signal are repeated at a constant clock cycle is transmitted on the clock signal line. The state of the data signal transmitted on the data signal line at the time of the rising edge when the clock signal changes from the low signal to the high signal is latched as a data signal in the LED control circuit. That is, when the data signal line is a high signal, the data is latched as
制御装置ＣＤからの３線シリアルインターフェイスのイネーブル信号線、クロック信号線、データ信号線は、図３に図示するＬＥＤ制御回路ＬＣの入力端子ＤＣＩ１，ＤＣＩ２，ＤＤＩ１からイネーブル信号入力端子ＳＥＮ、クロック信号入力端子ＳＣＬＫ、データ信号入力端子ＳＤに接続されている。イネーブル信号入力端子ＳＥＮのイネーブル信号がハイ信号からロー信号に変化すると、入力回路ＩＣ２を経由してシフトレジスタＳＲ２のイネーブル信号端子がロー信号に設定される。シフトレジスタＳＲ２はイネーブル信号端子がロー信号に設定されると、クロック信号入力端子ＳＣＬＫ、データ信号入力端子ＳＤに入力されたクロック信号、データ信号のそれぞれは、入力回路ＩＣ１、ＩＣ３のそれぞれを経由してシフトレジスタＳＲ２のクロック信号端子、データ信号端子に入力される。ここで、シフトレジスタＳＲ２のクロック信号端子のクロック信号の立ち上がりエッジのタイミングにおけるシフトレジスタＳＲ２のデータ信号端子のデータ信号がデータ信号と
してシフトレジスタＳＲ２に取り込まれる。このように、シフトレジスタＳＲ２にデータ信号が入力されて取り込まれることを、データ信号をラッチすると表現する。
The enable signal line, the clock signal line, and the data signal line of the 3-wire serial interface from the control device CD are connected from the input terminals DCI1, DCI2, and DDI1 of the LED control circuit LC shown in FIG. The terminal SCLK is connected to the data signal input terminal SD. When the enable signal of the enable signal input terminal SEN changes from the high signal to the low signal, the enable signal terminal of the shift register SR2 is set to the low signal via the input circuit IC2. In the shift register SR2, when the enable signal terminal is set to the low signal, the clock signal input terminal SCLK and the clock signal and the data signal input to the data signal input terminal SD respectively pass through the input circuits IC1 and IC3. Input to the clock signal terminal and the data signal terminal of the shift register SR2. Here, the data signal at the data signal terminal of the shift register SR2 at the timing of the rising edge of the clock signal at the clock signal terminal of the shift register SR2 is taken into the shift register SR2 as a data signal. In this manner, inputting and taking in a data signal into the shift register SR2 is referred to as latching the data signal.
＜ＬＶＤＳインターフェイス＞
図８を用いてＬＶＤＳインターフェイスの入力端子の信号入力を説明する。上述のように、制御装置ＣＤから１段目のＬＥＤ制御回路ＬＣ１に３線シリアルインターフェイスを用いて、遊技機内の全てのＬＥＤ制御回路ＬＣが制御するＬＥＤの演出制御情報が送信される。１段目のＬＥＤ制御回路ＬＣ１はモード指定端子ＭＯＤＥをハイ信号として第１変換機能（３線シリアル−ＬＶＤＳ変換機能）を発揮するようにして用いられるようになっており、１段目のＬＥＤ制御回路ＬＣ１から２段目以降の下位のＬＥＤ制御回路ＬＣ２、ＬＣ３、等に対してＬＶＤＳインターフェイスを用いて、制御装置ＣＤが送信した演出制御情報が順次送信される。ＬＶＤＳインターフェイスでは、それぞれ２線の差動クロック信号線、差動データ信号線を用いてそれぞれ差動クロック信号、差動データ信号が送信される。
<LVDS interface>
The signal input of the input terminal of the LVDS interface will be described with reference to FIG. As described above, the control effect of LED controlled by all the LED control circuits LC in the gaming machine is transmitted from the control device CD to the first-stage LED control circuit LC1 using the three-wire serial interface. The first-stage LED control circuit LC1 is used by using the mode designation terminal MODE as a high signal so as to exhibit a first conversion function (3-wire serial-LVDS conversion function). The effect control information transmitted by the control device CD is sequentially transmitted from the circuit LC1 to the second and lower LED control circuits LC2, LC3, etc., using the LVDS interface. In the LVDS interface, a differential clock signal and a differential data signal are transmitted using two differential clock signal lines and two differential data signal lines, respectively.
これを図３のＬＥＤ制御回路ＬＣを参照して説明すると、第１変換機能（３線シリアル−ＬＶＤＳ変換機能）を発揮する１段目のＬＥＤ制御回路ＬＣ１の場合には、入力端子ＤＣＩ１，ＤＣＩ２，ＤＤＩ１に入力された３線シリアル信号がここでＬＶＤＳ信号に変換され、差動クロック信号出力端子ＤＣＯ１、ＤＣＯ２と差動データ信号出力端子ＤＤＯ１、ＤＤＯ２からＬＶＤＳインターフェイスの差動クロック信号線、差動データ信号線にＬＶＤＳ信号となった演出制御情報が出力される。第２変換機能（ＬＶＤＳ−ＬＶＤＳ変換機能）を発揮する２段目のＬＥＤ制御回路ＬＣ２においては、上記の差動クロック信号線、差動データ信号線が、図３のＬＥＤ制御回路ＬＣの差動クロック信号入力端子ＤＣＩ１、ＤＣＩ２および差動データ信号入力端子ＤＤＩ１、ＤＤＩ２に接続されている。ＬＶＤＳインターフェイスは低電圧差動信号であるため、差動クロック信号線、差動データ信号線のそれぞれの２線の信号線の間の差動電圧が有効な差動クロック信号、差動データ信号となる。 This will be described with reference to the LED control circuit LC of FIG. 3. In the case of the first-stage LED control circuit LC1 that performs the first conversion function (3-wire serial-LVDS conversion function), the input terminals DCI1 and DCI2 , DDI1 is converted into an LVDS signal here, and the differential clock signal output terminals DCO1 and DCO2 and the differential data signal output terminals DDO1 and DDO2 are connected to the differential clock signal line of the LVDS interface. The effect control information that has become an LVDS signal is output to the data signal line. In the second-stage LED control circuit LC2 exhibiting the second conversion function (LVDS-LVDS conversion function), the differential clock signal line and the differential data signal line are connected to the differential of the LED control circuit LC in FIG. The clock signal input terminals DCI1 and DCI2 are connected to the differential data signal input terminals DDI1 and DDI2. Since the LVDS interface is a low-voltage differential signal, a differential clock signal and a differential data signal in which a differential voltage between two signal lines of a differential clock signal line and a differential data signal line are effective are used. Become.
図８は差動クロック信号線、差動データ信号線の２本の信号線の間の差動電圧を示す。ＬＶＤＳインターフェイスでは、３線シリアルインターフェイスと異なりイネーブル信号が使用されない。このため、有効なクロック信号、データ信号が送信される時間を示すために、ヘッダ条件と最終クロック信号を示す信号が使用される。ヘッダ条件は、差動クロック信号入力端子ＤＣＩ１、ＤＣＩ２がハイ信号の状態において、差動データ信号入力端子ＤＤＩ１、ＤＤＩ２がハイ信号からロー信号に変化する信号である。ヘッダ条件に続いて、差動クロック信号、差動データ信号が入力される。演出制御情報は差動データ信号線上に１ビットずつ送信される。図８に図示した例では、第１バイトを構成する８ビットのデータがｂｉｔ７からｂｉｔ０の順で送信され、続いて、第２バイトを構成する８ビットのデータが送信され、最終バイトのｂｉｔ０までのデータ信号が送信される。差動クロック信号線上にはロー信号とハイ信号が一定のクロック周期で繰り返すクロック信号が送信される。３線シリアルインターフェイスの入力端子から入力された差動クロック信号と差動データ信号は、前述のように、シフトレジスタＳＲ２のクロック信号端子、データ信号端子に入力され、クロック信号がロー信号からハイ信号に変化する立ち上がりエッジの時間におけるデータ信号の状態が、データ信号としてシフトレジスタＳＲ１においてラッチされる。 FIG. 8 shows a differential voltage between two signal lines of a differential clock signal line and a differential data signal line. In the LVDS interface, unlike the 3-wire serial interface, no enable signal is used. Therefore, a signal indicating a header condition and a final clock signal is used to indicate a time at which a valid clock signal and a data signal are transmitted. The header condition is a signal in which the differential data signal input terminals DDI1 and DDI2 change from a high signal to a low signal when the differential clock signal input terminals DCI1 and DCI2 are in a high signal state. Subsequent to the header condition, a differential clock signal and a differential data signal are input. The effect control information is transmitted one bit at a time on the differential data signal line. In the example shown in FIG. 8, 8-bit data forming the first byte is transmitted in the order of bit7 to bit0, followed by 8-bit data forming the second byte, and is transmitted up to bit0 of the last byte. Is transmitted. On the differential clock signal line, a clock signal in which a low signal and a high signal repeat at a constant clock cycle is transmitted. The differential clock signal and the differential data signal input from the input terminal of the 3-wire serial interface are input to the clock signal terminal and the data signal terminal of the shift register SR2 as described above, and the clock signal changes from a low signal to a high signal. Is latched in the shift register SR1 as a data signal.
有効な差動クロック信号、差動データ信号が終了すると、上位のＬＥＤ制御回路ＬＣからＬＶＤＳインターフェイスを用いて最終クロック信号が入力される。最終クロック信号は、差動クロック信号入力端子ＤＣＩ１、ＤＣＩ２をハイ信号の状態にすることで、最終クロック信号であることを示す。図３、図８を用いて上位のＬＥＤ制御回路ＬＣからＬＶＤＳインターフェイスを用いてＬＥＤ制御回路ＬＣの入力端子に入力される差動クロック
信号と差動データ信号の信号入力を説明したが、図３のＬＥＤ制御回路から下位のＬＥＤ制御回路にＬＶＤＳインターフェイスの差動クロック信号出力端子ＤＣＯ１、ＤＣＯ２、差動データ信号出力端子ＤＤＯ１、ＤＤＯ２から差動クロック信号、差動データ信号を出力する場合の信号出力も同様である。
When the effective differential clock signal and differential data signal are completed, the final clock signal is input from the upper LED control circuit LC using the LVDS interface. The final clock signal is a final clock signal by setting the differential clock signal input terminals DCI1 and DCI2 to a high signal state. The signal input of the differential clock signal and the differential data signal input from the higher-order LED control circuit LC to the input terminal of the LED control circuit LC using the LVDS interface has been described with reference to FIGS. Output when the differential clock signal and the differential data signal are output from the differential clock signal output terminals DCO1 and DCO2 and the differential data signal output terminals DDO1 and DDO2 of the LVDS interface from the LED control circuit to the lower LED control circuit. The same is true for
＜３線→２線ブリッジ機能＞
図９を用いて、第１変換機能を発揮する１段目のＬＥＤ制御回路ＬＣ１において、３線シリアルインターフェイスを用いて入力されたイネーブル信号、クロック信号、データ信号が、ＬＶＤＳインターフェイスの差動クロック信号、差動データ信号に変換されて信号出力する、３線→２線ブリッジ機能を説明する。
<3-wire to 2-wire bridge function>
Referring to FIG. 9, in the first-stage LED control circuit LC1 exhibiting the first conversion function, the enable signal, the clock signal, and the data signal input using the three-wire serial interface are converted to the differential clock signal of the LVDS interface. A three-wire → two-wire bridge function of converting a signal into a differential data signal and outputting the signal will be described.
３線→２線ブリッジ機能では、モード指定端子ＭＯＤＥがハイ信号に設定されることで、３線シリアルインターフェイスの入力信号がＬＥＤ制御回路ＬＣに取り込まれる。＜３線シリアルインターフェイス＞の箇所で説明したように、入力されたクロック信号とデータ信号が、入力回路ＩＣ１，ＩＣ２、続いてシフトレジスタＳＲ２のクロック端子、データ端子にラッチされて、セレクタＳＥＬ１，ＳＥＬ２に入力される。セレクタＳＥＬ１、ＳＥＬ２に入力されたクロック信号、データ信号は差動出力回路ＤＯＣ１、ＤＯＣ２の入力端子に入力される。ここで、３線シリアルインターフェイスのイネーブル信号のハイ信号からロー信号への変化は、クロック信号、データ信号に有効信号が入力されることを示す信号であり、３線シリアルインターフェイスのイネーブル信号のハイ信号からロー信号への変化に伴って、ＬＶＤＳインターフェイスからヘッダ条件を出力する。すなわち、差動出力回路ＤＯＣ１の差動クロック信号出力端子ＤＣＯ１、ＤＣＯ２にハイ信号の状態の差動クロック信号を出力し、差動出力回路ＤＯＣ２の差動データ信号出力端子ＤＤＯ１、ＤＤＯ２にハイ信号からロー信号に変化する差動データ信号を出力することでヘッダ条件を出力する。 In the 3-wire → 2-wire bridge function, the input signal of the 3-wire serial interface is taken into the LED control circuit LC by setting the mode designation terminal MODE to a high signal. As described in the section of <3-wire serial interface>, the input clock signal and data signal are latched by the input circuits IC1 and IC2, and subsequently by the clock terminal and the data terminal of the shift register SR2, and the selectors SEL1 and SEL2 Is input to The clock signal and the data signal input to the selectors SEL1 and SEL2 are input to the input terminals of the differential output circuits DOC1 and DOC2. Here, the change from the high signal to the low signal of the enable signal of the 3-wire serial interface is a signal indicating that a valid signal is input to the clock signal and the data signal, and the high signal of the enable signal of the 3-wire serial interface. The header condition is output from the LVDS interface according to the change from the low signal to the low signal. That is, a high-level differential clock signal is output to the differential clock signal output terminals DCO1 and DCO2 of the differential output circuit DOC1, and the high-level signal is output to the differential data signal output terminals DDO1 and DDO2 of the differential output circuit DOC2. The header condition is output by outputting a differential data signal that changes to a low signal.
続いて、３線シリアルインターフェイスのクロック信号、データ信号の入力は前述の＜３線シリアルインターフェイス＞の箇所で説明した通りとなり、シフトレジスタＳＲ２のクロック信号端子とデータ信号端子に入力されて、データ信号がシフトレジスタＳＲ２においてラッチされる。ここで、モード指定端子ＭＯＤＥがハイ信号であることから、シフトレジスタＳＲ２に入力されたクロック信号とシフトレジスタＳＲ２にラッチされたデータ信号は、順次、セレクタＳＥＬ１，ＳＥＬ２に入力される。 Subsequently, the input of the clock signal and the data signal of the three-wire serial interface is as described in the above-mentioned <3-wire serial interface>, and the clock signal and the data signal terminal of the shift register SR2 are input to the data signal terminal. Are latched in the shift register SR2. Here, since the mode designation terminal MODE is a high signal, the clock signal input to the shift register SR2 and the data signal latched by the shift register SR2 are sequentially input to the selectors SEL1 and SEL2.
セレクタＳＥＬ１に入力されたクロック信号は、セレクタＳＥＬ１から差動出力回路ＤＯＣ１に入力され、セレクタＳＥＬ２に入力されたデータ信号は、セレクタＳＥＬ２から差動出力回路ＤＯＣ２にデータ信号が入力される。差動出力回路ＤＯＣ１、差動出力回路ＤＯＣ２の出力がＬＶＤＳインターフェイスの出力端子から、差動クロック信号と差動データ信号として出力される。ＬＶＤＳ信号の差動クロック信号と差動データ信号の送信タイミングは以下のようになる。３線シリアルインターフェイスのクロック信号入力端子ＳＣＬＫのクロック信号の立ち上がりエッジのタイミングでＬＶＤＳインターフェイスの差動データ信号出力端子ＤＤＯ１、ＤＤＯ２から差動データ信号の送出が開始される。差動データ信号は３線シリアルインターフェイスから入力されたデータ信号と同様に第１バイトのｂｉｔ７からｂｉｔ０、第２バイトと続いて、最終バイトのｂｉｔ０までのデータである。また、差動クロック信号出力端子ＤＣＯ１、ＤＣＯ２からの差動クロック信号の送出タイミングは、差動クロック信号の立ち上がりエッジのタイミングが差動データ信号のデータが安定しているタイミングとなるように送出される。 The clock signal input to the selector SEL1 is input from the selector SEL1 to the differential output circuit DOC1, and the data signal input to the selector SEL2 is input from the selector SEL2 to the differential output circuit DOC2. Outputs of the differential output circuits DOC1 and DOC2 are output as differential clock signals and differential data signals from output terminals of the LVDS interface. The transmission timing of the differential clock signal and the differential data signal of the LVDS signal is as follows. At the timing of the rising edge of the clock signal at the clock signal input terminal SCLK of the 3-wire serial interface, transmission of the differential data signal is started from the differential data signal output terminals DDO1 and DDO2 of the LVDS interface. The differential data signal is data from the first byte, bit7 to bit0, the second byte, and then to the last byte, bit0, similarly to the data signal input from the 3-wire serial interface. The differential clock signal is transmitted from the differential clock signal output terminals DCO1 and DCO2 such that the timing of the rising edge of the differential clock signal is a timing at which the data of the differential data signal is stable. You.
制御装置ＣＤから３線シリアルインターフェイスを用いて演出制御情報を送信し終わる、すなわち、全てのデータ信号の送出が終わると、３線シリアルインターフェイスのイネーブル信号入力端子ＳＥＮはロー信号からハイ信号に変化する。イネーブル信号がハイ信
号に変化したことで、ＬＶＤＳインターフェイスでは最終クロック信号を送信する。最終クロック信号は、ＬＶＤＳインターフェイスの出力端子の差動クロック信号出力端子ＤＣＯ１、ＤＣＯ２がハイ信号状態に変化する信号である。このようにして、３線シリアルインターフェイスを用いて入力されたイネーブル信号、クロック信号、および、演出制御情報を送信するデータ信号は、第１変換機能を発揮する３線→２線ブリッジ機能によってＬＶＤＳインターフェイスの差動クロック信号、差動データ信号に変換されて、下位のＬＥＤ制御回路ＬＣにＬＶＤＳインターフェイスを用いて送信される。なお、このように構成されているため、仮に３線シリアルインターフェイスのイネーブル信号線、クロック信号線、データ信号線のそれぞれの単線上に誘導ノイズが重畳したとしても、下位のＬＥＤ制御回路ＬＣに送信されるＬＶＤＳインターフェイスの差動クロック信号線、差動データ信号線上の信号波形は、誘導ノイズが重畳されていない波形整形された信号波形となる。
When the effect control information has been transmitted from the control device CD using the 3-wire serial interface, that is, when all data signals have been transmitted, the enable signal input terminal SEN of the 3-wire serial interface changes from a low signal to a high signal. . When the enable signal changes to the high signal, the LVDS interface transmits the final clock signal. The final clock signal is a signal that changes the differential clock signal output terminals DCO1 and DCO2 of the output terminals of the LVDS interface to a high signal state. In this manner, the enable signal, the clock signal, and the data signal for transmitting the effect control information, which are input using the 3-wire serial interface, are converted into the LVDS interface by the 3-wire to 2-wire bridge function exhibiting the first conversion function. The differential clock signal and the differential data signal are transmitted to the lower LED control circuit LC using the LVDS interface. It should be noted that, because of such a configuration, even if inductive noise is superimposed on each single line of the enable signal line, the clock signal line, and the data signal line of the three-wire serial interface, the signal is transmitted to the lower LED control circuit LC. The signal waveforms on the differential clock signal line and the differential data signal line of the LVDS interface are signal waveforms in which no induced noise is superimposed.
＜２線→２線リピート機能＞
図１０を用いて第２変換機能を発揮する２段目以降のＬＥＤ制御回路ＬＣにおいて、ＬＶＤＳインターフェイスの信号で入力された差動クロック信号、差動データ信号が、ＬＶＤＳインターフェイスの出力信号としてリピートされて、下位のＬＥＤ制御回路ＬＣに送信される、２線→２線リピート機能を説明する。
<2-wire to 2-wire repeat function>
Referring to FIG. 10, in the second and subsequent LED control circuits LC exhibiting the second conversion function, the differential clock signal and the differential data signal input by the signal of the LVDS interface are repeated as the output signal of the LVDS interface. Next, the 2-line to 2-line repeat function transmitted to the lower LED control circuit LC will be described.
２線→２線ブリッジ機能では、モード指定端子がロー信号に設定されることで、ＬＶＤＳインターフェイスの入力信号がＬＥＤ制御回路ＬＣに取り込まれる。その動作は前述の＜ＬＶＤＳインターフェイス＞の箇所で説明した通りであり、入力された差動クロック信号と差動データ信号が、差動入力回路ＤＩＣ１１，ＤＩＣ２、続いてシフトレジスタＳＲ１のクロック端子、データ端子にラッチされて、セレクタＳＥＬ１，ＳＥＬ２に入力される。セレクタＳＥＬ１、ＳＥＬ２に入力されたクロック信号、データ信号は差動出力回路ＤＯＣ１、ＤＯＣ２の入力端子に入力される。 In the 2-wire to 2-wire bridge function, the input signal of the LVDS interface is taken into the LED control circuit LC by setting the mode designation terminal to a low signal. The operation is as described in the above <LVDS interface>. The input differential clock signal and differential data signal are supplied to the differential input circuits DIC11 and DIC2, then to the clock terminal of the shift register SR1, The signal is latched by the terminal and input to the selectors SEL1 and SEL2. The clock signal and the data signal input to the selectors SEL1 and SEL2 are input to the input terminals of the differential output circuits DOC1 and DOC2.
ここで、ＬＶＤＳインターフェイスの入力端子から入力されたヘッダ条件に基づいて、ＬＶＤＳインターフェイスの出力端子からヘッダ条件を出力する。ヘッダ条件に続いて、差動クロック信号入力端子ＤＣＩ１、ＤＣＩ２、差動データ信号入力端子ＤＤＩ１、ＤＤＩ２に有効な差動クロック信号、差動データ信号が入力される。差動データ信号は第１バイトのｂｉｔ７から、最終バイトのｂｉｔ０までの信号である。差動データ信号と共に、差動クロック信号が入力されて、シフトレジスタＳＲ１のクロック端子、データ端子にそれぞれ入力される。差動データ信号は差動クロック信号の立ち上がりエッジのタイミングでシフトレジスタＳＲ１に入力されて、ラッチされる。シフトレジスタＳＲ１に入力されたクロック信号、およびデータ信号は、モード指定端子ＭＯＤＥがロー信号に設定されていることから、シフトレジスタＳＲ１のクロック信号とデータ信号出力が選択されてセレクタＳＥＬ１、ＳＥＬ２に入力される。 Here, the header condition is output from the output terminal of the LVDS interface based on the header condition input from the input terminal of the LVDS interface. Subsequent to the header condition, valid differential clock signals and differential data signals are input to the differential clock signal input terminals DCI1 and DCI2 and the differential data signal input terminals DDI1 and DDI2. The differential data signal is a signal from bit 7 of the first byte to bit 0 of the last byte. The differential clock signal is input together with the differential data signal, and is input to the clock terminal and the data terminal of the shift register SR1. The differential data signal is input to the shift register SR1 and latched at the timing of the rising edge of the differential clock signal. The clock signal and the data signal input to the shift register SR1 are input to the selectors SEL1 and SEL2 because the clock signal and the data signal output of the shift register SR1 are selected because the mode designation terminal MODE is set to the low signal. Is done.
セレクタＳＥＬ１に入力されたクロック信号は、セレクタＳＥＬ１から差動出力回路ＤＯＣ１に入力される。セレクタＳＥＬ２に入力されたデータ信号は差動出力回路ＤＯＣ２に入力される。続いて、差動出力回路ＤＯＣ１、差動出力回路ＤＯＣ２からＬＶＤＳインターフェイスの差動クロック信号と差動データ信号が出力される。ＬＶＤＳインターフェイスの差動クロック信号と差動データ信号の送信タイミングは以下のようになる。ＬＶＤＳインターフェイスの差動クロック信号入力端子ＤＣＩ１、ＤＣＩ２のクロック信号の立ち上がりエッジのタイミングでＬＶＤＳインターフェイスの差動データ信号出力端子ＤＤＯ１、ＤＤＯ２から差動データ信号の送出が開始される。差動クロック信号出力端子ＤＣＯ１、ＤＣＯ２からの差動クロック信号は、差動クロック信号の立ち上がりエッジのタイミングが差動データ信号のデータが安定しているタイミングとなるように、差動クロック信号出力端子ＤＣＯ１、ＤＣＯ２から差動クロック信号が送出される。 The clock signal input to the selector SEL1 is input from the selector SEL1 to the differential output circuit DOC1. The data signal input to the selector SEL2 is input to the differential output circuit DOC2. Subsequently, a differential clock signal and a differential data signal of the LVDS interface are output from the differential output circuits DOC1 and DOC2. The transmission timing of the differential clock signal and the differential data signal of the LVDS interface is as follows. At the timing of the rising edge of the clock signal at the differential clock signal input terminals DCI1 and DCI2 of the LVDS interface, transmission of the differential data signal from the differential data signal output terminals DDO1 and DDO2 of the LVDS interface is started. The differential clock signals from the differential clock signal output terminals DCO1 and DCO2 are output from the differential clock signal output terminals so that the timing of the rising edge of the differential clock signal is the timing at which the data of the differential data signal is stable. A differential clock signal is transmitted from DCO1 and DCO2.
差動データ信号入力端子ＤＤＩ１、ＤＤＩ２に演出制御情報が入力し終わると、差動クロック信号入力端子に最終クロック信号が入力される。最終クロック信号は、差動データ信号入力端子ＤＤＩ１、ＤＤＩ２の差動データ信号がハイ信号状態のままで差動クロック信号入力端子ＤＣＩ１、ＤＣＩ２の差動クロック信号がロー信号からハイ信号に立ち上がった状態となる信号である。ＬＶＤＳ信号の入力端子に最終クロック信号が入力されると、ＬＶＤＳインターフェイスの出力端子から最終クロック信号を出力する。最終クロック信号はＬＶＤＳインターフェイスの差動データ信号出力端子ＤＤＯ１、ＤＤＯ２をハイ信号状態のままとし、差動クロック信号出力端子ＤＣＯ１、ＤＣＯ２をロー信号の状態からハイ信号の状態に変化させる信号である。このようにして、ＬＶＤＳインターフェイスの入力端子に入力された差動クロック信号、差動データ信号は、２線→２線リピータ機能によって、下位のＬＥＤ制御回路ＬＣにＬＶＤＳインターフェイスの差動クロック信号、差動データ信号として送信される。このように構成されているため、仮にＬＶＤＳインターフェイスの差動クロック信号線、差動データ信号線のそれぞれの２線に同相の誘導ノイズが重畳していても、下位のＬＥＤ制御回路ＬＣに送信されるＬＶＤＳインターフェイスの差動クロック信号線、差動データ信号線のそれぞれの２線上の波形は、誘導ノイズが重畳していない波形整形された差動クロック信号、差動データ信号となる。 When the effect control information has been input to the differential data signal input terminals DDI1 and DDI2, the final clock signal is input to the differential clock signal input terminal. The final clock signal is a state in which the differential clock signal at the differential clock signal input terminals DCI1 and DCI2 rises from a low signal to a high signal while the differential data signals at the differential data signal input terminals DDI1 and DDI2 remain in a high signal state. This is the signal. When the last clock signal is input to the input terminal of the LVDS signal, the final clock signal is output from the output terminal of the LVDS interface. The final clock signal is a signal that changes the differential clock signal output terminals DCO1 and DCO2 from a low signal state to a high signal state while keeping the differential data signal output terminals DDO1 and DDO2 of the LVDS interface in a high signal state. In this way, the differential clock signal and the differential data signal input to the input terminal of the LVDS interface are transmitted to the lower LED control circuit LC by the 2-wire → 2-wire repeater function. It is transmitted as a moving data signal. With such a configuration, even if in-phase inductive noise is superimposed on each of the two lines of the differential clock signal line and the differential data signal line of the LVDS interface, the inductive noise is transmitted to the lower LED control circuit LC. The waveforms on the two lines of the differential clock signal line and the differential data signal line of the LVDS interface are a shaped differential clock signal and a differential data signal on which no induced noise is superimposed.
図３，図７−図１０を用いて説明したように、本実施形態のＬＥＤ制御回路ＬＣは第１変換機能を発揮して１段目のＬＥＤ制御回路ＬＣ１として動作可能であり、３線シリアルインターフェイスの入力信号を受信すると、下位のＬＥＤ制御回路ＬＣにＬＶＤＳインターフェイスの出力信号を出力する３線→２線ブリッジ機能を有している。また、第２変換機能を発揮して２段目以降のＬＥＤ制御回路ＬＣ２、ＬＣ３、等として動作可能であり、ＬＶＤＳインターフェイスの入力信号を受信すると、下位のＬＥＤ制御回路ＬＣにＬＶＤＳインターフェイスの出力信号を出力する２線→２線リピータ機能を有している。３線→２線ブリッジ、２線→２線リピータ機能のいずれにおいてもＬＶＤＳインターフェイスの出力信号の出力波形はＬＥＤ制御回路ＬＣの内部で波形整形された出力波形である。このため、遊技機内に配設されている電磁部品からの誘導ノイズの影響を受けたとしても、波形整形された出力波形で下位のＬＥＤ制御回路と接続することが可能となり、ＬＥＤ制御回路を配設する位置の設計自由度が向上するという効果が得られる。 As described with reference to FIGS. 3, 7 to 10, the LED control circuit LC of the present embodiment exhibits the first conversion function and can operate as the first-stage LED control circuit LC <b> 1. It has a 3-wire to 2-wire bridge function of outputting an LVDS interface output signal to the lower LED control circuit LC when receiving an interface input signal. In addition, it can operate as the LED control circuits LC2, LC3, etc. of the second and subsequent stages by demonstrating the second conversion function. When receiving the input signal of the LVDS interface, the lower LED control circuit LC outputs the output signal of the LVDS interface. Is output and a 2-wire repeater function is provided. In any of the 3-wire to 2-wire bridge and the 2-wire to 2-wire repeater function, the output waveform of the output signal of the LVDS interface is an output waveform shaped inside the LED control circuit LC. For this reason, even if it is affected by the induction noise from the electromagnetic components provided in the gaming machine, it is possible to connect to the lower-level LED control circuit with the waveform-shaped output waveform, and to arrange the LED control circuit. The effect of improving the degree of freedom in designing the installation position is obtained.
＜演出制御情報＞
次に、図３、および、図１１を用いて、制御装置ＣＤが遊技機内の特定のＬＥＤ制御回路ＬＣに演出制御情報を送信する方法を説明する。制御装置ＣＤはランプ制御回路１８および表示用ランプ制御回路４７のそれぞれについて、全てのＬＥＤ制御回路ＬＣに対して、１段目のＬＥＤ制御回路ＬＣ１から後段のＬＥＤ制御回路を経由して演出制御情報を送信する。このため、下位のＬＥＤ制御回路ＬＣの制御対象のＬＥＤの発光輝度情報も１段目のＬＥＤ制御回路ＬＣ１を経由して送信される。前述のように、各ＬＥＤ制御回路ＬＣが２４個のＬＥＤの発光輝度制御を可能であるが、制御装置ＣＤは、２４個ＬＥＤの発光輝度制御を行うための発光輝度値情報を送信してもよいし、一部のＬＥＤの発光輝度値情報を送信してもよい。このような制御を可能とするために、制御装置ＣＤからＬＥＤ制御回路ＬＣに送信する演出制御情報は図１１に図示するようなバイト構成となっている。制御装置ＣＤからＬＥＤ制御回路ＬＣに送信する演出制御情報は第１バイトから第（２＋ｐ）バイト（ｐはｐ≦２４である正の整数）のデータ長である。
<Direction control information>
Next, a method in which the control device CD transmits the effect control information to a specific LED control circuit LC in the gaming machine will be described with reference to FIGS. For each of the
演出制御情報の第１バイトのＢｉｔ７は後述するＰＷＭ位相制御ビットである。ＢＩＴ６はＬＥＤ制御回路ＬＣから出力を送信するか否かを指定する出力イネーブル指定ビットである。Ｂｉｔ５−０は遊技機内に配設される複数のＬＥＤ制御回路ＬＣのアドレスを指定するＬＥＤ制御回路アドレス用ビットである。ＬＥＤ制御回路ＬＣはアドレス指定を設定する６本のアドレス指定端子Ａ５−Ａ０を有している。制御装置ＣＤからＬＥＤ制御回路ＬＣに送信される演出制御情報の第１バイトのＢｉｔ５−０に含まれるＬＥＤ制御回路
アドレスはレジスタ回路ＬＤ１内のレジスタＲＥＧ１に入力される。レジスタＲＥＧ１に記憶されたＢｉＴ５−０の値と、アドレス指定端子Ａ５−Ａ０から設定されたアドレスと、が一致するか否かアドレス照合を行う。例えば、図１の表示用ランプ４６ｃを発光輝度制御を行うためのＬＥＤ制御回路ＬＣのデバイスアドレスを３とした場合には、アドレス指定端子Ａ５−Ａ０を００００１１と設定する。制御装置ＣＤはＬＥＤ制御回路ＬＣに送信する演出制御情報の第１バイトのｂｉｔ５−ｂｉｔ０を００００１１に指定する。このようにアドレス照合を行うことで、制御装置ＣＤは１段目およびそれに続く後段のＬＥＤ制御回路ＬＣ１〜を経由しても、演出制御情報を、指定されたＬＥＤ制御回路ＬＣにおいて的確に受信することが可能である。
Bit7 of the first byte of the effect control information is a PWM phase control bit to be described later. BIT6 is an output enable designation bit for designating whether or not to transmit an output from the LED control circuit LC. Bit 5-0 is an LED control circuit address bit for specifying addresses of a plurality of LED control circuits LC provided in the gaming machine. The LED control circuit LC has six addressing terminals A5-A0 for setting addressing. The LED control circuit address included in the first byte Bit5-0 of the effect control information transmitted from the control device CD to the LED control circuit LC is input to the register REG1 in the register circuit LD1. The address collation is performed to determine whether the value of BiT5-0 stored in the register REG1 matches the address set from the address designation terminals A5-A0. For example, when the device address of the LED control circuit LC for controlling the light emission luminance of the
アドレス照合が一致した場合には、続いて受信する第２バイトのデータがレジスタ回路ＬＤ１のレジスタＲＥＧ２に入力される。第２バイトのデータは続いて入力される第３バイトのデータを記憶するレジスタＲＥＧ３のレジスタアドレスを指定する。第３バイト以降のデータはＬＥＤ制御回路が制御するＬＥＤの発光輝度値情報である。図１１は、レジスタＲＥＧ２に記憶される第２バイトのデータ値が１であり、レジスタアドレス１が指定される場合の例を示す。第３バイトのデータはレジスタＲＥＧ３のレジスタアドレス１に記憶される。第３バイトのデータがレジスタアドレス１に記憶されると、レジスタＲＥＧ２はレジスタアドレスを１だけ増加する。このため、続いて第４バイトのデータを受信すると、受信した第４バイトのデータはレジスタＲＥＧ３のレジスタアドレス２に記憶される。このようにして、演出制御情報の最終バイトが第（２＋ｐ）バイトである場合には、レジスタＲＥＧ２はレジスタアドレスｐを指定し、最終バイトの第（２＋ｐ）バイトのデータはレジスタＲＥＧ３のレジスタアドレスｐに記憶される。このようにして、演出制御情報の第３バイトから第（２＋ｐ）バイトまでのデータは第２バイトが順次指定するレジスタアドレス１からレジスタアドレスｐに記憶される。
If the addresses match, the second byte of data subsequently received is input to the register REG2 of the register circuit LD1. The data of the second byte specifies the register address of the register REG3 that stores the data of the third byte that is subsequently input. The data after the third byte is light emission luminance value information of the LED controlled by the LED control circuit. FIG. 11 shows an example in which the data value of the second byte stored in the register REG2 is 1 and the
図１１では、制御装置ＣＤが、例えば、２４個のＬＥＤの発光輝度制御が可能なＬＥＤ制御回路に対して、ｐ個のＬＥＤの発光輝度制御を行うための発光輝度値情報を送信する例を示している。１つのＬＥＤ制御回路は、例えば、２４個のＬＥＤの発光輝度制御を行うことが可能であり、レジスタＲＥＧ３のレジスタアドレスはレジスタアドレス１からレジスタアドレス２４まである。制御装置ＣＤは１度の演出制御情報の送信で、２４個のＬＥＤの発光輝度値情報を送信することも可能である。
FIG. 11 illustrates an example in which the control device CD transmits light emission luminance value information for performing light emission luminance control of p LEDs to an LED control circuit capable of controlling light emission luminance of, for example, 24 LEDs. Is shown. One LED control circuit can control, for example, the light emission luminance of 24 LEDs, and the register addresses of the register REG3 are from
レジスタＲＥＧ３はレジスタアドレス１からレジスタアドレス２４までの２４個のレジスタアドレスを有し、レジスタアドレス１−レジスタアドレス２４のそれぞれはＬＥＤ制御回路ＬＣの制御対象の２４個のＬＥＤの発光輝度値情報を記憶する。発光輝度値情報は８ビットのデータ値である。レジスタアドレス１はＬＥＤ駆動端子ＬＯＵＴ１から駆動するＬＥＤの２５６段階の発光輝度値を記憶し、レジスタアドレス２はＬＥＤ駆動端子ＬＯＵＴ２から駆動するＬＥＤの２５６段階の発光輝度値を記憶する。以下順に、レジスタアドレス２４はＬＥＤ駆動端子ＬＯＵＴ２４から駆動するＬＥＤの２５６段階の発光輝度値を記憶する。
The register REG3 has 24 register addresses from a
＜ＬＥＤの演出制御＞
図１２を用いて、２４個のＬＥＤの２５６段階の発光輝度値制御を説明する。レジスタＲＥＧ３のレジスタアドレス１からレジスタアドレス２４にはＬＥＤ駆動端子ＬＯＵＴ１〜ＬＯＵＴ２４から出力する２５６段階の発光輝度値情報が記憶される。ＬＥＤ制御回路ＬＣはＰＷＭ制御回路ＬＤ２を有し、レジスタＲＥＧ３に記憶されている発光輝度値情報に基づいてＬＥＤ駆動端子ＬＯＵＴ１−ＬＯＵＴ２４から出力するＰＷＭ信号のパルス幅を２５６段階のパルス幅で制御する。ＰＷＭ制御回路ＬＤ２はレジスタＲＥＧ３のレジスタアドレス１からレジスタアドレス２４に記憶されている発光輝度値情報に基づいて、例えば、２９０μｓ周期毎にＰＷＭ制御を行う。発光輝度情報の発光輝度値が２５５である
場合には、ＰＷＭパルスのオン信号期間が、例えば、２５５／２５６のデューティ比のＰＷＭパルスとして、ＬＥＤ駆動端子ＬＯＵＴ１−ＬＯＵＴ２４から出力する。発光輝度値が２５４である場合には、２５４／２５６のデューティ比のＰＷＭパルスとして、ＬＥＤ駆動端子ＬＯＵＴ１−ＬＯＵＴ２４から出力する。以下、発光輝度値が小さくなれば、ＰＷＭパルスのオン信号期間は短くなり、発光輝度値が０の場合にはＬＥＤ駆動端子ＬＯＵＴ１−ＬＯＵＴ２４からのＰＷＭパルス出力はオフとなり、ＬＥＤは消灯する。
<LED effect control>
With reference to FIG. 12, a description will be given of the light emission luminance value control of 256 stages of 24 LEDs. In the
図１２を用いて説明したように、ＬＥＤ制御回路ＬＣは２５６段階のＰＷＭパルスのデューティ比でそれぞれのＬＥＤ制御回路ＬＣの制御対象のＬＥＤの発光輝度制御を行う。ここで、例えば、図１の上パネルアセンブリ１０に配設されている演出ランプ１２を多彩な色調で演出制御する例を説明する。演出ランプ１２を構成する複数のＬＥＤには、例えば、光の三原色発光を行う３つのＬＥＤを組み合わせた複数個のカラー発光ＬＥＤで構成されているものとする。遊技機のサブメインＣＰＵ７１は、遊技機の遊技状態に応じて、これらの複数個のカラー発光ＬＥＤのそれぞれを異なる色調で発光させるものとする。例えば、演出ランプ１２の左側部分を緑色発光で明るさが変化するように発光させ、演出ランプ１２の右側部分を青色発光で明るさが変化するように発光させる演出を行うものとする。図１２を用いて説明したように、ＬＥＤ制御回路ＬＣのＰＷＭ制御回路ＬＤ２は制御対象の２４個のＬＥＤのそれぞれを２９０μｓの周期で発光輝度制御する構成となっている。２４個のＬＥＤ駆動端子ＬＯＵＴ１〜ＬＯＵＴ３の３本のＬＥＤ駆動端子は、演出ランプ１２の左側部分のカラー発光ＬＥＤの三原色ＬＥＤ、すなわち、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤのそれぞれに対応し、ＬＥＤ駆動端子ＬＯＵＴ２２〜ＬＯＵＴ２４の３本のＬＥＤ駆動端子は演出ランプ１２の右側部分のカラー発光ＬＥＤの三原色ＬＥＤ、すなわち、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤのそれぞれに対応するものとする。このように構成した場合には、ＬＥＤ駆動端子ＬＯＵＴ１〜ＬＯＵＴ３の３本のＬＥＤ駆動端子において、ＬＯＵＴ２の緑色ＬＥＤを駆動するためのＰＷＭパルスのデューティ比を、ＬＥＤ駆動端子ＬＯＵＴ１、ＬＯＵＴ３に対応する赤色ＬＥＤ、青色ＬＥＤを駆動するためのＰＷＭパルスのデューティ比よりも高いデューティ比で２９０μｓの周期で発光輝度値情報を変化させて制御すれば、演出制御ランプ１２の左側部分は緑色発光して明るさが変化するように発光輝度制御を行うことができる。同様にして、演出ランプ１２の右側部分を制御するＬＯＵＴ２２〜ＬＯＵＴ２４の３本のＬＥＤ駆動端子においては、赤色ＬＥＤを駆動するためのＬＯＵＴ２２のＰＷＭパルスのデューティ比を緑色ＬＥＤ、青色ＬＥＤを駆動するためのＰＷＭパルスのデューティ比よりも高いデューティ比で２９０μｓの周期で変化させて制御すれば、演出ランプ１２の右側部分は赤色発光して明るさが変化するように発光輝度制御を行うことができる。
As described with reference to FIG. 12, the LED control circuit LC controls the light emission brightness of the LED to be controlled by each LED control circuit LC at the duty ratio of the PWM pulse in 256 steps. Here, for example, an example will be described in which the
以上の説明ではカラー三原色ＬＥＤを用いて、色調が緑色、赤色のままで、明るさを変化させる制御例を説明した。当初は緑色の色調で、時間が経過するともに赤色を帯びた色調に変化するように制御することも可能である。あるいは、単色ＬＥＤを用いて明るさを制御するように制御することも可能である。図３に図示したＬＥＤ制御回路ＬＣを用いてＬＥＤの発光輝度制御を行うことで、遊技者の興趣を高めるように、遊技機において多様な演出制御を行うことが可能となる。 In the above description, a control example in which the brightness is changed while the color tone remains green and red using the three primary color LEDs is described. It is also possible to control so that the color tone changes to a reddish color tone over time with a green color tone at the beginning. Alternatively, it is also possible to control so as to control the brightness using a single-color LED. By performing the light emission luminance control of the LED using the LED control circuit LC illustrated in FIG. 3, it is possible to perform various effect control in the gaming machine so as to enhance the interest of the player.
＜ＬＥＤの個別制御、グループ制御＞
本実施形態のＬＥＤ制御回路は、例えば、２４個ＬＥＤの発光輝度制御を行うが、これらの２４個のＬＥＤの発光輝度制御を行う際に個別制御、または、グループ制御が可能なように構成されている。１つのＬＥＤ制御回路ＬＣが駆動制御する２４個のＬＥＤに対して同じタイミングでＰＷＭパルスをオン制御すると、１個のＬＥＤを駆動制御する場合と比較して一度に２４倍という大きな電流変化が発生する。このため、周辺回路にスイッチングノイズが発生し、周辺回路の誤動作の原因となる可能性が高い。このため、本実施形態のＬＥＤ制御回路ＬＣでは２４個のＬＥＤのそれぞれを異なる位相タイミングで駆動制
御可能に構成する。あるいは、３個のＬＥＤ毎にグループを構成し、グループ毎に異なる位相タイミングでＬＥＤを駆動制御可能に構成する。このため、演出制御情報の第１バイトのｂｉｔ７はＬＥＤ駆動端子ＬＯＵＴ１−ＬＯＵＴ２４のそれぞれを異なる位相タイミングで個別制御するのか、３本のＬＥＤ駆動端子毎にグループ分けしてグループ制御するのかを指定するＰＷＭ位相制御用ビットである。
<Individual LED control and group control>
The LED control circuit according to the present embodiment performs, for example, light emission luminance control of 24 LEDs. When the light emission luminance control of these 24 LEDs is performed, the LED control circuit is configured to perform individual control or group control. ing. When the PWM pulse is turned on at the same timing for the 24 LEDs that are driven and controlled by one LED control circuit LC, a large current change occurs 24 times at a time as compared with the case where one LED is driven and controlled. I do. For this reason, switching noise is generated in the peripheral circuit, which is likely to cause a malfunction of the peripheral circuit. For this reason, the LED control circuit LC of this embodiment is configured so that each of the 24 LEDs can be driven and controlled at different phase timings. Alternatively, a group is formed for every three LEDs, and the LEDs can be driven and controlled at different phase timings for each group. For this reason, bit7 of the first byte of the effect control information specifies whether to individually control each of the LED drive terminals LOUT1 to LOUT24 at different phase timings or to perform group control by grouping the three LED drive terminals. This is a PWM phase control bit.
図１３を用いて、２４個のＬＥＤのそれぞれのＰＷＭ位相の個別制御を説明する。演出制御情報の第１バイトのｂｉｔ７が０に設定されて個別制御を行う場合には、ＬＥＤ駆動端子ＬＯＵＴ１でのＰＷＭパルスのオン信号送出開始タイミング、ＬＥＤ駆動端子ＬＯＵＴ２のオン信号送出開始タイミング、ＬＥＤ駆動端子ＬＯＵＴ３のオン信号送出開始タイミングは、それぞれ固定遅延時間だけ異なるタイミングとする。以下、同様にＬＥＤ駆動端子ＬＯＵＴ２４まで、ＰＷＭパルスのオン信号送出開始タイミングを固定遅延時間だけずれて送信する。従って、ＬＥＤ駆動端子ＬＯＵＴ１−ＬＯＵＴ２４のそれぞれは固定遅延時間だけ異なるＰＷＭ位相で２４個のＬＥＤを駆動制御する。 The individual control of the PWM phase of each of the 24 LEDs will be described with reference to FIG. In the case where bit7 of the first byte of the effect control information is set to 0 and individual control is to be performed, the timing of starting to send the ON signal of the PWM pulse at the LED drive terminal LOUT1, the timing of starting to send the ON signal of the LED drive terminal LOUT2, The ON signal transmission start timing of the drive terminal LOUT3 is different from each other by a fixed delay time. Hereinafter, similarly, the transmission start timing of the ON signal of the PWM pulse is shifted to the LED drive terminal LOUT24 by a fixed delay time. Therefore, each of the LED drive terminals LOUT1 to LOUT24 drives and controls 24 LEDs with different PWM phases by a fixed delay time.
図１４、図１５を用いて、２４個のＬＥＤのグループ制御を説明する。演出制御情報の第１バイトのｂｉｔ７を１に設定してグループ制御を行う。２４個のＬＥＤ駆動端子ＬＯＵＴ１−ＬＯＵＴ２４を、３本のＬＥＤ駆動端子毎のグループに分け、それぞれのグループは、それぞれ固定遅延時間だけ異なるタイミングでオン信号の送出を開始する。図１４では、ＬＥＤ駆動端子ＬＯＵＴ１−ＬＯＵＴ３で構成されるグループ１と、ＬＥＤ駆動端子ＬＯＵＴ４−ＬＯＵＴ６で構成されるグループ２とは、固定遅延時間だけ異なるタイミングでオン信号の送出を開始する。
The group control of 24 LEDs will be described with reference to FIGS. Group control is performed by setting bit7 of the first byte of the effect control information to 1. The 24 LED drive terminals LOUT1-LOUT24 are divided into groups for each of the three LED drive terminals, and each group starts transmitting an ON signal at a different timing by a fixed delay time. In FIG. 14, a
図１５に図示するように、１つのグループの３本のＬＥＤ駆端子ＬＯＵＴ１−ＬＯＵＴ３を並列に接続して１つのＬＥＤを駆動制御する。このように構成することで、１つのＬＥＤは３本のＬＥＤ駆動端子によって定電流駆動される。従って、該ＬＥＤに流れる電流値は１個のＬＥＤを１本のＬＥＤ駆動端子から駆動制御した場合の３倍の電流値となる。このようにグループ制御することで、個別制御の場合の３倍の発光輝度でＬＥＤを発光制御することが可能となる。図１５に図示した例とは異なり、１つのグループの３本のＬＥＤ駆動端子のそれぞれから、別のＬＥＤを駆動制御してもよい。あるいは２本のＬＥＤ駆動端子を並列にして１つのＬＥＤを駆動制御し、残りの１本のＬＥＤ駆動端子から他のＬＥＤを駆動制御するように構成してもよい。 As shown in FIG. 15, one group of three LED driving terminals LOUT1 to LOUT3 are connected in parallel to drive and control one LED. With this configuration, one LED is driven at a constant current by three LED drive terminals. Therefore, the value of the current flowing through the LED is three times as large as that when one LED is driven and controlled from one LED drive terminal. By performing the group control in this manner, it becomes possible to control the light emission of the LED with three times the light emission luminance in the case of the individual control. Different from the example shown in FIG. 15, another LED may be driven and controlled from each of the three LED drive terminals of one group. Alternatively, two LED drive terminals may be arranged in parallel to drive and control one LED, and the remaining one LED drive terminal may drive and control another LED.
＜ＬＥＤ制御回路の初期化＞
遊技店では、毎日、開店前に遊技機に電源を投入する。電源投入時に前日の演出制御情報がＬＥＤ制御回路ＬＣのレジスタ回路ＬＤ１に記憶されたまま残っている可能性がある。この場合、電源投入時にＬＥＤ制御回路ＬＣが記憶している前日の演出制御情報に基づいて、遊技機のＬＥＤが発光輝度制御される可能性がある。従って、電源投入時において、ＬＥＤ制御回路ＬＣに記憶されている可能性のある前日の演出制御情報を初期化することが好ましい。
<Initialization of LED control circuit>
At a game store, power is supplied to the game machine every day before opening. When the power is turned on, the effect control information of the previous day may remain stored in the register circuit LD1 of the LED control circuit LC. In this case, when the power is turned on, there is a possibility that the LED of the gaming machine is controlled to emit light based on the effect control information of the previous day stored in the LED control circuit LC. Therefore, when the power is turned on, it is preferable to initialize the effect control information of the previous day which may be stored in the LED control circuit LC.
図１６を用いて、遊技機の電源投入時に、制御装置から遊技機内の全てのＬＥＤ制御回路ＬＣに既に記憶されている演出制御情報を初期化する方法を説明する。ＬＥＤ制御回路ＬＣ内の演出制御情報を初期化するために、制御装置ＣＤから１段目のＬＥＤ制御回路ＬＣ１に初期化パターンを送出する。初期化パターンを送出する方法は２つある。 A method of initializing the effect control information already stored in all the LED control circuits LC in the game machine when the game machine is powered on will be described with reference to FIG. In order to initialize the effect control information in the LED control circuit LC, the control device CD sends an initialization pattern to the first-stage LED control circuit LC1. There are two ways to send the initialization pattern.
図１６（Ａ）を用いて初期化パターン１を説明する。１段目のＬＥＤ制御回路ＬＣ１は制御装置ＣＤからイネーブル信号がＡｃｔｉｖｅ−Ｌｏｗであるパルス信号を受信する。Ａｃｔｉｖｅ−Ｌｏｗであるパルス信号はハイ信号からロー信号に変化し、その後最小２００μｓのタイミングでハイ信号に変化するパルス信号である。このＡｃｔｉｖｅ−Ｌｏ
ｗのパルス信号を受信すると、１段目のＬＥＤ制御回路ＬＣ１は制御装置ＣＤから初期化信号を受信したと判断する。具体的には、１段目のＬＥＤ制御回路ＬＣ１は制御装置ＣＤから３線シリアルインターフェイスのイネーブル信号入力端子ＳＥＮがハイ信号の状態からロー信号に変化するイネーブル信号を受信する。イネーブル信号入力端子ＳＥＮがハイ信号からロー信号へ変化した段階で、ＬＶＤＳインターフェイスの差動データ信号出力端子ＤＤＯ１、ＤＤＯ２がハイ信号からロー信号に変化する信号を出力する。３線シリアルインターフェイスのクロック信号入力端子ＳＣＬＫ、データ信号入力端子ＳＤはハイ信号のままで変化しないため、ＬＶＤＳインターフェイスの差動クロック信号出力端子ＤＣＯ１、ＤＣＯ２はハイ信号のまま変化しない。この３線シリアルインターフェイスで使用される信号からＬＶＤＳインターフェイスで使用される信号への信号変換は、３線→２線ブリッジ機能におけるヘッダ条件の送出と同じである。
The
Upon receiving the w pulse signal, the first-stage LED control circuit LC1 determines that the initialization signal has been received from the control device CD. Specifically, the first-stage LED control circuit LC1 receives, from the control device CD, an enable signal in which the enable signal input terminal SEN of the 3-wire serial interface changes from a high signal state to a low signal. When the enable signal input terminal SEN changes from a high signal to a low signal, the differential data signal output terminals DDO1 and DDO2 of the LVDS interface output a signal that changes from a high signal to a low signal. Since the clock signal input terminal SCLK and the data signal input terminal SD of the three-wire serial interface remain at the high level and do not change, the differential clock signal output terminals DCO1 and DCO2 of the LVDS interface do not change and remain at the high level. The signal conversion from the signal used in the 3-wire serial interface to the signal used in the LVDS interface is the same as the transmission of the header condition in the 3-wire → 2-wire bridge function.
続いて、イネーブル信号入力端子ＳＥＮは最小２００μｓのタイミングでロー信号からハイ信号に変化するため、１段目のＬＥＤ制御回路ＬＣ１はこのＡｃｔｉｖｅ−Ｌｏｗパルスを初期化信号と判断する。ＬＶＤＳインターフェイスでは初期化パターンを送信する前に、差動データ信号出力端子ＤＤＯ１、ＤＤＯ２の差動データ信号をロー信号からハイ信号に変化させ、差動クロック信号出力端子ＤＣＯ１、ＤＣＯ２の差動クロック信号をハイ信号から所定の時間だけロー信号に変化させる。続いて、ＬＶＤＳインターフェイスの出力端子から初期化パターンを送信する。初期化パターンは、差動データ信号出力端子ＤＤＯ１、ＤＤＯ２がハイ信号の状態において、差動クロック出力端子ＤＣＯ１、ＤＣＯ２がロー信号の状態からハイ信号の状態に変化する信号パターンである。このようにして、１段目のＬＥＤ制御回路ＬＣ１は制御装置ＣＤから受信した初期化信号に基づいて、下位の２段目のＬＥＤ制御回路ＬＣ２にＬＶＤＳインターフェイスでの初期化パターンを送信するように構成されている。 Subsequently, since the enable signal input terminal SEN changes from a low signal to a high signal at a timing of a minimum of 200 μs, the first-stage LED control circuit LC1 determines this Active-Low pulse as an initialization signal. In the LVDS interface, before transmitting the initialization pattern, the differential data signal of the differential data signal output terminals DDO1 and DDO2 is changed from a low signal to a high signal, and the differential clock signal of the differential clock signal output terminals DCO1 and DCO2 is changed. From a high signal to a low signal for a predetermined time. Subsequently, the initialization pattern is transmitted from the output terminal of the LVDS interface. The initialization pattern is a signal pattern in which the differential clock output terminals DCO1 and DCO2 change from a low signal state to a high signal state when the differential data signal output terminals DDO1 and DDO2 are at a high signal state. In this way, the first-stage LED control circuit LC1 transmits the initialization pattern in the LVDS interface to the lower-order second-stage LED control circuit LC2 based on the initialization signal received from the control device CD. It is configured.
初期化パターン１を用いて、制御装置ＣＤからＬＥＤ制御回路ＬＣを初期化することが可能である。しかし、初期化パターン１はイネーブル信号として最小２００μｓのＡｃｔｉｖｅ−Ｌｏｗ信号を送信する信号である。３線シリアルインターフェイスのイネーブル信号線は単線であることから、遊技機内の電磁部品等から誘導ノイズが重畳される可能性があり、この誘導ノイズをＡｃｔｉｖｅ−Ｌｏｗ信号であると誤受信する可能性がある。このため、初期化パターン１より誘導ノイズの影響で誤動作する可能性が低い初期化パターン２を送出することが考えられる。
Using the
図１６（Ｂ）を用いて初期化パターン２を説明する。１段目のＬＥＤ制御回路ＬＣ１は制御装置ＣＤから、８個のクロック信号と、全てのデータ値がハイ信号である第１バイトのみを受信する。１段目のＬＥＤ制御回路はこの全てがハイ信号である第１バイトのみを受信することで、制御装置から初期化信号を受信したと判断する。具体的には、３線シリアルインターフェイスのイネーブル信号入力端子ＳＥＮがハイ信号の状態からロー信号に変化するイネーブル信号を受信すると、３線→２線ブリッジ機能におけるヘッダ条件の送出と同様にＬＶＤＳインターフェイスの差動データ信号出力端子ＤＤＯ１、ＤＤＯ２はハイ信号からロー信号に変化するデータ信号を出力する。初期化パターン２では、続いて、全てのデータ値がハイ信号である第１バイトのみを受信する。すなわち、３線シリアルインターフェイスのクロック信号入力端子ＳＣＬＫから８個のクロック信号を受信し、データ信号入力端子ＳＤはハイ信号のままである。８個のクロック信号を受信した後で、イネーブル信号入力端子ＳＥＮはロー信号の状態からハイ信号の状態に変化する。このため、１段目のＬＥＤ制御回路ＬＣ１は全てのデータ値がハイ信号である第１バイトのみを受信したと判断可能となる。
The
３線シリアルインターフェイスの入力端子から第１バイトを受信すると、ＬＶＤＳインターフェイスの差動クロック信号出力端子ＤＣＯ１、ＤＣＯ２、および、差動データ出力
端子ＤＤＯ１、ＤＤＯ２から受信した第１バイトのデータを出力する。この第１バイトのデータの送受信のタイムチャートは、図８に図示した３線→２線ブリッジのタイムチャートと同じである。第１バイトを受信したタイミングで、イネーブル信号入力端子ＳＥＮがロー信号からハイ信号に変化する、このため、１段目のＬＥＤ制御回路１は第１バイトのデータ値が全てハイ信号を受信したことから初期化信号を受信したと判断し、ＬＶＤＳインターフェイスから初期化パターンの送信を以下のように送信する。ＬＶＤＳインターフェイスの出力端子から初期化パターンを送信する前に、差動クロック信号出力端子ＤＣＯ１、ＤＣＯ２の差動クロック信号をハイ信号から所定の時間だけロー信号に変化させる。続いて、初期化パターンを送信する。初期化パターンは、差動データ信号出力端子ＤＤＯ１、ＤＤＯ２がハイ信号の状態において、差動クロック出力端子ＤＣＯ１、ＤＣＯ２がロー信号の状態からハイ信号の状態に変化する信号パターンである。このようにして、１段目のＬＥＤ制御回路ＬＣ１は制御装置ＣＤから受信した初期化信号に基づいて、下位の２段目のＬＥＤ制御回路ＬＣ２にＬＶＤＳインターフェイスでの初期化パターンを送信するように構成されている。
When the first byte is received from the input terminal of the three-wire serial interface, the first byte data received from the differential clock signal output terminals DCO1 and DCO2 and the differential data output terminals DDO1 and DDO2 of the LVDS interface is output. The time chart of the transmission and reception of the data of the first byte is the same as the time chart of the 3-wire to 2-wire bridge shown in FIG. At the timing when the first byte is received, the enable signal input terminal SEN changes from the low signal to the high signal. Therefore, the
２段目以降のＬＥＤ制御回路ＬＣでは上位のＬＥＤ制御回路ＬＣからＬＶＤＳインターフェイスでの初期化パターンを受信すると、ＬＶＤＳインターフェイスの出力端子から下位のＬＥＤ制御回路ＬＣに対して、初期化パターンを送出する。このようにして、制御装置ＣＤから１段目のＬＥＤ制御回路ＬＣ１に送信された初期化パターンは、２段目のＬＥＤ制御回路ＬＣ２、続いて、３段目の演出制御手ＬＣ３へと、順次、下位のＬＥＤ制御回路ＬＣに送信される。このように構成されているため、制御装置から１段目のＬＥＤ制御回路ＬＣ１に初期化信号が送信されると、遊技機内の全てのＬＥＤ制御回路ＬＣに初期化パターンが送信され、全てのＬＥＤ制御回路ＬＣを初期化することが可能な構成となっている。 When the LED control circuits LC of the second and subsequent stages receive the initialization pattern in the LVDS interface from the upper LED control circuit LC, they transmit the initialization pattern from the output terminal of the LVDS interface to the lower LED control circuit LC. . In this manner, the initialization pattern transmitted from the control device CD to the first-stage LED control circuit LC1 is sequentially transmitted to the second-stage LED control circuit LC2, and then to the third-stage effect controller LC3. , To the lower LED control circuit LC. With such a configuration, when an initialization signal is transmitted from the control device to the first-stage LED control circuit LC1, the initialization pattern is transmitted to all LED control circuits LC in the gaming machine, and all the LEDs are transmitted. The configuration is such that the control circuit LC can be initialized.
［第２実施形態］
次に、本発明に関わる遊技機の第２の実施形態としてのぱちんこ遊技機ＰＭの全体構成について概要説明する。
[Second embodiment]
Next, an overall configuration of a pachinko gaming machine PM as a second embodiment of the gaming machine according to the present invention will be described.
＜ぱちんこ遊技機の基本構成＞
まず図１７を参照しながら、ぱちんこ遊技機ＰＭの正面側の基本構造を説明する。ぱちんこ遊技機ＰＭ（単に「遊技機ＰＭ」とも称する）は、図１７に示すように、外郭方形枠サイズに構成された縦向きの固定保持枠をなす外枠１０１の開口前面に、これに合わせた方形枠サイズに構成されて開閉搭載枠をなす前枠１０２が互いの正面左側縁部に配設された上下のヒンジ機構１０３により横開き開閉および着脱が可能に取り付けられて構成される。前枠１０２は、正面右側縁部に設けられたダブル錠と称される施錠装置４を利用して常には外枠１０１と係合連結された閉鎖状態に保持される。
<Basic configuration of pachinko machine>
First, the basic structure of the front side of the pachinko gaming machine PM will be described with reference to FIG. As shown in FIG. 17, a pachinko gaming machine PM (also simply referred to as a “gaming machine PM”) has a vertically fixed holding frame formed into an outer rectangular frame size, which is fitted to a front surface of an opening of an
前枠１０２には、この前枠１０２の上部前面域に合わせた方形状のガラス枠１０５が上下のヒンジ機構１０３を利用して横開き開閉および着脱可能に組み付けられている。ガラス枠１０５は、施錠装置１０４を利用して常には前枠１０２の前面を覆う閉鎖状態に保持される。前枠１０２には、遊技盤１２０が着脱可能にセット保持され、閉鎖保持されるガラス枠１０５の複層ガラスを通して遊技盤１２０の正面の遊技領域ＰＡを視認可能に臨ませるようになっている。
A
ガラス枠１０５の前面側には、遊技の展開状況に応じて発光する枠ランプ（ＬＥＤランプ）１１０や、遊技の展開状況に応じて効果音を発生するスピーカ１１１が設けられている。ガラス枠１０５の下部には遊技球を貯留する上下の球皿（上球皿１０８及び下球皿１０９）が設けられており、上球皿１０８の正面中央には遊技者によって押圧操作される演出ボタン（演出スイッチ）１１５が設けられ、下球皿１０９の正面右側には遊技球の発射
操作を行う発射ハンドル１１２が設けられている。以下においては、演出用の操作入力手段を「演出ボタン１１５」と称するが、本例における演出ボタン（演出スイッチ）１１５とは、オン／オフ操作式のボタン型のスイッチ、操作入力の方向に応じた出力を行う十字型のスイッチ（十字キー、十字ボタン）、傾動操作式のレバー型のスイッチ、回転操作式のダイヤルスイッチ、遊技者の手が近付いたとき又は接触したときに出力を行う近接スイッチ、タッチセンサ、タッチパネルなど、あらゆる操作入力手段を含む。
On the front side of the
遊技盤１２０は、例えばアクリル樹脂やポリカーボネート樹脂、ＡＢＳ樹脂等の合成樹脂材料を用いて矩形平板状に形成された基板をベースとして構成されている。遊技盤１２０の前面には、外レール１４１及び内レール１４２が円弧状に固設されて遊技球が転動可能な略円形の遊技領域ＰＡが区画形成されている。外レール１４１と内レール１４２とにより遊技球を遊技領域ＰＡへ案内するための案内通路（図示せず）が形成され、この案内通路における遊技球の出口開口の近傍位置（内レール１４２の先端部に）、該出口開口から遊技領域ＰＡ内へ放出された遊技球が再び案内通路へ逆戻りするのを防止する球戻り防止弁１４３が配設されている。この遊技領域ＰＡには、風車や多数本の遊技釘とともに、第１始動口１５１、第２始動口１５２、作動ゲート１５３、大入賞口１５４、一般入賞口１６１，１６２，１６３，１６４などの各種入賞口の他、第１特別図柄表示装置１７１、第２特別図柄表示装置１７２、第１特図保留ランプ１７３、第２特図保留ランプ１７４、普通図柄表示装置１７５、普図保留ランプ１７６などの各種表示装置が設けられている。遊技領域ＰＡの略中央にはセンター飾り１２１が配設されており、このセンター飾り１２１の中央開口を通して演出表示装置１７０の画面が視認可能に設けられている。遊技領域ＰＡは、略中央のセンター飾り１２１を基準として、センター飾り１２１の左側の領域（左打ちに対応した盤面領域）である左側領域ＰＡ１と、センター飾り１２１の右側の領域（右打ちに対応した盤面領域）である右側領域ＰＡ２とに区画される。センター飾り１２１の上部には、外レール１４１と略上下方向に対向する天板部１２２が一体形成されており、上記の案内通路の延長上において、天板部１２２と外レール１４１との間で遊技球が右側領域ＰＡ２へ通過可能な導入通路１４４が形成されている。遊技領域ＰＡの下端には各入賞口に入球せずに転動流下した遊技球を遊技盤１２０の裏側へ排出するアウト口１２９が設けられている。以下、遊技盤１２０に設けられた各構成要素を順番に説明する。
The
第１始動口１５１は、第１特別図柄遊技に対応する始動入賞口として設けられており、遊技球の入球を検出するための第１始動口スイッチ５１１を備えている。第１始動口１５１への遊技球の入球は、第１特別図柄抽選の契機となる。
The
第２始動口１５２は、第２特別図柄遊技に対応する始動入賞口として設けられており、遊技球の入球を検出するための第２始動口スイッチ５２１を備えている。第２始動口１５２への遊技球の入球は、第２特別図柄抽選の契機となる。第２始動口１５２は、普通電動役物５２２と、この普通電動役物５２２を開閉駆動させるための普通電動役物ソレノイド５２３とを備える。普通電動役物５２２は、第２始動口１５２へ遊技球が入球し難い閉鎖状態と該状態よりも遊技球が入球し易い開放状態とに可変する。ここで、第２始動口１５２は、普通電動役物５２２が開放されなければ、遊技球が入球し難い構造となっている。一方、普通電動役物５２２が開放されると、第２始動口１５２への入球容易性が高まる。
The
作動ゲート１５３は、普通図柄遊技に対応する始動入賞口として設けられており、遊技球の通過を検出するための作動ゲートスイッチ５３１を備えている。作動ゲート１５３への遊技球の通過は、第２始動口１５２の普通電動役物５２２を拡開させるか否かを決定するための普通図柄抽選の契機となる。
The
大入賞口１５４は、第１特別図柄又は第２特別図柄の当否抽選で大当り又は小当りとなった場合に開放状態となる横長方形状をなす入賞口として形成される。大入賞口１５４は
、遊技球の入球を検出するための大入賞口スイッチ５４１を備えるとともに、いわゆるアタッカー装置と称される特別電動役物５４２と、この特別電動役物５４２を開閉駆動させるための大入賞口ソレノイド５４３とを備えている。特別電動役物５４２は、大入賞口１５４に遊技球が入球不能又は入球困難な通常状態と遊技球が入球可能又は入球容易な開放状態とに可変する。本例において大入賞口１５４は、遊技領域ＰＡにおける右側領域ＰＡ２に設けられている。そのため、特別遊技状態（大当り遊技状態）においては、遊技領域ＰＡへ向けて遊技球を発射する際に、右側領域ＰＡ２を狙って打つ、いわゆる右打ちを行うことで、大入賞口１５４への入球が容易となっている。
The
一般入賞口１６１〜１６３は、左打ちに対応した盤面領域である左側領域ＰＡ１に配設され、左側領域ＰＡ１を流下した遊技球が入球可能である。一般入賞口１６１〜１６３は、遊技球の入球を検出するための左側一般入賞口スイッチ６１１を備えている。この左側一般入賞口スイッチ６１１は、コスト低減等の観点から、三つの一般入賞口１６１〜１６３の共通センサ（シングルセンサ）として構成されており、いずれの一般入賞口１６１〜１６３への遊技球の入球も検出が可能である。一般入賞口１６４は、右打ちに対応した盤面領域である右側領域ＰＡ２に配設され、右側領域ＰＡ２を流下した遊技球が入球可能である。一般入賞口１６４は、遊技球の入球を検出するための右側一般入賞口スイッチ６４１を備えている。各一般入賞口１６１〜１６４への遊技球の入球は特別図柄又は普通図柄の抽選の契機とはならないが、他の入賞口（作動ゲート１５３を除く）と同様に賞球獲得の契機となる。
The general winning
第１特別図柄表示装置１７１は、遊技球が第１始動口１５１に入球したことを契機として、第１特別図柄の変動表示および確定表示を行う。この第１特別図柄表示装置１７１は、外部から視認される第１特別図柄を表示するランプ表示部と、その裏面に設けられたＬＥＤから構成されるＬＥＤランプ構成であり、ＬＥＤの点滅パターン制御によってランプ表示部において第１特別図柄の変動表示を行い、ＬＥＤの点灯表示によって第１特別図柄の確定表示を行う。
The first special
第２特別図柄表示装置１７２は、遊技球が第２始動口１５２に入球したことを契機として、第２特別図柄の変動表示および確定表示を行う。この第２特別図柄表示装置１７２は、外部から視認される第２特別図柄を表示するランプ表示部と、その裏面に設けられたＬＥＤから構成されるＬＥＤランプ構成であり、ＬＥＤの点滅パターン制御によってランプ表示部において第２特別図柄の変動表示を行い、ＬＥＤの点灯表示によって第２特別図柄の確定表示を行う。
The second special
第１特図保留ランプ１７３および第２特図保留ランプ１７４は、ランプ表示部と、その裏面に設けられた複数個のＬＥＤから構成されるＬＥＤランプ構成であり、それぞれのＬＥＤランプのＬＥＤの点灯・点滅表示によって第１特別図柄および第２特別図柄の作動保留球数（最大４個）を表現する。第１特別図柄の作動保留球数は、第１特別図柄又は第２特別図柄の変動中あるいは特別遊技の実行中に、第１始動口１５１への入球に基づき取得した乱数値に係る数であり、当該取得した乱数値を保留する、すなわち、当該取得した乱数値について当否判定許可条件（変動開始条件）を充足するまで当否判定が一旦保留されることになった数を示している。同様に、第２特別図柄の作動保留球数は、第１特別図柄又は第２特別図柄の変動中あるいは特別遊技の実行中に、第２始動口１５２への入球に基づき取得した乱数値に係る数であり、当該取得した乱数値を保留する、すなわち、当該取得した乱数値について当否判定許可条件（変動開始条件）を充足するまで当否判定が一旦保留されることになった数を示している。
The first special
普通図柄表示装置１７５は、ランプ表示部と、その裏面に設けられた複数個のＬＥＤから構成されるＬＥＤランプ構成であり、普通図柄の変動表示及び確定表示を行う。普図保
留ランプ１７６は、ランプ表示部と、その裏面に設けられた複数個のＬＥＤから構成されるＬＥＤランプ構成であり、当該ランプの点灯個数が普通図柄変動の保留数（まだ実行されていない普通図柄変動の数）に相当する。普通図柄表示装置１７５の左側には、特別遊技におけるラウンド遊技（単位遊技）の回数（ラウンド数：特別電動役物５４２が連続して作動する回数）を表示するラウンド表示器１７７が設けられている。
The normal
演出表示装置１７０は、主として、第１特別図柄又は第２特別図柄と連動して変動表示・変動停止する装飾図柄や大当りの期待度を予告的に示唆又は報知する予告演出を含む演出画像を表示するとともに、第１特別図柄および第２特別図柄の保留表示を行う。具体的には、演出表示装置１７０の画面上に、装飾図柄の変動表示や予告演出表示などが実行される装飾図柄表示部７００と、第１特図保留ランプ１７３と同期して第１特別図柄の保留表示が実行される第１特図保留表示部７０１と、第２特図保留ランプ１７４と同期して第２特別図柄の保留表示が実行される第２特図保留表示部７０２とが設けられている。本実施形態では、演出表示装置１７０として、液晶表示装置を採用している。装飾図柄表示部７００には、所定の有効ライン（不図示）上に、装飾図柄の変動表示領域となる三列の表示領域（左表示領域Ｚ１、中表示領域Ｚ２、右表示領域Ｚ３）が設けられており、左表示領域Ｚ１に対応して装飾図柄の左図柄、中表示領域Ｚ２に対応して装飾図柄の中図柄、右表示領域Ｚ３に対応して装飾図柄の右図柄がそれぞれ停止表示されるようになっている。特図保留表示部７０１，７０２には、通常の表示態様では、特別図柄の作動保留球が生起されると白丸印の保留画像が表示される一方、当該作動保留球が消化されると対応する保留画像が消失される。この保留画像は、特別図柄の作動保留球の発生順（入球順）に従って順番に表示され、各保留表示部７０１，７０２に最大で４個ずつ表示が可能である。
The
センター飾り１２１は、演出表示装置１７０の周囲に設置され、遊技球の流路、演出表示装置１７０の画面の保護、装飾等の機能を有する。センター飾り１２１には、遊技の展開状況に応じた演出動作を実行する可動役物１２４が設けられている。可動役物１２４は、駆動源としてモータＭ（例えば、ステッピングモータ）を備えて構成されている。遊技盤１２０には、遊技の展開状況に応じて発光する盤ランプ（ＬＥＤランプ）１８０が設けられている。この盤ランプ１８０には、一般入賞口１６１〜１６３の近傍に配置された稲妻形の入賞報知ランプ１８１〜１８３や、一般入賞口１６４の近傍に配置された星形の入賞報知ランプ１８４などが含まれる。以下の説明では、便宜上、枠ランプ１１０および盤ランプ１８０（入賞報知ランプ１８１〜１８４を含む）を総称して「演出ランプＬＰ」とも称する。演出ランプＬＰは外部から視認されるランプ表示部と、その裏面に設けられたＬＥＤから構成されるＬＥＤランプ構成であり、ＬＥＤの発光制御を行うことで、盤ランプ１８０では遊技機の展開状況に応じて発光演出を行い、入賞報知ランプ１８１〜１８４では入賞報知を行う。
The
続いて、図１８を参照しながら、ぱちんこ遊技機ＰＭの背面側の基本構造を説明する。前枠１０２の背面側には、中央に前後連通する窓口を有して前枠１０２よりも幾分小型の矩形枠状に形成された基枠体をベースとしてなる裏セット盤１３０が、上下のヒンジ機構１０３を介して前枠１０２後方に横開き開閉及び着脱が可能に連結されている。この裏セット盤１３０には、前面開放の矩形箱状をなす裏セットカバー１３０Ｃが着脱自在に装着されており、常には前枠１０２に取り付けられた遊技盤１２０の裏面側を覆って配設されている（これにより後述する主制御基板２００、演出制御基板３００、画像制御基板４００が裏セットカバー１３０Ｃにより覆われる）。
Next, the basic structure of the back side of the pachinko gaming machine PM will be described with reference to FIG. On the back side of the
裏セット盤１３０の各部には、多数個の遊技球を貯留する貯留タンク１３１、貯留タンク１３１から右方に緩やかな下り傾斜を有して延びるタンクレール１３２、タンクレール１３２の右端部に繋がり下方に延びる球供給通路部１３３、球供給通路部１３３により導かれた遊技球を払い出す賞球払出ユニット１３４、賞球払出ユニット１３４から払い出さ
れた遊技球を上球皿１０６に導くための賞球通路部１３５などが設けられている。
Each part of the back set
遊技盤１１０の背面側には、ぱちんこ遊技機ＰＭの作動を統括的に制御する主制御基板２００や、演出全般の制御を行う演出制御基板３００、遊技展開に応じた画像表示、効果音の制御を行う画像制御基板４００、などが取り付けられている。これに対して、裏セット盤１３０の背面側には、遊技球の発射及び払い出しに関する制御を行う払出制御基板５００や、遊技施設側から受電して各種制御基板や電気・電子部品に電力を供給する電源基板６００などが取り付けられている。これらの制御基板は、不正改造防止のため、カシメ構造及び封印シール構造を有する透明樹脂製の基板ケースに収容されたアッセンブリ状態で遊技盤１２０背面又は裏セット盤１３０背面の所定位置にそれぞれ配設される。これらの制御基板とぱちんこ遊技機ＰＭ各部の電気・電子部品とがハーネス（コネクタケーブル）を介して相互に接続されて、ぱちんこ遊技機ＰＭが作動可能に構成されている。
On the back side of the
＜ぱちんこ遊技機の制御構成＞
次に、図１９を追加参照して、本実施形態に係るぱちんこ遊技機ＰＭに搭載された各制御基板について説明する。図１９は、ぱちんこ遊技機ＰＭの制御構成を示す制御ブロック図である。
<Control structure of pachinko machine>
Next, each control board mounted on the pachinko gaming machine PM according to the present embodiment will be described with reference to FIG. FIG. 19 is a control block diagram illustrating a control configuration of the pachinko gaming machine PM.
主制御基板２００は、遊技に関する各種の演算処理を行うメインＣＰＵ２０１と、制御プログラムや各種データ等を記憶したＲＯＭ２０２と、一時記憶領域となるワークエリアやバッファメモリとして機能するＲＡＭ２０３と、周辺基板や各デバイスとの間の信号を入出力するＩ／Ｏポート回路２０４とを備えて構成された主制御マイコン（ワンチップマイコン）２１０を搭載しており、メインＣＰＵ２０１がＲＯＭ２０２に記憶された制御プログラムに従って遊技進行に係る主要な制御を実行するように構成されている。その他、主制御基板２００には、図示省略するが、水晶発振器からのクロック信号を分周して内部システムクロックを生成するクロック回路、メインＣＰＵ２０１が誤動作や暴走状態となったときにリセットをかけて正常な状態に復帰させるＷＤＴ回路、リアルタイム割込みの発生や時間計測を可能とするＣＴＣ回路、メインＣＰＵ２０１によるプログラム処理（ソフトウェア乱数）とは別系統として動作して所定の乱数（内蔵乱数）を生成する乱数生成回路などが搭載されており、これらが内部バスを介して相互に接続されている。
The
メインＣＰＵ２０１は、各スイッチからの検出情報などに基づき、ＲＯＭ２０２に格納された各種の制御プログラムを読み出して演算処理を行うことで、遊技の主制御に係る各種処理を実行する。ＲＡＭ２０３は、電源基板６００において生成されるバックアップ電源によってバックアップされる不揮発性記憶手段としてのバックアップＲＡＭである。ＲＡＭ１０３のバックアップ領域は、電源断が生じた場合、当該電源断時に保持していたスタックポインタや各レジスタ等のデータを記憶しておくためのエリアとなっており、電源投入時（電源断復帰時）には当該バックアップ領域の情報に基づいて遊技機の状態が電源断前の状態に復帰されるようになっている。
The
主制御基板２００は、第１始動口スイッチ５１１、第２始動口スイッチ５２１、作動ゲートスイッチ５３１、大入賞口スイッチ５４１、左側一般入賞口スイッチ６１１、右側一般入賞口スイッチ６４１などと電気的に接続されており、Ｉ／Ｏポート回路２０４を介して、各種スイッチからの検出信号をメインＣＰＵ２０１に入力する。主制御基板２００は、第１特別図柄表示装置１７１、第２特別図柄表示装置１７２、第１特図保留ランプ１７３、第２特図保留ランプ１７４、普通図柄表示装置１７５および普図保留ランプ１７６に電気的に接続されるとともに、普通電動役物ソレノイド５２３および特別電動役物ソレノイド５４３に電気的に接続されており、Ｉ／Ｏポート回路２０４を介して、メインＣＰＵ２０１からの制御信号を各種表示手段および各種ソレノイドに送信する。
The
主制御基板２００と演出制御基板３００との間は、８本のパラレル信号線および１本のストローブ線で接続されており、主制御基板２００から演出制御基板３００へと向かう単一方向のみで通信可能に接続され、主制御基板２００から演出制御基板３００へ各種の演出制御コマンドが送信される。演出制御基板３００から主制御基板２００へデータを送信することはできず、主制御基板２００に対してデータの送信を要求することはできないようになっている。なお、主制御基板２００と演出制御基板３００との接続は８本のパラレル信号線と１本のストローブ線の接続に限定されない。３線シリアルインターフェイスによって接続されてもよい。
The
演出制御基板３００は、主制御基板２００からの演出制御コマンドに基づき遊技演出に関する各種の演算処理を行うサブメインＣＰＵ３０１、演出制御プログラムや各種データ等を記憶したＲＯＭ３０２、一時記憶領域となるワークエリアやバッファメモリとして機能するＲＡＭ３０３と、周辺基板や各デバイスとの間の信号を入出力するＩ／Ｏポート回路３０４とを備えて構成された演出制御マイコン（ワンチップマイコン）３１０を搭載しており、サブメインＣＰＵ３０１がＲＯＭ３０２に記憶された制御プログラムに従って遊技演出に係る主要な制御を実行するように構成されている。その他、演出制御基板３００には、図示省略するが、水晶発振器からのクロック信号を分周して内部システムクロックを生成するクロック回路、サブメインＣＰＵ３０１が誤動作や暴走状態となったときにリセットをかけて正常な状態に復帰させるＷＤＴ回路、システムクロックに基づき各種信号を出力するＴＰＵ回路、ＴＰＵ回路からの信号などに基づきタイマ割込み等の各種割込みを起動させる割込みコントローラ、シリアルデータを入出力するためのシリアル通信回路などが搭載されており、これらが内部バスを介して相互に接続されている。
The
演出制御基板３００は、主制御基板２００からの演出制御コマンドに基づく演出制御処理にて、画像制御基板４００へ画像および音響を指示する画像制御コマンド、ランプ接続基板１９１を制御するためのランプ制御信号（ランプデータ）、モータドライバ１９２を制御するための駆動制御信号（駆動データ）などを生成する。演出制御基板３００は、画像制御基板４００と双方向通信が可能に接続されており、画像および音響に関する画像制御コマンドが演出制御基板３００から画像制御基板４００へ送信される一方、その応答として、この画像制御コマンドを正常に受信できた旨を示す応答コマンド（ＡＣＫコマンド）が画像制御基板４００から演出制御基板３００へ送信される。
The
演出制御基板３００は、複数のＬＥＤを発光制御するための演出出力制御手段を搭載したランプ接続基板１９１と電気接続されており、シリアル通信回路を介して、ランプ接続基板１９１を制御するためのランプ制御信号（ランプデータ）を送信する。本例では、演出制御基板３００とランプ接続基板１９１とは、クロック同期式のシリアル通信が採用されており、ランプデータ伝送用のデータ線とは別の信号線（クロック線）で送信されるクロック信号に同期して、ランプ制御信号が当該データ線を介して１ビットずつ送信される。ランプ接続基板１９１は、演出制御基板３００から送信されるＬＥＤ駆動用のランプ制御信号を受けて機能するＬＥＤドライバを内蔵しており、このランプ制御信号に基づき回路内のスイッチをオン／オフ切り替えることにより、演出ランプＬＰに対して駆動電流を供給又は遮断して、演出ランプＬＰを点灯又は消灯させる制御を行う。
The
さらに、演出制御基板３００は、複数のモータドライバ１９２と電気接続されており、Ｉ／Ｏポート回路３０４を介して、モータドライバ１９２を制御するための駆動制御信号（駆動データ）をモータドライバ１９２へ送信する。モータドライバ１９２は、演出制御基板３００から送信される役物駆動用の駆動制御信号に基づき回路内のスイッチをオン／オフ切り替えることにより、各可動役物１２４のステッピングモータに対して駆動電流を供給又は遮断して、各可動役物１２４を動作させる制御を行う。モータドライバ１９２へのデータ送信はパラレル通信方式が採用されている。
Further, the
画像制御基板４００は、演出制御基板３００からの画像制御コマンドに基づき画像演出に関する各種の演算処理を行うサブサブＣＰＵ４０１と、画像制御プログラムや各種データ等を記憶したＲＯＭ４０２と、一時記憶領域となるワークエリアやバッファメモリとして機能するＲＡＭ４０３と、周辺基板や各デバイスとの間の信号を入出力するＩ／Ｏポート回路４０４とを備えて構成された画像制御マイコン（ワンチップマイコン）４１０を搭載しており、サブサブＣＰＵ４０１がＲＯＭ４０２に記憶された制御プログラムに従って画像演出に係る主要な制御を実行するように構成されている。その他、画像制御基板４００には、図示省略するが、サブサブＣＰＵ４０１から取得した制御信号に基づき演出内容に沿った画像データを生成するＶＤＰと、サブサブＣＰＵ４０１から取得した制御信号に基づき演出内容に沿った音響データを生成する音源ＩＣとを搭載している。ＶＤＰは、いわゆる画像プロセッサであり、サブサブＣＰＵ４０１からの指示に応じて画像ＲＯＭに記憶された画像データを読み込み、これを画像処理して生成した映像信号（画像データ）を演出表示装置１７０に送信する。このＶＤＰには、画像ＲＯＭから読み出された画像データの展開・加工に使用される高速のＶＲＡＭが接続されている。音源ＩＣは、サブサブＣＰＵ４０１からの指示に応じて音声ＲＯＭに記憶された音響データを読み込み、これを合成処理して生成した音響データを増幅器（デジタルアンプ）を介してスピーカ１１１に出力する。
The
払出制御基板５００は、払出ＣＰＵ５０１、ＲＯＭ５０２およびＲＡＭ５０３を主体として構成されている。払出制御基板５００は、主制御基板２００と双方向通信可能に接続されており、主制御基板２００からの払出制御コマンドに基づいて賞球払出ユニット１３４を駆動させて賞球を払い出すための制御を実行するとともに、発射ハンドル１１２の操作量に基づき球送り機構１１３と発射機構１１４とを同期的に駆動させて遊技球の発射の制御を実行する。
The
電源基板６００は、詳細図示を省略するが、遊技島の電源設備から供給される一次電源を基に、各制御基板で使用される通常時の電源を生成するための通常電源回路と、バックアップ電源を生成するためのバックアップ電源回路と、電圧低下による電源断を監視するための電源断監視回路と、を具備して構成され、各制御基板や遊技用機器等の電子・電気部品に必要な電源を供給する。電源基板６００には、電源回路を起動させるための電源スイッチが接続されており、遊技島の電源装置から１次電源が供給されていることを前提として、該電源スイッチがオンになると、電源基板６００の通常電源回路から各制御基板などに所定の電源が供給される。電源基板６００は、遊技島の電源装置からの電源供給が遮断されたことを検出可能に構成されており、電源断の検出時にはその旨を報知する電源断信号（ＮＭＩ信号）を主制御基板２００、演出制御基板３００、払出制御基板５００に送信する。バックアップ電源回路は、遊技島の電源装置からぱちんこ遊技機ＰＭに電源が供給されているときに充電される仕組みとなっている。電源基板６００には、ぱちんこ遊技機ＰＭの電源投入時に、主制御基板２００のＲＡＭ２０３の一時記憶内容を一旦消去して初期値を設定するためのＲＡＭクリアスイッチ（図示せず）が接続されている。ＲＡＭクリアスイッチは、電源基板６００ではなく、例えば主制御基板２００に接続される構成であってもよい。
Although not shown in detail, the
＜制御基板によるランプ制御回路の演出制御＞
次に、主制御基板２００からの第１特別図柄表示装置１７１、第２特別図柄表示装置１７２、普通図柄表示装置１７５、第１特図保留ランプ１７３、第２特図保留ランプ１７４、普図保留ランプ１７６のランプ演出制御を説明する。主制御基板２００にはメインＣＰＵ２０１、ＲＯＭ２０２、ＲＡＭ２０３が配設され、メインＣＰＵ２０１は、ＲＯＭ２０２に記憶されているソフトウェアを動作させ、遊技機の遊技状態に応じて基づいて、第１特別図柄表示装置１７１、第２特別図柄表示装置１７２、普通図柄表示装置１７５、第１
特図保留ランプ１７３、第２特図保留ランプ１７４、普図保留ランプ１７６のそれぞれのＬＥＤランプのＬＥＤの発光輝度制御を行うための演出制御内容を決定し、第１特別図柄表示装置１７１、第２特別図柄表示装置１７２、普通図柄表示装置１７５、第１特図保留ランプ１７３、第２特図保留ランプ１７４、普図保留ランプ１７６のそれぞれのＬＥＤ制御回路に演出制御情報を送信する。
<Control effect of lamp control circuit by control board>
Next, the first special
The effect control contents for controlling the light emission brightness of the LED of each of the special
第１特別図柄表示装置１７１、第２特別図柄表示装置１７２、普通図柄表示装置１７５、第１特図保留ランプ１７３、第２特図保留ランプ１７４、普図保留ランプ１７６のそれぞれはランプ表示部（演出表示部材）およびその裏側に設けられたＬＥＤから構成されるＬＥＤランプ構成であり、それぞれのＬＥＤランプにはＬＥＤ制御回路が配設されている。ＬＥＤとしては、単色で発光する単色ＬＥＤあるいは三原色のＬＥＤ素子から構成されるカラーＬＥＤがあり、第１特図保留ランプ１７３、第２特図保留ランプ１７４、普図保留ランプ１７６はそれぞれその大きさに応じて一つもしくは複数のＬＥＤが用いられる。単色ＬＥＤは赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤがあり、それぞれ発光輝度制御を行ってその明るさが変化する演出制御を行う。主制御基板２００は各ＬＥＤランプの演出制御の内容を決定して、演出制御情報として第１特別図柄表示装置１７１、第２特別図柄表示装置１７２、普通図柄表示装置１７５、第１特図保留ランプ１７３、第２特図保留ランプ１７４、普図保留ランプ１７６に送信し、これらの各装置は主制御基板２００からの演出制御情報に基づいて各装置の表示ランプを構成するＬＥＤの発光輝度制御を行う。図１９においては、第１特別図柄表示装置１７１、第２特別図柄表示装置１７２、普通図柄表示装置１７５、第１特図保留ランプ１７３、第２特図保留ランプ１７４、普図保留ランプ１７６のそれぞれは１つの装置として示されているが。これらの各装置のそれぞれには多数のＬＥＤが用いられており、これらの発光輝度制御を行うために、これらの各装置において、複数個のＬＥＤ制御回路が表示ランプに対応する位置に設けられている。
Each of the first special
また、演出制御基板３００からのランプ接続基板１９１、演出ランプＬＰのランプ演出制御を説明する。ランプ制御基板１９１にはＬＥＤ制御回路が配設され、遊技機の遊技状態に応じて主制御基板２００が演出制御内容を決定して、演出制御基板３００に演出制御コマンドが送信される。演出制御基板３００では、主制御基板２００から受信した演出制御コマンドに基づいて、ＬＥＤの発光輝度制御を行うための演出制御情報を作成する。演出制御基板３００は、ＬＥＤ制御回路であるランプ接続基板１９１に演出制御情報を送信し、ランプ接続基板１９１は演出ランプＬＰの発光輝度制御を行う。ここで、演出ランプＬＰはＬＥＤランプであり、複数個の単色ＬＥＤ、あるいは、複数個の三原色ＬＥＤが使用されている。単色ＬＥＤを発光輝度制御を行うことで単色ＬＥＤランプの白色の明るさが変化する演出制御を行うことができる。三原色ＬＥＤが使用されている場合は、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤのそれぞれの発光輝度値を周期的に変化させて発光輝度制御を行うことで、多様な演出制御を行うことができる。また、演出ランプＬＰは図１７を用いて説明したように、センター飾り１２１の周囲の様々な位置に離れて配設されている。このため、ランプ接続基板１９１は複数個のＬＥＤ制御回路で構成し、演出ランプＬＰを構成するＬＥＤのそれぞれの近傍に配設することが好ましい。
The lamp effect control of the
＜制御基板の接続インターフェイス＞
遊技機の遊技状態を示す情報がＲＡＭ２０３上に記憶され、メインＣＰＵ２０１上で動作するソフトウェアは、これらの遊技機の遊技状態を示す情報を契機に、制御対象となる第１特別図柄表示装置１７１、第２特別図柄表示装置１７２、普通図柄表示装置１７５、第１特図保留ランプ１７３、第２特図保留ランプ１７４、普図保留ランプ１７６の演出制御情報をＲＯＭ２０２より読み出す。主制御基板２００上ではメインＣＰＵ２０１とＲＯＭ２０２、ＲＡＭ２０３とは、一般に、８ビットパラレルバスによって接続されている。後述するように、主制御基板２００と周辺回路との接続は８ビットパラレルバスではなく、シリアルインターフェイスで接続される。主制御基板２００には８ビットパラレルバス
のインターフェイスをシリアルインターフェイスに変換するＩ／Ｏポート回路２０４が配設されて、主制御基板２００と周辺回路とはシリアルインターフェイスを用いて接続される。８ビットパラレルバスのインターフェイスでは１個のクロック信号の時間で８ビットの信号を８本の信号線を用いて同時に送受信するが、シリアルインターフェイスでは１個のクロック信号の時間で１本の信号線に１ビットの信号を送信し、８個のクロック信号の時間で８ビットの信号を送受信する。ＲＯＭ２０２から８ビットパラレルバスを介して読み出された演出制御情報は、シリアルインターフェイスのデータ信号に変換されて、各ＬＥＤ制御回路（第１特別図柄表示装置１７１、第２特別図柄表示装置１７２、普通図柄表示装置１７５、第１特図保留ランプ１７３、第２特図保留ランプ１７４、普図保留ランプ１７６）に送信される。
<Connection interface of control board>
Information indicating the gaming state of the gaming machine is stored on the
メインＣＰＵ２０１上で動作するソフトウェアが演出ランプＬＰの演出内容を決定すると、主制御基板２００から演出制御基板３００に８ビットパラレルバスを介して演出コマンドを送信する。演出制御基板３００には、主に演出の管理に関する各種の演算処理を行うサブメインＣＰＵ３０１と、制御プログラム等を記憶した読出し専用の記憶装置であるＲＯＭ３０２と、情報の書込み及び読出しが可能な記憶装置であるＲＡＭ３０３とが配設されており、ＲＯＭ３０２に記憶された制御プログラムに従って各駆動回路が動作することにより、画像演出や音声演出の管理に関する制御、ＬＥＤランプ演出に関する制御等が行われるようになっている。ＬＥＤランプ演出に関する演出制御情報は、８ビットパラレルバスに接続されたＲＯＭ３０２から演出制御基板３００内でＩ／Ｏポート回路３０４によってシリアルインターフェイスの信号に変換されて、ランプ制御基板１９１に送信される。なお、前述のように主制御基板２００と演出制御基板３００とは８ビットパラレルの接続に限定されないことから、主制御基板２００から演出制御基板３００に３線シリアルインターフェイスを介して演出コマンドを送信してもよい。
When the software operating on the
主制御基板２００、演出制御基板３００上のＣＰＵとＲＯＭ、ＲＡＭの間はＣＰＵの入出力処理ビット数に一致する８ビットパラレルバスが使用される。しかし、８ビットパラレルバスのままＣＰＵを実装する制御基板と周辺回路との間で各種情報を送受信すると、膨大なインターフェイス線が必要となる。このため、第１実施形態のスロットマシンで説明したのと同様に、主制御基板２００、および、演出制御基板３００内において、シリアルインターフェイスに変換して制御基板から周辺回路に各種制御情報を送信する。シリアルインターフェイスとしてはＩ２Ｃバスおよび３線シリアルインターフェイスが標準シリアルインターフェイスとして標準化されている。以下の本実施形態の説明では３線シリアルインターフェイスを用いて説明する。しかし、本実施形態は３線シリアルインターフェイスに限定するものではなく、Ｉ２Ｃバスを用いても良い。３線シリアルインターフェイス、Ｉ２Ｃバス以外の他のシリアルインターフェイスであっても良い。
An 8-bit parallel bus corresponding to the number of input / output processing bits of the CPU is used between the CPU and the ROM and RAM on the
本実施形態の以下の説明では、主制御基板２００（メインＣＰＵ２０１）はＲＯＭ２０２に記憶されているソフトウェアによって抽選を行い、演出制御基板３００（サブメインＣＰＵ３０１）はＲＯＭ３０２に記憶されているソフトウェアが抽選結果に基づいて演出制御情報を決定するが、以下の説明ではこれらの主制御基板２００（メインＣＰＵ２０１）、演出制御基板３００（サブメインＣＰＵ３０１）を単に「制御装置」と称する。第１特別図柄表示装置１７１、第２特別図柄表示装置１７２、普通図柄表示装置１７５、第１特図保留ランプ１７３、第２特図保留ランプ１７４、普図保留ランプ１７６はそれぞれのＬＥＤランプを構成するＬＥＤ素子の発光輝度制御を行うためのＬＥＤ制御回路を備えている。また、ランプ接続基板１９１はＬＥＤ制御回路であり、これらを総称して「ＬＥＤ制御回路」と称する。また、第１特別図柄表示装置１７１、第２特別図柄表示装置１７２、普通図柄表示装置１７５、第１特図保留ランプ１７３、第２特図保留ランプ１７４、普図保留ランプ１７６、演出ランプＬＰのそれぞれのＬＥＤランプは複数のＬＥＤ素子で構成され、以下の説明ではこれらのＬＥＤ素子を単に「ＬＥＤ」と称する。主制御基板２０
０、および、演出制御基板３００のメインＣＰＵ２０１とサブメインＣＰＵ３０１を単に「ＣＰＵ」と称する。
In the following description of the present embodiment, the main control board 200 (main CPU 201) performs a lottery using software stored in the
0, and the
上記説明から分かるように、本実施形態では、演出制御情報は、制御装置から３線シリアルインターフェイスを経由してＬＥＤ制御回路に送信される。 As can be understood from the above description, in the present embodiment, the effect control information is transmitted from the control device to the LED control circuit via the three-wire serial interface.
＜制御装置とＬＥＤ制御回路の接続インターフェイス＞
第１実施形態と同様に、本実施形態においても、遊技機には、多数の表示用、演出用のＬＥＤが取り付けられている。遊技機においてＬＥＤの数は数百個のＬＥＤが使用され、ＬＥＤ制御回路の数は数十個から百個個以上となる。従来は、制御装置と各ＬＥＤ制御回路との接続、あるいは、複数のＬＥＤ制御回路相互の接続は、Ｉ２Ｃシリアルインターフェイス、または、３線シリアルインターフェイス等の標準シリアルインターフェイスを用いて接続されていた。
<Connection interface between control device and LED control circuit>
Similarly to the first embodiment, in this embodiment, a large number of display and effect LEDs are attached to the gaming machine. In gaming machines, hundreds of LEDs are used as the number of LEDs, and the number of LED control circuits ranges from tens to hundreds or more. Conventionally, the connection between the control device and each LED control circuit or the connection between a plurality of LED control circuits has been made using a standard serial interface such as an I2C serial interface or a three-wire serial interface.
第１実施形態と同様に、多数のＬＥＤ制御回路の全てを制御装置と直接３線シリアルインターフェイスを用いて接続すると、制御装置には膨大な数の３線シリアルインターフェイスの接続線が必要となる。従って、１つあるいは数個のＬＥＤ制御回路を１段目のＬＥＤ制御回路として制御装置と直接接続し、残りのＬＥＤ制御回路を順次接続する。例えば、２段目のＬＥＤ制御回路を１段目のＬＥＤ制御回路に、３段目のＬＥＤ制御回路を２段目のＬＥＤ制御回路に接続するというように、順次接続する構成することが一般的である。このような接続構成とすることで、制御装置に設ける３線シリアルインターフェイスの接続線の数を抑制することが可能となる。 As in the first embodiment, when all of the large number of LED control circuits are directly connected to the control device using the three-wire serial interface, the control device requires an enormous number of connection lines for the three-wire serial interface. Therefore, one or several LED control circuits are directly connected to the control device as a first-stage LED control circuit, and the remaining LED control circuits are sequentially connected. For example, it is general to sequentially connect the LED control circuits in the second stage to the LED control circuit in the first stage and the LED control circuit in the third stage to the LED control circuit in the second stage. It is. With such a connection configuration, it is possible to reduce the number of connection lines of the three-line serial interface provided in the control device.
制御装置と周辺回路との接続は標準シリアルインターフェイスである３線シリアルインターフェイスが用いられる。第1実施形態での説明から分かるように、制御装置と周辺回
路との接続、すなわち、図１９に図示した主制御基板２００と各種の周辺回路との接続、演出制御基板３００と各種の周辺回路との接続を行うＬＥＤ制御回路を１段目のＬＥＤ制御回路と、２段目以降のＬＥＤ制御回路の２種類のＬＥＤ制御回路としている。具体的には、１段目のＬＥＤ制御回路と制御装置との接続に３線シリアルインターフェイスを用い、１段目のＬＥＤ制御回路から２段目以降のＬＥＤ制御回路の接続には、外部からの誘導ノイズの影響を受け難いＬＶＤＳインターフェイスを用いている。
For connection between the control device and peripheral circuits, a 3-wire serial interface, which is a standard serial interface, is used. As can be seen from the description of the first embodiment, the connection between the control device and the peripheral circuits, that is, the connection between the
このとき第１実施形態と同様に、１段目のＬＥＤ制御回路および２段目以降のＬＥＤ制御回路の全てに、図３に示した制御回路ＬＣを用いている。前述のように、図３に図示したＬＥＤ制御回路ＬＣは、入力端子から３線シリアルインターフェイスの信号およびＬＶＤＳインターフェイスの信号のいずれの信号も受信可能で、受信した信号をＬＶＤＳインターフェイスの信号として出力端子から出力するので、このような使用が可能である。 At this time, similarly to the first embodiment, the control circuit LC shown in FIG. 3 is used for all of the first-stage LED control circuit and the second- and subsequent-stage LED control circuits. As described above, the LED control circuit LC shown in FIG. 3 can receive any of the signal of the 3-wire serial interface and the signal of the LVDS interface from the input terminal, and outputs the received signal as the signal of the LVDS interface. , So that such use is possible.
具体的には、図１７に示すように、第１特別図柄表示装置１７１、第２特別図柄表示装置１７２、普通図柄表示装置１７５、第１特図保留ランプ１７３、第２特図保留ランプ１７４、普図保留ランプ１７６、演出ランプＬＰ、および、演出ランプＬＰを構成する入賞報知ランプ１８１〜１８３、入賞報知ランプ１８４を含む盤ランプ１８０、枠ランプ１１０が遊技機内に配置されているが、これらそれぞれ対応して複数のＬＥＤ制御回路ＬＣが設けられている。これら複数のＬＥＤ制御回路が、図４〜図６に示すような、マルチ接続、カスケード接続されている。
Specifically, as shown in FIG. 17, a first special
これらＬＥＤ制御回路による各ランプに用いられる多数のＬＥＤ制御や、図７〜図１６を用いて説明した内容は、ぱちんこ機においても同一であるので、これらの説明は重複するため、省略する。 The control of many LEDs used for each lamp by these LED control circuits and the contents described with reference to FIGS. 7 to 16 are the same for the pachinko machine.
以上説明した第１および第２の実施形態についての効果を記載する。
＜本実施形態の第１の効果＞
本実施形態によれば、副制御手段（サブメインＣＰＵ）は第１の通信形態（３線シリアルインターフェイス）の信号によって複数の演出出力制御手段（ＬＥＤ制御回路）に演出制御情報を送信可能であり、演出出力制御手段（ＬＥＤ制御回路）は第１の通信形態の信号を受信する第１の入力手段と、第２の通信形態（ＬＶＤＳインターフェイス）の信号を受信する第２の入力手段を切り替えるように構成されている。このため、同じ構成の演出出力制御手段（ＬＥＤ制御回路ＬＣ）を１段目の演出出力制御手段（ＬＥＤ制御回路ＬＣ１）として動作させることも、２段目以降の演出出力制御手段（ＬＥＤ制御回路ＬＣ２、ＬＣ３、等）として動作させて、遊技機内の多様な位置に配設することが可能となる。それぞれの配設位置に適した通信形態の信号で通信可能であるという効果が得られる。
Effects of the first and second embodiments described above will be described.
<First effect of the present embodiment>
According to the present embodiment, the sub-control means (sub-main CPU) can transmit effect control information to a plurality of effect output control means (LED control circuits) by a signal of the first communication mode (3-wire serial interface). The effect output control means (LED control circuit) switches between the first input means for receiving the signal of the first communication mode and the second input means for receiving the signal of the second communication mode (LVDS interface). Is configured. For this reason, the effect output control means (LED control circuit LC) having the same configuration may be operated as the effect output control means (LED control circuit LC1) in the first stage, or the effect output control means (LED control circuit in the second and subsequent stages). LC2, LC3, etc.) and can be arranged at various positions in the gaming machine. The effect of being able to communicate with a signal in a communication form suitable for each arrangement position is obtained.
演出制御情報は複数のＬＥＤに対して、ＬＥＤを複数の発光輝度値で制御する発光輝度値情報を含むのが好ましい。演出出力制御手段（ＬＥＤ制御回路ＬＣ）は複数段階の発光輝度値情報に基づいて多様な演出制御が可能となり、遊技機の興趣を高める制御を行うことが可能であるという効果が得られる。 It is preferable that the effect control information includes, for a plurality of LEDs, emission luminance value information for controlling the LEDs with a plurality of emission luminance values. The effect output control means (LED control circuit LC) can perform various effect controls based on the light emission luminance value information in a plurality of stages, and has an effect that it is possible to perform control that enhances the interest of the gaming machine.
演出制御情報は演出出力制御手段（ＬＥＤ制御回路ＬＣ）を指定するアドレス情報と、複数個のＬＥＤの発光輝度値情報を含むのが好ましい。副制御手段（サブメインＣＰＵ）と直接接続されていない演出出力制御手段（ＬＥＤ制御回路）に対しても、ＬＥＤを発光輝度制御するための演出制御情報を送信可能であるという効果が得られる。 The effect control information preferably includes address information for specifying the effect output control means (LED control circuit LC), and light emission luminance value information of a plurality of LEDs. The effect that the effect control information for controlling the light emission luminance of the LED can be transmitted also to the effect output control means (LED control circuit) not directly connected to the sub-control means (sub-main CPU).
第２の通信形態はＬＶＤＳインターフェイスであるのが好ましい。遊技機内に誘導ノイズの発生源が存在しても、副制御手段から遊技機内の様々な位置に配設されている演出出力制御手段（ＬＥＤ制御回路ＬＣ）に対して、誘導ノイズの影響を受けることなく演出制御情報を送信することが可能であるという効果が得られる。 Preferably, the second form of communication is an LVDS interface. Even if there is a source of induction noise in the gaming machine, the sub-control means is affected by the induction noise on the effect output control means (LED control circuit LC) disposed at various positions in the gaming machine. The effect is obtained that the effect control information can be transmitted without the need.
＜本実施形態の第２の効果＞
本実施形態によれば、演出出力制御手段（ＬＥＤ制御回路ＬＣ）は、第１の通信形態（３線シリアルインターフェイス）の信号を受信して第２の通信形態（ＬＶＤＳインターフェイス）の信号に変換して出力する第１の演出出力制御手段（ＬＥＤ制御回路ＬＣ１）、または、第２の通信形態の信号を受信して受信した入力波形を整形して第２の通信形態の信号で出力する第２の演出出力制御手段（ＬＥＤ制御回路ＬＣ２、ＬＣ３、等）として動作する。副制御手段（サブメインＣＰＵ）は第１の通信形態を用いて他装置と接続するよう設計されているが、従来の副制御手段を使用したままで、誘導ノイズに強い第２の通信形態の信号を用いる演出出力制御手段（ＬＥＤ制御回路）に対して波形整形した信号を用いて接続されることから、演出出力制御手段（ＬＥＤ制御回路）の接続段数が増加しても信号波形が弱まる、あるいは、信号波形が乱れることがないという効果が得られる。
<Second effect of the present embodiment>
According to the present embodiment, the effect output control means (LED control circuit LC) receives a signal of the first communication mode (3-wire serial interface) and converts it into a signal of the second communication mode (LVDS interface). Effect output control means (LED control circuit LC1) for receiving and outputting a signal in the second communication mode, and shaping the received input waveform and outputting as a signal in the second communication mode. (The LED control circuits LC2, LC3, etc.). The sub-control unit (sub-main CPU) is designed to be connected to another device using the first communication mode. However, the second control mode which is resistant to inductive noise while using the conventional sub-control unit is used. Since the signal is connected to the effect output control means (LED control circuit) using the signal by using the waveform-shaped signal, the signal waveform weakens even if the number of connection stages of the effect output control means (LED control circuit) increases. Alternatively, an effect is obtained that the signal waveform is not disturbed.
入力波形の整形は、入力端子のクロック信号に同期してデータ信号の演出制御情報を受信し、出力端子のクロック信号に同期してデータ信号の演出制御情報を送信するのが好ましい。１段目の演出出力制御手段（ＬＥＤ制御回路ＬＣ１）から最終段の演出出力制御手段（ＬＥＤ制御回路ＬＣ）までの接続段数が増加しても、下位の演出出力制御手段（ＬＥＤ制御回路ＬＣ）にきれいに波形整形された信号を送信することが可能であるという効果が得られる。 In the shaping of the input waveform, it is preferable that the effect control information of the data signal is received in synchronization with the clock signal of the input terminal, and the effect control information of the data signal is transmitted in synchronization with the clock signal of the output terminal. Even if the number of connection stages from the first-stage effect output control means (LED control circuit LC1) to the last-stage effect output control means (LED control circuit LC) increases, the lower-level effect output control means (LED control circuit LC) This makes it possible to transmit a signal whose waveform has been precisely shaped.
＜本実施形態の第３の効果＞
本実施形態によれば、遊技機の副制御手段（サブメインＣＰＵ）から演出制御情報を受信する演出出力制御手段（ＬＥＤ制御回路ＬＣ）は、３線シリアルインターフェイスの信号の通信形態の信号を受信して、ＬＶＤＳインターフェイスの通信形態の信号に変換して
下位の演出出力制御手段（ＬＥＤ制御回路ＬＣ）に送信するブリッジ機能を有することが好ましい。３線シリアルインターフェイスの通信形態によって周辺回路と通信する従来の副制御手段をそのまま使用して、演出出力制御手段（ＬＥＤ制御回路）に接続することが可能になるという効果が得られる。
<Third Effect of the Present Embodiment>
According to the present embodiment, the effect output control means (LED control circuit LC) for receiving effect control information from the sub-control means (sub-main CPU) of the gaming machine receives the signal in the communication form of the signal of the 3-wire serial interface. Then, it is preferable to have a bridge function of converting the signal into a communication signal of an LVDS interface and transmitting the signal to a lower-level effect output control means (LED control circuit LC). According to the three-wire serial interface communication mode, the conventional sub-control unit that communicates with the peripheral circuit can be used as it is and can be connected to the effect output control unit (LED control circuit).
入力端子の３線シリアルインターフェイスのイネーブル信号の変化に基づいてＬＶＤＳインターフェイスの出力端子からヘッダ条件を送出し、３線シリアルインターフェイスのクロック信号の立ち上がりエッジのタイミングで、データ信号をラッチし、ラッチしたデータ信号を出力端子のクロック信号の立ち上がりエッジのタイミングで安定したデータ信号として送信するのが好ましい。３線シリアルインターフェイスの通信形態によって周辺回路と通信する従来の副制御手段をそのまま使用可能であり、演出出力制御手段（ＬＥＤ制御回路）の接続は誘導ノイズに強いＬＶＤＳインターフェイスを用いて通信接続が可能であるという効果が得られる。 The header condition is transmitted from the output terminal of the LVDS interface based on the change of the enable signal of the 3-wire serial interface at the input terminal, and the data signal is latched at the rising edge of the clock signal of the 3-wire serial interface, and the latched data is latched. Preferably, the signal is transmitted as a stable data signal at the timing of the rising edge of the clock signal at the output terminal. The conventional sub-control unit that communicates with the peripheral circuit can be used as it is according to the communication form of the 3-wire serial interface, and the connection of the production output control unit (LED control circuit) can be connected using the LVDS interface that is strong against induction noise. Is obtained.
＜本実施形態の第４の効果＞
本実施形態によれば、演出出力制御手段（ＬＥＤ制御回路ＬＣ）は複数個の演出部品を制御するＭ本の駆動端子を有し、Ｍ本の駆動端子のそれぞれの出力開始タイミングは他の駆動端子からの出力開始タイミングと異なる。Ｍ本の駆動端子から全てのＬＥＤを同一タイミングで駆動制御すると、他の回路にスイッチングノイズを発生する雑音源となり、他の回路に悪影響を与えるが、Ｍ本の駆動端子の出力開始タイミングが異なることで、スイッチングノイズの発生が低減されるという効果が得られる。
<Fourth Effect of the Present Embodiment>
According to the present embodiment, the effect output control means (LED control circuit LC) has M drive terminals for controlling a plurality of effect components, and the output start timing of each of the M drive terminals is different from the other drive components. This is different from the output start timing from the terminal. If all the LEDs are driven and controlled from the M drive terminals at the same timing, the drive source becomes a noise source that generates switching noise in other circuits and adversely affects other circuits, but the output start timing of the M drive terminals is different. As a result, an effect that generation of switching noise is reduced can be obtained.
副制御手段（サブメインＣＰＵ）から演出出力制御手段（ＬＥＤ制御回路ＬＣ）に送信される演出制御情報にはＰＷＭ位相制御モードの設定情報が含まれ、設定情報によって個別制御、あるいは、グループ制御で動作するのが好ましい。演出出力制御手段（ＬＥＤ制御回路ＬＣ）は他の回路に悪影響を与えない個別制御で動作する、あるいは、３本の駆動端子を１つのグループとして発光輝度制御することで、個別制御の場合と比べて３倍の発光輝度で発光輝度制御するという効果が得られる。 The effect control information transmitted from the sub-control means (sub-main CPU) to the effect output control means (LED control circuit LC) includes the setting information of the PWM phase control mode. It preferably works. The effect output control means (LED control circuit LC) operates by individual control which does not adversely affect other circuits, or by controlling the light emission luminance of three drive terminals as one group, compared with the case of individual control. Thus, the effect of controlling the light emission luminance at three times the light emission luminance is obtained.
個別制御、および、グループ制御のいずれも、駆動端子からは固定遅延時間だけずれた開始タイミングで出力されるのが好ましい。特に複雑な手段を用いなくても、スイッチングノイズを低減することが可能となるという効果が得られる。 It is preferable that both the individual control and the group control are output at a start timing shifted from the drive terminal by a fixed delay time. In particular, an effect that switching noise can be reduced without using complicated means is obtained.
＜本実施形態の第５の効果＞
本実施形態によれば、演出出力制御手段（ＬＥＤ制御回路ＬＣ）は第１の通信形態（３線シリアルインターフェイス）または第２の通信形態（ＬＶＤＳインターフェイス）の初期化信号を受信し、下位の演出出力制御手段（ＬＥＤ制御回路ＬＣ）に第２の通信形態の初期化信号を送信する。このため、副制御手段（サブメインＣＰＵ）は副制御手段に直接接続される演出出力制御手段（ＬＥＤ制御回路ＬＣ）に初期化信号を送信すれば、遊技機内の全ての演出出力制御手段（ＬＥＤ制御回路ＬＣ）に初期化信号を送信できるという効果が得られる。
<Fifth effect of the present embodiment>
According to the present embodiment, the effect output control means (LED control circuit LC) receives the initialization signal of the first communication mode (3-wire serial interface) or the second communication mode (LVDS interface), An initialization signal of the second communication mode is transmitted to the output control means (LED control circuit LC). For this reason, if the sub-control means (sub-main CPU) transmits an initialization signal to the effect output control means (LED control circuit LC) directly connected to the sub-control means, all effect output control means (LED The effect that the initialization signal can be transmitted to the control circuit LC) is obtained.
初期化信号を受信すると、演出出力制御手段（ＬＥＤ制御回路ＬＣ）はレジスタを初期化する。遊技店では遊技機を毎日電源投入するが、前日の演出制御情報が演出出力制御手段（ＬＥＤ制御回路ＬＣ）に記憶されている可能性がある。副制御手段から1段目目の演
出出力制御手段（ＬＥＤ制御回路）に初期化信号を送信するという簡易な手段によって、下位の全ての演出出力制御手段（ＬＥＤ制御回路）を初期化することが可能になるという効果が得られる。
Upon receiving the initialization signal, the effect output control means (LED control circuit LC) initializes the register. In a game arcade, the game machine is powered on every day, but there is a possibility that the effect control information of the previous day is stored in the effect output control means (LED control circuit LC). It is possible to initialize all lower-level effect output control means (LED control circuits) by a simple means of transmitting an initialization signal from the sub-control means to the first-stage effect output control means (LED control circuit). The effect that it becomes possible is obtained.
演出出力制御手段（ＬＥＤ制御回路ＬＣ）は、第１の通信形態の第１の初期化信号また
は第２の初期化信号を受信し、第１の初期化信号はイネーブル信号がアクティブ・ロー信号であるのが好ましい。副制御手段は簡易な初期化信号を用いることで、下位の演出出力制御手段（ＬＥＤ制御回路ＬＣ）を初期化することが可能になるという効果が得られる。
The effect output control means (LED control circuit LC) receives the first initialization signal or the second initialization signal of the first communication mode, and the first initialization signal is an active low signal whose enable signal is an active low signal. Preferably it is. By using the simple initialization signal, the sub-control unit has an effect that it is possible to initialize the lower-level effect output control unit (LED control circuit LC).
副制御手段は８ビットのデータ値がハイ信号の１バイトのみのデータ信号である第２の初期化信号を送信するのが好ましい。前述の第１の初期化信号は他の装置からの誘導ノイズを第１の初期化信号と誤受信する可能性があるが、この第２の初期化信号を使用すると、他の装置からの誘導ノイズを第２の初期化信号と誤受信する可能性が低いという効果が得られる。 Preferably, the sub-control means transmits a second initialization signal in which the 8-bit data value is a data signal of only one byte of a high signal. The above-mentioned first initialization signal may erroneously receive inductive noise from another device as the first initialization signal. However, if this second initialization signal is used, induction noise from other devices may be generated. The effect is obtained that the possibility of erroneously receiving noise as the second initialization signal is low.
上述の実施形態において、本発明が適用される遊技機の一例としては、スロットマシン、ぱちんこ遊技機を例示して説明したが、これに限定されるものではなく、例えば、アレンジボール、雀球遊技機などについても同様に適用し、同様の効果を得ることができる。また、本実施形態の説明において３線シリアルインターフェイス、ＬＶＤＳインターフェイスのそれぞれの信号を、ハイ信号、ロー信号を用いて説明しているが、本実施形態における説明に限定されるものではない。ハイ信号はロー信号に、ロー信号はハイ信号に変えて実施してもよい。 In the above-described embodiment, as an example of the gaming machine to which the present invention is applied, the slot machine and the pachinko gaming machine have been described. However, the invention is not limited thereto. For example, an arrangement ball, a sparrow ball game The same effect can be obtained by applying the same to a machine or the like. In the description of the present embodiment, the respective signals of the 3-wire serial interface and the LVDS interface are described using the high signal and the low signal, but the present invention is not limited to the description in the present embodiment. The high signal may be replaced with a low signal, and the low signal may be replaced with a high signal.
１ スロットマシン
１８ ランプ制御回路
４７ 表示用ランプ制御回路
６０ 主制御基板
６８ インターフェイス回路
７０ 副制御基板
７４ インターフェイス回路
１９１ ランプ接続基板
２００ 主制御基板
３００ 演出制御基板
Ａ５−Ａ０ アドレス指定端子
ＣＤ 制御装置
ＤＣＩ１ 差動クロック信号入力端子
ＤＣＩ２ 差動クロック信号入力端子
ＤＣＯ１ 差動クロック信号出力端子
ＤＣＯ２ 差動クロック信号出力端子
ＤＤＩ１ 差動データ信号入力端子
ＤＤＩ２ 差動データ信号入力端子
ＤＤＯ１ 差動データ信号出力端子
ＤＤＯ２ 差動データ信号出力端子
ＬＣ 演出出力制御手段（ＬＥＤ制御回路）
ＬＯＵＴ１〜ＬＯＵＴ２４ ＬＥＤ駆動端子
ＭＯＤＥ モード指定端子
ＰＭ ぱちんこ遊技機
ＳＣＬＫ ３線シリアルインターフェイスのクロック信号入力端子
ＳＤ ３線シリアルインターフェイスのデータ信号入力端子
ＳＥＮ ３線シリアルインターフェイスのイネーブル信号入力端子
1
LOUT1 to LOUT24 LED drive terminal MODE mode designation terminal PM Pachinko machine SCLK Clock signal input terminal of 3-wire serial interface SD Data signal input terminal of 3-wire serial interface SEN Enable signal input terminal of 3-wire serial interface
Claims (1)
前記遊技機は、
前記抽選結果に対応する抽選結果信号を送信する主制御手段と、
前記主制御手段から送信される前記抽選結果信号を受信して演出制御の内容を決定し、決定した演出制御の内容に対応する演出制御信号を第１の通信形態で送信する副制御手段と、
前記副制御手段から前記演出制御信号を受信して演出制御を行う複数の演出制御手段と、
を備え、
前記複数の演出制御手段には、前記副制御手段から送信される前記第１の通信形態の演出制御信号を受信して演出制御を行うことが可能であるとともに、前記演出制御信号を第２の通信形態の演出制御信号に変換して送信することが可能である第１の演出制御手段と、前記第１の演出制御手段から第２の通信形態で送信される前記演出制御信号を受信して演出制御を行うことが可能である第２の演出制御手段とを含み、
前記第１の演出制御手段及び前記第２の演出制御手段は、
前記演出制御信号を受信するための入力部に繋がって前記第１の通信形態の信号を受信することができる第１の入力手段と、
前記入力部に繋がって前記第２の通信形態の信号を受信することができる第２入力手段と、
第１の入力手段と第２の入力手段の作動を切替え設定するための第３の入力手段と、
を有し、
前記第１の演出制御手段においては、前記第３の入力手段により前記第１の入力手段を作動させて前記副制御手段から前記第１の通信形態の演出制御信号を受信し、
前記第２の演出制御手段においては、前記第３の入力手段により前記第２の入力手段を作動させて前記第１の演出制御手段から前記第２の通信形態の演出制御信号を受信するように構成され、
前記複数の演出制御手段は、
前記第１の通信形態または前記第２の通信形態の初期化信号を受信した場合には、前記受信した初期化信号を前記第２の通信形態の初期化信号に変換して下位の前記演出制御手段に送信可能に構成され、
前記副制御手段は、前記複数の演出制御手段の少なくとも１つの前記演出制御手段を経由して、前記複数の演出制御手段の全ての初期化が可能であることを特徴とする、遊技機。 Performs drawing by satisfying lottery opportunity, in grantable gaming machine profits based on the lottery result,
The gaming machine is
Main control means for transmitting a lottery result signal corresponding to the lottery result ,
The main control unit determines the contents of the lottery result signal received by the attraction control the sent from the sub-control means for transmitting the performance control signal corresponding to the content of was determined boss effect control in the first communication mode ,
A plurality of Starring Desei control means for performing control Starring Desei for receiving the performance control signal from said sub-control means,
Equipped with a,
The plurality of effect control means can perform an effect control by receiving an effect control signal of the first communication mode transmitted from the sub-control means, and transmit the effect control signal to a second A first effect control means that can be converted into an effect control signal of a communication form and transmitted, and that the effect control signal transmitted from the first effect control means in a second communication form is received. Second production control means capable of performing production control,
The first effect control means and the second effect control means,
A first input unit that can be connected to an input unit for receiving the effect control signal and receive the signal of the first communication mode;
A second input unit connected to the input unit and capable of receiving the signal of the second communication mode;
Third input means for switching and setting the operation of the first input means and the second input means,
Has,
In the first effect control means, the first input means is operated by the third input means, and the effect control signal of the first communication mode is received from the sub-control means,
In the second effect control means, the second input means is operated by the third input means to receive an effect control signal of the second communication form from the first effect control means. Composed,
The plurality of effect control means,
Wherein when the first received the initialization signal of the communication form or the second communication mode, exits the Starring lower converts the initialization signal thus received the initialization signal of the second form of communication can be transmitted to is configured to control means,
Said sub-control means, said the via at least one of said Starring Desei control means of said plurality of Starring Desei control means, it is possible that all initialization of said plurality of Starring Desei control means A gaming machine.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016176453A JP6649587B2 (en) | 2016-09-09 | 2016-09-09 | Gaming machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016176453A JP6649587B2 (en) | 2016-09-09 | 2016-09-09 | Gaming machine |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2018038728A JP2018038728A (en) | 2018-03-15 |
| JP2018038728A5 JP2018038728A5 (en) | 2019-09-05 |
| JP6649587B2 true JP6649587B2 (en) | 2020-02-19 |
Family
ID=61624404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016176453A Active JP6649587B2 (en) | 2016-09-09 | 2016-09-09 | Gaming machine |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6649587B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108543304B (en) * | 2018-05-28 | 2023-10-13 | 中电海康集团有限公司 | Electronic go board go identification circuit |
-
2016
- 2016-09-09 JP JP2016176453A patent/JP6649587B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018038728A (en) | 2018-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6202171B1 (en) | Game machine | |
| JP6697161B2 (en) | Amusement machine | |
| JP2022116426A (en) | game machine | |
| JP6697162B2 (en) | Amusement machine | |
| JP2022116447A (en) | game machine | |
| JP2022116449A (en) | game machine | |
| JP2016106931A (en) | Slot machine | |
| JP6649587B2 (en) | Gaming machine | |
| JP6697160B2 (en) | Amusement machine | |
| JP2022116451A (en) | game machine | |
| JP7844046B2 (en) | Gaming machine | |
| JP6552691B1 (en) | Game machine | |
| JP2026029043A (en) | gaming machines | |
| JP2026029061A (en) | gaming machines | |
| JP2026029057A (en) | gaming machines | |
| JP2026029060A (en) | gaming machines | |
| JP2026029044A (en) | gaming machines | |
| JP2026029062A (en) | gaming machines | |
| JP2026029052A (en) | gaming machines | |
| JP2026029054A (en) | gaming machines | |
| JP2026029056A (en) | gaming machines | |
| JP2026029046A (en) | gaming machines | |
| JP2026029045A (en) | gaming machines | |
| JP2026029059A (en) | gaming machines | |
| JP2026029058A (en) | gaming machines |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190619 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190729 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190729 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20190802 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20191114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191230 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6649587 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |