JP6653055B2 - Wafer dividing method and wafer dividing apparatus - Google Patents
Wafer dividing method and wafer dividing apparatus Download PDFInfo
- Publication number
- JP6653055B2 JP6653055B2 JP2015236570A JP2015236570A JP6653055B2 JP 6653055 B2 JP6653055 B2 JP 6653055B2 JP 2015236570 A JP2015236570 A JP 2015236570A JP 2015236570 A JP2015236570 A JP 2015236570A JP 6653055 B2 JP6653055 B2 JP 6653055B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- blade
- groove
- cutting
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Description
本発明は、ウェーハ分割方法及びウェーハ分割装置に関する。 The present invention relates to a wafer dividing method and a wafer dividing apparatus.
表面に半導体素子が形成されたウェーハは、ダイシング装置によって切断又は溝入れ等の切削加工が施される。ダイシング装置は、スピンドルによって高速回転される薄い円盤状のブレードと、ウェーハを吸着保持するテーブルと、を備え、テーブルに吸着保持されたウェーハに対し、高速回転するブレードによってウェーハを、格子状に形成された分割予定ラインに沿って切削加工する。ブレードとテーブルは、ダイシング装置に備えられたX、Y、Z、θ方向の各移動部によって相対的に移動される。これによって、ウェーハが分割予定ラインに沿って切削加工される。 The wafer having the semiconductor elements formed on its surface is subjected to cutting such as cutting or grooving by a dicing device. The dicing apparatus includes a thin disk-shaped blade that is rotated at a high speed by a spindle, and a table that holds the wafer by suction. The wafer that is suction-held on the table is formed into a lattice by the blade that rotates at a high speed. Cutting along the divided line. The blade and the table are relatively moved by X, Y, Z, and θ moving units provided in the dicing apparatus. As a result, the wafer is cut along the dividing line.
近年、半導体製造分野においてはウェーハが年々大型化する傾向にあり、また、実装密度を高めるためにウェーハの薄葉化が進んでいる。ウェーハを薄葉化するために、ウェーハの裏面を研削するバックグラインド(裏面研削)が行われている。 2. Description of the Related Art In recent years, in the field of semiconductor manufacturing, wafers tend to increase in size year by year, and wafers are becoming thinner in order to increase mounting density. In order to make the wafer thinner, back grinding (back grinding) for grinding the back surface of the wafer is performed.
例えば、特許文献1には、表面に半導体素子が形成されたウェーハを個々のチップに分割する方法として、DBG(Dicing Before Grinding)法(先ダイシング法ともいう。)が提案されている。DBG法は、ウェーハの表面(デバイスが形成されている面)から分割予定ラインに沿って所定の深さの切削溝を形成(ハーフカット)し、ウェーハの表面に保護テープを貼着した後、切削溝に到達するまでウェーハの裏面を研削することで個々のチップに分割する方法である。このDBG法によれば、ウェーハの裏面研削の後にダイシングを行う方法に比べて、ウェーハ分割時の破損を抑えることが可能となる。 For example, Patent Document 1 proposes a DBG (Dicing Before Grinding) method (also referred to as a pre-dicing method) as a method of dividing a wafer having a semiconductor element formed on a surface into individual chips. In the DBG method, a cutting groove of a predetermined depth is formed (half cut) from a surface of a wafer (a surface on which devices are formed) along a line to be divided, and a protective tape is attached to the surface of the wafer. This is a method of dividing the wafer into individual chips by grinding the back surface of the wafer until the wafer reaches the cutting groove. According to the DBG method, it is possible to suppress breakage at the time of dividing the wafer, as compared with a method of performing dicing after grinding the back surface of the wafer.
しかしながら、上述したDBG法においては、次のような問題がある。 However, the above-mentioned DBG method has the following problems.
すなわち、ブレードは磨耗に伴い先端の断面形状がR形状(円弧状)へと変化するが、先端にR形状が形成されたブレードを用いて切削加工すると、ブレードの先端形状が切削溝の形状にそのまま転写されてしまい、切削溝の底部(下端側)の角部は垂直にならずにR形状となる。このように切削溝の底部に形成されたR形状部分は強度的に弱い部分であり、ウェーハの裏面研削時に小さな衝撃が加わるだけで簡単に欠けてしまいやすい。そのため、ウェーハを個々のチップに分割した後、得られるチップにチッピング等の不具合が発生しやすくなる。一方、このような不具合を防止するために、ウェーハの裏面の研削速度を遅くすることでウェーハの裏面研削時に加わる衝撃を小さくすることも考えられるが、全体的なスループットの低下を招くことになってしまう。 In other words, the blade changes its cross-sectional shape into an R shape (arc shape) with wear, but when cutting is performed using a blade with an R shape formed at the tip, the blade tip shape changes to the shape of the cutting groove. It is transferred as it is, and the corner at the bottom (lower end side) of the cutting groove does not become vertical but becomes R-shaped. The R-shaped portion formed at the bottom of the cutting groove is a weak portion in terms of strength, and is easily chipped easily when a small impact is applied when grinding the back surface of the wafer. For this reason, after the wafer is divided into individual chips, defects such as chipping easily occur in the obtained chips. On the other hand, in order to prevent such inconvenience, it is conceivable to reduce the impact applied at the time of grinding the back surface of the wafer by lowering the grinding speed of the back surface of the wafer, but this will reduce the overall throughput. Would.
本発明は、このような事情に鑑みてなされたもので、スループットの低下を招くことなく、チッピング等の不具合を防止することができるウェーハ分割方法及びウェーハ分割装置を提供することを目的とする。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a wafer dividing method and a wafer dividing apparatus that can prevent problems such as chipping without lowering throughput.
上記目的を達成するために、本発明の第1態様に係るウェーハ分割方法は、表面に半導体素子が形成されたウェーハの分割予定ラインに沿ってウェーハの表面側からブレードにより切削溝を形成し、切削溝が形成されたウェーハの表面に保護テープを貼着し、ウェーハの裏面を研削して切削溝をウェーハの裏面に表出させウェーハを個々のチップに分離するウェーハ分割方法であって、ウェーハ又はダミーウェーハにブレードにより検査用溝を形成する検査用溝形成工程と、検査用溝が形成されたウェーハ又はダミーウェーハを撮像した撮像画像に基づき、検査用溝の形状情報を取得する検査用溝形状検出工程と、検査用溝の形状情報に基づき、ウェーハの裏面の研削速度を制御する研削速度制御工程と、を備える。 In order to achieve the above object, the wafer dividing method according to the first aspect of the present invention forms a cutting groove by a blade from a front surface side of a wafer along a planned dividing line of a wafer having a semiconductor element formed on the surface, A wafer dividing method in which a protective tape is adhered to a surface of a wafer on which a cutting groove is formed, and the back surface of the wafer is ground to expose the cutting groove on the back surface of the wafer and separate the wafer into individual chips. Or, an inspection groove forming step of forming an inspection groove by a blade on a dummy wafer, and an inspection groove for acquiring shape information of the inspection groove based on an image of a wafer or a dummy wafer on which the inspection groove is formed. The method includes a shape detection step and a grinding speed control step of controlling the grinding speed of the back surface of the wafer based on the shape information of the inspection groove.
本発明の第2態様に係るウェーハ分割方法は、第1態様において、研削速度制御工程は、ウェーハの裏面の研削速度を、ウェーハがブレードの切り込み深さに相当する第1厚さとなるまでは第1研削速度とし、その後はウェーハが第1厚さよりも小さい第2厚さとなるまで第1研削速度よりも遅い第2研削速度とする。 In the wafer dividing method according to the second aspect of the present invention, in the first aspect, the grinding speed control step may include setting a grinding speed of the back surface of the wafer to a first thickness until the wafer has a first thickness corresponding to a cutting depth of a blade. One grinding speed, and thereafter, a second grinding speed lower than the first grinding speed until the wafer has a second thickness smaller than the first thickness.
本発明の第3態様に係るウェーハ分割方法は、第1態様又は第2態様において、検査用溝の形状情報に基づき、ブレードのブレード径を算出するブレード径算出工程と、ウェーハに切削溝を形成するときのブレードの切り込み深さをブレード径算出工程で算出されたブレード径に基づいて変化させる切り込み深さ制御工程と、を備える。 In the wafer dividing method according to the third aspect of the present invention, in the first aspect or the second aspect, a blade diameter calculating step of calculating a blade diameter of a blade based on shape information of the inspection groove, and forming a cutting groove in the wafer A cutting depth control step of changing the cutting depth of the blade when performing the cutting based on the blade diameter calculated in the blade diameter calculating step.
本発明の第4態様に係るウェーハ分割装置は、表面に半導体素子が形成されたウェーハの分割予定ラインに沿ってウェーハの表面側からブレードにより切削溝を形成し、切削溝が形成されたウェーハの表面に保護テープを貼着し、ウェーハの裏面を研削して切削溝をウェーハの裏面に表出させウェーハを個々のチップに分離するウェーハ分割装置であって、ブレードによりウェーハ又はダミーウェーハに形成された検査用溝を撮像する撮像手段と、撮像手段で撮像した撮像画像に基づき、検査用溝の形状情報を取得する検査用溝形状検出手段と、検査用溝の形状情報に基づき、ウェーハの裏面の研削速度を制御する研削速度制御手段と、を備える。 The wafer dividing apparatus according to the fourth aspect of the present invention forms a cutting groove by a blade from a front surface side of a wafer along a line to be divided of a wafer having a semiconductor element formed on the surface, and forms a cutting groove on the wafer. A wafer dividing device that applies a protective tape to the front surface, grinds the back surface of the wafer, exposes the cutting grooves on the back surface of the wafer, and separates the wafer into individual chips. Imaging means for imaging the inspection groove, inspection groove shape detection means for acquiring shape information of the inspection groove based on the image taken by the imaging means, and a back surface of the wafer based on the shape information of the inspection groove. Grinding speed control means for controlling the grinding speed of the workpiece.
本発明の第5態様に係るウェーハ分割装置は、第4態様において、研削速度制御手段は、ウェーハの裏面の研削速度を、ウェーハがブレードの切り込み深さに相当する第1厚さとなるまでは第1研削速度とし、その後はウェーハが第1厚さよりも小さい第2厚さとなるまで第1研削速度よりも遅い第2研削速度とする。 In the wafer dividing apparatus according to a fifth aspect of the present invention, in the fourth aspect, the grinding speed control means sets the grinding speed of the back surface of the wafer to a first thickness until the wafer reaches the first thickness corresponding to the cutting depth of the blade. One grinding speed, and thereafter, a second grinding speed lower than the first grinding speed until the wafer has a second thickness smaller than the first thickness.
本発明の第6態様に係るウェーハ分割装置は、第4態様又は第5態様において、検査用溝の形状情報に基づき、ブレードのブレード径を算出するブレード径算出手段と、ウェーハに切削溝を形成するときのブレードの切り込み深さをブレード径算出手段で算出されたブレード径に基づいて変化させる切り込み深さ制御手段と、を備える。 A wafer dividing apparatus according to a sixth aspect of the present invention, in the fourth aspect or the fifth aspect, wherein blade diameter calculating means for calculating a blade diameter of the blade based on shape information of the inspection groove, and forming a cutting groove in the wafer. Cutting depth control means for changing the cutting depth of the blade at the time of cutting based on the blade diameter calculated by the blade diameter calculating means.
本発明によれば、スループットの低下を招くことなく、チッピング等の不具合を防止することができる。 According to the present invention, it is possible to prevent problems such as chipping without lowering the throughput.
以下、添付図面に従って本発明の好ましい実施形態について説明する。 Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
図1は、本発明の実施の形態に係るウェーハ分割方法を示したフローチャート図である。 FIG. 1 is a flowchart illustrating a wafer dividing method according to an embodiment of the present invention.
図1に示すように、本実施の形態のウェーハ分割方法は、表面に半導体素子が形成されたウェーハの分割予定ラインに沿ってウェーハの表面側からブレードにより切削溝を形成し、切削溝が形成されたウェーハの表面に保護テープを貼着し、ウェーハの裏面を研削して切削溝をウェーハの裏面に表出させウェーハを個々のチップに分離するウェーハ分割方法であって、ブレード形状認識処理工程(ステップS10)と、ダイシング工程(ステップS12)と、テープ貼付工程(ステップS14)と、裏面研削工程(ステップS16)とを含むものである。以下、各工程について説明する前に、本実施の形態で用いられるダイシング装置の構成について概略を説明する。 As shown in FIG. 1, the wafer dividing method according to the present embodiment forms a cutting groove with a blade from a front surface side of a wafer along a planned dividing line of a wafer having a semiconductor element formed on the surface. A wafer dividing method in which a protective tape is attached to the surface of the wafer, and the back surface of the wafer is ground to expose a cut groove on the back surface of the wafer and separate the wafer into individual chips. (Step S10), a dicing step (Step S12), a tape attaching step (Step S14), and a back surface grinding step (Step S16). Hereinafter, before describing each step, an outline of the configuration of a dicing apparatus used in the present embodiment will be described.
図2は、本実施の形態で用いられるダイシング装置の構成を示す外観図である。図3は、図2に示したダイシング装置でダイシング対象となるウェーハの一例を示した平面図である。 FIG. 2 is an external view showing the configuration of the dicing apparatus used in the present embodiment. FIG. 3 is a plan view showing an example of a wafer to be diced by the dicing apparatus shown in FIG.
図2に示すように、ダイシング装置10は、複数のウェーハWが収納されたカセットを外部装置との間で受け渡すロードポート12と、吸着部14を有しウェーハWを装置各部に搬送する搬送手段16と、ウェーハWを載置するテーブル18と、ウェーハWの加工が行われる加工部20と、ウェーハの表面を撮像する撮像手段26と、加工後のウェーハWを洗浄し乾燥させるスピンナ22とを備えている。ダイシング装置10の各部の動作は制御手段としてのコントローラ24により制御される。
As shown in FIG. 2, the
加工部20には、2本対向して配置され、先端にブレード28が取り付けられた高周波モータ内蔵型のエアーベアリング式スピンドル32が設けられており、所定の回転速度で高速回転するとともに、互いに独立して図のY方向のインデックス送りとZ方向の切り込み送りとがなされる。また、ウェーハWを吸着載置するテーブル18がZ方向の軸心を中心に回転可能に構成されているとともに、Xテーブル30の移動によって図のX方向に研削送りされるように構成されている。
The
ブレード28は、ダイヤモンド砥粒やCBN砥粒をニッケルで電着した電着ブレードや、金属粉末を混入した樹脂で結合したメタルレジンボンドのブレード等が用いられる。
As the
コントローラ24は、撮像手段26で撮像された撮像画像に基づき不図示のX、Y、θの各移動軸を制御して、ウェーハWとブレード28との位置合わせ(アライメント)を行う。
The
このように構成されたダイシング装置10では、まず、複数枚のウェーハWが収納されたカセットが、不図示の搬送装置、又は手動によってロードポート12に載置される。載置されたカセットからウェーハWが取り出され、搬送手段16によりテーブル18上に載置される。
In the
ここで、ダイシング対象としてのウェーハWの表面には、図3に示すように、格子状の分割予定ライン(ストリート)Lによって複数の領域に区画されている。区画された各領域には、所定の厚みを有するデバイス(半導体素子)Sが形成されている。テーブル18上にはウェーハWの表面が上向きとなる状態で載置される。 Here, as shown in FIG. 3, the surface of the wafer W to be diced is divided into a plurality of regions by lattice-like planned dividing lines (streets) L. A device (semiconductor element) S having a predetermined thickness is formed in each of the divided regions. The wafer W is placed on the table 18 with the surface of the wafer W facing upward.
このようにしてテーブル18上に載置されたウェーハWは、撮像手段26により表面が撮像され、ウェーハWの表面に形成された分割予定ラインLの位置とブレード28の位置とが、不図示のX、Y、θの各移動軸によりテーブル18を調整して合わせられる。
The surface of the wafer W placed on the table 18 in this way is imaged by the imaging means 26, and the position of the dividing line L formed on the surface of the wafer W and the position of the
位置合わせが終了し、ダイシングが開始されると、スピンドル32が回転を始め、ブレード28が高速に回転するとともに、不図示のノズルより切削液が供給される。この状態でウェーハWは、テーブル18とともに不図示の移動軸によって、図1に示すX方向へ加工送りされるとともに、スピンドル32が所定の高さまでZ方向へ下がりダイシングが行われる。
When the alignment is completed and dicing is started, the
本実施の形態のダイシング装置10では、ブレード28の先端形状(R形状)に応じてダイシング工程(ステップS12)におけるブレード28の切り込み深さや裏面研削工程(ステップS16)におけるウェーハWの裏面の研削速度を制御できるようにするために、これらの工程に先駆けて、以下に説明するブレード形状認識処理工程(ステップS10)が行われる。
In the
ブレード形状認識処理工程では、ダイシング対象となるウェーハWをテーブル18に載置して、ウェーハWとブレード28との位置合わせを行った後、図4に示すように、スピンドル32によりブレード28を高速に回転させるとともに、ブレード28を所定の高さ位置(Z方向位置)に移動させてZ方向への切り込み送りを行う。これにより、図5に示すように、ウェーハWの表面には所定の深さの検査用溝(微小カーフ)50が形成される。
In the blade shape recognition processing step, the wafer W to be diced is placed on the table 18 and the wafer W and the
さらにブレード形状認識処理工程では、図5に示すように、撮像手段26によりウェーハWの表面を撮像し、撮像手段26で撮像した撮像画像から検査用溝50の形状を検出し、この検出結果に基づいて、ダイシング工程(ステップS12)におけるブレード28の切り込み深さや裏面研削工程(ステップS16)におけるウェーハWの裏面の研削速度の制御が行われる。
Further, in the blade shape recognition processing step, as shown in FIG. 5, the surface of the wafer W is imaged by the imaging means 26, and the shape of the
図6は、コントローラ24の構成を示したブロック図である。図6に示すように、コントローラ24は、上述した制御を実現するために、検査用溝形状検出部40と、ブレード径算出部42と、溝深さ算出部44と、記憶部46と、切り込み深さ制御部48とを備えている。
FIG. 6 is a block diagram showing the configuration of the
検査用溝形状検出部40は、撮像手段26で撮像された撮像画像に基づき、ブレード28によりウェーハWの表面に形成された検査用溝50の形状情報を取得する検出部である。
The inspection groove shape detection unit 40 is a detection unit that acquires shape information of the
図7は、ウェーハWに形成された検査用溝50の様子を示した図であり、(a)はウェーハWに形成された検査用溝50を上面から見た平面図であり、(b)はウェーハWに形成された検査用溝50を側面(Y方向)から見た断面図である。図8は、図7(a)の一部を拡大した拡大平面図である。各図面では、分かりやすくするために検査用溝50を誇張して描いている。
FIGS. 7A and 7B are views showing the state of the
検査用溝形状検出部40は、撮像手段26で撮像された撮像画像を公知の方法で画像処理を行うことによって、図7及び図8に示すように、検査用溝50の形状情報として、検査用溝50の長さ(カーフ長さ)aと、検査用溝50の直線部分(R形状が形成される先端部分を除いた部分)の長さdとを検出して取得する。検査用溝形状検出部40で取得された検査用溝50の形状情報はブレード径算出部42及び溝深さ算出部44に与えられる。
The inspection groove shape detection unit 40 performs image processing on the captured image captured by the
ブレード径算出部42は、後述の切り込み深さ制御部48においてブレード28の切り込み深さを制御するために、ブレード28のブレード径(直径)を算出する算出部である。また、ブレード径算出部42で算出されたブレード径は、後述の溝深さ算出部44において検査用溝50の溝深さ情報を得るために用いられる。ブレード径算出部42は、ブレード径算出手段の一例である。
The blade
ブレード径算出部42は、検査用溝形状検出部40で取得された検査用溝50の形状情報と、ブレード高さ検出部34で検出されたブレード28の高さ位置(Z方向位置)とに基づいて、ブレード28のブレード径を算出する。ブレード高さ検出部34は、例えばリニアスケール等の公知の位置検出手段によって構成されており、ブレード28の高さ位置としてウェーハWの表面からブレード28の回転中心までの距離を検出する。ブレード径算出部42で算出されたブレード径は溝深さ算出部44及び切り込み深さ制御部48に与えられる。
The blade
図9は、ブレード28とウェーハWとの位置関係を示した概略図である。図9に示すように、検査用溝50は、ブレード28を回転させながら、ブレード28をウェーハWをX方向に相対的に移動させることなく、ブレード28をウェーハWに対してZ方向に切り込み送りすることにより形成される。このとき、ブレード28によってウェーハWに形成される検査用溝50の長さ(X方向長さ)をaとし、ブレード28のブレード径をRとし、ブレード高さ検出部34は、ブレード28の高さ位置(Z方向位置)hとして、ウェーハWの表面からブレード28の回転中心までの距離を検出するものとした場合、ブレード径Rは、次式によって求められる。
FIG. 9 is a schematic diagram showing a positional relationship between the
溝深さ算出部44は、切り込み深さ制御部48においてブレード28の切り込み深さを制御するために、検査用溝50の溝深さ情報を取得する。溝深さ算出部44で取得された検査用溝50の溝深さ情報は切り込み深さ制御部48に与えられる。
The groove
図10は、ウェーハWに形成された検査用溝50を側面(X方向)から見た断面図である。図10において、C1はブレード28の切り込み深さを示し、C2は検査用溝50の底部のR形状部分(ブレード28の先端のR形状部分により形成された溝部分)の深さを示している。なお、図面では、分かりやすくするために検査用溝50を誇張して描いている。
FIG. 10 is a cross-sectional view of the
溝深さ算出部44は、ブレード径算出部42で算出されたブレード径Rと、検査用溝形状検出部40で取得された検査用溝50の形状情報とに基づき、ウェーハWに形成された検査用溝50における切り込み深さC1及び検査用溝50の底部のR形状部分の深さC2を算出して取得する。具体的には、次式(2)及び(3)により、ブレード28の切り込み深さC1とR形状部分の深さC2とを求めることができる。
The groove
以上のようにしてブレード形状認識処理工程(ステップS10)が行われた後、図1に示すように、ダイシング工程(ステップS12)が行われる。ダイシング工程では、切り込み深さ制御部48によってブレード28の切り込み深さが制御されつつ、図11に示すように、ウェーハWには分割予定ラインに沿って複数の切削溝54が形成される。
After the blade shape recognition processing step (Step S10) is performed as described above, a dicing step (Step S12) is performed as shown in FIG. In the dicing process, a plurality of cutting
切り込み深さ制御部48は、ダイシング工程におけるブレード28の切り込み深さを制御する制御部であり、溝深さ算出部44で算出された検査用溝50の溝深さ情報とブレード径算出部42で算出されたブレード径Rとに基づき、ブレード28の切り込み深さを制御する。
The cutting
図11に示すように、ダイシング工程におけるブレード28の切り込み深さをN1とし、ブレード28が新品状態(磨耗していない状態)のときのブレード28の切り込み深さ(初期切り込み深さ)をN0とし、ブレード28の摩耗量をΔeとし、チップの仕上げ厚みをDとしたとき、切り込み深さ制御部48は、次式を満たすように、ブレード28の切り込み深さN1を制御する。
As shown in FIG. 11, the cutting depth of the
N1=N0+Δe
=D+C2+Δe ・・・(4)
なお、ブレード28の摩耗量Δeは、ブレード28が新品状態のときのブレード28のブレード径をR0としたとき、次式によって求めることができる。
N1 = N0 + Δe
= D + C2 + Δe (4)
The amount of wear Δe of the
Δe=(R0−R)/2 ・・・(5)
また、切り込み深さ制御部48で算出されたブレード28の切り込み深さN1は記憶部46に記憶される。記憶部46に記憶されたブレード28の切り込み深さN1は、後述の裏面研削装置60の制御部74(図13参照)により参照される。
Δe = (R 0 −R) / 2 (5)
Further, the cutting depth N1 of the
このように本実施の形態におけるダイシング工程では、切り込み深さ制御部48によりブレード28の切り込み深さが制御されつつ、ウェーハWには分割予定ラインに沿って複数の切削溝54が形成される。具体的には、ブレード28の摩耗によりブレード径Rが小さくなるほど、ブレード28の切り込み深さが大きくなるように制御が行われる。これにより、ブレード28の摩耗によりブレード径Rに変化が生じた場合でも、その変化による影響を受けることなく、ウェーハWの表面から常に一定の切り込み深さでブレード28により切削溝54を形成することが可能となり、ブレード28の切り込み深さの信頼性が向上する。
As described above, in the dicing step in the present embodiment, a plurality of cutting
また、本実施の形態におけるダイシング工程では、切り込み深さ制御部48によるブレード28の切り込み深さの制御によって、切削溝54の底部のR形状部分がチップの仕上げ厚みDよりも深い位置に形成されるため、後述する裏面研削速度の制御と相まってチッピングの発生を効果的に抑制することが可能となる。
In the dicing step in the present embodiment, the R-shaped portion at the bottom of the cutting
ダイシング工程(ステップS12)が行われた後、テープ貼付工程(ステップS14)が行われる。テープ貼付工程では、ウェーハWの表面に形成されたデバイスSを保護するために、図12に示すように、不図示のテープ貼付装置によりウェーハWの表面に保護テープ(BGテープ)66が貼り付けられる。保護テープ66は、PETやポリオレフィンなどの基材とアクリル系合成樹脂などの粘着剤からなり、粘着剤が半導体素子に密着される。粘着剤は、紫外線照射により樹脂中の結合状態が変化し接着力が低下する特性を有する。
After the dicing step (Step S12) is performed, a tape attaching step (Step S14) is performed. In the tape attaching process, a protective tape (BG tape) 66 is attached to the surface of the wafer W by a tape attaching device (not shown) as shown in FIG. 12 in order to protect the devices S formed on the surface of the wafer W. Can be The
表面に保護テープ66が貼り付けられたウェーハWは、不図示の搬送装置により裏面研削装置60に搬送される。裏面研削装置60では、図1に示した裏面研削工程(ステップS16)が行われる。
The wafer W having the
図13は、本実施の形態に係る裏面研削工程で用いられる裏面研削装置の構成を示した概略図である。図13に示すように、裏面研削装置60は、ウェーハWを保持するテーブル62と、ウェーハWの裏面を研削加工するバックグラインダ64とを備えている。
FIG. 13 is a schematic diagram showing a configuration of a back surface grinding device used in the back surface grinding step according to the present embodiment. As shown in FIG. 13, the back
ウェーハWはテーブル62の上面に保護テープ66を介して吸着保持される。テーブル62は、回転軸68を中心に所定の回転数で回転される。
The wafer W is suction-held on the upper surface of the table 62 via a
バックグラインダ64は、テーブル62の上方に設けられる。バックグラインダ64の本体70は、テーブル62の回転軸68に対して偏心した位置に配置された回転軸72を有しており、回転軸72を中心に所定の回転数で回転される。この本体70の下面には、複数の砥石(不図示)が所定の間隔をもって固定されており、これらの砥石がテーブル62に向けて本体70とともに下降される。これによって、砥石がウェーハWの裏面に押圧され、ウェーハWの裏面が研削されていく。そして、ウェーハWが所定の厚さ(チップの仕上げ厚みに相当する厚さ)となるまでウェーハWの裏面の研削加工が行われる。これにより、ウェーハWが個々のチップに分離される。
The
制御部74は、裏面研削装置60のテーブル62やバックグラインダ64等の各部の動作を制御する。
The
本実施形態における制御部74は、研削速度制御手段の一例であり、ウェーハWの裏面研削時に切削溝54の底部に形成されたR形状部分が欠けてしまうことを防止するため、検査用溝形状検出部40で取得された検査用溝50の形状情報に基づき、バックグラインダ64によるウェーハWの裏面の研削速度を制御する。
The
具体的には、制御部74は、図6に示した記憶部46を参照してブレード28の切り込み深さN1を取得し、この切り込み深さN1に基づいて、バックグラインダ64によるウェーハWの裏面の研削速度を制御する。その詳細な制御方法としては、ウェーハWの裏面の研削速度を、ウェーハWの厚みが図14(a)に示した第1厚さ(切り込み深さN1に相当する厚さ)となるまで第1研削速度V1とし、その後はウェーハWの厚みが図14(a)に示した第1厚さから図14(b)に示した第2厚さ(チップの仕上げ厚みDに相当する厚さ)となるまで第1研削速度V1よりも遅い第2研削速度V2とする。
Specifically, the
本実施の形態における裏面研削工程では、制御部74において上記制御が実行されることにより、ウェーハWの裏面に切削溝54が表出するまでは高速(第1研削速度V1)で研削加工が行われ、切削溝54のR形状部分ではウェーハWの裏面の研削速度が低速(第2研削速度V2)で研削加工が行われる。したがって、ウェーハWの裏面研削時に切削溝54の底部のR形状部分が欠けることなくチッピングの発生を防止できるとともに、全体的なスループットの向上を図ることが可能となる。
In the back surface grinding step in the present embodiment, the above-described control is performed by the
なお、本実施の形態では、テーブル18上にウェーハWを載置して、ウェーハWに検査用溝を形成する態様としているが、これに限らず、テーブル18上にウェーハWと同様の材質で構成されたダミーウェーハを載置して、ダミーウェーハに検査用溝を形成する態様としてもよい。 In the present embodiment, the wafer W is placed on the table 18 and the inspection groove is formed in the wafer W. However, the present invention is not limited to this, and the same material as the wafer W is used on the table 18. The configured dummy wafer may be mounted and an inspection groove may be formed in the dummy wafer.
以上、本発明の実施形態について詳細に説明したが、本発明は、以上の例には限定されず、本発明の要旨を逸脱しない範囲において、各種の改良や変形を行ってもよいのはもちろんである。 As mentioned above, although embodiment of this invention was described in detail, this invention is not limited to the said example, Of course, various improvement and modification may be performed in the range which does not deviate from the summary of this invention. It is.
10…ダイシング装置、18…テーブル、24…コントローラ、26…撮像手段、28…ブレード、32…スピンドル、34…ブレード高さ検出部、40…検査用溝検出部、42…ブレード径算出部、44…溝深さ算出部、46…記憶部、48…切り込み深さ制御部、50…検査用溝、54…切削溝、60…裏面研削装置、62…テーブル、64…バックグラインダ、66…保護テープ
Claims (4)
前記ウェーハ又はダミーウェーハに前記ブレードにより検査用溝を形成する検査用溝形成工程と、
前記検査用溝が形成された前記ウェーハ又は前記ダミーウェーハを撮像した撮像画像に基づき、前記検査用溝の形状情報を取得する検査用溝形状検出工程と、
前記検査用溝の形状情報に基づき、前記ブレードのブレード径を算出するブレード径算出工程と、
前記ブレード径と前記検査用溝の形状情報とに基づき、前記検査用溝の切り込み深さと前記検査用溝の底部のR形状部分の深さとを含む溝深さ情報を算出する溝深さ算出工程と、
前記ブレード径と前記溝深さ情報とに基づき、前記ウェーハに前記切削溝を形成するときの前記ブレードの切り込み深さを制御する切り込み深さ制御工程と、
前記ブレードの切り込み深さに基づき、前記ウェーハの裏面の研削速度を制御する研削速度制御工程と、
を備えるウェーハ分割方法。 A cutting groove is formed by a blade from the front surface side of the wafer along a scheduled dividing line of the wafer on which the semiconductor element is formed, and a protective tape is attached to the surface of the wafer on which the cutting groove is formed, A wafer dividing method for grinding the back surface of a wafer to expose the cut groove on the back surface of the wafer and separating the wafer into individual chips,
An inspection groove forming step of forming an inspection groove by the blade on the wafer or dummy wafer,
An inspection groove shape detection step of acquiring shape information of the inspection groove based on an image of the wafer or the dummy wafer on which the inspection groove is formed,
A blade diameter calculation step of calculating a blade diameter of the blade based on the shape information of the inspection groove,
A groove depth calculating step of calculating groove depth information including a cutting depth of the inspection groove and a depth of an R-shaped portion at the bottom of the inspection groove based on the blade diameter and the shape information of the inspection groove; When,
Based on the blade diameter and the groove depth information, a cutting depth control step of controlling the cutting depth of the blade when forming the cutting groove in the wafer,
A grinding speed control step of controlling the grinding speed of the back surface of the wafer based on the cutting depth of the blade ,
A wafer dividing method comprising:
請求項1に記載のウェーハ分割方法。 The grinding speed control step sets the grinding speed of the back surface of the wafer to a first grinding speed until the wafer has a first thickness corresponding to a cutting depth of the blade, and thereafter, the wafer has the first thickness. A second grinding speed lower than the first grinding speed until the second thickness is smaller than
The wafer dividing method according to claim 1.
前記ブレードにより前記ウェーハ又はダミーウェーハに形成された検査用溝を撮像する撮像手段と、
前記撮像手段で撮像した撮像画像に基づき、前記検査用溝の形状情報を取得する検査用溝形状検出手段と、
前記検査用溝の形状情報に基づき、前記ブレードのブレード径を算出するブレード径算出手段と、
前記ブレード径と前記検査用溝の形状情報とに基づき、前記検査用溝の切り込み深さと前記検査用溝の底部のR形状部分の深さとを含む溝深さ情報を算出する溝深さ算出手段と、
前記ブレード径と前記溝深さ情報とに基づき、前記ウェーハに前記切削溝を形成するときの前記ブレードの切り込み深さを制御する切り込み深さ制御手段と、
前記ブレードの切り込み深さに基づき、前記ウェーハの裏面の研削速度を制御する研削速度制御手段と、
を備えるウェーハ分割装置。 A cutting groove is formed by a blade from the front surface side of the wafer along a scheduled dividing line of the wafer on which the semiconductor element is formed, and a protective tape is attached to the surface of the wafer on which the cutting groove is formed, A wafer dividing apparatus for grinding the back surface of a wafer to expose the cut grooves on the back surface of the wafer and separating the wafer into individual chips,
Imaging means for imaging the inspection groove formed in the wafer or dummy wafer by the blade,
Inspection groove shape detection means for acquiring shape information of the inspection groove based on the image captured by the imaging means,
Based on the shape information of the inspection groove, blade diameter calculating means for calculating the blade diameter of the blade,
A groove depth calculating means for calculating groove depth information including a cutting depth of the inspection groove and a depth of an R-shaped portion at the bottom of the inspection groove based on the blade diameter and the shape information of the inspection groove; When,
Based on the blade diameter and the groove depth information, a cutting depth control means for controlling the cutting depth of the blade when forming the cutting groove in the wafer,
Based on the cutting depth of the blade, grinding speed control means for controlling the grinding speed of the back surface of the wafer,
A wafer dividing device comprising:
請求項3に記載のウェーハ分割装置。 The grinding speed control means sets the grinding speed of the back surface of the wafer to a first grinding speed until the wafer has a first thickness corresponding to a cutting depth of the blade, and thereafter, the wafer has the first thickness. A second grinding speed lower than the first grinding speed until the second thickness is smaller than
The wafer dividing apparatus according to claim 3 .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015236570A JP6653055B2 (en) | 2015-12-03 | 2015-12-03 | Wafer dividing method and wafer dividing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015236570A JP6653055B2 (en) | 2015-12-03 | 2015-12-03 | Wafer dividing method and wafer dividing apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017103387A JP2017103387A (en) | 2017-06-08 |
| JP6653055B2 true JP6653055B2 (en) | 2020-02-26 |
Family
ID=59016981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015236570A Active JP6653055B2 (en) | 2015-12-03 | 2015-12-03 | Wafer dividing method and wafer dividing apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6653055B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7061021B2 (en) * | 2018-06-06 | 2022-04-27 | 株式会社ディスコ | Wafer processing method and grinding equipment |
| JP7128073B2 (en) * | 2018-10-01 | 2022-08-30 | 株式会社ディスコ | Processing method |
| CN113989365B (en) * | 2021-11-11 | 2024-12-17 | 江苏京创先进电子科技有限公司 | Twice shear mark detection device, method, terminal and storage medium |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4669162B2 (en) * | 2001-06-28 | 2011-04-13 | 株式会社ディスコ | Semiconductor wafer dividing system and dividing method |
| JP5858684B2 (en) * | 2011-08-15 | 2016-02-10 | 株式会社ディスコ | Cutting method |
-
2015
- 2015-12-03 JP JP2015236570A patent/JP6653055B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017103387A (en) | 2017-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4913517B2 (en) | Wafer grinding method | |
| JP4986568B2 (en) | Wafer grinding method | |
| CN105390383B (en) | Method for processing wafer | |
| CN110571131B (en) | Chamfer processing method | |
| JP2023059932A (en) | Truing method and chamfer device | |
| CN108356706A (en) | The application method of finishing board is laminated | |
| JP7068064B2 (en) | Processing method of work piece | |
| JP2008042081A (en) | Wafer grinding equipment | |
| TW201701344A (en) | Wafer processing method | |
| CN115070549B (en) | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus | |
| KR102257264B1 (en) | Scratch detecting method | |
| JP5072020B2 (en) | Grinding member dressing method and grinding apparatus | |
| JP2007305835A (en) | Wafer processing method | |
| JP2017054888A (en) | Wafer processing method | |
| US20060009134A1 (en) | Grinding wheel, grinding apparatus and grinding method | |
| JP7037422B2 (en) | Processing method of work piece | |
| JP6653055B2 (en) | Wafer dividing method and wafer dividing apparatus | |
| KR20210132598A (en) | Processing method of a wafer and holding table | |
| JP5959193B2 (en) | Wafer grinding method and wafer grinding apparatus | |
| KR102503533B1 (en) | Dresser board, dressing method | |
| CN107919274A (en) | processing method | |
| JP6569857B2 (en) | Dicing method and dicing apparatus | |
| JP6315471B2 (en) | Method of dividing plate workpiece | |
| JP6184162B2 (en) | Cutting method | |
| JP2009224496A (en) | Wafer edge grinding method, wafer edge grinding unit, and wafer rear-face grinder |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181004 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190627 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190826 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200107 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6653055 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |