JP6653217B2 - Quality evaluation method of laminate having protective film on surface of oxide semiconductor thin film, and quality control method of oxide semiconductor thin film - Google Patents
Quality evaluation method of laminate having protective film on surface of oxide semiconductor thin film, and quality control method of oxide semiconductor thin film Download PDFInfo
- Publication number
- JP6653217B2 JP6653217B2 JP2016104043A JP2016104043A JP6653217B2 JP 6653217 B2 JP6653217 B2 JP 6653217B2 JP 2016104043 A JP2016104043 A JP 2016104043A JP 2016104043 A JP2016104043 A JP 2016104043A JP 6653217 B2 JP6653217 B2 JP 6653217B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide semiconductor
- thin film
- semiconductor thin
- parameter
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 324
- 239000010409 thin film Substances 0.000 title claims description 307
- 239000010408 film Substances 0.000 title claims description 205
- 238000000034 method Methods 0.000 title claims description 138
- 230000001681 protective effect Effects 0.000 title claims description 108
- 238000003908 quality control method Methods 0.000 title claims description 15
- 238000013441 quality evaluation Methods 0.000 title claims description 13
- 230000007547 defect Effects 0.000 claims description 136
- 238000011156 evaluation Methods 0.000 claims description 88
- 230000005284 excitation Effects 0.000 claims description 73
- 238000005259 measurement Methods 0.000 claims description 49
- 230000008859 change Effects 0.000 claims description 35
- 230000001678 irradiating effect Effects 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 11
- 238000004364 calculation method Methods 0.000 claims description 10
- 230000002123 temporal effect Effects 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 description 95
- 239000000523 sample Substances 0.000 description 54
- 238000000137 annealing Methods 0.000 description 37
- 239000000758 substrate Substances 0.000 description 36
- 230000015572 biosynthetic process Effects 0.000 description 35
- 230000000875 corresponding effect Effects 0.000 description 25
- 230000008569 process Effects 0.000 description 25
- 229910052760 oxygen Inorganic materials 0.000 description 22
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 21
- 239000001301 oxygen Substances 0.000 description 21
- 239000000969 carrier Substances 0.000 description 17
- 239000007789 gas Substances 0.000 description 17
- 238000012545 processing Methods 0.000 description 16
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- 230000001276 controlling effect Effects 0.000 description 11
- 230000007423 decrease Effects 0.000 description 11
- 239000012159 carrier gas Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 239000000386 donor Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 238000002310 reflectometry Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000003028 elevating effect Effects 0.000 description 5
- 230000002349 favourable effect Effects 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 239000011701 zinc Substances 0.000 description 5
- 230000006872 improvement Effects 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 230000008034 disappearance Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000000852 hydrogen donor Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000005477 sputtering target Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 108010053481 Antifreeze Proteins Proteins 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910020994 Sn-Zn Inorganic materials 0.000 description 1
- 229910009069 Sn—Zn Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000006213 oxygenation reaction Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本発明は、液晶ディスプレイや有機ELディスプレイなどの表示装置に用いられる薄膜トランジスタ(TFT:Thin Film Transistor、以下、「TFT」という)に好適な半導体層用酸化物(以下、「酸化物半導体薄膜」という)の表面に保護膜を有する積層体の品質評価方法、及び該酸化物半導体薄膜の品質管理方法に関する。詳細には、酸化物半導体薄膜の膜中欠陥や該酸化物半導体薄膜の表面に形成される保護膜との界面欠陥に起因する不良を、接触式方法、または非接触式方法により測定し、該積層体の品質を評価する技術、及び保護膜を有する酸化物半導体薄膜の品質管理方法に関する。 The present invention relates to an oxide for a semiconductor layer (hereinafter, referred to as an “oxide semiconductor thin film”) suitable for a thin film transistor (TFT) used for a display device such as a liquid crystal display or an organic EL display. The present invention relates to a method for evaluating the quality of a laminate having a protective film on the surface of the above-mentioned item) and a method for controlling the quality of the oxide semiconductor thin film. In detail, defects due to defects in the oxide semiconductor thin film or defects due to interface defects with a protective film formed on the surface of the oxide semiconductor thin film are measured by a contact method or a non-contact method. The present invention relates to a technique for evaluating the quality of a stacked body and a quality control method for an oxide semiconductor thin film having a protective film.
非晶質酸化物半導体薄膜は高いキャリア移動度を有し、光学バンドギャップが大きく、低温で成膜できる。そのため非晶質酸化物半導体薄膜は、大型・高解像度・高速駆動が要求される次世代ディスプレイや、透明ディスプレイやフレキシブルディスプレイに用いられる耐熱性の低い樹脂基板などへの適用が期待されている。 An amorphous oxide semiconductor thin film has high carrier mobility, a large optical band gap, and can be formed at a low temperature. Therefore, the amorphous oxide semiconductor thin film is expected to be applied to next-generation displays that require large size, high resolution, and high-speed driving, and resin substrates with low heat resistance used for transparent displays and flexible displays.
酸化物半導体薄膜のなかでも特に、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)、および酸素(O)からなるアモルファス酸化物半導体薄膜(以下、「InGaZnO」、または「IGZO」ということがある。)は、非常に高いキャリア移動度を有するため、好ましく用いられている。 Among the oxide semiconductor thin films, an amorphous oxide semiconductor thin film including indium (In), gallium (Ga), zinc (Zn), and oxygen (O) (hereinafter referred to as “InGaZnO” or “IGZO”) is particularly referred to. Is very preferably used because it has a very high carrier mobility.
しかしながら、酸化物半導体薄膜は、成膜工程、およびその後の熱処理に起因して電子状態が変化し、TFTの品質に影響を及ぼすことが知られている。例えば、成膜工程で生じる格子欠陥や膜中の水素に起因して、TFT特性を支配するキャリア濃度が大きく変化し、TFT特性にばらつきが生じやすい。そのため、表示装置などの製造工程においては、酸化物半導体薄膜の特性を評価し、その結果をフィードバックして製造条件を調整してTFTの品質管理を行うことが、生産性向上の観点からは重要となる。 However, it is known that an oxide semiconductor thin film changes its electronic state due to a film formation process and a heat treatment performed thereafter, which affects the quality of a TFT. For example, due to lattice defects generated in the film formation process and hydrogen in the film, the carrier concentration that governs the TFT characteristics greatly changes, and the TFT characteristics tend to vary. Therefore, in the manufacturing process of a display device or the like, it is important from the viewpoint of productivity improvement to evaluate the characteristics of the oxide semiconductor thin film and feed back the results to adjust the manufacturing conditions and control the TFT quality. Becomes
本発明者らは、電極付けすることなく、非接触式方法で、酸化物半導体薄膜の移動度を評価する方法として、特許文献1にマイクロ波光導電減衰法(以下、「μ−PCD法」ということがある)により、酸化物半導体薄膜の移動度を定性的または定量的に評価する方法を開示している。 As a method of evaluating the mobility of an oxide semiconductor thin film by a non-contact method without attaching an electrode, the present inventors have disclosed in Patent Document 1 a microwave photoconductive decay method (hereinafter referred to as a “μ-PCD method”). In some cases) discloses a method for qualitatively or quantitatively evaluating the mobility of an oxide semiconductor thin film.
ところで、酸化物半導体薄膜を用いたTFTでは、トランジスタ特性として基本的な移動度だけでなく、輝度ムラ、色飛び、表示不良などの製品不良を抑制することが重要となる。そのためにはこれら製品不良の原因となる光照射や電圧印加などのストレスに対する耐性(以下、「ストレス耐性」ということがある)に優れていることも要求される。ストレス耐性とは、トランジスタ等の半導体素子に、例えば光を照射し続けたり、ゲート電圧を印加し続けたりするなどのストレスを加えても、良好な特性を有することを意味する。 Meanwhile, in a TFT using an oxide semiconductor thin film, it is important to suppress not only basic mobility as a transistor characteristic but also product defects such as luminance unevenness, color skipping, and display defects. For that purpose, it is also required that they have excellent resistance to stress such as light irradiation or voltage application that causes these product defects (hereinafter, sometimes referred to as “stress resistance”). The stress tolerance means that a semiconductor element such as a transistor has good characteristics even when a stress such as continuous irradiation of light or application of a gate voltage is applied to the semiconductor element.
ストレス耐性の一つとして、ドレイン電流−ゲート電圧特性(以下、「I−V特性」ということがある)において、しきい値電圧(Vth:Threshold Voltage)がシフトしないこと、すなわち、ストレス印加前後のVthの変化量(以下、「ΔVth」ということがある)が小さいことが挙げられる。例えば有機ELディスプレイでは、有機EL素子を発光させる間、駆動TFTのゲート電極に正電圧(以下、「正バイアス」ということがある。)が印加され続けることになる。そのため、Vthが変化し、スイッチング特性が変化することが問題となっている。液晶テレビでは、バックライトからの光がTFTに照射されることになる。そのため負電圧(以下、「負バイアス」ということがある。)に加えて光照射が継続され続けると、Vthが変化し、スイッチング特性が変化することが問題となっている。 One of stress resistances is that a threshold voltage (V th : Threshold Voltage) does not shift in drain current-gate voltage characteristics (hereinafter sometimes referred to as “IV characteristics”), that is, before and after stress application. the amount of change of V th (hereinafter sometimes referred to as "[Delta] V th"), and it is small. For example, in an organic EL display, a positive voltage (hereinafter, sometimes referred to as “positive bias”) is continuously applied to a gate electrode of a driving TFT while the organic EL element emits light. Therefore, there is a problem that V th changes and switching characteristics change. In a liquid crystal television, light from a backlight is applied to the TFT. Therefore, when light irradiation is continued in addition to a negative voltage (hereinafter, sometimes referred to as a “negative bias”), Vth changes, which causes a problem that switching characteristics change.
更に正バイアスに関連するストレス耐性として、TFTのVthが適正な範囲内に抑えられていることも必要である。Vthの値がマイナスの値をとると、ゲート電圧を印加していないときに電流が流れてしまうため、消費電力が増える。一方、Vthの正の値が大きすぎると、TFTの動作に大きな電圧が必要になる。 Further, it is necessary that V th of the TFT is kept within an appropriate range as a stress resistance related to a positive bias. If the value of Vth is a negative value, a current flows when the gate voltage is not applied, so that power consumption increases. On the other hand, if the positive value of V th is too large, a large voltage is required for the operation of the TFT.
このようにスイッチング特性が変化すると、表示装置自体の信頼性低下を招くため、ストレス耐性の向上が切望されている。 Such a change in the switching characteristics causes a decrease in the reliability of the display device itself, and thus an improvement in stress resistance has been desired.
また上記以外にも、TFT特性に大きな違いが生じるプロセス条件が報告されている。例えば非特許文献1には、上記TFTに用いられるゲート絶縁膜の種類によって、酸化物半導体薄膜をアニールした後の当該酸化物半導体の膜中の電子状態が変化し、その結果、TFTの特性に大きな影響を及ぼすことが開示されている。 In addition to the above, process conditions that cause a large difference in TFT characteristics have been reported. For example, in Non-Patent Document 1, the electronic state in the oxide semiconductor film after the oxide semiconductor thin film is annealed changes depending on the type of the gate insulating film used for the TFT, and as a result, the characteristics of the TFT are reduced. It is disclosed that it has a significant effect.
更に特許文献2には酸化物半導体薄膜の品質評価方法として、μ−PCD法を用いる技術が開示されている。 Further, Patent Document 2 discloses a technique using a μ-PCD method as a quality evaluation method of an oxide semiconductor thin film.
TFTの材料開発においては、要求される特性に応じて酸化物半導体の組成や含有量等を変更するだけでなく、成膜温度や雰囲気などの成膜条件、更にはその後の工程の処理条件など(以下、これらをまとめて「製造条件」ということがある)も最適化する必要がある。最適な組み合わせを検討する際には、酸化物半導体薄膜のストレス耐性を評価する必要があるが、従来はTFTを実際に作製してからストレス耐性を評価していた。そのため、ストレス耐性に影響を及ぼす酸化物半導体薄膜の製造条件を突き止めるためには、多くの時間とコストを要していた。そこで、ストレス耐性を正確、かつ簡便に評価する技術が求められている。 In the development of TFT materials, not only the composition and content of the oxide semiconductor are changed according to the required characteristics, but also the film forming conditions such as the film forming temperature and atmosphere, and the processing conditions for the subsequent steps. (Hereinafter, these may be collectively referred to as “manufacturing conditions”). When examining the optimal combination, it is necessary to evaluate the stress resistance of the oxide semiconductor thin film, but conventionally, the stress resistance was evaluated after actually manufacturing a TFT. Therefore, it takes much time and cost to find out the manufacturing conditions of the oxide semiconductor thin film that affect the stress resistance. Therefore, there is a need for a technique for accurately and easily evaluating stress tolerance.
酸化物半導体薄膜の品質管理手法として本発明者らは、TFTの製造工程の任意の2工程間の酸化物半導体薄膜の電子状態を測定、評価することで、酸化物半導体薄膜の欠陥を把握し、酸化物半導体薄膜の品質を管理する技術として特許文献2を出願している。本発明者らはより簡便にストレス耐性を評価し、TFT特性の品質を安定化できる技術について更に研究を重ねた。 As a quality control method of the oxide semiconductor thin film, the present inventors have measured and evaluated the electronic state of the oxide semiconductor thin film between any two steps of the TFT manufacturing process, thereby grasping the defect of the oxide semiconductor thin film. Patent Application 2 has been filed as a technique for managing the quality of an oxide semiconductor thin film. The present inventors have evaluated stress resistance more easily, and have further studied on a technology capable of stabilizing the quality of TFT characteristics.
本発明は上記の様な事情に着目してなされたものである。本発明の目的は、酸化物半導体薄膜の表面に保護膜を有する積層体の該酸化物半導体薄膜の不良、及び該酸化物半導体薄膜の品質を正確、かつ簡便に評価すると共に、TFTの品質も適切に管理できる方法を提供することにある。 The present invention has been made in view of the above situation. An object of the present invention is to accurately and easily evaluate the defect of the oxide semiconductor thin film and the quality of the oxide semiconductor thin film in a laminate having a protective film on the surface of the oxide semiconductor thin film, and also to improve the quality of the TFT. The purpose is to provide a method that can be properly managed.
上記課題を解決し得た本発明とは、酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法であって、前記保護膜を有する前記酸化物半導体薄膜の電子状態を測定することによって、前記酸化物半導体薄膜の欠陥に起因する不良を評価することに要旨を有する。 The present invention which has solved the above problems is a method for evaluating the quality of a stacked body having a protective film on the surface of an oxide semiconductor thin film, wherein the electronic state of the oxide semiconductor thin film having the protective film is measured. Accordingly, the gist is to evaluate a defect caused by a defect of the oxide semiconductor thin film.
上記酸化物半導体薄膜の欠陥に起因する不良を評価することによって、(1)TFTに光照射と負バイアスを印加したとき、印加前後のしきい値電圧の差ΔVth、(2)TFTのスイッチングの可否、(3)TFTのしきい値電圧Vthのいずれかを評価することも好ましい。 By evaluating a defect caused by the defect of the oxide semiconductor thin film, (1) when a light irradiation and a negative bias are applied to the TFT, a difference ΔV th between threshold voltages before and after the application and (2) switching of the TFT It is also preferable to evaluate any of (3) the threshold voltage Vth of the TFT.
本発明では、前記酸化物半導体薄膜の電子状態は、前記酸化物半導体薄膜に励起光及びマイクロ波を照射し、前記励起光の照射により変化する前記マイクロ波の前記照射した部位からの反射波の最大値を測定した後、前記励起光の照射を停止し、前記励起光の照射停止後の前記マイクロ波の前記照射した部位からの反射波の反射率の時間的な変化を測定する反射率測定ステップと、前記反射率の時間的な変化から、励起光の照射停止後に見られる遅い減衰に対応するパラメータを算出するパラメータ算出ステップとに基づいて非接触式方法によって測定することも好ましい実施態様である。 In the present invention, the electronic state of the oxide semiconductor thin film irradiates the oxide semiconductor thin film with excitation light and microwaves, and the reflected wave from the irradiated portion of the microwaves changed by the irradiation of the excitation light. After measuring the maximum value, stop the irradiation of the excitation light, reflectivity measurement to measure the temporal change of the reflectance of the reflected wave from the irradiated portion of the microwave after stopping the irradiation of the excitation light In a preferred embodiment, the measurement is performed by a non-contact method based on a step and a parameter calculation step of calculating a parameter corresponding to a slow attenuation observed after the irradiation of the excitation light is stopped from the temporal change of the reflectance. is there.
上記パラメータ算出ステップが、前記反射率の変化から、励起光の照射停止後0.1〜10μsに見られる遅い減衰に対応するパラメータを算出し、前記酸化物半導体薄膜の電子状態を評価することも好ましい。 The parameter calculating step may calculate a parameter corresponding to a slow decay seen in 0.1 to 10 μs after stopping irradiation of the excitation light from the change in the reflectance, and evaluate an electronic state of the oxide semiconductor thin film. preferable.
上記酸化物半導体薄膜の電子状態の評価は、前記パラメータ算出ステップの遅い減衰に対応するパラメータが、1.5以下の場合に良好と評価することも好ましい。 The electronic state of the oxide semiconductor thin film is preferably evaluated as good when the parameter corresponding to the slow decay in the parameter calculation step is 1.5 or less.
また本発明には上記品質評価方法を用いた酸化物半導体薄膜の品質管理方法であって、前記保護膜を有する前記酸化物半導体薄膜の電子状態を前記品質評価方法に基づいて評価し、該評価に基づいて前記酸化物半導体薄膜の成膜条件、前記酸化物半導体薄膜形成後の熱処理条件、及び前記保護膜の成膜条件の少なくとも1つを調整することも好ましい実施態様である。 The present invention also relates to a quality control method for an oxide semiconductor thin film using the above-described quality evaluation method, wherein an electronic state of the oxide semiconductor thin film having the protective film is evaluated based on the quality evaluation method. It is also a preferred embodiment to adjust at least one of the conditions for forming the oxide semiconductor thin film, the conditions for heat treatment after the formation of the oxide semiconductor thin film, and the conditions for forming the protective film based on the above.
本発明によれば、保護膜を有する酸化物半導体薄膜の電子状態を測定することによって、該酸化物半導体薄膜の欠陥に起因する不良、及び酸化物半導体薄膜の品質、並びにTFTの品質を正確、かつ簡便に評価できる。また本発明の評価に基づいて保護膜形成後の積層体の酸化物半導体薄膜の電子状態が良好となるように製造条件をコントロールすれば、酸化物半導体薄膜の品質、及びTFTの品質を適切に管理できる。 According to the present invention, by measuring the electronic state of an oxide semiconductor thin film having a protective film, defects due to defects in the oxide semiconductor thin film, and the quality of the oxide semiconductor thin film, and the quality of the TFT can be accurately determined. It can be evaluated easily. Further, if the manufacturing conditions are controlled so that the electronic state of the oxide semiconductor thin film of the laminated body after the formation of the protective film is good based on the evaluation of the present invention, the quality of the oxide semiconductor thin film and the quality of the TFT can be appropriately adjusted. Can manage.
本発明者らのこれまでの研究結果によって、酸化物半導体薄膜の電子状態とTFTの特性との間には以下の関係があることが明らかとなっている。 The present inventors' research results show that the following relationship exists between the electronic state of the oxide semiconductor thin film and the characteristics of the TFT.
まず、表示装置の色とびや表示不良の原因としては、負バイアスと光照射(以下、「負バイアスストレス」ということがある)によるしきい値電圧のシフトに起因することが知られている。またTFTを用いた表示装置の輝度ムラの原因としては、正バイアスを印加(以下、「正バイアスストレス」ということがある)した際のしきい値電圧のシフトに起因することが知られている。 First, it is known that the cause of color skipping and display failure of a display device is caused by a shift of a threshold voltage due to a negative bias and light irradiation (hereinafter, sometimes referred to as “negative bias stress”). Further, it is known that uneven brightness of a display device using a TFT is caused by a shift in threshold voltage when a positive bias is applied (hereinafter, sometimes referred to as “positive bias stress”). .
そして、(a)負バイアスストレスによるしきい値電圧の変化は、TFTの製造工程において主に酸化物半導体薄膜の成膜やその後のアニールなどにより膜中に一定量含まれる酸化物半導体薄膜中の欠陥(以下、「膜中欠陥」ということがある)による電子状態の変化に起因している。膜中欠陥が存在すると負バイアスストレスが誘因となって色とびや表示不良が生じる。また(b)正バイアスによるしきい値電圧の変化は、主にゲート絶縁膜や保護膜形成後の酸化物半導体薄膜と保護膜との界面に存在する界面準位に起因する欠陥(以下、「界面欠陥」ということがある)に起因している。そして界面欠陥が存在すると正バイアスストレスが誘因となって輝度ムラが生じる。 (A) The change in the threshold voltage due to the negative bias stress is mainly caused by the formation of the oxide semiconductor thin film and the subsequent annealing and the like in the manufacturing process of the TFT. This is caused by a change in the electronic state due to a defect (hereinafter, sometimes referred to as a “defect in the film”). If there is a defect in the film, color jump and display failure occur due to negative bias stress. In addition, (b) a change in threshold voltage due to a positive bias is mainly caused by a defect caused by an interface state existing at an interface between the gate insulating film and the oxide semiconductor thin film after formation of the protective film and the protective film (hereinafter, referred to as “ Interface defects). If an interface defect exists, luminance unevenness occurs due to the positive bias stress.
更に上記膜中欠陥が存在すると、該欠陥は酸化物半導体膜にキャリアである電子を放出する性質があるため、電子状態が変化する。また、界面欠陥が存在すると、酸化物半導体薄膜にバンドベンディングが生じる。その結果、酸化物半導体薄膜の電子状態が変化することを突き止めた。そして該電子状態の変化は酸化物半導体薄膜の電気抵抗率でも測定できることがわかった。すなわち、光照射と負バイアスの印加後、または正バイアス印加後(以下、これらをまとめて「バイアスストレス」ということがある)に生じるΔVthの増大は、酸化物半導体のバイアスストレス前の電気抵抗率と良好な関係を有することがこれまでの研究でわかった。 Further, when the above-described defect exists in the film, the defect has a property of emitting electrons serving as carriers in the oxide semiconductor film; thus, the electronic state changes. Further, when an interface defect exists, band bending occurs in the oxide semiconductor thin film. As a result, it has been found that the electronic state of the oxide semiconductor thin film changes. Then, it was found that the change in the electronic state can be measured also by the electric resistivity of the oxide semiconductor thin film. That is, the increase in ΔV th that occurs after light irradiation and application of a negative bias or after application of a positive bias (hereinafter, these may be collectively referred to as “bias stress”) is caused by an increase in the electric resistance of the oxide semiconductor before the bias stress. Previous studies have shown a good relationship with the rate.
よって、バイアスストレスの印加後に生じるΔVthの大小を評価するに当たっては、実際にTFTを製造してバイアスストレスを印加するストレス試験を実施してΔVthを測定しなくてよい。すなわち、酸化物半導体の電子状態、特に電気抵抗率を測定するだけで簡便に評価できることが分かった。また、正バイアス印加に伴うΔVthはしきい値電圧の絶対値と密接に相関することがわかった。従って酸化物半導体薄膜の電子状態、特に電気抵抗率を測定すれば、(1)負バイアスストレスに伴うストレス耐性の指標となるしきい値電圧の差ΔVthを評価できる。また正バイアスストレスに伴うストレス耐性の指標となる(2)TFTのスイッチングの可否、すなわち、非導体化の有無、(3)TFTのしきい値電圧Vthを評価できる。 Therefore, in evaluating the magnitude of ΔV th generated after the application of the bias stress, it is not necessary to measure the ΔV th by actually manufacturing a TFT and performing a stress test in which a bias stress is applied. That is, it was found that the evaluation can be easily performed only by measuring the electronic state of the oxide semiconductor, particularly, the electrical resistivity. It was also found that ΔV th associated with the application of a positive bias was closely correlated with the absolute value of the threshold voltage. Therefore, by measuring the electronic state of the oxide semiconductor thin film, in particular, the electrical resistivity, it is possible to evaluate (1) the difference ΔV th in threshold voltage, which is an index of stress resistance due to negative bias stress. In addition, it is possible to evaluate (2) whether or not the TFT can be switched, that is, whether or not there is non-conductivity, and (3) the threshold voltage Vth of the TFT, which is an index of stress tolerance due to the positive bias stress.
上記知見に基づいて、本発明者らは膜中欠陥を測定、評価する第1ステップと、界面欠陥を測定、評価する第二ステップとを行うことで、酸化物半導体薄膜の膜中欠陥と界面欠陥を夫々把握し、酸化物半導体薄膜の品質を管理する技術を特許文献2に開示している。上記したように酸化物半導体薄膜のストレス耐性は、酸化物半導体薄膜の膜中欠陥と界面欠陥(以下、単に「欠陥」ということがある)が影響しているため、特許文献2ではそれぞれの欠陥を把握するために酸化物半導体薄膜の電子状態を少なくとも2回測定、評価する必要がある。 Based on the above findings, the present inventors performed a first step of measuring and evaluating defects in the film and a second step of measuring and evaluating defects in the interface, so that defects in the film of the oxide semiconductor thin film were Patent Document 2 discloses a technique for grasping defects individually and controlling the quality of an oxide semiconductor thin film. As described above, the stress resistance of the oxide semiconductor thin film is affected by defects in the oxide semiconductor thin film and interface defects (hereinafter, sometimes simply referred to as “defects”). It is necessary to measure and evaluate the electronic state of the oxide semiconductor thin film at least twice in order to grasp the condition.
本発明者らがさらに研究を重ねた結果、酸化物半導体薄膜に保護膜を形成する工程が該酸化物半導体薄膜の品質に大きく影響し、TFTの特性にも影響していることがわかった。そして酸化物半導体薄膜に保護膜を形成した後、該酸化物半導体薄膜の電子状態を測定、評価することで、TFTの特性を推測できることがわかった。すなわち、保護膜形成後の酸化物半導体薄膜には膜中欠陥と界面欠陥が混在しているが、本発明では保護膜形成後の酸化物半導体薄膜の電子状態を測定、評価することで、酸化物半導体薄膜の製造条件を最適化し、酸化物半導体薄膜、及びTFTの品質を管理できる。したがって本発明によれば、酸化物半導体薄膜の欠陥状態を少なくとも2回測定する必要があった特許文献2と比べて少ない測定回数で把握できる。本発明において「測定」とは、非接触式方法または接触式方法により、酸化物半導体薄膜の電子状態を間接的または直接的に測定することである。また「評価」とは、測定結果に基づく膜中欠陥または界面欠陥に起因する不良、または該不良に起因する品質の優劣である。 As a result of further studies by the present inventors, it has been found that the step of forming a protective film on the oxide semiconductor thin film has a large effect on the quality of the oxide semiconductor thin film, and also has an effect on the characteristics of the TFT. After forming a protective film on the oxide semiconductor thin film, it was found that the characteristics of the TFT can be estimated by measuring and evaluating the electronic state of the oxide semiconductor thin film. That is, in the oxide semiconductor thin film after the formation of the protective film, in-film defects and interfacial defects are mixed. In the present invention, the oxide state is measured by measuring and evaluating the electronic state of the oxide semiconductor thin film after the formation of the protective film. It is possible to optimize the manufacturing conditions of the oxide semiconductor thin film and manage the quality of the oxide semiconductor thin film and the TFT. Therefore, according to the present invention, the defect state of the oxide semiconductor thin film can be grasped in a smaller number of times of measurement than in Patent Document 2 in which it is necessary to measure at least twice. In the present invention, “measurement” refers to indirectly or directly measuring the electronic state of an oxide semiconductor thin film by a noncontact method or a contact method. The term “evaluation” refers to a defect resulting from a defect in a film or an interface defect based on a measurement result, or the quality of the defect resulting from the defect.
以下、本発明について説明する。 Hereinafter, the present invention will be described.
[酸化物半導体薄膜]
本発明では保護膜を有する酸化物半導体薄膜(以下、「積層体」ということがある)の電子状態を測定し、該酸化物半導体薄膜の欠陥に起因する不良を評価する。そして該評価に基づいて該欠陥と製造条件の関係を把握して該欠陥を低減するための製造条件を予測、決定する。そして決定した最適な製造条件に基づけば、該欠陥が低減された酸化物半導体薄膜を得ることができる。
[Oxide semiconductor thin film]
In the present invention, an electronic state of an oxide semiconductor thin film having a protective film (hereinafter, sometimes referred to as a “stack”) is measured, and a defect due to a defect in the oxide semiconductor thin film is evaluated. Then, based on the evaluation, the relationship between the defect and the manufacturing condition is grasped, and the manufacturing condition for reducing the defect is predicted and determined. Then, based on the determined optimum manufacturing conditions, an oxide semiconductor thin film with reduced defects can be obtained.
積層体とは、少なくとも基板上に酸化物半導体薄膜、該酸化物半導体薄膜の表面に保護膜が形成されたものである。酸化物半導体薄膜は基板上に直接形成されていてもよいし、基板上にゲート絶縁膜など任意の絶縁膜を形成してから酸化物半導体薄膜が形成されていてもよい。 The stacked body is obtained by forming an oxide semiconductor thin film on at least a substrate and a protective film formed on a surface of the oxide semiconductor thin film. The oxide semiconductor thin film may be directly formed over the substrate, or an oxide semiconductor thin film may be formed after an arbitrary insulating film such as a gate insulating film is formed over the substrate.
酸化物半導体薄膜として、In、Ga、Zn、およびSnよりなる群から選択される少なくとも1種以上の元素を含む非晶質の酸化物半導体薄膜が好ましく用いられる。これらの元素は単独で含有しても良く、二種以上を併用しても良い。具体的には例えば、In酸化物、In−Sn酸化物、In−Zn酸化物、In−Sn−Zn酸化物、In−Ga酸化物、Zn−Ga酸化物、In−Ga−Zn酸化物、Zn酸化物などが挙げられる。 As the oxide semiconductor thin film, an amorphous oxide semiconductor thin film containing at least one element selected from the group consisting of In, Ga, Zn, and Sn is preferably used. These elements may be contained alone or in combination of two or more. Specifically, for example, an In oxide, an In-Sn oxide, an In-Zn oxide, an In-Sn-Zn oxide, an In-Ga oxide, a Zn-Ga oxide, an In-Ga-Zn oxide, Zn oxide and the like can be mentioned.
酸化物半導体薄膜の膜厚は特に限定されないが、好ましくは10nm以上、より好ましくは30nm以上であって、好ましくは500nm以下、より好ましくは200nm以下、更に好ましくは100nm以下である。 The thickness of the oxide semiconductor thin film is not particularly limited, but is preferably 10 nm or more, more preferably 30 nm or more, preferably 500 nm or less, more preferably 200 nm or less, and still more preferably 100 nm or less.
[保護膜]
保護膜は酸化物半導体薄膜の表面に形成されていればよいが、必要に応じて酸化物半導体薄膜に熱処理(以下、「プレアニール処理」ということがある)を施してから、保護膜を形成してもよい。なお、上記保護膜は、酸化物半導体薄膜の表面を直接保護するための保護膜(以下、「エッチストップ層」または「ESL」ということがある)であり、SiO2などの絶縁膜であることが好ましい。
[Protective film]
The protective film only needs to be formed on the surface of the oxide semiconductor thin film. However, if necessary, the oxide semiconductor thin film is subjected to a heat treatment (hereinafter, sometimes referred to as “pre-annealing”), and then the protective film is formed. You may. Note that the protective film is a protective film (hereinafter, sometimes referred to as an “etch stop layer” or “ESL”) for directly protecting the surface of the oxide semiconductor thin film, and is an insulating film such as SiO 2. Is preferred.
本発明では上記のように積層体の酸化物半導体薄膜の電子状態を測定するが、酸化物半導体薄膜の電子状態は、接触式方法、非接触式方法のいずれで測定してもよい。また電子状態は酸化物半導体薄膜の電気抵抗率に基いて測定できる。電気抵抗率は直接測定してもよいし、間接的に測定してもよい。また電気抵抗率として、シート抵抗(Ω・cm/□)または比抵抗(Ω・cm)が挙げられる。比抵抗はシート抵抗に膜厚を掛けたものである。 In the present invention, the electronic state of the oxide semiconductor thin film of the stacked body is measured as described above, but the electronic state of the oxide semiconductor thin film may be measured by any of a contact method and a non-contact method. The electronic state can be measured based on the electric resistivity of the oxide semiconductor thin film. The electrical resistivity may be measured directly or indirectly. In addition, examples of the electric resistivity include sheet resistance (Ω · cm / □) and specific resistance (Ω · cm). The specific resistance is obtained by multiplying the sheet resistance by the film thickness.
[接触式方法]
まず、接触式方法で酸化物半導体薄膜の電子状態を測定する方法について説明する。
[Contact method]
First, a method for measuring an electronic state of an oxide semiconductor thin film by a contact method will be described.
接触式方法とは、抵抗測定端子を酸化物半導体薄膜に接触させて測定する方法である。
接触式方法によって酸化物半導体薄膜の電子状態を電気抵抗率として直接測定できる。例えば4端子法や4探針法などのように酸化物半導体膜上に電極を形成して電気抵抗率を測定してもよいし、二重リング電極法のように、電極を有する測定端子を用いて電気抵抗率を測定してもよい。なお、酸化物半導体薄膜の表面が保護膜で覆われているため、針や測定プローブなどの測定端子が酸化物半導体表面に接するところのみ保護膜を除去して、酸化物半導体薄膜の表面と測定端子を接触可能な状態にすればよい。接触式方法による電気抵抗率の測定条件は各種公知の測定条件を採用できる。
The contact method is a method in which a resistance measurement terminal is brought into contact with an oxide semiconductor thin film to perform measurement.
The electronic state of the oxide semiconductor thin film can be directly measured as electric resistivity by a contact method. For example, an electric resistance may be measured by forming an electrode on an oxide semiconductor film as in a four-terminal method or a four-probe method, or a measuring terminal having an electrode may be formed as in a double ring electrode method. It may be used to measure the electrical resistivity. Note that since the surface of the oxide semiconductor thin film is covered with the protective film, the protective film is removed only where the measurement terminal such as a needle or a measurement probe is in contact with the oxide semiconductor surface, and the surface of the oxide semiconductor thin film is measured. The terminals may be brought into a contactable state. Various known measurement conditions can be adopted as the measurement conditions of the electrical resistivity by the contact method.
[非接触式方法]
次に、非接触式方法で酸化物半導体薄膜の電子状態を測定する方法について説明する。
[Non-contact method]
Next, a method for measuring an electronic state of an oxide semiconductor thin film by a noncontact method will be described.
非接触式方法とは、抵抗測定端子を酸化物半導体薄膜に接触させずに電子状態を測定する方法である。非接触式方法によって非破壊的、且つ非接触で間接的に電気抵抗率を測定できる。非接触式方法として例えばμ−PCD法が例示される。μ−PCD法の場合、電気抵抗率を直接測定できないが、後記するようにμ−PCD法の測定値は、電気抵抗率と相関関係を有するため、間接的に電気抵抗率を評価できる。またμ−PCD法では、保護膜を除去することなく測定可能であるため、接触式方法よりも簡便な測定手段であり、好ましい。 The non-contact method is a method of measuring an electronic state without bringing a resistance measuring terminal into contact with an oxide semiconductor thin film. The non-contact method allows non-destructive and non-contact and indirect measurement of electrical resistivity. As a non-contact method, for example, a μ-PCD method is exemplified. In the case of the μ-PCD method, the electrical resistivity cannot be directly measured. However, since the measured value of the μ-PCD method has a correlation with the electrical resistivity as described later, the electrical resistivity can be indirectly evaluated. In addition, the μ-PCD method is a simpler measurement method than the contact method because measurement can be performed without removing the protective film, and is preferable.
μ−PCD法を用いた測定方法とは、酸化物半導体薄膜に励起光及びマイクロ波を照射し、該励起光の照射により変化する該マイクロ波の該酸化物半導体薄膜からの反射波の最大値を測定した後、該励起光の照射を停止し、該励起光の照射停止後の該マイクロ波の該酸化物半導体薄膜からの反射波の反射率の時間的な変化を測定する反射率測定ステップと、該反射率の時間的な変化から、励起光の照射停止後に見られる遅い減衰に対応するパラメータを算出するパラメータ算出ステップと、を含む。 The measurement method using the μ-PCD method refers to a method in which an oxide semiconductor thin film is irradiated with excitation light and microwaves, and the maximum value of a reflected wave from the oxide semiconductor thin film, which is changed by the irradiation of the excitation light, is changed. After the measurement, the irradiation of the excitation light is stopped, and the reflectance measurement step of measuring the temporal change in the reflectance of the reflected wave from the oxide semiconductor thin film of the microwave after stopping the irradiation of the excitation light And a parameter calculating step of calculating a parameter corresponding to slow attenuation observed after the stop of irradiation of the excitation light from the temporal change of the reflectance.
μ−PCD法の測定値と電気抵抗率の相関関係は以下の通りである。上記パラメータ算出ステップの遅い減衰、具体的には励起光の照射を停止し、停止後1μs程度に見られるマイクロ波減衰の程度(以下、「遅いマイクロ波減衰波形」ということがある)が、酸化物半導体薄膜の伝導帯下の欠陥順位、すなわち電子状態によって大きく影響を受ける。そのため、この領域の信号を解析すると、酸化物半導体薄膜のストレス耐性などと密接な相関関係を有している。 The correlation between the measured value of the μ-PCD method and the electrical resistivity is as follows. The slow decay of the parameter calculation step, specifically, the irradiation of the excitation light is stopped, and the degree of microwave decay observed about 1 μs after the stop (hereinafter sometimes referred to as a “slow microwave decay waveform”) is oxidized. It is greatly affected by the defect order below the conduction band of the semiconductor thin film, that is, the electronic state. Therefore, when the signal in this region is analyzed, it has a close correlation with the stress resistance of the oxide semiconductor thin film and the like.
したがってμ−PCD法を採用すれば、反射率の変化から酸化物半導体薄膜の欠陥に起因する不良を非接触型で、正確且つ簡便に測定、評価できる。 Therefore, by employing the μ-PCD method, a defect caused by a defect in the oxide semiconductor thin film can be accurately and simply measured and evaluated in a non-contact manner based on a change in reflectance.
本明細書において、上記「励起光の照射停止後1μs程度に見られる遅い減衰に対応するパラメータ」(以下、「B値」ということがある)としては、例えば、マイクロ波反射強度が最大値の1/e2となるまでの時間;マイクロ波反射強度が最大値の1/eから最大値の1/e2になるまでの反射波強度の減衰曲線を対数変換した傾き、または当該傾きの逆数の絶対値;励起光の照射停止後1μs〜2μs程度の反射波強度の減衰曲線の傾き、または当該傾きの逆数の絶対値;励起光の照射停止後1μs程度に見られるマイクロ波の反射波強度;マイクロ波の反射波の減衰を2つの指数関数の和で表した場合、得られる対数変換した傾きのうちの長い方の値、または当該傾きの逆数の絶対値;などが挙げられる。例えば式(1)のべき乗の関係式で表される傾きが挙げられる。ここで、上記「マイクロ波の反射波の減衰を2つの指数関数の和で表した場合、得られる対数変換した傾き」とは、例えば下式(1)に記載のτ1、下式(2)に記載のτ2を意味する。 In the present specification, for example, the “parameter corresponding to slow decay observed about 1 μs after the stoppage of excitation light irradiation” (hereinafter, sometimes referred to as “B value”) is, for example, the case where the microwave reflection intensity is the maximum value. Time to 1 / e 2 ; slope obtained by logarithmically converting the attenuation curve of reflected wave intensity from 1 / e of the maximum value to 1 / e 2 of the maximum value, or the reciprocal of the slope The absolute value of the slope of the attenuation curve of the reflected wave intensity of about 1 μs to 2 μs after the stoppage of the excitation light irradiation, or the absolute value of the reciprocal of the slope; the reflected wave intensity of the microwave observed about 1 μs after the stoppage of the excitation light irradiation When the attenuation of the reflected wave of the microwave is represented by the sum of two exponential functions, the longer value of the obtained logarithmically transformed slope, or the absolute value of the reciprocal of the slope; For example, there is a slope represented by a power relational expression of Expression (1). Here, the “logarithmically transformed slope obtained when the attenuation of the reflected microwave wave is represented by the sum of two exponential functions” is, for example, τ 1 described in the following equation (1) and the following equation (2 It refers to tau 2 described).
上記式(1)、(2)中、n1は、速い減衰のレーザ照射直後におけるキャリア密度、n2は遅い減衰のレーザ照射直後におけるキャリア密度、expは指数関数(Exponential Function)、tはレーザ照射直後の時間、βはリラクゼーションファクターである。 In the above formulas (1) and (2), n 1 is the carrier density immediately after irradiation of the fast-decay laser, n 2 is the carrier density immediately after irradiation of the slow-decay laser, exp is an exponential function, and t is the laser. In the time immediately after irradiation, β is a relaxation factor.
上記パラメータのうち、好ましいのは、ある範囲におけるマイクロ波反射波強度の減衰曲線を対数変換した傾き、または当該傾きの逆数の絶対値である。特に好ましいパラメータは、最大値の1/eから最大値の1/e2になるまでの反射波強度の減衰曲線を対数変換した傾き、または当該傾きの逆数の絶対値、および1μs付近から2μs付近の反射波強度の減衰曲線を対数変換した傾き、または当該傾きの逆数の絶対値である。 Among the above parameters, a slope obtained by logarithmically converting the attenuation curve of the microwave reflected wave intensity in a certain range or an absolute value of a reciprocal of the slope is preferable. Particularly preferable parameters are a slope obtained by logarithmically converting the attenuation curve of the reflected wave intensity from 1 / e of the maximum value to 1 / e 2 of the maximum value, or an absolute value of a reciprocal of the slope, and from about 1 μs to about 2 μs. Is the absolute value of the slope obtained by logarithmically converting the attenuation curve of the reflected wave intensity, or the reciprocal of the slope.
ここで、上記パラメータ中の「1μs程度」とは、厳密に1μsに限定する趣旨ではなく、励起光照射停止後の反射率減衰が遅く、すなわち反射率減衰の傾きが小さくなってからのマイクロ波反射率の範囲をも含む意味である。よって、上記時間を一義的に規定するのは困難であるが、例えば、好ましくは0.1μs以上、より好ましくは0.5μs以上、更に好ましくは1μs以上であって、好ましくは10μs以下、より好ましくは2μs以下、更に好ましくは1.5μs以下、最も好ましくは1μs以下である。本発明では上記範囲を代表して「1μs程度」ということがある。 Here, “about 1 μs” in the above parameter is not intended to be strictly limited to 1 μs, but the microwave attenuation after the reflectance attenuation after the stop of the excitation light irradiation is slow, that is, the slope of the reflectance attenuation becomes small. The meaning includes the range of the reflectance. Therefore, it is difficult to uniquely define the above-mentioned time, but for example, preferably 0.1 μs or more, more preferably 0.5 μs or more, still more preferably 1 μs or more, preferably 10 μs or less, more preferably Is 2 μs or less, more preferably 1.5 μs or less, and most preferably 1 μs or less. In the present invention, “about 1 μs” may be used to represent the above range.
上記「遅い減衰」について、図3を用いて、より詳細に説明する。図3は、μ−PCD法における過剰のキャリア密度の変化の様子を示す図である。図3の縦軸は、マイクロ波の反射率に対応する。酸化物半導体薄膜試料に励起光を照射すると、酸化物半導体薄膜に吸収されてキャリアが励起されて過剰キャリアが生成される。その際、過剰キャリア密度が増加すると共に、その消失速度も増えるが、キャリア注入速度と消失速度が等しくなったときに過剰キャリア密度は一定のピーク値となる。そして該過剰キャリアの生成と消滅の速度が等しくなると飽和して一定の値を維持するようになる。その状態で励起光の照射を停止すると、過剰キャリアの再結合、消滅により、過剰キャリアが減少し、最終的には励起光照射前の値に戻る。 The "slow decay" will be described in more detail with reference to FIG. FIG. 3 is a diagram showing how the excess carrier density changes in the μ-PCD method. The vertical axis of FIG. 3 corresponds to the microwave reflectivity. When the oxide semiconductor thin film sample is irradiated with excitation light, the carrier is absorbed by the oxide semiconductor thin film to excite carriers, thereby generating excess carriers. At that time, as the excess carrier density increases, the disappearance speed also increases, but when the carrier injection speed and the disappearance speed become equal, the excess carrier density has a constant peak value. When the rate of generation and extinction of the excess carrier becomes equal, the carrier saturates and maintains a constant value. When the irradiation of the excitation light is stopped in this state, the excess carriers decrease due to the recombination and disappearance of the excess carriers, and eventually return to the values before the excitation light irradiation.
図3に示すようにマイクロ波の酸化物半導体薄膜からの反射波の反射率は、一旦最大値を示すが、励起光の照射を停止すると同時に急速に減衰する。その後、ある一定の傾きを持った減衰が見られるが、おおむね、この傾きが上述した「励起光の照射停止後に1μs程度に見られる遅い減衰に対応するパラメータ」に対応し、本発明ではB値、またはパラメータPということがある。なお、上記反射波の反射率の最大値をパラメータQということがある。 As shown in FIG. 3, the reflectivity of the microwave reflected from the oxide semiconductor thin film temporarily shows a maximum value, but rapidly attenuates at the same time as the stop of the excitation light irradiation. After that, an attenuation having a certain slope is observed. However, this slope generally corresponds to the above-mentioned “parameter corresponding to slow attenuation observed in about 1 μs after stopping the irradiation of the excitation light”. , Or parameter P. The maximum value of the reflectance of the reflected wave may be referred to as a parameter Q.
具体的には、上記傾きとして、例えば、上記範囲の時間と反射波強度との傾き、上記範囲の時間を対数変換した値に対する、反射波強度を対数変換した値の傾きなどが挙げられる。例えば下記式(3)中のB値は測定時間x(μs)の範囲内での傾き(−B)を用いることができる。なお、前述したように、この傾きには、励起光照射停止後の反射率減衰が遅くなったときの傾きも含まれる。 Specifically, examples of the slope include a slope between the time in the above range and the reflected wave intensity, and a slope of a value obtained by logarithmically converting the reflected wave intensity with respect to a value obtained by logarithmically converting the time in the above range. For example, the slope (-B) within the range of the measurement time x (μs) can be used as the B value in the following equation (3). Note that, as described above, the inclination also includes the inclination when the reflectance decay after the stop of the excitation light irradiation becomes slow.
式中、Aは定数を表す。 In the formula, A represents a constant.
以下、上記非接触式方法による評価方法を詳しく説明する。本発明に用いられる装置は、酸化物半導体薄膜に対して励起光及びマイクロ波を照射し、その励起光の照射により変化するマイクロ波の酸化物半導体薄膜からの反射波の強度を検出できることが必要である。このような装置として、例えば、後に詳述する図9、10に示す装置や、上記特許文献1の図1に示すライフタイム測定装置が挙げられる。装置の説明は、特許文献1に詳述しているので、それを参照すればよい。但し、本発明に用いられる装置はこれに限定されない。 Hereinafter, the evaluation method by the non-contact method will be described in detail. The device used in the present invention needs to be capable of irradiating the oxide semiconductor thin film with excitation light and microwaves and detecting the intensity of the microwave reflected from the oxide semiconductor thin film, which changes due to the irradiation of the excitation light. It is. Examples of such an apparatus include an apparatus shown in FIGS. 9 and 10 described in detail below and a lifetime measuring apparatus shown in FIG. The description of the apparatus is described in detail in Japanese Patent Application Laid-Open No. H10-157, which may be referred to. However, the device used in the present invention is not limited to this.
μ−PCD法では基板上に酸化物半導体薄膜、及び保護膜が形成された試料に、保護膜の側から酸化物半導体薄膜に励起光およびマイクロ波を照射する。 In the μ-PCD method, a sample in which an oxide semiconductor thin film and a protective film are formed over a substrate is irradiated with excitation light and microwaves from the side of the protective film.
本発明において、過剰キャリア密度の変化を解析することで酸化物半導体薄膜のキャリア濃度を判定し得、電子状態、ひいては、電気抵抗率、すなわちシート抵抗または比抵抗に基づいて品質を評価できるのは、次のような理由に基づくものと思われる。 In the present invention, it is possible to determine the carrier concentration of the oxide semiconductor thin film by analyzing the change in excess carrier density, and to evaluate the quality based on the electronic state, and thus the electrical resistivity, that is, the sheet resistance or the specific resistance. It is thought to be based on the following reasons.
酸化物半導体薄膜に照射されたマイクロ波は、酸化物半導体薄膜に存在するキャリアによるプラズマ振動により反射される。この反射率は、酸化物半導体薄膜中のキャリア密度に依存する。しかし、定常状態の酸化物半導体薄膜においては、マイクロ波反射を実用的に観測できるレベルのキャリア数は存在しない。ところが、励起光を照射すると、膜中に過剰キャリアが生成され、該過剰キャリアのプラズマ振動によりマイクロ波の反射率が増加する。一方で、励起光の照射停止により、過剰キャリア数が減少するに従ってマイクロ波の反射率も減少する。 Microwaves applied to the oxide semiconductor thin film are reflected by plasma oscillation caused by carriers present in the oxide semiconductor thin film. This reflectivity depends on the carrier density in the oxide semiconductor thin film. However, in the oxide semiconductor thin film in a steady state, there is no carrier number at a level at which microwave reflection can be practically observed. However, when the excitation light is irradiated, excess carriers are generated in the film, and the microwave reflectance increases due to the plasma vibration of the excess carriers. On the other hand, by stopping the excitation light irradiation, the microwave reflectivity also decreases as the number of excess carriers decreases.
一般に、シリコン半導体などにおけるキャリアは、エネルギーバンド中において伝導帯下部に存在する浅いドナーレベルに起因して発生する。この場合のエネルギー準位は、伝導帯下、数十meV程度であり、室温付近ではほとんど活性化している。一方、定常状態における酸化物半導体薄膜中のキャリアは、同じく、エネルギーバンド中において伝導帯下部に存在する浅いドナーレベルに起因することが知られている。しかしながら酸化物半導体においては、そのレベルは0.1〜0.2eV程度であり、比較的深い。そのため励起光の照射によって生成される過剰キャリアは、励起されたホールと電子が再結合する場合のほか、該ドナーレベルにいったん捕獲されて再放出する場合がある。この捕獲、および再放出の割合は、エネルギーバンド中において伝導帯下部に存在する浅いドナーレベルの量に依存する。したがって、励起光の照射によって生成された過剰キャリアについて、励起光停止後に観測される消滅過程をトレースすることで、ドナーレベルの大小の影響を解析できる。なお、酸化物半導体薄膜の比抵抗は、電荷と自由電子と移動度の積で表されるが、酸化物半導体薄膜の移動度は、当該酸化物半導体薄膜を構成する金属元素の組成が同じであれば大きく変化しない。例えば、IGZOの移動度は約10cm2/VS程度である。よって、μ−PCD法において観測されるマイクロ波の反射率の変化、すなわち、過剰キャリア密度の変化は、キャリア濃度および電気抵抗率と、おおむね、相関することになる。 In general, carriers in a silicon semiconductor or the like are generated due to a shallow donor level existing below a conduction band in an energy band. The energy level in this case is about several tens meV below the conduction band, and is almost activated near room temperature. On the other hand, it is known that carriers in the oxide semiconductor thin film in the steady state are also caused by a shallow donor level existing below the conduction band in the energy band. However, in an oxide semiconductor, the level is about 0.1 to 0.2 eV, which is relatively deep. Therefore, the excess carriers generated by the irradiation with the excitation light may not only be recombined with the excited holes and electrons but also be once captured by the donor level and re-emitted. The rate of this capture and re-emission depends on the amount of shallow donor levels present below the conduction band in the energy band. Therefore, by tracing the annihilation process observed after the stop of the excitation light, it is possible to analyze the influence of the donor level on the excess carriers generated by the excitation light irradiation. Note that the specific resistance of an oxide semiconductor thin film is represented by the product of charge, free electrons, and mobility, and the mobility of the oxide semiconductor thin film is such that the composition of a metal element included in the oxide semiconductor thin film is the same. If there is no change. For example, the mobility of IGZO is about 10 cm 2 / VS. Therefore, a change in the reflectivity of microwaves observed in the μ-PCD method, that is, a change in the excess carrier density generally correlates with the carrier concentration and the electrical resistivity.
なお、酸化物半導体のようなアモルファスな半導体材料においては、例えば、アモルファスシリコン、IGZOなどのように伝導帯〜ドナーレベルの間に連続的な準位を有するものもある。このような場合、μ−PCD法において観測されるキャリアの消滅過程は、各準位間での個々のキャリア遷移挙動を重ね合わせたものとして理解できる。その結果、減衰過程は、一つの準位間での遷移に比較してある程度長い時間範囲に渡って観測されることになる。また、そのときの時間依存性は、時間に対して、べき乗の関係を有する。 Note that some amorphous semiconductor materials such as an oxide semiconductor have a continuous level between a conduction band and a donor level, such as amorphous silicon and IGZO. In such a case, the carrier annihilation process observed in the μ-PCD method can be understood as a superposition of individual carrier transition behavior between each level. As a result, the decay process will be observed over a somewhat longer time range than the transition between one level. The time dependency at that time has a power-of-time relationship with time.
したがって、前述した反射率測定ステップの後、おおむね、0.1〜10μsの範囲に渡る時間範囲に見られる遅い減衰に対応するパラメータを算出することによって、酸化物半導体薄膜のキャリア密度を判定することができる。その結果、シート抵抗、比抵抗などの電気抵抗率を間接的に測定し、評価することができる。 Therefore, after the above-described reflectance measurement step, the carrier density of the oxide semiconductor thin film is determined by calculating a parameter corresponding to the slow decay generally observed in a time range ranging from 0.1 to 10 μs. Can be. As a result, electric resistivity such as sheet resistance and specific resistance can be indirectly measured and evaluated.
以上、酸化物半導体薄膜の欠陥に起因する不良をμ−PCD法によって非接触式方法で測定する方法について詳述した。 As described above, the method for measuring the defect due to the defect in the oxide semiconductor thin film by the non-contact method by the μ-PCD method has been described in detail.
本発明では上記酸化物半導体薄膜の評価結果から、酸化物半導体薄膜の欠陥を低減するための製造条件を予測し、設定できる。本発明者らの検討結果によれば、膜中欠陥に起因するストレス耐性に影響を及ぼす製造工程として、(i)ゲート絶縁膜の成膜工程、(ii)酸化物半導体薄膜の成膜工程、(iii)上記酸化物半導体薄膜成膜後の熱処理(以下、「プレアニール処理」ということがある)工程などがあることを知見している。また界面欠陥に起因するストレス耐性に影響を及ぼす製造工程として、(iv)酸化物半導体薄膜の表面に形成され得る保護膜の成膜工程、(v)上記保護膜成膜後の熱処理(以下、「ポストアニール処理」ということがある)工程などがあることを知見している。例えば、上記評価に基づいて、上記(ii)酸化物半導体薄膜の成膜条件を調整して基板に膜中欠陥の低減された酸化物半導体薄膜を形成できる。また上記評価に基づいて上記(iii)熱履歴条件を調整し、膜中欠陥を低減させることもできる。あるいは上記(iv)保護膜の製造条件や上記(v)保護膜を形成した後の熱履歴条件を調整して界面欠陥の低減された酸化物半導体薄膜を形成できる。また測定した酸化物半導体薄膜には欠陥が十分に低減されたものが含まれていなかったとしても、複数の評価結果をグラフにプロットする等して製造条件と欠陥の結果から最適な条件を見出すことも可能であり、該条件に基いて再度酸化物半導体薄膜と保護膜を成膜し、評価することで酸化物半導体薄膜の欠陥の最適化を図ることができる。 In the present invention, manufacturing conditions for reducing defects of the oxide semiconductor thin film can be predicted and set from the evaluation results of the oxide semiconductor thin film. According to the study results of the present inventors, (i) a film forming step of a gate insulating film, (ii) a film forming step of an oxide semiconductor thin film, (Iii) It has been found that there is a heat treatment (hereinafter sometimes referred to as “pre-annealing”) step after the formation of the oxide semiconductor thin film. Further, as a manufacturing process which affects stress resistance due to interface defects, (iv) a process of forming a protective film that can be formed on the surface of the oxide semiconductor thin film, and (v) a heat treatment after forming the protective film (hereinafter, referred to as "Post-annealing process"). For example, based on the above evaluation, the (ii) oxide semiconductor thin film with reduced defects in the film can be formed on the substrate by adjusting the film formation conditions of the oxide semiconductor thin film. In addition, the (iii) thermal hysteresis condition can be adjusted based on the evaluation to reduce defects in the film. Alternatively, an oxide semiconductor thin film with reduced interface defects can be formed by adjusting the manufacturing conditions of the (iv) protective film and the thermal history conditions after the formation of the (v) protective film. In addition, even if the measured oxide semiconductor thin film does not include one in which defects are sufficiently reduced, a plurality of evaluation results are plotted on a graph to find an optimum condition from the manufacturing conditions and the result of the defect. It is also possible to optimize the defect of the oxide semiconductor thin film by forming and evaluating the oxide semiconductor thin film and the protective film again based on the conditions.
上記知見に基づき特許文献2では、まず基板に形成した酸化物半導体薄膜の膜中欠陥を評価し、該評価に基づいて上記(i)〜(iii)の製造条件を調整して膜中欠陥を低減させた酸化物半導体薄膜を新たに形成する。その後、保護膜を形成して界面欠陥を評価し、該評価に基づいて上記(iv)、(v)の製造条件を調整して界面欠陥を低減させていた。 In Patent Document 2, based on the above findings, first, defects in the film of the oxide semiconductor thin film formed on the substrate are evaluated, and the manufacturing conditions (i) to (iii) are adjusted based on the evaluation to reduce the defects in the film. A reduced oxide semiconductor thin film is newly formed. Thereafter, a protective film was formed to evaluate interface defects, and based on the evaluation, the manufacturing conditions (iv) and (v) were adjusted to reduce interface defects.
本発明では酸化物半導体薄膜に保護膜を形成した後、膜中欠陥と界面欠陥が混在している状態で酸化物半導体薄膜の電子状態を測定、評価し、該評価結果に基づいて上記製造条件を調整する。その際、保護膜形成後の酸化物半導体薄膜の欠陥が十分に低減されていないと、その後の工程の製造条件を調整しても欠陥を十分に低減することが難しいことがわかった。好ましくはパラメータ算出ステップの遅い減衰に対応するパラメータの値が下記所定の範囲であれば、保護膜形成後の酸化物半導体薄膜の欠陥が十分に低減されていると判定できる。 In the present invention, after a protective film is formed on the oxide semiconductor thin film, the electronic state of the oxide semiconductor thin film is measured and evaluated in a state where defects in the film and interfacial defects are mixed, and the manufacturing conditions are determined based on the evaluation result. To adjust. At that time, it was found that if the defects of the oxide semiconductor thin film after the formation of the protective film were not sufficiently reduced, it was difficult to sufficiently reduce the defects even if the manufacturing conditions in the subsequent steps were adjusted. Preferably, if the value of the parameter corresponding to the slow decay in the parameter calculation step is within the following predetermined range, it can be determined that the defects of the oxide semiconductor thin film after the formation of the protective film are sufficiently reduced.
良好なストレス耐性を有するTFTを製造する観点から、保護膜を有する酸化物半導体薄膜にμ−PCD法を適用して得られるパラメータ算出ステップの遅い減衰に対応するパラメータPの値が大きすぎると深い領域の欠陥が多く、再結合が支配的な状態となるため、好ましくは1.5以下、より好ましくは1.2以下、更に好ましくは1.0以下である。下限は限定されないが、好ましくは0.5以上、より好ましくは0.8以上である。本発明者らが上記各製造工程において様々な製造条件で作製した保護膜を有する酸化物半導体薄膜と、実際に製造したTFTのストレス耐性を評価し、その関連性を調べた結果、良好なストレス耐性を得るためには、パラメータPが上記範囲であることが望ましいことを突き止めた。したがってパラメータPが上記範囲内となるように製造条件、特に保護膜成膜条件を適宜調整することが望ましい。このように酸化物半導体薄膜の評価結果に基づいて良好な電子状態を有する酸化物半導体薄膜を製造することが可能となる。酸化物半導体薄膜の欠陥を低減させる具体的な手段については後に詳細する。 From the viewpoint of manufacturing a TFT having good stress resistance, if the value of the parameter P corresponding to the slow decay of the parameter calculation step obtained by applying the μ-PCD method to the oxide semiconductor thin film having the protective film is too large, the depth becomes deep. Since there are many defects in the region and recombination is dominant, it is preferably 1.5 or less, more preferably 1.2 or less, and still more preferably 1.0 or less. The lower limit is not limited, but is preferably 0.5 or more, more preferably 0.8 or more. The present inventors evaluated the stress tolerance of the oxide semiconductor thin film having the protective film manufactured under various manufacturing conditions in each of the above manufacturing steps and the stress resistance of the actually manufactured TFT, and examined the relevance. It has been found that the parameter P is desirably within the above range in order to obtain resistance. Therefore, it is desirable to appropriately adjust the manufacturing conditions, particularly the protective film formation conditions, so that the parameter P falls within the above range. Thus, an oxide semiconductor thin film having a favorable electronic state can be manufactured based on the evaluation result of the oxide semiconductor thin film. Specific means for reducing defects in the oxide semiconductor thin film will be described later.
本発明によれば、酸化物半導体薄膜の電子状態を直接、または間接的に測定でき、酸化物半導体薄膜の欠陥に起因する不良を評価できる。従って本発明によれば、積層体の品質を正確、かつ簡便に評価できる。また上記評価結果に基づいて適宜製造条件を調整すれば、酸化物半導体の良好な電子状態を維持したままTFTに好適な積層体を製造できる。 According to the present invention, the electronic state of an oxide semiconductor thin film can be measured directly or indirectly, and a defect resulting from a defect in an oxide semiconductor thin film can be evaluated. Therefore, according to the present invention, the quality of the laminate can be accurately and simply evaluated. In addition, by appropriately adjusting manufacturing conditions based on the above evaluation results, a stacked body suitable for a TFT can be manufactured while maintaining a favorable electronic state of the oxide semiconductor.
そして本発明の評価方法を用いれば、液晶表示装置などの製造工程において、酸化物半導体薄膜の電気的特性をインラインで短時間に評価できる。更にμ−PCD法によれば非接触型で電子状態を測定できるため、μ−PCD法を用いた本発明の評価方法を適用することで、歩留まりの向上など、生産性を向上することができ、積層体の品質管理をより適切に行うことができる。 With the use of the evaluation method of the present invention, electrical characteristics of an oxide semiconductor thin film can be evaluated in a short time in an in-line manner in a manufacturing process of a liquid crystal display device or the like. Further, since the electronic state can be measured in a non-contact manner according to the μ-PCD method, productivity can be improved, such as improvement in yield, by applying the evaluation method of the present invention using the μ-PCD method. In addition, the quality control of the laminate can be performed more appropriately.
[製造条件の予測方法]
上記酸化物半導体薄膜の評価に基づいて、酸化物半導体薄膜の欠陥を低減させる手段について説明する。
[Method of predicting manufacturing conditions]
Means for reducing defects in the oxide semiconductor thin film based on the evaluation of the oxide semiconductor thin film will be described.
本発明では上記したように保護膜を有する酸化物半導体薄膜の評価結果に基づいて、上記したように(i)〜(v)の製造条件を調整することで、酸化物半導体薄膜の欠陥を低減することが可能であり、欠陥に起因する電気抵抗率を最適化できる。 In the present invention, the defects of the oxide semiconductor thin film are reduced by adjusting the manufacturing conditions (i) to (v) as described above based on the evaluation result of the oxide semiconductor thin film having the protective film as described above. It is possible to optimize the electric resistivity caused by the defect.
本発明者らは特許文献2において酸化物半導体薄膜成膜時の酸素濃度と膜中欠陥の関係についてμ−PCD法で調べた結果、図11に示すように酸素濃度によってライフタイム値が異なることを明らかにしている。以下、ライフタイムとしてτ2を指標に説明するが、酸素を含まない場合は、膜の抵抗が低いため、ライフタイムτ2が長くなる。酸素濃度が低い間は、ライフタイム値が短くなる、すなわち、τ2の傾斜がきつくなる傾向があり、τ2の傾きが増す程、膜中欠陥が少なくなる。そして酸素濃度が高くなると、ライフタイム値が極端に短くなる。この場合は、τ2が発生しない。したがって異なる酸素濃度で酸化物半導体薄膜を成膜してτ2の傾きを評価することで、最適な酸素濃度を決定できるため、膜中欠陥を低減させた酸化物半導体薄膜の成膜が可能となる。 The present inventors have examined the relationship between the oxygen concentration at the time of forming an oxide semiconductor thin film and defects in the film by a μ-PCD method in Patent Document 2, and found that the lifetime value differs depending on the oxygen concentration as shown in FIG. Is revealed. Hereinafter, the lifetime is described using τ 2 as an index. When oxygen is not contained, the lifetime τ 2 becomes longer because the resistance of the film is low. While the oxygen concentration is low, the lifetime value tends to be short, that is, the slope of τ 2 tends to be steep. As the slope of τ 2 increases, the number of defects in the film decreases. As the oxygen concentration increases, the lifetime value becomes extremely short. In this case, τ 2 does not occur. Therefore, the optimum oxygen concentration can be determined by forming an oxide semiconductor thin film at different oxygen concentrations and evaluating the slope of τ 2 , which makes it possible to form an oxide semiconductor thin film with reduced defects in the film. Become.
また酸化物半導体薄膜成膜後の熱履歴と膜中欠陥の関係についてμ−PCD法で調べた。図12Aに示すように酸化物半導体薄膜の成膜後、大気中350℃、加熱時間を0分〜120分に変化させたプレアニール処理後、μ−PCD法でライフタイムを測定した。その結果、τ2の傾きが加熱時間によって変化することがわかる。 Further, the relationship between the thermal history after the formation of the oxide semiconductor thin film and defects in the film was examined by a μ-PCD method. As shown in FIG. 12A, after the oxide semiconductor thin film was formed, pre-annealing was performed in air at 350 ° C. and the heating time was changed from 0 minute to 120 minutes, and then the lifetime was measured by a μ-PCD method. As a result, it can be seen that the slope of τ 2 changes depending on the heating time.
また図12Bに示すようにプレアニール時間と、ΔVth、またはライフタイムとの関係をプロットすると、プレアニール時間によって変化するτ2のライフタイム値とΔVthとがほぼ比例していることがわかる。なお、プレアニール温度は高くなるにつれて膜中欠陥が減少する傾向にある。 When the relationship between the pre-annealing time and ΔV th or the lifetime is plotted as shown in FIG. 12B, it can be seen that the lifetime value of τ 2 that changes according to the pre-annealing time is approximately proportional to ΔV th . It is to be noted that defects in the film tend to decrease as the pre-annealing temperature increases.
したがって酸化物半導体薄膜の成膜条件や成膜後のプレアニール条件などの製造条件を適宜調整することで、膜中欠陥を低減できる。なお、上記した酸素濃度やプレアニール温度、プレアニール時間は、酸化物半導体薄膜の組成や膜中欠陥の多少、熱履歴温度等によって異なる。したがって酸化物半導体薄膜の成膜条件や成膜後のプレアニール条件が異なる複数の酸化物半導体薄膜について欠陥を評価することで、評価結果から膜中欠陥を低減できる条件を選択可能である。また測定した酸化物半導体薄膜には膜中欠陥が十分に低減されたものが含まれていなかったとしても、複数の評価結果をグラフにプロットすれば、その結果の傾向から最適な条件を見出すことも可能である。例えば膜中欠陥は、酸化物半導体薄膜成膜後のプレアニール温度を300〜350℃程度、該温度域でのプレアニール時間を50〜70分、好ましくは60分程度に制御すれば低減できる。 Accordingly, defects in the film can be reduced by appropriately adjusting manufacturing conditions such as a film forming condition of the oxide semiconductor thin film and a pre-annealing condition after the film formation. Note that the above-described oxygen concentration, pre-annealing temperature, and pre-annealing time vary depending on the composition of the oxide semiconductor thin film, the number of defects in the film, the thermal history temperature, and the like. Therefore, by evaluating defects for a plurality of oxide semiconductor thin films having different oxide semiconductor thin film formation conditions and pre-annealing conditions after film formation, conditions for reducing defects in the film can be selected from the evaluation results. In addition, even if the measured oxide semiconductor thin film does not include one in which the defects in the film are sufficiently reduced, if the plurality of evaluation results are plotted on a graph, the optimum condition can be found from the tendency of the results. Is also possible. For example, defects in the film can be reduced by controlling the pre-annealing temperature after forming the oxide semiconductor thin film to about 300 to 350 ° C. and the pre-annealing time in the temperature range to about 50 to 70 minutes, preferably about 60 minutes.
上記膜中欠陥と同様、製造条件によって酸化物半導体薄膜の界面に欠陥が生じて電子状態が変化する。そのため、界面欠陥に起因してτ2の傾きが変化し、ストレス耐性も影響を受ける。したがって酸化物半導体薄膜の評価に基いて保護膜の成膜条件や保護膜成膜後のポストアニール条件などの製造条件を制御することで、界面欠陥を低減できる。特に好ましくは保護膜の成膜条件を制御することである。 As in the case of the above-described defect in the film, a defect occurs at the interface of the oxide semiconductor thin film depending on manufacturing conditions, and the electronic state changes. Therefore, the slope of τ 2 changes due to the interface defect, and the stress resistance is also affected. Therefore, interface defects can be reduced by controlling manufacturing conditions such as a protective film forming condition and a post-annealing condition after forming the protective film based on the evaluation of the oxide semiconductor thin film. It is particularly preferable to control the conditions for forming the protective film.
上記酸化物半導体薄膜の評価結果に基いて膜中欠陥を低減させると共に、界面欠陥を低減させる製造条件を予測する場合には、以下の手順によって行うことが好ましい。 In the case where the manufacturing conditions for reducing the defects in the film and reducing the interface defects based on the evaluation result of the oxide semiconductor thin film are predicted, it is preferable to perform the following procedure.
まず、製造条件の異なる処理をして得られた積層体の酸化物半導体薄膜の電子状態を測定し、欠陥に起因する不良を評価する。図11に示すように酸化物半導体膜成膜時の酸素濃度によってμ−PCD法で測定した遅い減衰が異なるため、τ2から酸化物半導体薄膜の欠陥に起因する不良を評価できる。例えば製造条件の異なる処理をした各酸化物半導体薄膜のシート抵抗を測定し、図13Aに示すように横軸にτ2、縦軸にシート抵抗をとり、シート抵抗の測定値とライフタイム値の関係をプロットすると、τ2が長い場合や、電気抵抗率が小さい場合は膜中欠陥が多くなる傾向がある。一方、電気抵抗率が高い場合は、界面欠陥が多く、また電気抵抗率が低い場合は酸化物半導体薄膜と保護膜の界面に水素ドナーが多くなる傾向がある。したがって製造条件の異なる処理をされた酸化物半導体薄膜を複数作製し、接触式方法や非接触式方法で酸化物半導体薄膜の電子状態を評価して、例えば図13A中の太い矢印で示すように実測抵抗値と最適抵抗値の差を調整する必要がある。すなわち、τ2と電気抵抗率が適切な値になるように酸化物半導体薄膜の製造条件を決定する。 First, the electronic state of an oxide semiconductor thin film of a stacked body obtained by performing processing under different manufacturing conditions is measured, and a defect due to a defect is evaluated. As shown in FIG. 11, since the slow decay measured by the μ-PCD method differs depending on the oxygen concentration at the time of forming the oxide semiconductor film, a defect due to a defect in the oxide semiconductor thin film can be evaluated from τ 2 . For example, the sheet resistance of each oxide semiconductor thin film processed under different manufacturing conditions is measured, and τ 2 is plotted on the horizontal axis and sheet resistance is plotted on the vertical axis as shown in FIG. 13A. When the relationship is plotted, when τ 2 is long or the electric resistivity is small, the number of defects in the film tends to increase. On the other hand, when the electric resistivity is high, there are many interface defects, and when the electric resistivity is low, the number of hydrogen donors tends to increase at the interface between the oxide semiconductor thin film and the protective film. Accordingly, a plurality of oxide semiconductor thin films that have been subjected to different treatments under different manufacturing conditions are prepared, and the electronic state of the oxide semiconductor thin film is evaluated by a contact method or a non-contact method, for example, as shown by a thick arrow in FIG. 13A. It is necessary to adjust the difference between the measured resistance value and the optimum resistance value. That is, the manufacturing conditions of the oxide semiconductor thin film are determined so that τ 2 and the electrical resistivity have appropriate values.
膜中欠陥の調整方法としては上記したように酸化物半導体薄膜の成膜条件や酸化物半導体薄膜成膜後のプレアニール条件など保護膜形成前の製造条件を最適化すればよい。また界面欠陥の調整方法としては保護膜成膜時の雰囲気やガス比など保護膜成膜条件や保護膜成膜後のポストアニール条件など保護膜形成以降の製造条件を最適化すればよい。例えば界面欠陥が多くなる程、酸化物半導体薄膜表面の空乏領域が拡大する傾向にあるため、ポストアニール条件を制御すれば空乏領域を調整できる。また水素ドナーが多くなるほど酸化物半導体薄膜の蓄積領域が拡大する傾向にあるため、保護膜成膜時の酸素量を制御すれば蓄積領域を調整できる。このように酸化物半導体薄膜の品質に影響を及ぼす製造条件を制御することで、膜中欠陥や界面欠陥に起因する不良が最適化された酸化物半導体薄膜が得られる。評価結果に基いて最適化された酸化物半導体薄膜は欠陥が減少しているため、図13Aにプロットすればτ2の値、及び電気抵抗率は、最適化前の酸化物半導体薄膜と比べて、最適値にシフトする。 As a method for adjusting the defects in the film, as described above, the manufacturing conditions before forming the protective film, such as the conditions for forming the oxide semiconductor thin film and the pre-annealing conditions after forming the oxide semiconductor thin film, may be optimized. In addition, as a method for adjusting the interface defect, it is only necessary to optimize manufacturing conditions after formation of the protective film, such as conditions for forming the protective film such as an atmosphere and a gas ratio at the time of forming the protective film, and post-annealing conditions after forming the protective film. For example, as the number of interface defects increases, the depletion region on the surface of the oxide semiconductor thin film tends to increase. Therefore, the depletion region can be adjusted by controlling the post-annealing conditions. Since the accumulation region of the oxide semiconductor thin film tends to increase as the number of hydrogen donors increases, the accumulation region can be adjusted by controlling the amount of oxygen at the time of forming the protective film. By controlling the manufacturing conditions that affect the quality of the oxide semiconductor thin film in this manner, an oxide semiconductor thin film in which defects due to defects in the film and interface defects are optimized can be obtained. Since the oxide semiconductor thin film optimized based on the evaluation result has reduced defects, the value of τ 2 and the electrical resistivity are plotted in FIG. 13A as compared with the oxide semiconductor thin film before optimization. , Shift to the optimal value.
μ−PCD法で酸化物半導体薄膜のライフタイムを測定して得られるライフタイムのピーク値と遅い減衰に対応する「べき乗の肩の絶対値」をプロットすると、例えば図13Bに示すようになる。図13Bからは縦軸の位置から酸化物半導体薄膜の移動度を予測することができ、横軸の位置から酸化物半導体薄膜のストレス耐性を予測できる。シート抵抗が増加すると導電帯下のドナーライクセンターが減少する傾向を示し、またべき乗の肩の絶対値が大きくなると空間荷電を作る浅い準位の減少を示す。そのため移動度が高く、またべき乗の肩の絶対値が大きい程、好ましい。また上記したように酸化物半導体薄膜のシート抵抗は熱処理など製造条件を制御して向上可能である。また移動度についても同様に製造条件を制御して向上可能である。もっとも、シート抵抗とべき乗の肩の値の関係は、あるシート抵抗の値を境にしてべき乗の肩の絶対値が低下する傾向がある。例えば図13Bではアニール条件を調整することでべき乗の肩の絶対値を横軸左側にシフトさせると共に、ピーク値を縦軸上方向にシフトさせて、酸化物半導体薄膜の最適化を図っている。したがってプロットした実測値からピーク値が高く、またべき乗の肩の絶対値が最大値を有するように保護膜成膜時の酸素添加量やプレアニール時間などの製造条件を適切に調整して酸化物半導体薄膜の電子状態を最適化することが望ましい。なお、酸化物半導体薄膜の電子状態の最適化は、最終保護膜成膜工程やポストアニール工程の調整のみでは難しいこともあるため、上記した(i)〜(iv)の製造工程を最適化することが望ましい。 When the peak value of the lifetime obtained by measuring the lifetime of the oxide semiconductor thin film by the μ-PCD method and the “absolute value of the power shoulder” corresponding to the slow decay are plotted, for example, as shown in FIG. 13B. 13B, the mobility of the oxide semiconductor thin film can be predicted from the position on the vertical axis, and the stress resistance of the oxide semiconductor thin film can be predicted from the position on the horizontal axis. As the sheet resistance increases, the donor-like center below the conduction band tends to decrease, and as the absolute value of the power shoulder increases, the shallow level that creates space charge decreases. Therefore, it is preferable that the mobility is high and the absolute value of the power shoulder is large. As described above, the sheet resistance of the oxide semiconductor thin film can be improved by controlling manufacturing conditions such as heat treatment. The mobility can also be improved by controlling the manufacturing conditions. However, as for the relation between the sheet resistance and the value of the power shoulder, the absolute value of the power shoulder tends to decrease at a certain sheet resistance value. For example, in FIG. 13B, by adjusting the annealing conditions, the absolute value of the power shoulder is shifted to the left on the horizontal axis, and the peak value is shifted upward in the vertical axis to optimize the oxide semiconductor thin film. Therefore, the manufacturing conditions such as the amount of oxygen added during the formation of the protective film and the pre-annealing time are appropriately adjusted so that the peak value is high from the plotted measured values and the absolute value of the power shoulder has the maximum value. It is desirable to optimize the electronic state of the thin film. Note that it is sometimes difficult to optimize the electronic state of the oxide semiconductor thin film only by adjusting the final protective film forming step and the post-annealing step. Therefore, the above-described manufacturing steps (i) to (iv) are optimized. It is desirable.
以上のようにTFTを製造する際の酸化物半導体薄膜の成膜条件や酸化物半導体薄膜形成後のプレアニール条件、あるいは保護膜の成膜条件やポストアニール条件などの製造条件のうち、少なくとも1つを調整することで、欠陥に起因する不良の少ない酸化物半導体薄膜と保護膜の積層体が得られ、ストレス耐性に優れたTFTを製造できる。 As described above, at least one of manufacturing conditions such as a film forming condition of an oxide semiconductor thin film when manufacturing a TFT, a pre-annealing condition after forming an oxide semiconductor thin film, or a film forming condition of a protective film and a post annealing condition. By adjusting the ratio, a stacked body of the oxide semiconductor thin film and the protective film with few defects due to defects can be obtained, and a TFT having excellent stress resistance can be manufactured.
[品質管理方法]
更に本発明には、上記の評価方法を適用して酸化物半導体薄膜の品質管理を行う方法も含まれる。品質管理方法としては、上記したように本発明の評価方法を適用して、酸化物半導体薄膜の電子状態の評価結果をフィードバックすればよい。該フィードバックに基いて上記したように製造条件、具体的には上記した(i)〜(v)の製造工程の少なくとも1つの製造条件を調整すれば酸化物半導体薄膜の欠陥を減少できる。その結果、酸化物半導体薄膜の適切な品質管理ができる。
[Quality control method]
Further, the present invention also includes a method of performing quality control of an oxide semiconductor thin film by applying the above evaluation method. As the quality control method, the evaluation method of the present invention may be applied as described above, and the evaluation result of the electronic state of the oxide semiconductor thin film may be fed back. By adjusting the manufacturing conditions as described above, specifically, at least one of the manufacturing steps (i) to (v) based on the feedback, defects in the oxide semiconductor thin film can be reduced. As a result, appropriate quality control of the oxide semiconductor thin film can be performed.
以下、代表例として非接触式方法であるμ−PCD法に基づいてパラメータを導出し、該パラメータに基づいて酸化物半導体薄膜の電子状態を評価すると共に、該評価に基づいて製造条件を予測し、酸化物半導体薄膜の品質を管理する方法を説明する。 Hereinafter, parameters are derived based on the μ-PCD method, which is a non-contact method as a typical example, and the electronic state of the oxide semiconductor thin film is evaluated based on the parameters, and the manufacturing conditions are predicted based on the evaluation. A method for controlling the quality of an oxide semiconductor thin film will be described.
μ−PCD法を用いる場合、上記パラメータとして(1)反射率測定ステップに対応するパラメータ算出ステップの遅い減衰に対応するパラメータP、または(2)該反射率測定ステップの反射波の最大値に対応するパラメータQと、対応するパラメータPを用いることができる。 When the μ-PCD method is used, (1) the parameter P corresponding to the slow attenuation in the parameter calculation step corresponding to the reflectance measurement step, or (2) the maximum value of the reflected wave in the reflectance measurement step is used as the above parameter. Parameter Q and the corresponding parameter P can be used.
また他の評価項目として、ディスプレイなどの製品に組み込んだ際に良好なTFT性能を発揮させる観点からは酸化物半導体薄膜の面内均一性も評価対象とすることも望ましい。 As another evaluation item, it is also desirable to evaluate the in-plane uniformity of the oxide semiconductor thin film from the viewpoint of exhibiting good TFT performance when incorporated in a product such as a display.
(1)パラメータPを用いる場合について説明する。本発明ではTFTの要求特性に応じてパラメータPの好ましい値PXを設定する。異なる製造条件で製造した保護膜を有する酸化物半導体薄膜のパラメータPを実測して得られた値であるパラメータPXn(nは製造条件毎に与えられる任意の番号、以下同じ)に基づいて酸化物半導体薄膜の電子状態を評価する。各製造工程の製造条件によって酸化物半導体薄膜の電子状態、すなわちパラメータPXnは変動するが、該評価に基づいて製造条件を調整して好ましいパラメータPXの範囲となる製造条件を選択することで、膜中欠陥や界面欠陥に対応するバイアスストレス特性が良好な酸化物半導体薄膜を有するトランジスタ構造を製造できる。 (1) A case where the parameter P is used will be described. In the present invention, a preferable value PX of the parameter P is set according to the required characteristics of the TFT. An oxide is formed based on a parameter PXn (n is an arbitrary number given for each manufacturing condition, the same applies hereinafter) which is a value obtained by actually measuring a parameter P of an oxide semiconductor thin film having a protective film manufactured under different manufacturing conditions. Evaluate the electronic state of the semiconductor thin film. Although the electronic state of the oxide semiconductor thin film, that is, the parameter PXn, varies depending on the manufacturing conditions in each manufacturing process, the manufacturing conditions are adjusted based on the evaluation to select a manufacturing condition that falls within a preferable range of the parameter PX. A transistor structure including an oxide semiconductor thin film having favorable bias stress characteristics corresponding to medium defects and interface defects can be manufactured.
保護膜を有する酸化物半導体薄膜の電子状態を比較する場合、処理条件が酸化物半導体薄膜の電子状態に及ぼす影響を評価するために、複数の酸化物半導体薄膜の比較結果を用いることが望ましい。比較結果が多いほど、より精緻な製造条件の予測ができる。例えば同一製造条件で酸化物半導体薄膜を形成した試料を複数用意し、その後、異なる製造条件で保護膜等を形成して得られた積層体の酸化物半導体薄膜を評価し、その結果から望ましい製造条件を決定してもよい。あるいは異なる製造条件で酸化物半導体薄膜を形成した試料を複数用意し、その後同一製造条件で保護膜等を形成して得られた積層体の酸化物半導体薄膜を評価し、製造条件を決定してもよい。 When comparing the electronic states of the oxide semiconductor thin film having a protective film, it is preferable to use a comparison result of a plurality of oxide semiconductor thin films in order to evaluate the effect of processing conditions on the electronic state of the oxide semiconductor thin film. The more comparison results, the more precise the production conditions can be predicted. For example, a plurality of samples in which an oxide semiconductor thin film is formed under the same manufacturing conditions are prepared, and then, a stacked body obtained by forming a protective film and the like under different manufacturing conditions is evaluated. Conditions may be determined. Alternatively, prepare a plurality of samples in which the oxide semiconductor thin film is formed under different manufacturing conditions, and then evaluate the oxide semiconductor thin film of the stacked body obtained by forming the protective film and the like under the same manufacturing conditions, and determine the manufacturing conditions. Is also good.
以上のように本発明では、パラメータPXnとして保護膜を有する酸化物半導体薄膜の電子状態を測定することによって欠陥と製造条件の関係を把握し、欠陥を低減するための製造条件を予測し、決定できる。そしてこれら評価に基づいて決定された製造条件を採用することで、膜中欠陥と界面欠陥の両方が低減された酸化物半導体薄膜の製造が可能となる。また該酸化物半導体薄膜を用いれば、ストレス耐性に優れた酸化物半導体薄膜、及び該酸化物半導体薄膜の表面に保護膜を有する積層体を製造できる。該積層体は、TFTと同等の構造を有していることが好ましく、したがって酸化物半導体薄膜、保護膜以外にも、必要に応じてゲート絶縁膜などの絶縁層などを有していてもよく、またTFTに必要な配線構造に加工されていてもよい。 As described above, in the present invention, the relationship between the defect and the manufacturing condition is grasped by measuring the electronic state of the oxide semiconductor thin film having the protective film as the parameter PXn, and the manufacturing condition for reducing the defect is predicted and determined. it can. By employing the manufacturing conditions determined based on these evaluations, an oxide semiconductor thin film in which both in-film defects and interface defects are reduced can be manufactured. When the oxide semiconductor thin film is used, an oxide semiconductor thin film having excellent stress resistance and a stacked body having a protective film on the surface of the oxide semiconductor thin film can be manufactured. The laminate preferably has a structure equivalent to that of a TFT. Therefore, in addition to the oxide semiconductor thin film and the protective film, the laminate may include an insulating layer such as a gate insulating film as necessary. Alternatively, it may be processed into a wiring structure necessary for the TFT.
次に(2)パラメータQとパラメータPを用いる場合について説明する。本発明によれば上記パラメータP、及びパラメータQに基づいて製造工程間の酸化物半導体薄膜の電子状態の変化を捉えることによって、酸化物半導体薄膜を有するトランジスタ構造の特性をより精緻に把握できる。本発明者らが上記特許文献1で開示しているように、酸化物半導体薄膜の移動度と反射率の最大値との関係は、反射率の最大値の大きさに比例して移動度も高くなる傾向がある。そのため、パラメータPXと同様、パラメータQについても好ましい値パラメータQX設定する。またパラメータPXnと同様、実測値であるパラメータQXn(nは上記パラメータPXnと同じ番号)に基づいて酸化物半導体薄膜の電子状態を評価する。パラメータQもパラメータPと同様、製造工程や製造条件によって変動するが、該評価に基づいて製造条件を調整して好ましいパラメータQXの範囲となる製造条件を選択することで、欠陥が低減され、良好な酸化物半導体薄膜を有するトランジスタ構造を製造できる。本発明ではパラメータQと上記パラメータPの両方を考慮して製造条件を調整することで、移動度とバイアスストレス特性に関する酸化物半導体薄膜の品質をより精緻に管理ができる。 Next, (2) a case where the parameter Q and the parameter P are used will be described. According to the present invention, the characteristics of the transistor structure having the oxide semiconductor thin film can be grasped more precisely by grasping the change in the electronic state of the oxide semiconductor thin film during the manufacturing process based on the parameters P and Q. As disclosed in Patent Document 1 by the present inventors, the relationship between the mobility of the oxide semiconductor thin film and the maximum value of the reflectance is such that the mobility is proportional to the maximum value of the reflectance. Tends to be higher. Therefore, similarly to the parameter PX, a preferable value parameter QX is set for the parameter Q. In addition, similarly to the parameter PXn, the electronic state of the oxide semiconductor thin film is evaluated based on the actually measured parameter QXn (n is the same number as the parameter PXn). The parameter Q also fluctuates depending on the manufacturing process and manufacturing conditions as in the case of the parameter P. However, by adjusting the manufacturing conditions based on the evaluation and selecting the manufacturing conditions that fall within the preferable range of the parameter QX, defects are reduced, and A transistor structure having a simple oxide semiconductor thin film can be manufactured. In the present invention, by adjusting the manufacturing conditions in consideration of both the parameter Q and the parameter P, the quality of the oxide semiconductor thin film with respect to mobility and bias stress characteristics can be more precisely managed.
パラメータQとパラメータPは同一工程の酸化物半導体薄膜の値である。すなわち、μ−PCD法によって酸化物半導体薄膜を測定する際、上記反射率測定ステップの反射波の最大値がパラメータQであり、該最大値を測定した後に導出されるパラメータ算出ステップの遅い減衰に対応するパラメータがパラメータPである。 The parameter Q and the parameter P are values of the oxide semiconductor thin film in the same step. That is, when the oxide semiconductor thin film is measured by the μ-PCD method, the maximum value of the reflected wave in the reflectance measurement step is the parameter Q, and the parameter Q is derived after measuring the maximum value. The corresponding parameter is parameter P.
本発明ではパラメータQ、パラメータPをグラフにプロットして評価してもよい。例えばグラフの縦軸を反射率測定ステップの反射波の最大値に対応するパラメータQ、横軸をパラメータ算出ステップの遅い減衰に対応するパラメータPとし、異なる製造条件で処理した複数の酸化物半導体薄膜の各パラメータをプロットすれば、移動度とストレス耐性の評価を容易に行える。パラメータは工程や処理条件に応じて同一、または異なるグラフにプロットしてもよい。評価対象となる工程数、処理条件数、パラメータ数は特に限定されないが、評価対象が多くなるほど、酸化物半導体薄膜の電子状態の変化を追跡しやすくなる。パラメータが多くなる程、酸化物半導体薄膜の電子状態の変化を修正するための製造条件の予測が容易になる。 In the present invention, the parameters Q and P may be evaluated by plotting them on a graph. For example, a plurality of oxide semiconductor thin films processed under different manufacturing conditions, where the vertical axis of the graph is the parameter Q corresponding to the maximum value of the reflected wave in the reflectance measurement step and the horizontal axis is the parameter P corresponding to the slow attenuation in the parameter calculation step By plotting the above parameters, the mobility and stress tolerance can be easily evaluated. The parameters may be plotted on the same or different graphs depending on the process and processing conditions. The number of steps, the number of processing conditions, and the number of parameters to be evaluated are not particularly limited. However, as the number of evaluation objects increases, it becomes easier to track changes in the electronic state of the oxide semiconductor thin film. The larger the parameter, the easier it is to predict the manufacturing conditions for correcting a change in the electronic state of the oxide semiconductor thin film.
また製造工程間の酸化物半導体薄膜のパラメータを比較して酸化物半導体薄膜の品質管理もできる。例えば後記実施例1の図1の(1−1)〜(3−3)では、成膜時の酸素添加量、及び保護膜製膜時のガス比を変えて作製した複数の酸化物半導体薄膜について、工程毎にパラメータQ、パラメータPを測定している。 Further, quality control of the oxide semiconductor thin film can be performed by comparing parameters of the oxide semiconductor thin film between manufacturing steps. For example, in (1-1) to (3-3) of FIG. 1 of Example 1 to be described later, a plurality of oxide semiconductor thin films manufactured by changing the oxygen addition amount at the time of film formation and the gas ratio at the time of forming the protective film. For each of the processes, the parameters Q and P are measured for each process.
良好なストレス耐性を有するTFTを製造する観点から、保護膜成膜工程後のパラメータPXの値は、上記したように好ましくは1.5以下、より好ましくは1.2以下、更に好ましくは1.0以下であって、好ましくは0.5以上、より好ましくは0.8以上であるため、パラメータPXnの値が変動している場合は上記範囲内となるように製造条件を適宜調整することが望ましい。 From the viewpoint of manufacturing a TFT having good stress resistance, the value of the parameter PX after the protective film forming step is preferably 1.5 or less, more preferably 1.2 or less, and further preferably 1. Since it is 0 or less, preferably 0.5 or more, and more preferably 0.8 or more, if the value of the parameter PXn fluctuates, the manufacturing conditions may be appropriately adjusted so as to be within the above range. desirable.
また良好なストレス耐性を有するTFTを製造する観点から、保護膜成膜工程後のパラメータQまたはQXの値は、好ましくは300mV以上、より好ましくは500mV以上、更に好ましくは700mV以上であって、好ましくは1800mV以下、より好ましくは1500mV以下、更に好ましくは1200mV以下であることが望ましく、パラメータQXnの値が変動している場合は上記範囲内となるように製造条件を適宜調整することが望ましい。 In addition, from the viewpoint of manufacturing a TFT having good stress resistance, the value of the parameter Q or QX after the protective film forming step is preferably 300 mV or more, more preferably 500 mV or more, and still more preferably 700 mV or more. Is preferably 1800 mV or less, more preferably 1500 mV or less, and still more preferably 1200 mV or less. When the value of the parameter QXn fluctuates, it is desirable to appropriately adjust the manufacturing conditions so as to fall within the above range.
[評価素子]
評価素子とは、上記の評価方法に用いられる試料を意味する。上記酸化物半導体薄膜の電子状態の測定に適した評価素子は、基板の上に酸化物半導体薄膜と、当該酸化物半導体薄膜の上に保護膜を有するものであり、上記「(iv)酸化物半導体薄膜の表面に形成され得る保護膜の成膜工程」に代表される工程に対応する構成からなる。
[Evaluation element]
The evaluation element means a sample used in the above evaluation method. An evaluation element suitable for measuring the electronic state of the oxide semiconductor thin film has an oxide semiconductor thin film on a substrate and a protective film on the oxide semiconductor thin film. The process corresponds to a process typified by “a process for forming a protective film that can be formed on the surface of a semiconductor thin film”.
上記工程(iv)に対応する評価素子として図5〜7に示す構成が例示される。 The configuration shown in FIGS. 5 to 7 is exemplified as an evaluation element corresponding to the above step (iv).
図5は、基板20a上にゲート絶縁膜43、パターニングされた酸化物半導体薄膜20b、およびパターニングされた保護膜であるエッチストップ層45をこの順序で形成したものである。 FIG. 5 shows that a gate insulating film 43, a patterned oxide semiconductor thin film 20b, and an etch stop layer 45 as a patterned protective film are formed in this order on a substrate 20a.
図6は、基板20a上にゲート絶縁膜43、酸化物半導体薄膜20b、およびエッチストップ層45をこの順序で形成したものである。 FIG. 6 shows that a gate insulating film 43, an oxide semiconductor thin film 20b, and an etch stop layer 45 are formed in this order on a substrate 20a.
図7は、基板20aの表面に酸化物半導体薄膜20bが直接形成され、当該酸化物半導体薄膜の表面に、エッチストップ層45などの保護膜が形成されたものである。 FIG. 7 shows a structure in which an oxide semiconductor thin film 20b is directly formed on a surface of a substrate 20a, and a protective film such as an etch stop layer 45 is formed on the surface of the oxide semiconductor thin film.
いずれの評価素子も必要に応じて電極など測定に必要な構成を採用してもよい。評価素子は、基板またはゲート絶縁膜の表面に直接、酸化物半導体薄膜が形成されていることが重要である。すなわち、酸化物半導体薄膜の直下に例えばゲート電極などの金属電極は存在しない。酸化物半導体薄膜の直下にゲート電極などが存在すると、ゲート電極の自由キャリアである電子が1018cm-3以上と多いため、前記マイクロ波の反射率に対し、該ゲート電極の影響が優性になるからである。 Any of the evaluation elements may have a configuration required for measurement, such as an electrode, if necessary. It is important that the evaluation element has an oxide semiconductor thin film formed directly on the surface of the substrate or the gate insulating film. That is, a metal electrode such as a gate electrode does not exist directly below the oxide semiconductor thin film. When a gate electrode or the like exists immediately below the oxide semiconductor thin film, the number of electrons that are free carriers of the gate electrode is as large as 10 18 cm -3 or more, so that the influence of the gate electrode on the microwave reflectance is dominant. Because it becomes.
更に上記のいずれかに記載の評価素子が基板上に複数配置された評価用基板を用いることも好ましい。 Furthermore, it is also preferable to use an evaluation substrate in which a plurality of the evaluation elements described above are arranged on the substrate.
図8は、上記評価素子の配列構成の一例を示す評価用基板の概略図である。図8に示すように、量産ラインで用いられるガラス基板などのマザーガラス51に、ディスプレイ50、および複数の評価素子49が規則的に配列して設置されている。このような評価用基板を用いることにより、酸化物半導体薄膜の品質管理、具体的には基板面内分布、すなわち面内における電気抵抗率のばらつきや、基板間分布、すなわち基板間における電気抵抗率のばらつきを測定することができる。 FIG. 8 is a schematic diagram of an evaluation substrate showing an example of the arrangement of the evaluation elements. As shown in FIG. 8, a display 50 and a plurality of evaluation elements 49 are regularly arranged on a mother glass 51 such as a glass substrate used in a mass production line. By using such an evaluation substrate, the quality control of the oxide semiconductor thin film, specifically, the in-plane distribution, that is, the variation of the electrical resistivity in the plane, and the distribution between the substrates, that is, the electrical resistivity between the substrates, Can be measured.
[評価装置]
以下、本発明の実施形態について図面を用いて詳細に説明する。ただし、本発明に適した評価装置は以下の構成に限定されず、適宜変更を加えることも可能である。
[Evaluation device]
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. However, the evaluation device suitable for the present invention is not limited to the following configuration, and can be appropriately modified.
図9は、上記酸化物半導体薄膜を非接触式方法で測定する際に用いる装置の構成の一例を示す概略図である。図9に示す評価装置は、基板20aに酸化物半導体薄膜20bの表面に保護膜45を有する積層体41が形成された図7の構成を有する試料20の測定部位に対して励起光を照射して酸化物半導体薄膜中に電子−正孔対を生成する励起光照射手段1、該試料20の測定部位に対してマイクロ波を照射するマイクロ波照射手段3、励起光の照射により変化するマイクロ波の試料20からの反射マイクロ波の強度を検出する反射マイクロ波強度検出手段7、前記反射マイクロ波強度検出手段7の検出データに基づいて試料20の電気抵抗率を評価する手段を備えており、該構成により同一の装置で反射率の変化と電気抵抗率を測定・評価できる。試料としては図5、6、7に示すような構成を有する評価素子を用いることが望ましいが、これに限定されない。 FIG. 9 is a schematic diagram illustrating an example of a configuration of an apparatus used for measuring the oxide semiconductor thin film by a noncontact method. The evaluation device shown in FIG. 9 irradiates excitation light to a measurement site of the sample 20 having the configuration of FIG. 7 in which the laminate 41 having the protective film 45 on the surface of the oxide semiconductor thin film 20b is formed on the substrate 20a. Light irradiating means 1 for generating electron-hole pairs in an oxide semiconductor thin film, microwave irradiating means 3 for irradiating a measurement site of sample 20 with microwaves, microwave changing by irradiation of excitation light A reflected microwave intensity detecting means 7 for detecting the intensity of the reflected microwave from the sample 20; and a means for evaluating the electrical resistivity of the sample 20 based on the detection data of the reflected microwave intensity detecting means 7. With this configuration, the change in reflectance and the electrical resistivity can be measured and evaluated with the same device. It is desirable to use an evaluation element having a configuration as shown in FIGS. 5, 6, and 7 as a sample, but it is not limited to this.
励起光照射手段1は、試料20に照射する励起光を出力する光源を有するものであり、励起光の照射により酸化物半導体薄膜中に電子−正孔対を生成させるものである。効率的にキャリアを発生させ、高感度で測定できるため、好ましくは酸化物半導体薄膜のバンドキャップ以上のエネルギーを出力する光源を有するものである。励起光照射手段1としては、例えば光源に紫外線レーザを用いればよい。具体的には波長349nm、パワー1μJ/pulse、パルス幅15ns程度、ビーム径1.5mm程度のパルス状の紫外光、例えばYLFレーザ第三高調波等を励起光として出射するパルスレーザなどの半導体レーザ等である。 The excitation light irradiating means 1 has a light source that outputs excitation light for irradiating the sample 20, and generates electron-hole pairs in the oxide semiconductor thin film by irradiation with the excitation light. Since a carrier can be efficiently generated and measurement can be performed with high sensitivity, a light source which preferably outputs energy equal to or higher than the band gap of the oxide semiconductor thin film is provided. As the excitation light irradiating means 1, for example, an ultraviolet laser may be used as a light source. More specifically, a semiconductor laser such as a pulse laser that emits pulsed ultraviolet light having a wavelength of 349 nm, a power of 1 μJ / pulse, a pulse width of about 15 ns, and a beam diameter of about 1.5 mm, for example, a YLF laser third harmonic as excitation light. And so on.
また、励起光照射手段1は評価手段9から伝送(図中、破線)されてくるタイミング信号の入力をトリガとして励起光であるパルス光を出力する。なお、タイミング信号は、同時に信号処理装置8に対しても伝送される。また励起光照射手段1から出力される励起光は出力調整用パワーモニター16aと出力調整手段16bによって出力を調整することができる。 Further, the excitation light irradiating means 1 outputs pulse light which is excitation light, triggered by input of a timing signal transmitted from the evaluation means 9 (broken line in the figure). Note that the timing signal is also transmitted to the signal processing device 8 at the same time. The output of the excitation light output from the excitation light irradiation means 1 can be adjusted by the output adjustment power monitor 16a and the output adjustment means 16b.
励起光照射手段1から出力された励起光は、ミラーなどの光路変更手段(以下、「ミラー」ということがある)12で反射されると共に、図示しない集光レンズなどの集光手段(以下、「集光レンズ」ということがある)によって集光され、第1導波管6aに設けられた微小開口6cを通過し、その第1導波管6aの試料20に近接する端部の開口部6dを通じて、試料20の例えば、直径5〜10μm程度の測定部位に対して照射される。このように、ミラー12及び集光レンズが、励起光照射手段1から出力された励起光を集光して試料20の測定部位へ導く。これにより、試料20における測定部位である微小な励起光照射領域21において、励起キャリアが発生する。 Excitation light output from the excitation light irradiating means 1 is reflected by an optical path changing means (hereinafter, may be referred to as “mirror”) 12 such as a mirror, and is also condensed by a condensing means such as a condensing lens (not shown). The light is condensed by a “condenser lens”), passes through the minute opening 6 c provided in the first waveguide 6 a, and the opening of the first waveguide 6 a at the end close to the sample 20. Through 6d, the sample 20 is irradiated on a measurement site having a diameter of, for example, about 5 to 10 μm. As described above, the mirror 12 and the condenser lens collect the excitation light output from the excitation light irradiating means 1 and guide it to the measurement site of the sample 20. As a result, excitation carriers are generated in the minute excitation light irradiation area 21 which is a measurement site in the sample 20.
マイクロ波照射手段3は、試料20の測定部位に照射するマイクロ波を出力する手段である。このマイクロ波照射手段3は、例えば、周波数26GHzのガンダイオード等のマイクロ波発振器が挙げられる。 The microwave irradiating unit 3 is a unit that outputs a microwave to irradiate a measurement site of the sample 20. The microwave irradiation means 3 is, for example, a microwave oscillator such as a Gunn diode having a frequency of 26 GHz.
方向性結合器4は、マイクロ波照射手段3から出力されたマイクロ波を2分岐するものである。分岐後の一方の出力波(以下、第1マイクロ波Op1という)はマジックT5側へ伝送され、他方の出力波(以下、第2マイクロ波Op2という)は相位調整器4a、反射マイクロ波強度検出手段7のLO入力端へ伝送される。この方向性結合器4は、例えば、10dBカプラ等が採用される。 The directional coupler 4 splits the microwave output from the microwave irradiation means 3 into two. One of the branched output waves (hereinafter, referred to as a first microwave Op1) is transmitted to the magic T5 side, and the other output wave (hereinafter, referred to as a second microwave Op2) is a phase adjuster 4a, which detects reflected microwave intensity. It is transmitted to the LO input of the means 7. As the directional coupler 4, for example, a 10 dB coupler or the like is employed.
マジックT5は、第1マイクロ波Op1を2分岐すると共に、2分岐された第1マイクロ波各々の試料20に対する反射波各々の差信号Rt1(以下、「反射波差信号」ということがある)及び和信号を出力するものである。 The magic T5 divides the first microwave Op1 into two, and the difference signal Rt1 (hereinafter, may be referred to as a "reflected wave difference signal") of each of the two branched first microwaves with respect to the sample 20. It outputs a sum signal.
マジックT5により2分岐されたマイクロ波Op1の一方(以下、「第1主マイクロ波Op11」ということがある)は、そのマジックT5に接続された第1導波管6aにより、試料20の励起部を含む測定部位に導かれてその先端の開口部6dから放射される。これにより、第1主マイクロ波Op11が試料20の測定部位に照射される。更に第1導波管6aは、前記第1主マイクロ波Op11を放射するアンテナ(以下、「導波管アンテナ」ということがある)としての機能に加え、測定部位に照射された第1主マイクロ波Op11の反射波をその先端の開口部6dで捕捉し、マジックT5まで折り返し導く機能も果たす。 One of the microwaves Op1 branched into two by the magic T5 (hereinafter, may be referred to as “first main microwave Op11”) is excited by the first waveguide 6a connected to the magic T5. And is radiated from the opening 6d at the tip thereof. Thereby, the first main microwave Op11 is irradiated on the measurement site of the sample 20. Further, the first waveguide 6a has a function as an antenna for radiating the first main microwave Op11 (hereinafter, sometimes referred to as a “waveguide antenna”), and also has a function of irradiating the first main microwave Op11 to the measurement site. The reflected wave of the wave Op11 is also captured by the opening 6d at the tip of the wave Op11, and also functions to guide the wave back to the magic T5.
一方、マジックT5により2分岐された第1マイクロ波Op1の他方(以下、「第1副マイクロ波Op12」という)は、マジックT5に接続された第2導波管6bにより、試料20aの測定部位の近傍、但し、励起光による励起部を含まない部分に導かれてその先端の開口部6eから放射される。これにより、第1副マイクロ波Op12が、試料20aの測定部位の近傍に照射される。更に第2導波管6bは、第1副マイクロ波Op12を放射する導波管アンテナとしての機能に加え、測定部位の近傍に照射された第1副マイクロ波Op12の反射波をその先端の開口部6eで捕捉し、マジックT5まで折り返し導く機能も果たす。ここで、第1導波管6aがマイクロ波を導く経路長と、第2導波管6bがマイクロ波を導く経路長とは等しい。 On the other hand, the other of the first microwave Op1 branched into two by the magic T5 (hereinafter, referred to as “first sub-microwave Op12”) is measured by the second waveguide 6b connected to the magic T5 at the measurement site of the sample 20a. , But is guided to a portion that does not include the excitation portion by the excitation light and is radiated from the opening 6e at the tip thereof. As a result, the first sub-microwave Op12 is applied to the vicinity of the measurement site of the sample 20a. Further, the second waveguide 6b functions as a waveguide antenna for radiating the first sub-microwave Op12, and also transmits the reflected wave of the first sub-microwave Op12 irradiated near the measurement site to the opening at the tip thereof. The portion 6e also captures and performs a function of leading back to the magic T5. Here, the path length of the first waveguide 6a for guiding the microwave is equal to the path length of the second waveguide 6b for guiding the microwave.
また第1導波管6a及び第2導波管6bによりマジックT5に導かれた2つの反射波、すなわち、2分岐後の第1マイクロ波Op11、Op12各々が試料20に反射したものの差信号、すなわち反射波差信号Rt1が、そのマジックT5により出力され、反射マイクロ波強度検出手段7のRF入力端に伝送される。 Also, the two reflected waves guided to the magic T5 by the first waveguide 6a and the second waveguide 6b, that is, the difference signal between the two reflected first microwaves Op11 and Op12 reflected on the sample 20, That is, the reflected wave difference signal Rt1 is output by the magic T5 and transmitted to the RF input terminal of the reflected microwave intensity detecting means 7.
反射マイクロ波強度検出手段7は、第2マイクロ波Op2及び反射波差信号Rt1を混合することによって検波信号Sg1を出力する。この検波信号Sg1は、反射波差信号Rt1の強度、例えば試料20に照射された第1マイクロ波Op1の反射波の強度の一例を表す信号であり、信号処理装置8に取り込まれる。反射波差信号Rt1は、基板保持部によって所定位置に保持された試料20に対する励起光の照射によってその強度が変化する。このように反射マイクロ波強度検出手段7は、反射波差信号Rt1の強度を検出するものであり、この反射マイクロ波強度検出手段7としてはミキサーや、マイクロ波を入力してその強度に応じた電気信号、すなわち電流や電圧を出力するマイクロ波検出器(以下、「検波器」ということがある)が設けられてもよい。 The reflected microwave intensity detecting means 7 outputs a detection signal Sg1 by mixing the second microwave Op2 and the reflected wave difference signal Rt1. The detection signal Sg1 is a signal representing an example of the intensity of the reflected wave difference signal Rt1, for example, the intensity of the reflected wave of the first microwave Op1 applied to the sample 20, and is taken into the signal processing device 8. The intensity of the reflected wave difference signal Rt1 changes when the sample 20 held at a predetermined position by the substrate holding unit is irradiated with the excitation light. As described above, the reflected microwave intensity detecting means 7 detects the intensity of the reflected wave difference signal Rt1, and as the reflected microwave intensity detecting means 7, a mixer or a microwave is input to correspond to the intensity. A microwave detector (hereinafter, sometimes referred to as a “detector”) that outputs an electric signal, that is, a current or a voltage, may be provided.
反射マイクロ波強度検出手段7により検出される反射波差信号Rt1の強度は、試料20の測定部位に対する励起光の照射により変化する。具体的には、反射波差信号Rt1の強度は、励起光の照射によって一時的に強くなった後に減衰する。また測定部位に不純物や欠陥等が多いほど反射波差信号Rt1の強度のピーク値は小さくなり、その減衰時間、すなわちキャリア寿命も短くなる。 The intensity of the reflected wave difference signal Rt1 detected by the reflected microwave intensity detecting means 7 changes by irradiating the measurement site of the sample 20 with the excitation light. Specifically, the intensity of the reflected wave difference signal Rt1 is temporarily increased by irradiation with the excitation light and then attenuated. Also, as the number of impurities, defects, and the like in the measurement site increases, the peak value of the intensity of the reflected wave difference signal Rt1 decreases, and the decay time, that is, the carrier lifetime also decreases.
ここで励起光の照射により変化する反射波差信号Rt1の強度について、そのピーク値が生じてから励起光照射停止後に見られる遅い減衰に対応するパラメータが、試料20の電気抵抗率を評価する指標となる。 Here, with respect to the intensity of the reflected wave difference signal Rt1 that changes due to the excitation light irradiation, a parameter corresponding to the slow decay observed after the excitation light irradiation is stopped after the peak value is generated is an index for evaluating the electrical resistivity of the sample 20. Becomes
信号処理装置8は、反射マイクロ波強度検出手段7により検出される反射波差信号Rt1の強度の変化のピーク値Spを検出し、その検出結果を評価手段9に伝送する装置である。より具体的には信号処理装置8は、評価手段9からのタイミング信号の入力をトリガとして反射波差信号Rt1の変化を所定時間監視し、その間に得られる反射波差信号Rt1のレベルの最高値を反射波差信号Rt1の強度の変化のピーク値Spとして検出する。ここで信号処理装置8は、反射波差信号Rt1に対して遅延処理を施す遅延回路を備え、遅延処理後の信号に対して所定のサンプリング周波数で信号強度を順次検出し、その検出値の変化から反射波差信号Rt1の強度の変化のピーク値Spを検出する。 The signal processing device 8 is a device that detects the peak value Sp of the change in the intensity of the reflected wave difference signal Rt1 detected by the reflected microwave intensity detection means 7 and transmits the detection result to the evaluation means 9. More specifically, the signal processing device 8 monitors the change of the reflected wave difference signal Rt1 for a predetermined time, triggered by the input of the timing signal from the evaluation means 9, and obtains the maximum value of the level of the reflected wave difference signal Rt1 obtained during that time. Is detected as the peak value Sp of the change in the intensity of the reflected wave difference signal Rt1. Here, the signal processing device 8 includes a delay circuit that performs delay processing on the reflected wave difference signal Rt1, sequentially detects the signal strength at a predetermined sampling frequency for the signal after the delay processing, and changes the detected value. , The peak value Sp of the change in the intensity of the reflected wave difference signal Rt1 is detected.
評価手段9としては、CPU、記憶部、入出力信号のインターフェース等を備えたコンピューターを用いることができ、CPUが所定のプログラムを実行することによって各種の処理を実行する。 As the evaluation means 9, a computer having a CPU, a storage unit, an interface for input / output signals, and the like can be used. The CPU executes various programs by executing a predetermined program.
例えば、評価手段9は、励起光照射手段1及び信号処理装置8に対して励起光の出力タイミングを表すタイミング信号を出力すると共に、信号処理装置8によって検出される反射波差信号Rt1のピーク値Spを取り込んで当該評価手段9が備える記憶部に記録する。記録された反射波差信号Rt1(検出データ)は、試料20の電気抵抗率の評価に用いられる。 For example, the evaluation unit 9 outputs a timing signal indicating the output timing of the excitation light to the excitation light irradiating unit 1 and the signal processing device 8 and the peak value of the reflected wave difference signal Rt1 detected by the signal processing device 8. Sp is fetched and recorded in the storage unit provided in the evaluation means 9. The recorded reflected wave difference signal Rt1 (detection data) is used for evaluating the electrical resistivity of the sample 20.
またステージコントローラ10は、評価手段9からの指令に従ってX−Yステージ11を制御することにより、試料20における測定部位の位置決め制御を行う。 Further, the stage controller 10 controls the XY stage 11 in accordance with a command from the evaluation means 9 to control the positioning of the measurement site on the sample 20.
X−Yステージ11の上側には図示しない試料台が設けられている。試料台は、アルミニウム、ステンレス或いは鉄等の金属又はその他の導体からなる板状の導体部材である。その上側に図示しない基板保持部が設けられ、更にその基板保持部の上に試料20が載置される。これにより試料台は、試料20に対して前記第1マイクロ波Op11、Op12が照射される側と反対側、すなわち、試料20の下側に配置される。 A sample stage (not shown) is provided above the XY stage 11. The sample stage is a plate-shaped conductor member made of a metal such as aluminum, stainless steel or iron, or another conductor. A substrate holder (not shown) is provided on the upper side, and the sample 20 is placed on the substrate holder. As a result, the sample stage is arranged on the side opposite to the side on which the first microwaves Op11 and Op12 are irradiated to the sample 20, that is, below the sample 20.
基板保持部は、試料台に対してその上側に固定された固形の誘電体である。基板保持部は基板と試料台との間に挿入される固形の誘電体であり、その材質は、例えばガラスやセラミック等の比較的屈折率の大きな誘電体である。これにより基板保持部を媒質とするマイクロ波の波長が短くなり、基板保持部としてより厚みの薄い軽量なものを採用できる。 The substrate holding unit is a solid dielectric fixed on the upper side of the sample stage. The substrate holder is a solid dielectric inserted between the substrate and the sample table, and is made of a material having a relatively large refractive index, such as glass or ceramic. As a result, the wavelength of the microwave using the substrate holding portion as a medium is shortened, and a thinner and lighter substrate holding portion can be adopted.
以上、本発明の電気抵抗率を評価するための構成によれば、励起光照射手段1から照射された励起光によって酸化物半導体薄膜中に光励起キャリアが生成されると共に、マイクロ波照射手段3から照射されたマイクロ波の電界で光励起キャリアが運動し、その運動状態は、半導体中の不純物、欠陥等の存在によって影響を受ける。このため、反射マイクロ波強度検出手段7で、試料からの反射マイクロ波の強度を検出し、評価手段9で既に説明したように過剰キャリア濃度の変化を解析することで、酸化物半導体薄膜のキャリア濃度を判定し、電子状態の変化から間接的に電気抵抗率を評価することができる。この際、評価手段9が、X−Yステージ11などから成るステージの位置を制御することで、所定の範囲の電気抵抗率を判定するマッピング測定も可能である。 As described above, according to the configuration for evaluating electric resistivity of the present invention, photoexcited carriers are generated in the oxide semiconductor thin film by the excitation light radiated from the excitation light irradiating means 1 and the microwave excitation means 3 The photoexcited carriers move in the irradiated microwave electric field, and the motion state is affected by the presence of impurities, defects, and the like in the semiconductor. Therefore, the reflected microwave intensity detecting means 7 detects the intensity of the reflected microwave from the sample, and analyzes the change in the excess carrier concentration as already described in the evaluation means 9, thereby obtaining the carrier of the oxide semiconductor thin film. By determining the concentration, the electrical resistivity can be evaluated indirectly from the change in the electronic state. At this time, by the evaluation means 9 controlling the position of the stage including the XY stage 11 and the like, mapping measurement for determining the electric resistivity in a predetermined range is also possible.
更に本発明の上記評価装置に、電気抵抗測定手段を備えることで、上記電気抵抗率の評価だけでなく、酸化物半導体薄膜の電気的特性をインラインで短時間に評価する装置を提供することができる。上記電気抵抗率の評価では、いわゆる遅い減衰に基づいて電気抵抗率を評価するものであるが、本発明者らの研究の結果、欠陥の多少によって、上記μ−PCD法に基づいて測定・評価する電気抵抗率も変化する。また酸化物半導体薄膜の電気抵抗率は同一面内であっても汚染や不純物などに起因して異なる場合があり、測定箇所によって値にバラツキがある。従って酸化物半導体薄膜のより適切な品質管理を行うためには、上記μ−PCD法による測定箇所と電気抵抗率測定手段による箇所が略同一であることが重要となる。 Further, by providing the evaluation device of the present invention with an electric resistance measuring means, it is possible to provide not only the evaluation of the electric resistivity but also a device for in-line evaluation of the electric characteristics of the oxide semiconductor thin film in a short time. it can. In the evaluation of the electric resistivity, the electric resistivity is evaluated based on so-called slow decay. However, as a result of the study by the present inventors, measurement and evaluation based on the μ-PCD method depend on the number of defects. The electrical resistivity changes. Further, the electrical resistivity of the oxide semiconductor thin film may be different due to contamination, impurities, and the like even in the same plane, and the value varies depending on a measurement location. Therefore, in order to perform more appropriate quality control of the oxide semiconductor thin film, it is important that the measurement site by the μ-PCD method and the site by the electric resistivity measurement unit are substantially the same.
そこで、上記評価装置に電気抵抗測定手段を備ければ、X−Yステージを適宜動かすだけで、簡便、かつ正確に略同一箇所を測定することが可能となる。そのため、電気抵抗測定手段を設けた上記評価装置を液晶表示装置などの製造ラインに用いれば、生産性が大きく向上すると共に、酸化物半導体薄膜のより適切な品質管理を行うことができる。 Therefore, if the above-described evaluation device is provided with an electric resistance measuring means, it is possible to simply and accurately measure substantially the same portion simply by moving the XY stage appropriately. Therefore, if the above-described evaluation device provided with the electric resistance measuring means is used for a production line of a liquid crystal display device or the like, productivity can be greatly improved and more appropriate quality control of the oxide semiconductor thin film can be performed.
図10に基づいて電気抵抗測定手段を設けた装置構成について説明する。図10は、上記説明したμ−PCD法に基づいて反射率の変化と電気抵抗率を測定・評価する図9の装置に、電気抵抗測定手段30を備えた装置である。電気抵抗測定手段30は、必ずしも設置されなくても良い。具体的な設置箇所は限定されないが、上記したようにX−Yステージ11を動かすことによって、酸化物半導体薄膜のマイクロ波光導電測定箇所と略同一箇所において電気抵抗測定手段30によって電気抵抗率を測定できるように設置することが望ましい。電気抵抗測定手段30は、好ましくは電気抵抗率測定ヘッド31と、電気抵抗率測定ヘッド31の昇降手段32を有する。電気抵抗測定手段30によって試料20の電気抵抗率を測定できる。 An apparatus configuration provided with the electric resistance measuring means will be described with reference to FIG. FIG. 10 shows an apparatus provided with an electric resistance measuring means 30 in addition to the apparatus shown in FIG. 9 for measuring and evaluating a change in reflectance and an electric resistivity based on the above-described μ-PCD method. The electric resistance measuring means 30 does not necessarily have to be installed. Although the specific installation location is not limited, by moving the XY stage 11 as described above, the electrical resistivity is measured by the electrical resistance measuring means 30 at substantially the same location as the microwave photoconductive measurement location of the oxide semiconductor thin film. It is desirable to install it as much as possible. The electric resistance measuring means 30 preferably has an electric resistivity measuring head 31 and an elevating means 32 of the electric resistivity measuring head 31. The electric resistivity of the sample 20 can be measured by the electric resistance measuring means 30.
電気抵抗率測定ヘッド31は、接触式方法で電気抵抗率を測定する手段である。電気抵抗率測定ヘッド31は上記した抵抗測定手段に対応した抵抗測定端子が設けられており、抵抗測定端子としては2重リング電極などの測定用プローブや、直線上に針状の4本の電極を配したヘッドなどが例示される。酸化物半導体薄膜の電気抵抗率は、JIS K6911に準拠した二重リング電極を用いた抵抗測定や、JIS K7194に準拠した四探針法による抵抗測定を行うことができる。 The electric resistivity measuring head 31 is a means for measuring electric resistivity by a contact method. The electric resistivity measuring head 31 is provided with a resistance measuring terminal corresponding to the above-described resistance measuring means. As the resistance measuring terminal, there are a measuring probe such as a double ring electrode or four needle-like electrodes in a straight line. Is exemplified. The electrical resistivity of the oxide semiconductor thin film can be measured by a resistance measurement using a double ring electrode in accordance with JIS K6911 or a four-probe method in accordance with JIS K7194.
また電気抵抗率測定ヘッド31の昇降手段32は、試料20の電気抵抗率を測定する際に所望の位置まで電気抵抗率測定ヘッドを降下させる昇降機構である。電気抵抗率を測定する手段としては各種公知の電気抵抗率測定装置を用いることができる。例えば三菱化学
アナリテック社製のハイレスタなどの電気抵抗測定装置を用いた場合は、電気抵抗率測定ヘッド31に相当するプローブが試料20の表面と接触するように昇降手段32で降下させて電気抵抗率を測定した後、プローブと試料20とが非接触状態となるように上昇させればよい。測定した電気抵抗率は測定値送信ライン33を通して例えば評価手段9と同様の構成を有する図示しない評価手段に送られて評価することができる。その他にも、JANDEL製プローブヘッドなどの電気抵抗測定装置が同様に評価可能である。
The elevating means 32 of the electric resistivity measuring head 31 is an elevating mechanism for lowering the electric resistivity measuring head to a desired position when measuring the electric resistivity of the sample 20. As a means for measuring the electric resistivity, various known electric resistivity measuring devices can be used. For example, when an electric resistance measuring device such as a high resta manufactured by Mitsubishi Chemical Analytech Co., Ltd. is used, the probe corresponding to the electric resistivity measuring head 31 is lowered by the elevating / lowering means 32 so as to contact the surface of the sample 20, and the electric resistance is measured. After measuring the ratio, the probe and the sample 20 may be raised so as to be in a non-contact state. The measured electrical resistivity can be sent to an evaluation unit (not shown) having a configuration similar to that of the evaluation unit 9 through the measured value transmission line 33 and evaluated. In addition, an electric resistance measuring device such as a probe head manufactured by JANDEL can be similarly evaluated.
[TFTの製造方法]
更に上記評価方法をTFTの製造方法に適用することで、酸化物半導体薄膜の欠陥が低減された酸化物半導体薄膜を有するTFTを製造することができる。
[TFT manufacturing method]
Further, by applying the above evaluation method to a method for manufacturing a TFT, a TFT having an oxide semiconductor thin film in which defects of the oxide semiconductor thin film are reduced can be manufactured.
TFTの構成は限定されず、公知の構成を採用できる。例えばTFTは、基板上に、ゲート絶縁膜、酸化物半導体薄膜、前記酸化物半導体薄膜の表面に形成される保護膜、およびソース電極・ドレイン電極を有する。そしてTFTの酸化物半導体薄膜、及び保護膜等は上記酸化物半導体薄膜の評価に基づいて決定した条件で成膜すればよい。 The configuration of the TFT is not limited, and a known configuration can be employed. For example, a TFT has a gate insulating film, an oxide semiconductor thin film, a protective film formed on a surface of the oxide semiconductor thin film, and a source electrode and a drain electrode on a substrate. Then, the oxide semiconductor thin film and the protective film of the TFT may be formed under conditions determined based on the evaluation of the oxide semiconductor thin film.
上記したように酸化物半導体薄膜の電子状態は接触式方法と非接触式方法のいずれによっても測定でき、酸化物半導体薄膜の欠陥に起因する不良を評価できる。よって上記TFTの製造方法によれば、上記のように酸化物半導体薄膜の欠陥を低減可能な製造条件を適宜決定できる。 As described above, the electronic state of the oxide semiconductor thin film can be measured by any of a contact method and a noncontact method, and a defect resulting from a defect in the oxide semiconductor thin film can be evaluated. Therefore, according to the above-described method for manufacturing a TFT, manufacturing conditions that can reduce defects of the oxide semiconductor thin film as described above can be appropriately determined.
以下、実施例を挙げて本発明をより具体的に説明するが、本発明はもとより下記実施例によって制限を受けるものではなく、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。 Hereinafter, the present invention will be described more specifically with reference to Examples. However, the present invention is not limited to the following Examples, and may be appropriately modified within a range that can conform to the purpose of the preceding and the following. It is, of course, possible to implement them, and all of them are included in the technical scope of the present invention.
実施例1
実施例1では、μ−PCD法に基づいて算出される酸化物半導体薄膜のライフタイム値と、ストレス耐性としてΔVthなどのTFT特性との相関関係を評価するため、以下の実験を行った。本実施例、および後記実施例では、下記評価1により算出したライフタイム値と、しきい値シフトとの相関を調べた。
評価1:マイクロ波反射率を下記式(4)で表し、パラメータフィッティングした時のライフタイム値:パラメータB
Example 1
In Example 1, the following experiment was performed to evaluate the correlation between the lifetime value of the oxide semiconductor thin film calculated based on the μ-PCD method and the TFT characteristics such as ΔV th as stress resistance. In this example and the examples described later, the correlation between the lifetime value calculated by the following evaluation 1 and the threshold shift was examined.
Evaluation 1: The microwave reflectance is represented by the following equation (4), and the lifetime value when parameter fitting is performed: Parameter B
式中、Aは定数、Bは励起光の照射停止後1μs程度に見られる遅い減衰に対応するパラメータである。 In the equation, A is a constant, and B is a parameter corresponding to a slow decay observed about 1 μs after the stop of the irradiation of the excitation light.
まず、本実施例では酸化物半導体薄膜成膜工程における酸素添加量、及び保護膜成膜工程におけるキャリアガス比を変更して複数の積層体を製造した後、μ−PCD法で酸化物半導体薄膜を評価した。そして該評価結果に基づいてプレアニール処理工程の温度条件や処理時間を調整した。なお、本実施例では保護膜形成条件による膜質変動を評価するため、各試料のプレアニール処理工程後の酸化物半導体薄膜のパラメータPが0.5〜0.7の範囲内となるように調整した。保護膜を有する酸化物半導体薄膜の好適な電子状態としてパラメータPXは0.8〜1.0、パラメータQXは300〜1500mVに設定した。 First, in this example, after a plurality of stacked bodies were manufactured by changing the amount of oxygen added in the oxide semiconductor thin film forming step and the carrier gas ratio in the protective film forming step, the oxide semiconductor thin film was formed by the μ-PCD method. Was evaluated. The temperature conditions and the processing time of the pre-annealing process were adjusted based on the evaluation results. In this example, in order to evaluate the film quality variation due to the protective film forming condition, the parameter P of the oxide semiconductor thin film after the pre-annealing process of each sample was adjusted to be in the range of 0.5 to 0.7. . As a preferable electronic state of the oxide semiconductor thin film having the protective film, the parameter PX was set to 0.8 to 1.0, and the parameter QX was set to 300 to 1500 mV.
以下の実施例はこのような前提条件の下、保護膜成膜工程の製造条件が酸化物半導体薄膜の品質に大きな影響を及ぼしており、該保護膜成膜工程を適切な製造条件で行うことで良好な電子状態を維持できること、及びμ−PCD法による評価が、TFTの特性と相関関係を有していることを示した。 In the following examples, under such preconditions, the manufacturing conditions of the protective film formation step have a great effect on the quality of the oxide semiconductor thin film, and the protective film formation step is performed under appropriate manufacturing conditions. And that the evaluation by the μ-PCD method has a correlation with the characteristics of the TFT.
(1)ライフタイム値測定用試料の作製
まず、直径100mm×厚さ0.7mmのガラス基板(コーニング社製EAGLE X
G)の上に、ゲート絶縁膜として膜厚200nmのSiO2を成膜した。ゲート絶縁膜はプラズマCVD法を用い、キャリアガス:SiH4とN2Oの混合ガスとしてN2O=100sccm、SiH4=4sccm、N2=36sccm、圧力:200Pa、成膜パワー:300W、成膜温度:320℃にて成膜した。
(1) Preparation of Sample for Measuring Lifetime Value First, a glass substrate having a diameter of 100 mm and a thickness of 0.7 mm (EAGLEX X manufactured by Corning Incorporated) was used.
On top of G), a 200-nm-thick SiO 2 film was formed as a gate insulating film. The gate insulating film is formed by plasma CVD using a carrier gas of a mixture gas of SiH 4 and N 2 O, N 2 O = 100 sccm, SiH 4 = 4 sccm, N 2 = 36 sccm, pressure: 200 Pa, film forming power: 300 W, The film was formed at a film temperature of 320 ° C.
[酸化物半導体薄膜成膜工程:「ASDEPO」と表記することがある]
次に、酸化物半導体薄膜としてIGZOをスパッタリング法で成膜した。なお、本実施例では酸素添加量を下記のように変更して複数の試料を作製した。
スパッタリング装置:アルバック社製「CS−200」
スパッタリングターゲットの組成:InGaZnO4[In:Ga:Zn=1:1:1(原子比)]
基板温度:室温
酸化物半導体薄膜の膜厚:40nm
ガス圧:1mTorr
酸素添加量:O2/(Ar+O2)=4%、10%、20%(体積比)
[Oxide semiconductor thin film forming step: sometimes referred to as "ASDEPO"]
Next, IGZO was formed as an oxide semiconductor thin film by a sputtering method. In this example, a plurality of samples were prepared by changing the amount of added oxygen as described below.
Sputtering equipment: "CS-200" manufactured by ULVAC
Composition of sputtering target: InGaZnO 4 [In: Ga: Zn = 1: 1: 1 (atomic ratio)]
Substrate temperature: room temperature Thickness of oxide semiconductor thin film: 40 nm
Gas pressure: 1 mTorr
Oxygenation: O 2 / (Ar + O 2) = 4%, 10%, 20% ( by volume)
[プレアニール処理工程:「PRE」と表記することがある]
次に、プレアニール処理を行った。プレアニール処理条件は、最適な条件として抽出した大気中、350℃、1時間の条件で行った。最適な条件でプレアニールを行うことによって膜中欠陥を低減させた。
[Pre-annealing process: sometimes referred to as “PRE”]
Next, a pre-annealing process was performed. The pre-annealing treatment was performed at 350 ° C. for one hour in the air extracted as the optimum condition. Pre-annealing under optimum conditions reduced defects in the film.
[保護膜成膜工程:「ESL」と表記することがある]
次に、酸化物半導体薄膜上に保護膜を形成した。本実施例では保護膜形成時のキャリアガスを下記のように変更して複数の試料を作製した。
ガス圧:133Pa
成膜パワー:100W
成膜温度:230℃
膜厚:100nm
キャリアガス:N2O=100sccm、SiH4/N2=4/36sccm、
キャリアガス:N2O=150sccm、SiH4/N2=6/54sccm、
キャリアガス:N2O=250sccm、SiH4/N2=10/90sccm
[Protective film forming step: sometimes referred to as "ESL"]
Next, a protective film was formed over the oxide semiconductor thin film. In this example, a plurality of samples were prepared by changing the carrier gas at the time of forming the protective film as described below.
Gas pressure: 133Pa
Film formation power: 100W
Film formation temperature: 230 ° C
Film thickness: 100 nm
Carrier gas: N 2 O = 100 sccm, SiH 4 / N 2 = 4/36 sccm,
Carrier gas: N 2 O = 150 sccm, SiH 4 / N 2 = 6/54 sccm,
Carrier gas: N 2 O = 250 sccm, SiH 4 / N 2 = 10/90 sccm
[最終保護膜成膜工程:「PV」と表記することがある]
更に、最終保護膜として膜厚200nmのSiO2と膜厚200nmのSiNの積層膜を形成した。上記最終保護膜の形成は、サムコ製「PD−220NL」を用い、プラズマCVD法を用いて行った。本実施例では、N2Oガスによってプラズマ処理を行った後、エッチストップ層にSiO2、およびSiNを下記条件で順次形成した。SiO2の形成には、N2OおよびSiH4の混合ガスを用い、SiNの形成にはSiH4、N2、NH3の混合ガスを用いた。いずれの場合も成膜パワーを100W、成膜温度を150℃とした。
[Final protective film formation step: sometimes referred to as "PV"]
Further, a laminated film of 200 nm thick SiO 2 and 200 nm thick SiN was formed as a final protective film. The formation of the final protective film was performed by using a plasma CVD method using "PD-220NL" manufactured by Samco. In this embodiment, after performing a plasma treatment with N 2 O gas, SiO 2 and SiN were sequentially formed on the etch stop layer under the following conditions. A mixed gas of N 2 O and SiH 4 was used for forming SiO 2 , and a mixed gas of SiH 4 , N 2 , and NH 3 was used for forming SiN. In each case, the film forming power was 100 W and the film forming temperature was 150 ° C.
(第1層):SiO2
キャリアガス:N2O=100sccm、SiH4/N2=4/36sccm
ガス圧:133Pa
成膜パワー:100W
成膜温度:150℃
膜厚:100nm
(First layer): SiO 2
Carrier gas: N 2 O = 100 sccm, SiH 4 / N 2 = 4/36 sccm
Gas pressure: 133Pa
Film formation power: 100W
Film formation temperature: 150 ° C
Film thickness: 100 nm
(第2層):SiN
キャリアガス:N2O=100sccm、SiH4=12.5sccm、N2=297.5sccm
ガス圧:133Pa
成膜パワー:100W
成膜温度:150℃
膜厚:150nm
(Second layer): SiN
Carrier gas: N 2 O = 100 sccm, SiH 4 = 12.5 sccm, N 2 = 297.5 sccm
Gas pressure: 133Pa
Film formation power: 100W
Film formation temperature: 150 ° C
Film thickness: 150 nm
[ポストアニール処理工程:「PA」と表記することがある]
最終保護膜を形成した後、最終のアニールとして窒素雰囲気下、250℃で30分の熱処理を行った。
[Post-annealing process: sometimes referred to as "PA"]
After forming the final protective film, heat treatment was performed at 250 ° C. for 30 minutes in a nitrogen atmosphere as final annealing.
上記PRE、ESL、PV、及びPAの各工程後の試料について、μ−PCD法を実施し、反射率の変化を測定した。測定結果を解析し、反射波の最大値に対応するパラメータQ、及び0.3〜1μ秒の傾きに対応するB値を算出し、B値をパラメータ算出ステップの遅い減衰に対応するパラメータPとした。 The samples after each of the PRE, ESL, PV, and PA steps were subjected to the μ-PCD method to measure the change in reflectance. The measurement result is analyzed, and a parameter Q corresponding to the maximum value of the reflected wave and a B value corresponding to a gradient of 0.3 to 1 μsec are calculated. did.
各工程のパラメータQとパラメータPは以下のとおりである。
QX0、PX0:酸化物半導体薄膜成膜工程後のパラメータPとパラメータQ
QX1、PX1:酸化物半導体薄膜成膜後、プレアニール処理工程後のパラメータPとパラメータQ
QX2、PX2:酸化物半導体薄膜の表面を直接保護するための保護膜成膜工程後のパラメータPとパラメータQ
QX3、PX3:保護膜表面を更に保護するための最終保護膜成膜工程後のパラメータPとパラメータQ
QX4、PX4:最終保護膜成膜後、ポストアニール処理工程後のパラメータPとパラメータQ
各値を図1にプロットした。なお、図1の縦軸はパラメータQ(単位:mV)、横軸はパラメータPである。
The parameters Q and P of each process are as follows.
QX0, PX0: Parameter P and parameter Q after oxide semiconductor thin film deposition step
QX1, PX1: Parameter P and parameter Q after oxide semiconductor thin film formation and after pre-annealing process
QX2, PX2: parameters P and Q after a protective film forming step for directly protecting the surface of the oxide semiconductor thin film
QX3, PX3: Parameter P and parameter Q after final protective film formation step for further protecting the protective film surface
QX4, PX4: Parameter P and parameter Q after final protective film formation and post-annealing process
Each value was plotted in FIG. In FIG. 1, the vertical axis represents the parameter Q (unit: mV), and the horizontal axis represents the parameter P.
パラメータPX=0.8〜1.0、パラメータQX=300〜1500mVを参照値に設定した。図1中、Low、Mid、Highは、酸化物半導体を形成する際のスパッタリング条件における酸素濃度:Low=4%、Mid=10%、High=20%を示す。またSiH4/N2Oは、保護膜であるエッチストップ層を形成する際のCVD条件におけるガス比を示す。図1(1−1)、(2−1)、(3−1)は酸素濃度:Low、(1−2)、(2−2)、(3−2)は酸素濃度:Mid、(1−3)、(2−3)、(3−3)は酸素濃度:Highの例である。また(1−1)〜(1−3)はSiH4/N2O=4/100、(2−1)〜(2−3)はSiH4/N2O=6/150、(3−1)〜(3−3)はSiH4/N2O=10/250の例である。 Parameters PX = 0.8 to 1.0 and parameters QX = 300 to 1500 mV were set as reference values. In FIG. 1, Low, Mid, and High indicate oxygen concentrations: Low = 4%, Mid = 10%, and High = 20% under sputtering conditions when an oxide semiconductor is formed. Further, SiH 4 / N 2 O indicates a gas ratio under the CVD conditions when forming an etch stop layer as a protective film. 1 (1-1), (2-1) and (3-1) show oxygen concentrations: Low, (1-2), (2-2) and (3-2) show oxygen concentrations: Mid and (1). (3), (2-3) and (3-3) are examples of oxygen concentration: High. (1-1) to (1-3): SiH 4 / N 2 O = 4/100, (2-1) to (2-3): SiH 4 / N 2 O = 6/150, (3-) 1) to (3-3) are examples of SiH 4 / N 2 O = 10/250.
(2)TFT特性およびストレス耐性測定用TFT試料の作製
上記(1)で作製した試料のTFT特性を確認するため、図4に示すTFTを作製し、TFT特性およびストレス耐性を評価した。
(2) Preparation of TFT sample for measuring TFT characteristics and stress resistance To confirm the TFT characteristics of the sample prepared in (1) above, a TFT shown in FIG. 4 was prepared and the TFT characteristics and stress resistance were evaluated.
まず、直径100mm×厚さ0.7mmのガラス基板(コーニング社製EAGLE2000)上に、ゲート電極としてMo薄膜を100nm、およびゲート絶縁膜SiO2を膜厚200nm、順次成膜した。ゲート電極は純Moのスパッタリングターゲットを使用してDCスパッタ法により形成した。スパッタリング条件は基板温度:室温、ガス圧:2mTorrとした。また、ゲート絶縁膜はプラズマCVD法を用い、キャリアガス:SiH4とN2Oの混合ガスをN2O=100sccm、SiH4=4sccm、N2=36sccm)、成膜パワー:300W、成膜温度:320℃とした。 First, a Mo thin film as a gate electrode and a gate insulating film SiO 2 were sequentially formed in a thickness of 100 nm on a glass substrate (EAGLE2000 manufactured by Corning) having a diameter of 100 mm and a thickness of 0.7 mm. The gate electrode was formed by a DC sputtering method using a pure Mo sputtering target. The sputtering conditions were as follows: substrate temperature: room temperature, gas pressure: 2 mTorr. The gate insulating film is formed by a plasma CVD method using a carrier gas: a mixed gas of SiH 4 and N 2 O (N 2 O = 100 sccm, SiH 4 = 4 sccm, N 2 = 36 sccm), and a film forming power of 300 W. Temperature: 320 ° C.
次に、酸化物半導体薄膜としてIGZOを上記(1)で作製した試料と同じ条件でスパッタリング法によって成膜した。 Next, IGZO was formed as an oxide semiconductor thin film by a sputtering method under the same conditions as those of the sample manufactured in the above (1).
上記のようにして酸化物半導体薄膜を成膜した後、フォトリソグラフィおよびウェットエッチングによりパターニングを行った。ウェットエッチャント液としては、関東化学製「ITO−07N」を使用した。 After the oxide semiconductor thin film was formed as described above, patterning was performed by photolithography and wet etching. As the wet etchant, "ITO-07N" manufactured by Kanto Chemical was used.
このようにして酸化物半導体薄膜をパターニングした後、上記(1)で作製した試料と同じ条件でプレアニール処理工程、及び保護膜成膜工程を行った。 After patterning the oxide semiconductor thin film in this manner, a pre-annealing step and a protective film forming step were performed under the same conditions as those of the sample manufactured in (1).
次に、純Moを使用し、DCスパッタリング法により膜厚100nmとなるように成膜した後、パターニングを行い、ソース・ドレイン電極を形成した。純Mo膜の成膜方法およびパターニング方法は、前述したゲート電極の場合と同じであり、TFTのチャネル長を10μm、チャネル幅を200μmとした。 Next, using pure Mo, a film was formed to a thickness of 100 nm by a DC sputtering method, and then patterned to form source / drain electrodes. The method for forming the pure Mo film and the patterning method are the same as those for the gate electrode described above, and the channel length of the TFT is 10 μm and the channel width is 200 μm.
このようにしてソース・ドレイン電極を形成した後、酸化物半導体薄膜を保護するための最終保護膜を形成した。保護膜として、膜厚200nmのSiO2と膜厚200nmのSiNの積層膜を用いた。上記SiO2およびSiNの形成は、サムコ製「PD−220NL」を用い、プラズマCVD法を用いて行った。本実施例では、N2Oガスによってプラズマ処理を行った後、SiO2、およびSiN膜を順次形成した。SiO2膜の形成には、N2OおよびSiH4の混合ガスを用い、SiN膜の形成にはSiH4、N2、NH3の混合ガスを用いた。いずれの場合も成膜パワーを100W、成膜温度を150℃とした。 After forming the source / drain electrodes in this manner, a final protective film for protecting the oxide semiconductor thin film was formed. As the protective film, a stacked film of SiO 2 having a thickness of 200 nm and SiN having a thickness of 200 nm was used. The formation of the above-mentioned SiO 2 and SiN was performed using “PD-220NL” manufactured by Samco by a plasma CVD method. In this embodiment, after performing a plasma treatment with N 2 O gas, a SiO 2 film and a SiN film are sequentially formed. A mixed gas of N 2 O and SiH 4 was used for forming the SiO 2 film, and a mixed gas of SiH 4 , N 2 , and NH 3 was used for forming the SiN film. In each case, the film forming power was 100 W and the film forming temperature was 150 ° C.
最終保護膜を形成した後、最終のアニールとして窒素雰囲気下、250℃で30分の熱処理を行った。次に、フォトリソグラフィ、およびドライエッチングにより、保護膜にトランジスタ特性評価用プロービングのためのコンタクトホールを形成し、TFTを得た。 After forming the final protective film, heat treatment was performed at 250 ° C. for 30 minutes in a nitrogen atmosphere as final annealing. Next, a contact hole for probing for evaluating transistor characteristics was formed in the protective film by photolithography and dry etching to obtain a TFT.
このようにして得られた各TFTについて、以下のようにして、ストレス印加前後におけるしきい値電圧Vthの変化ΔVthを調べた。結果を図2に示す。なお、図2中「1.0E」の「E」はexponentialを意味する。 For each of the TFTs thus obtained, the change ΔV th of the threshold voltage V th before and after the application of the stress was examined as follows. The results are shown in FIG. In FIG. 2, “E” of “1.0E” means “exponential”.
(I)ストレス耐性としてΔVthを評価した。本実施例では実際のパネル駆動時のストレス環境を模擬して、ゲート電極に負バイアスをかけながら光を照射するストレス印加試験を行った。ストレス印加条件は以下のとおりである。光の波長としては、酸化物半導体のバンドギャップに近く、トランジスタ特性が変動しやすい400nm程度を選択した。
ゲート電圧:−20V
基板温度:60℃
光ストレス
光源:白色光源
照度としてTFTに照射される光の強度:25,000NIT
光照射装置:Yang電子製YSM−1410
ストレス印加時間:2時間
(I) ΔV th was evaluated as stress resistance. In the present embodiment, a stress application test was performed in which a gate electrode was irradiated with light while applying a negative bias to simulate an actual stress environment during panel driving. The stress application conditions are as follows. The wavelength of light was selected to be about 400 nm, which is close to the band gap of the oxide semiconductor and in which the transistor characteristics are likely to fluctuate.
Gate voltage: -20V
Substrate temperature: 60 ° C
Light stress Light source: White light source Light intensity applied to TFT as illuminance: 25,000 NIT
Light irradiation device: YSM-1410 manufactured by Yang Electronics
Stress application time: 2 hours
パラメータPについて、各試料の電子状態を示す図1と、対応する各試料のTFTの特性を示す図2から以下のことがわかる。図1に示すように、PREの酸化物半導体薄膜はいずれもパラメータP1の値を0.5〜0.7程度に調整したが、ELSのSiH4/N2Oガス比やASDEPOの酸素含有量によってパラメータPX2の値が変動し、製造条件によっては本実施例で規定したパラメータPXの範囲=0.8〜1.0を超えていた。例えば図1(1−1)〜(2−1)の製造条件は、パラメータPX2の値が本発明で規定するパラメータPの上限値1.5を満足し、図2に示す良好なTFT特性を有する試料が多い好適な製造条件である。しかしながら図1(1−2)〜(2−1)は図1(1−1)と比べるとストレス耐性が劣っていたが、これは図1(1−2)〜(2−1)のパラメータPX2は本実施例で設定したパラメータPXの範囲から外れて大きいためである。一方、図1(1−1)のパラメータPX2は本実施例で設定したパラメータPXの範囲内であり、図2に示すように図1(1−1)はストレス耐性が最も良好であり、最適な製造条件であることがわかる。 Regarding the parameter P, the following can be understood from FIG. 1 showing the electronic state of each sample and FIG. 2 showing the TFT characteristics of the corresponding sample. As shown in FIG. 1, the value of the parameter P1 was adjusted to about 0.5 to 0.7 for each of the oxide semiconductor thin films of PRE, but the SiH 4 / N 2 O gas ratio of ELS and the oxygen content of ASDEPO were adjusted. As a result, the value of the parameter PX2 fluctuated, and the range of the parameter PX defined in the present embodiment exceeded 0.8 to 1.0 depending on the manufacturing conditions. For example, under the manufacturing conditions shown in FIGS. 1A to 1C, the value of the parameter PX2 satisfies the upper limit value 1.5 of the parameter P defined in the present invention, and the good TFT characteristics shown in FIG. This is a suitable production condition with many samples. However, FIGS. 1 (1-2) to (2-1) were inferior in stress resistance as compared with FIG. 1 (1-1), but this was due to the parameter of FIGS. 1 (1-2) to (2-1). This is because PX2 is large outside the range of the parameter PX set in this embodiment. On the other hand, the parameter PX2 in FIG. 1 (1-1) is within the range of the parameter PX set in the present embodiment. As shown in FIG. 2, FIG. It can be seen that the manufacturing conditions are appropriate.
一方、図1(2−2)〜(3−3)の製造条件では、パラメータPX2が1.5を超える試料が多く、図2に示すように図1(2−2)〜(3−3)はいずれもストレス耐性に劣っており、製造条件が十分に最適化されていないことがわかる。 On the other hand, under the manufacturing conditions shown in FIGS. 1 (2-2) to (3-3), many samples have the parameter PX2 exceeding 1.5, and as shown in FIG. ) Are inferior in stress resistance, indicating that the manufacturing conditions are not fully optimized.
なお、図1(2−2)〜(3−3)はPVやPAの各工程を行ってもパラメータPX3、PX4の値は大きいままであった。同様に図1(1−2)〜(2−1)についても、パラメータPX2とパラメータPX3、PX4はほぼ同等の値を示しており、改善できなかった。一方、図1(1−1)に示すように、パラメータPX2が設定したパラメータPXの範囲内であるときは、PVやPA等の後工程を経てもパラメータPX3、PX4はパラメータPX2の値をほぼ維持されており、良好な電子状態を維持できることがわかった。これらの結果から、酸化物半導体薄膜の品質はESL工程の製造条件が大きく影響しており、ESL工程後のパラメータPX2は、その後の工程を経てもほとんど改善乃至変動しないことがわかる。したがってESL工程後の酸化物半導体薄膜のパラメータPX2を良好な電子状態として設定したパラメータPXにできるだけ近似させておけば、その後の製造工程を経ても良好な電子状態を維持できる。 In addition, in FIGS. 1 (2-2) to (3-3), the values of the parameters PX3 and PX4 remained large even after performing each step of PV and PA. Similarly, in FIGS. 1 (1-2) to (2-1), the parameter PX2 and the parameters PX3 and PX4 show almost the same value, and the improvement was not possible. On the other hand, as shown in FIG. 1A, when the parameter PX2 is within the range of the set parameter PX, the parameters PX3 and PX4 substantially reduce the value of the parameter PX2 even after a post-process such as PV or PA. It has been found that a good electronic state can be maintained. From these results, it is found that the quality of the oxide semiconductor thin film is greatly affected by the manufacturing conditions in the ESL process, and the parameter PX2 after the ESL process hardly improves or changes even after the subsequent processes. Therefore, if the parameter PX2 of the oxide semiconductor thin film after the ESL step is made as close as possible to the parameter PX set as a good electronic state, a good electronic state can be maintained even after the subsequent manufacturing steps.
またパラメータP、及びパラメータQについて、図1、図2から以下のことがわかった。 1 and 2 show the following for the parameter P and the parameter Q.
(1):図1(3−1)〜(3−3)に示すようにパラメータPX2がPX2>1.5となるような非常に大きな値を有すると共に、パラメータQX2がQX2<300mVとなるような非常に小さな値を有する場合、図2(3−1)〜(3−3)に示すようにTFTが導体化することがわかった。なお、PX2、QX2の何れか一方でもPX2>1.5、QX2<300mVとなる場合も、しきい値電圧のシフトが大きく、ストレス耐性に劣ることがあるため、パラメータP、Qの両方を適切な範囲になるようにコントロールすることが重要である。 (1): As shown in FIG. 1 (3-1) to (3-3), the parameter PX2 has a very large value such that PX2> 1.5, and the parameter QX2 satisfies QX2 <300 mV. It has been found that when the TFT has a very small value, the TFT becomes conductive as shown in FIGS. 2 (3-1) to (3-3). In the case where PX2> 1.5 and QX2 <300 mV in either one of PX2 and QX2, the threshold voltage shift is large and the resistance to stress may be poor. It is important to control so that it is within the proper range.
(2):図1(2−2)、(2−3)に示す様にパラメータPX2がPX2>1.5となるような非常に大きな値を有すると共に、パラメータQX2がQX2≧300mVある場合は、TFTは導体化していないものの、光照射を伴うストレス耐性はΔVth≧6.0Vであり、時間の経過と共にしきい値電圧のシフトが大きく、十分なストレス耐性を有しておらず、TFT特性に劣ることがわかる。 (2): When the parameter PX2 has a very large value such that PX2> 1.5 as shown in FIGS. 1 (2-2) and (2-3) and the parameter QX2 has QX2 ≧ 300 mV. Although the TFT is not made conductive, the stress resistance accompanying light irradiation is ΔV th ≧ 6.0 V, the threshold voltage shift is large with time, and the TFT does not have sufficient stress resistance. It can be seen that the characteristics are inferior.
(3):図1(1−2)〜(2−1)に示す様にパラメータPX2が1.0<PX2<1.5であると共に、パラメータQX2が300〜1800mVの範囲内である場合、ΔVth≦5.0Vを満足する良好なストレス耐性を示した。 (3): When the parameter PX2 is 1.0 <PX2 <1.5 and the parameter QX2 is in the range of 300 to 1800 mV as shown in FIGS. 1 (1-2) to (2-1), Good stress resistance satisfying ΔV th ≦ 5.0 V was exhibited.
(4):図1(1−1)に示す様にパラメータPX2が0.8〜1.0の範囲内であり、且つパラメータQX2が300〜1800mVの範囲内である場合、ΔVth≦3.0Vであり、更に優れたストレス耐性を示した。 (4): 1 Parameter PX2 as shown in (1-1) is in the range of 0.8 to 1.0, and if the parameter QX2 is in the range of 300~1800mV, ΔV th ≦ 3. 0V, indicating further excellent stress resistance.
以上の結果から、上記(3)のようにパラメータQX2、PX2がそれぞれ好ましいパラメータQX、PXの範囲を満足すれば、良好なストレス耐性を有することがわかった。特に上記(4)のようにパラメータPX2が0.8〜1.0の範囲内であれば、更に優れたストレス耐性を有することがわかった。 From the above results, it has been found that if the parameters QX2 and PX2 satisfy the preferable ranges of the parameters QX and PX, respectively, as described in (3) above, good stress resistance is obtained. In particular, it was found that when the parameter PX2 was in the range of 0.8 to 1.0 as in (4) above, it had more excellent stress resistance.
また図1に示すようにパラメータQについても上記したパラメータPと同様、パラメータQX1が良好であっても、保護膜成膜条件によってはパラメータQX2が変化し、良好な電子状態から乖離することがある。またPVやPAの各工程を行っても、パラメータQX3、QX4はパラメータQX2とほぼ同等の値となる傾向を示した。そのため、パラメータQX2がパラメータQXの範囲から外れていると、その後の製造工程を経てもパラメータQXの範囲内に戻すことは難しく、酸化物半導体薄膜の欠陥を十分に低減できないことがある。一方、保護膜成膜条件を調整して、パラメータQX2が最適化されていれば、その後の製造工程を経ても酸化物半導体薄膜は良好な状態を維持できる。 Also, as shown in FIG. 1, as with the parameter P, even if the parameter QX1 is good, the parameter QX2 changes depending on the protective film deposition conditions and may deviate from a good electronic state as shown in FIG. . In addition, the parameters QX3 and QX4 tended to have substantially the same value as the parameter QX2 even after performing each step of PV and PA. Therefore, if the parameter QX2 is out of the range of the parameter QX, it is difficult to return the parameter QX2 to the range of the parameter QX even after a subsequent manufacturing process, and the defect of the oxide semiconductor thin film may not be sufficiently reduced. On the other hand, if the parameter QX2 is optimized by adjusting the conditions for forming the protective film, the oxide semiconductor thin film can maintain a good state even after the subsequent manufacturing process.
そして図1と図2の対比から明らかなように、酸化物半導体薄膜の欠陥を低減することで、ストレス耐性などのTFT特性が良好なTFTを製造できる。このことはΔVthとパラメータPの値を夫々プロットした図14からも、酸化物半導体薄膜の評価とストレス耐性の間に相関関係を有することがわかる。すなわち、本実施例では、パラメータPが最適値である0.8〜1.0に近い程、しきい値電圧のシフト量が低減しており、優れたストレス耐性を有する。パラメータQも同様に最適値である300〜1500mVに近い程、しきい値電圧のシフト量やストレス耐性に優れた特性を有する。 As is clear from a comparison between FIG. 1 and FIG. 2, by reducing defects in the oxide semiconductor thin film, a TFT having favorable TFT characteristics such as stress resistance can be manufactured. FIG. 14 in which ΔV th and the value of the parameter P are plotted respectively shows that there is a correlation between the evaluation of the oxide semiconductor thin film and the stress resistance. That is, in the present embodiment, the closer the parameter P is to the optimum value of 0.8 to 1.0, the smaller the shift amount of the threshold voltage is, and the better the stress resistance is. Similarly, the closer the parameter Q is to the optimal value of 300 to 1500 mV, the more excellent the threshold voltage shift amount and the stress resistance are.
以上より、保護膜を有する酸化物半導体薄膜の電子状態を測定、評価し、該評価に基づいて該酸化物半導体薄膜の成膜条件や保護膜成膜条件を調整し、ESL後の保護膜を有する酸化物半導体薄膜の電子状態を最適化することで、酸化物半導体薄膜の欠陥を低減することができ、ストレス耐性などのTFT特性が良好なTFTを製造できる。 From the above, the electronic state of the oxide semiconductor thin film having a protective film is measured and evaluated, and based on the evaluation, the film forming condition and the protective film forming condition of the oxide semiconductor thin film are adjusted, and the protective film after ESL is formed. By optimizing the electronic state of the oxide semiconductor thin film, defects in the oxide semiconductor thin film can be reduced, and a TFT having favorable TFT characteristics such as stress resistance can be manufactured.
1 励起光照射手段
3 マイクロ波照射手段
4 方向性結合器
4a 相位調整器
5 マジックT
6a 第1導波管
6b 第2導波管
6c 微小開口
6d、6e 開口部
7 反射マイクロ波強度検出手段
8 信号処理装置
9 評価手段
10 ステージコントローラ
11 X−Yステージ
12 光路変更手段
16a 出力調整用パワーモニター
16b 出力調整手段
20 試料
20a 基板
20b 酸化物半導体薄膜
21 励起光照射領域
30 電気抵抗率測定手段
31 電気抵抗率測定ヘッド
32 昇降手段
33 測定値送信ライン
41 積層体
42 ゲート電極
43 ゲート絶縁膜
45 エッチストップ層、または保護膜
46a ソース電極
46b ドレイン電極
47 最終保護膜
48 コンタクトホール
49 評価素子
50 ディスプレイ
51 マザーガラス
DESCRIPTION OF SYMBOLS 1 Excitation light irradiation means 3 Microwave irradiation means 4 Directional coupler 4a Phase adjuster 5 Magic T
6a first waveguide 6b second waveguide 6c minute aperture 6d, 6e aperture 7 reflected microwave intensity detection means 8 signal processing device 9 evaluation means 10 stage controller 11 XY stage 12 optical path changing means 16a output adjustment Power monitor 16b Output adjusting means 20 Sample 20a Substrate 20b Oxide semiconductor thin film 21 Excitation light irradiation area 30 Electrical resistivity measuring means 31 Electrical resistivity measuring head 32 Elevating means 33 Measured value transmission line 41 Stacked body 42 Gate electrode 43 Gate insulating film 45 Etch stop layer or protective film 46a Source electrode 46b Drain electrode 47 Final protective film 48 Contact hole 49 Evaluation element 50 Display 51 Mother glass
Claims (6)
前記保護膜を有する前記酸化物半導体薄膜の電子状態を測定することによって、前記酸化物半導体薄膜の欠陥に起因する不良を評価し、これにより、下記(1)を評価するものである前記積層体の品質評価方法。
(1)薄膜トランジスタに光照射と負バイアスを印加したとき、印加前後のしきい値電圧の差ΔVth A quality evaluation method for a laminate having a protective film on the surface of an oxide semiconductor thin film,
By measuring an electronic state of the oxide semiconductor thin film having the protective film, a defect caused by a defect of the oxide semiconductor thin film is evaluated, and thereby the following (1) is evaluated. Quality evaluation method.
(1) When light irradiation and a negative bias are applied to the thin film transistor, the difference ΔVth between the threshold voltages before and after the application of the light irradiation and the negative bias
前記酸化物半導体薄膜に励起光及びマイクロ波を照射し、前記励起光の照射により変化する前記マイクロ波の前記照射した部位からの反射波の最大値を測定した後、前記励起光の照射を停止し、前記励起光の照射停止後の前記マイクロ波の前記照射した部位からの反射波の反射率の時間的な変化を測定する反射率測定ステップと、
前記反射率の時間的な変化から、前記励起光の照射停止後に見られる遅い減衰に対応するパラメータPを算出するパラメータ算出ステップとに基づいて非接触式方法によって測定するものである請求項1に記載の品質評価方法。 The electronic state of the oxide semiconductor thin film is
After irradiating the oxide semiconductor thin film with excitation light and microwaves and measuring the maximum value of the reflected wave from the irradiated portion of the microwaves changed by the irradiation of the excitation light, stopping the irradiation of the excitation light Then, a reflectance measuring step of measuring a temporal change in reflectance of a reflected wave from the irradiated portion of the microwave after stopping irradiation of the excitation light,
A step of calculating a parameter P corresponding to a slow decay observed after the stop of the irradiation of the excitation light from a temporal change of the reflectance by a non-contact method. Quality evaluation method described.
前記保護膜を有する前記酸化物半導体薄膜の電子状態を測定することによって、前記酸化物半導体薄膜の欠陥に起因する不良を評価し、これにより、下記(2)を評価するものであり、
前記酸化物半導体薄膜の電子状態は、
前記酸化物半導体薄膜に励起光及びマイクロ波を照射し、前記励起光の照射により変化する前記マイクロ波の前記照射した部位からの反射波の最大値を測定した後、前記励起光の照射を停止し、前記励起光の照射停止後の前記マイクロ波の前記照射した部位からの反射波の反射率の時間的な変化を測定する反射率測定ステップと、
前記反射率の時間的な変化から、前記励起光の照射停止後に見られる遅い減衰に対応するパラメータPを算出するパラメータ算出ステップとに基づいて非接触式方法によって測定するものであり、
前記酸化物半導体薄膜の電子状態の評価は、前記反射率測定ステップにおける反射波の最大値をパラメータQとしたとき、前記パラメータ算出ステップの遅い減衰に対応するパラメータPが1.5以下であるとともに、前記パラメータQが300mV以上である場合に、下記(2)の品質を良好と評価するものである、前記積層体の品質評価方法。
(2)薄膜トランジスタのスイッチングの可否 A quality evaluation method for a laminate having a protective film on the surface of an oxide semiconductor thin film,
By measuring the electron state of the oxide semiconductor thin film having the protective film, to evaluate the defects caused by defects in the oxide semiconductor thin film, thereby state, and are used to evaluate the following (2),
The electronic state of the oxide semiconductor thin film is
After irradiating the oxide semiconductor thin film with excitation light and microwaves and measuring the maximum value of the reflected wave from the irradiated portion of the microwaves changed by the irradiation of the excitation light, stopping the irradiation of the excitation light Then, a reflectance measuring step of measuring a temporal change in reflectance of a reflected wave from the irradiated portion of the microwave after stopping irradiation of the excitation light,
From the temporal change of the reflectance, a parameter calculation step of calculating a parameter P corresponding to the slow attenuation seen after the stop of the irradiation of the excitation light, a non-contact method,
The evaluation of the electronic state of the oxide semiconductor thin film is such that when the maximum value of the reflected wave in the reflectance measurement step is a parameter Q, the parameter P corresponding to the slow attenuation in the parameter calculation step is 1.5 or less. The quality evaluation method of the laminate , wherein the quality of the following (2) is evaluated as good when the parameter Q is 300 mV or more .
(2) Whether thin film transistors can be switched
前記保護膜を有する前記酸化物半導体薄膜の電子状態を前記品質評価方法に基づいて評価し、該評価に基づいて前記酸化物半導体薄膜の成膜条件、前記酸化物半導体薄膜形成後の熱処理条件、及び前記保護膜の成膜条件の少なくとも1つを調整するものである前記酸化物半導体薄膜の品質管理方法。 A quality control method for an oxide semiconductor thin film using the quality evaluation method according to any one of claims 2 to 5 ,
The electronic state of the oxide semiconductor thin film having the protective film is evaluated based on the quality evaluation method, and based on the evaluation, a film forming condition of the oxide semiconductor thin film, a heat treatment condition after forming the oxide semiconductor thin film, And a quality control method for the oxide semiconductor thin film, wherein at least one of the film forming conditions of the protective film is adjusted.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016104043A JP6653217B2 (en) | 2016-05-25 | 2016-05-25 | Quality evaluation method of laminate having protective film on surface of oxide semiconductor thin film, and quality control method of oxide semiconductor thin film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016104043A JP6653217B2 (en) | 2016-05-25 | 2016-05-25 | Quality evaluation method of laminate having protective film on surface of oxide semiconductor thin film, and quality control method of oxide semiconductor thin film |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017212318A JP2017212318A (en) | 2017-11-30 |
| JP6653217B2 true JP6653217B2 (en) | 2020-02-26 |
Family
ID=60474873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016104043A Expired - Fee Related JP6653217B2 (en) | 2016-05-25 | 2016-05-25 | Quality evaluation method of laminate having protective film on surface of oxide semiconductor thin film, and quality control method of oxide semiconductor thin film |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6653217B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7078525B2 (en) * | 2018-12-03 | 2022-05-31 | 株式会社神戸製鋼所 | Method for predicting stress tolerance of thin film transistors |
| CN110718533B (en) * | 2019-10-08 | 2021-01-29 | 上海集成电路研发中心有限公司 | Sunken structure convenient for online monitoring and preparation method thereof |
-
2016
- 2016-05-25 JP JP2016104043A patent/JP6653217B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017212318A (en) | 2017-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI552233B (en) | An oxide semiconductor thin film, and a thin film of the oxide semiconductor the quality evaluation method of the laminated body having the protective film on the surface of the film, and the quality management method of the oxide semiconductor thin film | |
| EP3079165B1 (en) | Method for evaluating an oxide semiconductor thin film and for managing quality of the oxide semiconductor thin film | |
| JP6152348B2 (en) | Evaluation method of oxide semiconductor thin film and quality control method of oxide semiconductor thin film | |
| TWI652749B (en) | A method for evaluating the quality of a laminate for evaluation of a thin film transistor, And quality management method of oxide semiconductor film | |
| US10475711B2 (en) | Method for evaluating quality of oxide semiconductor thin film, method for managing quality of oxide semiconductor thin film, and device for manufacturing semiconductor using said method for managing quality | |
| JP6653217B2 (en) | Quality evaluation method of laminate having protective film on surface of oxide semiconductor thin film, and quality control method of oxide semiconductor thin film | |
| JP6250855B1 (en) | Quality evaluation method for oxide semiconductor thin film, quality control method for oxide semiconductor thin film, and semiconductor manufacturing apparatus using the quality evaluation method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20170223 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170322 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190820 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191011 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20191105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191202 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20191210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200127 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6653217 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |