Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6658575B2 - Gate drive circuit - Google Patents
[go: Go Back, main page]

JP6658575B2 - Gate drive circuit - Google Patents

Gate drive circuit Download PDF

Info

Publication number
JP6658575B2
JP6658575B2 JP2017013657A JP2017013657A JP6658575B2 JP 6658575 B2 JP6658575 B2 JP 6658575B2 JP 2017013657 A JP2017013657 A JP 2017013657A JP 2017013657 A JP2017013657 A JP 2017013657A JP 6658575 B2 JP6658575 B2 JP 6658575B2
Authority
JP
Japan
Prior art keywords
voltage
gate
inductor
time
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017013657A
Other languages
Japanese (ja)
Other versions
JP2018121507A (en
Inventor
裕司 福田
裕司 福田
洋介 長内
洋介 長内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017013657A priority Critical patent/JP6658575B2/en
Publication of JP2018121507A publication Critical patent/JP2018121507A/en
Application granted granted Critical
Publication of JP6658575B2 publication Critical patent/JP6658575B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Description

本明細書が開示する技術は、電圧駆動型のスイッチング素子のゲートの電圧を制御するゲート駆動回路に関する。   The technology disclosed in this specification relates to a gate drive circuit that controls a gate voltage of a voltage-driven switching element.

電圧駆動型のスイッチング素子のゲート駆動回路では、ゲートをオフ電圧に保持するのに、単にゲートを回路のグランド端に接続するのではなく、安定したオフ電圧を供給する回路を備える場合がある(例えば特許文献1)。これは、グランド端を通じてゲートに加わるノイズによってスイッチング素子が誤動作することを防止するためである。さらに、オフ電圧は、グランド端の電圧よりも低い電圧に設定されていることがある。その場合、オフ電圧を供給する回路は、グランド端の電圧よりも低い電圧を作り出す必要がある。以下では、回路のグランド端の電圧を基準電圧と称する。   A gate drive circuit of a voltage-driven switching element may include a circuit that supplies a stable off-voltage instead of simply connecting the gate to the ground end of the circuit in order to hold the gate at an off-voltage ( For example, Patent Document 1). This is to prevent the switching element from malfunctioning due to noise applied to the gate through the ground end. Further, the off voltage may be set to a voltage lower than the voltage at the ground end. In that case, the circuit that supplies the off-voltage needs to generate a voltage lower than the voltage at the ground end. Hereinafter, the voltage at the ground end of the circuit is referred to as a reference voltage.

特開2016−158478号公報JP-A-2006-158478

一般に、基準電圧よりも低いオフ電圧を生成する回路を備えるとなると、相応の回路が必要となる。本明細書が開示する技術は、比較的簡単な回路構成で基準電圧よりも低いオフ電圧を実現することのできるゲート駆動回路を提供する。   Generally, if a circuit for generating an off-state voltage lower than the reference voltage is provided, a corresponding circuit is required. The technology disclosed in this specification provides a gate drive circuit that can realize an off-state voltage lower than a reference voltage with a relatively simple circuit configuration.

本明細書が開示するゲート駆動回路は、オン電圧供給回路と、インダクタと、スイッチと、整流素子と、制御器を備える。オン電圧供給回路は、駆動対象のスイッチング素子のゲートに接続されており、ゲートにオン電圧を供給する。オン電圧供給回路は、周知の回路でよい。インダクタとスイッチと整流素子がゲートにオフ電圧を供給するオフ電圧生成回路に相当する。インダクタは、その一端がゲートに接続されている。スイッチは、オン電圧よりも低い所定の基準電圧に保持された低電圧端とインダクタの他端との間に接続されている。スイッチは、低電圧端とインダクタの他端とを接続したり遮断したりする。整流素子は、オン電圧以上の電圧に保持されている高電圧端とインダクタの他端との間に接続されており、インダクタから高電圧端へ向かう電流は通過させ、逆方向の電流は通さない。制御器は、オン電圧供給回路とオフ電圧供給回路を制御する。スイッチング素子をオンからオフに切り換えるとき、制御器は、オン電圧供給回路を停止するとともに、ゲートの電圧が基準電圧よりも低い所定のオフ電圧に下がるまでスイッチの開閉を繰り返す。スイッチを閉じるとインダクタを通じてゲートから低電圧端へ電流が流れる。このとき、インダクタに磁気エネルギが蓄えられる。スイッチを開くと、インダクタに蓄えられた磁気エネルギによって誘導電流が流れる。この誘導電流は、ゲートの電荷を高電圧端へ強制的に移動させる。即ち、インダクタがポンプの働きをしてゲートの電荷を高電圧端へ押し上げる。その結果、ゲートの電圧が強制的に下がる。制御器は、ゲートの電圧が基準電圧よりも低い所定のオフ電圧に下がるまでスイッチの開閉を繰り返す。制御器は、ゲート電圧がオフ電圧に達したらスイッチを開状態に保持する。ゲートは、低電圧端から切り離されて、基準電圧よりも低いオフ電圧に保持される。このゲート駆動回路は、インダクタとスイッチと整流素子のみで、基準電圧よりも低いオフ電圧を実現することができる。   The gate drive circuit disclosed in this specification includes an on-voltage supply circuit, an inductor, a switch, a rectifier, and a controller. The on-voltage supply circuit is connected to a gate of the switching element to be driven, and supplies an on-voltage to the gate. The on-voltage supply circuit may be a known circuit. The inductor, the switch, and the rectifier correspond to an off-voltage generation circuit that supplies an off-voltage to the gate. One end of the inductor is connected to the gate. The switch is connected between a low voltage terminal held at a predetermined reference voltage lower than the ON voltage and the other end of the inductor. The switch connects or disconnects the low voltage end and the other end of the inductor. The rectifier is connected between the high-voltage end, which is maintained at a voltage equal to or higher than the on-voltage, and the other end of the inductor, and allows current flowing from the inductor to the high-voltage end to pass, but not current in the opposite direction. . The controller controls the ON voltage supply circuit and the OFF voltage supply circuit. When switching the switching element from on to off, the controller stops the on-voltage supply circuit and repeats the opening and closing of the switch until the gate voltage falls to a predetermined off-voltage lower than the reference voltage. When the switch is closed, current flows from the gate to the low voltage end through the inductor. At this time, magnetic energy is stored in the inductor. When the switch is opened, an induced current flows due to the magnetic energy stored in the inductor. This induced current forces the charge on the gate to move to the high voltage end. That is, the inductor acts as a pump to push up the gate charge to the high voltage end. As a result, the gate voltage is forcibly reduced. The controller repeats opening and closing of the switch until the gate voltage drops to a predetermined off-voltage lower than the reference voltage. The controller keeps the switch open when the gate voltage reaches the off-state voltage. The gate is disconnected from the low voltage end and is kept at an off voltage lower than the reference voltage. This gate drive circuit can realize an off-state voltage lower than the reference voltage using only the inductor, the switch, and the rectifying element.

本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。   The details and further improvements of the technology disclosed in this specification will be described in the following “Detailed description of the invention”.

実施例のゲート駆動回路の回路図である。It is a circuit diagram of a gate drive circuit of an example. ゲート電圧をオン電圧からオフ電圧に切り換えるときのゲート駆動回路の動作タイムチャートの一例である。5 is an example of an operation time chart of a gate drive circuit when a gate voltage is switched from an ON voltage to an OFF voltage. ゲート電圧をオン電圧からオフ電圧に切り換えるときのゲート駆動回路のタイムチャートの別の例である。9 is another example of a time chart of the gate drive circuit when the gate voltage is switched from the ON voltage to the OFF voltage.

図1に、実施例のゲート駆動回路2の回路図を示す。ゲート駆動回路2は、電圧駆動型のスイッチング素子12のゲート電圧をオン電圧とオフ電圧の間で切り換えるデバイスである。本実施例では、スイッチング素子12は、nチャネル型のトランジスタである。より具体的には、スイッチング素子12は、nチャネル型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)である。このスイッチング素子12は、ゲートGを所定のオン電圧にするとドレインDからソースSに向けて電流が流れるようになる。ゲートGを所定のオフ電圧(<オン電圧)にすると電流が流れなくなる。以下ではゲートGの電圧を記号LVG(ゲート電圧LVG)と表記する場合がある。な、スイッチング素子12のオン電圧を記号Von(オン電圧Von)で示し、オフ電圧を記号Voff(オフ電圧Voff)で示す場合がある。   FIG. 1 shows a circuit diagram of the gate drive circuit 2 of the embodiment. The gate drive circuit 2 is a device that switches the gate voltage of the voltage-driven switching element 12 between an ON voltage and an OFF voltage. In the present embodiment, the switching element 12 is an n-channel transistor. More specifically, the switching element 12 is an n-channel MOSFET (Metal Oxide Semiconductor Field Effect Transistor). In the switching element 12, when the gate G is set to a predetermined ON voltage, a current flows from the drain D to the source S. When the gate G is set to a predetermined off voltage (<on voltage), no current flows. Hereinafter, the voltage of the gate G may be referred to as a symbol LVG (gate voltage LVG). Note that the ON voltage of the switching element 12 may be indicated by a symbol Von (ON voltage Von), and the OFF voltage may be indicated by a symbol Voff (OFF voltage Voff).

ゲート駆動回路2は、オン電圧供給回路8、インダクタ3、ダイオード5、スイッチ4、高電圧端6、グランド端7、制御器9で構成されている。制御器9は、上位制御装置14から指令を受け、スイッチング素子12のゲート電圧を制御する。図1において、点線は信号線を示している。また、図1では、スイッチング素子12のドレインDに接続されている回路の図示を省略している。スイッチング素子12のソースSは、グランド端7に接続されている。   The gate drive circuit 2 includes an on-voltage supply circuit 8, an inductor 3, a diode 5, a switch 4, a high voltage terminal 6, a ground terminal 7, and a controller 9. The controller 9 receives a command from the host controller 14 and controls the gate voltage of the switching element 12. In FIG. 1, dotted lines indicate signal lines. In FIG. 1, illustration of a circuit connected to the drain D of the switching element 12 is omitted. The source S of the switching element 12 is connected to the ground terminal 7.

高電圧端6は、ゲート駆動回路2の電源端であり、電圧Vccに保持されている。グランド端7は、ゲート駆動回路2のグランド電圧Vssに保持されている。オン電圧供給回路8の出力端8aは、スイッチング素子12のゲートGに接続されている。オン電圧供給回路8は、高電圧端6から電力供給を受け、制御器9からの指令により、出力端8aからゲートGへオン電圧Vonを供給したり、オン電圧Vonの供給を停止したりする。なお、本実施例では、スイッチング素子12のオン電圧Vonは、高電圧端6の電圧Vccに等しい。また、オン電圧供給回路8の出力端8aは高インピーダンスであり、電流の出入りはない。オン電圧供給回路8は、停止すると、その出力端8aは高電圧端6から切り離される。その結果、ゲートGの電圧LVGは、後述するスイッチ4の動作に依存して変化する。オン電圧供給回路8は、既存の回路でよいため、具体的な回路構成の説明は省略する。   The high voltage terminal 6 is a power supply terminal of the gate drive circuit 2 and is kept at the voltage Vcc. The ground terminal 7 is held at the ground voltage Vss of the gate drive circuit 2. The output terminal 8 a of the on-voltage supply circuit 8 is connected to the gate G of the switching element 12. The ON voltage supply circuit 8 receives power supply from the high voltage terminal 6 and supplies an ON voltage Von to the gate G from the output terminal 8a or stops supplying the ON voltage Von according to a command from the controller 9. . In this embodiment, the ON voltage Von of the switching element 12 is equal to the voltage Vcc of the high voltage terminal 6. The output terminal 8a of the on-voltage supply circuit 8 has a high impedance, so that no current flows in and out. When the on-voltage supply circuit 8 stops, its output terminal 8 a is disconnected from the high voltage terminal 6. As a result, the voltage LVG of the gate G changes depending on the operation of the switch 4 described later. Since the on-voltage supply circuit 8 may be an existing circuit, a description of a specific circuit configuration will be omitted.

インダクタ3の一端3aはゲートGに接続されており、他端3bはスイッチ4に接続されている。インダクタ3は、例えば単純なコイルでよい。スイッチ4の他端3bはグランド端7に接続されている。別言すれば、スイッチ4は、インダクタ3の他端3bとグランド端7の間を接続したり遮断したりする。スイッチ4は、制御器9によってその開閉が切り換えられる。スイッチ4は、その両端の導通と遮断を切り換えるデバイスであればよいが、高速切換が可能な素子(例えばトランジスタ)が好ましい。   One end 3a of the inductor 3 is connected to the gate G, and the other end 3b is connected to the switch 4. The inductor 3 may be, for example, a simple coil. The other end 3b of the switch 4 is connected to the ground end 7. In other words, the switch 4 connects or disconnects between the other end 3b of the inductor 3 and the ground end 7. The switch 4 is opened and closed by a controller 9. The switch 4 may be any device that switches between conduction and cutoff at both ends, but is preferably an element (for example, a transistor) that can switch at high speed.

インダクタ3の他端3bは、また、ダイオード5を介して高電圧端6に接続されている。ダイオード5は、そのアノードがインダクタ3に接続されており、カソードが高電圧端6に接続されている。即ち、ダイオード5は、インダクタ3から高電圧端6へ向かう電流は通過させ、逆方向の電流は通さない。   The other end 3b of the inductor 3 is also connected to a high voltage end 6 via a diode 5. The diode 5 has an anode connected to the inductor 3 and a cathode connected to the high voltage terminal 6. That is, the diode 5 allows the current flowing from the inductor 3 to the high voltage end 6 to pass, but does not allow the current in the reverse direction to pass.

制御器9は、スイッチング素子12をオンさせる指令を上位制御装置14から受信すると、オン電圧供給回路8を作動させる。このとき、スイッチ4は「開」(即ち、グランド端7とインダクタ3の間を遮断)に保持されている。そうすると、ゲートGの電圧がオン電圧Vonに保持される。なお、先に述べたように、オン電圧Vonは高電圧端6の電圧Vccに等しいから、インダクタ3とダイオード5を通じてゲートGから高電圧端6へ電流が流れることはない。   When the controller 9 receives a command to turn on the switching element 12 from the host controller 14, the controller 9 operates the on-voltage supply circuit 8. At this time, the switch 4 is kept “open” (that is, the switch between the ground terminal 7 and the inductor 3 is cut off). Then, the voltage of the gate G is maintained at the ON voltage Von. As described above, since the ON voltage Von is equal to the voltage Vcc at the high voltage terminal 6, no current flows from the gate G to the high voltage terminal 6 through the inductor 3 and the diode 5.

制御器9は、スイッチング素子12をオンからオフに切り換える指令を上位制御装置14から受信すると、オン電圧供給回路8を停止するとともに、ゲートGの電圧がグランド電圧Vssよりも低い所定のオフ電圧Voffに下がるまでスイッチ4の開閉を繰り返す。   When the controller 9 receives a command to switch the switching element 12 from on to off from the host controller 14, the controller 9 stops the on-voltage supply circuit 8, and the predetermined off voltage Voff in which the voltage of the gate G is lower than the ground voltage Vss. The opening and closing of the switch 4 is repeated until it falls to.

スイッチ4の開閉に伴うゲート電圧LVGの変化の原理を説明する。先に述べたように、オン電圧供給回路8の出力端8aは高インピーダンスであり、オン電圧供給回路8への電流の出入りはない。ゲート電圧LVGがオン電圧Vonに保持されているときにオン電圧供給回路8を停止すると、ゲートGには、オン電圧Vonに相当する電荷が溜まったままとなる。ここで、スイッチ4を閉じると(インダクタ3とグランド端7を接続すると)、ゲートGからグランド端7へ一気に電流が流れようとする。このとき、インダクタ3のインダクタンスにより、電流の勢いが抑えられるとともにインダクタ3に磁気エネルギが蓄えられる。ゲートGから電荷が放出されるのに伴ってゲート電圧LVGが低下する。ゲート電圧LVGがグランド電圧Vssまで低下する前にスイッチ4を開くと(インダクタ3とグランド端7の間を遮断すると)、ゲートGからグランド端7への電流の流れがなくなるが、同時に、インダクタ3に蓄えられた磁気エネルギによって誘導起電力が生じる。このときの誘導起電力は、インダクタ3の一端3aの側から他端3bの側へ向けて強制的に電流を流すように働く。インダクタ3の他端3bには、スイッチ4のほかに、ダイオード5を介して高電圧端6が接続されている。インダクタ3の誘導起電力により、ゲートGからインダクタ3とダイオード5を介して高電圧端6へと電流が流れる。その結果、ゲート電圧LVGがさらに低下する。スイッチ4を開閉する毎にゲート電圧LVGが下がる。ここで、スイッチ4を開く直前のゲート電圧LVGがグランド電圧Vssに近かった場合、スイッチ4を開いた後のインダクタ3の誘導起電力により、ゲートGから電荷が強制的に高電圧端6へと流れ、ゲート電圧LVGはグランド電圧Vssよりも低くなる。なお、高電圧端6とインダクタ3の間にはダイオード5が接続されているので、高電圧端6からインダクタ3へ向けて(ゲートGへ向けて)電流が流れることはない。こうして、スイッチ4を繰り返し開閉することで、ゲート電圧LVGをグランド電圧Vssよりも低い電圧にすることが可能となる。   The principle of the change of the gate voltage LVG accompanying opening and closing of the switch 4 will be described. As described above, the output terminal 8 a of the on-voltage supply circuit 8 has a high impedance, and no current flows into or from the on-voltage supply circuit 8. When the on-voltage supply circuit 8 is stopped while the gate voltage LVG is maintained at the on-voltage Von, the charge corresponding to the on-voltage Von remains in the gate G. Here, when the switch 4 is closed (when the inductor 3 and the ground terminal 7 are connected), current flows from the gate G to the ground terminal 7 at a stretch. At this time, the current of the current is suppressed by the inductance of the inductor 3 and magnetic energy is stored in the inductor 3. As the charge is released from the gate G, the gate voltage LVG decreases. If the switch 4 is opened before the gate voltage LVG drops to the ground voltage Vss (by cutting off between the inductor 3 and the ground terminal 7), the current does not flow from the gate G to the ground terminal 7, but at the same time, the inductor 3 Induced electromotive force is generated by the magnetic energy stored in the. The induced electromotive force at this time acts to force a current to flow from the one end 3a side of the inductor 3 to the other end 3b side. The other end 3 b of the inductor 3 is connected to a high voltage terminal 6 via a diode 5 in addition to the switch 4. Due to the induced electromotive force of the inductor 3, a current flows from the gate G to the high voltage terminal 6 via the inductor 3 and the diode 5. As a result, the gate voltage LVG further decreases. Each time the switch 4 is opened and closed, the gate voltage LVG decreases. Here, when the gate voltage LVG immediately before the switch 4 is opened is close to the ground voltage Vss, charge is forcibly transferred from the gate G to the high voltage terminal 6 by the induced electromotive force of the inductor 3 after the switch 4 is opened. As a result, the gate voltage LVG becomes lower than the ground voltage Vss. Since the diode 5 is connected between the high voltage terminal 6 and the inductor 3, no current flows from the high voltage terminal 6 to the inductor 3 (to the gate G). Thus, by repeatedly opening and closing the switch 4, the gate voltage LVG can be made lower than the ground voltage Vss.

図2を参照して、ゲート駆動回路2の上記した動作を再度説明する。図2は、ゲート電圧LVGをオン電圧Vonからオフ電圧Voffに切り換えるときのゲート駆動回路2の動作のタイムチャートの一例を示している。図2(A)は、オン電圧供給回路8の出力のタイムチャートである。図2(B)は、制御器9がスイッチ4へ指令する開閉指令の信号S1のタイムチャートである。図2(B)において「ON」は、「閉」すなわち、インダクタ3の他端3bとグランド端7を接続することを意味する。また、「OFF」は、「開」すなわち、インダクタ3の他端3bとグランド端7の間を遮断することを意味する。スイッチ4は、図2(B)の指令に基づいて開閉する。図2(C)は、インダクタ3の図1の左端3bの電圧VLのタイムチャートである。図2(D)は、インダクタ3を流れる電流ILのタイムチャートである。なお、図1の右から左へ向けて流れる方向(図1の矢印参照)を図2(D)のグラフの正方向とする。図2(E)は、ゲート電圧LVGのタイムチャートである。グラフの横軸は全て時間である。なお、以下の説明では、理解を助けるため、ダイオード5の電圧降下は無視する。   With reference to FIG. 2, the above-described operation of the gate drive circuit 2 will be described again. FIG. 2 shows an example of a time chart of the operation of the gate drive circuit 2 when the gate voltage LVG is switched from the ON voltage Von to the OFF voltage Voff. FIG. 2A is a time chart of the output of the on-voltage supply circuit 8. FIG. 2B is a time chart of an open / close command signal S1 that the controller 9 commands the switch 4. In FIG. 2B, “ON” means “closed”, that is, the connection between the other end 3b of the inductor 3 and the ground end 7. “OFF” means “open”, that is, the connection between the other end 3 b of the inductor 3 and the ground end 7 is cut off. The switch 4 opens and closes based on the command in FIG. FIG. 2C is a time chart of the voltage VL of the inductor 3 at the left end 3b in FIG. FIG. 2D is a time chart of the current IL flowing through the inductor 3. The direction flowing from right to left in FIG. 1 (see the arrow in FIG. 1) is defined as the positive direction in the graph in FIG. FIG. 2E is a time chart of the gate voltage LVG. The horizontal axis of the graph is all time. In the following description, the voltage drop of the diode 5 is neglected to facilitate understanding.

時刻t1にて、上位制御装置14から制御器9へ、スイッチング素子12をオンからオフへ切り換える指令が送信される。制御器9は、時刻t1にて、オン電圧供給回路8を停止する。そして制御器9は、ゲート電圧LVGがオン電圧Vonからオフ電圧Voffに下がるまでスイッチ4の開閉を繰り返す。先に述べたように、オン電圧Vonは高電圧端6の電圧Vccに等しい。また、スイッチング素子12のオフ電圧Voffは、グランド電圧Vssよりも低い値に設定されている。   At time t1, a command to switch the switching element 12 from on to off is transmitted from the host controller 14 to the controller 9. The controller 9 stops the on-voltage supply circuit 8 at time t1. Then, the controller 9 repeats the opening and closing of the switch 4 until the gate voltage LVG decreases from the ON voltage Von to the OFF voltage Voff. As described above, the ON voltage Von is equal to the voltage Vcc at the high voltage terminal 6. Further, the off voltage Voff of the switching element 12 is set to a value lower than the ground voltage Vss.

制御器9は、時刻t1から時刻t2の間、スイッチ4を閉じ、時刻t2でスイッチ4を再び開く。時刻t1から時刻t2の間、インダクタ3の左端3bがグランド端7と接続されるので、インダクタ3の左端3bの電圧VLは、グランド電圧Vssに一致する。ゲート電圧LVGはグランド電圧Vssよりも高いから、インダクタ3とスイッチ4を通じてゲートGからグランド端7へ電流が流れる。その結果、ゲート電圧LVGが低下する。インダクタ3を通じてゲートGからグランド端7へ電流が流れる間、インダクタ3に磁気エネルギが蓄えられる。   The controller 9 closes the switch 4 from time t1 to time t2, and opens the switch 4 again at time t2. Between the time t1 and the time t2, the left end 3b of the inductor 3 is connected to the ground end 7, so that the voltage VL at the left end 3b of the inductor 3 matches the ground voltage Vss. Since the gate voltage LVG is higher than the ground voltage Vss, a current flows from the gate G to the ground terminal 7 through the inductor 3 and the switch 4. As a result, the gate voltage LVG decreases. While a current flows from the gate G to the ground terminal 7 through the inductor 3, magnetic energy is stored in the inductor 3.

時刻t2にてスイッチ4が開かれると、ゲートGからグランド端7への電流の流れが止まる。インダクタ3の一端3aから他端3bへ向かう電流の流れが止まるとき、磁気エネルギが放出され、誘導起電力が発生する。この誘導起電力は、電流を一端3aから他端3bへと強制的に流すように作用する。誘導起電力が発生している間(時刻t2から時刻t3の間)、インダクタ3を通じてゲートGから高電圧端6へと電流が強制的に流れる。このとき、インダクタ3の左端電圧VLは、高電圧端6の電圧Vccまで上昇する。この間、インダクタ3の右端電圧、即ち、ゲート電圧LVGは、電荷が抜けていくので低下し続ける。時刻t3で磁気エネルギが消失すると、インダクタ3の両端の電圧(左端電圧VLとゲート電圧LVG)は等しくなり、インダクタ3を流れる電流が止まる。制御器9は、時刻t4から時刻t5の間、再びスイッチ4を閉じる。時刻t4から時刻t5の間、インダクタ3の左端3bがグランド端7と接続されるので、左端電圧VLがグランド電圧Vssに下がり、ゲートGからグランド端7へ電流が流れ、ゲート電圧LVGが低下する。この間、インダクタ3に再び磁気エネルギが蓄えられる。   When the switch 4 is opened at time t2, the flow of current from the gate G to the ground terminal 7 stops. When the flow of current from one end 3a of inductor 3 to the other end 3b stops, magnetic energy is released and an induced electromotive force is generated. This induced electromotive force acts to force a current to flow from one end 3a to the other end 3b. While the induced electromotive force is generated (from time t2 to time t3), a current flows forcibly from the gate G to the high voltage terminal 6 through the inductor 3. At this time, the left end voltage VL of the inductor 3 rises to the voltage Vcc of the high voltage end 6. During this time, the right end voltage of the inductor 3, that is, the gate voltage LVG continues to decrease because the charge is discharged. When the magnetic energy disappears at time t3, the voltage across the inductor 3 (the left end voltage VL and the gate voltage LVG) becomes equal, and the current flowing through the inductor 3 stops. The controller 9 closes the switch 4 again from time t4 to time t5. Between time t4 and time t5, the left end 3b of the inductor 3 is connected to the ground end 7, so that the left end voltage VL drops to the ground voltage Vss, current flows from the gate G to the ground end 7, and the gate voltage LVG drops. . During this time, magnetic energy is stored again in the inductor 3.

制御器9は、時刻t5でスイッチ4を開く。時刻t5において、ゲート電圧LVGは、グランド電圧Vssよりもわずかに高い値まで下がっている。時刻t5でスイッチ4を開くと、磁気エネルギが放出されて誘導起電力が発生する。時刻t2から時刻t3までの間と同様に、誘導起電力によりゲートGから高電圧端6へ向けて強制的に電流が流れる。その結果、ゲート電圧LVGは、グランド電圧Vssよりも低いオフ電圧Voffまで下がる。時刻t6で磁気エネルギが放出されると、電流の流れが止まる。このとき、インダクタ3の両端の電圧はオフ電圧Voffに等しくなる。インダクタ3の左端3bと高電圧端6の間にはダイオード5が接続されているため、ゲート電圧LVGが高電圧端6の電圧Vssより下がっても、高電圧端6からゲートGへ向けて電流が流れることはない。時刻t6以後は、ゲート電圧LVGは、オフ電圧Voffに保持される。   The controller 9 opens the switch 4 at time t5. At time t5, the gate voltage LVG has dropped to a value slightly higher than the ground voltage Vss. When the switch 4 is opened at time t5, magnetic energy is released and an induced electromotive force is generated. As in the period from the time t2 to the time t3, a current flows forcibly from the gate G to the high voltage terminal 6 by the induced electromotive force. As a result, the gate voltage LVG drops to the off voltage Voff lower than the ground voltage Vss. When the magnetic energy is released at time t6, the flow of the current stops. At this time, the voltage across the inductor 3 becomes equal to the off voltage Voff. Since the diode 5 is connected between the left end 3b of the inductor 3 and the high voltage terminal 6, even if the gate voltage LVG falls below the voltage Vss at the high voltage terminal 6, the current flows from the high voltage terminal 6 toward the gate G. Does not flow. After time t6, the gate voltage LVG is kept at the off voltage Voff.

図3を参照してゲート駆動回路2の別の動作の例を説明する。図3(A)から(E)の各図の意味は、図2(A)から(E)の各図と同じである。図3の例では、制御器9は、スイッチ4の開閉を4回繰り返している。制御器9は、時刻T1にて、ゲート電圧LVGをオン電圧Vonからオフ電圧Voffへの切り換えを開始する。時刻T1から時刻T2の間、時刻T3から時刻T4の間、時刻T6から時刻T7の間、制御器9はスイッチ4をオン(閉)に切り換える。スイッチ4がオン(閉)の間、ゲートGからグランド端7へ電流が流れ、ゲート電圧LVGが低下する。その間、インダクタ3に磁気エネルギが蓄えられる。スイッチ4をオン(閉)からオフ(開)へ切り換えた直後、磁気エネルギにより誘導起電力が発生し、ゲートGから高電圧端6へと電流が強制的に流れる。その結果、ゲート電圧LVGがさらに低下する。時刻T5から時刻T6の間は、磁気エネルギが消失した期間であり、インダクタ3の両端の電圧(ゲート電圧LVGと左端電圧VL)が等しくなり、電流は流れない。時刻T8から時刻T9の間も同様である。制御器9は、時刻T1から時刻T2の間、時刻T3から時刻T4の間、及び、時刻T6から時刻T7の間、同じ時間間隔でスイッチ4を閉じ、ゲート電圧LVGを徐々に下げる。   An example of another operation of the gate drive circuit 2 will be described with reference to FIG. The meaning of each of FIGS. 3A to 3E is the same as each of FIGS. 2A to 2E. In the example of FIG. 3, the controller 9 repeats opening and closing of the switch 4 four times. At time T1, the controller 9 starts switching the gate voltage LVG from the ON voltage Von to the OFF voltage Voff. The controller 9 switches the switch 4 on (closed) from time T1 to time T2, from time T3 to time T4, and from time T6 to time T7. While the switch 4 is on (closed), a current flows from the gate G to the ground terminal 7, and the gate voltage LVG decreases. During that time, magnetic energy is stored in the inductor 3. Immediately after the switch 4 is switched from on (closed) to off (open), an induced electromotive force is generated by magnetic energy, and a current flows forcibly from the gate G to the high voltage terminal 6. As a result, the gate voltage LVG further decreases. The period from time T5 to time T6 is a period during which the magnetic energy has disappeared, and the voltages (gate voltage LVG and left end voltage VL) across the inductor 3 become equal, and no current flows. The same applies between time T8 and time T9. The controller 9 closes the switch 4 at the same time intervals from time T1 to time T2, from time T3 to time T4, and from time T6 to time T7, and gradually lowers the gate voltage LVG.

制御器9は、時刻T9でスイッチ4を再び閉じる。このときのゲート電圧LVGは、グランド電圧Vssよりも高い。制御器9は、時刻T9から時刻T11の、それまでよりも長い期間、スイッチ4を「閉」に保持する。時刻T9から時刻T11の間、インダクタ3の左端3bはグランド端7に直結され、その左端電圧VLはグランド電圧Vssに保持される。一方、ゲート電圧LVGは低下し続け、時刻T10でグランド電圧Vssに達し、その後、グランド電圧Vssよりも低くなる。ゲート電圧LVGは、時刻T11でグランド電圧Vssよりも低いオフ電圧Voffに達する。   Controller 9 closes switch 4 again at time T9. At this time, the gate voltage LVG is higher than the ground voltage Vss. The controller 9 holds the switch 4 "closed" for a longer period from time T9 to time T11. From time T9 to time T11, the left end 3b of the inductor 3 is directly connected to the ground end 7, and the left end voltage VL is maintained at the ground voltage Vss. On the other hand, the gate voltage LVG keeps decreasing, reaches the ground voltage Vss at the time T10, and thereafter becomes lower than the ground voltage Vss. Gate voltage LVG reaches OFF voltage Voff lower than ground voltage Vss at time T11.

時刻T10以降、インダクタ3の左端3bがグランド端7に接続された状態でインダクタ3の右端の電圧(即ちゲート電圧LVG)がグランド電圧Vssよりも低下する。これは、インダクタ3に磁気エネルギが残っている間は、インダクタ3が図中の右端3aから左端3bへ向けて電流を流し続けようとするからである。別言すれば、インダクタ3が磁気エネルギにより、あたかもポンプのごとく機能し、ゲートGの電荷を吸い上げてグランド端7へ送るからである。   After time T10, the voltage at the right end of the inductor 3 (that is, the gate voltage LVG) becomes lower than the ground voltage Vss with the left end 3b of the inductor 3 connected to the ground end 7. This is because while the magnetic energy remains in the inductor 3, the inductor 3 continues to flow a current from the right end 3a to the left end 3b in the figure. In other words, the magnetic energy causes the inductor 3 to function as if it were a pump, so that the charge of the gate G is absorbed and sent to the ground terminal 7.

ゲート電圧LVGがオフ電圧Voffに達した時刻T11で、制御器9はスイッチ4をオン(閉)からオフ(開)に切り換える。時刻T11から時刻T12の間、誘導起電力によりインダクタ3の左端電圧VLは高電圧端6の電圧Vccまで上がり、時刻T12で磁気エネルギが消失すると、インダクタ3の左端電圧VLは、右端電圧(即ちゲート電圧LVG)と等しくなり、電流が流れなくなる。以後、ゲート電圧LVGは、グランド電圧Vssよりも低いオフ電圧Voffに保持される。   At time T11 when the gate voltage LVG reaches the off voltage Voff, the controller 9 switches the switch 4 from on (closed) to off (open). From time T11 to time T12, the left end voltage VL of the inductor 3 rises to the voltage Vcc at the high voltage end 6 due to the induced electromotive force. (Gate voltage LVG), and the current stops flowing. Thereafter, the gate voltage LVG is kept at the off voltage Voff lower than the ground voltage Vss.

上記のとおり、ゲート駆動回路2は、インダクタ3、スイッチ4、ダイオード5、高電圧端6、制御器9により、グランド電圧Vssよりも低いオフ電圧Voffを実現することができる。なお、ゲート電圧LVGをオフ電圧Voffからオン電圧Vonに切り換えるのは、スイッチ4を開いたままオン電圧供給回路8を作動させればよい。   As described above, the gate drive circuit 2 can realize the off-voltage Voff lower than the ground voltage Vss by the inductor 3, the switch 4, the diode 5, the high voltage terminal 6, and the controller 9. The switching of the gate voltage LVG from the off-voltage Voff to the on-voltage Von may be performed by operating the on-voltage supply circuit 8 with the switch 4 opened.

実施例で説明した技術に関する留意点を述べる。制御器9がスイッチ4を切り換えるタイミングと回数を調整することで、ゲート電圧LVGを調整することができる。より具体的には、スイッチ4を「閉」に保持する回数とその長さで、ゲート電圧LVGを調整することができる。   Points to keep in mind regarding the technology described in the embodiment will be described. The gate voltage LVG can be adjusted by adjusting the timing and the number of times the controller 9 switches the switch 4. More specifically, the gate voltage LVG can be adjusted by the number of times that the switch 4 is kept “closed” and the length thereof.

実施例のグランド電圧Vssが「基準電圧」の一例に相当する。実施例のグランド端7が「基準電圧端」の一例に相当する。実施例では、高電圧端6の電圧Vccは、オン電圧Vonに等しい。高電圧端6の電圧Vccは、オン電圧Vonに等しいことが望ましいが、オン電圧Von以上であればよい。グランド電圧Vssは、オン電圧Vonよりも低い。また、本明細書が開示するゲート駆動回路2は、設定されているオフ電圧Voffがグランド電圧Vssよりも低い場合にその効果を発揮するが、オフ電圧Voffがグランド電圧Vssよりも高い場合にも適用することができる。   The ground voltage Vss in the embodiment corresponds to an example of a “reference voltage”. The ground end 7 in the embodiment corresponds to an example of a “reference voltage end”. In the embodiment, the voltage Vcc at the high voltage terminal 6 is equal to the ON voltage Von. The voltage Vcc at the high voltage end 6 is desirably equal to the ON voltage Von, but may be equal to or higher than the ON voltage Von. The ground voltage Vss is lower than the ON voltage Von. Further, the gate drive circuit 2 disclosed in the present specification exerts its effect when the set off voltage Voff is lower than the ground voltage Vss, but also when the off voltage Voff is higher than the ground voltage Vss. Can be applied.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。   As described above, the specific examples of the present invention have been described in detail, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and alterations of the specific examples illustrated above. The technical elements described in the present specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. Further, the technology illustrated in the present specification or the drawings can simultaneously achieve a plurality of objects, and has technical utility by achieving one of the objects.

2:ゲート駆動回路
3:インダクタ
4:スイッチ
5:ダイオード
6:高電圧端
7:グランド端
8:オン電圧供給回路
8a:出力端
9:制御器
12:スイッチング素子
14:上位制御装置
D:ドレイン
G:ゲート
S:ソース
LVG:ゲート電圧
VL:左端電圧
Vcc:高電圧端の電圧
Voff:オフ電圧
Von:オン電圧
Vss:グランド電圧
2: Gate drive circuit 3: Inductor 4: Switch 5: Diode 6: High voltage terminal 7: Ground terminal 8: ON voltage supply circuit 8a: Output terminal 9: Controller 12: Switching element 14: Host controller D: Drain G : Gate S: Source LVG: Gate voltage VL: Left end voltage Vcc: High voltage end voltage Voff: Off voltage Von: On voltage Vss: Ground voltage

Claims (1)

電圧駆動型のスイッチング素子のゲートの電圧を制御するゲート駆動回路であり、
前記ゲートに接続されており、オン電圧を供給するオン電圧供給回路と、
一端が前記ゲートに接続されているインダクタと、
前記オン電圧よりも低い所定の基準電圧に保持されている基準電圧端と前記インダクタの他端とを接続したり遮断したりするスイッチと、
前記オン電圧以上の電圧に保持されている高電圧端と前記インダクタの他端との間に接続されており、前記インダクタから前記高電圧端へ向かう電流は通過させ、逆方向の電流は通さない整流素子と、
前記スイッチング素子をオンからオフに切り換えるとき、前記オン電圧供給回路を停止するとともに、前記ゲートの電圧が前記基準電圧よりも低い所定のオフ電圧に下がるまで前記スイッチの開閉を繰り返す制御器と、
を備えるゲート駆動回路。
A gate drive circuit that controls the voltage of the gate of the voltage-driven switching element,
An on-voltage supply circuit that is connected to the gate and supplies an on-voltage;
An inductor having one end connected to the gate;
A switch for connecting or disconnecting the reference voltage end held at a predetermined reference voltage lower than the ON voltage and the other end of the inductor,
It is connected between a high voltage end held at a voltage equal to or higher than the ON voltage and the other end of the inductor, and allows a current flowing from the inductor to the high voltage end to pass, but does not allow a current in a reverse direction to pass. A rectifying element,
When switching the switching element from ON to OFF, while stopping the ON voltage supply circuit, a controller that repeats the opening and closing of the switch until the voltage of the gate drops to a predetermined OFF voltage lower than the reference voltage,
A gate drive circuit comprising:
JP2017013657A 2017-01-27 2017-01-27 Gate drive circuit Active JP6658575B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017013657A JP6658575B2 (en) 2017-01-27 2017-01-27 Gate drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017013657A JP6658575B2 (en) 2017-01-27 2017-01-27 Gate drive circuit

Publications (2)

Publication Number Publication Date
JP2018121507A JP2018121507A (en) 2018-08-02
JP6658575B2 true JP6658575B2 (en) 2020-03-04

Family

ID=63044379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017013657A Active JP6658575B2 (en) 2017-01-27 2017-01-27 Gate drive circuit

Country Status (1)

Country Link
JP (1) JP6658575B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12218653B2 (en) * 2023-03-31 2025-02-04 Infineon Technologies Canada Inc. Control driver circuit and method for power transistor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5074738A (en) * 1973-11-07 1975-06-19
JPH10136638A (en) * 1996-10-31 1998-05-22 Fuji Electric Co Ltd Gate drive circuit
JP2002223157A (en) * 2001-01-25 2002-08-09 Toyota Industries Corp Driver circuit for voltage-driven transistors such as MOSFETs
JP2011166683A (en) * 2010-02-15 2011-08-25 Ricoh Co Ltd Gate drive circuit, voltage conversion circuit having the same, and method of controlling gate drive circuit
JP2014103719A (en) * 2012-11-16 2014-06-05 Kyocera Corp Dc/dc converter and calculation method
JP6009370B2 (en) * 2013-02-21 2016-10-19 日立オートモティブシステムズ株式会社 Power semiconductor element drive circuit

Also Published As

Publication number Publication date
JP2018121507A (en) 2018-08-02

Similar Documents

Publication Publication Date Title
US10756722B2 (en) Hybrid switch control
US9948289B2 (en) System and method for a gate driver
CN102208864A (en) Switching device driving unit and semiconductor apparatus
CN104365020B (en) Method and apparatus for charging a pilot charge storage device
CN105788968B (en) System and method for a freewheeling contactor circuit
CN112448565A (en) Transformer-driven switching device and transformer-driven power switching system
CN110221547B (en) Multi-level gate control for transistor devices
CN111614249B (en) Diode Circuit
JP4903214B2 (en) Method and circuit device for controlling semiconductor switch with galvanic isolation
US7230354B2 (en) Driver system for MOSFET based, high voltage, electronic relays for AC power switching and inductive loads
JP2019057982A (en) Semiconductor element drive circuit and semiconductor element drive method
US8446207B2 (en) Load driving circuit
CN106953510A (en) Switching device voltage spike active clamp driving circuit
CN107508468B (en) Control circuit and method of isolated switching power supply and isolated switching power supply
JP6658575B2 (en) Gate drive circuit
US11451138B2 (en) Driver circuit and corresponding methods
CN103208982B (en) Drive circuit
CN107769629B (en) Steady flow driving system and method of single-coil fan motor
JP2020188673A (en) Electric circuit and power supply
JP2014230362A (en) Switching power-supply device
JP4807577B2 (en) Transistor drive circuit
CN207732646U (en) The control circuit and isolation type switching power supply of isolation type switching power supply
JP5369987B2 (en) Gate drive circuit
JP2017079511A (en) Switching power supply device
CN121643185A (en) Charging circuit, chip and laser radar

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200120

R151 Written notification of patent or utility model registration

Ref document number: 6658575

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151