JP6662002B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関する。

従来、半導体チップを、絶縁基板に載置した半導体装置が知られている。半導体チップは、半田等の接続部材により絶縁基板に固定される（例えば特許文献１参照）。
特許文献１ 特開２００４−１１９５６８号公報

半導体チップの発熱等により、半導体装置の温度は変動する。温度変動により、半導体チップと絶縁基板の熱膨張係数差に応じた応力が生じ、半田等の接続部材にクラックが生じる場合がある。

本発明の第１の態様における半導体装置は、第１部品と、第１部品のおもて面に配置される第２部品と、第１部品および第２部品の間に設けられ、第２部品を第１部品に接続する接続部とを備える。第１部品のおもて面において、第２部品の第１角部および第２角部と対向する位置に、形状の異なる第１溝部および第２溝部が形成されてよい。接続部は、第１溝部および第２溝部の内部にも形成されてよい。

第１溝部および第２溝部は第１部品のおもて面において分離して設けられてよい。第２部品は、第１部品のおもて面と平行な面において矩形形状を有してよい。第１角部および第２角部は、矩形形状における対角の角部であってよい。第１溝部は、第１角部に隣接する少なくとも１つの角部と対向する位置まで延伸して設けられてよい。第２溝部は、第２角部に隣接する角部と対向する位置まで延伸せずともよい。

複数の第２部品が、第１部品のおもて面に設けられてよい。隣接する２つの第１部品の互いに対向する辺に対応して、第１溝部が設けられてよい。

第１溝部の少なくとも一部の領域において、単位長さあたりの体積が、第２溝部の単位長さあたりの体積よりも大きくてよい。第１溝部は、少なくとも一部の領域の幅が、第２溝部の幅よりも大きくてよい。

第１溝部は、第１部品のおもて面において、第１角部と対向する位置から、第１角部と隣接する角部と対向する位置まで延伸する直線部を有してよい。第１溝部は、第１部品のおもて面において、第１角部と対向する位置から、第１部品の内側と対向する位置に向かって延伸する延伸部を有してよい。第１部品の内側は、例えば第１部品の中心を指す。

複数の第２部品が、第１部品のおもて面に設けられてよい。隣接する２つの第１部品の互いに対向する角部に対応して、延伸部が設けられてよい。

第１溝部は、第２部品の外側から内側に向かう方向に沿って、溝の深さが徐々に浅くなる領域を有してよい。大きさの異なる複数の第２部品が、第１部品のおもて面に設けられてよい。それぞれの第２部品に対して、第２部品の大きさに応じた幅の第１溝部および第２溝部が形成されていてよい。

材料の異なる複数の第２部品が、第１部品のおもて面に設けられてよい。それぞれの第２部品に対して、第２部品の熱膨張係数に応じた幅の第１溝部および第２溝部が形成されてよい。

材料の異なる複数の第２部品が、第１部品のおもて面に設けられてよい。それぞれの第２部品に対して、第２部品のヤング率に応じた幅の第１溝部および第２溝部が形成されていてよい。

炭化珪素で形成された第２部品と、珪素で形成された第２部品とが第１部品のおもて面に形成されてよい。炭化珪素で形成された第２部品に対応する第１溝部および第２溝部は、珪素で形成された第２部品に対応する第１溝部および第２溝部よりも幅が大きくてよい。

第１部品は基板であり、第２部品は半導体チップであってよい。

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本発明の一つの実施形態に係る半導体装置１００の概要を示す断面図である。 溝部１２の配置例を示す上面図である。 分離した２つの溝部１２の一例を示す図である。 分離した２つの溝部１２の他の例を示す図である。 溝部１２を設けない場合の、接続部３０に生じるクラックの概要を示す図である。 溝部１２の他の配置例を示す上面図である。 基板１０上における溝部１２の他の形状例を示す図である。 図６におけるＢ−Ｂ'断面の一例を示す図である。 第１溝部１２−１および第２溝部１２−２の断面形状の一例を示す図である。 基板１０上における溝部１２の他の形状例を示す図である。 本発明の一つの実施形態に係る半導体装置２００の一例を示す図である。 半導体装置２００の上面における溝部１２の配置例を示す図である。 半導体装置２００を含む回路３００の例を示す図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本発明の一つの実施形態に係る半導体装置１００の概要を示す断面図である。半導体装置１００は、基板１０、半導体チップ２０および接続部３０を備える。基板１０は第１部品の一例であり、半導体チップ２０は第２部品の一例である。

一例として基板１０は、セラミック等の絶縁性材料で形成される。基板１０のおもて面およびうら面には、所定の形状にパターニングされた導電層が形成されてもよい。基板１０の表面のうち、半導体チップ２０が載置される面をおもて面と称する。

接続部３０は、基板１０および半導体チップ２０の間に設けられ、半導体チップ２０を基板１０に接続する。接続部３０は、例えば半田である。接続部３０は、半導体チップ２０のうら面全体と、基板１０の間に形成される。

また、基板１０のおもて面には、溝部１２が形成される。溝部１２の少なくとも一部の領域は、半導体チップ２０の角部（コーナー）と対向する位置に形成される。半田等の接続部３０は、溝部１２の内部にも形成される。

図１においては、溝部１２の断面形状が矩形の例を示しているが、溝部１２の断面形状は矩形に限定されない。溝部１２の断面形状は、矩形以外の多角形であってよい。また、溝部１２の外形の一部または全部が曲面であってもよい。

溝部１２を設けた箇所においては、接続部３０の厚みが増加する。このため、温度変化等により生じる応力に対する耐性が向上する。従って、接続部３０にクラック等が生じるのを防ぐことができる。一方で、半田等の接続部３０の厚みが増加すると、半導体チップ２０から基板１０への熱伝達性が劣化してしまう。そこで、比較的に大きい応力が生じる半導体チップ２０の端部と対向する位置だけに溝部１２を設けることで、熱伝達性の劣化を抑制しつつ、応力に対する耐性を向上させることができる。

なお、基板１０に溝部１２を設けると、基板１０の強度は劣化する。例えば、長い溝部１２を形成した場合、溝部１２に沿って基板１０が割れやすくなる場合がある。このため溝部１２は、半導体チップ２０の全周に沿って枠状に形成するのではなく、分離した複数の溝部１２を、半導体チップ２０の端部と対向する位置に配置することが好ましい。

また、半導体チップ２０の端部と対向する位置においても、半導体チップ２０の形状、および、周囲の部品配置等によって、大きい応力が生じる位置と、小さい応力が生じる位置が存在する。このため、複数の溝部１２は、配置される位置（すなわち、生じる応力の大きさ）に応じた形状を有することが好ましい。これにより、応力に対する耐性を向上させつつ、必要以上に溝部１２を形成せずに基板１０の強度の劣化を抑制できる。

図２は、溝部１２の配置例を示す上面図である。（ａ）は、基板１０上における半導体チップ２０および接続部３０を示す。（ｂ）は、基板１０上における溝部１２を示す。本例においては、複数の半導体チップ２０が、基板１０上に配置される。半導体チップ２０の、基板１０のおもて面と平行な面における形状は矩形である。半導体チップ２０のそれぞれの角部を、第１角部２２−１、第２角部２２−２、第３角部２２−３、第４角部２２−４と称する。第１角部２２−１と第２角部２２−２は対向して配置され、第３角部２２−３と第４角部２２−４は対向して配置される。

図２では、複数の半導体チップ２０のうち、隣接する半導体チップ２０を示している。また、それぞれの半導体チップ２０の角部のうち、隣接する半導体チップ２０と対向する角部を第１角部２２−１および第４角部２２−４とする。

図２の（ｂ）に示すように、それぞれの半導体チップ２０に対して、複数の溝部１２が配置される。本例では、それぞれの半導体チップ２０に対して第１溝部１２−１、第２溝部１２−２および第３溝部１２−３が設けられる。第１溝部１２−１は、半導体チップ２０の端部に対向する領域のうち、少なくとも第１角部２２−１と対向する領域に設けられる。第２溝部１２−２は、少なくとも第２角部２２−２と対向する領域に設けられ、第３溝部１２−３は、少なくとも第３角部２２−３と対向する領域に設けられる。

第１溝部１２−１は、第２溝部１２−２および第３溝部１２−３と異なる形状を有する。本例の第１溝部１２−１は、第２溝部１２−２および第３溝部１２−３とは、基板１０のおもて面上における形状が異なる。他の例では、第１溝部１２−１は、第２溝部１２−２および第３溝部１２−３とは、断面形状が異なっていてもよい。

より具体的には、第１溝部１２−１は、第１角部２２−１と対向する位置から、第４角部２２−４と対向する位置まで延伸する直線部１３を有する。また、第１溝部１２−１は、第１角部２２−１と対向する位置から、第３角部２２−３と対向する位置に向かって突出する突出部１５を有する。また、第１溝部１２−１は、第４角部２２−４と対向する位置から、第２角部２２−２と対向する位置に向かって突出する突出部１５を有する。ただし、突出部１５は、第３角部２２−３と対向する位置、または、第２角部２２−２と対向する位置までは延伸しない。

隣接する半導体チップ２０と対向する辺には、比較的に応力が生じやすい。このため、本例のように、当該辺と対向する領域の全体に第１溝部１２−１の直線部１３を形成することで、接続部３０にクラック等が生じることを抑制できる。

また、第２溝部１２−２および第３溝部１２−３のそれぞれは、基板１０のおもて面上において第１溝部１２−１と分離して設けられる。なお、２つの溝部１２が分離しているとは、２つの溝部の間に連続した溝部が存在していない状態の他に、２つの溝部の間に当該溝部よりも浅い連続した溝部が存在する状態も含む。溝部１２を分離させることで、基板１０の強度を維持することができる。

また、第２溝部１２−２および第３溝部１２−３のそれぞれは、基板１０のおもて面上において第１溝部１２−１よりも短く形成される。第２溝部１２−２は、第２角部２２−２と対向する位置から、第３角部２２−３と対向する位置に向かって突出する突出部１５と、第４角部２２−４と対向する位置に向かって突出する突出部１５とを有する。第２溝部１２−２の突出部１５の長さは、第１溝部１２−１における突出部１５の長さと同一であってよい。本例において、第２溝部１２−２の突出部１５の長さ、第３溝部１２−３の突出部１５の長さ、および、第２溝部１２−２と第３溝部１２−３との間隔の比は１：１：１である。

半導体チップ２０の辺のうち、隣接する半導体チップ２０と対向しない辺には、比較的に応力が生じにくい。このため本例では、当該辺のそれぞれにおいて、少なくとも一部の領域には溝部１２を設けない。これにより、基板１０の強度を維持することができる。ただし、半導体チップ２０のそれぞれの角部２２には応力が集中する。このため、第２角部２２−２および第３角部２２−３と対向する位置に、第２溝部１２−２および第３溝部１２−３を設けることで、接続部３０にクラック等が生じることを抑制できる。ただし、基板１０の強度を維持するため、第２溝部１２−２および第３溝部１２−３の長さは、第１溝部１２−１よりも小さい。

図３Ａは、分離した２つの溝部１２の一例を示す図である。図３Ａは、図２における基板１０のＡ−Ａ'断面の一例を示す。Ａ−Ａ'断面は、第１角部２２−１および第３角部２２−３と対向する位置を含み、且つ、基板１０のおもて面と垂直な断面である。当該断面には、分離した第１溝部１２−１および第３溝部１２−３が配置される。本例の第１溝部１２−１および第３溝部１２−３の間には、他の溝部が設けられていない基板１０が存在する。溝部１２を分離させることで、基板１０の強度を維持することができる。

図３Ｂは、分離した２つの溝部１２の他の例を示す図である。図３Ｂは、図２における基板１０のＡ−Ａ'断面の一例を示す。本例の第１溝部１２−１および第３溝部１２−３の間には、第１溝部１２−１および第３溝部１２−３よりも浅い接続溝部１４が設けられている。本明細書では、２つの溝部１２の間に浅い接続溝部１４が設けられている状態も、２つの溝部１２が分離している状態とする。このような構造によっても、基板１０の強度の劣化を抑制できる。

図４は、溝部１２を設けない場合の、接続部３０に生じるクラックの概要を示す図である。図４は、基板１０のおもて面と平行な断面における、接続部３０の欠陥部３４および非欠陥部３２の分布を示している。なお、当該分布は、基板、接続部および半導体チップを有する半導体装置に対して加熱および冷却サイクルを所定の回数繰り返した後に、超音波探傷検査により取得した結果を模式的に示している。欠陥部３４は、クラック等の欠陥が比較的に多く存在する領域を示し、非欠陥部３２は欠陥が比較的に少ない領域を示す。

図４に示すように、接続部３０の角部（つまり、半導体チップ２０の角部２２と対向する領域）に、欠陥が生じやすいことがわかる。このため、溝部１２は、半導体チップ２０のそれぞれの角部２２と対向する位置に設けることが好ましい。

また、接続部３０の長辺と短辺とを比較すると、短辺側にやや欠陥が生じやすいことがわかる。このため、溝部１２は、半導体チップ２０の少なくとも１つの短辺と対向する領域に設けることが好ましい。

図５は、溝部１２の他の配置例を示す上面図である。（ａ）は、基板１０上における半導体チップ２０および接続部３０を示す。（ｂ）は、基板１０上における溝部１２を示す。本例においては、複数の半導体チップ２０が、基板１０上に配置される。

図５では、複数の半導体チップ２０のうち、直交する２つの方向に沿って２つずつマトリクス状に配置された４つの半導体チップ２０を示している。また、それぞれの半導体チップ２０の角部のうち、４つの半導体チップ２０によるマトリクスの中央近傍の角部（つまり、他の３つの半導体チップ２０と近接する角部）を第１角部２２−１とし、第１角部２２−１と対向する角部を第２角部２２−２とする。

本例の基板１０には、それぞれの半導体チップ２０と対向する位置に、第１溝部１２−１および第２溝部１２−２が設けられる。第１溝部１２−１は、第１角部２２−１と対向する位置から、隣接する２つの角部（第３角部２２−３および第４角部２２−４）と対向する位置まで延伸する。第１溝部１２−１は、第３角部２２−３および第４角部２２−４から、第２角部２２−２に向かって突出する突出部を更に有してもよい。

このような形状により、それぞれの半導体チップ２０において、他の半導体チップ２０と対向する辺に沿って溝部１２が設けられる。従って、比較的に応力が集中しやすい領域の接続部３０の厚みを増加させることができる。

また、第２溝部１２−２は、図２に示した第２溝部１２−２と同一の形状を有する。第２溝部１２−２は、第１溝部１２−１と分離して設けられる。これにより、応力が集中しやすい領域の接続部３０の厚みを増加させつつ、基板１０の強度を維持することができる。

図６は、基板１０上における溝部１２の他の形状例を示す図である。本例の第１溝部１２−１は、少なくとも一部の領域において、単位長さＬあたりの体積が、第２溝部１２−２の単位長さＬあたりの体積よりも大きい。単位長さは、半導体チップ２０の外周に沿った経路における長さを示す。

第２溝部１２−２は、半導体チップ２０の外周に沿った経路において、均一な幅および深さを有してよい。第１溝部１２−１は、少なくとも一部の領域において、第２溝部１２−２よりも幅または深さの少なくとも一方が大きくてよい。

図６に示す第１溝部１２−１は、少なくとも一部の領域の幅Ｗ３が、第２溝部１２−２の幅Ｗ２よりも大きい。より具体的には、第１溝部１２−１は、第１角部２２−１に対向する領域における幅Ｗ３が、第２溝部１２−２の幅Ｗ２よりも大きい。これにより、比較的に応力が生じやすい領域の接続部３０の体積を増大させることができる。

第１溝部１２−１は、直線部１３および延伸部１６を有する。直線部１３は、第１角部２２−１と対向する位置から、隣接する２つの角部２２（第３角部２２−３および第４角部２２−４）と対向する位置まで延伸する。直線部１３の幅Ｗ１は、延伸部１６が設けられた第１溝部１２−１の幅Ｗ３よりも小さい。直線部１３の幅Ｗ１は、第２溝部１２−２の幅Ｗ２と同一であってよい。

延伸部１６は、第１角部２２−１と対向する位置から、半導体チップ２０の内側と対向する位置に向かって延伸する。半導体チップ２０の内側とは、例えば半導体チップ２０の中心を指す。基板１０のおもて面において、延伸部１６は、それぞれの直線部１３と接続してよい。例えば延伸部１６は、基板１０のおもて面において三角形状を有しており、三角形状の２つの辺において、２つの直線部１３と接続している。

なお、延伸部１６は、隣接する２つの半導体チップ２０の互いに対向する角部２２に対応して設けられる。本例では、それぞれの半導体チップ２０に対して、第１角部２２−１に対応する１つの延伸部１６を設けているが、他の例では、それぞれの半導体チップ２０に対して複数の延伸部１６を設けてもよい。

例えば図２に示した例において、第１角部２２−１および第４角部２２−４の２つの角部２２に対して、それぞれ延伸部１６を設けてよい。また、全ての角部２２に対して、それぞれ延伸部１６を設けてもよい。

図７は、図６におけるＢ−Ｂ'断面の一例を示す図である。延伸部１６は、直線部１３との境界において、直線部１３と同一の深さを有する。延伸部１６は、半導体チップ２０の外側から内側に向かう方向に沿って、溝の深さが徐々に浅くなってよい。また、延伸部１６以外にも、それぞれの溝部１２は、半導体チップ２０の外側から内側に向かう方向に沿って、溝の深さが徐々に浅くなる領域を有してよい。これにより、半導体チップ２０の内側において応力が集中することを抑制できる。

図８は、第１溝部１２−１および第２溝部１２−２の断面形状の一例を示す図である。なお、第２溝部１２−２以外にも、第１溝部１２−１とは離した溝部が存在する場合、当該溝部の断面形状は第２溝部１２−２と同一であってよい。

第１溝部１２−１の幅Ｗ１は、第２溝部１２−２の幅Ｗ２よりも大きくてよい。また、第１溝部１２−１の深さＤ１は、第２溝部１２−２の深さＤ２よりも大きくてよい。このような構造により、応力が生じやすい箇所に設けられる接続部３０の体積を大きくすることができる。

図９は、基板１０上における溝部１２の他の形状例を示す図である。本例の基板１０は、第１領域５０および第２領域６０を有する。第１領域５０には、比較的に大きさの小さい半導体チップ２０が複数設けられる。第２領域６０には、第１領域５０の半導体チップ２０よりも大きい半導体チップ２０が複数設けられる。

それぞれの半導体チップ２０に対して、図１から図８において説明したいずれかの例の溝部１２が設けられる。ただし、それぞれの半導体チップ２０に対して、半導体チップ２０の大きさに応じた幅の溝部１２が設けられる。

具体的には、より大きい半導体チップ２０に対しては、より大きい幅の溝部１２が設けられる。これにより、より大きい応力が生じうる接続部３０の領域の体積を増加させることができる。

また、基板１０には、材料の異なる複数の半導体チップ２０が設けられてよい。この場合、それぞれの半導体チップ２０に対して、半導体チップ２０の熱膨張係数に応じた幅の溝部１２が形成されてよい。例えば、基板１０との熱膨張係数差がより大きい半導体チップ２０に対しては、幅のより大きい溝部１２が形成される。これにより、より大きい応力が生じうる接続部３０の領域の体積を増加させることができる。

また、それぞれの半導体チップ２０に対して、半導体チップ２０のヤング率に応じた幅の溝部１２が形成されてもよい。例えば、ヤング率がより大きい半導体チップに対しては、幅のより大きい溝部１２が形成される。これにより、より大きい応力が生じうる接続部３０の領域の体積を増加させることができる。

また、基板１０には、炭化珪素（ＳｉＣ）で形成された半導体チップ２０と、珪素（ＳｉＣ）で形成された半導体チップ２０とが設けられてよい。ＳｉＣの半導体チップ２０に対応する溝部１２は、Ｓｉの半導体チップ２０に対応する溝部１２よりも幅が大きくてよい。

図１０は、本発明の一つの実施形態に係る半導体装置２００の一例を示す図である。半導体装置２００は、放熱板１１０、絶縁基板１４０、導電層１３０、配線部１５０、半導体チップ１７０、接続部１２０および接続部１６０を備える。

絶縁基板１４０のおもて面には所定の形状にパターニングされた配線を有する配線部１５０が設けられる。配線部１５０上には、接続部１６０を介して１以上の半導体チップ２０が設けられる。

絶縁基板１４０のうら面には導電層１３０が設けられる。絶縁基板１４０は例えばセラミック基板であり、導電層１３０および配線部１５０は、例えば銅箔である。導電層１３０は、接続部１２０により放熱板１１０のおもて面に固定される。放熱板１１０のおもて面には、１以上の絶縁基板１４０が設けられてよい。なお、放熱板１１０には、おもて面からうら面まで貫通する貫通孔１１２が設けられる。貫通孔１１２にはねじ等が挿入されて、放熱板１１０を外部のヒートシンク等に固定する。

図１から図９において説明したように、配線部１５０には、溝部１２が設けられてよい。溝部１２の深さは、配線部１５０の厚みの半分以上であってよい。ただし、溝部１２は配線部１５０を貫通しない。本例では半導体チップ２０は第１部品の一例である。また、配線部１５０を有する絶縁基板１４０が第２部品の一例である。

また、放熱板１１０のおもて面に溝部１２が設けられてもよい。この場合、導電層１３０を有する絶縁基板１４０が第１部品の一例である。また、放熱板１１０が第２部品の一例である。ただし、第１部品および第２部品は、これらの例に限定されない。半田等の接続部で接続される２つの部品であれば、第１部品および第２部品に含まれうる。

図１１は、半導体装置２００の上面における溝部１２の配置例を示す図である。本例においては、一つの絶縁基板１４０の上に２つの配線部１５０が設けられている。また、それぞれの配線部１５０の上に複数の半導体チップ１７０が配置される。また、それぞれの半導体チップ１７０の大きさおよび配置に応じた溝部１２が設けられている。

図１２は、半導体装置２００を含む回路３００の例を示す図である。本例の回路３００は、電源２１０および負荷２２０の間に設けられた３相インバータ回路である。負荷２２０は例えば３相モーターである。回路３００は、電源２１０から供給される電力を、３相の信号（交流電圧）に変換して負荷２２０に供給する。

回路３００は、３相の信号に対応する３つのブリッジを有する。それぞれのブリッジは、正側配線と負側配線との間に、直列に設けられた上側アーム１５２および下側アーム１５４を有する。それぞれのアームは、ＩＧＢＴ等のトランジスタ２０２と、ＦＷＤ等のダイオード２０４が設けられる。上側アーム１５２および下側アーム１５４の接続点から、各相の信号が出力される。

本例では、それぞれのアームのトランジスタ２０２およびダイオード２０４が、図１１に示した一つの配線部１５０に設けられる。トランジスタ２０２およびダイオード２０４は、単一の半導体チップに設けられてよく、別の半導体チップに設けられてもよい。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

１０・・・基板、１２・・・溝部、１３・・・直線部、１４・・・接続溝部、１５・・・突出部、１６・・・延伸部、２０・・・半導体チップ、２２・・・角部、３０・・・接続部、３２・・・非欠陥部、３４・・・欠陥部、５０・・・第１領域、６０・・・第２領域、１００・・・半導体装置、１１０・・・放熱板、１１２・・・貫通孔、１２０・・・接続部、１３０・・・導電層、１４０・・・絶縁基板、１５０・・・配線部、１５２・・・上側アーム、１５４・・・下側アーム、１６０・・・接続部、１７０・・・半導体チップ、２００・・・半導体装置、２０２・・・トランジスタ、２０４・・・ダイオード、２１０・・・電源、２２０・・・負荷、３００・・・回路

Claims (13)

1. 第１部品と、
   前記第１部品のおもて面に配置される第２部品と、
   前記第１部品および前記第２部品の間に設けられ、前記第２部品を前記第１部品に接続する接続部と
   を備え、
   前記第１部品のおもて面において、前記第２部品の第１角部および第２角部と対向する位置に、形状の異なる第１溝部および第２溝部が形成され、
   前記接続部は、第１溝部および前記第２溝部の内部にも形成され、
   前記第２部品は、前記第１部品のおもて面と平行な面において矩形形状を有し、
   前記第１角部および前記第２角部は、前記矩形形状における対角の角部であり、
   前記第１溝部は、前記第１角部に隣接する少なくとも１つの角部と対向する位置まで延伸して設けられ、
   前記第２溝部は、前記第２角部に隣接する角部と対向する位置まで延伸していない半導体装置。
2. 複数の前記第２部品が、前記第１部品のおもて面に設けられ、
   隣接する２つの前記第２部品の互いに対向する辺に対応して、前記第１溝部が設けられる
   請求項１に記載の半導体装置。
3. 第１部品と、
   前記第１部品のおもて面に配置される第２部品と、
   前記第１部品および前記第２部品の間に設けられ、前記第２部品を前記第１部品に接続する接続部と
   を備え、
   前記第１部品のおもて面において、前記第２部品の第１角部および第２角部と対向する位置に、形状の異なる第１溝部および第２溝部が形成され、
   前記接続部は、第１溝部および前記第２溝部の内部にも形成され、
   前記第１溝部の少なくとも一部の領域において、単位長さあたりの体積が、前記第２溝部の単位長さあたりの体積よりも大きい半導体装置。
4. 前記第１溝部は、少なくとも一部の領域の幅が、前記第２溝部の幅よりも大きい
   請求項３に記載の半導体装置。
5. 前記第１溝部は、
   前記第１部品のおもて面において、前記第１角部と対向する位置から、前記第１角部と隣接する角部と対向する位置まで延伸する直線部と、
   前記第１部品のおもて面において、前記第１角部と対向する位置から、前記第１部品の内側と対向する位置に向かって延伸する延伸部と
   を有する請求項４に記載の半導体装置。
6. 複数の前記第２部品が、前記第１部品のおもて面に設けられ、
   隣接する２つの前記第１部品の互いに対向する角部に対応して、前記延伸部が設けられる
   請求項５に記載の半導体装置。
7. 前記第１溝部は、前記第２部品の外側から内側に向かう方向に沿って、溝の深さが徐々に浅くなる領域を有する
   請求項４から６のいずれか一項に記載の半導体装置。
8. 大きさの異なる複数の前記第２部品が、前記第１部品のおもて面に設けられ、
   それぞれの前記第２部品に対して、前記第２部品の大きさに応じた幅の前記第１溝部および前記第２溝部が形成されている
   請求項１から７のいずれか一項に記載の半導体装置。
9. 材料の異なる複数の前記第２部品が、前記第１部品のおもて面に設けられ、
   それぞれの前記第２部品に対して、前記第２部品の熱膨張係数に応じた幅の前記第１溝部および前記第２溝部が形成されている
   請求項１から７のいずれか一項に記載の半導体装置。
10. 材料の異なる複数の前記第２部品が、前記第１部品のおもて面に設けられ、
    それぞれの前記第２部品に対して、前記第２部品のヤング率に応じた幅の前記第１溝部および前記第２溝部が形成されている
    請求項１から７のいずれか一項に記載の半導体装置。
11. 第１部品と、
    前記第１部品のおもて面に配置される第２部品と、
    前記第１部品および前記第２部品の間に設けられ、前記第２部品を前記第１部品に接続する接続部と
    を備え、
    前記第１部品のおもて面において、前記第２部品の第１角部および第２角部と対向する位置に、形状の異なる第１溝部および第２溝部が形成され、
    前記接続部は、第１溝部および前記第２溝部の内部にも形成され、
    材料の異なる複数の前記第２部品が、前記第１部品のおもて面に設けられ、
    それぞれの前記第２部品に対して、前記第２部品のヤング率に応じた幅の前記第１溝部および前記第２溝部が形成され、
    炭化珪素で形成された前記第２部品と、珪素で形成された前記第２部品とが前記第１部品のおもて面に形成され、
    炭化珪素で形成された前記第２部品に対応する前記第１溝部および前記第２溝部は、珪素で形成された前記第２部品に対応する前記第１溝部および前記第２溝部よりも幅が大きい
    半導体装置。
12. 前記第１部品のおもて面において、前記第１溝部および前記第２溝部の間に接続溝部がさらに形成され、
    前記接続溝部は、前記第１溝部および前記第２溝部よりも浅い
    請求項１から１１のいずれか一項に記載の半導体装置。
13. 前記第１部品は基板であり、前記第２部品は半導体チップである
    請求項１から１２のいずれか一項に記載の半導体装置。

Images