Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6662165B2 - Signal processing device, photoelectric conversion element, image reading device, image forming device, and control method - Google Patents
[go: Go Back, main page]

JP6662165B2 - Signal processing device, photoelectric conversion element, image reading device, image forming device, and control method - Google Patents

Signal processing device, photoelectric conversion element, image reading device, image forming device, and control method Download PDF

Info

Publication number
JP6662165B2
JP6662165B2 JP2016081990A JP2016081990A JP6662165B2 JP 6662165 B2 JP6662165 B2 JP 6662165B2 JP 2016081990 A JP2016081990 A JP 2016081990A JP 2016081990 A JP2016081990 A JP 2016081990A JP 6662165 B2 JP6662165 B2 JP 6662165B2
Authority
JP
Japan
Prior art keywords
signal processing
photoelectric conversion
processing unit
signal
conversion element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016081990A
Other languages
Japanese (ja)
Other versions
JP2017192092A (en
Inventor
寛貴 白土
寛貴 白土
卓平 横山
卓平 横山
政元 中澤
政元 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2016081990A priority Critical patent/JP6662165B2/en
Publication of JP2017192092A publication Critical patent/JP2017192092A/en
Application granted granted Critical
Publication of JP6662165B2 publication Critical patent/JP6662165B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Facsimile Scanning Arrangements (AREA)
  • Image Input (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)

Description

本発明は、信号処理装置、光電変換素子、画像読取装置、画像形成装置及び制御方法に関する。   The present invention relates to a signal processing device, a photoelectric conversion element, an image reading device, an image forming device, and a control method.

一括露光方式の光電変換素子(例えばCMOSセンサ)において、光電変換した後に、カラム内の各チャンネルの容量に書き込んだ電圧を順次に読み出すときに、先頭チャンネルの読み出し前に回路で予備動作をしておくことにより、各チャンネルの読み出し時の動作条件を揃える技術が知られている。   In a batch exposure type photoelectric conversion element (for example, a CMOS sensor), when the voltages written to the capacitances of the respective channels in a column are sequentially read after photoelectric conversion, a preliminary operation is performed by a circuit before reading the first channel. A technique is known in which the operating conditions at the time of reading each channel are made uniform.

また、特許文献1には、画素群が出力するアナログ信号に対してアナログ処理部が処理を開始する前に、アナログ処理部が予備動作を実行可能なように、アナログ処理部に対して予備動作に必要な信号を供給する信号供給部を有する光電変換素子が開示されている。   Japanese Patent Application Laid-Open No. H11-163873 discloses a preparatory operation performed on an analog processing unit so that the analog processing unit can execute a preparatory operation before the analog processing unit starts processing an analog signal output from a pixel group. There is disclosed a photoelectric conversion element having a signal supply unit for supplying a signal necessary for the above.

しかしながら、従来は、予備動作を実行する時間が追加されることにより、動作1周期にかかる時間が長くなってしまうという問題があった。   However, conventionally, there has been a problem that the time required for one cycle of the operation becomes longer due to the additional time for executing the preliminary operation.

本発明は、上記に鑑みてなされたものであって、複数の回路が略同じ動作を順次に行う場合に、各回路の動作開始を遅らせることなく、各回路の動作条件を略同じにすることを可能にすることができる信号処理装置、光電変換素子、画像読取装置、画像形成装置及び制御方法を提供することを目的とする。   The present invention has been made in view of the above, and when a plurality of circuits sequentially perform substantially the same operation, the operation conditions of each circuit are made substantially the same without delaying the start of operation of each circuit. It is an object of the present invention to provide a signal processing device, a photoelectric conversion element, an image reading device, an image forming device, and a control method that can realize the above.

上述した課題を解決し、目的を達成するために、本発明は、複数の回路が同じ動作を順次に行うことにより、入力信号に対する処理を行って信号を出力する信号処理部と、前記信号処理部を初期化する初期化部と、を有し、前記信号処理部は、2番目以降に動作する前記回路が動作を開始する前の動作状態と同じ動作状態になる予備動作を、前記初期化部が当該信号処理部を初期化し終えるまでであり、且つ最初に動作する前記回路が動作を開始する前に行うことを特徴とする。 To solve the above problems and achieve the object, the present invention is, by performing the operation a plurality of circuits same sequentially, a signal processing unit for outputting a signal by performing processing on the input signal, the signal has an initialization unit for initializing the processing unit, wherein the signal processing unit, a preliminary operation of the circuit which operates the second or later becomes the same operating conditions and operation state before the start of the operation, the It is performed until the initialization unit finishes initializing the signal processing unit and before the circuit that operates first starts operating.

本発明によれば、複数の回路が略同じ動作を順次に行う場合に、各回路の動作開始を遅らせることなく、各回路の動作条件を略同じにすることを可能にすることができるという効果を奏する。   ADVANTAGE OF THE INVENTION According to this invention, when a several circuit performs substantially the same operation | movement sequentially, it is possible to make the operating conditions of each circuit substantially the same, without delaying the start of operation of each circuit. To play.

図1は、実施形態にかかる信号処理装置の構成例を示すブロック図である。FIG. 1 is a block diagram illustrating a configuration example of a signal processing device according to the embodiment. 図2は、信号処理装置の比較例としての動作を示すタイミングチャートである。FIG. 2 is a timing chart illustrating an operation of the signal processing device as a comparative example. 図3は、信号処理装置の実施例としての動作を示すタイミングチャートである。FIG. 3 is a timing chart showing the operation of the signal processing device as an embodiment. 図4は、実施形態にかかる光電変換素子の構成例を示すブロック図である。FIG. 4 is a block diagram illustrating a configuration example of the photoelectric conversion element according to the embodiment. 図5は、図4に示した変換処理部の構成例を示す図である。FIG. 5 is a diagram illustrating a configuration example of the conversion processing unit illustrated in FIG. 図6は、光電変換素子の第1動作例を示すタイミングチャートである。FIG. 6 is a timing chart showing a first operation example of the photoelectric conversion element. 図7は、光電変換素子の第2動作例を示すタイミングチャートである。FIG. 7 is a timing chart showing a second operation example of the photoelectric conversion element. 図8は、光電変換素子の第3動作例を示すタイミングチャートである。FIG. 8 is a timing chart showing a third operation example of the photoelectric conversion element. 図9は、光電変換素子の第4動作例を示すタイミングチャートである。FIG. 9 is a timing chart illustrating a fourth operation example of the photoelectric conversion element. 図10は、光電変換素子の第5動作例を示すタイミングチャートである。FIG. 10 is a timing chart illustrating a fifth operation example of the photoelectric conversion element. 図11は、変換処理部が有する画素部の変形例を示す図である。FIG. 11 is a diagram illustrating a modification of the pixel unit included in the conversion processing unit. 図12は、変換処理部の変形例を備えた光電変換素子の動作例を示すタイミングチャートである。FIG. 12 is a timing chart illustrating an operation example of a photoelectric conversion element including a modification of the conversion processing unit. 図13は、光電変換素子を有する画像読取装置を備えた画像形成装置の概要を示す図である。FIG. 13 is a diagram illustrating an outline of an image forming apparatus including an image reading device having a photoelectric conversion element.

以下に添付図面を参照して、実施形態にかかる信号処理装置についてまず説明する。図1は、実施形態にかかる信号処理装置1の構成例を示すブロック図である。信号処理装置1は、例えば信号処理部2及び初期化部3を有する。   Hereinafter, a signal processing device according to an embodiment will be described first with reference to the accompanying drawings. FIG. 1 is a block diagram illustrating a configuration example of a signal processing device 1 according to the embodiment. The signal processing device 1 includes, for example, a signal processing unit 2 and an initialization unit 3.

信号処理部2は、処理を行う複数(例えば3つ以上)の回路を備え、複数の回路が略同じ動作を順次に行うことにより、入力信号に対する処理を行って信号を出力する。初期化部3は、信号処理部2が入力信号に対して処理を行う前に、信号処理部2を初期化する。また、信号処理部2は、2番目以降に動作する回路が動作を開始する前の動作状態と略同じ動作状態になる予備動作を、初期化部3が当該信号処理部2を初期化し終えるまでであり、且つ最初に動作する回路が動作を開始する前に行うようにされている。   The signal processing unit 2 includes a plurality of (for example, three or more) circuits for performing processing, and the plurality of circuits sequentially perform substantially the same operation to perform processing on an input signal and output a signal. The initialization unit 3 initializes the signal processing unit 2 before the signal processing unit 2 processes the input signal. Further, the signal processing unit 2 performs a preparatory operation in which the operation state of the second and subsequent circuits is substantially the same as the operation state before starting operation until the initialization unit 3 finishes initializing the signal processing unit 2. And is performed before the first operating circuit starts operating.

図2は、信号処理装置1の比較例としての動作を示すタイミングチャートである。図2に示した比較例としての動作では、信号処理装置1は、信号処理部2が入力信号を処理する前に、初期化部3が信号処理部2を初期化する。例えば、初期化部3は、信号処理部2に対して制御信号等を送ることにより、信号処理部2の入力信号線の初期化を行う(期間t1)。   FIG. 2 is a timing chart illustrating an operation of the signal processing device 1 as a comparative example. In the operation as the comparative example illustrated in FIG. 2, in the signal processing device 1, the initialization unit 3 initializes the signal processing unit 2 before the signal processing unit 2 processes the input signal. For example, the initialization unit 3 initializes an input signal line of the signal processing unit 2 by sending a control signal or the like to the signal processing unit 2 (period t1).

信号処理部2は、各回路が入力信号を順次に処理する前に、各回路それぞれの動作開始時の動作条件を揃えるために、例えば入力信号線に擬似信号を入れる等して予備動作を行う(期間t2)。これにより、最初の入力信号Input(1)を処理する回路と、入力信号Input(2)以降を処理する各回路の動作開始時の動作条件が揃うため、順次に動作する各回路が差異のない信号処理を行うことができる。   Before each circuit sequentially processes an input signal, the signal processing unit 2 performs a preliminary operation by, for example, inputting a pseudo signal to an input signal line or the like in order to equalize operating conditions at the start of operation of each circuit. (Period t2). Accordingly, the operation conditions at the start of the operation of the circuit that processes the first input signal Input (1) and the circuits that process the input signal Input (2) and thereafter are the same, so that there is no difference between the circuits that operate sequentially. Signal processing can be performed.

しかしながら、図2に示した比較例としての動作では、初期化期間及び信号処理期間に対して、予備動作を行う期間が追加されているため、入力信号に対する信号処理開始(期間t3〜)が遅れてしまっている。   However, in the operation as the comparative example shown in FIG. 2, since the period for performing the preliminary operation is added to the initialization period and the signal processing period, the start of the signal processing for the input signal (period t3 to) is delayed. I have.

図3は、信号処理装置1の実施例としての動作を示すタイミングチャートである。図3に示した実施例としての動作では、信号処理部2は、2番目以降に動作する回路が動作を開始する前の動作状態と略同じ動作状態になる予備動作を、初期化部3が当該信号処理部2を初期化し終えるまでであり、且つ最初に動作する回路が動作を開始する前に行う。例えば、信号処理装置1は、初期化動作時の入力信号線の状態を擬似信号として信号処理部2が信号処理を行うことにより、初期化動作と予備動作を同時に行っている。これにより、信号処理装置1は、信号処理開始(期間t3〜)を遅らせることなく、各回路の動作条件を略同じにすることができる。   FIG. 3 is a timing chart showing an operation of the signal processing device 1 as an embodiment. In the operation of the embodiment shown in FIG. 3, the signal processing unit 2 performs a preliminary operation in which the operation state of the second and subsequent circuits is almost the same as the operation state before the operation starts, and the initialization unit 3 performs the preliminary operation. This is performed until the initialization of the signal processing unit 2 is completed, and before the circuit that operates first starts operating. For example, the signal processing device 1 performs the initialization operation and the preliminary operation at the same time by the signal processing unit 2 performing signal processing using the state of the input signal line at the time of the initialization operation as a pseudo signal. Accordingly, the signal processing device 1 can make the operating conditions of each circuit substantially the same without delaying the start of the signal processing (period t3).

次に、実施形態にかかる信号処理装置の一例である光電変換素子10について説明する。図4は、実施形態にかかる光電変換素子10の構成例を示すブロック図である。光電変換素子10は、例えば一括露光方式のCMOSカラーリニアセンサであり、変換処理部12、タイミング制御部(Timing Generator:TG)14、パラレルシリアル変換部(PS)16及びLVDS18を有する。   Next, the photoelectric conversion element 10 as an example of the signal processing device according to the embodiment will be described. FIG. 4 is a block diagram illustrating a configuration example of the photoelectric conversion element 10 according to the embodiment. The photoelectric conversion element 10 is, for example, a CMOS color linear sensor of a collective exposure method, and includes a conversion processing unit 12, a timing control unit (Timing Generator: TG) 14, a parallel-serial conversion unit (PS) 16, and an LVDS 18.

変換処理部12は、受光するRGBの光の色毎に一方向(例えば原稿の主走査方向)に配列された複数の画素120(図5を用いて後述)を備え、RGBの色毎に光電変換を行い、色毎の画像データを主走査方向のデジタルデータとしてパラレルに出力する。   The conversion processing unit 12 includes a plurality of pixels 120 (described later with reference to FIG. 5) arranged in one direction (for example, the main scanning direction of the document) for each color of the received RGB light. Conversion is performed, and image data for each color is output in parallel as digital data in the main scanning direction.

タイミング制御部14は、変換処理部12及びパラレルシリアル変換部16の動作タイミング等を制御する制御部である。パラレルシリアル変換部16は、変換処理部12がパラレルに出力したデジタルデータをシリアルデータに変換し、LVDS18に対して出力する。LVDS18は、パラレルシリアル変換部16から入力されたシリアルデータを低電圧差動シリアル信号に変換し、後段に対して出力する。   The timing control unit 14 is a control unit that controls operation timing and the like of the conversion processing unit 12 and the parallel-serial conversion unit 16. The parallel-serial conversion unit 16 converts the digital data output in parallel by the conversion processing unit 12 into serial data, and outputs the serial data to the LVDS 18. The LVDS 18 converts the serial data input from the parallel-to-serial conversion unit 16 into a low-voltage differential serial signal, and outputs it to a subsequent stage.

図5は、図4に示した変換処理部12の構成例を示す図である。図5に示すように、変換処理部12は、主走査方向にn個の画素120が配列され、副走査方向にはRed,Green,Blueの色毎に計3ラインが配列されている。変換処理部12には、その他の制御信号等も含まれている。   FIG. 5 is a diagram illustrating a configuration example of the conversion processing unit 12 illustrated in FIG. As shown in FIG. 5, in the conversion processing unit 12, n pixels 120 are arranged in the main scanning direction, and a total of three lines are arranged in the sub-scanning direction for each color of Red, Green, and Blue. The conversion processing unit 12 also includes other control signals and the like.

全ての画素120は、共通の露光時間で電荷を蓄積して電圧に変換し、スイッチ素子SL、CS_*(*:R/G/B)を介してアナログメモリ(蓄積容量)122に画素信号を保持する。以下、画素120、スイッチ素子SL、CS_*、SW、及びアナログメモリ122によって構成される部分を、光電変換した結果を出力する1つの画素部と記す。画素部は、略同じ動作を順次に行うことによってそれぞれ光電変換した結果を出力する。   All the pixels 120 accumulate charges in a common exposure time, convert the charges into a voltage, and transfer pixel signals to an analog memory (storage capacitor) 122 via the switch elements SL and CS_ * (*: R / G / B). Hold. Hereinafter, a portion including the pixel 120, the switch elements SL, CS_ *, SW, and the analog memory 122 is referred to as one pixel unit that outputs a result of the photoelectric conversion. The pixel unit outputs the result of the photoelectric conversion by performing substantially the same operation sequentially.

変換処理部12は、例えば3つの画素120(図5では上からRed、Green、Blueの3画素)を含む3つの画素部が1つのカラムを構成している。各画素部は、カラム毎に共通の信号線Vsigを介してPGA(Programable Gain Amp)124に接続されている。各アナログメモリ122が蓄積した電荷(画素信号)は、カラム毎に信号線Vsigを介してRed、Green、Blueの順に(時分割により)読み出され、PGA124に入力される。PGA124は、基準電圧Vrefaを基準にして入力された信号を増幅させる。   In the conversion processing unit 12, three pixel portions including, for example, three pixels 120 (in FIG. 5, three pixels of Red, Green, and Blue) form one column. Each pixel unit is connected to a PGA (Programmable Gain Amp) 124 via a common signal line Vsig for each column. The electric charge (pixel signal) accumulated in each analog memory 122 is read out (by time division) in the order of Red, Green, and Blue via the signal line Vsig for each column, and is input to the PGA 124. The PGA 124 amplifies the input signal based on the reference voltage Vrefa.

各PGA124は、A/D変換器(ADC)126に接続されている。A/D変換器126は、上側基準電圧Vrefp及び下側基準電圧Vrefnを基準にして、PGA124が増幅させた信号をA/D変換して出力する。以下、カラム毎に設けられたPGA124及びA/D変換器126を、信号処理部と記すことがある。信号処理部は、画素部が出力した信号を処理する。   Each PGA 124 is connected to an A / D converter (ADC) 126. The A / D converter 126 A / D converts the signal amplified by the PGA 124 based on the upper reference voltage Vrefp and the lower reference voltage Vrefn, and outputs the signal. Hereinafter, the PGA 124 and the A / D converter 126 provided for each column may be referred to as a signal processing unit. The signal processing unit processes a signal output from the pixel unit.

なお、タイミング制御部14は、スイッチ素子CR等を制御することにより、アナログメモリ122及び信号線Vsigの電圧を所定の電圧VCRに初期化する制御を行う。   Note that the timing control unit 14 performs control to initialize the voltage of the analog memory 122 and the signal line Vsig to a predetermined voltage VCR by controlling the switch element CR and the like.

図6は、光電変換素子10の第1動作例を示すタイミングチャートである。光電変換素子10は、まず期間t1にスイッチ素子SL、及びスイッチ素子CS_*を一斉にONにすることにより、各画素120から画素信号を各アナログメモリ122にそれぞれ蓄積させる。また、光電変換素子10は、同時にスイッチ素子CRをONにすることにより、後の信号読み出しに先駆けて信号線Vsigの初期化を行う。信号線Vsigは、初期化電圧VCRに接続されているため、電位がVCRに収束していく。   FIG. 6 is a timing chart illustrating a first operation example of the photoelectric conversion element 10. The photoelectric conversion element 10 stores the pixel signals from the respective pixels 120 in the respective analog memories 122 by simultaneously turning on the switch elements SL and CS_ * simultaneously during the period t1. Also, the photoelectric conversion element 10 initializes the signal line Vsig prior to subsequent signal reading by turning on the switch element CR at the same time. Since the signal line Vsig is connected to the initialization voltage VCR, the potential converges on the VCR.

光電変換素子10は、アナログメモリ122に画素信号を転送した後、期間t2において、スイッチ素子SL、及びスイッチ素子CS_*を一斉にOFF、スイッチ素子SWをONにする。このとき、スイッチングノイズ等によって、信号線Vsigに電位変動が発生する。この電位変動は、スイッチ素子CRがONにされていないと、そのまま保持され、読み出し開始時の電圧をシフトさせることになる。よって、読み出し時の電圧(図6におけるVr)に誤差が生じてしまう。そのため、光電変換素子10は、スイッチ素子CRを期間t1から継続してONにすることにより、信号線Vsigの電位をVCRに収束させる。   After transferring the pixel signal to the analog memory 122, the photoelectric conversion element 10 simultaneously turns off the switch element SL and the switch element CS_ * and turns on the switch element SW in the period t2. At this time, potential fluctuation occurs in the signal line Vsig due to switching noise or the like. If the switching element CR is not turned ON, this potential fluctuation is maintained as it is, and the voltage at the time of starting reading is shifted. Therefore, an error occurs in the voltage at the time of reading (Vr in FIG. 6). Therefore, the photoelectric conversion element 10 converges the potential of the signal line Vsig to VCR by turning on the switch element CR continuously from the period t1.

このように、光電変換素子10の第1動作例では、期間t2がスイッチングノイズの安定期間となっている。つまり、読み出し前の信号線Vsigの電位をVCRに収束させる時間が必要となっている。光電変換素子10は、信号線Vsigの電位が収束すると、期間t3において予備動作を実行する。   As described above, in the first operation example of the photoelectric conversion element 10, the period t2 is a stable period of the switching noise. That is, it is necessary to allow time for the potential of the signal line Vsig before reading to converge to the VCR. When the potential of the signal line Vsig converges, the photoelectric conversion element 10 performs a preliminary operation in the period t3.

期間t3においては、例えばスイッチ素子CS_*がOFFのままの無効な画素信号がPGA124により増幅され、A/D変換器126によってA/D変換される。その後、光電変換素子10は、スイッチ素子CS_*をONにして、画素信号の増幅及びA/D変換を信号処理部が行う。   In the period t3, for example, an invalid pixel signal in which the switch element CS_ * remains OFF is amplified by the PGA 124 and A / D converted by the A / D converter 126. Thereafter, in the photoelectric conversion element 10, the signal processing unit performs amplification and A / D conversion of the pixel signal by turning on the switch element CS_ *.

これにより、期間t4〜t6においてR,G,Bの画素信号がそれぞれ信号処理部に入力される直前の状態が略同じにされ、基準電圧Vrefa/p/nの変動の条件が略等しくなる。ただし、光電変換素子10の第1動作例では、予備動作期間としての期間t3が設けられていることにより、光電変換素子10が画像を読取る場合の1ライン周期が期間t3分延びている。   As a result, the states immediately before the R, G, and B pixel signals are respectively input to the signal processing units during the periods t4 to t6 are made substantially the same, and the conditions of the fluctuation of the reference voltage Vrefa / p / n become substantially equal. However, in the first operation example of the photoelectric conversion element 10, since the period t3 as the preliminary operation period is provided, the one-line cycle when the photoelectric conversion element 10 reads an image is extended by the period t3.

図7は、光電変換素子10の第2動作例を示すタイミングチャートである。光電変換素子10は、第2動作例において、期間t2のスイッチングノイズの安定期間中のVsigの電圧を、無効な画素信号としてPGA124に入力して増幅させ、A/D変換器126によってA/D変換を行う予備動作を実行している。予備動作においては、PGA124へ入力される電圧がVCRへの収束中の電圧でも問題とならない。   FIG. 7 is a timing chart illustrating a second operation example of the photoelectric conversion element 10. In the second operation example, the photoelectric conversion element 10 inputs the voltage of Vsig during the stable period of the switching noise in the period t2 to the PGA 124 as an invalid pixel signal and amplifies the voltage, and the A / D converter 126 performs A / D conversion. A preliminary operation for performing the conversion is being performed. In the preparatory operation, there is no problem even if the voltage input to the PGA 124 is converging to the VCR.

このように、光電変換素子10の第2動作例では、第1動作例に設けられていた予備動作期間(t3)における予備動作を期間t2において実施することになり、画素部毎にPGA124及びA/D変換器126が行う処理が遅れることが防止されるとともに、画素部毎に動作条件が揃えられている。   As described above, in the second operation example of the photoelectric conversion element 10, the preparatory operation in the preparatory operation period (t3) provided in the first operation example is performed in the period t2, and the PGAs 124 and A are provided for each pixel unit. The processing performed by the / D converter 126 is prevented from being delayed, and the operating conditions are aligned for each pixel unit.

図8は、光電変換素子10の第3動作例を示すタイミングチャートである。光電変換素子10は、第2動作例においては、予備動作期間中にはスイッチ素子CRを継続してONにし、信号線Vsigの電圧を初期化していた。光電変換素子10は、第3動作例においては、期間t2の開始直後にはスイッチ素子CRをOFFとし、各画素信号の信号処理時と同じタイミングで期間t2内にスイッチ素子CRをONにする。   FIG. 8 is a timing chart illustrating a third operation example of the photoelectric conversion element 10. In the second operation example, the photoelectric conversion element 10 continuously turns on the switch element CR during the preliminary operation period to initialize the voltage of the signal line Vsig. In the third operation example, the photoelectric conversion element 10 turns off the switch element CR immediately after the start of the period t2, and turns on the switch element CR within the period t2 at the same timing as the signal processing of each pixel signal.

これにより、光電変換素子10は、画素部を初期化するスイッチ素子(トランジスタ)の動作を揃えることができ、スイッチングノイズ等の条件も揃えることができる。つまり、光電変換素子10の各回路の動作開始を遅らせることなく、各回路の動作条件を略同じにすることができる。   Thereby, in the photoelectric conversion element 10, the operation of the switch element (transistor) for initializing the pixel portion can be made uniform, and the conditions such as switching noise can be made uniform. That is, the operation conditions of each circuit can be made substantially the same without delaying the start of operation of each circuit of the photoelectric conversion element 10.

図9は、光電変換素子10の第4動作例を示すタイミングチャートである。光電変換素子10の特性により、スイッチ素子CRによる初期化動作の収束時間が早い場合には、信号処理部の処理前の期間(t2)が短くてもよい。従って、期間t4〜t6においてR,G,Bの各色で画素信号が入力される直前の状態が同一となる基準電圧Vrefa/p/nの変動の範囲内で、予備動作期間が短くされてもよい。   FIG. 9 is a timing chart illustrating a fourth operation example of the photoelectric conversion element 10. When the convergence time of the initialization operation by the switch element CR is short due to the characteristics of the photoelectric conversion element 10, the period (t2) before the processing by the signal processing unit may be short. Therefore, even if the preliminary operation period is shortened within the range of the variation of the reference voltage Vrefa / p / n in which the state immediately before the pixel signals are input in the respective colors of R, G, and B during the period t4 to t6 is the same. Good.

予備動作期間は、例えばA/D変換器126が巡回型のA/D変換器である場合、変換bit数が減らされることによって巡回数が減らされて短縮される。予備動作における信号は、A/D変換器126の変換bit数が少なくても問題とならない。   For example, when the A / D converter 126 is a cyclic A / D converter, the preliminary operation period is reduced by reducing the number of conversion bits, thereby reducing the number of cycles. The signal in the preliminary operation does not matter even if the number of conversion bits of the A / D converter 126 is small.

図10は、光電変換素子10の第5動作例を示すタイミングチャートである。光電変換素子10は、第5動作例において、期間t1でのアナログメモリ122への各画素信号の蓄積時に信号処理部が予備動作を行う。信号線Vsigは、期間t1終了時にONするスイッチ素子とOFFするスイッチ素子とによってスイッチングノイズの影響が相殺されると、初期化動作における電位変動が少なくなる。   FIG. 10 is a timing chart illustrating a fifth operation example of the photoelectric conversion element 10. In the photoelectric conversion element 10, in the fifth operation example, the signal processing unit performs a preliminary operation when each pixel signal is accumulated in the analog memory 122 in the period t1. When the influence of the switching noise on the signal line Vsig at the end of the period t1 is canceled by the switch element that is turned on and the switch element that is turned off, the potential fluctuation in the initialization operation is reduced.

具体的には、スイッチ素子SL、CS_*のOFFによるスイッチングノイズと、スイッチ素子SWのONによるスイッチングノイズとが互いに逆極性であるため、スイッチングノイズが相殺されるように各スイッチ素子のトランジスタサイズやゲート電圧が設定されている。そして、期間t1後の電位変動が小さくされると、期間t4/t5/t6に読み出し開始前の特性が揃い、且つ書込み動作と予備動作が同時に行われることによりさらなる高速化が可能となる。   More specifically, since the switching noise caused by turning off the switch elements SL and CS_ * and the switching noise caused by turning on the switch element SW have opposite polarities, the transistor size and the transistor size of each switch element are set so that the switching noise is canceled. Gate voltage is set. When the potential fluctuation after the period t1 is reduced, the characteristics before the start of the reading are uniform in the period t4 / t5 / t6, and the writing operation and the preparatory operation are performed at the same time, so that the speed can be further increased.

次に、変換処理部12の変形例について説明する。図11は、変換処理部12が有する画素部の変形例を示す図である。画素部の変形例は、上述した画素部に対して、スイッチ素子SG、SNが追加された構成となっている。スイッチ素子SGは、アナログメモリ122とGNDとの間に設けられている。スイッチ素子SNは、アナログメモリ122と電位端子Vnとの間に設けられている。   Next, a modified example of the conversion processing unit 12 will be described. FIG. 11 is a diagram illustrating a modification of the pixel unit included in the conversion processing unit 12. The modified example of the pixel portion has a configuration in which switch elements SG and SN are added to the above-described pixel portion. The switch element SG is provided between the analog memory 122 and GND. The switch element SN is provided between the analog memory 122 and the potential terminal Vn.

電位端子Vnは、信号処理部の電源、GND又は基準電圧とは分離されており、信号処理部とは無関係な電位が付与されている。電位端子Vnの電位は、アナログメモリ122に画素部からの画素信号の書込み時に電流が流れるような電位である。   The potential terminal Vn is separated from the power supply, GND or reference voltage of the signal processing unit, and is given a potential unrelated to the signal processing unit. The potential of the potential terminal Vn is such that a current flows when a pixel signal is written from the pixel portion to the analog memory 122.

図12は、変換処理部12の変形例を備えた光電変換素子10の動作例を示すタイミングチャートである。変換処理部12の変形例を備えた光電変換素子10は、期間t1の書込み時にはスイッチ素子SNをON、スイッチ素子SGをOFFとし、信号処理部とは無関係な電位(電位端子Vn)を基準とする。   FIG. 12 is a timing chart illustrating an operation example of the photoelectric conversion element 10 including a modification of the conversion processing unit 12. The photoelectric conversion element 10 provided with the modification of the conversion processing unit 12 turns on the switch element SN and turns off the switch element SG at the time of writing in the period t1, and uses a potential (potential terminal Vn) irrelevant to the signal processing unit as a reference. I do.

そして、光電変換素子10は、書込み終了後にはGND基準、又は電位端子Vnを基準として、アナログメモリ122からの画素信号の読み出しを行う。図12に示した動作例では、光電変換素子10は、スイッチ素子SGをON、スイッチ素子SNをOFFにすることにより、アナログメモリ122の基準をGNDに切り替えている。   After completion of the writing, the photoelectric conversion element 10 reads the pixel signal from the analog memory 122 on the basis of the GND or the potential terminal Vn. In the operation example shown in FIG. 12, the photoelectric conversion element 10 switches the reference of the analog memory 122 to GND by turning on the switch element SG and turning off the switch element SN.

これにより、変換処理部12の変形例を備えた光電変換素子10は、予備動作時の信号処理部のノイズがGNDを介してアナログメモリ122に伝搬することを防止することができるので、アナログメモリ122が保持する電圧に誤差が発生することを防止することができる。   Accordingly, the photoelectric conversion element 10 having the modification of the conversion processing unit 12 can prevent the noise of the signal processing unit at the time of the preliminary operation from being transmitted to the analog memory 122 via the GND, and therefore, the analog memory It is possible to prevent an error from occurring in the voltage held by 122.

次に、実施形態にかかる画像読取装置を備えた画像形成装置について説明する。図13は、光電変換素子10を有する画像読取装置60を備えた画像形成装置50の概要を示す図である。画像形成装置50は、画像読取装置60と画像形成部70とを有する例えば複写機やMFP(Multifunction Peripheral)などである。   Next, an image forming apparatus including the image reading device according to the embodiment will be described. FIG. 13 is a diagram illustrating an outline of an image forming apparatus 50 including an image reading device 60 having the photoelectric conversion element 10. The image forming apparatus 50 is, for example, a copying machine or an MFP (Multifunction Peripheral) having the image reading device 60 and the image forming unit 70.

画像読取装置60は、例えば光電変換素子10、LEDドライバ(LED_DRV)600及びLED602を有する。LEDドライバ600は、タイミング制御部(TG)14が出力するライン同期信号などに同期して、LED602を駆動する。LED602は、原稿に対して光を照射する。光電変換素子10は、ライン同期信号などに同期して、原稿からの反射光を受光して複数の画素部が電荷を発生させて蓄積を開始する。そして、光電変換素子10は、パラレルシリアル変換等を行った後に、画像データを画像形成部70に対して出力する。   The image reading device 60 includes, for example, the photoelectric conversion element 10, an LED driver (LED_DRV) 600, and an LED 602. The LED driver 600 drives the LED 602 in synchronization with a line synchronization signal or the like output from the timing control unit (TG) 14. The LED 602 irradiates the document with light. The photoelectric conversion element 10 receives reflected light from a document in synchronization with a line synchronization signal or the like, and a plurality of pixel units generate electric charges to start accumulation. Then, the photoelectric conversion element 10 outputs image data to the image forming unit 70 after performing parallel-serial conversion or the like.

画像形成部70は、装置処理部80とプリンタエンジン82とを有し、装置処理部80とプリンタエンジン82とがインターフェイス(I/F)84を介して接続されている。   The image forming unit 70 has a device processing unit 80 and a printer engine 82, and the device processing unit 80 and the printer engine 82 are connected via an interface (I / F) 84.

装置処理部80は、LVDS800、画像処理部802及びCPU804を有する。CPU804は、光電変換素子10などの画像形成装置50を構成する各部を制御する。また、CPU804(又はタイミング制御部14)は、各画素部が受光量に応じて電荷を発生させることを略同時に開始するよう制御する。   The device processing unit 80 includes an LVDS 800, an image processing unit 802, and a CPU 804. The CPU 804 controls each unit configuring the image forming apparatus 50 such as the photoelectric conversion element 10. Further, the CPU 804 (or the timing control unit 14) controls each pixel unit to start generating electric charges according to the amount of received light substantially simultaneously.

光電変換素子10は、LVDS800に対して例えば画像読取装置60が読取った画像の画像データ、ライン同期信号及び伝送クロックなどを出力する。LVDS800は、受入れた画像データ、ライン同期信号及び伝送クロックなどをパラレル10ビットデータに変換する。画像処理部802は、変換された10ビットデータを用いて画像処理を行い、画像データなどをプリンタエンジン82に対して出力する。プリンタエンジン82は、受入れた画像データを用いて印刷を行う。   The photoelectric conversion element 10 outputs to the LVDS 800, for example, image data of an image read by the image reading device 60, a line synchronization signal, a transmission clock, and the like. The LVDS 800 converts received image data, a line synchronization signal, a transmission clock, and the like into parallel 10-bit data. The image processing unit 802 performs image processing using the converted 10-bit data, and outputs image data and the like to the printer engine 82. The printer engine 82 performs printing using the received image data.

1 信号処理装置
2 信号処理部
3 初期化部
10 光電変換素子
12 変換処理部
14 タイミング制御部(制御部)
16 パラレルシリアル変換部
50 画像形成装置
60 画像読取装置
70 画像形成部
120 画素
122 アナログメモリ(蓄積容量)
124 PGA
126 A/D変換器
REFERENCE SIGNS LIST 1 signal processing device 2 signal processing unit 3 initialization unit 10 photoelectric conversion element 12 conversion processing unit 14 timing control unit (control unit)
16 parallel-serial conversion unit 50 image forming device 60 image reading device 70 image forming unit 120 pixels 122 analog memory (storage capacity)
124 PGA
126 A / D converter

特開2016−019055号公報JP-A-2006-019055

Claims (9)

複数の回路が同じ動作を順次に行うことにより、入力信号に対する処理を行って信号を出力する信号処理部と、
前記信号処理部を初期化する初期化部と、
を有し、
前記信号処理部は、
2番目以降に動作する前記回路が動作を開始する前の動作状態と同じ動作状態になる予備動作を、前記初期化部が当該信号処理部を初期化し終えるまでであり、且つ最初に動作する前記回路が動作を開始する前に行うこと
を特徴とする信号処理装置。
By multiple circuit performs successively the same operation, a signal processing unit for outputting a signal by performing processing on the input signal,
An initialization unit for initializing the signal processing unit;
Has,
The signal processing unit,
The preliminary operation consisting in the same operating state and the operating state before the circuit operating the second and subsequent starts operation, the initialization unit is up to finish initializing the signal processing unit, and operates initially A signal processing device that performs the operation before the circuit starts operating.
じ動作を順次に行うことによってそれぞれ光電変換した結果を出力する複数の画素部と、
複数の前記画素部が出力した信号を前記画素部単位で順次に処理する信号処理動作を行うと共に、2番目以降に動作する前記画素部が動作を開始する前の動作状態と同じ動作状態になる予備動作を、複数の前記画素部それぞれが初期化され終わるまでであり、且つ最初に動作する前記画素部が動作を開始する前に行う信号処理部と、
を有することを特徴とする光電変換素子。
A plurality of pixel unit for outputting a result of converting each photoelectric by performing the same operation successively,
A plurality of signal in the pixel portion is output performs signal processing operations for processing successively by the pixel unit basis, the same operating state and the operating state of before the pixel portion for operating the second and subsequent starts operating A preliminary processing, a signal processing unit that performs until each of the plurality of pixel units is initialized, and before the pixel unit that operates first starts operating.
A photoelectric conversion element comprising:
複数の前記画素部は、
光電変換した結果を電荷として蓄積する蓄積容量をそれぞれ備え、
前記蓄積容量それぞれが蓄積する電荷を信号線に転送することによって複数の前記画素部それぞれを初期化するよう制御する制御部をさらに有すること
を特徴とする請求項2に記載の光電変換素子。
The plurality of pixel units include:
It has storage capacitors for storing the results of photoelectric conversion as electric charges, respectively.
The photoelectric conversion element according to claim 2, further comprising: a control unit configured to control each of the plurality of pixel units to be initialized by transferring a charge stored in each of the storage capacitors to a signal line.
前記予備動作の期間は、前記画素部毎の前記信号処理動作の期間よりも短いこと
を特徴とする請求項3に記載の光電変換素子。
The photoelectric conversion element according to claim 3, wherein a period of the preliminary operation is shorter than a period of the signal processing operation for each of the pixel units.
前記信号処理部は、
前記制御部が複数の前記画素部から前記蓄積容量にそれぞれ電荷を転送させ、前記蓄積容量それぞれが蓄積した電荷を信号線に転送させる間に、前記予備動作を行うこと
を特徴とする請求項3又は4に記載の光電変換素子。
The signal processing unit,
4. The preparatory operation is performed while the control unit transfers charges from the plurality of pixel units to the storage capacitors, and transfers the charges stored in the storage capacitors to the signal lines. Or the photoelectric conversion element according to 4.
前記制御部は、
前記信号処理部が前記予備動作を行っている間には、前記信号処理部の電源、GND又は基準電圧とは分離された電位が付与された前記蓄積容量それぞれに複数の前記画素部から電荷を転送させること
を特徴とする請求項3乃至5のいずれか1項に記載の光電変換素子。
The control unit includes:
While the signal processing unit is performing the preliminary operation, electric charges from a plurality of the pixel units are supplied to each of the storage capacitors to which a potential separated from a power supply, GND, or a reference voltage of the signal processing unit is applied. The photoelectric conversion element according to any one of claims 3 to 5, wherein the photoelectric conversion element is transferred.
請求項2乃至6のいずれか1項に記載の光電変換素子
を有することを特徴とする画像読取装置。
An image reading apparatus comprising the photoelectric conversion element according to claim 2.
請求項7に記載の画像読取装置と、
前記画像読取装置の出力に基づいて画像を形成する画像形成部と
を有することを特徴とする画像形成装置。
An image reading device according to claim 7,
An image forming unit that forms an image based on an output of the image reading device.
複数の回路が同じ動作を順次に行うことにより、入力信号に対する処理を行って信号を出力する信号処理部を初期化させる工程と、
2番目以降に動作する前記回路が動作を開始する前の動作状態と同じ動作状態になる予備動作を、前記信号処理部を初期化し終えるまでであり、且つ最初に動作する前記回路が動作を開始する前に行わせる工程と、
を含む制御方法。
By multiple circuit performs successively the same operation, a step of initializing a signal processing unit for outputting a signal by performing processing on the input signal,
The preliminary operation of the circuit which operates the second or later becomes the same operating conditions and operation state before the start of the operation, and in the signal processing unit until after initializing, and first the circuit operating in the operation Steps to be performed before starting,
Control method including:
JP2016081990A 2016-04-15 2016-04-15 Signal processing device, photoelectric conversion element, image reading device, image forming device, and control method Expired - Fee Related JP6662165B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016081990A JP6662165B2 (en) 2016-04-15 2016-04-15 Signal processing device, photoelectric conversion element, image reading device, image forming device, and control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016081990A JP6662165B2 (en) 2016-04-15 2016-04-15 Signal processing device, photoelectric conversion element, image reading device, image forming device, and control method

Publications (2)

Publication Number Publication Date
JP2017192092A JP2017192092A (en) 2017-10-19
JP6662165B2 true JP6662165B2 (en) 2020-03-11

Family

ID=60086163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016081990A Expired - Fee Related JP6662165B2 (en) 2016-04-15 2016-04-15 Signal processing device, photoelectric conversion element, image reading device, image forming device, and control method

Country Status (1)

Country Link
JP (1) JP6662165B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7314752B2 (en) * 2019-09-30 2023-07-26 株式会社リコー PHOTOELECTRIC CONVERSION ELEMENT, READING DEVICE, IMAGE PROCESSING DEVICE, AND METHOD FOR MANUFACTURING PHOTOELECTRIC CONVERSION ELEMENT

Also Published As

Publication number Publication date
JP2017192092A (en) 2017-10-19

Similar Documents

Publication Publication Date Title
US11019293B2 (en) Photoelectric conversion element, image reading device, image forming apparatus, and signal control method
US9429470B2 (en) Opto-electronic converter, image reading device, and image forming apparatus
US9628654B2 (en) Processing device, image reading device, image forming apparatus, and processing method
JP6225682B2 (en) Image sensor, image reading apparatus, and image forming apparatus
US8130295B2 (en) Analog-to-digital converter, solid-state image pickup device, and camera system
JP5067011B2 (en) Solid-state imaging device, imaging device, electronic equipment
US20190289163A1 (en) Photoelectric conversion device, image reading apparatus, image forming apparatus, and method of photoelectric conversion
CN103001642B (en) A/D converter and solid state image pickup device
TWI399088B (en) Data processor, solid-state imaging device, imaging device, and electronic device
US20090278969A1 (en) Solid-state image pickup device and camera system
JP5704939B2 (en) Imaging device
WO2011004583A1 (en) Solid-state image capturing device, and driving method
US10728483B2 (en) Comparator with correlated double sampling scheme, CMOS image sensor including the same, and operating method thereof
JP6053398B2 (en) Imaging device driving method, imaging system driving method, imaging device, and imaging system
JP2008118634A (en) Data processing device, solid-state imaging device, imaging device, electronic device
CN102754429B (en) Solid-state imaging device and AD conversion method
US8339495B2 (en) Solid-state image pickup apparatus and method for driving solid-state image pickup apparatus
JP6662165B2 (en) Signal processing device, photoelectric conversion element, image reading device, image forming device, and control method
JP2011160046A (en) Solid-state imaging apparatus and method for driving the same
JP6676983B2 (en) Photoelectric conversion element, image reading device, image forming device, and image reading method
US20130342744A1 (en) Solid-state imaging device, method of driving the same, and electronic apparatus
WO2017158678A1 (en) Ad converter and image sensor
JP6728798B2 (en) Imaging device, image reading device, image forming device, and imaging method
JP6551487B2 (en) Image sensor, image reading apparatus, and image forming apparatus
JP2019169989A (en) Image pickup device, image reading apparatus, and image forming apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200127

R151 Written notification of patent or utility model registration

Ref document number: 6662165

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees