Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6663544B2 - 固体撮像素子 - Google Patents
[go: Go Back, main page]

JP6663544B2 - 固体撮像素子 - Google Patents

固体撮像素子 Download PDF

Info

Publication number
JP6663544B2
JP6663544B2 JP2019549847A JP2019549847A JP6663544B2 JP 6663544 B2 JP6663544 B2 JP 6663544B2 JP 2019549847 A JP2019549847 A JP 2019549847A JP 2019549847 A JP2019549847 A JP 2019549847A JP 6663544 B2 JP6663544 B2 JP 6663544B2
Authority
JP
Japan
Prior art keywords
transistor
capacitance
imaging device
solid
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019549847A
Other languages
English (en)
Other versions
JPWO2019087472A1 (ja
Inventor
篤親 丹羽
篤親 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2019087472A1 publication Critical patent/JPWO2019087472A1/ja
Application granted granted Critical
Publication of JP6663544B2 publication Critical patent/JP6663544B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/47—Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/51—Control of the gain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/707—Pixels for event detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8027—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本技術は、固体撮像素子に関する。詳しくは、アドレスイベントを検出する固体撮像素子に関する。
従来より、垂直同期信号などの同期信号に同期して画像データ（フレーム）を撮像する同期型の固体撮像素子が撮像装置などにおいて用いられている。この一般的な同期型の固体撮像素子では、同期信号の周期（例えば、１／６０秒）ごとにしか画像データを取得することができないため、交通やロボットなどに関する分野において、より高速な処理が要求された場合に対応することが困難になる。そこで、画素の光量が閾値を超えた旨をイベントとしてリアルタイムに検出するアドレスイベント検出回路を画素毎に設けた非同期型の固体撮像素子が提案されている（例えば、特許文献１参照。）。このアドレスイベント検出回路には、ループ状に接続された２つのＮ型トランジスタを含む電流電圧変換回路が設けられ、その回路によってフォトダイオードからの光電流が電圧信号に変換される。
特表２０１６−５３３１４０号公報
上述の非同期型の固体撮像素子では、同期型の固体撮像素子よりも遥かに高速にデータを生成して出力することができる。このため、例えば、交通分野において、人や障害物を画像認識する処理を高速に実行して、安全性を向上させることができる。しかしながら、電流電圧変換回路内の２つのＮ型トランジスタがループ状に接続されているため、このループ状の回路が負帰還回路となり、一定の条件下で電圧信号が発振するおそれがある。このように、上述の従来技術では、電流電圧変換回路が不安定になるという問題がある。
本技術はこのような状況に鑑みて生み出されたものであり、光電流を電圧信号に変換する固体撮像素子において、電流電圧変換回路の安定性を向上させることを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、入射光を光電変換して光電流を生成するフォトダイオードと、前記光電流を電圧信号に変換してゲートから出力する変換トランジスタと、所定の定電流を前記ゲートに接続された出力信号線に供給する電流源トランジスタと、前記出力信号線からの前記所定の定電流に応じた一定の電圧を前記変換トランジスタのソースに供給する電圧供給トランジスタと、前記変換トランジスタの前記ゲートと前記ソースとの間に接続された容量とを具備する固体撮像素子である。これにより、出力信号の位相遅れが補償されるという作用をもたらす。
また、この第１の側面において、前記電圧供給トランジスタのゲートは、前記変換トランジスタのソースと入力信号線を介して接続され、前記容量は、前記入力信号線と前記出力信号線との間の配線間容量であってもよい。これにより、配線間容量によって出力信号の位相遅れが補償されるという作用をもたらす。
また、この第１の側面において、前記入力信号線と前記出力信号線とは互いに異なる配線層に配線されてもよい。これにより、異なる配線層に配線された信号線間に容量が生じるという作用をもたらす。
また、この第１の側面において、前記入力信号線と前記出力信号線とは同一の配線層に配線されてもよい。これにより、同一の配線層に配線された信号線間に容量が生じるという作用をもたらす。
また、この第１の側面において、前記容量は、トランジスタのゲート容量であってもよい。これにより、トランジスタのゲート容量によって出力信号の位相遅れが補償されるという作用をもたらす。
また、この第１の側面において、前記電圧信号を補正するバッファと、前記補正された電圧信号のレベルを低減する減算器と、前記低減された電圧信号を量子化する量子化器と
をさらに具備し、前記フォトダイオードは、検出チップに積層された受光チップに設けられ、前記量子化器は、前記受光チップに積層された検出チップに設けられてもよい。これにより、受光チップと検出チップとに回路が分散して配置されるという作用をもたらす。
また、この第１の側面において、前記変換トランジスタ、前記電流源トランジスタ、前記電圧供給トランジスタおよび前記容量は、前記検出チップに設けられてもよい。これにより、検出チップにおいて電流が電圧に変換されるという作用をもたらす。
また、この第１の側面において、前記変換トランジスタおよび前記電圧供給トランジスタは、Ｎ型トランジスタであり、前記電流源トランジスタは、Ｐ型トランジスタであり、前記変換トランジスタ、前記電圧供給トランジスタおよび前記容量は、前記受光チップに設けられ、前記電流源トランジスタは、前記検出チップに設けられてもよい。これにより、Ｎ型トランジスタのみが受光チップに配置されるという作用をもたらす。
また、この第１の側面において、前記減算器は、前記バッファの出力端子に一端が接続された第１容量と、前記第１容量の他端に入力端子が接続されたインバータと、前記インバータに並列に接続された第２容量とを備え、前記容量および前記第２容量のそれぞれの容量値は、前記第１容量よりも小さいものであってもよい。これにより、電圧信号が減算されるという作用をもたらす。
また、この第１の側面において、前記バッファおよび前記第１容量は、前記受光チップに設けられ、前記インバータおよび前記第２容量は、前記検出チップに設けられてもよい。これにより、減算器内の素子が受光チップと検出チップとに分散して配置されるという作用をもたらす。
また、この第１の側面において、前記バッファおよび前記減算器は、前記検出チップに設けられてもよい。これにより、バッファおよび減算器の分、受光チップの回路規模が削減されるという作用をもたらす。
また、この第１の側面において、前記バッファは、前記受光チップに設けられ、前記減算器は、前記検出チップに設けられてもよい。これにより、バッファおよび減算器が受光チップと検出チップとに分散して配置されるという作用をもたらす。
また、この第１の側面において、前記受光チップおよび前記検出チップの間に設けられたシールドをさらに具備することもできる。これにより、電磁ノイズが低減されるという作用をもたらす。
本技術によれば、光電流を電圧信号に変換する固体撮像素子において、電流電圧変換回路の安定性を向上させることができるという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術の第１の実施の形態における撮像装置の一構成例を示すブロック図である。 本技術の第１の実施の形態における固体撮像素子の積層構造の一例を示す図である。 本技術の第１の実施の形態における受光チップの平面図の一例である。 本技術の第１の実施の形態における検出チップの平面図の一例である。 本技術の第１の実施の形態におけるアドレスイベント検出部の平面図の一例である。 本技術の第１の実施の形態におけるアドレスイベント検出回路の一構成例を示すブロック図である。 本技術の第１の実施の形態における電流電圧変換回路の一構成例を示す回路図である。 本技術の第１の実施の形態におけるループ回路のボーデ線図の一例である。 本技術の第１の実施の形態における減算器および量子化器の一構成例を示す回路図である。 本技術の第１の実施の形態における受光チップおよび検出チップのそれぞれに設けられる回路の一例を示す図である。 本技術の第２の実施の形態における電流電圧変換回路の一構成例を示す回路図である。 本技術の第２の実施の形態における電流電圧変換回路の配線レイアウトの一例を示す図である。 本技術の第３の実施の形態における電流電圧変換回路の配線レイアウトの一例を示す図である。 本技術の第４の実施の形態における電流電圧変換回路の一構成例を示す回路図である。 本技術の第４の実施の形態における電流電圧変換回路の配線レイアウトの一例を示す図である。 本技術の第５の実施の形態における電流電圧変換回路の一構成例を示す回路図である。 本技術の第６の実施の形態における受光チップおよび検出チップのそれぞれに設けられる回路の一例を示す図である。 本技術の第７の実施の形態における受光チップおよび検出チップのそれぞれに設けられる回路の一例を示す図である。 本技術の第８の実施の形態における受光チップおよび検出チップのそれぞれに設けられる回路の一例を示す図である。 車両制御システムの概略的な構成例を示すブロック図である。 撮像部の設置位置の一例を示す説明図である。
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（容量としてコンデンサを設けた例）
２．第２の実施の形態（容量として配線間容量を設けた例）
３．第３の実施の形態（容量として、同一の配線層に配線した信号線間の配線間容量を設けた例）
４．第４の実施の形態（容量としてトランジスタのゲート容量を設けた例）
５．第５の実施の形態（容量とＮ型トランジスタとを受光チップに設けた例）
６．第６の実施の形態（容量と２つのコンデンサとを受光チップおよび検出チップに分散して配置した例）
７．第７の実施の形態（容量を含む電流電圧変換回路を受光チップに設けた例）
８．第８の実施の形態（容量を含む電流電圧変換回路とバッファとを受光チップに設けた例）
９．移動体への応用例
＜１．第１の実施の形態＞
［撮像装置の構成例］
図１は、本技術の第１の実施の形態における撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、画像データを撮像するものであり、撮像レンズ１１０、固体撮像素子２００、記録部１２０および制御部１３０を備える。撮像装置１００としては、産業用ロボットに搭載されるカメラや、車載カメラなどが想定される。
撮像レンズ１１０は、入射光を集光して固体撮像素子２００に導くものである。固体撮像素子２００は、入射光を光電変換して画像データを撮像するものである。この固体撮像素子２００は、撮像した画像データに対して、画像認識処理などの所定の信号処理を画像データに対して実行し、その処理後のデータを記録部１２０に信号線２０９を介して出力する。
記録部１２０は、固体撮像素子２００からのデータを記録するものである。制御部１３０は、固体撮像素子２００を制御して画像データを撮像させるものである。
［固体撮像素子の構成例］
図２は、本技術の第１の実施の形態における固体撮像素子２００の積層構造の一例を示す図である。この固体撮像素子２００は、検出チップ２０２と、その検出チップ２０２に積層された受光チップ２０１とを備える。これらのチップは、ビアなどにより接合される。なお、ビアの他、Ｃｕ−Ｃｕ接合やバンプにより接合することもできる。
図３は、本技術の第１の実施の形態における受光チップ２０１の平面図の一例である。受光チップ２０１には、受光部２２０と、ビア配置部２１１、２１２および２１３とが設けられる。
ビア配置部２１１、２１２および２１３には、検出チップ２０２と接続されるビアが配置される。また、受光部２２０には、二次元格子状に複数のフォトダイオード２２１が配列される。フォトダイオード２２１は、入射光を光電変換して光電流を生成するものである。これらのフォトダイオード２２１のそれぞれには、行アドレスおよび列アドレスからなる画素アドレスが割り当てられ、画素として扱われる。
図４は、本技術の第１の実施の形態における検出チップ２０２の平面図の一例である。この検出チップ２０２には、ビア配置部２３１、２３２および２３３と、信号処理回路２４０と、行駆動回路２５１と、列駆動回路２５２と、アドレスイベント検出部２６０とが設けられる。ビア配置部２３１、２３２および２３３には、受光チップ２０１と接続されるビアが配置される。
アドレスイベント検出部２６０は、複数のフォトダイオード２２１のそれぞれの光電流から検出信号を生成して信号処理回路２４０に出力するものである。この検出信号は、入射光の光量が所定の閾値を超えた旨をアドレスイベントとして検出したか否かを示す１ビットの信号である。
行駆動回路２５１は、行アドレスを選択して、その行アドレスに対応する検出信号をアドレスイベント検出部２６０に出力させるものである。
列駆動回路２５２は、列アドレスを選択して、その列アドレスに対応する検出信号をアドレスイベント検出部２６０に出力させるものである。
信号処理回路２４０は、アドレスイベント検出部２６０からの検出信号に対して所定の信号処理を実行するものである。この信号処理回路２４０は、検出信号を画素信号として二次元格子状に配列し、画素毎に１ビットの情報を有する画像データを取得する。そして、信号処理回路２４０は、その画像データに対して画像認識処理などの信号処理を実行する。
図５は、本技術の第１の実施の形態におけるアドレスイベント検出部２６０の平面図の一例である。このアドレスイベント検出部２６０には、二次元格子状に複数のアドレスイベント検出回路３００が配列される。アドレスイベント検出回路３００のそれぞれには画素アドレスが割り当てられ、同一アドレスのフォトダイオード２２１と接続される。
アドレスイベント検出回路３００は、対応するフォトダイオード２２１からの光電流に応じた電圧信号を量子化して検出信号として出力するものである。
［アドレスイベント検出回路の構成例］
図６は、本技術の第１の実施の形態におけるアドレスイベント検出回路３００の一構成例を示すブロック図である。このアドレスイベント検出回路３００は、電流電圧変換回路３１０、バッファ３２０、減算器３３０、量子化器３４０および転送回路３５０を備える。
電流電圧変換回路３１０は、対応するフォトダイオード２２１からの光電流を電圧信号に変換するものである。この電流電圧変換回路３１０は、電圧信号をバッファ３２０に供給する。
バッファ３２０は、電流電圧変換回路３１０からの電圧信号を補正するものである。このバッファ３２０は、補正後の電圧信号を減算器３３０に出力する。
減算器３３０は、行駆動回路２５１からの行駆動信号に従ってバッファ３２０からの電圧信号のレベルを低下させるものである。この減算器３３０は、低下後の電圧信号を量子化器３４０に供給する。
量子化器３４０は、減算器３３０からの電圧信号をデジタル信号に量子化して検出信号として転送回路３５０に出力するものである。
転送回路３５０は、列駆動回路２５２からの列駆動信号に従って、検出信号を量子化器３４０から信号処理回路２４０に転送するものである。
［電流電圧変換回路の構成例］
図７は、本技術の第１の実施の形態における電流電圧変換回路３１０の一構成例を示す回路図である。この電流電圧変換回路３１０は、変換トランジスタ３１１、コンデンサ３１２、電流源トランジスタ３１３および電圧供給トランジスタ３１４を備える。変換トランジスタ３１１および電圧供給トランジスタ３１４として、例えば、Ｎ型のＭＯＳ（Metal-Oxide-Semiconductor）トランジスタが用いられる。また、電流源トランジスタ３１３として、例えば、Ｐ型のＭＯＳトランジスタが用いられる。
変換トランジスタ３１１は、対応するフォトダイオード２２１からの光電流Ｉｉｎを電圧信号Ｖｏｕｔに変換してゲートから出力するものである。この変換トランジスタ３１１のソースは、入力信号線３１５を介してフォトダイオード２２１のカソードと電圧供給トランジスタ３１４のゲートとに接続される。また、変換トランジスタ３１１のドレインは電源に接続され、ゲートは、出力信号線３１６を介して電流源トランジスタ３１３のドレインと電圧供給トランジスタ３１４のドレインと、バッファ３２０の入力端子とに接続される。
電流源トランジスタ３１３は、所定の定電流を出力信号線３１６に供給するものである。この電流源トランジスタ３１３のゲートには所定のバイアス電流Ｖｂｉａｓが印加される。ソースは電源に接続され、ドレインは出力信号線３１６に接続される。
電圧供給トランジスタ３１４は、出力信号線３１６からの定電流に応じた一定の電圧を入力信号線３１５を介して変換トランジスタ３１１のソースに供給するものである。これにより、変換トランジスタ３１１のソース電圧は、一定電圧に固定される。したがって、光が入射した際に、変換トランジスタ３１１のゲート−ソース間電圧が光電流に応じて上昇し、電圧信号Ｖｏｕｔのレベルが上昇する。
コンデンサ３１２の両端は、入力信号線３１５および出力信号線３１６を介して変換トランジスタ３１１のゲートとソースとに接続される。コンデンサ３１２は、電圧信号Ｖｏｕｔの位相遅れを補償する容量として機能する。なお、コンデンサ３１２の他、後述するように配線間容量やトランジスタなどの容量素子を容量として用いることもできる。なお、コンデンサ３１２は、特許請求の範囲に記載の容量の一例である。
上述のように、変換トランジスタ３１１と電圧供給トランジスタ３１４とがループ状に接続されているため、このループ回路は、所定の条件下において負帰還回路となり、電圧信号Ｖｏｕｔが発振するおそれがある。ループ回路が不安定になると、入射光が誤検出されることがあるため、安定性を向上させることが望ましい。
変換トランジスタ３１１および電圧供給トランジスタ３１４からなるループ回路の開ループ伝達関数Ｔｏｐｅｎ（ｓ）は、次の式により表される。
Figure 0006663544
 上式において、ｇｍは、変換トランジスタ３１１の相互コンダクタンスであり、Ｇｍは、電圧供給トランジスタ３１４の相互コンダクタンスである。Ｒ０は、ループ回路の出力抵抗であり、ｓは複素数である。Ｃｐｄは、変換トランジスタ３１１のソース側の容量であり、Ｃ０は、変換トランジスタ３１１のゲート容量である。相互コンダクタンスの単位は、例えば、ジーメンス（Ｓ）であり、抵抗の単位は、例えば、オーム（Ω）である。また、容量の単位は、例えば、ファラッド（Ｆ）である。
式１より、開ループ伝達関数は、２次となるが、伝達関数が無限大となるときの、その関数の根である極は光の照度に依存して変化する。このとき、仮に、センサのダイナミックレンジの仕様が１２０デシベル（ｄＢ）であった場合には、変換トランジスタ３１１が、閾値未満で動作する（すなわち、弱反転動作する）ため、極の位置も６桁ほど移動する。
図８は、本技術の第１の実施の形態におけるループ回路のボーデ線図の一例である。ボード線図は、式１に例示したような伝達関数から得られる周波数ごとのゲインおよび位相をプロットした図であり、ゲインの特性を表すゲイン線図と位相の特性を表す位相線図とからなる。同図におけるａは、式１に基づいて生成されたボーデ線図のうちゲイン線図であり、同図におけるｂは、ボーデ線図のうち位相線図である。また、同図におけるａの縦軸は、ループ回路のゲインを示し、横軸は周波数を示す。同図におけるｂの縦軸は位相を示し、横軸は周波数を示す。
そして、一点鎖線の曲線は、比較的照度の高いときの特性を示し、実線の曲線は、照度が中程度のときの特性を示す。点線の曲線は、比較的照度が低いときの特性を示す。ボーデ線図より、低照度および高照度においては極分離が十分なされており安定な系となっている。一方、中照度においては２極が近接することにより、位相余裕が３０度程度まで悪化する。ここで、位相余裕は、ループ回路のゲインが０デシベル（ｄＢ）となる周波数に対応する位相と−１８０度との差を示し、この位相余裕が大きいほど安定性が高いと評価される。このように、２次系で、かつ、極配置が照度により大きく変化する場合には、想定されるユースケース全域における安定性を考慮する必要が出てくる。２次系では、式１に例示したような２次関数の伝達関数の根（極）が２つとなり、それらが接近すると、位相余裕が小さくなり、不安定になる傾向がある。
ループ回路を安定させるには、次の２つの方法が考えられる。１つ目は、フォトダイオード２２１のカソード端子側の極を十分に高域に配置しておき、低照度から高照度のいずれの照度下においても、そのカソード端子側が主要極となるように設計しておく方法である。このためには反転増幅器を構成する電流源トランジスタ３１３のバイアス電流を増やし、式１中のＲ０を低下させる必要がある。この方法では、バイアス電流の増大により、消費電力が増加してしまう。一例として、ボーデ線図において、ループ回路の出力端子側の極が数１０キロヘルツ（ｋＨｚ）付近にあるのに対して高照度下のカソード端子側の極は数メガヘルツ（ＭＨｚ）付近まで移動する。このため、全照度下で十分な極分離をしようとすると反転増幅器側のバイアス電流を１０００倍程度増やす必要が出てくる。多くの場合において、これほどの消費電力増大は許容されないものと思われる。
２つ目は、図７に例示したように、容量（コンデンサ３１２など）を設ける方法である。容量を設けたループ回路の開ループ利得を考慮した伝達関数は、その容量の容量値ＣＣが出力端子に付く寄生容量よりも小さいことを仮定して、次の式により表される。
Figure 0006663544
また、ＣＣとＣ０との間には、次の関係式が成立するものとする。この関係は、設計上、妥当な仮定である。
ＣＣ＜＜Ｃ０ ・・・式３
式２より、容量の追加によってｇｍ／Ｃｃの位置にゼロ点ができていることが分かる。このゼロ点の位置はｇｍに比例し、照度に依存する。このため、対応する照度依存の極(すなわち、ｇｍ／Ｃｐｄ＋Ｃｃの極)との関係を加味し、容量値ＣＣとＣｐｄ＋Ｃｃとが大きく乖離しない値にＣＣを設計することにより、全照度条件下において安定性を確保することができる。なお、容量値Ｃｃは、Ｃｐｄ／３乃至Ｃｐｄ／２の範囲内とすることが好ましい。
一方、容量の追加によるデメリットとしては、フォトダイオード２２１から見て並列に容量が追加される形となるため応答速度が低下することがあげられ、また、小信号特性以上に深刻となり得る問題としてスルーレートが挙げられる。この問題に関し、フォトダイオード２２１のカソード端子は、仮想接地点のため、動作中は常に一定電位に保たれるのに対して、ループ回路の出力端子側は照度に対して対数応答を示す。仮に高照度から低照度への変化が生じた場合には、出力端子は電圧が低下する方向に変化する。このときの急峻な変化は光電流をＩｐｈｏｔｏとして、Ｉｐｈｏｔｏ／Ｃｃで決まるスルーレートの制限を受けることになり、フォトダイオード２２１の感度もしくは暗所の光量によっては極から決まる応答速度より大幅に応答が遅くなる可能性がある。
したがって、特性改善にはもともとのフォトダイオード２２１の容量を可能な限り削減しておき、必要最小限の容量を用いて安定性を確保することが重要となる。容量値ＣＣに必要な大きさとしては、画素サイズに比例する形になるものの、０．１乃至１０フェムトファラッド（ｆＦ）程度である。
［減算器および量子化器の構成例］
図９は、本技術の第１の実施の形態における減算器３３０および量子化器３４０の一構成例を示す回路図である。減算器３３０は、コンデンサ３３１および３３３と、インバータ３３２と、スイッチ３３４とを備える。また、量子化器３４０は、コンパレータ３４１を備える。
コンデンサ３３１の一端は、バッファ３２０の出力端子に接続され、他端は、インバータ３３２の入力端子に接続される。コンデンサ３３３は、インバータ３３２に並列に接続される。スイッチ３３４は、コンデンサ３３３の両端を接続する経路を行駆動信号に従って開閉するものである。
インバータ３３２は、コンデンサ３３１を介して入力された電圧信号を反転するものである。このインバータ３３２は反転した信号をコンパレータ３４１の非反転入力端子（＋）に出力する。
スイッチ３３４をオンした際にコンデンサ３３１のバッファ３２０側に電圧Ｖｉｎｉｔが入力され、その逆側は仮想接地端子となる。この仮想接地端子の電位を便宜上、ゼロとする。このとき、コンデンサ３３１に蓄積されている電荷Ｑｉｎｉｔは、コンデンサ３３１の容量値をＣ１とすると、次の式により表される。一方、コンデンサ３３３の両端は、短絡されているため、その蓄積電荷はゼロとなる。
Ｑｉｎｉｔ＝Ｃ１×Ｖｉｎｉｔ ・・・式４
次に、スイッチ３３４がオフされて、コンデンサ３３１のバッファ３２０側の電圧が変化してＶａｆｔｅｒになった場合を考えると、コンデンサ３３１に蓄積される電荷Ｑａｆｔｅｒは、次の式により表される。
Ｑａｆｔｅｒ＝Ｃ１×Ｖａｆｔｅｒ ・・・式５
一方、コンデンサ３３３に蓄積される電荷Ｑ２は、コンデンサ３３３の容量値をＣ２とし、出力電圧をＶｏｕｔとすると、次の式により表される。
Ｑ２＝-Ｃ２×Ｖｏｕｔ ・・・式６
このとき、コンデンサ３３１および３３３の総電荷量は変化しないため、次の式が成立する。
Ｑｉｎｉｔ＝Ｑａｆｔｅｒ＋Ｑ２ ・・式７
式７に式４乃至式６を代入して変形すると、次の式が得られる。
Ｖｏｕｔ＝−（Ｃ１／Ｃ２）×（Ｖａｆｔｅｒ−Ｖｉｎｉｔ）・・・式８
式８は、電圧信号の減算動作を表し、減算結果の利得はＣ１／Ｃ２となる。通常、利得を最大化することが望まれるため、容量値Ｃ１を大きく、容量値Ｃ２を小さく設計することが好ましい。一方、Ｃ２が小さすぎると、ｋＴＣノイズが増大し、ノイズ特性が悪化するおそれがあるため、Ｃ２の容量削減は、ノイズを許容することができる範囲内に制限される。また、画素ごとに減算器３３０を含むアドレスイベント検出回路３００が搭載されるため、容量値Ｃ１やＣ２には、面積上の制約がある。容量値Ｃｃと同様に容量値Ｃ１とＣ２とに関しても画素サイズに比例する形でとり得る範囲が変わるものの通常の設計において例えば、容量値Ｃ１は、２０乃至２００フェムトファラッド（ｆＦ）の値に設定される。容量値Ｃ２は、１乃至２０フェムトファラッド（ｆＦ）の値に設定される。
コンパレータ３４１は、減算器３３０からの電圧信号と、反転入力端子（−）に印加された所定の閾値電圧Ｖｔｈとを比較するものである。コンパレータ３４１は、比較結果を示す信号を検出信号として転送回路３５０に出力する。
なお、容量素子としてコンデンサ３３１および３３３を設けているが、これらの代わりに配線容量や、トランジスタなどを設けることもできる。また、コンデンサ３３１は、特許請求の範囲における第１容量の一例であり、コンデンサ３３３は、特許請求の範囲における第２容量の一例である。
また、容量値Ｃ１の容量素子と容量値Ｃ２の容量素子とのそれぞれの種類は、相対精度が特性に影響を与えるために、同一であることが望ましい。一方、容量値ＣＣの容量素子と容量値Ｃ１およびＣ２の容量素子とのそれぞれの種類は異なるものであってもよい。例えば、容量値ＣＣの容量素子として配線間容量を用い、容量値Ｃ１およびＣ２の容量素子としてコンデンサを用いてもよい。
図１０は、本技術の第１の実施の形態における受光チップ２０１および検出チップ２０２のそれぞれに設けられる回路の一例を示す図である。受光チップ２０１には、フォトダイオード２２１が配置され、検出チップ２０２には、電流電圧変換回路３１０、バッファ３２０、減算器３３０および量子化器３４０が配置される。
電流電圧変換回路３１０内のコンデンサ３１２の容量値ＣＣと、減算器３３０内のコンデンサ３３１および３３３のそれぞれの容量値Ｃ１およびＣ２とは、次の式のいずれかを満たすことが望ましい。
ＣＣ＜Ｃ２＜Ｃ１
Ｃ２＜ＣＣ＜Ｃ１
このように、本技術の第１の実施の形態では、変換トランジスタ３１１のゲートとソースとの間にコンデンサ３１２を接続したため、電圧信号の位相遅れを補償することができる。これにより、変換トランジスタ３１１を設けた電流電圧変換回路３１０の安定性を向上させることができる。
＜２．第２の実施の形態＞
上述の第１の実施の形態では、電流電圧変換回路３１０においてコンデンサ３１２を容量として用いていたが、コンデンサ３１２は実装面積が他の容量素子と比較して大きいため、固体撮像素子２００全体の実装面積が増大するおそれがある。この第２の実施の形態の電流電圧変換回路３１０は、配線間容量を用いる点において第１の実施の形態と異なる。
図１１は、本技術の第２の実施の形態における電流電圧変換回路３１０の一構成例を示す回路図である。この第２の実施の形態の電流電圧変換回路３１０は、コンデンサ３１２の代わりに配線間容量３１７を備える点において第１の実施の形態と異なる。
図１２は、本技術の第２の実施の形態における電流電圧変換回路３１０の配線レイアウトの一例を示す図である。同図において、電流源トランジスタ３１３は、省略されている。
また、入力信号線３１５と出力信号線３１６とは、異なる配線層に配線される。例えば、検出チップ２０２から受光チップ２０１への方向を上方向として、積層された２つの配線層のうち下側に出力信号線３１６が配線され、その上側に入力信号線３１５が配線される。なお、入力信号線３１５および出力信号線３１６の上下関係は、逆であってもよい。
そして、入力信号線３１５と出力信号線３１６との一部は、交差している。この交差部分において、入力信号線３１５および出力信号線３１６は、検出チップ２０２のチップ面に平行な所定方向に沿って配線され、これらの信号線の間の配線間容量３１７が容量として用いられる。容量値ＣＣは、その交差部分の長さにより決定される。例えば、交差部分の長さは、２００ナノメートル（ｎｍ）以上に設定される。
このように、本技術の第２の実施の形態では、配線間容量３１７を用いるため、コンデンサ３１２を用いる場合と比較して、固体撮像素子２００の実装面積を削減することができる。
＜３．第３の実施の形態＞
上述の第２の実施の形態では、電流電圧変換回路３１０において、積層された２つの配線層のそれぞれに配線された入力信号線３１５と出力信号線３１６との間の配線間容量３１７を用いていた。しかし、２つの配線層を積層する必要があるため、積層しない場合と比較して製造工数が増大するおそれがある。この第３の実施の形態の電流電圧変換回路３１０は、同一の配線層に入力信号線３１５および出力信号線３１６を配線する点において第２の実施の形態と異なる。
図１３は、本技術の第３の実施の形態における電流電圧変換回路３１０の配線レイアウトの一例を示す図である。この第３の実施の形態の電流電圧変換回路３１０は、同一の配線層に入力信号線３１５および出力信号線３１６が配線される点において第２の実施の形態と異なる。例えば、入力信号線３１５と出力信号線３１６とが並走して配線され、出力信号線３１６の方が入力信号線３１５より長く、入力信号線３１５を囲むように配線される。
このように、本技術の第３の実施の形態では、入力信号線３１５と出力信号線３１６とを同一の配線層に配線するため、積層した２つの配線層に配線する場合と比較して配線層の製造工数を削減することができる。
＜４．第４の実施の形態＞
上述の第１の実施の形態では、電流電圧変換回路３１０においてコンデンサ３１２を容量として用いていたが、コンデンサ３１２は実装面積が他の容量素子と比較して大きいため、固体撮像素子２００全体の実装面積が増大するおそれがある。この第４の実施の形態の電流電圧変換回路３１０は、トランジスタのゲート容量を用いる点において第１の実施の形態と異なる。
図１４は、本技術の第４の実施の形態における電流電圧変換回路３１０の一構成例を示す回路図である。この第４の実施の形態の電流電圧変換回路３１０は、コンデンサ３１２の代わりにトランジスタ３１８を備える点において第１の実施の形態と異なる。
トランジスタ３１８として、例えば、Ｎ型のＭＯＳトランジスタが用いられる。このトランジスタ３１８のゲートは、入力信号線３１５に接続される。また、トランジスタ３１８のソースおよびドレインは、出力信号線３１６に接続される。このトランジスタ３１８のゲート容量が、位相を補償する容量として機能する。
図１５は、本技術の第４の実施の形態における電流電圧変換回路３１０の配線レイアウトの一例を示す図である。入力信号線３１５は、リーク電流により特性が劣化するおそれがあるため、トランジスタ３１８のゲートに接続される。一方、出力信号線３１６は、トランジスタ３１８のソースおよびドレインに接続される。
このように、本技術の第４の実施の形態では、トランジスタ３１８のゲート容量を容量として用いるため、コンデンサを用いる場合と比較して、固体撮像素子２００の実装面積を削減することができる。
＜５．第５の実施の形態＞
上述の第１の実施の形態では、電流電圧変換回路３１０の全てを検出チップ２０２に配置していたが、画素数の増大に伴って、検出チップ２０２内の回路の回路規模が増大するおそれがある。この第５の実施の形態の固体撮像素子２００は、電流電圧変換回路３１０の一部の回路を受光チップ２０１に設けた点において第１の実施の形態と異なる。
図１６は、本技術の第１の実施の形態の変形例における受光チップ２０１および検出チップ２０２のそれぞれに設けられる回路の一例を示す回路図である。同図に例示するように、受光チップ２０１には、フォトダイオード２２１に加えて、Ｎ型の変換トランジスタ３１１および電圧供給トランジスタ３１４とコンデンサ３１２とがさらに設けられる。一方、検出チップ２０２には、Ｐ型の電流源トランジスタ３１３と、その後段の回路とが設けられる。
Ｎ型の変換トランジスタ３１１および電圧供給トランジスタ３１４とコンデンサ３１２とを受光チップ２０１に配置することにより、それらの素子の分、検出チップ２０２の回路規模を削減することができる。また、受光チップ２０１内のトランジスタをＮ型のみにすることにより、Ｎ型トランジスタおよびＰ型トランジスタを混在させる場合と比較して、トランジスタを形成する際の工程数を削減することができる。これにより、受光チップ２０１の製造コストを削減することができる。
なお、第５の実施の形態においても、第２、第３の実施の形態と同様に配線間容量を用いることができる。また、第５の実施の形態においても、第４の実施の形態と同様に、トランジスタのゲート容量を用いることができる。
このように、本技術の第５の実施の形態では、Ｎ型の変換トランジスタ３１１および電圧供給トランジスタ３１４を受光チップ２０１に配置したため、製造コストと検出チップ２０２の回路規模とを削減することができる。
＜６．第６の実施の形態＞
上述の第１の実施の形態では、減算器３３０の全てを検出チップ２０２に配置していたが、画素数の増大に伴って、検出チップ２０２内の回路の回路規模や実装面積が増大するおそれがある。この第６の実施の形態の固体撮像素子２００は、減算器３３０の一部とを受光チップ２０１に設けた点において第１の実施の形態と異なる。
図１７は、本技術の第６の実施の形態における受光チップ２０１および検出チップ２０２のそれぞれに設けられる回路の一例を示す回路図である。
受光チップ２０１には、電流電圧変換回路３１０およびバッファ３２０と、減算器３３０内のコンデンサ３３１とが配置される。
一方、検出チップ２０２には、減算器３３０内のインバータ３３２、コンデンサ３３３およびスイッチ３３４が配置される。
コンデンサ３３１および３３３などのコンデンサは、一般に、トランジスタやダイオードなどと比較して、広い実装面積を要する。コンデンサ３３１とコンデンサ３３３とを受光チップ２０１と検出チップ２０２とに分散して配置することにより、回路全体の実装面積を削減することができる。
なお、第６の実施の形態においても、第２、第３の実施の形態と同様に配線間容量を用いることができる。また、第６の実施の形態においても、第４の実施の形態と同様に、トランジスタのゲート容量を用いることができる。
このように、本技術の第６の実施の形態では、コンデンサ３３１を受光チップ２０１に配置し、コンデンサ３３３を検出チップ２０２に配置したため、それらを同一のチップに設ける場合と比較して、実装面積を削減することができる。
＜７．第７の実施の形態＞
上述の第１の実施の形態では、電流電圧変換回路３１０を検出チップ２０２に配置していたが、画素数の増大に伴って、検出チップ２０２内の回路の回路規模が増大するおそれがある。この第７の実施の形態の固体撮像素子２００は、電流電圧変換回路３１０を受光チップ２０１に設けた点において第１の実施の形態と異なる。
図１８は、本技術の第７の実施の形態における受光チップ２０１および検出チップ２０２のそれぞれに設けられる回路の一例を示す回路図である。
受光チップ２０１には、電流電圧変換回路３１０がさらに設けられる。一方、検出チップ２０２には、バッファ３２０以降の回路が設けられる。
また、受光チップ２０１と検出チップ２０２との間には、シールド４０１が配置される。シールド４０１は、電流電圧変換回路３１０の直下に配置され、電流電圧変換回路３１０とバッファ３２０とを接続する信号線は、そのシールド４０１を貫通して配線される。このシールド４０１として、例えば、電磁シールドが用いられる。シールド４０１の配置により電磁ノイズを抑制することができる。また、シールド４０１の形状は、例えば、円形である。なお、シールド４０１の形状は円形以外であってもよい。
なお、シールド４０１に加えて、量子化器３４０や減算器３３０の直上に、シールドをさらに配置することもできる。また、第７の実施の形態においても、第２、第３の実施の形態と同様に配線間容量を用いることができる。また、第７の実施の形態においても、第４の実施の形態と同様に、トランジスタのゲート容量を用いることができる。
このように、本技術の第７の実施の形態では、電流電圧変換回路３１０を受光チップ２０１に配置したため、その回路を検出チップ２０２に設ける場合と比較して、検出チップ２０２の回路規模を削減することができる。
＜８．第８の実施の形態＞
上述の第７の実施の形態では、バッファ３２０を検出チップ２０２に配置していたが、画素数の増大に伴って、検出チップ２０２内の回路の回路規模が増大するおそれがある。この第８の実施の形態の固体撮像素子２００は、バッファ３２０を受光チップ２０１に設けた点において第７の実施の形態と異なる。
図１９は、本技術の第８の実施の形態における受光チップ２０１および検出チップ２０２のそれぞれに設けられる回路の一例を示す回路図である。
受光チップ２０１には、バッファ３２０がさらに設けられる。一方、検出チップ２０２には、減算器３３０以降の回路が設けられる。
また、シールド４０１は、バッファ３２０の直下に配置され、バッファ３２０と減算器３３０とを接続する信号線は、そのシールド４０１を貫通して配線される。
なお、第８の実施の形態においても、第２、第３の実施の形態と同様に配線間容量用いることができる。また、第８の実施の形態においても、第４の実施の形態と同様に、トランジスタのゲート容量を用いることができる。
また、固体撮像素子２００の積層構造は、第１乃至第８の実施の形態に例示した構成に限定されない。例えば、量子化器３４０以降の回路を検出チップ２０２に配置し、それ以外の回路を受光チップ２０１に配置することもできる。
このように、本技術の第８の実施の形態では、バッファ３２０を受光チップ２０１に配置したため、その回路を検出チップ２０２に設ける場合と比較して、検出チップ２０２の回路規模を削減することができる。
＜９．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図２０は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２０に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２０の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図２１は、撮像部１２０３１の設置位置の例を示す図である。
図２１では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図２１には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、図１の撮像装置１００は、図２０の撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、回路の安定性を向上させて、車両制御システムの信頼性を高くすることができる。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
なお、本技術は以下のような構成もとることができる。
（１）入射光を光電変換して光電流を生成するフォトダイオードと、
前記光電流を電圧信号に変換してゲートから出力する変換トランジスタと、
所定の定電流を前記ゲートに接続された出力信号線に供給する電流源トランジスタと、
前記出力信号線からの前記所定の定電流に応じた一定の電圧を前記変換トランジスタのソースに供給する電圧供給トランジスタと、
前記変換トランジスタの前記ゲートと前記ソースとの間に接続された容量と
を具備する固体撮像素子。
（２）前記電圧供給トランジスタのゲートは、前記変換トランジスタのソースと入力信号線を介して接続され、
前記容量は、前記入力信号線と前記出力信号線との間の配線間容量である
前記（１）記載の固体撮像素子。
（３）前記入力信号線と前記出力信号線とは互いに異なる配線層に配線される
前記（２）記載の固体撮像素子。
（４）前記入力信号線と前記出力信号線とは同一の配線層に配線される
前記（２）記載の固体撮像素子。
（５）前記容量は、トランジスタのゲート容量である
前記（１）記載の固体撮像素子。
（６）前記電圧信号を補正するバッファと、
前記補正された電圧信号のレベルを低減する減算器と、
前記低減された電圧信号を量子化する量子化器と
をさらに具備し、
前記フォトダイオードは、検出チップに積層された受光チップに設けられ、
前記量子化器は、前記受光チップに積層された検出チップに設けられる
前記（１）から（５）のいずれかに記載の固体撮像素子。
（７）前記変換トランジスタ、前記電流源トランジスタ、前記電圧供給トランジスタおよび前記容量は、前記検出チップに設けられる
前記（６）記載の固体撮像素子。
（８）前記変換トランジスタおよび前記電圧供給トランジスタは、Ｎ型トランジスタであり、
前記電流源トランジスタは、Ｐ型トランジスタであり、
前記変換トランジスタ、前記電圧供給トランジスタおよび前記容量は、前記受光チップに設けられ、
前記電流源トランジスタは、前記検出チップに設けられる
前記（６）記載の固体撮像素子。
（９）前記減算器は、
前記バッファの出力端子に一端が接続された第１容量と、
前記第１容量の他端に入力端子が接続されたインバータと、
前記インバータに並列に接続された第２容量と
を備え、
前記容量および前記第２容量のそれぞれの容量値は、前記第１容量よりも小さい
前記（６）記載の固体撮像素子。
（１０）前記バッファおよび前記第１容量は、前記受光チップに設けられ、
前記インバータおよび前記第２容量は、前記検出チップに設けられる
前記（９）記載の固体撮像素子。
（１１）前記バッファおよび前記減算器は、前記検出チップに設けられる
前記（９）記載の固体撮像素子。
（１２）前記バッファは、前記受光チップに設けられ、
前記減算器は、前記検出チップに設けられる
前記（９）記載の固体撮像素子。
（１３）前記受光チップおよび前記検出チップの間に設けられたシールドをさらに具備する
前記（１）から（１２）のいずれかに記載の固体撮像素子。
１００ 撮像装置
１１０ 撮像レンズ
１２０ 記録部
１３０ 制御部
２００ 固体撮像素子
２０１ 受光チップ
２０２ 検出チップ
２１１、２１２、２１３、２３１、２３２、２３３ ビア配置部
２２０ 受光部
２２１ フォトダイオード
２４０ 信号処理回路
２５１ 行駆動回路
２５２ 列駆動回路
２６０ アドレスイベント検出部
３００ アドレスイベント検出回路
３１０ 電流電圧変換回路
３１１ 変換トランジスタ
３１２、３３１、３３３ コンデンサ
３１３ 電流源トランジスタ
３１４ 電圧供給トランジスタ
３１７ 配線間容量
３１８ トランジスタ
３２０ バッファ
３３０ 減算器
３３２ インバータ
３３４ スイッチ
３４０ 量子化器
３４１ コンパレータ
３５０ 転送回路
４０１ シールド
１２０３１ 撮像部

Claims (12)

  1. 入射光を光電変換して光電流を生成するフォトダイオードと、
    前記光電流を電圧信号に変換してゲートから出力する変換トランジスタと、
    所定の定電流を前記ゲートに接続された出力信号線に供給する電流源トランジスタと、
    前記出力信号線からの前記所定の定電流に応じた一定の電圧を前記変換トランジスタのソースに供給する電圧供給トランジスタと、
    前記変換トランジスタの前記ゲートと前記ソースとの間に接続された容量と
    を具備し、
    前記電圧供給トランジスタのゲートは、前記変換トランジスタのソースと入力信号線を介して接続され、
    前記容量は、前記入力信号線と前記出力信号線との間の配線間容量である
    固体撮像素子。
  2. 前記入力信号線と前記出力信号線とは互いに異なる配線層に配線される
    請求項１記載の固体撮像素子。
  3. 前記入力信号線と前記出力信号線とは同一の配線層に配線される
    請求項１記載の固体撮像素子。
  4. 前記容量は、トランジスタのゲート容量である
    請求項１記載の固体撮像素子。
  5. 前記電圧信号を補正するバッファと、
    前記補正された電圧信号のレベルを低減する減算器と、
    前記低減された電圧信号を量子化する量子化器と
    をさらに具備し、
    前記フォトダイオードは、検出チップに積層された受光チップに設けられ、
    前記量子化器は、前記受光チップに積層された検出チップに設けられる
    請求項１記載の固体撮像素子。
  6. 前記変換トランジスタ、前記電流源トランジスタ、前記電圧供給トランジスタおよび前記容量は、前記検出チップに設けられる
    請求項５記載の固体撮像素子。
  7. 前記変換トランジスタおよび前記電圧供給トランジスタは、Ｎ型トランジスタであり、
    前記電流源トランジスタは、Ｐ型トランジスタであり、
    前記変換トランジスタ、前記電圧供給トランジスタおよび前記容量は、前記受光チップに設けられ、
    前記電流源トランジスタは、前記検出チップに設けられる
    請求項５記載の固体撮像素子。
  8. 前記減算器は、
    前記バッファの出力端子に一端が接続された第１容量と、
    前記第１容量の他端に入力端子が接続されたインバータと、
    前記インバータに並列に接続された第２容量と
    を備え、
    前記容量および前記第２容量のそれぞれの容量値は、前記第１容量よりも小さい
    請求項５記載の固体撮像素子。
  9. 前記バッファおよび前記第１容量は、前記受光チップに設けられ、
    前記インバータおよび前記第２容量は、前記検出チップに設けられる
    請求項８記載の固体撮像素子。
  10. 前記バッファおよび前記減算器は、前記検出チップに設けられる
    請求項８記載の固体撮像素子。
  11. 前記バッファは、前記受光チップに設けられ、
    前記減算器は、前記検出チップに設けられる
    請求項８記載の固体撮像素子。
  12. 前記受光チップおよび前記検出チップの間に設けられたシールドをさらに具備する
    請求項８記載の固体撮像素子。
JP2019549847A 2017-10-30 2018-07-18 固体撮像素子 Active JP6663544B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017209046 2017-10-30
JP2017209046 2017-10-30
PCT/JP2018/026802 WO2019087472A1 (ja) 2017-10-30 2018-07-18 固体撮像素子

Publications (2)

Publication Number Publication Date
JPWO2019087472A1 JPWO2019087472A1 (ja) 2020-01-23
JP6663544B2 true JP6663544B2 (ja) 2020-03-11

Family

ID=66295427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019549847A Active JP6663544B2 (ja) 2017-10-30 2018-07-18 固体撮像素子

Country Status (7)

Country Link
US (2) US11245861B2 (ja)
EP (1) EP3576404B1 (ja)
JP (1) JP6663544B2 (ja)
KR (1) KR102181951B1 (ja)
CN (2) CN109729291B (ja)
DE (1) DE112018005710T5 (ja)
WO (1) WO2019087472A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101970273B1 (ko) * 2017-05-24 2019-04-18 포스필 주식회사 충방전 수단을 구비한 전류 계측 장치 및 이를 이용하는 전류 계측 방법
WO2019087472A1 (ja) 2017-10-30 2019-05-09 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
CN119946453A (zh) 2018-03-14 2025-05-06 索尼高级视觉传感股份公司 基于事件的视觉传感器及其制造方法
KR102809465B1 (ko) * 2019-09-04 2025-05-19 소니 어드밴스드 비주얼 센싱 아게 이벤트 기반 비전 센서들에서의 지연 균등화
US12137297B2 (en) 2019-12-02 2024-11-05 Sony Semiconductor Solutions Corporation Imaging devices and imaging apparatuses, and methods for the same
US11095843B2 (en) * 2019-12-02 2021-08-17 Sony Semiconductor Solutions Corporation Imaging devices and imaging apparatuses, and methods for the same
JP2021103842A (ja) * 2019-12-25 2021-07-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
JP7603624B2 (ja) * 2020-01-31 2024-12-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
DE112021000802T5 (de) * 2020-01-31 2022-12-29 Sony Semiconductor Solutions Corporation Festkörper-bildsensor
KR20220139302A (ko) 2020-02-12 2022-10-14 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자 및 촬상 시스템
JP2023040318A (ja) * 2020-02-26 2023-03-23 ソニーセミコンダクタソリューションズ株式会社 撮像回路および撮像装置
ES2962472T3 (es) * 2020-06-26 2024-03-19 Alpsentek Gmbh Sensor de imagen delta con almacenamiento de píxeles digital
CN116530093A (zh) * 2020-10-28 2023-08-01 索尼半导体解决方案公司 固体成像装置和电子设备
EP4260550A1 (en) * 2020-12-11 2023-10-18 Sony Semiconductor Solutions Corporation Photoreceptor module and solid-state imaging device
JP7686402B2 (ja) 2021-02-04 2025-06-02 キヤノン株式会社 光電変換装置、光電変換システム
JP7731702B2 (ja) * 2021-06-10 2025-09-01 キヤノン株式会社 情報処理装置、情報処理方法およびプログラム
CN119100309B (zh) * 2024-09-04 2025-11-04 广东天太机器人有限公司 一种基于同步电机的无人叉车搬运方法及系统

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376813A (en) * 1993-06-02 1994-12-27 California Institute Of Technology Adaptive photoreceptor including adaptive element for long-time-constant continuous adaptation with low offset and insensitivity to light
US6253161B1 (en) * 1997-07-10 2001-06-26 Universite Laval Integrated motion vision sensor
US7459667B1 (en) 2004-09-07 2008-12-02 Sensata Technologies, Inc. Active pixel image sensor with common gate amplifier mode
KR101331982B1 (ko) * 2005-06-03 2013-11-25 우니페르지타에트 취리히 시간 의존적 이미지 데이터를 검출하기 위한 광 어레이
US7791664B1 (en) * 2006-07-20 2010-09-07 Advasense Technologies Ltd. Methods for reading a pixel and for writing to a pixel and a device having pixel reading capabilities and pixel writing capabilities
JP2009164681A (ja) * 2007-12-28 2009-07-23 Nec Electronics Corp 読み出し回路、抵抗可変素子装置、及び撮像装置
US8471310B2 (en) 2011-01-11 2013-06-25 Aptina Imaging Corporation Image sensor pixels with back-gate-modulated vertical transistor
WO2013092666A1 (en) * 2011-12-19 2013-06-27 Universität Zürich Photoarray, particularly for combining sampled brightness sensing with asynchronous detection of time-dependent image data
JP6350281B2 (ja) * 2012-08-23 2018-07-04 ソニー株式会社 電流／電圧変換回路及び撮像装置
KR20140056986A (ko) * 2012-11-02 2014-05-12 삼성전자주식회사 모션 센서 어레이 장치, 상기 모선 센서 어레이를 이용한 거리 센싱 시스템, 및 거리 센싱 방법
TWI634791B (zh) 2013-02-27 2018-09-01 新力股份有限公司 Solid-state imaging device, driving method, and electronic device
JP2014187261A (ja) 2013-03-25 2014-10-02 Toshiba Corp 固体撮像装置
CA2923701A1 (en) 2013-09-16 2015-03-19 Chronocam Dynamic, single photodiode pixel circuit and operating method thereof
KR102136055B1 (ko) * 2014-01-08 2020-07-21 삼성전자 주식회사 오픈-루프 증폭기를 포함하는 비전 센서 칩, 이의 동작 방법, 및 이를 포함하는 데이터 처리 시스템
CN106537898B (zh) 2014-07-25 2020-07-28 株式会社半导体能源研究所 成像装置
US10212372B2 (en) 2014-12-26 2019-02-19 Panasonic Intellectual Property Management Co., Ltd. Imaging device including signal line and unit pixel cell including charge storage region
JP6323813B2 (ja) 2014-12-26 2018-05-16 パナソニックＩｐマネジメント株式会社 撮像装置
JP6440844B2 (ja) * 2015-07-14 2018-12-19 オリンパス株式会社 固体撮像装置
WO2017013806A1 (ja) * 2015-07-23 2017-01-26 オリンパス株式会社 固体撮像装置
US9876946B2 (en) 2015-08-03 2018-01-23 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
KR102523136B1 (ko) * 2015-09-01 2023-04-19 삼성전자주식회사 이벤트 기반 센서 및 이벤트 기반 센서의 픽셀
US10652489B2 (en) * 2016-03-14 2020-05-12 Insightness Ag Vision sensor, a method of vision sensing, and a depth sensor assembly
CN107147856B (zh) * 2017-03-30 2019-11-22 深圳大学 一种像素单元及其去噪方法、动态视觉传感器、成像装置
WO2019087472A1 (ja) 2017-10-30 2019-05-09 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子

Also Published As

Publication number Publication date
EP3576404A1 (en) 2019-12-04
CN109729291A (zh) 2019-05-07
DE112018005710T5 (de) 2020-07-16
KR102181951B1 (ko) 2020-11-23
US20220159202A1 (en) 2022-05-19
EP3576404B1 (en) 2021-11-03
US20210258519A1 (en) 2021-08-19
CN109729291B (zh) 2021-10-22
EP3576404A4 (en) 2020-01-15
JPWO2019087472A1 (ja) 2020-01-23
CN208848911U (zh) 2019-05-10
US11245861B2 (en) 2022-02-08
WO2019087472A1 (ja) 2019-05-09
KR20200017379A (ko) 2020-02-18
US11659291B2 (en) 2023-05-23

Similar Documents

Publication Publication Date Title
JP6663544B2 (ja) 固体撮像素子
JP7141440B2 (ja) 固体撮像素子
JP7307725B2 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
CN111656770B (zh) 固态成像元件、成像装置及固态成像元件的控制方法
JP7148269B2 (ja) 固体撮像素子および撮像装置
JPWO2019146527A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2020053827A (ja) 固体撮像素子、および、撮像装置
US11153519B2 (en) Solid-state imaging element, imaging device, and control method for solid-state imaging element
JP2020099015A (ja) センサ及び制御方法
US20230247316A1 (en) Solid-state imaging device, imaging method, and electronic apparatus
WO2023132129A1 (ja) 光検出装置
CN112997475B (zh) 电子电路、固态成像元件以及制造电子电路的方法
JP2026064327A (ja) 電圧電流変換回路および撮像装置
WO2025057566A1 (ja) 固体撮像素子、電子機器、および、固体撮像素子の制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191025

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20191125

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20191202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200214

R150 Certificate of patent or registration of utility model

Ref document number: 6663544

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150