JP6667540B2 - 複数の半導体チップの製造方法、および半導体チップ - Google Patents
複数の半導体チップの製造方法、および半導体チップ Download PDFInfo
- Publication number
- JP6667540B2 JP6667540B2 JP2017538220A JP2017538220A JP6667540B2 JP 6667540 B2 JP6667540 B2 JP 6667540B2 JP 2017538220 A JP2017538220 A JP 2017538220A JP 2017538220 A JP2017538220 A JP 2017538220A JP 6667540 B2 JP6667540 B2 JP 6667540B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- functional layer
- semiconductor chip
- layer
- support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P54/00—Cutting or separating of wafers, substrates or parts of devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
- H10W74/137—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body
Landscapes
- Dicing (AREA)
- Laser Beam Processing (AREA)
- Drying Of Semiconductors (AREA)
- Led Devices (AREA)
- Light Receiving Elements (AREA)
- Element Separation (AREA)
Description
オクタフルオロシクロブタン、
テトラフルオロメタン、
二酸化シリコン、
五酸化タンタル、
酸化アルミニウム、
窒化シリコン、
酸化チタン(IV)。
オクタフルオロシクロブタン、
テトラフルオロメタン、
二酸化シリコン、
五酸化タンタル、
酸化アルミニウム、
窒化シリコン、
酸化チタン(IV)。
これと共に、かつ/またはこれに代えて、保護層はたとえば、上掲の材料のうちいずれか1つとの反応によって得られるものとすることができる。
オクタフルオロシクロブタン、
テトラフルオロメタン、
二酸化シリコン、
五酸化タンタル、
酸化アルミニウム、
窒化シリコン、
酸化チタン(IV)。
Claims (15)
- 複数の半導体チップ(10)の製造方法であって、記載された順の以下のステップ、すなわち、
a)支持体(4)と半導体積層体(2)と機能層(3)とを備えた複合体(1)を準備するステップと、
b)コヒーレント放射(7)を用いて個片化パターン(15)に沿って前記機能層(3)を分断するステップと、
c)化学的手法を用いて、前記支持体(4)に前記個片化パターン(15)に沿って分離トレンチ(45)を形成するステップと、
d)前記分離トレンチ(45)の方向に前記機能層(3)を区切る保護層(5)を、個片化すべき各半導体チップ(10)の少なくとも1つの側面(101)に設けるステップと
を有し、
個片化された前記各半導体チップ(10)は、前記半導体積層体(2)、前記支持体(4)および前記機能層(3)の一部を備えており、
前記ステップb)の前に、前記複合体(1)をレジストによって被覆し、これにより、後続の前記ステップc)およびステップd)のエッチングステップおよびパッシベーションステップから前記半導体積層体(2)を保護する、
製造方法。 - 前記機能層(3)は、金属層および/または誘電体層を有する、
請求項1記載の製造方法。 - 前記支持体(4)は半導体材料を含む、
請求項1または2記載の製造方法。 - 前記機能層(3)は前記半導体積層体(2)と前記支持体(4)との間に配置されている、
請求項1から3までのいずれか1項記載の製造方法。 - 前記機能層(3)は、前記ステップb)の前には、前記複合体(1)の面全体にわたって延在している、
請求項1から4までのいずれか1項記載の製造方法。 - 前記機能層(3)の分断に際して、前記半導体積層体(2)に既にメサトレンチ(25)が形成されており、当該メサトレンチ(25)が、前記半導体積層体(2)から作製される各半導体ボディ(20)を画定し、
前記メサトレンチ(25)は前記半導体積層体(2)を完全に貫通し、これにより、前記機能層(3)の分断の際には、前記半導体積層体(2)は既に分断された状態となっており、前記ステップb)における前記機能層(3)の分断は前記メサトレンチ(25)に沿って行われる、
請求項1から5までのいずれか1項記載の製造方法。 - 前記保護層(5)は、
二酸化シリコン、
五酸化タンタル、
酸化アルミニウム、
窒化シリコン、
酸化チタン(IV)
のうち少なくとも1つの材料を含むか、または1つの材料から成る、
請求項1から6までのいずれか1項記載の製造方法。 - 前記分離トレンチ(45)は、前記ステップc)の後、前記支持体(4)を完全に貫通する、
請求項1から7までのいずれか1項記載の製造方法。 - 前記ステップc)の化学的手法は、交互に行われるエッチングステップおよびパッシベーションステップを含み、前記保護層(5)は当該化学的手法のパッシベーション層である、
請求項1から8までのいずれか1項記載の製造方法。 - 前記ステップb)において、前記機能層を、最大10psのパルス幅のコヒーレント放射を用いて分断する、
請求項1から9までのいずれか1項記載の製造方法。 - 前記複合体(1)を個片化前に補助支持体(6)に固定し、前記半導体チップ(10)は個片化後には、当該補助支持体(6)上に幾何学的に整列した状態になる、
請求項1から10までのいずれか1項記載の製造方法。 - 縦方向において相重なって配置された半導体ボディ(20)と、支持体ボディ(40)と、機能層(3)とを備えた半導体チップ(10)であって、
前記半導体チップ(10)はさらに、当該半導体チップ(10)の少なくとも1つの側面(101)に配置された保護層(5)を備えており、
前記機能層(3)は前記半導体チップ(10)の少なくとも1つの側面(101)に、コヒーレント放射(7)による材料アブレーションの痕跡(30)を有し、
前記支持体ボディ(40)は化学的材料アブレーションの痕跡を有し、
前記半導体ボディ(20)は、半導体積層体(2)から作製されており、
前記半導体ボディ(20)には、前記保護層(5)は設けられていない、
半導体チップ(10)。 - 前記機能層(3)は、前記半導体チップ(10)の、前記痕跡(30)を有する前記少なくとも1つの側面(101)において、前記保護層(5)によって覆われている、
請求項12記載の半導体チップ(10)。 - 前記機能層(3)は前記支持体ボディ(40)と前記半導体ボディ(20)との間に配置されている、
請求項12または13記載の半導体チップ(10)。 - 縦方向において相重なって配置された半導体ボディ(20)と、支持体ボディ(40)と、機能層(3)とを備えた半導体チップ(10)であって、
前記半導体チップ(10)はさらに、当該半導体チップ(10)の少なくとも1つの側面(101)に配置された保護層(5)を備えており、
前記機能層(3)は前記半導体チップ(10)の少なくとも1つの側面(101)に、コヒーレント放射(7)による材料アブレーションの痕跡(30)を有し、
前記機能層(3)は、前記半導体チップ(10)の、前記痕跡(30)を有する前記少なくとも1つの側面(101)において、前記保護層(5)によって覆われており、
前記半導体ボディ(20)は、半導体積層体(2)から作製されており、
前記半導体ボディ(20)には、前記保護層(5)は設けられていない、
半導体チップ(10)。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102015100686.3 | 2015-01-19 | ||
| DE102015100686.3A DE102015100686A1 (de) | 2015-01-19 | 2015-01-19 | Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip |
| PCT/EP2016/050392 WO2016116316A1 (de) | 2015-01-19 | 2016-01-11 | Verfahren zur herstellung einer mehrzahl von halbleiterchips und halbleiterchip |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018507547A JP2018507547A (ja) | 2018-03-15 |
| JP6667540B2 true JP6667540B2 (ja) | 2020-03-18 |
Family
ID=55077528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017538220A Active JP6667540B2 (ja) | 2015-01-19 | 2016-01-11 | 複数の半導体チップの製造方法、および半導体チップ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10629486B2 (ja) |
| JP (1) | JP6667540B2 (ja) |
| KR (1) | KR102557927B1 (ja) |
| CN (1) | CN107210334B (ja) |
| DE (2) | DE102015100686A1 (ja) |
| WO (1) | WO2016116316A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102015110429A1 (de) * | 2015-06-29 | 2017-01-12 | Osram Opto Semiconductors Gmbh | Optoelektronische Leuchtvorrichtung |
| DE102019103761A1 (de) * | 2019-02-14 | 2020-08-20 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur herstellung eines bauelements und bauelement |
| US12490500B2 (en) * | 2021-11-04 | 2025-12-02 | Diodes Incorporated | Semiconductor device and processes for making same |
| KR102629307B1 (ko) * | 2022-04-26 | 2024-01-29 | 숭실대학교산학협력단 | 질화물 반도체 소자의 제조방법 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0151383B1 (ko) * | 1994-06-16 | 1998-10-01 | 문정환 | 안티퓨즈 구조를 갖는 프로그램 가능한 반도체소자 및 그의 제조방법 |
| JP3402972B2 (ja) * | 1996-11-14 | 2003-05-06 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| JP2004179565A (ja) * | 2002-11-29 | 2004-06-24 | Sony Corp | 電子部品の製造方法及びダイシング方法、並びにこれらを実施するための製造装置 |
| JP2004311487A (ja) | 2003-04-02 | 2004-11-04 | Hitachi Ltd | 半導体装置の製造方法 |
| TWI240434B (en) * | 2003-06-24 | 2005-09-21 | Osram Opto Semiconductors Gmbh | Method to produce semiconductor-chips |
| JP2006253402A (ja) | 2005-03-10 | 2006-09-21 | Nec Electronics Corp | 半導体装置の製造方法 |
| US7452743B2 (en) * | 2005-09-01 | 2008-11-18 | Aptina Imaging Corporation | Microelectronic imaging units and methods of manufacturing microelectronic imaging units at the wafer level |
| TWI270223B (en) * | 2005-11-21 | 2007-01-01 | Epistar Corp | A method of making a light emitting element |
| JP2008300645A (ja) * | 2007-05-31 | 2008-12-11 | Sharp Corp | 窒化物系半導体ledチップの製造方法 |
| KR101470020B1 (ko) * | 2008-03-18 | 2014-12-10 | 엘지이노텍 주식회사 | 샌드위치 구조의 웨이퍼 결합 및 포톤 빔을 이용한 단결정 반도체 박막 전이 |
| US8211781B2 (en) * | 2008-11-10 | 2012-07-03 | Stanley Electric Co., Ltd. | Semiconductor manufacturing method |
| JP5237764B2 (ja) * | 2008-11-10 | 2013-07-17 | スタンレー電気株式会社 | 半導体素子の製造方法 |
| US8216867B2 (en) * | 2009-06-10 | 2012-07-10 | Cree, Inc. | Front end scribing of light emitting diode (LED) wafers and resulting devices |
| DE102009058796A1 (de) | 2009-12-18 | 2011-06-22 | OSRAM Opto Semiconductors GmbH, 93055 | Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements |
| KR101007137B1 (ko) | 2010-03-08 | 2011-01-10 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 |
| DE102011015725B4 (de) * | 2011-03-31 | 2022-10-06 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zum Vereinzeln eines Bauelementverbunds |
| US8598016B2 (en) * | 2011-06-15 | 2013-12-03 | Applied Materials, Inc. | In-situ deposited mask layer for device singulation by laser scribing and plasma etch |
| CN103650171B (zh) * | 2011-07-15 | 2018-09-18 | 亮锐控股有限公司 | 将半导体装置结合到支持衬底的方法 |
| JP2013058707A (ja) * | 2011-09-09 | 2013-03-28 | Hitachi Cable Ltd | 半導体発光素子の製造方法 |
| DE102011054891B4 (de) * | 2011-10-28 | 2017-10-19 | Osram Opto Semiconductors Gmbh | Verfahren zum Durchtrennen eines Halbleiterbauelementverbunds |
| JP5916105B2 (ja) * | 2012-03-27 | 2016-05-11 | 国立大学法人九州工業大学 | 半導体装置の製造方法 |
| JP5880243B2 (ja) | 2012-04-18 | 2016-03-08 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| DE102012107921A1 (de) * | 2012-08-28 | 2014-03-06 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterchips |
| US9082719B2 (en) * | 2012-10-19 | 2015-07-14 | Infineon Technologies Ag | Method for removing a dielectric layer from a bottom of a trench |
| DE102012112530A1 (de) * | 2012-12-18 | 2014-06-18 | Osram Opto Semiconductors Gmbh | Verfahren zum Herstellen von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
| US8980726B2 (en) * | 2013-01-25 | 2015-03-17 | Applied Materials, Inc. | Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers |
| DE102013104840A1 (de) * | 2013-05-10 | 2014-11-13 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterbauelementen |
| US20150011073A1 (en) * | 2013-07-02 | 2015-01-08 | Wei-Sheng Lei | Laser scribing and plasma etch for high die break strength and smooth sidewall |
| US9711365B2 (en) * | 2014-05-02 | 2017-07-18 | International Business Machines Corporation | Etch rate enhancement for a silicon etch process through etch chamber pretreatment |
-
2015
- 2015-01-19 DE DE102015100686.3A patent/DE102015100686A1/de not_active Withdrawn
-
2016
- 2016-01-11 DE DE112016000371.4T patent/DE112016000371B4/de active Active
- 2016-01-11 WO PCT/EP2016/050392 patent/WO2016116316A1/de not_active Ceased
- 2016-01-11 JP JP2017538220A patent/JP6667540B2/ja active Active
- 2016-01-11 US US15/544,267 patent/US10629486B2/en active Active
- 2016-01-11 KR KR1020177023141A patent/KR102557927B1/ko active Active
- 2016-01-11 CN CN201680006363.3A patent/CN107210334B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107210334A (zh) | 2017-09-26 |
| KR102557927B1 (ko) | 2023-07-19 |
| DE102015100686A1 (de) | 2016-07-21 |
| DE112016000371B4 (de) | 2024-03-07 |
| CN107210334B (zh) | 2020-12-25 |
| JP2018507547A (ja) | 2018-03-15 |
| KR20170106438A (ko) | 2017-09-20 |
| DE112016000371A5 (de) | 2017-10-19 |
| US10629486B2 (en) | 2020-04-21 |
| US20180012801A1 (en) | 2018-01-11 |
| WO2016116316A1 (de) | 2016-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8216867B2 (en) | Front end scribing of light emitting diode (LED) wafers and resulting devices | |
| US8969175B2 (en) | Method for producing singulated semiconductor devices | |
| US8258521B2 (en) | Radiation-emitting semiconductor body with carrier substrate and method for the production thereof | |
| JP2004031526A (ja) | 3族窒化物系化合物半導体素子の製造方法 | |
| US9165816B2 (en) | Method for singulating a component composite assembly | |
| CN109390282B (zh) | 用于将复合体分割成半导体芯片的方法和半导体芯片 | |
| US20130178006A1 (en) | Wafer dicing method and method of manufacturing light emitting device chips employing the same | |
| US9721940B2 (en) | Radiation-emitting semiconductor chip and method of producing radiation-emitting semiconductor chips | |
| JP6667540B2 (ja) | 複数の半導体チップの製造方法、および半導体チップ | |
| US9608401B2 (en) | Method for producing semiconductor laser elements and semi-conductor laser element | |
| US10242974B2 (en) | Method for producing optoelectronic semiconductor devices and optoelectronic semiconductor device | |
| JP6841214B2 (ja) | 発光素子の製造方法 | |
| US10232471B2 (en) | Method for dividing a composite into semiconductor chips, and semiconductor chip | |
| US10461495B2 (en) | Substrate technology for quantum dot lasers integrated on silicon | |
| CN107112386A (zh) | 用于制造大量光电子半导体器件的方法以及光电子半导体器件 | |
| US20160163939A1 (en) | Optoelectronic semiconductor chip, semiconductor component and method of producing optoelectronic semiconductor chips | |
| JP4911883B2 (ja) | 光電変換素子の製造方法 | |
| US10903119B2 (en) | Semiconductor chip, method of producing a semiconductor chip and apparatus having a plurality of semiconductor chips | |
| EP3759771B1 (en) | Quantum dot lasers integrated on silicon submount with mechanical features and through-silicon vias | |
| JP2004179565A (ja) | 電子部品の製造方法及びダイシング方法、並びにこれらを実施するための製造装置 | |
| TWI276235B (en) | Method to produce semiconductor chips in thin-film technique and semiconductor chips in thin-film technique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170919 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170919 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180717 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20181017 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190527 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190820 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200225 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6667540 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |