Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6667540B2 - 複数の半導体チップの製造方法、および半導体チップ - Google Patents
[go: Go Back, main page]

JP6667540B2 - 複数の半導体チップの製造方法、および半導体チップ - Google Patents

複数の半導体チップの製造方法、および半導体チップ Download PDF

Info

Publication number
JP6667540B2
JP6667540B2 JP2017538220A JP2017538220A JP6667540B2 JP 6667540 B2 JP6667540 B2 JP 6667540B2 JP 2017538220 A JP2017538220 A JP 2017538220A JP 2017538220 A JP2017538220 A JP 2017538220A JP 6667540 B2 JP6667540 B2 JP 6667540B2
Authority
JP
Japan
Prior art keywords
semiconductor
functional layer
semiconductor chip
layer
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017538220A
Other languages
English (en)
Other versions
JP2018507547A (ja
Inventor
フーバー ミヒャエル
フーバー ミヒャエル
ジーニ ロレンツォ
ジーニ ロレンツォ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=55077528&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP6667540(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2018507547A publication Critical patent/JP2018507547A/ja
Application granted granted Critical
Publication of JP6667540B2 publication Critical patent/JP6667540B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00Cutting or separating of wafers, substrates or parts of devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/84Coatings, e.g. passivation layers or antireflective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/137Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body

Landscapes

  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)
  • Element Separation (AREA)

Description

本願では、複数の半導体チップの製造方法、および半導体チップを開示する。
本願は、独国特許出願第102015100686.3号の優先権を主張するものであり、これを参照することにより、その開示内容は本願の開示内容に含まれるものとする。
半導体ウェハから複数の半導体チップを製造するため、特に半導体ウェハを複数の半導体チップに個片化するため、種々の手法、特に基板材料を分断する手法を適用することができる。しかし、大部分の個片化手法の効率は、分断すべき材料に大きく依存する。
本発明の課題は、半導体チップを簡単かつ効率的に製造するために有用であり、かつ半導体チップの長期間における高信頼性の動作を可能にするために有用な方法を実現することである。
本願の第1の側面では、複数の半導体チップの製造方法を開示する。当該半導体チップは、特にオプトエレクトロニクス半導体チップ、たとえば発光ダイオードチップまたはフォトダイオードチップ等とすることができる。
第1の側面の少なくとも1つの実施形態では、複合体を準備する。複合体は、当該複合体の第1の主面と第2の主面との間において縦方向に延在し、当該縦方向は、第1の主面および/または第2の主面に対して垂直に延在することができる。主面はたとえば、複合体の上面および下面とすることができる。本方法は特に、上述の複合体を個片化パターンに沿って複数の半導体チップに個片化することに関する。この個片化はたとえば、第1および/または第2の主面と交差する方向に、たとえば縦方向に行われる。
たとえば個片化パターンは、格子状に規則的な多角形の格子の形態とすることができる。その際には、真っ直ぐ延在する直線に沿って個片化を行う必要は必ずしもない。むしろ個片化によって、当該個片化の際に生じる側面が少なくとも局所的に曲面となる半導体チップ、または少なくとも1つの屈曲部を有する半導体チップを得ることも可能である。
第1の側面の少なくとも1つの実施形態では、複合体は支持体を備えている。支持体はたとえば、シリコン、ゲルマニウム、リン化ガリウムもしくは砒化ガリウム等の半導体材料を含み、またはかかる半導体材料から成る。支持体は、導電性または電気絶縁性とすることができる。
第1の側面の少なくとも1つの実施形態では、複合体は半導体積層体を備えている。半導体積層体はたとえばエピタクシー成膜されたものであり、たとえばスパッタ法、MOVPE、MOCVDまたはMBEを用いて成膜されたものである。半導体積層体は、支持体上に、または支持体とは異なる成長基板上に成膜することができる。たとえば半導体積層体は、放射を生成するため、かつ/または放射を受光するために設けられた活性領域を含む。
たとえば、半導体積層体、特に活性領域は、III-V 族化合物半導体材料を含む。III-V 族化合物半導体材料は、紫外光(AlInGa1−x−yN)から可視光(特に青色〜緑色光にはAlInGa1−x−yN、または特に黄色〜赤色光にはAlInGa1−x−yP)にかけて赤外光(AlInGa1−x−yAs)に及ぶスペクトル領域で放射を生成するために特に適している。ここではそれぞれ、0≦x≦1、0≦y≦1かつx+y≦1が適用され、特にx≠1、y≠1、x≠0および/またはy≠0である。さらに III-V 族化合物半導体材料によって、特に上述の材料系から成るIII-V 族化合物半導体材料によって、放射生成の際に高い内部量子効率を達成することができる。
第1の主面は特に、半導体積層体の、支持体とは反対側に位置する。これに応じて、第2の主面は特に、支持体の、半導体積層体とは反対側に位置する。
第1の側面の少なくとも1つの実施形態では、複合体は機能層を備えている。この機能層は、単層構成または多層構成とすることができる。機能層は、金属層および/または誘電体層を有することができる。
たとえば、機能層またはその部分層は、半導体積層体に導電接続されている。
また、機能層またはその部分層を半導体積層体および/または支持体に直接コンタクトさせることも可能である。
機能層またはその部分層はさらに、半導体積層体において生成または受光すべき放射に対する鏡面層として構成することもできる。たとえば、かかる放射に対する反射率は少なくとも60%である。
機能層またはその部分層はさらに、素材結合のための結合層として、たとえば半導体積層体と支持体との素材結合のための結合層として構成することができる。このことと関連して、機能層はたとえば、はんだまたは接着材を含む。
個片化された各半導体チップは特に、上述の半導体積層体、支持体および機能層の一部を備えている。
第1の側面の少なくとも1つの実施形態では、コヒーレント放射を用いて機能層を、特に個片化パターンに沿って分断する。放射源としてはたとえば、パルス動作方式のレーザ、特に最大100psのパルス幅、有利には最大10psのパルス幅のレーザが適している。このように短いレーザパルスは、材料選択性が特に小さい点に優れている。よって、かかる材料アブレーションは、機能層の材料または機能層の各部分層の材料に大きく依存することなく行われる。このことと関連してさらに、短いパルス幅に起因して放射源の出力パワーを低く抑えることもでき、かつこれに対応して、個片化される半導体チップの熱的負荷、特に機能層の熱的負荷を低く抑えることもできる。
第1の側面の少なくとも1つの実施態様では、機能層の分断に際して、半導体積層体に既にメサトレンチが形成されている。このメサトレンチが、半導体積層体から作製される各半導体ボディを画定する。たとえば、メサトレンチは半導体積層体を完全に貫通する。つまり、機能層を分断する際には、半導体積層体は既に分断された状態となっている。よって、複合体を上から見ると、個片化パターンはメサトレンチに沿って延在している。したがって、機能層の分断はメサトレンチに沿って行われる。
第1の側面の少なくとも1つの他の代替的な実施態様では、機能層を分断するときに、半導体積層体の少なくとも一部も分断する。
第1の側面の少なくとも1つの実施形態では、機能層を分断するときに、支持体の少なくとも一部も分断する。たとえば、機能層が分断されるときに、個片化すべき半導体チップの各半導体ボディが画定される。こうするためにたとえば、支持体の機能層側の面に、個片化パターンに沿って凹部を形成する。換言すると、支持体にスクライブを入れる。
第1の側面の少なくとも1つの実施形態では、支持体に分離トレンチを、特に個片化パターンに沿って形成する。この分離トレンチの形成は、機能層の分断前または分断後に行うことができる。分離トレンチはたとえば、化学的手法を用いて形成することができる。個片化された後の半導体チップでは、この分離トレンチの側面は特に、当該半導体チップを横方向において区切る側面となる。
「横方向」とは、半導体積層体の半導体層の主延在平面に沿って延在する方向をいう。横方向はたとえば、第1および/または第2の主面に対して平行とすることができる。
第1の側面の少なくとも1つの実施形態では、個片化すべき各半導体チップの少なくとも1つの側面に保護層を設ける。この保護層は特に、機能層を分離トレンチの方向に区切る。保護層は、機能層の分断後に設けられる。たとえば、既に個片化された半導体チップに、または機能層が分断された半導体チップの複合体に、保護層を設けることができる。
保護層は特に半導体チップの封止に供され、これにより、半導体チップの各側面を湿度や有害ガス等の外部影響要因から保護するために寄与することができる。さらに、後で個片化された半導体チップを包囲するようにたとえばエポキシド材料を射出成形する際、いわゆる「チップ・イン・フレーム封止(mold chip in frame)」の際に、上述の保護層によって、半導体チップの側面との反応、特に機能層との反応を回避することもできる。
保護層はたとえば、分離トレンチの形成中に設けることができる。たとえば保護層は、化学的手法において用いられたパッシベーション層である。保護層はたとえば、以下の材料のうち1つを含むか、または以下の材料のうち1つから成るか、または以下の材料のうち1つとの反応によって得られるものとすることができる:
オクタフルオロシクロブタン、
テトラフルオロメタン、
二酸化シリコン、
五酸化タンタル、
酸化アルミニウム、
窒化シリコン、
酸化チタン(IV)。
第1の側面の少なくとも1つの実施形態では、支持体と半導体積層体と機能層とを備えた複合体を準備する。コヒーレント放射を用いて、機能層を個片化パターンに沿って分断する。支持体に、分離トレンチを個片化パターンに沿って形成する。分離トレンチの方向に機能層を区切る保護層を、個片化すべき各半導体チップの少なくとも1つの側面に設ける。複合体から個片化された各半導体チップは、上述の半導体積層体、支持体および機能層の一部を備えている。
コヒーレント放射を用いて材料アブレーションを行うことにより、個片化時に生じる半導体チップの側面には、局所的に、コヒーレント放射による材料アブレーションの痕跡が生じる。
上述の方法により、特に化学的手法を用いて、支持体を簡単かつ効率的に分断することができる。それに対して、特に支持体上の個片化パターンの領域にも位置する、化学的手法では除去されない、または非常に緩慢にしか除去されない機能層は、分離トレンチの形成後または形成前に、コヒーレント放射を用いて除去される。
コヒーレント放射を用いて機能層を分断したときに露出される、各半導体チップの側面は、保護層を設けることにより外部影響から保護される。このようにして、個々の半導体チップの長寿命に及ぶ高信頼性の機能を達成するために寄与できるという利点が奏される。さらに保護層によって、機能層の部分層の、外部影響に特に影響を受けやすい材料、たとえば銀等を、外部影響に実質的に依存せずに機能層内に配置することができ、これにより、機能層の部分層の、特に横方向における種々の配置が可能になる。
したがって、第1の側面の上述の方法により、特に、たとえばプラズマ分離法等の化学的手法の場合に半導体材料の高いアブレーション速度と、機能層の種々の材料に対応した、放射により引き起こされる材料アブレーションの幅広い使用範囲とを両立することができ、なおかつ、個片化された後の半導体チップの長寿命の動作も可能にすることができる。
現存する設備システムを用いて、第1の側面の方法の各ステップを容易に自動化することができ、たとえば、1つまたは複数の複合体を収容するための半導体カセットと、半導体カセットを自動搬送し、各複合体を位置決めして本方法の各ステップを実施する装置(いわゆる「cassette-to-cassette」ないしはカセット・トゥ・カセットシステム)とを用いて、容易に自動化することができる。
第1の側面の少なくとも1つの実施形態では、機能層は金属層および/または誘電体層を有する。本実施形態では、機能層は少なくとも1つの金属から成るか、または少なくとも1つの誘電体材料から成ることが可能である。さらに、機能層が金属層と誘電体層との組み合わせから構成されることも可能である。
第1の側面の少なくとも1つの実施形態では、支持体は半導体材料を含む。本実施形態では、支持体は半導体材料から成ることが可能である。
第1の側面の上述の方法はとりわけ、機能層が金属層および/または誘電体層を含み、かつ支持体が半導体材料を含む複合体の構成に、特に適している。使用される本方法により、複合体の異なる領域ごとに異なる分離法を使用するので、材料のかかる組み合わせの場合であっても、特に効率的かつ正確な材料アブレーションが可能になる。この点については、特にナノ秒領域のパルス幅のレーザ放射を用いた1段階の個片化手法と比較して、個片化された半導体チップの歩留まりをより高くすること、および/または半導体ボディの活性面をより大きくすることができる。というのも、個片化された半導体チップの側面の溶解を大幅に回避できるからである。
第1の側面の少なくとも1つの実施形態では、機能層は半導体積層体と支持体との間に配置されている。機能層はたとえば、半導体積層体を支持体に固定するための結合層、たとえばはんだ層を含む。当該実施形態とは異なって、支持体の、半導体積層体とは反対側の面上、または半導体積層体の、支持体とは反対側の面上に、機能層を配置することもできる。
第1の側面の少なくとも1つの実施形態では、機能層は、コヒーレント放射を用いた複合体の分断前には、複合体の面全体にわたって延在する。したがって、機能層を横方向において全くパターニングしないことが可能である。機能層の分断前に分離トレンチを形成する場合には、支持体に分離トレンチを形成した後、たとえばそれぞれ機能層を介して、隣り合った半導体チップを機械的に互いに結合することが可能である。
第1の側面の少なくとも1つの実施形態では、化学的手法を用いて分離トレンチを形成する。トレンチの形成はとりわけ、プラズマ分離法を用いて、たとえばICP(誘導結合プラズマ(Inductively Coupled Plasma))法または深掘り反応性イオンエッチング(Deep Reactive Ion Etching,DRIE)を用いて行われる。この手法は「ボッシュプロセス」とも称される。プラズマ分離法は特に、半導体材料においてエッチング速度が高い点で優れたものとなり得る。とりわけ化学的手法は、エッチングステップとパッシベーションステップとの双方を含む多段階エッチングプロセスである。分離トレンチの形成は特に、横方向における材料アブレーションを小さく抑えて支持体の効率的な分断を可能にするように、縦方向において異方性に行われる。
第1の側面の少なくとも1つの実施形態では、保護層は上述の化学的手法のパッシベーション層である。化学的手法はたとえば、分離トレンチを異方性に縦方向に形成できる、交互に行われるエッチングステップおよびパッシベーションステップを含む。このパッシベーションステップは、特に半導体チップの側面を覆ってその後のエッチングステップにおいてエッチング反応ないしは化学的材料アブレーションから側面を保護するパッシベーション層を設けることを含む。分離トレンチの所定の深さに達した場合、特に分離トレンチが支持体を完全に貫通した場合、化学的手法はパッシベーションステップを以て終了する。機能層が個片化パターンに沿って既に分断されている場合には、機能層を半導体チップの側面においてパッシベーション層によって覆うのが有利である。かかるプロセスにより、追加のステップを行うことなく、個々の半導体チップを簡単かつ高信頼性で封止することができる。
第1の側面の少なくとも1つの実施形態では、保護層は以下の材料のうち少なくとも1つを含むか、または以下の材料のうち1つから成る:
オクタフルオロシクロブタン、
テトラフルオロメタン、
二酸化シリコン、
五酸化タンタル、
酸化アルミニウム、
窒化シリコン、
酸化チタン(IV)。
これと共に、かつ/またはこれに代えて、保護層はたとえば、上掲の材料のうちいずれか1つとの反応によって得られるものとすることができる。
第1の側面の少なくとも1つの実施形態では、分離トレンチは支持体を完全に貫通する。たとえば複合体は、分離トレンチの形成後は、機能層を介してしか統合していない状態となる。
第1の側面の少なくとも1つの実施形態では、分離トレンチの形成は機能層の分断後に行われる。たとえば、最初にコヒーレント放射を用いて、半導体積層体と支持体との間に配置された機能層を分断し、その後、プラズマ分離法を用いて支持体を分断する。このようにしてとりわけ、分離トレンチの形成中に設けられたパッシベーション層を、機能層の保護層として使用することができる。既に分断された機能層は、分離トレンチを形成するためのマスクとして使用することもできる。分離トレンチは特に、機能層が除去された領域に自己整合により生じる。横方向においては、機能層と、個片化時に得られた支持体ボディとが、同一平面に揃うことができる。当該実施形態とは異なって、追加のマスクまたはマスク層を設けることも可能である。
第1の側面の少なくとも1つの実施形態では、保護層は分離トレンチの形成後に設けられる。有利には、分離トレンチの形成のために用いられる化学的手法の実施中に保護層を設けることができる。その際には特に、分離トレンチの形成と保護層を設けることとを、同一のプロセスチャンバ内において行うことができる。このようにして、分断により形成された側面が、他のプロセスチャンバ内へ移動する際にたとえば粉塵によって汚れることがなくなる。
第1の側面の少なくとも1つの実施形態では、複合体は他の機能層を備えている。とりわけ、機能層と他の機能層とは、縦方向において互いに離隔している。たとえば、機能層と他の機能層とは、支持体のそれぞれ反対側の面に配置されている。この他の機能層はとりわけ、機能層を参照して説明したものと同様の構成とすることができる。他の機能層の分断はたとえば、コヒーレント放射を用いて、または機械的荷重を用いて、たとえば複合体の主面に対して斜めのまたは垂直な方向に当該複合体に圧力を加えることにより、行うことができる。
個片化の前には、機能層および他の機能層の双方とも、横方向においては全くパターニングされていない状態でいることができ、特に、個片化パターンに沿って支持体を完全に覆うことができる。個片化時に、機能層および他の機能層を個片化パターンに沿って分断することができる。その際には、分離トレンチの形成はたとえば、機能層の分断と他の機能層の分断との間に行われる。
第1の側面の少なくとも1つの実施形態では、個片化前に、特に分離トレンチの形成前および/または機能層の分断前に、複合体を補助支持体に固定する。補助支持体としてはたとえば、複合体に依然として留まっている半導体チップ、または個片化された半導体チップを負圧によって吸引し、または静電気力によって固定するフィルム、剛性の支持体またはプレートが適している。個片化後は、半導体チップはこの補助支持体上において、幾何学的に整列した状態、たとえば行列状のパターンになることができる。かかる整列によって、半導体チップの後続の処理が容易になる。
本願の第2の側面では、半導体チップを開示する。半導体チップは特に、本願にて記載した方法により製造され得るものであるから、方法について開示した特徴は全て、半導体チップについて開示したものでもあり、またその逆も成り立つ。
第2の側面の少なくとも1つの実施形態では、半導体チップは半導体ボディと、支持体ボディと、機能層とを備えており、これらは縦方向において相重なって配置されており、半導体チップはさらに、当該半導体チップの少なくとも1つの側面に配置された保護層を備えている。機能層は半導体チップの少なくとも1つの側面において、コヒーレント放射による材料アブレーションの痕跡を有する。かかる半導体チップの製造に際しては、コヒーレント放射を用いた分断前に機能層のパターニングを省略することができる。機能層が半導体チップの側面においてコヒーレント放射による材料アブレーションの痕跡を有するとの事項は、完成後の半導体チップにおいて半導体技術の分析手法を用いることにより明確に検出できる、物の特徴である。たとえばこの痕跡は、ソーイング、割断、エッチングまたは他の分離技術によって形成され得る痕跡と、明確に区別できるものである。よって、上述の事項は、特に方法の特徴ではない。
第2の側面の少なくとも1つの実施形態では、支持体は半導体チップの少なくとも1つの側面に、化学的材料アブレーションの痕跡を有する。この事項も同様に、完成後の半導体チップにおいて半導体技術の分析手法を用いることにより明確に検出できる、物の特徴である。
第2の側面の少なくとも1つの実施形態では機能層は、半導体チップの、当該痕跡を有する少なくとも1つの側面において、保護層によって覆われている。保護層によって、特に、機能層を湿度や有害ガス等の外部影響要因から保護するために寄与することができる。このようにして、個々の半導体チップの長寿命に及ぶ高信頼性の機能を達成するために寄与できるという利点が奏される。保護層はたとえば、以下の材料のうちいずれか1つを含むか、または以下の材料のうちいずれか1つから成る:
オクタフルオロシクロブタン、
テトラフルオロメタン、
二酸化シリコン、
五酸化タンタル、
酸化アルミニウム、
窒化シリコン、
酸化チタン(IV)。
第2の側面の少なくとも1つの実施形態では、機能層は支持体ボディと半導体ボディとの間に配置されている。機能層またはその部分層はたとえば、半導体ボディと支持体ボディとの素材結合のための結合層として構成することができる。素材結合は、有利には事前作製された結合対を、原子力および/または分子力によって結合するものである。素材結合はたとえば、接着剤またははんだ等の結合材を用いて達成することができる。通常は、かかる結合の分離は、結合材および/または結合対のうち少なくとも一方の破壊を伴う。たとえば半導体チップは、半導体ボディの半導体積層体の成長基板が除去されて支持体ボディが半導体ボディを機械的に安定化する薄膜半導体チップとして構成されている。
第2の側面の少なくとも1つの実施形態では、半導体チップは他の機能層を備えており、この他の機能層は、支持体ボディの、半導体ボディとは反対側の面に配置されている。この他の機能層は半導体チップの少なくとも1つの側面において、たとえばコヒーレント放射による材料アブレーションの痕跡、または機械的荷重に起因する割断エッジを有する。たとえば他の機能層は、半導体チップの電気的な外部コンタクトを行うための支持体側の電気的コンタクトとして構成することができる。
他の構成、態様および有用性は、図面を参照した以下の実施例の説明から明らかである。
複数の半導体チップの製造方法の第1の実施例の各中間ステップを、それぞれ概略的な断面図により示す図である。 複数の半導体チップの製造方法の第2の実施例の各中間ステップを、それぞれ概略的な断面図により示す図である。 複数の半導体チップの製造方法の第3の実施例の各中間ステップを、それぞれ概略的な断面図により示す図である。 複数の半導体チップを製造するための他の代替的な方法の各中間ステップを、それぞれ概略的な断面図により示す図である。 個片化された1つの半導体チップの概略図である。
図面中、同一、同様または同一機能作用の構成要素には、同一の符号を付している。図面と、当該図面中に示した各構成要素相互のサイズ比率は、実寸通りでないと捉えるべきである。むしろ見やすくするために、かつ/または理解しやすくするために、各構成要素と、特に層厚を、過度に大きく図示している場合がある。
図1aから図1dまでの各図において、複数の半導体チップの製造方法の第1の実施例を概略的な断面図で示している。図1aに示されているように、複数の半導体チップ10に個片化される複合体1を準備する。たとえば、半導体チップ10はオプトエレクトロニクス半導体チップであり、これは、放射を生成し、かつ/または放射を受光する活性領域(図中では、簡略的に示すために明示的に示されていない)を有する。図1aに示されている実施例では、複合体1は半導体積層体2を含み、これはメサトレンチ25によって複数の半導体ボディ20に分割されている。半導体積層体2はたとえば、1μm以上かつ20μm以下の厚さを有する。本実施例では、半導体積層体2は特に、7μm以上かつ8μm以下の厚さを有する。半導体積層体2、特に活性領域は、たとえば、本願の一般的説明の箇所において挙げた化合物半導体材料のうちいずれかを含む。半導体積層体2は支持体4上に配置されている。支持体4はたとえば、シリコンまたはゲルマニウム等の半導体材料を含む。また、リン化ガリウムまたは砒化ガリウム等の他の半導体材料を用いることも可能である。
半導体積層体2と支持体4との間に機能層3が配置されている。機能層3はたとえば、半導体積層体2を支持体4に素材結合的に固定するための結合層、たとえばはんだ層または導電性接着層を含む。機能層3はさらに、半導体ボディ20において生成または吸収すべき放射に対する金属製の鏡面層として構成された部分層を有することもできる。機能層3はたとえば、さらに、電気的コンタクトまたは電流拡開のための層を含むこともできる。たとえば、鏡面層は銀を含む。これに代えて、またはこれと共に、機能層3は誘電体層を含むこともできる。
複合体1は、薄膜半導体チップを製造するために、特に薄膜発光ダイオードチップを製造するために構成されている。半導体積層体2をエピタクシー成膜するための成長基板は、図1aに示された段階では既に除去されている。支持体4は半導体積層体を機械的に安定化する。
縦方向において、複合体1は第1の主面11と第2の主面12との間に延在している。第1の主面11は半導体積層体2によって形成されている。しかし、当該構成とは異なって、半導体積層体2上に1つまたは複数の層を配置することができ、たとえばパッシベーション層および/または電気的コンタクトもしくは電流拡開のための層を配置することができる。
複合体1は第2の主面12で補助支持体6に固定されている。補助支持体6はたとえば、フレームに張られたフィルムとすることができる。これに代えて、補助支持体6を剛性の支持体とすることもでき、または複合体1、特に後に個片化された半導体チップ10を負圧または静電気力によって固定する装置とすることもできる。補助支持体6を用いることにより、個片化される複数の半導体チップ10は幾何学的に整列した状態に、たとえば行列状になることができる。かかる整列により、後続の処理が簡素化される。
図1bに示されているように、第1の主面11から複合体1に個片化パターン15に沿ってコヒーレント放射7を、たとえばピコ秒領域のパルス幅のレーザ放射を印加する。有利には、コヒーレント放射7は最大100psのパルス幅、有利には最大10psのパルス幅を有する。
個片化パターン15はたとえば、第1の方向の第1の個片化線と、当該第1の個片化線に対して交差または垂直に延在する第2の個片化線とを含む格子パターンを有することができる。また、個片化パターン15は少なくとも局所的に曲線状に延在することができ、または個片化された後の半導体チップ10を上から見たときに当該半導体チップ10の基面形状が4つより多くの角を有するように、たとえば六角形となるように、個片化パターン15を構成することもできる。
個片化パターン15は本実施例では、メサトレンチ25に沿って延在する。上記態様とは異なって、同一の製造工程でコヒーレント放射7を用いて、半導体積層体2と機能層3とを分断することも可能である。
コヒーレント放射7を用いると、特にレーザがピコ秒領域でパルス動作する場合、アブレーションの材料選択性は小さいので、機能層3の分断は機能層3の材料組成またはその部分層の材料組成に大きく依存することなく行われる。横方向において複合体1に生じる材料組成のばらつき、たとえば結合層の合金成分またははんだ成分または相分布のばらつきによっても、機能層3の材料アブレーションが不所望に不均一になることはない。材料アブレーションは、レーザの特に波長、パルス幅、周波数およびパルス波形等のパラメータの調整と、たとえばビーム火線、ビーム幾何形状、送り速度および光出力等の他のプロセスパラメータとによって制御することができる。
機能層3の組成が比較的大きく相違する複合体1を分断する場合、大きな開発コストを伴うことなく、このレーザアブレーション工程の簡単な整合を、変更された条件に迅速に合わせて整合することができる。
上述の実施例とは異なって、機能層3を先に分断した後に初めて、複合体1を補助支持体6に固定することも可能である。さらに、各ステップをそれぞれ異なる補助支持体上で行うことも可能である。こうするためには、1つまたは複数の貼付ステップまたは包囲貼付ステップを実施することができる。フィルムとして構成された補助支持体6は、必要な場合には2つのステップの合間に伸長することができる。
機能層3の一部が分断された複合体1も、図1bに示されている。次に、個片化パターン15に沿って分離トレンチ45を支持体4に形成する。図1cに、この分離トレンチ45の形成によって個片化された半導体チップ10が示されており、これらの各半導体チップ10は、半導体ボディ20と、支持体4に由来する支持体ボディ40とを備えている。
分離トレンチ45の形成は有利には、化学的手法を用いて、特にプラズマ分離法等の乾式化学的手法を用いて行われる。たとえばICP(誘導結合プラズマ(inductively coupled plasma))分離法または反応性イオンディープエッチング法を用いることができる。かかる手法により、特にシリコンおよびゲルマニウム等の半導体材料を、高いアブレーション速度で除去することができる。このようなアブレーションによって得られた分離トレンチ45は、支持体4を縦方向に完全に貫通し、これにより、半導体チップ10は補助支持体6を介してのみ互いに結合された状態となる。
よって本実施例では、先にコヒーレント放射を用いて機能層3を除去してから、その後に、複合体の同一の側から分離トレンチ45を形成する。この場合、機能層3は、分離トレンチ45を形成するためのマスクとして使用することができる。したがって、分離トレンチ45を形成するときのマスクを省略することができる。当該態様とは異なって、他の機能層3上にマスクまたはマスク層を設けることも可能である。
上述の分離法は、材料選択性が小さく、このことによりレーザアブレーション法の誘電体材料と金属材料とに対して高いアブレーション速度を達成できることと、半導体材料の化学的分離法、特にプラズマ法の高いアブレーション速度とを、両立させたものである。かかる2段階の手法は、全体的に特に高い信頼性と高い処理速度とに優れていることが判明している。
とりわけ本方法は、前段階の複合体1を製造するためのステップにおいてプロセスのばらつきに特に影響を受けにくく、たとえば、機能層3の層厚のばらつきに関して影響を受けにくい。さらに、本方法は簡単に自動化することもでき、たとえばカセット・トゥ・カセットプロセスによって自動化することもできる。
上述の方法は、複合体1から個片化すべき半導体チップ10の具体的な構成に大きく依存しない。たとえば半導体チップ10は、2つの表側コンタクトまたは2つの裏側コンタクトを有することもできる。さらに、半導体積層体2ないしは半導体ボディ20上に1つまたは複数の他の層を配置することもでき、たとえば、酸化物層もしくは窒化物層等のパッシベーション層、および/またはTCO(透明導電性酸化物(Transparent Conductive Oxide))材料を含む層、および/または放射変換を行う蛍光体を含む層を配置することもできる。本実施例では上述の化学的手法は、分離トレンチ45が支持体4を完全に貫通するまで交互に行われるエッチングステップとパッシベーションステップとを含む。このことと関連して、最初に複合体1をレジスト(図示されていない)によって、たとえばポリビニルアルコール層によって被覆することができる。このレジストは特に、後続のエッチングステップおよびパッシベーションステップから半導体積層体2を保護するものである。このレジストはとりわけ、機能層3の分断の前に設けられる。
化学的手法のパッシベーションステップでは、特に分離トレンチ45の領域に、当該化学的手法においてプラズマにより活性化されて分離トレンチ45の側面にポリマーパッシベーション層を形成するガス混合気を導入する。これはたとえば、オクタフルオロシクロブタン(C)またはテトラフルオロメタン(CF/H)等を含む。次に、エッチングステップとパッシベーションステップとを交互に行う。
分離トレンチ45の所定の深さに達した場合、特に分離トレンチ45が支持体4を完全に貫通した場合、パッシベーションステップを行い、その後にエッチングステップはもう行わない。この段階において、最後に設けられたパッシベーション層は、分離トレンチ45の側面と機能層3の側面と半導体積層体2の側面と複合体1の第1の主面11とを覆うこととなる。レジストを除去することにより、少なくとも機能層3は依然として、保護層5としてのパッシベーション層の一部によって完全に覆われたままとなるように、パッシベーション層を所定の通りに除去することができる。したがって、保護層5を設けるために更なるステップを行う必要はない。
他の実施例では、上述のことに代えて、保護層5を別個のステップにおいて設けることができる。たとえば、二酸化シリコン(SiO)層または五酸化タンタル(Ta)層を用いて半導体チップ10の最終封止を行う。このことに関しては、この最終封止のために、1つまたは複数の貼付ステップまたは包囲貼付ステップを実施することができる。たとえば、複合体1ないしは個片化後の半導体チップ10を補助支持体6上に載せて、最終封止のために別個の装置へ供給する。
図2aから図2dまでに示されている第2の実施例、および図3aから図3eまでに示されている第3の実施例が、図1aから図1dまでを参照して説明した第1の実施例と相違する点は、特に、複合体1がさらに他の機能層35を備えており、この他の機能層35が、支持体4の、機能層3とは反対側の面に配置されていることである。この他の機能層35は、機能層3を参照して説明したものと同様の構成とすることができる。たとえば他の機能層35は、半導体チップ10の電気的な外部コンタクトを行うための支持体側の電気的コンタクトとして構成されている。
第2の実施例では、既に個片化パターン15に沿って分割された状態の他の機能層35を備えた複合体1を準備する(図2a)。
第3の実施例では、一続きの層として設けられた他の機能層35を備えた複合体1を準備する(図3a)。図3eに示されているように他の機能層35は、保護層5を設けた後に初めて分断され、とりわけコヒーレント放射または機械的荷重によって、たとえば液体ジェット8等によって分断される。
他の代替的な一製造方法(図4aおよび図4b)では、第1の主面411から複合体401に個片化パターン415に沿ってコヒーレント放射407を、たとえばナノ秒領域のパルス幅のレーザ放射を印加する。そのコヒーレント放射407の放射源の出力パワーは、複合体401の個片化パターン415に沿った部分領域が溶融して残滓となり、これが保護層405となるように、高くされる。保護層405は、機能層403を湿度や有害ガス等の外部影響から十分に保護するために寄与する。保護層405は、機能層403から縦方向にはみ出て延在することができる。
図5aは、個片化後の半導体チップ10の概略図であり、これはたとえば、上記実施例にて説明した方法のうちいずれかによって製造されたものである。支持体ボディ40は、化学的材料アブレーションに典型的な溝状の構造を有する。機能層3は本実施例では金属層であり、これは、コヒーレント放射7による材料アブレーションに典型的な痕跡30を示している。
図5bは、個片化後の半導体チップ410の概略図であり、これはたとえば、図4aおよび図4bにて説明した方法によって製造されたものである。支持体ボディ440は側面4101において、ナノ秒領域のパルス幅のコヒーレント放射407を用いた材料アブレーションに典型的な、保護層405としての残滓によって覆われている。
本発明は、実施例を参照した上記説明によっては限定されない。むしろ本発明は、他のいかなる特徴も、また各特徴のいかなる組み合わせも包含しており、これには特に、請求項にて記載した各特徴のいかなる組み合わせも包含されている。このことは、他の特徴または他の組み合わせ自体が、特許請求の範囲または実施例に明示的に記載されていない場合にも同様に当てはまる。

Claims (15)

  1. 複数の半導体チップ(10)の製造方法であって、記載された順の以下のステップ、すなわち、
    a)支持体(4)と半導体積層体(2)と機能層(3)とを備えた複合体(1)を準備するステップと、
    b)コヒーレント放射(7)を用いて個片化パターン(15)に沿って前記機能層(3)を分断するステップと、
    c)化学的手法を用いて、前記支持体(4)に前記個片化パターン(15)に沿って分離トレンチ(45)を形成するステップと、
    d)前記分離トレンチ(45)の方向に前記機能層(3)を区切る保護層(5)を、個片化すべき各半導体チップ(10)の少なくとも1つの側面(101)に設けるステップと
    を有し、
    個片化された前記各半導体チップ(10)は、前記半導体積層体(2)、前記支持体(4)および前記機能層(3)の一部を備えており、
    前記ステップb)の前に、前記複合体(1)をレジストによって被覆し、これにより、後続の前記ステップc)およびステップd)のエッチングステップおよびパッシベーションステップから前記半導体積層体(2)を保護する、
    製造方法。
  2. 前記機能層(3)は、金属層および/または誘電体層を有する、
    請求項1記載の製造方法。
  3. 前記支持体(4)は半導体材料を含む、
    請求項1または2記載の製造方法。
  4. 前記機能層(3)は前記半導体積層体(2)と前記支持体(4)との間に配置されている、
    請求項1から3までのいずれか1項記載の製造方法。
  5. 前記機能層(3)は、前記ステップb)の前には、前記複合体(1)の面全体にわたって延在している、
    請求項1から4までのいずれか1項記載の製造方法。
  6. 前記機能層(3)の分断に際して、前記半導体積層体(2)に既にメサトレンチ(25)が形成されており、当該メサトレンチ(25)が、前記半導体積層体(2)から作製される各半導体ボディ(20)を画定し、
    前記メサトレンチ(25)は前記半導体積層体(2)を完全に貫通し、これにより、前記機能層(3)の分断の際には、前記半導体積層体(2)は既に分断された状態となっており、前記ステップb)における前記機能層(3)の分断は前記メサトレンチ(25)に沿って行われる、
    請求項1から5までのいずれか1項記載の製造方法。
  7. 前記保護層(5)は、
    二酸化シリコン、
    五酸化タンタル、
    酸化アルミニウム、
    窒化シリコン、
    酸化チタン(IV)
    のうち少なくとも1つの材料を含むか、または1つの材料から成る、
    請求項1から6までのいずれか1項記載の製造方法。
  8. 前記分離トレンチ(45)は、前記ステップc)の後、前記支持体(4)を完全に貫通する、
    請求項1から7までのいずれか1項記載の製造方法。
  9. 前記ステップc)の化学的手法は、交互に行われるエッチングステップおよびパッシベーションステップを含み、前記保護層(5)は当該化学的手法のパッシベーション層である、
    請求項1から8までのいずれか1項記載の製造方法。
  10. 前記ステップb)において、前記機能層を、最大10psのパルス幅のコヒーレント放射を用いて分断する、
    請求項1から9までのいずれか1項記載の製造方法。
  11. 前記複合体(1)を個片化前に補助支持体(6)に固定し、前記半導体チップ(10)は個片化後には、当該補助支持体(6)上に幾何学的に整列した状態になる、
    請求項1から10までのいずれか1項記載の製造方法。
  12. 縦方向において相重なって配置された半導体ボディ(20)と、支持体ボディ(40)と、機能層(3)とを備えた半導体チップ(10)であって、
    前記半導体チップ(10)はさらに、当該半導体チップ(10)の少なくとも1つの側面(101)に配置された保護層(5)を備えており、
    前記機能層(3)は前記半導体チップ(10)の少なくとも1つの側面(101)に、コヒーレント放射(7)による材料アブレーションの痕跡(30)を有し、
    前記支持体ボディ(40)は化学的材料アブレーションの痕跡を有し、
    前記半導体ボディ(20)は、半導体積層体(2)から作製されており、
    前記半導体ボディ(20)には、前記保護層(5)は設けられていない、
    半導体チップ(10)。
  13. 前記機能層(3)は、前記半導体チップ(10)の、前記痕跡(30)を有する前記少なくとも1つの側面(101)において、前記保護層(5)によって覆われている、
    請求項12記載の半導体チップ(10)。
  14. 前記機能層(3)は前記支持体ボディ(40)と前記半導体ボディ(20)との間に配置されている、
    請求項12または13記載の半導体チップ(10)。
  15. 縦方向において相重なって配置された半導体ボディ(20)と、支持体ボディ(40)と、機能層(3)とを備えた半導体チップ(10)であって、
    前記半導体チップ(10)はさらに、当該半導体チップ(10)の少なくとも1つの側面(101)に配置された保護層(5)を備えており、
    前記機能層(3)は前記半導体チップ(10)の少なくとも1つの側面(101)に、コヒーレント放射(7)による材料アブレーションの痕跡(30)を有し、
    前記機能層(3)は、前記半導体チップ(10)の、前記痕跡(30)を有する前記少なくとも1つの側面(101)において、前記保護層(5)によって覆われており、
    前記半導体ボディ(20)は、半導体積層体(2)から作製されており、
    前記半導体ボディ(20)には、前記保護層(5)は設けられていない、
    半導体チップ(10)。
JP2017538220A 2015-01-19 2016-01-11 複数の半導体チップの製造方法、および半導体チップ Active JP6667540B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015100686.3 2015-01-19
DE102015100686.3A DE102015100686A1 (de) 2015-01-19 2015-01-19 Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip
PCT/EP2016/050392 WO2016116316A1 (de) 2015-01-19 2016-01-11 Verfahren zur herstellung einer mehrzahl von halbleiterchips und halbleiterchip

Publications (2)

Publication Number Publication Date
JP2018507547A JP2018507547A (ja) 2018-03-15
JP6667540B2 true JP6667540B2 (ja) 2020-03-18

Family

ID=55077528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017538220A Active JP6667540B2 (ja) 2015-01-19 2016-01-11 複数の半導体チップの製造方法、および半導体チップ

Country Status (6)

Country Link
US (1) US10629486B2 (ja)
JP (1) JP6667540B2 (ja)
KR (1) KR102557927B1 (ja)
CN (1) CN107210334B (ja)
DE (2) DE102015100686A1 (ja)
WO (1) WO2016116316A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015110429A1 (de) * 2015-06-29 2017-01-12 Osram Opto Semiconductors Gmbh Optoelektronische Leuchtvorrichtung
DE102019103761A1 (de) * 2019-02-14 2020-08-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines bauelements und bauelement
US12490500B2 (en) * 2021-11-04 2025-12-02 Diodes Incorporated Semiconductor device and processes for making same
KR102629307B1 (ko) * 2022-04-26 2024-01-29 숭실대학교산학협력단 질화물 반도체 소자의 제조방법

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0151383B1 (ko) * 1994-06-16 1998-10-01 문정환 안티퓨즈 구조를 갖는 프로그램 가능한 반도체소자 및 그의 제조방법
JP3402972B2 (ja) * 1996-11-14 2003-05-06 東京エレクトロン株式会社 半導体装置の製造方法
JP2004179565A (ja) * 2002-11-29 2004-06-24 Sony Corp 電子部品の製造方法及びダイシング方法、並びにこれらを実施するための製造装置
JP2004311487A (ja) 2003-04-02 2004-11-04 Hitachi Ltd 半導体装置の製造方法
TWI240434B (en) * 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7452743B2 (en) * 2005-09-01 2008-11-18 Aptina Imaging Corporation Microelectronic imaging units and methods of manufacturing microelectronic imaging units at the wafer level
TWI270223B (en) * 2005-11-21 2007-01-01 Epistar Corp A method of making a light emitting element
JP2008300645A (ja) * 2007-05-31 2008-12-11 Sharp Corp 窒化物系半導体ledチップの製造方法
KR101470020B1 (ko) * 2008-03-18 2014-12-10 엘지이노텍 주식회사 샌드위치 구조의 웨이퍼 결합 및 포톤 빔을 이용한 단결정 반도체 박막 전이
US8211781B2 (en) * 2008-11-10 2012-07-03 Stanley Electric Co., Ltd. Semiconductor manufacturing method
JP5237764B2 (ja) * 2008-11-10 2013-07-17 スタンレー電気株式会社 半導体素子の製造方法
US8216867B2 (en) * 2009-06-10 2012-07-10 Cree, Inc. Front end scribing of light emitting diode (LED) wafers and resulting devices
DE102009058796A1 (de) 2009-12-18 2011-06-22 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
KR101007137B1 (ko) 2010-03-08 2011-01-10 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
DE102011015725B4 (de) * 2011-03-31 2022-10-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Vereinzeln eines Bauelementverbunds
US8598016B2 (en) * 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
CN103650171B (zh) * 2011-07-15 2018-09-18 亮锐控股有限公司 将半导体装置结合到支持衬底的方法
JP2013058707A (ja) * 2011-09-09 2013-03-28 Hitachi Cable Ltd 半導体発光素子の製造方法
DE102011054891B4 (de) * 2011-10-28 2017-10-19 Osram Opto Semiconductors Gmbh Verfahren zum Durchtrennen eines Halbleiterbauelementverbunds
JP5916105B2 (ja) * 2012-03-27 2016-05-11 国立大学法人九州工業大学 半導体装置の製造方法
JP5880243B2 (ja) 2012-04-18 2016-03-08 富士通セミコンダクター株式会社 半導体装置とその製造方法
DE102012107921A1 (de) * 2012-08-28 2014-03-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US9082719B2 (en) * 2012-10-19 2015-07-14 Infineon Technologies Ag Method for removing a dielectric layer from a bottom of a trench
DE102012112530A1 (de) * 2012-12-18 2014-06-18 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US8980726B2 (en) * 2013-01-25 2015-03-17 Applied Materials, Inc. Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers
DE102013104840A1 (de) * 2013-05-10 2014-11-13 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterbauelementen
US20150011073A1 (en) * 2013-07-02 2015-01-08 Wei-Sheng Lei Laser scribing and plasma etch for high die break strength and smooth sidewall
US9711365B2 (en) * 2014-05-02 2017-07-18 International Business Machines Corporation Etch rate enhancement for a silicon etch process through etch chamber pretreatment

Also Published As

Publication number Publication date
CN107210334A (zh) 2017-09-26
KR102557927B1 (ko) 2023-07-19
DE102015100686A1 (de) 2016-07-21
DE112016000371B4 (de) 2024-03-07
CN107210334B (zh) 2020-12-25
JP2018507547A (ja) 2018-03-15
KR20170106438A (ko) 2017-09-20
DE112016000371A5 (de) 2017-10-19
US10629486B2 (en) 2020-04-21
US20180012801A1 (en) 2018-01-11
WO2016116316A1 (de) 2016-07-28

Similar Documents

Publication Publication Date Title
US8216867B2 (en) Front end scribing of light emitting diode (LED) wafers and resulting devices
US8969175B2 (en) Method for producing singulated semiconductor devices
US8258521B2 (en) Radiation-emitting semiconductor body with carrier substrate and method for the production thereof
JP2004031526A (ja) 3族窒化物系化合物半導体素子の製造方法
US9165816B2 (en) Method for singulating a component composite assembly
CN109390282B (zh) 用于将复合体分割成半导体芯片的方法和半导体芯片
US20130178006A1 (en) Wafer dicing method and method of manufacturing light emitting device chips employing the same
US9721940B2 (en) Radiation-emitting semiconductor chip and method of producing radiation-emitting semiconductor chips
JP6667540B2 (ja) 複数の半導体チップの製造方法、および半導体チップ
US9608401B2 (en) Method for producing semiconductor laser elements and semi-conductor laser element
US10242974B2 (en) Method for producing optoelectronic semiconductor devices and optoelectronic semiconductor device
JP6841214B2 (ja) 発光素子の製造方法
US10232471B2 (en) Method for dividing a composite into semiconductor chips, and semiconductor chip
US10461495B2 (en) Substrate technology for quantum dot lasers integrated on silicon
CN107112386A (zh) 用于制造大量光电子半导体器件的方法以及光电子半导体器件
US20160163939A1 (en) Optoelectronic semiconductor chip, semiconductor component and method of producing optoelectronic semiconductor chips
JP4911883B2 (ja) 光電変換素子の製造方法
US10903119B2 (en) Semiconductor chip, method of producing a semiconductor chip and apparatus having a plurality of semiconductor chips
EP3759771B1 (en) Quantum dot lasers integrated on silicon submount with mechanical features and through-silicon vias
JP2004179565A (ja) 電子部品の製造方法及びダイシング方法、並びにこれらを実施するための製造装置
TWI276235B (en) Method to produce semiconductor chips in thin-film technique and semiconductor chips in thin-film technique

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170919

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180717

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200225

R150 Certificate of patent or registration of utility model

Ref document number: 6667540

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250