JP6669841B2 - 回路検証装置、回路検証方法、および、コンピュータ・プログラム - Google Patents

Description

本発明は、高速化回路が搭載された装置の回路検証を行う技術に関する。

一般に、コンピュータシステムでは、装置に搭載された回路が正常に動作するかどうかを確認するために、テストプログラムを実行させてその結果を確認する回路検証が行われる。ここで、検証対象の装置には、処理の高速化の為、命令の追い越し回路やメモリからのリードデータのバイパス回路などの高速化回路が組み込まれている場合がある。

このような高速化回路が搭載された装置の回路検証を行う技術の一例が、特許文献１に記載されている。この特許文献１に記載された関連技術は、追い越しが発生した場合における実行結果が、発生しなかった場合における実行結果とは異なる結果になるようにメモリマッピングを変更することにより、追い越しが発生したか否かを判定する。そして、この関連技術は、追い越しが発生した場合に、追い越した順になるように命令列を並べ替えてシミュレートすることにより実行結果の期待値を生成し、追い越しが発生した場合の実行結果が期待値に一致するか否かを判定する。

特開２０１２−１６００７１号公報

しかしながら、上述の関連技術には、回路動作の設定変更に応じた効率的な回路検証ができないという課題がある。

ここで、回路動作の設定変更の一例としては、メモリの構成情報の変更、演算部の構成情報の変更、命令の調停順位の変更、レジスタの使用順番の変更、命令の追い越し機能の有効・無効の変更、演算回路バイパスを抑止するか否かの変更、または、これらの設定変更の組み合わせ等がある。

このような回路動作の設定変更によって、同一のテストプログラムによる回路検証でも、高速化回路が動作する場合と動作しない場合がある。ところが、高速化回路が動作しても動作しなくても、テストプログラムの結果は同じである。そこで、このような場合に、特許文献１に記載された技術を適用することが考えられる。しかしながら、この関連技術は、回路動作の設定変更毎に追い越し判定や期待値の生成を行う必要があり、高速化回路の検証が効率的に行えない。

本発明は、上述の課題を解決するためになされたもので、回路動作の設定変更に応じた効率的な回路検証を行う技術を提供することを目的とする。

本発明の回路検証装置は、被検証装置に搭載された各高速化回路について、検証用のハードウェアモードを記憶するハードウェアモード格納部と、前記ハードウェア格納部に格納されている前記検証用のハードウェアモードを設定して前記被検証装置の回路検証を実行する回路検証部とを備えた回路検証装置において、前記回路検証部は、前記高速化回路について前記ハードウェアモード格納部に前記検証用のハードウェアモードが格納されていない場合、設定可能なハードウェアモードの一覧から１つずつハードウェアモードを取得し、前記ハードウェアモードを変更しながら前記被検証装置の回路検証を実行し、前記高速化回路が動作したときにそれぞれオンとなる高速化回路動作フラグを参照することにより、前記高速化回路動作フラグがオンとなったときに設定されているハードウェアモードを、当該高速化回路の検証用のハードウェアモードとして前記ハードウェアモード格納部に格納する第一の検証処理を実行し、前記高速化回路について前記ハードウェアモード格納部に前記検証用のハードウェアモードが格納されている場合、格納されている前記検証用のハードウェアモードを設定して前記被検証装置の回路検証を実行する第二の検証処理を実行することを特徴とする。

また、本発明の回路検証方法は、被検証装置に搭載された各高速化回路について、検証用のハードウェアモードを記憶するハードウェアモード格納部と、前記ハードウェア格納部に格納されている前記検証用のハードウェアモードを設定して前記被検証装置の回路検証を実行する回路検証部とを用いて、前記回路検証部は、前記高速化回路について前記ハードウェアモード格納部に前記検証用のハードウェアモードが格納されていない場合、設定可能なハードウェアモードの一覧から１つずつハードウェアモードを取得し、前記ハードウェアモードを変更しながら前記被検証装置の回路検証を実行し、前記高速化回路が動作したときにそれぞれオンとなる高速化回路動作フラグを参照することにより、前記高速化回路動作フラグがオンとなったときに設定されているハードウェアモードを、当該高速化回路の検証用のハードウェアモードとして前記ハードウェアモード格納部に格納する第一の検証処理を実行し、前記高速化回路について前記ハードウェアモード格納部に前記検証用のハードウェアモードが格納されている場合、格納されている前記検証用のハードウェアモードを設定して前記被検証装置の回路検証を実行する第二の検証処理を実行する。

また、本発明のコンピュータ・プログラムは、被検証装置に搭載された各高速化回路について、検証用のハードウェアモードを記憶するハードウェアモード格納部と、前記ハードウェア格納部に格納されている前記検証用のハードウェアモードを設定して前記被検証装置の回路検証を実行する回路検証部とを備えるコンピュータ装置の前記回路検証部に、前記高速化回路について前記ハードウェアモード格納部に前記検証用のハードウェアモードが格納されていない場合、設定可能なハードウェアモードの一覧から１つずつハードウェアモードを取得し、前記ハードウェアモードを変更しながら前記被検証装置の回路検証を実行し、前記高速化回路が動作したときにそれぞれオンとなる高速化回路動作フラグを参照することにより、前記高速化回路動作フラグがオンとなったときに設定されているハードウェアモードを、当該高速化回路の検証用のハードウェアモードとして前記ハードウェアモード格納部に格納する第１の回路検証ステップと、前記高速化回路について前記ハードウェアモード格納部に前記検証用のハードウェアモードが格納されている場合、格納されている前記検証用のハードウェアモードを設定して前記被検証装置の回路検証を実行する第２の回路検証ステップとを実行させる。

本発明は、回路動作の設定変更に応じた効率的な回路検証を行う技術を提供することができる。

本発明の第１の実施の形態としての回路検証システムの構成を示すブロック図である。 本発明の第１の実施の形態としての回路検証システムのハードウェア構成図である。 本発明の第１の実施の形態としての回路検証システムの動作の概略を説明するフローチャートである。 本発明の第１の実施の形態としての回路検証システムの第１の検証処理を説明するフローチャートである。 本発明の第１の実施の形態としての回路検証システムの第２の検証処理を説明するフローチャートである。 本発明の第２の実施の形態としての回路検証システムの構成を示すブロック図である。 本発明の第２の実施の形態としての回路検証システムの第１の検証処理を説明するフローチャートである。

（第１の実施の形態）
以下、本発明の第１の実施の形態について、図面を参照して詳細に説明する。

本発明の第１の実施の形態としての回路検証システム１の構成を図１に示す。図１において、回路検証システム１は、回路検証装置１０と、被検証装置３０とを備える。回路検証装置１０および被検証装置３０は、通信経路を介して接続されている。また、回路検証装置１０は、ハードウェアモード格納部１１と、回路検証部１２とを備える。また、被検証装置３０は、ｎ個の高速化回路３１（３１＿１〜３１＿ｎ）を搭載している。なお、ｎは、１以上の整数である。

ここで、回路検証装置１０は、図２に示すように、プロセッサ１００１と、メモリ１００２と、通信インタフェース１００３とを含む。この場合、ハードウェアモード格納部１１は、メモリ１００２によって構成される。また、回路検証部１２は、通信インタフェース１００３と、メモリ１００２に格納されたコンピュータ・プログラムを実行するプロセッサ１００１とによって構成される。また、被検証装置３０は、高速化回路３１を含むプロセッサ３００１と、メモリ３００２と、通信インタフェース３００３とを含む。なお、回路検証システム１を構成する各装置および各機能ブロックのハードウェア構成は、上述の構成に限定されない。

被検証装置３０は、ハードウェアモードが設定されると、設定されたハードウェアモードに応じて動作するよう構成される。ハードウェアモードは、自装置に搭載された回路の動作に関する設定内容を表す。例えば、ハードウェアモードは、メモリの構成情報の変更、演算部の構成情報の変更、命令の調停順位の変更、レジスタの使用順番の変更、命令の追い越し機能の有効・無効の変更、演算回路バイパスを抑止するか否かの変更、または、これらの組み合わせに関する設定内容を表すものであってもよい。なお、ハードウェアモードは、図示しないハードウェアモード設定部等に設定される。

また、被検証装置３０では、プロセッサ３００１が、メモリ３００２にアクセスしながらコンピュータ・プログラムを実行する際に、高速化回路３１が、必要に応じて動作する。例えば、高速化回路３１は、命令の追い越し回路や、メモリからのリードデータのバイパス回路等であってもよい。例えば、高速化回路３１が追い越し回路である場合、該高速化回路３１は、プロセッサ３００１からのメモリ３００２に対する後続命令が先行命令に先行して実行可能である場合、後続命令を先行して実行する。なお、ｎ個の高速化回路３１は、それぞれが他の少なくとも１つと同種類の高速化回路であってもよいし、他のいずれとも異なる種類の高速化回路であってもよい。

また、各高速化回路３１は、自回路が動作すると、対応する高速化回路動作フラグをオンに設定する。具体的には、各高速化回路３１は、ｎ個のフラグによって構成される高速化回路動作フラグのうち自回路に対応するフラグをオンにすればよい。なお、本実施の形態では、高速化回路動作フラグは、被検証装置３０のメモリ３００２によって構成されるものとする。ただし、本発明において、高速化回路動作フラグは、検証装置１０のメモリ１００２によって構成されていてもよい。その場合、各高速化回路３１は、自回路が動作したことを検証装置１０に通信経路を介して通知し、検証装置１０のプロセッサ３００１に、対応する高速化回路動作フラグをオンにさせてもよい。

回路検証装置１０のハードウェアモード格納部１１は、被検証装置３０に搭載された各高速化回路３１について、検証用のハードウェアモードを記憶する。つまり、ハードウェアモード格納部１１は、ｎ個の高速化回路３１の検証用として、ｎ個のハードウェアモードを記憶可能に構成される。

回路検証部１２は、被検証装置３０に搭載された各高速化回路３１についてハードウェアモード格納部１１に検証用のハードウェアモードが格納されていない場合、次のように動作するよう構成される。この場合、回路検証部１２は、ハードウェアモードを変更しながら被検証装置３０の回路検証を実行する。なお、被検証装置３０の回路検証の実行とは、被検証装置３０にテストプログラムを実行させることである。

このとき、回路検証部１２は、被検証装置３０に設定可能なハードウェアモードの一覧から１つずつハードウェアモードを取得し、被検証装置３０に順次設定してテストプログラムを実行させてもよい。そして、回路検証部１２は、１つのハードウェアモードを設定して回路検証を実行する度に、前述の高速化回路動作フラグを参照する。そして、高速化回路動作フラグがオンとなっている高速化回路３１について、そのときに設定されていたハードウェアモードを、ハードウェアモード格納部１１に格納する。

また、回路検証部１２は、各高速化回路３１についてハードウェアモード格納部１１に検証用のハードウェアモードが格納されている場合、格納されているハードウェアモードを順次設定しながら回路検証を実行する。

以上のように構成された回路検証システム１の動作について、図面を参照して説明する。

まず、回路検証システム１の動作の概略を図３に示す。

図３では、まず、回路検証装置１０の回路検証部１２は、被検証装置３０の各高速化回路３１について、ハードウェアモード格納部１１に検証用のハードウェアモードが格納されているか否かを判断する（ステップＳ１）。

ここで、ハードウェアモード格納部１１に、この被検証装置３０の各高速化回路３１について検証用のハードウェアモードが格納されていない場合、回路検証部１２は、この被検証装置３０について第１の検証処理を行う（ステップＳ２）。第１の検証処理の詳細については後述する。

一方、ハードウェアモード格納部１１に、この被検証装置３０の各高速化回路３１について検証用のハードウェアモードが格納されている場合、回路検証部１２は、この被検証装置３０について第２の検証処理を行う（ステップＳ３）。第２の検証処理の詳細については後述する。

以上で、回路検証システム１は動作を終了する。

次に、ステップＳ２における第１の検証処理について、図４を用いて説明する。

図４では、回路検証部１２は、高速化回路３１＿ｉ（ｉ＝１〜ｎ）について、以下のステップＳ１１〜Ｓ１５の処理を実行する。

ここでは、まず、回路検証部１２は、被検証装置３０に設定可能なハードウェアモードのうちの１つを選択し、被検証装置３０に設定する（ステップＳ１１）。

次に、回路検証部１２は、被検証装置３０の回路検証を実行する。具体的には、回路検証部１２は、被検証装置３０にテストプログラムを実行させる（ステップＳ１２）。

ここで、被検証装置３０の各高速化回路３１は、自回路が動作すると、自回路に対応する高速化回路動作フラグをオンに設定する。

次に、回路検証部１２は、テストプログラムの実行終了後、高速化回路３１＿ｉに対応する高速化回路動作フラグがオンとなっているか否かを確認する（ステップＳ１３）。

ここで、対応する高速化回路動作フラグがオンとなっている場合（ステップＳ１３でＹｅｓ）、回路検証部１２は、高速化回路３１＿ｉの検証用のハードウェアモードとして、ステップＳ１１で設定したハードウェアモードを、ハードウェアモード格納部１１に記憶させる（ステップＳ１４）。

なお、このとき、回路検証部１２は、対応する高速化回路動作フラグがオンとなっている他の高速化回路３１があれば、その高速化回路３１の検証用のハードウェアモードをさらにハードウェアモード格納部１１に記憶させてもよい。

そして、回路検証装置１０は、この高速化回路３１＿ｉについての検証処理を終了する。

一方、対応する高速化回路動作フラグがオンとなっていない場合（ステップＳ１３でＮｏ）、回路検証装置１０は、被検証装置３０に設定可能なハードウェアモードのうち、未だ設定していない他のハードウェアモードがあるか否かを確認する（ステップＳ１５）。

ここで、他のハードウェアモードがあれば（ステップＳ１５でＹｅｓ）、回路検証装置１０は、他のハードウェアモードの１つについて、ステップＳ１１からの処理を繰り返す。

一方、他のハードウェアモードがなければ（ステップＳ１５でＮｏ）、回路検証装置１０は、この高速化回路３１＿ｉについての検証処理を終了する。

高速化回路３１＿１〜３１＿ｎについてステップＳ１１〜Ｓ１５の処理を完了すると、回路検証装置１０は、第１の検証処理を終了する。

次に、ステップＳ３における第２の検証処理について、図５を用いて説明する。

図５では、回路検証部１２は、高速化回路３１＿ｉ（ｉ＝１〜ｎ）について、以下のステップＳ２１〜Ｓ２２の処理を実行する。

ここでは、まず、回路検証部１２は、高速化回路３１＿ｉについて、ハードウェアモード格納部１１に記憶された検証用のハードウェアモードを取得し、被検証装置３０に設定する（ステップＳ２１）。

次に、回路検証部１２は、被検証装置３０の回路検証を実行する。具体的には、回路検証部１２は、被検証装置３０にテストプログラムを実行させ、高速化回路３１＿ｉの動作を検証する（ステップＳ２２）。

なお、このとき、回路検証部１２は、同一の検証用のハードウェアモードがハードウェアモード格納部１１に記憶されている他の高速化回路３１についても検証を行うことが可能である。

高速化回路３１＿１〜３１＿ｎについてステップＳ２１〜Ｓ２２の処理を完了すると、回路検証装置１０は、第２の検証処理を終了する。

次に、本発明の第１の実施の形態の効果について述べる。

本発明の第１の実施の形態としての回路検証システムは、回路動作の設定変更に応じた効率的な回路検証を行うことができる。

その理由は、回路検証部が、被検証装置に搭載された各高速化回路についての検証用のハードウェアモードがハードウェアモード格納部に格納されていない場合、ハードウェアモードを変更しながら回路検証を実行するからである。そして、回路検証部が、高速化回路動作フラグを参照し、高速化回路動作フラグがオンとなったときに設定されているハードウェアモードを、そのフラグに対応する高速化回路の検証用のハードウェアモードとしてハードウェアモード格納部に格納するからである。また、被検証装置に搭載された各高速化回路についての検証用のハードウェアモードがハードウェアモード格納部に格納されている場合、回路検証部が、格納されているハードウェアモードを設定して回路検証を実行するからである。

これにより、本実施の形態は、同種の被検証装置について回路検証を実行する場合、２回目以降は、高速化回路が動作することがわかっているハードウェアモードを設定して回路検証を行うことができ、回路検証の効率化を図ることができる。

（第２の実施の形態）
次に、本発明の第２の実施の形態について図面を参照して詳細に説明する。なお、本実施の形態の説明において参照する各図面において、本発明の第１の実施の形態と同一の構成および同様に動作するステップには同一の符号を付して本実施の形態における詳細な説明を省略する。

まず、本発明の第２の実施の形態としての回路検証システム２の構成を図６に示す。図６において、回路検証システム２は、本発明の第１の実施の形態としての回路検証システム１に対して、回路検証装置１０に替えて回路検証装置２０を備える点が異なる。また、回路検証装置２０は、本発明の第１の実施の形態としての回路検証装置１０に対して、回路検証部１２に替えて回路検証部２２を備え、さらに、ハードウェアモードテーブル２３を備える点が異なる。なお、回路検証システム２を構成する各装置および各機能ブロックは、図２を参照して説明した本発明の第１の実施の形態のハードウェア構成によって構成可能である。ただし、これらの装置および機能ブロックのハードウェア構成は、上述の構成に限定されない。

回路検証部２２は、ハードウェアモード格納部１１に検証用のハードウェアモードが格納されていない場合の動作が、本発明の第１の実施の形態と異なるよう構成される。

この場合、回路検証部２２は、高速化回路３１毎に用意されたハードウェアモードテーブル２３を用いて、ハードウェアモードの変更を行う。具体的には、ｎ個の高速化回路３１（３１＿１〜３１＿ｎ）があれば、ｎ個のハードウェアモードテーブル２３（２３＿１〜２３＿ｎ）があらかじめメモリ１００２等に用意されている。各ハードウェアモードテーブル２３は、被検証装置３０について設定可能なｍ（ｍは１以上の整数）個のハードウェアモードのうち、対応する高速化回路３１について有効な設定変更となる１つ以上のハードウェアモードの一覧を格納している。

具体的には、回路検証部２２は、各高速化回路３１について、対応するハードウェアモードテーブル２３に格納されたハードウェアモードを順次選択して設定しながら、回路検証を行う。そして、回路検証部２２は、高速化回路動作フラグがオンとなったときに設定されているハードウェアモードを、その高速化回路３１の検証用のハードウェアモードとして、ハードウェアモード格納部１１に格納すればよい。

以上のように構成された回路検証システム２の動作について、図面を参照して説明する。なお、回路検証システム２の動作は、本発明の第１の実施の形態としての回路検証システム１の動作に対して、ステップＳ２における第１の検証処理の詳細が異なる。回路検証システム２の第１の検証処理の詳細を図７に示す。

図７では、回路検証部２２は、高速化回路３１＿ｉ（ｉ＝１〜ｎ）について、以下のステップＳ３１〜Ｓ３２、Ｓ１２〜Ｓ１４、Ｓ３５の処理を実行する。

ここでは、まず、回路検証部２２は、高速化回路３１＿ｉに対応するハードウェアモードテーブル２３＿ｉから、ハードウェアモードの一覧を取得する（ステップＳ３１）。

次に、回路検証部２２は、ステップＳ３１で取得したハードウェアモードの一覧のうちの１つを選択し、被検証装置３０に設定する（ステップＳ３２）。

次に、回路検証部２２は、本発明の第１の実施の形態における第１の検証処理と同様に、ステップＳ１２〜Ｓ１４を実行する。すなわち、回路検証部２２は、被検証装置３０にテストプログラムを実行させ、高速化回路３１＿ｉに対応する高速化回路動作フラグがオンとなれば、高速化回路３１＿ｉの検証用のハードウェアモードを、ハードウェアモード格納部１１に記憶させる。この場合、回路検証装置２０は、この高速化回路３１＿ｉについての検証処理を終了する。

一方、対応する高速化回路動作フラグがオンとなっていない場合（ステップＳ１３でＮｏ）、回路検証部２２は、ハードウェアモードテーブル２３＿ｉから取得した一覧のうち、未だ設定していない他のハードウェアモードがあるかを確認する（ステップＳ３５）。

ここで、他のハードウェアモードがあれば（ステップＳ３５でＹｅｓ）、回路検証装置２０は、他のハードウェアモードの１つについて、ステップＳ３２からの処理を繰り返す。

一方、他のハードウェアモードがなければ（ステップＳ３５でＮｏ）、回路検証装置２０は、この高速化回路３１＿ｉについての処理を終了する。

高速化回路３１＿１〜３１＿ｎについてステップＳ３１〜Ｓ３２、Ｓ１２〜Ｓ１４、Ｓ３５の処理を完了すると、回路検証装置２０は、第１の検証処理を終了する。

次に、本発明の第２の実施の形態の効果について述べる。

本発明の第２の実施の形態としての回路検証システムは、回路動作の設定変更に応じた回路検証を、さらに効率的に行うことができる。

その理由は、回路検証部が、高速化回路毎に用意されたハードウェアモードテーブルを用いて、ハードウェアモードを変更しながら、各高速化回路について回路検証を実行するからである。これにより、本実施の形態は、高速化回路によっては設定を変更しても動作するか否かに影響のないハードウェアモードを設定する必要がなく、各高速化回路について検証用のハードウェアモードを得るための処理を、さらに効率的に行うことができる。また、本発明の第２の実施の形態は、そのようにして得た検証用のハードウェアモードを用いて、同種の被検証装置についての２回目以降の回路検証では、高速化回路が動作するハードウェアモードを設定して回路検証を行うことができ、さらなる効率化を図ることができる。

なお、本発明の各実施の形態において、検証装置の各機能ブロックが、メモリに記憶されたコンピュータ・プログラムを実行するプロセッサによって実現される例を中心に説明したが、各機能ブロックの一部、全部、または、それらの組み合わせが専用のハードウェアにより実現されていてもよい。

また、本発明の各実施の形態において、検証装置の機能ブロックは、複数の装置に分散されて実現されてもよい。

また、本発明の各実施の形態において、高速化回路動作フラグは、検証装置側に備えられていてもよい。

また、本発明の各実施の形態において、被検証装置の高速化回路は、高速化回路が動作したことを判定する他の機能ブロックにより、高速化回路動作フラグをオンにしてもよい。

また、上述した本発明の各実施の形態において、各フローチャートを参照して説明した検証装置の動作を、本発明のコンピュータ・プログラムとしてコンピュータ装置の記憶装置（記憶媒体）に格納しておいてもよい。また、係るコンピュータ・プログラムをコンピュータ装置のプロセッサが読み出して実行するようにしてもよい。そして、このような場合において、本発明は、係るコンピュータ・プログラムのコードあるいは記憶媒体によって構成される。

また、上述した各実施の形態は、適宜組み合わせて実施されることが可能である。

また、本発明は、上述した各実施の形態に限定されず、様々な態様で実施されることが可能である。

１、２ 回路検証システム
１０、２０ 回路検証装置
１１ ハードウェアモード格納部
１２、２２ 回路検証部
２３ ハードウェアモードテーブル
３０ 被検証装置
３１ 高速化回路
１００１、３００１ プロセッサ
１００２、３００２ メモリ
１００３、３００３ 通信インタフェース

Claims (6)

1. 被検証装置に搭載された各高速化回路について、検証用のハードウェアモードを記憶するハードウェアモード格納部と、
   前記ハードウェアモード格納部に格納されている前記検証用のハードウェアモードを設定して前記被検証装置の回路検証を実行する回路検証部と、
   を備えた回路検証装置において、
   前記回路検証部は、前記高速化回路について前記ハードウェアモード格納部に前記検証用のハードウェアモードが格納されていない場合、設定可能なハードウェアモードの一覧から１つずつハードウェアモードを取得し、前記ハードウェアモードを変更しながら前記被検証装置の回路検証を実行し、前記高速化回路が動作したときにそれぞれオンとなる高速化回路動作フラグを参照することにより、前記高速化回路動作フラグがオンとなったときに設定されているハードウェアモードを、当該高速化回路の検証用のハードウェアモードとして前記ハードウェアモード格納部に格納する第一の検証処理を実行し、
   前記高速化回路について前記ハードウェアモード格納部に前記検証用のハードウェアモードが格納されている場合、格納されている前記検証用のハードウェアモードを設定して前記被検証装置の回路検証を実行する第二の検証処理を実行することを特徴とする回路検証装置。
2. 予め格納されている前記検証用のハードウェアモード、もしくは、前記第一の検証処理で格納した前記高速化回路の検証用のハードウェアモードを用いて、前記第二の検証処理を実行する、請求項１に記載の回路検証装置。
3. 被検証装置に搭載された各高速化回路について、検証用のハードウェアモードを記憶するハードウェアモード格納部と、前記ハードウェアモード格納部に格納されている前記検証用のハードウェアモードを設定して前記被検証装置の回路検証を実行する回路検証部と、を用いて、
   前記回路検証部は、前記高速化回路について前記ハードウェアモード格納部に前記検証用のハードウェアモードが格納されていない場合、設定可能なハードウェアモードの一覧から１つずつハードウェアモードを取得し、前記ハードウェアモードを変更しながら前記被検証装置の回路検証を実行し、前記高速化回路が動作したときにそれぞれオンとなる高速化回路動作フラグを参照することにより、前記高速化回路動作フラグがオンとなったときに設定されているハードウェアモードを、当該高速化回路の検証用のハードウェアモードとして前記ハードウェアモード格納部に格納する第一の検証処理を実行し、
   前記高速化回路について前記ハードウェアモード格納部に前記検証用のハードウェアモードが格納されている場合、格納されている前記検証用のハードウェアモードを設定して前記被検証装置の回路検証を実行する第二の検証処理を実行する回路検証方法。
4. 予め格納されている前記検証用のハードウェアモード、もしくは、前記第一の検証処理で格納した前記高速化回路の検証用のハードウェアモードを用いて、前記第二の検証処理を実行する、請求項３に記載の回路検証方法。
5. 被検証装置に搭載された各高速化回路について、検証用のハードウェアモードを記憶するハードウェアモード格納部と、前記ハードウェアモード格納部に格納されている前記検証用のハードウェアモードを設定して前記被検証装置の回路検証を実行する回路検証部とを備えるコンピュータ装置の前記回路検証部に、
   前記高速化回路について前記ハードウェアモード格納部に前記検証用のハードウェアモードが格納されていない場合、設定可能なハードウェアモードの一覧から１つずつハードウェアモードを取得し、前記ハードウェアモードを変更しながら前記被検証装置の回路検証を実行し、前記高速化回路が動作したときにそれぞれオンとなる高速化回路動作フラグを参照することにより、前記高速化回路動作フラグがオンとなったときに設定されているハードウェアモードを、当該高速化回路の検証用のハードウェアモードとして前記ハードウェアモード格納部に格納する第１の回路検証ステップと、
   前記高速化回路について前記ハードウェアモード格納部に前記検証用のハードウェアモードが格納されている場合、格納されている前記検証用のハードウェアモードを設定して前記被検証装置の回路検証を実行する第２の回路検証ステップと、
   を実行させるコンピュータ・プログラム。
6. 前記第２の回路検証ステップにおいて、
   予め格納されている前記検証用のハードウェアモード、もしくは、前記第１の回路検証ステップで格納した前記高速化回路の検証用のハードウェアモードを用いる請求項５に記載のコンピュータ・プログラム。

Images