JP6673571B2 - Schottky barrier diode - Google Patents
Schottky barrier diode Download PDFInfo
- Publication number
- JP6673571B2 JP6673571B2 JP2016065784A JP2016065784A JP6673571B2 JP 6673571 B2 JP6673571 B2 JP 6673571B2 JP 2016065784 A JP2016065784 A JP 2016065784A JP 2016065784 A JP2016065784 A JP 2016065784A JP 6673571 B2 JP6673571 B2 JP 6673571B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- region
- schottky barrier
- guard ring
- barrier diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本発明は、ショットキーバリアダイオードに関する。 The present invention relates to a Schottky barrier diode.
従来、第2半導体層の表面にガードリングを備えるショットキーバリアダイオードが知られている(例えば、特許文献1参照。)。 Conventionally, a Schottky barrier diode having a guard ring on the surface of a second semiconductor layer has been known (for example, see Patent Document 1).
従来のショットキーバリアダイオード900は、図9に示すように、n+型の第1半導体層910と、第1半導体層910上に形成され、第1半導体層910よりも不純物濃度が低いn−型の第2半導体層920と、第2半導体層920上の表面所定領域に形成されたバリアメタル層930と、平面的に見てバリアメタル層930のうち第2半導体層920の表面と接する部分の端部を包含するように第2半導体層920の表面に形成されたp+型のガードリング940とを備える。
As shown in FIG. 9, the conventional Schottky
従来のショットキーバリアダイオード900によれば、平面的に見てバリアメタル層930のうち第2半導体層920の表面と接する部分の端部を包含するように第2半導体層920の表面に形成されたp+型のガードリング940を備えるため、ショットキー接触(バリアメタル層930と第2半導体層920との接触)から第1半導体層910に向けて伸びる空乏層を第2半導体層920の外周まで広げることができる。その結果、バリアメタル層930のうち第2半導体層920の表面と接する部分の端部における電界集中を緩和することができる。
According to the conventional Schottky
しかしながら、従来のショットキーバリアダイオード900においては、逆サージが入ると、ショットキー接触(バリアメタル層930と第2半導体層920との接触)及びpn接合(ガードリング940と第2半導体層920との接合)から第1半導体層910に向けて空乏層が伸びて当該第1半導体層910に達する状態、すなわち、リーチスルー状態となる(図7(b)参照。)。そして、この状態で大きな逆サージが入ると、ショットキーバリアダイオードは破壊される。
However, in the conventional Schottky
そこで、第2半導体層920の厚さを厚くすることにより、リーチスルー状態になり難いショットキーバリアダイオードにすることが考えられる。しかしながら、このようにした場合には、第2半導体層920の抵抗が高くなるため、順方向電圧VFが高くなり、好ましくない(後述する図8における試料5(比較例2)参照。)。
Therefore, it is conceivable to increase the thickness of the
そこで、本発明は、このような背景に鑑みてなされたもので、順方向電圧VFを高くすることなく、逆サージ耐量を高くすることができるショットキーバリアダイオードを提供することを目的とする。 The present invention has been made in view of such a background, and an object thereof is to provide a Schottky barrier diode can be forward voltage without increasing the V F, to increase the reverse surge resistance .
[1]本発明のショットキーバリアダイオードは、第1導電型の第1半導体層と、前記第1半導体層上に形成され、前記第1半導体層よりも不純物濃度が低い第1導電型の第2半導体層と、前記第2半導体層上の表面所定領域に形成されたバリアメタル層と、平面的に見て前記バリアメタル層のうち前記第2半導体層の表面と接する部分の端部を包含するように前記第2半導体層の表面に形成された第2導電型のガードリングとを備え、前記ガードリングが形成されている領域における前記第2半導体層の不純物濃度が、能動領域における前記第2半導体層の不純物濃度よりも高いことを特徴とする。 [1] A Schottky barrier diode according to the present invention includes a first conductive type first semiconductor layer and a first conductive type first semiconductor layer formed on the first semiconductor layer and having a lower impurity concentration than the first semiconductor layer. A second semiconductor layer, a barrier metal layer formed in a predetermined region on a surface of the second semiconductor layer, and an end of a portion of the barrier metal layer in contact with the surface of the second semiconductor layer when viewed in plan. A guard ring of the second conductivity type formed on the surface of the second semiconductor layer so that the impurity concentration of the second semiconductor layer in a region where the guard ring is formed is lower than that of the active region. It is characterized by having a higher impurity concentration than the two semiconductor layers.
なお、本明細書中、「表面所定領域」とは、能動領域及びその近傍の領域(ガードリングとバリアメタル層が接触する領域)を含む領域である。また、本明細書中、「能動領域」とは、バリアメタル層と第2半導体層とでショットキー障壁が形成され、実質的にショットキーバリアダイオードとして機能する領域のことをいう。 In the present specification, the “predetermined surface region” is a region including the active region and a region near the active region (a region where the guard ring contacts the barrier metal layer). Further, in the present specification, the “active region” refers to a region in which a Schottky barrier is formed by the barrier metal layer and the second semiconductor layer, and substantially functions as a Schottky barrier diode.
[2]本発明のショットキーバリアダイオードにおいては、前記ガードリングが形成されている領域における前記第2半導体層の不純物濃度が、前記第1半導体層の不純物濃度よりも低いことが好ましい。 [2] In the Schottky barrier diode of the present invention, it is preferable that an impurity concentration of the second semiconductor layer in a region where the guard ring is formed is lower than an impurity concentration of the first semiconductor layer.
[3]本発明のショットキーバリアダイオードにおいては、前記ガードリングが形成されている領域における前記第2半導体層の不純物濃度が、7×1014cm−3〜7×1016cm−3の範囲内にあることが好ましい。 [3] In the Schottky barrier diode of the present invention, the impurity concentration of the second semiconductor layer in a region where the guard ring is formed is in a range of 7 × 10 14 cm −3 to 7 × 10 16 cm −3 . It is preferably within.
[4]本発明のショットキーバリアダイオードにおいては、前記ガードリングの周囲の領域における前記第2半導体層の不純物濃度が、前記能動領域における前記第2半導体層の不純物濃度よりも高いことが好ましい。 [4] In the Schottky barrier diode of the present invention, it is preferable that an impurity concentration of the second semiconductor layer in a region around the guard ring is higher than an impurity concentration of the second semiconductor layer in the active region.
[5]本発明のショットキーバリアダイオードにおいては、前記ガードリングが形成されている領域よりも外周側の領域における前記第2半導体層の不純物濃度が、前記能動領域における前記第2半導体層の不純物濃度よりも高いことが好ましい。 [5] In the Schottky barrier diode according to the present invention, the impurity concentration of the second semiconductor layer in a region on the outer peripheral side of the region where the guard ring is formed may be higher than the impurity concentration of the second semiconductor layer in the active region. Preferably, it is higher than the concentration.
[6]本発明のショットキーバリアダイオードにおいては、前記ガードリングが形成されている領域における前記第2半導体層においては、前記ガードリングの最深部の深さ位置よりも深い深さ領域の全部で前記能動領域における前記第2半導体層の不純物濃度よりも高いことが好ましい。 [6] In the Schottky barrier diode of the present invention, in the second semiconductor layer in a region where the guard ring is formed, the entire second region of the guard ring has a depth region deeper than a deepest position of the guard ring. It is preferable that the impurity concentration is higher than the impurity concentration of the second semiconductor layer in the active region.
[7]本発明のショットキーバリアダイオードにおいては、前記ガードリングが形成されている領域における前記第2半導体層においては、前記ガードリングの最深部の深さ位置よりも深い深さ領域の一部のみで前記能動領域における前記第2半導体層の不純物濃度よりも高いことが好ましい。 [7] In the Schottky barrier diode of the present invention, in the second semiconductor layer in a region where the guard ring is formed, a part of a depth region deeper than a depth position of a deepest portion of the guard ring. It is preferable that only the active region has a higher impurity concentration than the second semiconductor layer in the active region.
[8]本発明のショットキーバリアダイオードにおいては、前記第2半導体層上に前記能動領域を取り囲むように形成された絶縁層をさらに備え、平面的に見て前記絶縁層の内周端は前記ガードリングに包含されていることが好ましい。 [8] The Schottky barrier diode according to the present invention further includes an insulating layer formed on the second semiconductor layer so as to surround the active region. It is preferably included in the guard ring.
本発明のショットキーバリアダイオードによれば、ガードリングが形成されている領域における第2半導体層の不純物濃度が能動領域における第2半導体層の不純物濃度よりも高いことから、逆サージが入った場合でも、ショットキー接触(バリアメタル層と第2半導体層との接触)及びpn接合(ガードリングと第2半導体層との接合)から第1半導体層に向けて伸びる空乏層の伸びを抑制することができる。従って、当該空乏層が第1半導体層110に達する状態になり難くなり(図7(a)参照。)、その結果、従来よりも逆サージ耐量を高くすることができる。 According to the Schottky barrier diode of the present invention, since the impurity concentration of the second semiconductor layer in the region where the guard ring is formed is higher than the impurity concentration of the second semiconductor layer in the active region, when a reverse surge occurs. However, suppression of the extension of the depletion layer extending from the Schottky contact (the contact between the barrier metal layer and the second semiconductor layer) and the pn junction (the junction between the guard ring and the second semiconductor layer) toward the first semiconductor layer. Can be. Therefore, it becomes difficult for the depletion layer to reach the first semiconductor layer 110 (see FIG. 7A), and as a result, the reverse surge withstand capability can be increased as compared with the related art.
また、本発明のショットキーバリアダイオードによれば、ガードリングが形成されている領域における第2半導体層の不純物濃度が能動領域における第2半導体層の不純物濃度よりも高いことから、逆サージ耐量を高くすることを目的として、第2半導体層自体の厚さを厚くする必要がないため、順方向電圧VFが従来よりも高くなることがない(後述する図8における試料3(実施例)参照。)。 According to the Schottky barrier diode of the present invention, the impurity concentration of the second semiconductor layer in the region where the guard ring is formed is higher than the impurity concentration of the second semiconductor layer in the active region. for the purpose of increasing, it is not necessary to increase the thickness of the second semiconductor layer itself, sample 3 (example in Fig. 8 the forward voltage V F is the absence of (to be described later higher than conventional) see .).
その結果、本発明のショットキーバリアダイオードは、順方向電圧VFを高くすることなく、従来よりも逆サージ耐量を高くすることができるショットキーバリアダイオードとなる。 As a result, the Schottky barrier diode of the present invention, without increasing the forward voltage V F, the conventionally can be increased reverse surge resistance even Schottky barrier diode.
以下、本発明の半導体装置及び半導体装置の製造方法について、図に示す実施の形態に基づいて説明する。なお、各図面は模式図であり、必ずしも実際の寸法を厳密に反映したものではない。 Hereinafter, a semiconductor device and a method of manufacturing the semiconductor device according to the present invention will be described based on an embodiment shown in the drawings. Each drawing is a schematic diagram, and does not always strictly reflect actual dimensions.
[実施形態1]
1.実施形態1に係るショットキーバリアダイオード100の構成
実施形態1に係るショットキーバリアダイオード100は、図1に示すように、n+型の第1半導体層110と、第1半導体層110上に形成され、第1半導体層110よりも不純物濃度が低いn−型の第2半導体層120と、第2半導体層120上の表面所定領域に形成されたバリアメタル層130と、平面的に見てバリアメタル層130のうち第2半導体層120の表面と接する部分の端部を包含するように第2半導体層120の表面に形成されたp+型のガードリング140と、第2半導体層120上に能動領域を取り囲むように形成された絶縁層150と、第1半導体層110の裏面上に形成された裏面電極160とを備える。なお、実施形態1では、第1導電型の不純物がn型の不純物、第2導電型の不純物がp型の不純物である。
[Embodiment 1]
1. 1. Configuration of
ガードリング140が形成されている領域における第2半導体層120の不純物濃度が能動領域における第2半導体層120の不純物濃度よりも高く、かつ、第1半導体層110の不純物濃度よりも低く、例えば、7×1014cm−3〜7×1016cm−3の範囲内にある。(以下、ガードリング140が形成されている領域における第2半導体層120において、能動領域における第2半導体層120の不純物濃度よりも不純物濃度が高い領域を「高濃度領域」という。)。
The impurity concentration of the
ガードリング140が形成されている領域における第2半導体層120においては、ガードリング140の最深部の深さ位置よりも深い深さ領域の全部で能動領域における第2半導体層120の不純物濃度よりも高い。
In the
第1半導体層110としては、n型不純物濃度が例えば5×1017cm−3〜5×1019cm−3程度、能動領域における第1半導体層110の厚さが例えば30μm〜700μm程度のものを用いることができる。第1半導体層110の材料は、例えばシリコンである。
The
第2半導体層120としては、n型不純物濃度が例えば5×1014cm−3〜5×1016cm−3程度、能動領域における厚さが例えば2μm〜30μm程度のものが好ましく、例えば4μmのものを用いることができる。第2半導体層120は、エピタキシャル成長法によって形成されたものである。
The
ガードリング140は、深さが例えば0.3μm〜10μm程度が好ましく例えば1μmであり、p型不純物濃度が例えば1×1016cm−3〜1×1018cm−3程度である。ガードリング140は、第2半導体層120の表面において環状に形成されている(図1(b)参照。)。
The
バリアメタル層130としては、第2半導体層120との間でショットキー接触を形成する金属(例えばチタン)からなるバリアメタル層を用いることができる。バリアメタル層130の厚さは、例えば2000nmである。バリアメタル層130は、アノード電極を構成している。
As the
絶縁層150は、例えば熱酸化膜及びPSG膜で構成されている。平面的に見て絶縁層150の内周端はガードリング140に包含されている。
The insulating
裏面電極160としては、例えばチタン、ニッケル及び金が積層された積層膜からなるものを用いることができる。裏面電極160は、第1半導体層110の裏面上にそのまま形成しても良いし、第1半導体層110の裏面上にシリサイド層(たとえば、ニッケルシリサイド層)を介して形成してもよい。裏面電極160は、カソード電極を構成している。
As the
2.実施形態1に係るショットキーバリアダイオードの製造方法
実施形態1に係るショットキーバリアダイオード100は、以下に示す製造工程を有する製造方法により製造することができる。
2. Method of Manufacturing Schottky Barrier Diode According to First Embodiment The
(1)半導体基体準備工程
まず、n+型の第1半導体層110(n+型半導体基板)を準備する(図2(a)参照。)。
(1) Semiconductor Substrate Preparation Step First, an n + -type first semiconductor layer 110 (n + -type semiconductor substrate) is prepared (see FIG. 2A).
(2)第2半導体層及びガードリング形成工程
次に、第1半導体層110上にエピタキシャル成長法により、第1半導体層110よりも不純物濃度が低いエピタキシャル層121を形成する(図2(b)参照。)。次に、高濃度領域122(及びガードリング140)に対応する開口を有するマスクM1をエピタキシャル層121上に形成し、当該マスクを用いてn型不純物(例えば、リン)を第2半導体層120の比較的深い領域(例えば第2半導体層120の厚みの中間の部分)にイオン注入する(図2(c)参照。)。次に、当該マスクを用いてp型不純物(例えば、ボロン)を第2半導体層120の比較的深い領域にイオン注入する(図2(d)参照。)。次に、n型不純物及びp型不純物を熱拡散させることにより、高濃度領域122を有する第2半導体層120及びガードリング140を形成する(図3(a)参照。)。
(2) Step of Forming Second Semiconductor Layer and Guard Ring Next, an
(3)絶縁層形成工程
次に、マスクM1を除去した後、第2半導体層120上に熱酸化膜及びPSG膜の積層膜を形成する。次に、絶縁層150を形成する領域以外の領域に開口を有するマスク(図示せず。)を当該積層膜上に形成し、当該マスクを用いて当該積層膜をエッチングする。これにより、第2半導体層120の表面に能動領域を取り囲むように絶縁層150を形成する(図3(b)参照。)。このとき、平面的に見て絶縁層150の内周端はガードリング140に包含されている。
(3) Insulating Layer Forming Step Next, after removing the mask M1, a laminated film of a thermal oxide film and a PSG film is formed on the
(4)バリアメタル層形成工程及びカソード電極形成工程
次に、第2半導体層120上の表面所定領域(絶縁層150で囲まれた領域)及び絶縁層150の内周側の一部の領域にバリアメタル層130を形成するとともに、第1半導体層110の裏面上に裏面電極160を形成する(図3(c)参照。)。
(4) Barrier Metal Layer Forming Step and Cathode Electrode Forming Step Next, a predetermined region on the second semiconductor layer 120 (a region surrounded by the insulating layer 150) and a partial region on the inner peripheral side of the insulating
このようにして実施形態1に係るショットキーバリアダイオード100を製造することができる。
Thus, the
3.実施形態1に係るショットキーバリアダイオード100の効果
実施形態1に係るショットキーバリアダイオード100によれば、ガードリング140が形成されている領域における第2半導体層120の不純物濃度が能動領域における第2半導体層120の不純物濃度よりも高いことから、逆サージが入った場合にショットキー接触(バリアメタル層130と第2半導体層120との接触)及びpn接合(ガードリング140と第2半導体層120との接合)から第1半導体層110に向けて伸びる空乏層(以下、単に空乏層という。)の伸びを抑制することができる。従って、当該空乏層が第1半導体層110に達する状態になり難くなり(後述する図7(a)参照。)、その結果、従来よりも逆サージ耐量を高くすることができる。
3. Effect of
また、実施形態1に係るショットキーバリアダイオード100によれば、ガードリング140が形成されている領域における第2半導体層120の不純物濃度が能動領域における第2半導体層120の不純物濃度よりも高いことから、逆サージ耐量を高くすることを目的として、第2半導体層120自体の厚さを厚くする必要がないため、順方向電圧VFが従来よりも高くなることがない(後述する図8における試料3(実施例)参照。)。
According to the
その結果、実施形態1に係るショットキーバリアダイオード100は、順方向電圧VFを高くすることなく、従来よりも逆サージ耐量を高くすることができるショットキーバリアダイオードとなる。
As a result, the
また、実施形態1に係るショットキーバリアダイオード100によれば、ガードリング140が形成されている領域における第2半導体層120の不純物濃度が第1半導体層110の不純物濃度よりも低い。このような構成としたのは、ガードリング140が形成されている領域における第2半導体層120の不純物濃度が第1半導体層110の不純物濃度と同じ又は当該不純物濃度よりも高い場合には、空乏層が第1半導体層110に達しなくても、第2半導体層120の不純物濃度が高い領域(高濃度領域122)に空乏層が達しただけでリーチスルー状態と電気的に等価になってしまうため、逆サージ耐量を高くすることが難しいからである。
In the
また、実施形態1に係るショットキーバリアダイオード100によれば、ガードリング140が形成されている領域における第2半導体層120の不純物濃度(すなわち、高濃度領域122の不純物濃度)が7×1014cm−3〜7×1016cm−3の範囲内にあるため、空乏層が第1半導体層110に達する状態になり難く従来よりも逆サージ耐量を高くすることができ、かつ、第2半導体層120の不純物濃度が高い領域(高濃度領域122)に空乏層が達しただけでリーチスルー状態と電気的に等価になってしまうことを防ぐことができる。このような観点からすれば、高濃度領域122の不純物濃度は、1×1015cm−3〜1×1016cm−3の範囲内にあることが好ましい。
According to the
また、実施形態1に係るショットキーバリアダイオード100によれば、ガードリング140が形成されている領域における第2半導体層120においては、ガードリング140の最深部の深さ位置よりも深い深さ領域の全部で能動領域における第2半導体層120の不純物濃度よりも高いため、逆サージが入った場合に空乏層がより一層伸び難くなり、当該空乏層が第1半導体層110により一層達し難くなる。その結果、従来よりも逆サージ耐量をより一層高くすることができる。
Further, according to the
[実施形態2]
実施形態2に係るショットキーバリアダイオード102は、基本的には実施形態1に係るショットキーバリアダイオード100と同様の構成を有するが、第2半導体層における高濃度領域が形成されている領域が実施形態1に係るショットキーバリアダイオード100の場合とは異なる。すなわち、実施形態2に係るショットキーバリアダイオード102においては、図4に示すように、ガードリング140の周囲の領域における第2半導体層120の不純物濃度が、能動領域における第2半導体層120の不純物濃度よりも高い(すなわち、高濃度領域122aが、ガードリング140の周囲にも形成されている。)。
[Embodiment 2]
The
実施形態2において、高濃度領域122aは、平面的にみてガードリング140の周囲の領域に形成されており、断面的に見て柱状形状(平面的に見て環状形状)をしている。
In the second embodiment, the high-
このように、実施形態2に係るショットキーバリアダイオード102は、第2半導体層における高濃度領域が形成されている領域が実施形態1に係るショットキーバリアダイオード100の場合とは異なるが、実施形態1に係るショットキーバリアダイオード100の場合と同様に、ガードリング140が形成されている領域における第2半導体層120の不純物濃度が能動領域における第2半導体層120の不純物濃度よりも高いことから、順方向電圧VFを高くすることなく、従来よりも逆サージ耐量を高くすることができるショットキーバリアダイオードとなる。
As described above, the
また、実施形態2に係るショットキーバリアダイオード102によれば、ガードリング140の周囲における第2半導体層120の不純物濃度が能動領域における第2半導体層120の不純物濃度よりも高いため、逆サージが入った場合にガードリング140の周囲においても空乏層が伸び難くなり、当該空乏層が第1半導体層110により一層達し難くなる。その結果、従来よりも逆サージ耐量をより一層高くすることができる。
Further, according to the
なお、実施形態2に係るショットキーバリアダイオード102は、第2半導体層における高濃度領域が形成されている領域以外の点においては実施形態1に係るショットキーバリアダイオード100と同様の構成を有するため、実施形態1に係るショットキーバリアダイオード100が有する効果のうち該当する効果を有する。
Note that the
[実施形態3]
実施形態3に係るショットキーバリアダイオード104は、基本的には実施形態1に係るショットキーバリアダイオード100と同様の構成を有するが、第2半導体層における高濃度領域が形成されている領域が実施形態1に係るショットキーバリアダイオード100の場合とは異なる。すなわち、実施形態3に係るショットキーバリアダイオード104においては、図5に示すように、ガードリング140が形成されている領域よりも外周側の領域における第2半導体層120の不純物濃度が能動領域における第2半導体層120の不純物濃度よりも高い。
[Embodiment 3]
The
このように、実施形態3に係るショットキーバリアダイオード104は、第2半導体層における高濃度領域が形成されている領域が実施形態1に係るショットキーバリアダイオード100の場合とは異なるが、実施形態1に係るショットキーバリアダイオード100の場合と同様に、ガードリング140が形成されている領域における第2半導体層120の不純物濃度が能動領域における第2半導体層120の不純物濃度よりも高いことから、順方向電圧VFを高くすることなく、従来よりも逆サージ耐量を高くすることができるショットキーバリアダイオードとなる。
As described above, the
また、実施形態3に係るショットキーバリアダイオード104によれば、ガードリング140が形成されている領域よりも外周側の領域における第2半導体層120の不純物濃度が能動領域における第2半導体層120の不純物濃度よりも高いため、ガードリング140が形成されている領域よりも外周側の領域においても空乏層が伸び難くなり、当該空乏層が第1半導体層110により一層達し難くなる。その結果、従来よりも逆サージ耐量をより一層高くすることができる。
Further, according to the
なお、実施形態3に係るショットキーバリアダイオード104は、第2半導体層における高濃度領域が形成されている領域以外の構成においては実施形態1に係るショットキーバリアダイオード100と同様の構成を有するため、実施形態1に係るショットキーバリアダイオード100が有する効果のうち該当する効果を有する。
Note that the
[実施形態4]
実施形態4に係るショットキーバリアダイオード106は、基本的には実施形態1に係るショットキーバリアダイオード100と同様の構成を有するが、第2半導体層における高濃度領域が形成されている領域が実施形態1に係るショットキーバリアダイオード100の場合とは異なる。すなわち、実施形態4に係るショットキーバリアダイオード106においては、図6に示すように、ガードリング140が形成されている領域における第2半導体層120においては、ガードリング140の最深部の深さ位置よりも深い深さ領域の一部のみで能動領域における第2半導体層120の不純物濃度よりも高い。
[Embodiment 4]
The
実施形態4においては、ガードリング140の最深部と高濃度領域122cとは離間した状態となっている。
In the fourth embodiment, the deepest part of the
このように、実施形態4に係るショットキーバリアダイオード106は、第2半導体層における高濃度領域が形成されている領域が実施形態1に係るショットキーバリアダイオード100の場合とは異なるが、実施形態1に係るショットキーバリアダイオード100の場合と同様に、ガードリング140が形成されている領域における第2半導体層120の不純物濃度が能動領域における第2半導体層120の不純物濃度よりも高いことから、逆サージが入った場合でも、ショットキー接触及びpn接合から第1半導体層110に向けて伸びる空乏層の伸びを抑制することができる。従って、当該空乏層が第1半導体層110に達し難くなり、その結果、従来よりも逆サージ耐量を高くすることができる。
As described above, the
また、実施形態4に係るショットキーバリアダイオード106によれば、ガードリング140が形成されている領域における第2半導体層120においては、ガードリング140の最深部の深さ位置よりも深い深さ領域の一部のみで能動領域における第2半導体層120の不純物濃度よりも高いことから、ガードリング140の最深部の深さ位置よりも深い深さ領域の全部に高濃度領域を形成しなくても空乏層が伸び難く当該空乏層が第1半導体層110に達し難くなるため、この場合であっても従来よりも逆サージ耐量を高くすることができる。
Further, according to the
なお、実施形態4に係るショットキーバリアダイオード106は、第2半導体層における高濃度領域が形成されている領域以外の構成においては実施形態1に係るショットキーバリアダイオード100と同様の構成を有するため、実施形態1に係るショットキーバリアダイオード100が有する効果のうち該当する効果を有する。
Note that the
[試験例]
<試験例1>
試験例1は、本発明のショットキーバリアダイオードが、従来のショットキーバリアダイオードよりも逆サージ耐量が高いショットキーバリアダイオードであることを示すための試験例である。
[Test example]
<Test Example 1>
Test Example 1 is a test example to show that the Schottky barrier diode of the present invention is a Schottky barrier diode having a higher reverse surge withstand capability than a conventional Schottky barrier diode.
1.各試料の説明
(1)試料1(実施例)
基本的には実施形態1に係るショットキーバリアダイオード100と同じ構成のショットキーバリアダイオードを試料1とした。ただし、ガードリング140が形成されている領域における第2半導体層120(高濃度領域122)の不純物濃度を能動領域における第2半導体層120の不純物濃度の1.5倍の不純物濃度とし、ガードリング140の幅を20μmとし、ガードリング140の深さを1μmとした。
1. Explanation of each sample (1) Sample 1 (Example)
A Schottky barrier diode basically having the same configuration as the
(2)試料2(比較例)
高濃度領域122が形成されていない点以外の構成は試料1に係るショットキーバリアダイオードと同様の構成のショットキーバリアダイオードを試料2とした。
(2) Sample 2 (Comparative example)
A sample 2 was a Schottky barrier diode having the same configuration as that of the sample 1 except that the high-
2.試験方法
各試料において、バリアメタル層130に負の電位(例えば、60V)を印加したときにショットキー接触(バリアメタル層130と第2半導体層120との接触)及びpn接合(ガードリング140と第2半導体層120との接合)から第1半導体層110に向けて伸びる空乏層の様子をシミュレーションし、図示することで空乏層が第1半導体層110に達する状態になったか否かを判断した。
2. Test Method In each sample, when a negative potential (for example, 60 V) is applied to the
3.試験結果
図7からもわかるように、試料2(比較例)においては、逆サージが入ると、ショットキー接触及びpn接合から第1半導体層110に向けて空乏層が伸びて第1半導体層110に達する状態、すなわち、リーチスルー状態となることがわかった(図7(b)参照。)。これに対して、試料1(実施例)においては、逆サージが入った場合でも、ショットキー接触及びpn接合から第1半導体層110に向けて空乏層が伸びても、当該空乏層が第1半導体層110に達する状態、すなわち、リーチスルー状態とならないことがわかった(図7(a)参照。)。このことから、本発明のショットキーバリアダイオードが、従来のショットキーバリアダイオードよりも逆サージ耐量が高いショットキーバリアダイオードであることがわかった。
3. Test Results As can be seen from FIG. 7, in sample 2 (comparative example), when a reverse surge is applied, a depletion layer extends from the Schottky contact and the pn junction toward the
<試験例2>
試験例2は、本発明のショットキーバリアダイオードが、逆サージ耐量が高く、静電破壊耐量が高く、かつ、順方向電圧VFが低いショットキーバリアダイオードであることを示すための試験例である。
<Test Example 2>
Test Example 2, the Schottky barrier diode of the present invention, high reverse surge resistance, high electrostatic breakdown resistance, and, in the test example to show that the forward voltage V F is lower Schottky barrier diode is there.
1.各試料の説明
(1)試料3(実施例)
基本的には実施形態1に係るショットキーバリアダイオード100と同じ構成のショットキーバリアダイオードを作製し、これを試料3とした。ただし、ガードリング140が形成されている領域における第2半導体層120(高濃度領域122)の不純物濃度を能動領域における第2半導体層120の不純物濃度の1.15倍の不純物濃度とし、ガードリング140の幅を20μmとし、ガードリング140の深さを1μmとした。
1. Explanation of each sample (1) Sample 3 (Example)
Basically, a Schottky barrier diode having the same configuration as the
(2)試料4(比較例1)
高濃度領域122が形成されていない点以外の構成は試料3に係るショットキーバリアダイオードと同様の構成のショットキーバリアダイオードを作製し、これを試料4とした。
(2) Sample 4 (Comparative Example 1)
A Schottky barrier diode having the same configuration as that of the Schottky barrier diode according to Sample 3 except that the high-
(3)試料5(比較例2)
高濃度領域122が形成されていない点及び第2半導体層の厚みを試料3の第2半導体層の厚みの1.15倍の厚みとした点以外の構成は試料3に係るショットキーバリアダイオードと同様の構成のショットキーバリアダイオードを作製し、これを試料5とした。
(3) Sample 5 (Comparative Example 2)
Except that the high-
2.試験方法
各試料の、逆サージ耐量、静電破壊耐量及び順方向電圧VFを測定した。
(1)逆サージ耐量
各試料(試料3〜5)に対し、それぞれ電力を100W刻みになるようにパルス幅10μsecの電流を印加し、破壊する直前の印加電力を逆サージ耐量として評価した。逆サージ耐量が1000W以上の場合に「○」の評価を与え、逆サージ耐量が1000W未満の場合に「×」の評価を与えた。
(2)静電破壊耐量
50Vから200Vまで50V刻みで印加可能な電源によって200pFのコンデンサを充電した後、当該コンデンサにより各試料(試料3〜5)に対し順方向および逆方向に各3回ずつ放電させ、試料が破壊したときの電源電圧を静電破壊耐量として評価した。静電破壊耐量が1500V以上の場合に「○」の評価を与え、静電破壊耐量が1500V未満の場合に「×」の評価を与えた。
(3)順方向電圧VF
各試料(試料3〜5)に対し順方向電流を2A印加したときの電圧を順方向電圧VFとして評価した。順方向電圧VFが700mV以下の場合に「○」の評価を与え、順方向電圧VFが700mVを超える場合に「×」の評価を与えた。
(4)総合評価
上記した、逆サージ耐量、静電破壊耐量及び順方向電圧VFの全ての評価が「○」の場合に「○」の評価を与え、各評価のうち1つでも「×」がある場合に「×」の評価を与えた。
2. Test Method Each sample, reverse surge resistance, electrostatic breakdown resistance and forward voltage V F was measured.
(1) Reverse surge withstand capability A current having a pulse width of 10 μsec was applied to each of the samples (samples 3 to 5) so that the power was in increments of 100 W, and the applied power immediately before the breakdown was evaluated as the reverse surge withstand. When the reverse surge withstand capability was 1000 W or more, a rating of “○” was given, and when the reverse surge withstand capability was less than 1000 W, a rating of “x” was given.
(2) Electrostatic breakdown resistance After charging a capacitor of 200 pF with a power supply capable of applying from 50 V to 200 V in increments of 50 V, the capacitors used to charge each sample (samples 3 to 5) three times each in the forward and reverse directions. The discharge was performed, and the power supply voltage at the time when the sample was broken was evaluated as the electrostatic breakdown strength. A rating of “耐” was given when the electrostatic breakdown strength was 1500 V or more, and a rating of “x” was given when the electrostatic breakdown strength was less than 1500 V.
(3) the forward voltage V F
The voltage when a forward current was 2A applied to each sample (Sample 3-5) was evaluated as a forward voltage V F. If the forward voltage V F is less than 700mV a score of "○", the forward voltage V F is a score of "×" when greater than 700mV.
(4) Comprehensive evaluation described above, a score of "○" when the reverse surge resistance, all evaluation of the electrostatic breakdown resistance and forward voltage V F is "○", even one "× among the evaluation Was given a rating of "x".
3.試験結果
図8からもわかるように、試料4及び5(比較例)に係るショットキーバリアダイオードはいずれも、いずれかの評価項目で「×」の評価があり、「×」の総合評価が得られた。すなわち、試料4(比較例1)に係るショットキーバリアダイオードは逆サージ耐量及び静電破壊耐量の項目で「×」の評価があり、試料5(比較例2)に係るショットキーバリアダイオードは順方向電圧VFの項目で「×」の評価があるため、それぞれ「×」の総合評価が得られた。
3. Test Results As can be seen from FIG. 8, all of the Schottky barrier diodes according to Samples 4 and 5 (Comparative Example) were evaluated as “×” in any of the evaluation items, and an overall evaluation of “×” was obtained. Was done. That is, the Schottky barrier diode according to Sample 4 (Comparative Example 1) was evaluated as “×” in the items of the reverse surge withstand capability and the electrostatic breakdown withstand capability, and the Schottky barrier diode according to Sample 5 (Comparative Example 2) was in order. for an item of direction voltage V F there is an evaluation of "×", the overall evaluation was obtained of each "×".
これに対して、試料3(実施例)に係るショットキーバリアダイオードは、全ての評価項目について「○」の評価が得られ、「○」の総合評価が得られた。その結果、本発明のショットキーバリアダイオードが、逆サージ耐量が高く、静電破壊耐量が高く、かつ、順方向電圧VFが低いショットキーバリアダイオードであることがわかった。 On the other hand, for the Schottky barrier diode according to Sample 3 (Example), the evaluation of “○” was obtained for all evaluation items, and the comprehensive evaluation of “○” was obtained. As a result, the Schottky barrier diode of the present invention, high reverse surge resistance, high electrostatic breakdown resistance, and it was found that the forward voltage V F is lower Schottky barrier diode.
以上、本発明を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。 As described above, the present invention has been described based on the above embodiments, but the present invention is not limited to the above embodiments. The present invention can be implemented in various modes without departing from the spirit thereof. For example, the following modifications are also possible.
(1)上記実施形態において記載した構成要素の数、材質、形状、位置、大きさ等は例示であり、本発明の効果を損なわない範囲において変更することが可能である。 (1) The number, material, shape, position, size, and the like of the components described in the above embodiment are mere examples, and can be changed without impairing the effects of the present invention.
(2)上記各実施形態においては、第1半導体層及び第2半導体層の材料をシリコンにしたが、本発明はこれに限定されるものではない。第1半導体層及び第2半導体層の材料を炭化珪素、窒化ガリウムその他適宜の材料にしてもよい。 (2) In each of the above embodiments, the material of the first semiconductor layer and the second semiconductor layer is silicon, but the present invention is not limited to this. The material of the first semiconductor layer and the second semiconductor layer may be silicon carbide, gallium nitride, or another appropriate material.
(3)上記各実施形態においては、バリアメタル層の材料をチタンにしたが、本発明はこれに限定されるものではない。バリアメタル層の材料を窒化チタン、モリブデン、パラジウム、白金、アルミニウム−シリコンその他適宜の材料にしてもよい。 (3) In the above embodiments, the material of the barrier metal layer is titanium, but the present invention is not limited to this. The material of the barrier metal layer may be titanium nitride, molybdenum, palladium, platinum, aluminum-silicon, or any other suitable material.
(4)上記各実施形態においては、バリアメタル層130をそのままアノード電極としたが、本発明はこれに限定されるものではない。バリアメタル層130上に外部と接続するための表面電極を形成し、バリアメタル層130及び表面電極をアノード電極としてもよい。この場合において、表面電極の材料としては、例えば、チタン及びアルミニウムの積層膜やニッケル膜などを用いることができる。
(4) In each of the above embodiments, the
(5)上記実施形態においては、イオン注入法により高濃度領域を形成したが、本発明はこれに限定されるものではない。エピタキシャル成長法により高濃度領域を形成してもよい。 (5) In the above embodiment, the high concentration region was formed by the ion implantation method, but the present invention is not limited to this. A high concentration region may be formed by an epitaxial growth method.
(6)上記実施形態においては、イオン注入法によりガードリング140を形成したが、本発明はこれに限定されるものではない。エピタキシャル成長法によりガードリング140を形成してもよい。
(6) In the above embodiment, the
100,102,104,106,900…ショットキーバリアダイオード、110,910…第1半導体層、120,920…第2半導体層、121…エピタキシャル層、122,122a、122b、122c…高濃度領域、130,930…バリアメタル層、140,940…ガードリング、150,950…絶縁層、160,960…裏面電極(カソード電極)、M1…マスク 100, 102, 104, 106, 900: Schottky barrier diode, 110, 910: first semiconductor layer, 120, 920: second semiconductor layer, 121: epitaxial layer, 122, 122a, 122b, 122c: high concentration region, 130, 930: barrier metal layer, 140, 940: guard ring, 150, 950: insulating layer, 160, 960: back electrode (cathode electrode), M1: mask
Claims (6)
前記第1半導体層上に形成され、前記第1半導体層よりも不純物濃度が低い第1導電型の第2半導体層と、
前記第2半導体層上の表面所定領域に形成されたバリアメタル層と、
平面的に見て前記バリアメタル層のうち前記第2半導体層の表面と接する部分の端部を包含するように前記第2半導体層の表面に形成された第2導電型のガードリングとを備え、
前記ガードリングが形成されている領域における前記第2半導体層において、能動領域における前記第2半導体層の不純物濃度よりも不純物濃度が高い高濃度領域が形成され、
前記高濃度領域は、平面的に見て少なくとも前記ガードリングが形成されている領域を含む領域に形成されており、
前記ガードリングが形成されている領域における前記第2半導体層においては、前記ガードリングの最深部の深さ位置よりも深い深さ領域の全部に前記能動領域における前記第2半導体層の不純物濃度よりも不純物濃度が高い前記高濃度領域が形成されていることを特徴とするショットキーバリアダイオード。 A first semiconductor layer of a first conductivity type;
A second semiconductor layer of a first conductivity type formed on the first semiconductor layer and having a lower impurity concentration than the first semiconductor layer;
A barrier metal layer formed in a predetermined surface area on the second semiconductor layer;
A second conductive type guard ring formed on the surface of the second semiconductor layer so as to include an end of a portion of the barrier metal layer in contact with the surface of the second semiconductor layer when viewed in a plan view. ,
In the second semiconductor layer in the region where the guard ring is formed, a high concentration region having an impurity concentration higher than the impurity concentration of the second semiconductor layer in the active region is formed.
The high concentration region is formed in a region including at least a region where the guard ring is formed in a plan view,
In the second semiconductor layer in the area where the guard ring is formed, the impurity concentration of the second semiconductor layer in the active area is reduced in the entire depth region deeper than the deepest position of the guard ring. Wherein the high concentration region having a high impurity concentration is formed.
前記第1半導体層上に形成され、前記第1半導体層よりも不純物濃度が低い第1導電型の第2半導体層と、
前記第2半導体層上の表面所定領域に形成されたバリアメタル層と、
平面的に見て前記バリアメタル層のうち前記第2半導体層の表面と接する部分の端部を包含するように前記第2半導体層の表面に形成された第2導電型のガードリングとを備え、
前記ガードリングが形成されている領域における前記第2半導体層において、能動領域における前記第2半導体層の不純物濃度よりも不純物濃度が高い高濃度領域が形成され、
前記高濃度領域は、平面的に見て少なくとも前記ガードリングが形成されている領域を含む領域に形成されており、
前記ガードリングが形成されている領域における前記第2半導体層においては、前記ガードリングの最深部の深さ位置よりも深い深さ領域の一部のみに前記能動領域における前記第2半導体層の不純物濃度よりも不純物濃度が高い前記高濃度領域が形成されていることを特徴とするショットキーバリアダイオード。 A first semiconductor layer of a first conductivity type;
A second semiconductor layer of a first conductivity type formed on the first semiconductor layer and having a lower impurity concentration than the first semiconductor layer;
A barrier metal layer formed in a predetermined surface area on the second semiconductor layer;
A second conductive type guard ring formed on the surface of the second semiconductor layer so as to include an end of a portion of the barrier metal layer in contact with the surface of the second semiconductor layer when viewed in a plan view. ,
In the second semiconductor layer in the region where the guard ring is formed, a high concentration region having an impurity concentration higher than the impurity concentration of the second semiconductor layer in the active region is formed.
The high concentration region is formed in a region including at least a region where the guard ring is formed in a plan view,
In the second semiconductor layer in a region where the guard ring is formed, only a part of a depth region deeper than a depth position of a deepest portion of the guard ring has an impurity of the second semiconductor layer in the active region. A Schottky barrier diode, wherein the high concentration region having an impurity concentration higher than the concentration is formed.
平面的に見て前記絶縁層の内周端は前記ガードリングに包含されていることを特徴とする請求項1〜5のいずれかに記載のショットキーバリアダイオード。 An insulating layer formed on the second semiconductor layer so as to surround the active region;
The Schottky barrier diode according to any one of claims 1 to 5, wherein an inner peripheral end of the insulating layer is included in the guard ring when viewed in a plan view.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016065784A JP6673571B2 (en) | 2016-03-29 | 2016-03-29 | Schottky barrier diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016065784A JP6673571B2 (en) | 2016-03-29 | 2016-03-29 | Schottky barrier diode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017183400A JP2017183400A (en) | 2017-10-05 |
| JP6673571B2 true JP6673571B2 (en) | 2020-03-25 |
Family
ID=60008571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016065784A Active JP6673571B2 (en) | 2016-03-29 | 2016-03-29 | Schottky barrier diode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6673571B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7698287B2 (en) * | 2021-05-11 | 2025-06-25 | 音羽電機工業株式会社 | Semiconductor Circuits |
| TWI905790B (en) * | 2023-09-21 | 2025-11-21 | 日商Tdk股份有限公司 | Semiconductor device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61166164A (en) * | 1985-01-18 | 1986-07-26 | Sanyo Electric Co Ltd | Shock barrier semiconductor device |
| FR2857506A1 (en) * | 2003-07-11 | 2005-01-14 | St Microelectronics Sa | RECOVERY AND PROTECTION DIODE |
| JP5276355B2 (en) * | 2008-05-13 | 2013-08-28 | 新電元工業株式会社 | Semiconductor device |
| DE112010005980T5 (en) * | 2010-11-08 | 2013-08-14 | Hitachi, Ltd. | Semiconductor element |
-
2016
- 2016-03-29 JP JP2016065784A patent/JP6673571B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017183400A (en) | 2017-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI626753B (en) | Bidirectional through semiconductor device and method of fabricating the same | |
| JP5725083B2 (en) | Semiconductor device | |
| US9935231B2 (en) | Semiconductor element with a single photon avalanche diode and method for manufacturing such semiconductor element | |
| JP7068211B2 (en) | Semiconductor device | |
| JP6513339B2 (en) | Silicon carbide semiconductor device | |
| JP2012186353A (en) | Composite semiconductor device | |
| TW200818518A (en) | Low forward voltage drop transient voltage suppressor and method of fabricating | |
| US20140197448A1 (en) | Bidirectional Semiconductor Device for Protection against Electrostatic Discharges | |
| WO2016185645A1 (en) | Nitride semiconductor device | |
| CN103208529A (en) | Semiconductor diode and method for forming semiconductor diode | |
| JP6673571B2 (en) | Schottky barrier diode | |
| JP6154083B1 (en) | Power semiconductor device and method of manufacturing power semiconductor device | |
| JP2020031203A (en) | Semiconductor device | |
| JP2008172165A (en) | Semiconductor device | |
| JP2012248736A (en) | Semiconductor device | |
| JP2012216705A (en) | Semiconductor device | |
| JP2012004466A (en) | Semiconductor device | |
| JP2009135493A (en) | Electrostatic discharge protection element and manufacturing method thereof | |
| JP7194856B2 (en) | Semiconductor device manufacturing method | |
| CN105932010B (en) | Transient Voltage Suppressor | |
| CN107946374A (en) | A kind of Schottky rectifier and manufacture method with surface impurity concentration regulatory region | |
| CN112310191A (en) | Semiconductor device with a plurality of semiconductor chips | |
| JP2017183399A (en) | Schottky barrier diode | |
| CN217306512U (en) | Transient voltage suppression protection device | |
| JP2007235064A (en) | Schottky barrier semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180705 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190402 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191015 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191211 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200123 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200226 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6673571 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |