JP6680949B2 - 多元接続送信のための方法及び装置 - Google Patents

Description

本願は、信号送信の方法に関し、特に複数ビットシンボルの複数のストリームの同時送信に関する。

散在符号多元接続（Sparse Code Multiple Access、ＳＣＭＡ）は、近年開発された、電気通信システムのための複数ユーザのアクセス方式である。ＳＣＭＡでは、複数のデータビットストリームが、複数のコードワードで構成される各々のコードブックを用いて、符号化される。各コードワードは、ＳＣＭＡサブキャリアのブロックの１又は複数のサブキャリアで送信される。

ネットワーク側コンポーネントから１又は複数のユーザ機器（User Equipment、ＵＥ）へのダウンリンク方向で送信が生じるとき、サブキャリアブロックへのコードワードの重畳はネットワーク側コンポーネントにより送信される。２以上の同期したＵＥからネットワーク側コンポーネントへのアップリンク方向で送信が生じるとき、各ＵＥは、１又は複数のコードワードを、該ＵＥに割り当てられたＳＣＭＡサブキャリアのブロックのサブキャリアのサブセットで送信する。ネットワーク側コンポーネントは、２以上のＵＥとネットワーク側コンポーネントとの間の無線インタフェースチャネル上に重畳された２以上のＵＥからのＳＣＭＡサブキャリアのブロックで、信号を受信する。

ＳＣＭＡの性能は、コードブック設計を含む様々なパラメータにより影響され得る。

本開示の一実施形態によると、複数ビットシンボルの複数のストリームの信号送信の方法が提供される。方法は、複数のサブキャリアの各々について、ｐ×Ｍ個のビットを、２^ｐ×Ｍ点コンステレーションの中のコンステレーション点としてマッピングするステップと、該コンステレーション点をサブキャリアで送信するステップを含む。ｐ×Ｍ個のビットは、複数のストリームのうちのｐ個のストリームの各々からのｋビットシンボルのＭ個のビットを含む。変数ｐ及びＭは正整数である。

複数のサブキャリアでコンステレーション点を送信するステップは、ダウンリンク方向について実行される。

幾つかの実施形態では、Ｍ個のビットはｋに等しく、複数ビットシンボルのビットの全部が、複数のサブキャリアのうちの１より多くのサブキャリアにマッピングされるようにする。

幾つかの実施形態では、Ｍ個のビットは複数ビットシンボルの中のビット数（ｋ）をストリーム当たりに割り当てられた非ゼロサブキャリアの数（ｑ）で割ったもの（ｋ／ｑ）に等しく、複数ビットシンボルのｋ／ｑ個のビットの各セットは異なるサブキャリアにマッピングされる。

方法は、複数のサブキャリアの各々について、ｐ個のストリームからのｋビットシンボルのｋ／ｑ個のビットの各サブセットにビット重要度を割り当てるステップ、を更に含んで良い。

方法は、Ｍ個のビットの各セットについて割り当てられたビット重要度のセットに基づき、ｐ個のストリームの各々からのＭ個のビットを互いに対してソートするステップを更に含んで良い。

本開示の一実施形態によると、プロセッサとコンピュータ可読媒体とを含む機器が提供される。コンピュータ可読記憶媒体は、プロセッサにより実行されると複数のストリームのうちの各々からの複数ビットシンボルをサブキャリアのセットで送信する方法を実行するコンピュータ実行可能命令を格納している。コンピュータ実行可能命令は、複数のサブキャリアの各々について、ｐ×Ｍ個のビットを、２^ｐ×Ｍ点コンステレーションの中のコンステレーション点としてマッピングするステップと、該コンステレーション点をサブキャリアで送信するステップと、を含む方法を実行するよう構成される。ｐ×Ｍ個のビットは、複数のストリームのうちのｐ個のストリームの各々からのｋビットシンボルのＭ個のビットを含む。変数ｐ、Ｍ及びｋは正整数である。

本開示の一実施形態によると、複数ビットシンボルの少なくとも１つのストリームの信号送信の方法が提供される。方法は、複数のサブキャリアの各々について、全部でＫ個のストリームのうちのｐ個のストリームの各々について、ｋ／ｑ個のビットを、２^ｋ／ｑ点コンステレーションの中のコンステレーション点としてマッピングするステップと、該コンステレーション点をサブキャリアで送信するステップと、を含む。ｋ／ｑ個のビットは、ｋビットシンボルのサブセットであり、ｑは、ストリームのために割り当てられた送信リソースの中のサブキャリアの総数のうち、非ゼロサブキャリアの数である。ｋ／ｑ個のビットの各サブセットは、１つのサブキャリアのみにマッピングされる。変数Ｋ、ｋ、ｐ及びｑは正整数である。

複数のサブキャリアでコンステレーション点を送信するステップは、アップリンク又はダウンリンク方向で実行されて良い。

方法は、複数のサブキャリアの各々について、ｐ個のストリームからのｋビットシンボルのｋ／ｑ個のビットの各サブセットにビット重要度を割り当てるステップ、を更に含んで良い。

方法は、Ｍ個のビットの各セットについて割り当てられたビット重要度のセットに基づき、ｐ個のストリームの各々からのＭ個のビットを互いに対してソートするステップを更に含んで良い。

本開示の一実施形態によると、プロセッサとコンピュータ可読媒体とを含む機器が提供される。コンピュータ可読記憶媒体は、プロセッサにより実行されると少なくとも１つのストリームのうちの各々からの複数ビットシンボルを複数のサブキャリアで送信する方法を実行するコンピュータ実行可能命令を格納している。コンピュータ実行可能命令は、複数のサブキャリアの各々について及び全部でＫ個のストリームのうちのｐ個のストリームの各々について、ｋ／ｑ個のビットを、２^ｋ／ｑ点コンステレーションの中のコンステレーション点としてマッピングするステップと、該コンステレーション点をサブキャリアで送信するステップと、を含む方法を実行するよう構成される。ｋ／ｑ個のビットは、ｋビットシンボルのサブセットであり、ｑは、ストリームのために割り当てられた送信リソースの中のサブキャリアの総数のうち、非ゼロサブキャリアの数である。ｋ／ｑ個のビットの各サブセットは、１つのサブキャリアのみにマッピングされる。変数Ｋ、ｋ、ｐ及びｑは正整数である。

本開示の他の態様及び特徴は、本開示の種々の実施形態の以下の説明を読むと、当業者に明らかになるだろう。

実施形態は、添付の図面を参照して以下に記載される。
複数ユーザ散在符号多元接続（Sparse Code Multiple Access、ＳＣＭＡ）多重化技術のブロック図である。 本開示の一態様による、ダウンリンク送信のために符号化されＮ個のサブキャリアにマッピングされる複数ビットシンボルのＫ個のレイヤのブロック図である。 本開示の一態様による、ダウンリンク送信のために符号化され４個のサブキャリアにマッピングされる２ビットシンボルの６個のレイヤのブロック図である。 本開示の代替の態様による、ダウンリンク送信のために符号化され４個のサブキャリアにマッピングされる２ビットシンボルの６個のレイヤのブロック図である。 本開示の一態様による、アップリンク送信のために符号化され４個のサブキャリアのセットの２個のサブキャリアにマッピングされる２ビットシンボルの単一レイヤをそれぞれ有する６個のユーザ機器（User Equipment、ＵＥ）のブロック図である。 本開示の一態様による、アップリンク送信のために符号化され４個のサブキャリアのセットの２個のサブキャリアにマッピングされる２ビットシンボルの単一レイヤをそれぞれ有する６個のユーザ機器（User Equipment、ＵＥ）のブロック図である。 本開示の代替の態様による、ダウンリンク送信のために符号化され４個のサブキャリアにマッピングされる２ビットシンボルの６個のレイヤのブロック図である。 本開示の態様による、種々の複数のアクセス技術のビット誤り率（Bit Error Rate、ＢＥＲ）の性能を比較するデータのグラフである。 本開示の態様による、種々の複数のアクセス技術のフレーム誤り率（Frame Error Rate、ＦＥＲ）の性能を比較するデータのグラフである。 本開示の一態様による、ダウンリンク方向で使用する複数アクセス送信の方法を説明するフローチャートである。 本開示の一態様による、アップリンク方向又はダウンリンク方向で使用する複数アクセス送信の方法を説明するフローチャートである。 本開示の一態様による、ダウンリンク方向の複数アクセス送信で使用する機器のブロック図である。 本開示の一態様による、アップリンク方向又はダウンリンク方向の複数アクセス送信で使用する機器のブロック図である。

始めに理解されるべきことに、本開示の１又は複数の実施形態の説明的実装が以下に提供されるが、開示のシステム及び／又は方法は、任意の数の技術を用いて実装され得る。本開示は、いかようにも、本願明細書に図示し記載する設計及び実装を含む説明的実施形態、図面及び以下に記載する技術に限定されず、添付の請求の範囲の範囲内で該請求の範囲の等価範囲全てに従って変更できる。

符号分割多元接続（Code Division Multiple Access、ＣＤＭＡ）は、データシンボルが直交する符号シーケンス、準直交符号シーケンス、又は両者の組み合わせに渡り広がる多元接続技術である。従来のＣＤＭＡ符号化は、拡散シーケンスが適用される前に、２進符号が直交振幅変調（Quadrature Amplitude Modulation、ＱＡＭ）シンボルにマッピングされる、２段階の処理である。従来のＣＤＭＡ符号化は比較的高いデータレートを提供できるが、次世代無線ネットワークの益々増大する要求に適合するために、更に高いデータレートを達成する新しい技術及びメカニズムが必要である。低密度拡散（Low Density Spreading、ＬＤＳ）は、データの異なるレイヤを多重化するために使用されるＣＤＭＡの一形態である。ＬＤＳは、時間／周波数リソースの中の非ゼロ位置にある特定レイヤで、同じシンボルの繰り返しを用いる。一例として、ＬＤＳ直交周波数分割多重（Orthogonal Frequency Division multiplexing、ＯＦＤＭ）では、ＬＤＳブロックの非ゼロ周波数トーンに渡り、コンステレーション点が繰り返される。散在符号多元接続（Sparse Code Multiple Access、ＳＣＭＡ）では、トーンに渡りデータを拡散するために多次元コードブックが使用され、シンボルを繰り返す必要が無い。ＳＣＭＡでは、多次元拡散コードブックが疎なので、検出が単純化できる。

図１を参照して、複数レイヤＳＣＭＡ非直交多重化技術の一例１０５が説明される。６個のビットストリーム１１０ａ、１１０ｂ、１１０ｃ、１１０ｄ、１１０ｅ、及び１１０ｆが示され、それぞれ、６個のＳＣＭＡコードブック１１５、１１５ｂ、１１５ｃ、１１５ｄ、１１５ｅ、及び１１５ｆのうちの１つにより符号化されている。各ＳＣＭＡコードブックは、それぞれのＳＣＭＡコードワード１１２ａ、１１２ｂ、１１２ｃ、１１２ｄ、１１２ｅ、及び１１２ｆを出力する。ＳＣＭＡコードワードは、無線インタフェースを介する送信のために、ＳＣＭＡブロックと呼ばれる送信リソースにマッピングされる。ＳＣＭＡブロックは、複数の送信サブキャリア（トーン１、トーン２、トーン３、トーン４）に渡る複数のレイヤである。図１に示すように、各ＳＣＭＡコードワードは、ＳＣＭＡブロック（ＳＣＭＡブロック１、及びＳＣＭＡブロック２の一部が示される）のそれぞれのレイヤ（レイヤ１、レイヤ２、レイヤ３、レイヤ４、レイヤ５、レイヤ６）の複数の送信サブキャリアに渡り広がる。第１ＳＣＭＡコードワード１２０ａは、第１ＳＣＭＡブロックのレイヤ１のトーン（tone）１及び２に渡り広がる。第２ＳＣＭＡコードワード１２０ｂは、第１ＳＣＭＡブロックのレイヤ２のトーン１及び３に渡り広がる。第３ＳＣＭＡコードワード１２０ｃは、第１ＳＣＭＡブロックのレイヤ３のトーン１及び４に渡り広がる。第４ＳＣＭＡコードワード１２０ｄは、第１ＳＣＭＡブロックのレイヤ４のトーン２及び３に渡り広がる。第５ＳＣＭＡコードワード１２０ｅは、第１ＳＣＭＡブロックのレイヤ５のトーン２及び４に渡り広がる。第６ＳＣＭＡコードワード１２０ｆは、第１ＳＣＭＡブロックのレイヤ６のトーン３及び４に渡り広がる。

ＳＣＭＡサブキャリアのブロックに渡り符号化されたＳＣＭＡ信号Ｓの、行列形式の表現は、以下の通りである：

行列の行はサブキャリアのＳＣＭＡブロックのそれぞれのサブキャリアで送信されるべき信号成分を表し、行列の列は個々のストリーム又はレイヤで送信されるべき信号成分を表す。個々の行列エントリはｓ_ｉ ^ｊ（ｂ^（ｊ））として表され、ここで行列エントリは符号化されるビットの関数である。添え字ｉはビットが符号化されるサブキャリアであり、添え字ｊはビットが符号化されるレイヤであり、変数ｂ^（ｊ）はＳＣＭＡコードブックにより符号化される複数のビットのベクトル表現である。サブキャリアのＳＣＭＡブロックの各サブキャリアにマッピングされる信号の代替表現は、以下の通り含まれる：
ｓ_１＝ｓ_１ ^（１）（ｂ^（１））＋ｓ_１ ^（２）（ｂ^（２））＋ｓ_１ ^（３）（ｂ^（３））
ｓ_２＝ｓ_２ ^（１）（ｂ^（１））＋ｓ_２ ^（４）（ｂ^（４））＋ｓ_２ ^（５）（ｂ^（５））
ｓ_３＝ｓ_３ ^（２）（ｂ^（２））＋ｓ_３ ^（４）（ｂ^（４））＋ｓ_３ ^（６）（ｂ^（６））
ｓ_４＝ｓ_４ ^（３）（ｂ^（３））＋ｓ_４ ^（５）（ｂ^（５））＋ｓ_４ ^（６）（ｂ^（６））

本開示で提示される幾つかの態様は、ネットワーク側コンポーネントから１又は複数のユーザ機器（User Equipment、ＵＥ）へのダウンリンク送信のために実施され得る。本願明細書に開示される実施形態は、ネットワーク側装置が、２以上のＵＥへの送信のために、サブキャリアブロックの各サブキャリアについて、複数のレイヤの各々から、複数ビットシンボルの１又は複数のビットから単一のコンステレーション点を生成する、ＳＣＭＡの生成と考えられる。本開示の実施形態は、所与のサブキャリアで、幾つかのコードブックシンボルの重畳の代わりに、従来のＳＣＭＡコードブックのものに対して代替の符号化及びマッピング構成を用いて生成されるシンボルが送信されるという点で、ＳＣＭＡの生成と考えられる。

本開示で提示される幾つかの態様は、１又は複数のＵＥからネットワーク側コンポーネントへのアップリンク送信のために使用され得る。本開示の態様がアップリンク方向で実施されると、各ＵＥは、１又は複数のレイヤからの少なくとも１つのビットをサブキャリアブロックのサブセットにマッピングする。２以上のＵＥは、サブキャリアブロックで共同送信する。それぞれのサブキャリア上のＵＥからの信号成分は、ＵＥからネットワーク側コンポーネントへの送信中に無線インタフェースチャネルに渡り重畳される。

図１に示すように、ＳＣＭＡは、複数のサブキャリアでの送信のためにビットを符号化するためにレイヤ固有コードブックを使用する。１又は複数のサブキャリア上の１又は複数の複数点コンステレーションにマッピングされるシンボルを生成するためにコードブックを使用する代わりに、本願の態様は、１又は複数のビットを符号化し、これらの符号化されたビットを複数点コンステレーションとして１又は複数のサブキャリアにマッピングすることを提供する。

本開示の第１の実施形態は、図２を参照して以下に記載される。図２は、全部でＫ個のレイヤのうちｐ個のレイヤのサブセットの各々からｋ個のビットのシンボルを符号化し、符号化したビットを、Ｎ個のＬ点コンステレーションマッピング関数（２１０、２２０、２３０、２４０）を用いてＮ個のサブキャリアにマッピングすることを示す。図２は、ネットワーク側装置が複数のクライアント側ＵＥへ送信する動作と考えられる。

Ｋ個のレイヤ（レイヤ１、レイヤ２、レイヤ３、．．．、レイヤＫ）の各々は、ｋ個のビット（１、２、．．．ｋ）を含むシンボルを提供するために示される。各レイヤは、ネットワーク側装置がそれぞれのＵＥへ送信すべきデータを有するとき、ｋビットシンボルのようなストリームを提供して良い。幾つかの実装では、単一ＵＥへの送信のために単一レイヤが使用される。他の実装では、単一ＵＥへの送信のために複数レイヤが使用されて良い。レイヤ１のシンボル２１５の全部のビット（１、２、．．．ｋ）は、第１のＬ点コンステレーションマッピング関数２１０及び第２のＬ点コンステレーションマッピング関数２２０の両方へルーティングされる。レイヤ２のシンボル２２５の全部のビット（１、２、．．．ｋ）は、第１のＬ点コンステレーションマッピング関数２１０及び第Ｎ−１のＬ点コンステレーションマッピング関数２３０の両方へルーティングされる。レイヤ３のシンボル２３５の全部のビット（１、２、．．．ｋ）は、第１のＬ点コンステレーションマッピング関数２１０及び第Ｎ−１のＬ点コンステレーションマッピング関数２３０の両方へルーティングされる。レイヤＫ−２のシンボル２４５の全部のビットは、第２のＬ点コンステレーションマッピング関数２２０及び第ＮのＬ点コンステレーションマッピング関数２４０の両方へルーティングされる。レイヤＫ−１のシンボル２５５の全部のビットは、第２のＬ点コンステレーションマッピング関数２２０及び第ＮのＬ点コンステレーションマッピング関数２４０の両方へルーティングされる。レイヤＫのシンボル２６５の全部のビット（１、２、．．．ｋ）は、第Ｎ−１のＬ点コンステレーションマッピング関数２３０及び第ＮのＬ点コンステレーションマッピング関数２４０の両方へルーティングされる。ｐ個のレイヤからのｋ個の２進ビットがＬ点コンステレーションマッピング関数により結合される上述のシナリオでは、数値Ｌは２^ｋ＊ｐに等しい。

各Ｌ点コンステレーションマッピング関数２１０、２２０、２３０、２４０は、ビットのｐ個のセットを受信し、各セットは異なるレイヤからである。ビットのｐ個のセットの結合は、Ｌ点コンステレーションマッピング関数によりＬ点コンステレーションの中の点にマッピングされる複数ビットシンボルを形成する。ビットのｐ個のセットが複数ビットシンボルに配置される方法は、実装固有である。幾つかの実施形態では、複数ビットシンボル内のビットのセットの配置は、ビットの個々のセットの割り当てられた重要度レベルに基づく。ビットのセットに割り当てられた重要度レベルの使用は、受信機においてビットを復号化するときの誤りを軽減するのを助けることができる。

複数ビットシンボルの中のビットのセットの配置は、Ｌ点コンステレーションマッピング関数によりマッピングされる点の位置に影響を与える。３個の異なるレイヤの各々からの２ビットシンボルが結合される特定の例では、結果は６ビットシンボルである。６ビットシンボルのビット１及び２（第１レイヤからの２個のビット）がＬ点マッピングの中の点の位置で最高重要度を有し、ビット３及び４（第２レイヤからの２個のビット）が点の位置でより低い重要度を有し、ビット５及び６（第３レイヤからの２個のビット）が点の位置で最低重要度を有すると考えられる場合、ビット１及び２は誤りに対してより高い保護を有して良く、ビット５及び６は誤りに対してより低い保護を有して良い。所与のレイヤのビットのセットが異なるサブキャリア内で最低重要度を割り当てられないように、複数ビットシンボルのビットのセットを配置することは、種々のレイヤ間で、誤りに対するビットの保護のあるレベルの公平性を提供するのを助けることができる。

図３は図２と同様であるが、図３は、所与のレイヤ上のシンボル当たりのビット数に関連付けられた特定値、ビットのレイヤの総数、それぞれの複数点コンステレーションマッピング関数により結合されるビットのレイヤの数、サブキャリアの数、及びコンステレーションマッピングの中の点の数、を有する一例を示す。図３には、２ビットシンボルの６個のレイヤ（レイヤ１、レイヤ２、レイヤ３、レイヤ４、レイヤ５、レイヤ６）がある。２ビットシンボルの３個のレイヤは、複数点コンステレーションマッピング関数（３１０、３２０、３３０、３４０）の各々で結合される。３個のレイヤからの２個のビットを結合した結果は、６ビットシンボルである。その結果、複数点コンステレーションマッピング関数は、６ビットシンボルを、２^６＝６４点コンステレーションとしてマッピングする。

４個のサブキャリアにマッピングされる、６個のストリームのうちの３個からのビットの関数としての、６ビットシンボルの表現は、以下の通りである：
ｓ_１＝ｓ_１（ｂ^（１），ｂ^（２），ｂ^（３））
ｓ_２＝ｓ_２（ｂ^（１），ｂ^（４），ｂ^（５））
ｓ_３＝ｓ_３（ｂ^（２），ｂ^（４），ｂ^（６））
ｓ_４＝ｓ_４（ｂ^（３），ｂ^（５），ｂ^（６））

変数ｂ^（ｊ）は、第ｊレイヤ（ｊ＝１〜６）のビットのセットのベクトル表現である。

図３を参照すると、レイヤ１のシンボルのビットペア３０５は、第１の６４点コンステレーションマッピング関数３１０及び第２の６４点コンステレーションマッピング関数３２０の両方へルーティングされる。レイヤ２のシンボルのビットペア３１５は、第１の６４点コンステレーションマッピング関数３１０及び第３の６４点コンステレーションマッピング関数３３０の両方へルーティングされる。レイヤ３のシンボルのビットペア３２５は、第１の６４点コンステレーションマッピング関数３１０及び第４の６４点コンステレーションマッピング関数３４０の両方へルーティングされる。レイヤ４のシンボルのビットペア３３５は、第２の６４点コンステレーションマッピング関数３２０及び第３の６４点コンステレーションマッピング関数３３０の両方へルーティングされる。レイヤ５のシンボルのビットペア３４５は、第２の６４点コンステレーションマッピング関数３２０及び第４の６４点コンステレーションマッピング関数３４０の両方へルーティングされる。レイヤ６のシンボルのビットペア３５５は、第３の６４点コンステレーションマッピング関数３３０及び第４の６４点コンステレーションマッピング関数３４０の両方へルーティングされる。

各６４点コンステレーションマッピング関数３１０、３２０、３３０、３４０は、３個の異なるレイヤからビットペアを受信する。これらの３個のビットセットの結合は、それぞれの６４点コンステレーションマッピング関数により６４点コンステレーションにマッピングされる６ビットシンボルを形成する。上述のように、各サブキャリアで送信するために６ビットシンボルに結合されるビットペアの配置又は順序付けは、レイヤ間の公平性を支援するために、及び受信機における誤りを軽減するために、ビット重要度に基づいて良い。

６４点コンステレーションマッピング関数は、例えば、マッピング関数の部分として、直交振幅変調（Quadrature Amplitude Modulation、ＱＡＭ）又は位相偏移変調（Phase Shift Keying、ＰＳＫ）を利用して良い。

ダウンリンクに適用可能な第２の実施形態では、複数のサブキャリアの各々における複数のレイヤからの複数ビットシンボルを結合する代わりに、各レイヤからの複数ビットシンボルのビットのサブセットが、異なる個々のサブキャリアに別個にマッピングされる。一例は、図４を参照して以下に示される。

図４は、それぞれ２個のビットのシンボルを有する６個のレイヤの一例を示す。シンボル内のビットペアが２個の複数点コンステレーションマッピング関数に一緒にルーティングされる代わりに、図３のように、各レイヤのシンボルの各ビットは、異なる複数点コンステレーションマッピング関数にルーティングされ、１つのビットは１つのサブキャリアのみにマッピングされる。各複数点コンステレーションマッピング関数は、３個の異なるレイヤから１つのビットを受信する。３個のレイヤの各々からの単一ビットが複数点コンステレーションマッピング関数により結合されるので、複数点コンステレーションにマッピングされる複数ビットシンボルの中のビットの数は、１ビット×３レイヤ＝３ビットである。その結果、複数点コンステレーションの中の点の数は２^３＝８である。したがって、それぞれのサブキャリアの各々について、３ビットシンボルは８点コンステレーションにマッピングされる。

図４を参照すると、レイヤ１からの第１ビット４０５ａは第１の８点コンステレーションマッピング関数４１０へルーティングされ、レイヤ１からの第２ビット４０５ｂは第２の８点コンステレーションマッピング関数４２０へルーティングされる。レイヤ２からの第１ビット４１５ａは第１の８点コンステレーションマッピング関数４１０へルーティングされ、レイヤ２からの第２ビット４１５ｂは第３の８点コンステレーションマッピング関数４３０へルーティングされる。レイヤ３からの第１ビット４２５ａは第１の８点コンステレーションマッピング関数４１０へルーティングされ、レイヤ３からの第２ビット４２５ｂは第４の８点コンステレーションマッピング関数４４０へルーティングされる。レイヤ４からの第１ビット４３５ａは第２の８点コンステレーションマッピング関数４２０へルーティングされ、レイヤ４からの第２ビット４３５ｂは第３の８点コンステレーションマッピング関数４３０へルーティングされる。レイヤ５からの第１ビット４４５ａは第２の８点コンステレーションマッピング関数４２０へルーティングされ、レイヤ５からの第２ビット４４５ｂは第４の８点コンステレーションマッピング関数４４０へルーティングされる。レイヤ６からの第１ビット４５５ａは第４の８点コンステレーションマッピング関数４４０へルーティングされ、レイヤ６からの第２ビット４５５ｂは第３の８点コンステレーションマッピング関数４３０へルーティングされる。

各サブキャリアで送信するために３ビットシンボルに結合される個々のビットの配置は、レイヤ間の復元の公平性を支援するために、及び受信機における誤りを軽減するために、個々のビットの割り当てられた重要度に基づいて良い。

４個のサブキャリアにマッピングされる、６個のストリームのうちの３個からのビットの関数としての、３ビットシンボルの表現は、以下の通りである：
ｓ_１＝ｓ_１（ｂ_１ ^（１），ｂ_１ ^（２），ｂ_１ ^（３））
ｓ_２＝ｓ_２（ｂ_２ ^（１），ｂ_１ ^（４），ｂ_１ ^（５））
ｓ_３＝ｓ_３（ｂ_２ ^（２），ｂ_２ ^（４），ｂ_２ ^（６））
ｓ_４＝ｓ_４（ｂ_２ ^（３），ｂ_２ ^（５），ｂ_１ ^（６））

変数ｂ_ｍ ^（ｊ）は、第ｊレイヤ（ｊ＝１〜６）の第ｍビット（ｍ＝１〜Ｍ、Ｍ＝２）の表現である。

図４は、それぞれ２ビットシンボルを有する６個のレイヤの一例を示す。各レイヤからのビットは、２個の他の例やからのビットと共に符号化され、次に、３個のビットが４個のサブキャリアのうちの１つにマッピングされる。しかしながら、上述の値の各々が一般化されることが理解されるべきである。例えば、レイヤの数はＫ個のレイヤにより表すことができ、各レイヤ内のビット数はｋ個のビットにより表すことができ、コンステレーションマッピング関数にルーティングされ得るレイヤの数は全部でＫ個のレイヤのうちのｐ個のレイヤであり、特定のコンステレーションマッピング関数にルーティングされる各レイヤからのビットのサブセットの中のビット数は、ｋ／ｑ個のビットとして表すことができ、ここでｑは、所与のレイヤのビットが送信される非ゼロ値のサブキャリアの数であり、コンステレーションマッピング関数はＬ個の点を有し、ここでＬ＝（ｋ×ｐ）／ｑである。ｋ／ｑが整数値でないとき、所与のレイヤのシンボル内の合計ビット数は、ｑ個のビットグループに分けることができる。幾つかのグループは他のグループより多くのビットを含むので、ｑ個のビットグループの割り当ては、公平性レベルを維持するために、異なるリソースブロック内の異なるサブキャリアで変化し得る。

本開示の第３の実施形態は、１又は複数のレイヤからの複数ビットシンボルのビットのサブセットを符号化し、これらの符号化されたビットのサブセットを異なる個々のサブキャリアに別個にマッピングすることも対象とする。アップリンクの例は図５Ａ及び５Ｂを参照して以下に示され、ダウンリンクの例は図５Ｃを参照して以下に示される。

アップリンクに関する第１の例は、図５Ａ及び５Ｂを参照して以下に記載される。図５Ａ及び５Ｂは、６個のＵＥ５０２、５１２、５２２、５３２、５４２、及び５５２が、それぞれ、単一レイヤからの複数ビットシンボルを、送信リソースの中のサブキャリアのセットの割り当てられたサブセットに符号化する一例を示す。図５Ａ及び５Ｂの特定の例では、各ＵＥは、４個のサブキャリアのセットのうちの２個のサブキャリアを割り当てられる。６個のＵＥによりそれぞれのサブキャリアで送信される信号は、ＵＥとネットワーク側装置との間の無線インタフェースを介する送信中に、それぞれのサブキャリアに重畳される。

理解されるべきことに、ＵＥが送信するために所与の時間にサブキャリアのセットの特定のサブキャリアに割り当てられない場合、信号は該ＵＥにより該サブキャリア上で送信されない。ＵＥは、異なる時間にサブキャリアのセットのうちの異なるサブセットを割り当てられて良い。更に理解されるべきことに、図５Ａ及び５Ｂの例は６個のＵＥを含むが、ＵＥの数は、本願明細書に記載のプロセスの所与の実装に基づき６より多く又は少なくて良い。

図５Ａ及び５Ｂの特定のＵＥでは、２ビットシンボルの各データビットは、１つのサブキャリアのみにマッピングするために、単一の複数点コンステレーションマッピング関数にのみルーティングされる。図５Ａ及び５Ｂの特定の例では、単一レイヤからの単一ビットのみが複数点コンステレーションマッピング関数にルーティングされるので、複数点コンステレーションマッピング関数によりマッピングされるビットの数は、１ビット×１レイヤ＝１ビットである。その結果、複数点コンステレーションの中の点の数は２^１＝２である。したがって、それぞれのサブキャリアの各々について、単一のビットが２点コンステレーションにマッピングされる。

再び図５Ａ及び５Ｂを参照すると、第１ＵＥ５０２は、ネットワーク側装置（図示しない）に２ビットシンボルのストリームを送信している。２ビットシンボルからの第１ビット５０５ａは第１の２点コンステレーションマッピング関数５１０ａへルーティングされ、２ビットシンボルからの第２ビット５０５ｂは第２の２点コンステレーションマッピング関数５１０ｂへルーティングされる。

第２ＵＥ５１２では、２ビットシンボルからの第１ビット５１５ａは第１の２点コンステレーションマッピング関数５２０ａへルーティングされ、２ビットシンボルからの第２ビット５１５ｂは第３の２点コンステレーションマッピング関数５２０ｃへルーティングされる。

第３ＵＥ５２２では、２ビットシンボルからの第１ビット５２５ａは第１の２点コンステレーションマッピング関数５３０ａへルーティングされ、２ビットシンボルからの第２ビット５２５ｂは第４の２点コンステレーションマッピング関数５３０ｄへルーティングされる。

第４ＵＥ５３２では、２ビットシンボルからの第１ビット５３５ａは第２の２点コンステレーションマッピング関数５４０ｂへルーティングされ、２ビットシンボルからの第２ビット５３５ｂは第３の２点コンステレーションマッピング関数５４０ｃへルーティングされる。

第５ＵＥ５４２では、２ビットシンボルからの第１ビット５４５ａは第２の２点コンステレーションマッピング関数５５０ｂへルーティングされ、２ビットシンボルからの第２ビット５４５ｂは第４の２点コンステレーションマッピング関数５５０ｄへルーティングされる。

第６ＵＥ５５２では、２ビットシンボルからの第１ビット５５５ａは第４の２点コンステレーションマッピング関数５６０ｄへルーティングされ、２ビットシンボルからの第２ビット５５５ｂは第３の２点コンステレーションマッピング関数５６０ｃへルーティングされる。

図５Ａ及び５Ｂの６個のＵＥから送信される集合的な信号の、行列形式の表現は、以下の通りである：

行列の行はそれぞれのサブキャリアで送信されるべき信号成分を表し、行列の列は個々のレイヤで送信されるべき信号成分を表す。特に、この場合、各ＵＥが単一ストリームのみを有するので、列は個々のＵＥに対応する。行列の６個の列の中の結合された行列エントリは、サブキャリアの各々で送信され得、６個のＵＥからの値を表す。個々の行列エントリは、ｓ_ｉ ^ｊ（ｂ^（ｊ））として表される。ここで、行列エントリは、符号化されるビットの関数であり、ｉはビットが符号化されるサブキャリアであり、ｊはビットが符号化されるレイヤ（ＵＥ）であり、ｂ_ｍ ^（ｊ）（ｍ＝１又は２）は符号化される個々のビットである。各サブキャリアにマッピングされる信号の代替表現は、以下のように含まれる：
ｓ_１＝ｓ_１ ^（１）（ｂ^（ _１ ^１））＋ｓ_１ ^（２）（ｂ_１ ^（２））＋ｓ_１ ^（３）（ｂ_１ ^（３））
ｓ_２＝ｓ_２ ^（１）（ｂ_２ ^（１））＋ｓ_２ ^（４）（ｂ_１ ^（４））＋ｓ_２ ^（５）（ｂ_１ ^（５））
ｓ_３＝ｓ_３ ^（２）（ｂ_２ ^（２））＋ｓ_３ ^（４）（ｂ_２ ^（４））＋ｓ_３ ^（６）（ｂ_２ ^（６））
ｓ_４＝ｓ_４ ^（３）（ｂ_２ ^（２））＋ｓ_４ ^（５）（ｂ_２ ^（５））＋ｓ_４ ^（６）（ｂ_１ ^（６））

各ＵＥはサブキャリアのうちの選択されたサブセットだけを送信するので、上述の行列及び個々のサブキャリアの式は、個別に任意の１個のＵＥではなく、全部のＵＥにより送信されるものの集合的表現である。

ＵＥは、信号がＵＥに割り当てられたサブキャリアの各々にマッピングされる処理を可能にするために、複数の複数点コンステレーションマッピング関数を実装するための処理能力を有して良い。図５Ａ及び５Ｂは、それぞれ特定のサブキャリアに専用の複数の２点コンステレーションマッピング関数を示すが、図５Ａ及び５Ｂは、ＵＥが送信する及び送信しない特定のサブキャリアを明確に示すために、本願の一実施形態を説明するために使用される一例である。他の実装では、特定のサブキャリアに専用ではない、したがってＵＥにより送信されるべき１又は複数のレイヤを任意の割り当てられたサブキャリアにマッピングするために使用できる、複数の複数点コンステレーションマッピング関数があって良い。

図５Ａ及び５Ｂは、それぞれ２ビットシンボルを有しそれぞれ単一レイヤを有する６個のＵＥの一例を示す。各２ビットレイヤの各ビットは、別個に符号化され、１つのそれぞれのサブキャリアにのみマッピングされる。しかしながら、上述の値の各々が一般化できることが理解されるべきである。例えば、レイヤの数はＫ個のレイヤにより表すことができ、各レイヤ内のビット数はｋ個のビットにより表すことができ、コンステレーションマッピング関数にルーティングされ得るレイヤの数は全部でＫ個のレイヤのうちのｐ個のレイヤであり、特定のコンステレーションマッピング関数にルーティングされる各レイヤからのビットのサブセットの中のビット数は、ｋ／ｑ個のビットとして表すことができ、ここでｑは、所与のレイヤのビットが送信される非ゼロ値のサブキャリアの数であり、コンステレーションマッピング関数はＬ個の点を有し、ここでＬ＝（ｋ×ｐ）／ｑである。ｋ／ｑが整数値でないとき、所与のレイヤのシンボル内の合計ビット数は、ｑ個のビットグループに分けることができる。幾つかのグループは他のグループより多くのビットを含むので、ｑ個のビットグループの割り当ては、公平性レベルを維持するために、異なるリソースブロック内の異なるサブキャリアに生成され得る。

さらに、図５Ａ及び５Ｂは、各ＵＥが単一レイヤのみを送信することを示すが、これは限定として考えられるべきではないことが理解されるべきである。ネットワーク側装置へ一緒に送信しているＵＥグループの１又は複数のＵＥは、送信するために、複数ビットシンボルの１より多くのレイヤを有して良い。

ＵＥが複数のレイヤを送信するシナリオでは、ＵＥに割り当てられたサブキャリアにマッピングする複数点コンステレーションマッピング関数は、ＵＥが送信するレイヤの各々からｋビットシンボルのビットのサブセットを受信する。例えば、ＵＥが２個のレイヤを送信する場合、ＵＥによる使用のために割り当てられたサブキャリアにマッピングする各複数点コンステレーションマッピング関数は、２個のレイヤの各々からｋ／ｑ個のビットの異なるサブセットを受信する。ここで、ｑは、所与のレイヤのビットが送信される非ゼロ値サブキャリアの数である。受信機においてビットを正しく復号化するために、所与のレイヤのビットを区別する方法が必要であることが考慮されるべきである。したがって、同じサブキャリアに符号化される異なるレイヤからのビットは、新合成分を区別するために、異なる符号化方式又は場合によっては異なる能力レベルにより符号化される必要がある場合がある。

ダウンリンクに関する別の例は、図５Ｃを参照して以下に説明される。図５Ｃは、ネットワーク側装置５７０が複数のレイヤの各々からの複数ビットシンボルをサブキャリアのセットに符号化する一例を示す。図５Ｃは、６個のレイヤがあり、各レイヤが２ビットシンボルを有する点で、及び各レイヤの２ビットがサブキャリアのセットの異なるサブキャリアに別個にマッピングされる点で、図４と同様である。しかしながら、図４では、単一のサブキャリアについて、３個のレイヤの各々からの個々のビットは、結合され、８点コンステレーションマッピング関数により３ビットシンボルとして符号化される。一方、図５Ｃでは、単一のサブキャリアについて、３個の異なるレイヤからの３個のビットの各々は、それぞれ、２点コンステレーションマッピング関数によりそれぞれ符号化される。これらの３個の符号化されたビットの結果は、サブキャリアにマッピングされる。

レイヤ１からの第１ビット５７２ａは第１の２点コンステレーションマッピング関数５８５ａへルーティングされ、レイヤ１からの第２ビット５７５ｂは第５の２点コンステレーションマッピング関数５９０ｂへルーティングされる。レイヤ２からの第１ビット５７４ａは第３の２点コンステレーションマッピング関数５８５ｃへルーティングされ、レイヤ２からの第２ビット５７４ｂは第７の２点コンステレーションマッピング関数５９４ａへルーティングされる。レイヤ３からの第１ビット５７６ａは第２の２点コンステレーションマッピング関数５８５ｂへルーティングされ、レイヤ３からの第２ビット５７６ｂは第１２の２点コンステレーションマッピング関数５９６ｃへルーティングされる。レイヤ４からの第１ビット５７８ａは第４の２点コンステレーションマッピング関数５９０ａへルーティングされ、レイヤ４からの第２ビット５７８ｂは第８の２点コンステレーションマッピング関数５９４ｂへルーティングされる。レイヤ５からの第１ビット５８０ａは第６の２点コンステレーションマッピング関数５９０ｃへルーティングされ、レイヤ５からの第２ビット５８０ｂは第１０の２点コンステレーションマッピング関数５９６ａへルーティングされる。レイヤ６からの第１ビット５８２ａは第１１の２点コンステレーションマッピング関数５９６ｂへルーティングされ、レイヤ６からの第２ビット５８２ｂは第９の２点コンステレーションマッピング関数５９４ｃへルーティングされる。

２点コンステレーションマッピング関数５８５ａ、５８５ｂ、及び５８５ｃからの出力は、全てサブキャリア１にマッピングされ、したがって、ネットワーク側装置による送信の前に重畳される。２点コンステレーションマッピング関数５９０ａ、５９０ｂ、及び５９０ｃからの出力は、全てサブキャリア２にマッピングされ、したがって、ネットワーク側装置による送信の前に重畳される。２点コンステレーションマッピング関数５９４ａ、５９４ｂ、及び５９４ｃからの出力は、全てサブキャリア３にマッピングされ、したがって、ネットワーク側装置による送信の前に重畳される。２点コンステレーションマッピング関数５９６ａ、５９６ｂ、及び５９６ｃからの出力は、全てサブキャリア４にマッピングされ、したがって、ネットワーク側装置による送信の前に重畳される。

図５Ｃは、それぞれ２ビットシンボルを有する６個のレイヤの一例を示す。各レイヤの２個のビットは、別個に符号化され、次に送信リソースの中の４個の利用可能なサブキャリアのうちの２個にマッピングされる。しかしながら、上述の値の各々が一般化できることが理解されるべきである。例えば、レイヤの数はＫ個のレイヤにより表すことができ、各レイヤ内のビット数はｋ個のビットにより表すことができ、コンステレーションマッピング関数にルーティングされ得るレイヤの数は全部でＫ個のレイヤのうちのｐ個のレイヤであり、特定のコンステレーションマッピング関数にルーティングされる各レイヤからのビットのサブセットの中のビット数は、ｋ／ｑ個のビットとして表すことができ、ここでｑは、所与のレイヤのビットが送信される非ゼロ値のサブキャリアの数であり、コンステレーションマッピング関数はＬ個の点を有し、ここでＬ＝（ｋ×ｐ）／ｑである。ｋ／ｑが整数値でないとき、所与のレイヤのシンボル内の合計ビット数は、ｑ個のビットグループに分けることができる。幾つかのグループは他のグループより多くのビットを含むので、ｑ個のビットグループの割り当ては、公平性レベルを維持するために、異なるリソースブロック内の異なるサブキャリアに生成され得る。

＜性能評価＞
特定のパラメータセットについての本願の幾つかの実施形態の性能を説明する目的で、例示的なシミュレーションが図６Ａ及び６Ｂを参照して説明される。

シミュレーションは、４個の異なる多元アクセス技術について実行された。第１技術は、特定のコードブック設計を用いる従来のＳＣＭＡ技術である。第１技術についてのシミュレーション条件は、ダウンリンク方向に適用され、４個のサブキャリアのセットにマッピングされる、レイヤ毎にシンボル当たり２ビットを有する６個のレイヤの信号構成で構成された。第２技術は、図２及び３を参照して記載された種類の適用の第１の実施形態である。ここで、所与のレイヤの２ビットシンボルの全てのビットは、２個のサブキャリアにマッピングされ、全てのレイヤからのビットは、送信リソースの全部で４個のサブキャリアに集合的にマッピングされる。第２技術についてのこのシミュレーション条件も、ダウンリンク方向に適用され、４個のサブキャリアのセットにマッピングされる、レイヤ毎にシンボル当たり２ビットを有する６個のレイヤの信号構成で構成された。第３の技術は、図５Ａ及び５Ｂを参照して記載した種類の適用の第２の実施形態である。ここで、１つのレイヤの２ビットシンボルの異なるビットは、異なるそれぞれのサブキャリアにマッピングされて、該レイヤの各ビットは１つのサブキャリアのみにマッピングされる。第３の技術についてのシミュレーション条件は、アップリンク方向に適用され、それぞれシンボル毎に２個のビットを有する単一レイヤを送信する６個のＵＥの信号構成で構成された。各ＵＥは、２ビットシンボルの異なるビットを、送信リソースの中の全部で４個のサブキャリアからＵＥに割り当てられた２個のサブキャリアのサブセットの異なるサブキャリアにマッピングする。第４の技術は、図４を参照して記載した種類の適用の第３の実施形態である。第４の技術についてのシミュレーション条件は、ダウンリンク方向に適用され、レイヤ毎にシンボル当たり２個のビットを有する６個のレイヤの信号構成で構成された。２ビットシンボルの異なるビットは、送信リソースの中の４個のサブキャリアのセットの異なるそれぞれのサブキャリアにマッピングされる。

以下のパラメータがシミュレーションで用いられた：
加算性白色ガウス雑音（Additive White Gaussian Noise、ＡＷＧＮ）チャネル；
４位相偏移変調（Quadrature Phase Shift Keying、ＱＰＳＫ）変調；
ターボコード、レート＝１／２；
フレーム長＝５７６；
ＵＥの数＝６；
サンプル（トーン、シンボル）の数＝４；
過負荷＝１５０％。

シミュレーション結果は図６Ａ及び６Ｂに示される。図６Ａは、４つの技術の各々ついて、信号対雑音比（単位ｄＢ）に対してｙ軸にプロットされたビット誤り率（Bit Error Rate、ＢＥＲ）を示す。図６Ａは、４つの技術の各々ついて、信号対雑音比（単位ｄＢ）に対してｙ軸にプロットされたフレーム誤り率（Frame Error Rate、ＦＥＲ）を示す。

以下の表は、シミュレーションにおける技術の各々について、それぞれの技術に関連する、技術が使用されるリンクの方向、単位ｄＢの（従来のＳＣＭＡに対する）利得、及びおおよその複雑性を纏める。

ここで：
Ｎは、サブキャリア数；
Ｎ_ｉｔは、デコーダで実行される必要のある反復の数；
ｋは、レイヤ毎のシンボル当たりのビット数；
ｐは、サブキャリア当たりにマッピングされるレイヤの数；
ｑは、送信リソースの中のサブキャリアの総数のうち、各レイヤによる使用のために割り当てられた非ゼロサブキャリアの数である。

図７は、複数のストリームの各々からの複数ビットシンボルをサブキャリアのセットで送信するために、通信システムのネットワーク側にある装置により実行される方法７００の一例を示すフローチャートである。幾つかの実装では、装置は、基地局であって良く、又は基地局と同一場所にあって良い。

以下のステップは、ネットワーク側装置による送信のために割り当てられる複数のサブキャリアの各々について実行される。第１任意ステップ７１０で、ネットワーク側装置は、複数ビットシンボルの複数のストリームのうちのｐ個のストリームの各々からのＭ個のビットの各セットに、ビット重要度を割り当てる。続く任意ステップ７２０で、ネットワーク側装置は、Ｍ個のビットの各セットの割り当てられた重要度に基づき、ｐ個のストリームの各々からのＭ個のビットを互いに対してソートする。ステップ７３０で、ネットワーク装置は、ｐ×Ｍ個のビットを、２^ｐ×Ｍ点コンステレーションの中のコンステレーション点としてマッピングする。ｐ×Ｍ個のビットは、複数のストリームのうちのｐ個のストリームの各々からのｋビットシンボルのＭ個のビットを含み、ｐ、Ｍ及びｋは正整数である。ステップ７４０で、装置は、サブキャリアでコンステレーション点を送信する。

方法７００の幾つかの実装では、ビット数Ｍは、シンボルの中のビットの数ｋに等しい。この場合、複数ビットシンボルの全部のビットは、複数のサブキャリアのうちの１より多くのサブキャリアにマッピングされる。このような実装の一例は、図３に対応する。

方法７００の幾つかの実装では、ビット数Ｍは、シンボルの中のビット数ｋをストリーム当たりに割り当てられた非ゼロサブキャリアの数ｑで割ったものに等しく、ｋビットシンボルのｋ／ｑ個のビットのセットの各サブセットは、異なるサブキャリアにマッピングされる。このような実装の一例は、図５に対応する。

幾つかの実装では、任意ステップ７１０が実行されるとき、Ｍ個のビットが１つより多くのコンステレーション点マッピングにおいて最低重要度を割り当てられないように、重要度がＭ個のビットの各セットに割り当てられる。

図８は、ダウンリンク方向又はアップリンク方向で実行され得る方法８００の一例を示すフローチャートである。ダウンリンク方向では、ネットワーク側装置は、複数のストリームのうちの少なくとも１つからの複数ビットシンボルを、複数のサブキャリアで送信する。アップリンク方向では、通信システムの中のクライアント側装置は、複数のストリームのうちの少なくとも１つからの複数ビットシンボルを、複数のサブキャリアで送信する。

以下のステップは、送信のために割り当てられる複数のサブキャリアの各々について実行される。第１任意ステップ８１０で、クライアント側装置は、ｐ個のストリームの各々からのｋビットシンボルのビットの各サブセットに、ビット重要度を割り当てる。続く任意ステップ８２０で、クライアント側装置は、ビットの各サブセットの割り当てられた重要度に基づき、ｐ個のストリームの各々からのビットのサブセットを互いに対してソートする。ステップ８３０で、全部でＫ個のストリームのうちのｐ個のストリームの各々について、クライアント側装置は、ｋ／ｑ個のビットを、２^ｋ／ｑ点コンステレーションの中のコンステレーション点としてマッピングする。ここで、ｑはストリームのために割り当てられた送信リソースの中のサブキャリアの総数のうち非ゼロサブキャリアの数であり、ｋ／ｑ個のビットの各サブセットは１つのサブキャリアにのみマッピングされる。変数ｐ及びｋは正整数である。ステップ８４０で、クライアント側装置は、サブキャリアでコンステレーション点を送信する。

クライアント側装置が単一のストリームを送信する状況では、ｐの値は１に等しい。この一例は、図５の４個のＵＥの各々に示される。

図９は、本開示の態様を実施するよう構成された、通信システムのネットワーク側にある機器９００の一例である。機器９００は、プロセッサ９２０と、コンピュータ可読記憶媒体９３０と、を有する。コンピュータ可読記憶媒体９３０は、プロセッサ９２０により実行されると複数のストリームのうちの各々からの複数ビットシンボルをサブキャリアのセットで送信するよう構成されるコンピュータ実行可能命令９３５を含む。コンピュータ実行可能命令９３５は、プロセッサ９２０により実行されると、複数のサブキャリアの各々について、ｐ×Ｍ個のビットを、２^ｐ×Ｍ点コンステレーションの中のコンステレーション点としてマッピングするよう構成される。ｐ×Ｍ個のビットは、複数のストリームのうちのｐ個のストリームの各々からのｋビットシンボルのＭ個のビットを含む。変数ｐ、Ｍ及びｋは正整数である。コンピュータ実行可能命令９３５は、プロセッサ９２０により実行されると、さらに、複数のサブキャリアの各々について、サブキャリアでコンステレーション点を送信するよう構成される。コンピュータ実行可能命令９３５は、例えば限定ではないが、複数ビットシンボルの複数のストリームのうちのｐ個のストリームの各々からのＭ個のビットの各セットにビット重要度を割り当て、Ｍ個のビットの各セットの割り当てられた重要度に基づき、ｐ個のストリームの各々からのＭ個のビットを互いに対してソートするような、他の機能を実装するコンピュータ実行可能命令９３５を更に含んで良い。

機器９００は、基地局の部分であり又は基地局と同一場所にあり、サブキャリアのセットを介して送信するための符号化された信号を基地局に提供して良い。

図１０は、本開示の態様を実施するよう構成された、通信システムのクライアント側にある機器１０００の一例である。機器は、ネットワーク側装置と通信する多くのＵＥのうちの１つであるＵＥの部分であり得る。図５の例を参照して上述したように、複数のＵＥは、サブキャリアのセットのうちのサブセットでネットワーク側装置へ送信し得る。

機器１０００は、プロセッサ１０２０と、コンピュータ可読記憶媒体１０３０と、を有する。コンピュータ可読記憶媒体１０３０は、プロセッサ１０２０により実行されると少なくとも１つのストリームのうちの各々からの複数ビットシンボルを複数のサブキャリアで送信するよう構成されるコンピュータ実行可能命令１０３５を含む。コンピュータ実行可能命令１０３５は、プロセッサ１０２０により実行されると、複数のサブキャリアの各々について、全部でＫ個のストリームのうちのｐ個のストリームの各々について、ｋ／ｑ個のビットを、２^ｋ／ｑ点コンステレーションの中のコンステレーション点としてマッピングするよう構成される。ここで、ｑはストリームのために割り当てられた送信リソースの中のサブキャリアの総数のうち非ゼロサブキャリアの数であり、ｋ／ｑ個のビットの各サブセットは１つのサブキャリアにのみマッピングされる。ｋ／ｑ個のビットは、少なくとも１つのストリームのうちのｐ個のストリームの各々からのｋビットシンボルのｋ／ｑ個のビットを含み、ｐ及びｋは正整数である。コンピュータ実行可能命令１０３５は、プロセッサ１０２０により実行されると、さらに、複数のサブキャリアの各々について、サブキャリアでコンステレーション点を送信するよう構成される。コンピュータ実行可能命令１０３０は、例えば限定ではないが、複数ビットシンボルの少なくとも１つのストリームのうちのｐ個のストリームの各々からのシンボルの各ビットにビット重要度を割り当て、ｋ個のビットの各セットの割り当てられた重要度に基づき、ｐ個のストリームの各々からのビットを互いに対してソートするような、他の機能を実装するコンピュータ実行可能命令１０３５を更に含んで良い。

本開示の多数の変更及び変形が、上述の教示に照らして可能である。したがって、添付の請求項の範囲内で、本開示は本願明細書に具体的に記載されたもの以外の他の方法で実施されて良いことが理解されるべきである。

Claims (22)

1. 複数ビットシンボルの複数のストリームの信号を送信する方法であって、前記複数ビットシンボルはｋ個のビットを含み、前記複数のストリームはＫ個のストリームを含み、ｋは２以上の整数であり、Ｋは正整数であり、前記方法は、
   Ｎ個のサブキャリアの各々について、Ｎは正整数であり、
   ２^ｐ×Ｍ点コンステレーションの中のコンステレーション点としてｐ×Ｍ個のビットをマッピングするステップであって、前記ｐ×Ｍ個のビットは、前記Ｋ個のストリームのうちのｐ個のストリームの各々からのｋビットシンボルのうちのＭ個のビットを含み、ｐはＫより小さい２以上の整数であり、Ｍは正整数である、ステップと、
   前記Ｎ個のサブキャリアで前記コンステレーション点を送信するステップと、
   を含む方法。
2. 前記Ｎ個のサブキャリアで前記コンステレーション点を送信するステップは、ネットワーク側コンポーネントが、ダウンリンク方向に前記Ｎ個のサブキャリアで複数ビットシンボルの前記複数のストリームを送信するステップを含む、請求項１に記載の方法。
3. Ｍ＝ｋのとき、前記複数ビットシンボルに含まれるの前記ｋ個のビットの全部が、前記複数のサブキャリアのうちの１より多くのサブキャリアにマッピングされる、請求項１乃至２のいずれかに記載の方法。
4. Ｍ＝（ｋ／ｑ）であり、ｑはストリーム当たりに割り当てられた非ゼロサブキャリアの数であるとき、前記複数ビットシンボルのｋ／ｑ個のビットの各セットは異なるサブキャリアにマッピングされる、請求項１乃至２のいずれかに記載の方法。
5. 前記ｐ×Ｍ個のビットをマッピングするステップは、Ｍ個のビットの各セットについて割り当てられたビット重要度のセットに基づき、前記ｐ個のストリームの各々からの前記Ｍ個のビットを互いに対してソートするステップを更に含む、請求項１乃至４のいずれかに記載の方法。
6. 前記Ｎ個のサブキャリアの各々について、
   前記ｐ個のストリームからのＭ個のビットの各セットにビット重要度を割り当てるステップ、
   を更に含む請求項５に記載の方法。
7. Ｍ個のビットの各セットに前記ビット重要度を割り当てるステップは、前記Ｍ個のビットが１より多くのコンステレーション点マッピングにおいて最低重要度を割り当てられないように、Ｍ個のビットの各セットに前記ビット重要度を割り当てるステップを含む、請求項６に記載の方法。
8. 機器であって、
   プロセッサと、
   コンピュータ可読媒体であって、前記コンピュータ可読媒体は、格納されたコンピュータ実行可能命令を有し、前記コンピュータ実行可能命令は、前記プロセッサにより実行されると、複数のストリームの各々からの複数ビットシンボルをＮ個のサブキャリアで送信する方法を実行する、コンピュータ可読媒体と、
   を含み、前記複数ビットシンボルはｋ個のビットを含み、前記複数のストリームはＫ個のストリームを含み、ｋは２以上の整数であり、Ｋは正整数であり、前記方法は、
   前記Ｎ個のサブキャリアの各々について、２^ｐ×Ｍ点コンステレーションの中のコンステレーション点としてｐ×Ｍ個のビットをマッピングするステップであって、前記ｐ×Ｍ個のビットは、前記Ｋ個のストリームのうちのｐ個のストリームの各々からのｋビットシンボルのうちのＭ個のビットを含み、前記の変数ｐはＫより小さい２以上の整数であり、Ｍ及びＮは正整数である、ステップと、
   前記Ｎ個のサブキャリアで前記コンステレーション点を送信するステップと、
   を含む、機器。
9. 前記機器は、前記Ｎ個のサブキャリアで複数ビットシンボルの前記複数のストリームを送信するネットワーク側コンポーネントである、請求項８に記載の機器。
10. Ｍ＝ｋのとき、前記複数ビットシンボルに含まれるの前記ｋ個のビットの全部が、前記複数のサブキャリアのうちの１より多くのサブキャリアにマッピングされる、請求項８乃至９のいずれかに記載の機器。
11. Ｍ＝（ｋ／ｑ）であり、ｑはストリーム当たりに割り当てられた非ゼロサブキャリアの数であるとき、前記複数ビットシンボルのｋ／ｑビットの各セットは異なるサブキャリアにマッピングされる、請求項８乃至９のいずれかに記載の機器。
12. 前記コンピュータ実行可能命令は、前記プロセッサにより実行されると、
    複数ビットシンボルの複数のストリームのうちのｐ個のストリームの各々からのｋ個のビットの各セットにビット重要度を割り当てるステップ、
    を更に実行する、請求項８乃至１１のいずれかに記載の機器。
13. 前記コンピュータ実行可能命令は、前記プロセッサにより実行されると、
    ｋ個のビットの各セットの前記割り当てられたビット重要度に基づき、前記ｐ個のストリームの各々からのｋ個のビットを互いに対してソートするステップ、
    を更に実行する、請求項１２に記載の機器。
14. 複数ビットシンボルの少なくとも１つのストリームの信号を送信する方法であって、前記複数ビットシンボルはｋ個のビットを含み、ｋは２以上の整数であり、前記方法は、
    Ｎ個のサブキャリアの各々について、Ｎは正整数であり、
    合計Ｋ個のストリームのうちのｐ個のストリームの各々について、ｐはＫより小さい２以上の整数であり、Ｋは正整数であり、
    ２^ｋ／ｑ点コンステレーションの中のコンステレーション点としてｋ／ｑ個のビットをマッピングするステップであって、前記ｋ／ｑ個のビットはｋビットシンボルのサブセットであり、ｑは前記ストリームに割り当てられた送信リソースの中の全サブキャリア数のうち非ゼロサブキャリアの数であり、ｋ及びｑは正整数であり、ｋ／ｑ個のビットの各サブセットは１つのサブキャリアのみにマッピングされる、ステップと、
    前記Ｎ個のサブキャリアで前記コンステレーション点を送信するステップと、
    を含む方法。
15. 前記Ｎ個のサブキャリアで前記コンステレーション点を送信するステップは、ユーザ機器（ＵＥ）が、アップリンク方向にｑ個のサブキャリアでｋビットシンボルの前記少なくとも１つのストリームを送信するステップを含む、請求項１４に記載の方法。
16. 前記ｑ個のサブキャリアは、前記ＵＥを含む複数のＵＥによる前記アップリンク方向の送信のために送信リソースとして割り当てられたＮ個のサブキャリアのサブセットである、請求項１５に記載の方法。
17. 前記少なくとも１つのストリームは、ストリーム数≧２であり、前記ｐ個のビットをマッピングするステップは、ビットの各セットのビット重要度の割り当てられたセットに基づき、前記ｐ個のストリームの各々からの個々のビットを互いに対してソートするステップを更に含む、請求項１４乃至１６のいずれかに記載の方法。
18. 前記Ｎ個のサブキャリアの各々について、
    前記ｐ個のストリームからの前記ｋビットシンボルのｋ／ｑ個のビットの各サブセットにビット重要度を割り当てるステップ、
    を更に含む請求項１７に記載の方法。
19. 前記ｋビットシンボルのｋ／ｑ個のビットの各サブセットに前記ビット重要度を割り当てるステップは、前記ｋビットシンボルからの全部のビットが１より多くのコンステレーション点マッピングにおいて最低重要度を割り当てられないように、ｋ／ｑ個のビットの各サブセットに前記ビット重要度を割り当てるステップを含む、請求項１８に記載の方法。
20. 機器であって、
    プロセッサと、
    コンピュータ可読媒体であって、前記コンピュータ可読媒体は、格納されたコンピュータ実行可能命令を有し、前記コンピュータ実行可能命令は、前記プロセッサにより実行されると、少なくとも１つのストリームの各々からの複数ビットシンボルを複数のサブキャリアで送信する方法を実行する、コンピュータ可読媒体と、
    を含み、前記複数ビットシンボルはｋ個のビットを含み、ｋは２以上の整数であり、前記複数のサブキャリアはＮ個のサブキャリアを含み、Ｎは正整数であり、前記方法は、
    前記Ｎ個のサブキャリアの各々について、
    全部でＫ個のストリームのうちのｐ個のストリームの各々について、ｐはＫより小さい２以上の整数であり、Ｋは正整数であり、
    ２^ｋ／ｑ点コンステレーションの中のコンステレーション点としてｋ／ｑ個のビットをマッピングするステップであって、前記ｋ／ｑ個のビットは、ｋビットシンボルのサブセットであり、ｑは前記ストリームのために割り当てられた送信リソースの中の全サブキャリア数のうち非ゼロサブキャリアの数であり、ｋ及びｑは正整数であり、ｋ／ｑ個のビット各サブセットは１つのサブキャリアのみにマッピングされる、ステップと、
    前記Ｎ個のサブキャリアで前記コンステレーション点を送信するステップと、
    を含む、機器。
21. 前記コンピュータ実行可能命令は、前記プロセッサにより実行されると、
    複数ビットシンボルの前記少なくとも１つのストリームのうちのｐ個のストリームの各々からのｋビットシンボルのｋ／ｑ個のビットの各サブセットにビット重要度を割り当てるステップ、
    を更に実行する、請求項２０に記載の機器。
22. 前記コンピュータ実行可能命令は、前記プロセッサにより実行されると、
    ｋ個のビットの各セットの前記割り当てられたビット重要度に基づき、前記ｐ個のストリームの各々からのｋ／ｑ個のビットの前記サブセットを互いに対してソートするステップ、
    を更に実行する、請求項２０又は２１に記載の機器。
    

Images