JP6686938B2 - 駆動回路及びインクジェット記録装置 - Google Patents

Description

この発明は、駆動回路及びインクジェット記録装置に関する。

従来、ノズルからインクを吐出させて媒体上に画像や構造などを形成するインクジェット記録装置がある。インクジェット記録装置では、各ノズルに連通するインク流路においてインクに圧力変化を付与することで適切な量のインクを所望の速度で吐出させている。

インクへの圧力付与の方法の一つとして、圧電素子などのアクチュエーターに所定の駆動波形電圧を印加することでインク流路中の圧力室の壁面を変形させる技術がある。アクチュエーターは、印加された電圧に対して高速かつ高精度に変形するので、吐出タイミングや吐出量の制御を精密に行うことができる。

近年、インクジェット記録装置の高速化や高精度化の要求に従って、ノズル及びこれに対応するアクチュエーターの数が増加傾向にある。容量性の負荷であるアクチュエーターを多数のノズルに対して各々設け、インクの吐出有無に応じてこれらのアクチュエーターに対して一斉に駆動電圧を印加すると、一度に大量の電流が流れて瞬間的な消費電力が大きくなり、電源の容量を超えて出力電圧が低下したり実際に印加される駆動電圧の波形がなまったりするという問題がある。これに対して、複数のノズルからのインク吐出周期の位相をずらすことで、瞬間的な電流値や消費電力の増大を抑える技術が知られている（特許文献１）。

特開平６−１２７０３４号公報

しかしながら、複数のノズルからのインク吐出周期の位相をずらした駆動回路を用いると、インクジェット記録装置において、当該位相ずれに応じてインクの着弾位置に僅かなずれが生じるという欠点が知られている。したがって、高画質の画像や高精度な位置合わせが必要な構造の形成といったインクジェット記録装置の使用用途によっては、電源容量を十分に確保してこのような位相ずれを生じさせないことを望む場合もある。このように、インク吐出周期の位相ずれの有無に応じて別個の回路構成を有する駆動回路を用意するのは、手間とコストがかかるという課題がある。

この発明の目的は、容易にインク吐出周期の位相ずれ有無のいずれにも対応して設定可能な駆動回路及びインクジェット記録装置を提供することにある。

本発明は、上記目的を達成するため、請求項１記載の発明は、
２以上の所定数のノズルから各々インクを吐出させるための前記所定数の負荷を各々駆動する動作信号を出力する駆動回路であって、
前記所定数の負荷に対して各々動作信号を生成して出力する出力回路と、
前記所定数の動作信号の出力タイミングを複数の異なるタイミングにずらす遅延動作を行う遅延回路と、
不可逆的に無効とされることで前記遅延回路における前記遅延動作の有無に係る設定を切り替える遅延設定素子と、
前記遅延設定素子を無効にする設定信号を送信する設定回路と、
を備えることを特徴としている。

また、請求項２記載の発明は、請求項１記載の駆動回路において、
前記設定回路は、外部からの入力信号を入力させる入力端部を有し、当該入力端部からの所定の入力信号に応じて前記遅延設定素子を無効にすることを特徴としている。

また、請求項３記載の発明は、請求項１又は２記載の駆動回路において、
前記設定回路は、所定の検査信号が入力されることで前記遅延設定素子が無効か否かを検出可能に形成されていることを特徴としている。

また、請求項４記載の発明は、請求項１又は２記載の駆動回路において、
前記遅延設定素子が無効か否かを検出するための検出回路を有することを特徴としている。

また、請求項５記載の発明は、請求項４記載の駆動回路において、
前記検出回路には、所定の検査信号が入力された場合に前記遅延設定素子が無効か否かのうち少なくとも一方に応じて所定の報知動作を行う報知動作部が設けられていることを特徴としている。

また、請求項６記載の発明は、請求項１〜５のいずれか一項に記載の駆動回路において、
前記出力回路は、複数の駆動波形データを時系列に従って取得する駆動波形入力部と、
インクの吐出データに従って、取得された前記複数の駆動波形データからいずれかを選択する波形選択部と、
前記選択された波形を当該波形に各々応じたアナログ信号に変換して前記動作信号として出力する動作信号生成部と、
を備え、
前記遅延回路は、前記駆動波形入力部により取得される駆動波形データの入力タイミングを遅延させることで、前記動作信号生成部から出力される前記動作信号の出力タイミングを遅延させる
ことを特徴としている。

また、請求項７記載の発明は、請求項１〜６のいずれか一項に記載の駆動回路において、
前記遅延設定素子は、切断されることにより前記遅延回路のうち一部を分離させることで前記遅延動作を行わせない分離素子であり、前記設定回路に入力された前記設定信号に応じて前記遅延設定素子を切断することを特徴としている。

また、請求項８記載の発明は、請求項７記載の駆動回路において、
前記遅延回路はＲＣ回路であり、
前記分離素子は、切断されることで当該ＲＣ回路からキャパシターを分離させることを特徴としている。

また、請求項９記載の発明は、請求項１〜８のいずれか一項に記載の駆動回路において、
前記所定数の負荷は、それぞれ複数のブロックのいずれかに属し、
前記遅延回路は、当該複数のブロック間で前記出力タイミングを互いに異ならせる
ことを特徴としている。

また、請求項１０記載の発明は、
請求項１〜９のいずれか一項に記載の駆動回路と、
前記駆動回路から各々出力される前記動作信号が入力されて駆動される複数の負荷と、当該負荷の動作によってインクを吐出する複数のノズルとを有する記録部と、
を備えることを特徴とするインクジェット記録装置である。

本発明に従うと、インクジェットヘッドの駆動回路において、容易にインク吐出周期の位相ずれ有無のいずれにも対応して設定可能であるという効果がある。

本発明の実施形態のインクジェット記録装置の機能構成を示すブロック図である。 駆動パルス生成部における信号生成に係る構成を説明する図である。 ３種類の駆動信号及び対応する駆動電圧信号の出力波形を示す図である。 画素データと駆動波形パターンとの対応テーブルを示す。 ノズル群選択信号及び画素データに応じてバッファーアンプから第１動作部の圧電素子に出力される駆動電圧波形パターンを示す図である。 第１駆動パルス生成部〜第４駆動パルス生成部が出力する吐出動作時の駆動電圧信号の出力タイミングを示す図である。 第１遅延部及び第２遅延部の回路構成を示す図である。 遅延部の外部端子にヒューズの切断有無を検出する構成を接続した場合の構成を示す図である。 遅延部の回路構成の変形例を示す図である。 第１遅延部の変形例を示す図である。 第１遅延部の他の変形例を示す図である。

以下、本発明の実施の形態を図面に基づいて説明する。

図１は、インクジェット記録装置１の機能構成を示すブロック図である。
インクジェット記録装置１は、本体部２と、インクジェットヘッド３とを備える。ここでは、インクジェットヘッド３として１つのみが示されているが、インクジェット記録装置１が複数のインク色を吐出させるカラープリンターである場合には、インクジェットヘッド３は、当該複数のインク色（例えば、イエロー、マゼンタ、シアン、ブラックの４色）にそれぞれ対応して設けられる。また、同色のインク吐出に係るインクジェットヘッド３を複数設けて更にノズル数を増やしても良い。本体部２とインクジェットヘッド３との間は、例えば、ＦＰＣ（Flexible Printed Circuit）などで接続されている。

本体部２は、ＣＰＵ２１（Central Processing Unit）と、入出力インターフェイス２２と、メモリー２３と、制御回路２４と、駆動信号発生回路２５と、ユニット制御部２６などを備える。

ＣＰＵ２１は、演算処理を行い、インクジェット記録装置１における画像記録動作に係る各種制御処理を行う。

入出力インターフェイス２２は、外部装置から画像記録に係る命令、設定や記録対象の画像データを受け取り、また、ＣＰＵ２１から外部装置に対して画像記録動作に係るステータスや異常発生情報などを出力するためのインターフェイスである。入出力インターフェイス２２としては、ネットワークカード（ＬＡＮカード）などが用いられる。

メモリー２３は、外部装置から取得された記録対象の画像データや、当該画像データから生成された各ノズルからのインク吐出状態を定める画素データを記憶する。メモリー２３からは、画素データがインクジェットヘッド３の駆動パルス生成部３３に出力されて、各ノズルからのインク吐出有無に応じた駆動電圧信号（駆動パルス、動作信号）を生成するのに用いられる。

制御回路２４は、インクジェットヘッド３の駆動パルス生成部３３に各種制御信号を供給する。制御信号には、画素データの転送や駆動電圧の供給などの動作可否や動作タイミングの制御を行うための信号が含まれる。

駆動信号発生回路２５は、インクジェットヘッド３で生成される駆動電圧信号の波形を表す駆動信号を当該インクジェットヘッド３の駆動パルス生成部３３に供給する。ここでは、駆動信号発生回路２５からは、３種類の駆動信号（インク非吐出時に用いられる駆動信号ＰＬＳＴＩＭ０、非動作時に用いられる駆動信号ＰＬＳＴＩＭ１、インク吐出時に用いられる駆動信号ＰＬＳＴＩＭ２）が出力可能であり、それぞれデジタルデータとして図示略のメモリーに記憶されている。メモリーとしては、例えば、ＳＲＡＭが用いられる。

ユニット制御部２６は、インクジェット記録装置１の全体動作の統括制御を行う。

インクジェットヘッド３はノズル列３１と、吐出動作部３２と、駆動パルス生成部３３（出力回路）と、遅延部３４（遅延回路）などを有する。

ノズル列３１は、適宜なパターンで配列された２以上の所定数、ここでは、１０２４本のノズルを有する。ノズル列３１は、第１ノズル列３１ａ、第２ノズル列３１ｂ、第３ノズル列３１ｃ及び第４ノズル列３１ｄの４つのノズル列に分かれており、それぞれ、２５６本のノズルを有する。吐出動作部３２は、これら４つのノズル列３１ａ〜３１ｄにおける各２５６本のノズルからのインク吐出に係る動作をそれぞれ行う第１動作部３２ａ、第２動作部３２ｂ、第３動作部３２ｃ及び第４動作部３２ｄに分かれて（複数のブロックのいずれかに属して）形成されている。本実施形態のインクジェット記録装置１では、簡単のために、１０２４本のノズルが一次元配列され、３組に分けられて、各組が異なるタイミングで順番にインクを吐出する３サイクル駆動がなされる。

吐出動作部３２は、各ノズルに連通してインクを供給するチャネル（インク流路）ごとにインクを吐出させたり、インクを吐出させずに液面（メニスカス）を振動させたりするための圧力変化をインクに付与するアクチュエーター（負荷）を有する。アクチュエーターとしては、ここでは、ＰＺＴ（チタン酸ジルコン酸鉛）といった圧電素子が用いられ、この圧電素子が、一次元配列されたチャネルの隔壁として各チャネル間に配置される。アクチュエーターの両側面（すなわち、チャネルの内側面）に設けられた電極膜を介してアクチュエーターに所定の電圧が印加されることで、当該アクチュエーターが屈曲変形し、内部のインクに圧力を付与する。なお、一次元配列された１０２４本のチャネルの両端には、当該両端のチャネルに対して屈曲変形の影響を与えるためのダミーチャネルが設けられ、インクが供給、吐出されずに変形動作がなされる。アクチュエーターの変形には、ここでは、せん断モード（シアモード）が用いられるが、ベンドモードなど他のモードでの変形が利用されても良い。

第１ノズル列３１ａ及び第１動作部３２ａ、第２ノズル列３１ｂ及び第２動作部３２ｂ、第３ノズル列３１ｃ及び第３動作部３２ｃ、並びに第４ノズル列３１ｄ及び第４動作部３２ｄは、それぞれ、一つのヘッドチップとして構成されている。あるいは、これら全てが一つのヘッドチップ（記録部）として構成されていても良い。

駆動パルス生成部３３は、本体部２から入力される画像データに基づいて定められる各ノズルからのインクの吐出有無や吐出時の濃度階調に従って、吐出動作部３２の各アクチュエーターをそれぞれ適切なタイミング、振幅及び期間で変形させるための駆動電圧信号（駆動パルス）を生成して出力する。駆動パルス生成部３３は、第１動作部３２ａ〜第４動作部３２ｄのそれぞれに対して駆動電圧信号を出力する第１駆動パルス生成部３３ａ、第２駆動パルス生成部３３ｂ、第３駆動パルス生成部３３ｃ及び第４駆動パルス生成部３３ｄの４つのＩＣチップを備えている。これら４つのＩＣチップは、メモリー２３から出力される画素データの送信経路に対して直列に配置されている。すなわち、画素データは、メモリー２３から第４駆動パルス生成部３３ｄに入出力され、次いで順番に第３駆動パルス生成部３３ｃ、第２駆動パルス生成部３３ｂ及び第１駆動パルス生成部３３ａに送られる。画素データは、第１駆動パルス生成部３３ａから出力されて本体部２に戻されても良いし、終端装置（ターミネーター）で打ち切られても良い。ここでは、各画素データは、３ビット値（ＳＩ０〜ＳＩ２）で表されている。

遅延部３４は、駆動信号発生回路２５から入力された駆動信号を遅延させる。遅延部３４は、各ノズル列３１ａ〜３１ｄからのインク吐出タイミング、すなわち、駆動パルス生成部３３から出力される駆動電圧信号の出力タイミングを出力先の動作部３２ａ〜３２ｄ（複数のブロック）間で互いに異ならせる（複数の異なるタイミングにずらす）ために各々異なる遅延量を駆動信号に対して与える遅延動作を行う。遅延部３４は、第１駆動パルス生成部３３ａに対応する第１遅延部３４ａ、第２駆動パルス生成部３３ｂに対応する第２遅延部３４ｂ及び第３駆動パルス生成部３３ｃに対応する第３遅延部３４ｃに分けられている。そして、これら第１遅延部３４ａ、第２遅延部３４ｂ及び第３遅延部３４ｃは、各々互いに異なる遅延量を生じさせる。ここでは、第４駆動パルス生成部３３ｄに対しては、遅延部が設けられておらず、第４駆動パルス生成部３３ｄは、入力されたタイミング信号及び波形パターンに従って駆動電圧信号を生成する。あるいは、第４駆動パルス生成部３３ｄに対応する遅延部が設けられても良く、この遅延部の遅延量は、第１遅延部３４ａ〜第３遅延部３４ｃの各遅延量と異なる。
駆動パルス生成部３３及び遅延部３４は、まとめて本発明の実施形態の駆動回路３０として半導体基板などに配置、形成される。

図２は、駆動パルス生成部３３における信号生成に係る構成を説明する図である。ここでは、第４駆動パルス生成部３３ｄについて説明するが、第１駆動パルス生成部３３ａ〜第３駆動パルス生成部３３ｃもデータの入力元、出力先及び動作させるノズルが異なる点を除き同一である。

第４駆動パルス生成部３３ｄは、シフトレジスター３３１、ラッチ回路３３２、波形選択部３３３（グレイスケールコントローラー、駆動波形入力部）及びバッファーアンプ３３４（動作信号生成部）を備えている。
なお、ここでは、シフトレジスター３３１、ラッチ回路３３２、波形選択部３３３及びバッファーアンプ３３４を互いに接続する配線、並びにバッファーアンプ３３４から第４動作部３２ｄに駆動電圧信号を出力する出力端子は、一部のみが描かれている。

シフトレジスター３３１は、３ビットデータを２５６チャネル（インク流路）分記憶するＦＩＦＯ型のメモリーである。シフトレジスター３３１は、メモリー２３から並列に入力される３ビットの各画素データＳＩの各画素値（ＳＩ０〜ＳＩ２）を転送クロック信号ＤＣＬＫに同期して転送しながら各々記憶する。画素データＳＩは、それぞれシフトレジスター３３１に入力された順番に２５６個記憶された後、さらに、出力画素データＳＯの各画素値（ＳＯ０〜ＳＯ２）として第３駆動パルス生成部３３ｃに出力される。第３駆動パルス生成部３３ｃでは、これらの出力画素データＳＯが画素データＳＩとして入力される。シフトレジスター３３１に記憶された２５６個の３ビットデータは、所定のタイミングで一括してラッチ回路３３２に並列出力される。

ラッチ回路３３２は、シフトレジスター３３１から出力された２５６チャネル分の３ビットデータをラッチ信号ＬＡＴにより指定されたタイミングまで保持し、波形選択部３３３へ出力する。ラッチ信号ＬＡＴは、駆動パルス生成部３３の４つのＩＣチップ（ラッチ回路３３２）に対して同期して入力される。

波形選択部３３３は、ラッチ回路３３２から入力された３ビットの画素データ（インクの吐出データ）で示される階調（グレイスケール；８階調）に応じた駆動波形パターンで駆動信号を選択するための選択信号をそれぞれバッファーアンプ３３４に出力する。波形選択部３３３は、カウンター３３３ａとアウトプットパターンレジスター３３３ｂとを備えている。波形選択部３３３には、制御回路２４から同期クロック信号ＧＳＣＬＫ、リセット信号ＲＳＴ、及びノズル群選択信号ＳＴＢ−ｎ［０：２］が入力される。また、波形選択部３３３には、駆動信号発生回路２５から上述の３種類の駆動信号ＰＬＳＴＩＭ０〜ＰＬＳＴＩＭ２（複数の駆動波形データ）が入力されて、時系列に従って取得される。

図３（ａ）には、３種類の駆動信号の出力波形を示す。インクが吐出されない（非吐出）場合に用いられる駆動信号ＰＬＳＴＩＭ０は、グレイスケールカウントＧＳＣの１カウント分の期間中ローレベルに維持される。インクが吐出される場合に用いられる駆動信号ＰＬＳＴＩＭ２は、グレイスケールカウントＧＳＣの１カウント分の期間のうちの所定期間ハイレベルとなる。非動作時に用いられる駆動信号ＰＬＳＴＩＭ１は、グレイスケールカウントＧＳＣの１カウント分の期間のうち、駆動信号ＰＬＳＴＩＭ２がハイレベルからローレベルに戻った後の所定期間ハイレベルとなる。

ノズル群選択信号ＳＴＢ−ｎは、３組に分割されている１０２４本のノズルのうちいずれの組のノズルからインクを吐出可能とさせるかを定める信号である。上述のように、隔壁の変位によって一のチャネルを収縮させてインクを吐出させると、当該隔壁に対し一のチャネルと反対側のチャネルは膨張してインクが吐出されないので全チャネル（ノズル）は３分割されて順番にインクを吐出させるチャネル（ノズル）が切り替えられる３サイクル駆動がなされる。したがって、ＳＴＢ−１、ＳＴＢ−２、ＳＴＢ−３のうちいずれか一つがハイレベルとすることが可能であり、残りはローレベルとなる。ＳＴＢ−１がハイレベルの場合には、第１組のノズルからのみインクが吐出可能とされ、ＳＴＢ−２がハイレベルの場合には、第２組のノズルからのみインクが吐出可能とされ、また、ＳＴＢ−３がハイレベルの場合には、第３組のノズルからのみインクが吐出可能とされる。各チャネルは、ＳＴＢ−ｎがローレベルの期間に膨張してインクをチャネルに流入させた後、ＳＴＢ−ｎがハイレベルの期間に収縮して流入したインクを押し出すことでノズルから吐出させる。

カウンター３３３ａは、同期クロック信号ＧＳＣＬＫに従ってグレイスケールカウントＧＳＣ（０〜７）を１つずつ加算計数して出力する。

アウトプットパターンレジスター３３３ｂには、３ビットの画素データＳＩ及びノズル群選択信号ＳＴＢ−ｎと、第１動作部３２ａの圧電素子の駆動に係る駆動波形パターンデータとの関係を規定した変換テーブルが記憶されている。波形選択部３３３は、入力された画素データＳＩとノズル群選択信号ＳＴＢ−ｎとに応じて順番に出力する８つの駆動波形（駆動信号）の配列を示すデータである駆動波形パターンデータを選択し、グレイスケールカウントＧＳＣごとに１つずつ駆動波形の種別に応じた信号を選択信号としてバッファーアンプ３３４に出力する。

図４には、画素データＳＩと駆動波形パターンとの対応テーブルを示す。

駆動波形パターンは、３ビット８階調の画素データＳＩ（（０，０，０）〜（１，１，１））に対し、それぞれ定められている。駆動波形パターンデータは、グレイスケールカウントＧＳＣの０〜７の各値にそれぞれ対応して定められる８個の駆動信号の配列を表すデータであり、０〜２の３種類の値が設定されている。これら０〜２の値は、それぞれ、駆動信号ＰＬＳＴＩＭ０、ＰＬＳＴＩＭ１、ＰＬＳＴＩＭ２に対応する。例えば、入力された画素データＳＩ（１，０，１）は、ノズル群選択信号ＳＴＢ−ｎがハイレベルの場合に、（０，２，２，２，２，１，１，１）の駆動波形パターンデータに対応付けられており、これに応じて、各グレイスケールカウントＧＳＣの値の期間ごとに駆動信号ＰＬＳＴＩＭ０が１回、ＰＬＳＴＩＭ２が続けて４回、ＰＬＳＴＩＭ１が続けて３回、順番に選択されるように選択信号が生成されてバッファーアンプ３３４に出力される。ノズル群選択信号ＳＴＢ−ｎがローレベルの場合には、入力されている画素データＳＩによらず、駆動波形パターンデータとして（０、１、１、１、１、１、１、１）が選択される。

なお、ダミーチャネル用の出力端子ｏｕｔ−Ｄに対しては、常に（０，１，１，１，１，１，１，１）の駆動波形パターンデータが選択される。

バッファーアンプ３３４は、波形選択部３３３から入力された選択信号に基づいて、第１動作部３２ａの各圧電素子の動作に必要な電圧で各々駆動電圧信号を生成（アナログ信号に変換）し、第１動作部３２ａの各圧電素子への出力端子ｏｕｔ−Ｎ（Ｎ＝１〜２５６、Ｄ）に出力する。バッファーアンプ３３４には、正の電圧ＶＨ１及び電圧ＶＨ２が供給されている。電圧ＶＨ１は、非動作時の圧電素子の変形動作に応じた電圧値であり、圧電素子の変形によりインクをノズル開口部から吐出させずに液面（メニスカス）を振動させることができる。電圧ＶＨ２は、電圧ＶＨ１よりも大きく、インク吐出時の圧電素子の変形動作に応じた電圧値である。

図３（ｂ）に示すように、駆動電圧信号としては、波形選択部３３３から選択信号として入力された駆動信号ＰＬＳＴＩＭ１がハイレベルの期間には、電圧ＶＨ１が出力され、波形選択部３３３から選択信号として入力された駆動信号ＰＬＳＴＩＭ２がハイレベルの期間に電圧ＶＨ２が出力される。ここでは、駆動信号ＰＬＳＴＩＭ１、ＰＬＳＴＩＭ２、ＰＬＳＴＩＭ０がローレベルの期間には、接地電圧ＧＮＤが出力される。

図５は、ノズル群選択信号ＳＴＢ−ｎ及び画素データＳＩに応じてバッファーアンプ３３４から第１動作部３２ａの圧電素子に出力される駆動電圧波形パターンを示す図である。

波形選択部３３３で選択された駆動波形パターンに従って入力される８つの駆動信号に応じた選択信号により、バッファーアンプ３３４からは、各ノズルを動作させる圧電素子に対して１画素データあたり８つの駆動電圧信号が同期クロック信号ＧＳＣＬＫの間隔に応じた周期で出力される。そして、この駆動電圧信号により駆動された圧電素子の変形動作に応じて各ノズルからインクの吐出や液面（メニスカス）の振動などがなされる。

ノズル群選択信号ＳＴＢ−１により選択された組のノズルに対してグレイスケールカウントＧＳＣが７まで計数されて８つの駆動電圧信号が供給されると、グレイスケールカウントＧＳＣがリセット信号ＲＳＴでリセットされて「０」に戻され、また、ノズル群選択信号ＳＴＢ−１がローレベルに、ＳＴＢ−２がハイレベルにそれぞれ変更されて、変更選択された組のノズルに対して８つの駆動電圧信号が供給される。同様に、次のリセット時にノズル群選択信号ＳＴＢ−２からＳＴＢ−３にハイレベルが変更されて８つの駆動電圧信号が供給されることで、全てのノズルからインク吐出が可能となる。

上述のように、各ノズルは、駆動パルス生成部３３により生成されて吐出動作部３２の各圧電素子に供給される圧電素子の駆動電圧信号に応じてインクの吐出などを行う。このとき、遅延部３４の遅延量に応じて駆動信号発生回路２５から入力される駆動信号のタイミングにずれが生じるので、第１動作部３２ａ〜第４動作部３２ｄの間で圧電素子の変形タイミングが当該遅延量に応じてずれることになる。

図６は、第１駆動パルス生成部３３ａ〜第４駆動パルス生成部３３ｄが出力する吐出動作時の駆動電圧信号の出力タイミングを示す図である。

遅延部を有しない第４駆動パルス生成部３３ｄから出力される吐出動作時の駆動電圧信号に対して、第３駆動パルス生成部３３ｃから出力される吐出動作時の駆動電圧信号は、遅延時間Ｔｄ３の遅れを伴って電圧ＶＨ２への立ち上がり及び接地電圧への立下りが生じている。同様に、第２駆動パルス生成部３３ｂから出力される吐出動作時の駆動電圧信号と、第１駆動パルス生成部３３ａから出力される吐出動作時の駆動電圧信号は、それぞれ、第４駆動パルス生成部３３ｄから出力される吐出動作時の駆動電圧信号に対して遅延時間Ｔｄ２、Ｔｄ１遅れて立ち上がり及び立下りが生じる。この遅延量は、非動作時の駆動電圧信号についても同様である。

圧電素子は容量性負荷であるので、印加電圧が変化するこれら駆動電圧信号の立ち上がり時及び立下り時に充放電に係る電流が生じて電力が消費される。このタイミングが全ての圧電素子に対して重なると、一度に消費される電力消費量（瞬間電力消費量）が非常に大きくなり、電源の容量によっては供給電圧が低下して圧電素子に必要な電圧が印加されなかったり、印加されるまでに時間がかかったりする。

これに対し、初期コストや消費電力が増えるが、十分な容量の電源に接続されることで、全ての圧電素子を確実に駆動することができる。一方で、遅延部３４を用いることで、この電流が流れるタイミングが４分割されて瞬間電力消費量の最大値が低下するので、電源容量や消費電力を増大させる必要がない。しかしながら、この場合には、圧電素子の駆動タイミングのずれ応じたインク吐出タイミングの僅かなずれが生じることになり、画質が低下し得る。

本実施形態のインクジェット記録装置１では、ユーザーによる用途などに応じて遅延部３４を用いるか否かを初期設定して出荷することができる。

図７は、第１遅延部３４ａ及び第２遅延部３４ｂの回路構成を示す図である。
なお、第３遅延部３４ｃの回路構成は第１遅延部３４ａ及び第２遅延部３４ｂの回路構成と同一であるので、記載を省略する。

第１遅延部３４ａは、抵抗素子３４１ａ、３４３ａと、キャパシター３４２ａと、バッファー３４４ａと、ヒューズ３４５ａ（遅延設定素子、分離素子）と、ダイオード３４６ａ、３４７ａなどを備える。駆動信号発生回路２５から入力される駆動信号は、抵抗素子３４１ａ、３４３ａを介してバッファー３４４ａにつながる信号経路を介して第１駆動パルス生成部３３ａに出力される。また、第２遅延部３４ｂは、抵抗素子３４１ｂ、３４３ｂと、キャパシター３４２ｂと、バッファー３４４ｂと、ヒューズ３４５ｂと、ダイオード３４６ｂ、３４７ｂなどを備える。駆動信号発生回路２５から入力される駆動信号は、抵抗素子３４１ｂ、３４３ｂを介してバッファー３４４ｂにつながる信号経路を介して第２駆動パルス生成部３３ｂに出力される。以降では、第１遅延部３４ａについてのみ説明する。

キャパシター３４２ａは、一端がこの信号経路に対し接続されたヒューズ３４５ａの他端に接続され、他端が接地されて設けられている。ヒューズ３４５ａが導通状態では、このキャパシター３４２ａと信号経路中の抵抗素子３４１ａ、３４３ａとによりＲＣ回路が形成されて、出力される駆動信号には、駆動信号発生回路２５から入力された駆動信号の入力タイミングに対して抵抗値と容量とに応じて定まる遅延量が生じる。第１遅延部３４ａ、第２遅延部３４ｂ及び第３遅延部３４ｃでは、これら抵抗素子の抵抗値及びキャパシターの容量のうち少なくとも一方を互いに異ならせて定めることで、遅延量を異ならせている。

キャパシター３４２ａとヒューズ３４５ａに対して並列にダイオード３４６ａが設けられている。ダイオード３４６ａは、信号経路にカソードが接続され、アノードが接地されている。したがって、通常では０以上の正電圧である駆動信号は、このダイオード３４６ａを流れない。また、ダイオード３４７ａは、キャパシター３４２ａとヒューズ３４５ａとの間にアノードが接続され、カソードは外部接続用の外部端子（外部からの入力信号を入力させる入力端部）に接続されている。通常のインクジェットヘッド３の画像記録などに係る動作時には、外部端子は開放されており、ダイオード３４７ａには電流は流れない。ダイオード３４６ａ、３４７ａは、ここでは、ショットキーバリアダイオードが用いられている。なお、ここでは、外部端子には、フレーム接地用の配線の接続端が併せて設けられている。

ヒューズ３４５ａが切断されると、信号経路からキャパシター３４２ａが実質的に分離される。これにより、駆動信号発生回路２５から入力された駆動信号は遅延を伴わずに第１駆動パルス生成部３３ａに出力される。

外部端子には、負の電圧のヒューズ切断信号が入力され得る。ヒューズ切断信号が入力されると、ヒューズ３４５ａが切断されるまでの間には、キャパシター３４２ａ及びダイオード３４６ａのアノードが接続されている接地面からダイオード３４６ａ、ヒューズ３４５ａ及びダイオード３４７ａを介して電流が流れる。この切断経路３４０ａ（設定回路）の抵抗値は低く、ヒューズ切断信号（設定信号）として適切な電圧を設定することで、流れる電流量がヒューズ３４５ａの基準電流を超えてヒューズ３４５ａが切断される。このとき、第２遅延部３４ｂの切断回路３４０ｂなどを介して第２遅延部３４ｂのヒューズ３４５ｂ及び第３遅延部３４ｃのヒューズもほぼ同時に切断される。すなわち、ヒューズ３４５ａなどの切断有無（不可逆的な無効化の有無）に応じて遅延部３４による遅延動作の有無が切り替えられる。

また、ヒューズ３４５ａの切断経路３４０ａには、外部端子からヒューズ３４５ａの切断有無を検出するための検査信号が入力され得る。
図８は、遅延部３４の外部端子にヒューズ３４５ａの切断有無を検出する構成を接続した場合の構成を示す図である。

外部端子に抵抗素子５０１及びＬＥＤ５０２（Light Emitting Diode）を直列につなぎ、ＬＥＤ５０２のカソード側に負の電圧を印加することで、ヒューズ３４５ａが切断されていない場合には、接地面からダイオード３４６ａ、ヒューズ３４５ａ及びダイオード３４７ａを介して外部端子へと電流が流れ、ＬＥＤ５０２が発光する。ヒューズ３４５ａが切断されている場合には、ＬＥＤ５０２は、キャパシター３４２ａに印加された負の電圧に応じた電荷が蓄積されるまでの短時間だけ発光し、すぐに消灯する。このＬＥＤ５０２の発光を目視で、又はフォトダイオードといった検出部で検出することで、ヒューズ３４５ａの切断有無を判別することができる。なお、ヒューズ３４５ａ、３４５ｂ及び第３遅延部３４ｃのヒューズは、通常まとめて切断されるが、いずれか一本でも切断されていない場合にはＬＥＤ５０２の発光が継続するので、発光量（輝度）に応じて切断されていない本数を検出可能としても良い。

あるいは、遅延部３４がヒューズ３４５ａ（及びヒューズ３４５ｂや第３遅延部３４ｃのヒューズ）の切断有無検出に係る構成（検出回路）を有していても良い。
図９は、遅延部３４の回路構成の変形例を示す図である。

外部端子には、スイッチング素子５０３が接続されている。スイッチング素子５０３は、一方は直接第１遅延部３４ａのダイオード３４７ａに接続され、他方は図８に示したＬＥＤ５０２（報知動作部）及び抵抗素子５０１を介してダイオード３４７ａに接続される。ユーザーがスイッチング素子５０３を手動で又は本体部２による切替制御を介して切り替えることで、ヒューズ３４５ａの切断と検出との間で切り替え、適切な信号を入力させ、また、検出時には、ＬＥＤ５０２の発光有無（所定の報知動作）を検出することができる。

図１０は、第１遅延部３４ａの変形例を示す図である。
図１０（ａ）の変形例では、ダイオード３４６ａのアノード側を接地せずに直接外部端子に接続している。この場合、当該外部端子に正の電圧を印加し、他方のダイオード３４７ａのカソードが接続される外部端子に負の電圧を印加することで、余裕を持って高電圧をヒューズ３４５ａに印加して大電流を流し、ヒューズ３４５ａを切断させることができる。また、外部端子に印加される正の電圧と負の電圧の絶対値を等しくすることで、信号回路部分には、大きな電圧が印加されない。

図１０（ｂ）の変形例では、信号経路とキャパシター３４２ａとの間を切断するヒューズ３４５ａの代わりに、抵抗素子３４１ａと並列に設けられた機能素子３４９ａが設けられている。機能素子３４９ａ及び抵抗素子３４１ａの一端は、それぞれキャパシター３４２ａを介して接地され、他端は、ダイオード３４６ａのカソードに接続されている。上記一端とキャパシター３４２ａとの間のノードがダイオード３４７ａのアノードに接続されてカソードが外部端子に接続される。

機能素子３４９ａは、ここでは、一例としてバリスターが描かれており、通常では、高抵抗（絶縁体）であるが、所定の高電圧を印加することで短絡させることのできる素子である。高抵抗の場合には、抵抗素子３４１ａとキャパシター３４２ａとにより通常の遅延回路として働き、短絡することで、抵抗素子３４１ａをバイパスさせて遅延時間が無視可能とさせる。

図１１は、第１遅延部３４ａの他の変形例を示す図である。
この変形例では、図１０（ｂ）に示した変形例における機能素子３４９ａがヒューズ３４５ａに置き換えられている。
この場合、ヒューズ３４５ａが切断されていない状態では、信号経路における抵抗素子３４１ａがこのヒューズ３４５ａによってバイパスされる。これにより、駆動信号発生回路２５から入力された駆動信号は遅延を伴わずに第１駆動パルス生成部３３ａに出力される。一方、外部端子に負の電圧のヒューズ切断信号が入力されてヒューズ３４５ａが切断されると、抵抗素子３４１ａが機能することになり、抵抗素子３４１ａとキャパシター３４２ａとにより遅延回路として働くことになる。このように、当初段階では（遅延設定素子が有効な状態では）遅延動作が生じず、ヒューズ３４５ａが切断される（遅延設定素子が無効とされる）ことで、遅延動作が生じる状態に変更される（遅延動作を有効とする）回路を用いることもできる。

以上のように、本実施形態のインクジェット記録装置１が備える駆動回路３０は、２以上の所定数のノズル（ノズル列３１）から各々インクを吐出させるための所定数の圧電素子（吐出動作部３２）を各々駆動する駆動電圧信号を出力する駆動回路３０であって、所定数の圧電素子に対して各々駆動電圧信号を生成して出力する駆動パルス生成部３３と、所定数の駆動電圧信号の出力タイミングを複数の異なるタイミングにずらす遅延動作を行う遅延部３４と、不可逆的に無効とされることで遅延部３４における遅延動作の有無に係る設定を切り替えるヒューズ３４５ａや機能素子３４９ａなどの遅延設定素子と、遅延設定素子を無効にする設定信号を送信する切断経路３４０ａと、を備える。
このように、切断経路３４０ａを介して遅延設定素子の切替を一度行えば、遅延部３４の動作を無効化する設定を行うことができ、その後スイッチング素子などのように電力供給を行わなくても当該設定を維持してユーザーに使用させることができる。したがって、設定検査時やユーザーの使用時に負担をかけず、また、コストの上昇を抑えながら、容易にインク吐出周期の位相ずれ有無のいずれにも対応して設定を行うことができる。

また、切断経路３４０ａは、外部からの入力信号を入力させる外部端子を有し、当該外部端子から入力される所定の設定信号に応じて遅延設定素子を無効にする。このように、専用の外部端子から一回設定信号を入力すれば遅延部３４の全ての遅延設定素子をまとめて無効化することができるので、設定処理が非常に容易である。

また、切断経路３４０ａは、所定の検査信号が入力されることで遅延設定素子（ヒューズ３４５ａ）が無効（切断状態）か否かを検出可能に形成されている。すなわち、無効設定用の回路をそのまま用いて無効設定がなされたか否かを容易に検査することができるので、回路形成の手間を増やさず、また、検査時の手間を必要以上にかけずに容易に無効状態か否かを調べることができる。

また、駆動回路３０は、遅延設定素子が無効か否かを検出するための検出回路を有する。すなわち、検出用の装置を別途用意しなくても適切な電流を流すことで遅延設定素子が無効か否かを判断することができるので、遅延設定素子の無効化時やその後の検査時などの手間を更に削減することができる。

また、この検出回路には、所定の検査信号が入力された場合に遅延設定素子が無効か否かのうち少なくとも一方に応じて所定の報知動作を行うＬＥＤ５０２が設けられている。すなわち、図９に示したような回路では、検出用の装置を別途用意しなくても適切な電流を流すことで遅延設定素子が無効か否かを判断することができるので、遅延設定素子の無効化時やその後の検査時などの手間を更に削減することができる。

また、駆動パルス生成部３３は、インクの吐出データに従って、取得された複数の駆動信号からいずれかを選択する波形選択部３３３と、複数の駆動信号を時系列に従って取得し、波形選択部３３３により選択された駆動信号を当該駆動信号の波形に各々応じたアナログ信号に変換して駆動電圧信号として出力するバッファーアンプ３３４と、を備え、遅延部３４は、バッファーアンプ３３４により取得される駆動信号の入力タイミングを遅延させることで、当該バッファーアンプ３３４から出力される駆動電圧信号の出力タイミングを遅延させる。このように、デジタル信号、特に二値信号の送信段階で適切なタイムラグを生じさせて最終的な駆動電圧信号の出力タイミングをずらすことで、遅延に係る処理の複雑化や高精度化を避けて、簡便な回路で適切な遅延量を得ることができる。

また、遅延設定素子は、切断されることにより遅延部３４のうち一部を分離させることで遅延動作を行わせないヒューズ３４５ａといった分離素子であり、切断経路３４０ａに入力された設定信号に応じて遅延設定素子を切断する。このように、高電流や高電圧で切断可能な素子は良く知られており、処理も容易なので、安定かつ安全に遅延動作の無効化処理を行うことができる。

また、遅延部３４は抵抗素子３４１ａ及びキャパシター３４２ａを有するＲＣ回路であり、ヒューズ３４５ａが切断されることで当該ＲＣ回路からキャパシター３４２ａを分離させる。このような容易な回路で遅延を生じさせ、また、遅延を無効化することができるので、遅延動作及びその無効化に係る構成や動作に要するコストや手間の増加が抑えられ、全体として、設定切替のためのコストや手間を従来よりも低減させることができる。

また、所定数の圧電素子は、それぞれ第１動作部３２ａ〜第４動作部３２ｄのいずれかに属し、遅延部３４は、これら第１動作部３２ａ〜第４動作部３２ｄの間で駆動電圧信号の出力タイミングを互いに異ならせる。
このように、駆動電圧信号の出力タイミングを圧電素子に対して個別に異ならせず、動作部単位で行うことができるので、容易な構成により必要な範囲で瞬間消費電力の低減を図り、また、遅延動作の無効化を簡便に行うことができる。

また、本実施形態のインクジェット記録装置１は、上述の駆動回路３０と、駆動回路３０から各々出力される駆動電圧信号が入力されて駆動される複数の圧電素子と、当該圧電素子の動作によってインクを吐出する複数のノズルとを有するヘッドチップと、を備える。
このようなインクジェット記録装置１により、当該インクジェット記録装置１の使用用途、特に、業務用途などに応じて消費電力と画質のどちらを優先するかを容易に設定することができ、設定後にユーザーに設定維持などにかかる手間や負担をかけない。また、設定に係る構成を設けるコストを低減することができる。すなわち、容易にインク吐出周期の位相ずれ有無のいずれにも対応して設定を行うことができる。

なお、本発明は、上記実施の形態に限られるものではなく、様々な変更が可能である。
例えば、上記実施の形態では、３サイクル駆動されるチャネルが設けられたインクジェットヘッドを例に挙げて説明したが、インクを吐出するチャネルとインクを吐出しないダミーチャネルとを交互に設けて、全てのチャネルから同時にインクを吐出させる独立駆動が行われるインクジェットヘッドであっても良い。

また、上記実施の形態では、ヒューズを用いて説明したが、不可逆的な変化により同様に遅延部３４の遅延有無を切り替える機能を有する他のもの、例えば、ＩＣプロテクターなどが用いられても良い。

また、上記実施の形態では、第１遅延部３４ａ〜第３遅延部３４ｃの遅延動作の有無をまとめて設定することとしたが、個別に設定されるような回路構成であっても良く、あるいは、二段階の設定に変更可能としても良い。

また、上記実施の形態では、容量性負荷としてＰＺＴなどの圧電素子を用いることとしたが、その他の電歪素子などであっても良い。また、抵抗性負荷が用いられる駆動回路であっても出力タイミングのずれにより消費電力の低減が図られているものであれば、本発明と同様に、ユーザーの用途に基づく消費電力と画質との優先の度合に応じて切替設定を行うことができる。

また、上記実施の形態では、ＬＥＤ５０２によりヒューズ３４５ａの切断有無を報知する構成を示したが、他の発光素子であっても良いし、あるいは、ビープ音などの音声出力を行うものや、単純に電流値を数値や指針動作により表示するものであっても良い。また、切断されていない場合だけではなく、切断時と切断されていない場合とで、各々異なる動作をする報知動作部を備えても良い。

また、上記実施の形態では、ＲＣ回路で遅延を生じさせることとしたが、他の回路、ＬＣ回路などが用いられても良い。また、遅延の発生は、駆動パルス生成部３３への入力前に限られず、駆動パルス生成部３３内（波形選択部３３３やバッファーアンプ３３４）でなされても良い。

また、上記実施の形態では、３種類の駆動信号を用いることとしたが、これらに限られない。また、駆動信号としては、単純な矩形波信号に限られず、矩形波以外の信号であっても本発明に係る技術を適用することが可能である。
その他、上記実施の形態で示した構成、回路配置や動作手順などの具体的な細部は、本発明の趣旨を逸脱しない範囲において適宜変更可能である。

１ インクジェット記録装置
２ 本体部
３ インクジェットヘッド
２１ ＣＰＵ
２２ 入出力インターフェイス
２３ メモリー
２４ 制御回路
２５ 駆動信号発生回路
２６ ユニット制御部
３０ 駆動回路
３１ ノズル列
３１ａ 第１ノズル列
３１ｂ 第２ノズル列
３１ｃ 第３ノズル列
３１ｄ 第４ノズル列
３２ 吐出動作部
３２ａ 第１動作部
３２ｂ 第２動作部
３２ｃ 第３動作部
３２ｄ 第４動作部
３３ 駆動パルス生成部
３３ａ 第１駆動パルス生成部
３３ｂ 第２駆動パルス生成部
３３ｃ 第３駆動パルス生成部
３３ｄ 第４駆動パルス生成部
３３１ シフトレジスター
３３２ ラッチ回路
３３３ 波形選択部
３３３ａ カウンター
３３３ｂ アウトプットパターンレジスター
３３４ バッファーアンプ
３４ 遅延部
３４ａ 第１遅延部
３４ｂ 第２遅延部
３４ｃ 第３遅延部
３４０ａ、３４０ｂ 切断経路
３４１ａ、３４３ａ、３４１ｂ、３４３ｂ 抵抗素子
３４２ａ、３４２ｂ キャパシター
３４４ａ、３４４ｂ バッファー
３４５ａ、３４５ｂ ヒューズ
３４６ａ、３４７ａ、３４６ｂ、３４７ｂ ダイオード
３４９ａ 機能素子
５０１ 抵抗素子
５０２ ＬＥＤ
５０３ スイッチング素子
ＰＬＳＴＩＭ０〜ＰＬＳＴＩＭ２ 駆動信号
ＳＩ 画素データ
ＳＴＢ−１〜ＳＴＢ−３ ノズル群選択信号

Claims (10)

1. ２以上の所定数のノズルから各々インクを吐出させるための前記所定数の負荷を各々駆動する動作信号を出力する駆動回路であって、
   前記所定数の負荷に対して各々動作信号を生成して出力する出力回路と、
   前記所定数の動作信号の出力タイミングを複数の異なるタイミングにずらす遅延動作を行う遅延回路と、
   不可逆的に無効とされることで前記遅延回路における前記遅延動作の有無に係る設定を切り替える遅延設定素子と、
   前記遅延設定素子を無効にする設定信号を送信する設定回路と、
   を備えることを特徴とする駆動回路。
2. 前記設定回路は、外部からの入力信号を入力させる入力端部を有し、当該入力端部からの所定の入力信号に応じて前記遅延設定素子を無効にすることを特徴とする請求項１記載の駆動回路。
3. 前記設定回路は、所定の検査信号が入力されることで前記遅延設定素子が無効か否かを検出可能に形成されていることを特徴とする請求項１又は２記載の駆動回路。
4. 前記遅延設定素子が無効か否かを検出するための検出回路を有することを特徴とする請求項１又は２記載の駆動回路。
5. 前記検出回路には、所定の検査信号が入力された場合に前記遅延設定素子が無効か否かのうち少なくとも一方に応じて所定の報知動作を行う報知動作部が設けられていることを特徴とする請求項４記載の駆動回路。
6. 前記出力回路は、複数の駆動波形データを時系列に従って取得する駆動波形入力部と、
   インクの吐出データに従って、取得された前記複数の駆動波形データからいずれかを選択する波形選択部と、
   前記選択された波形を当該波形に各々応じたアナログ信号に変換して前記動作信号として出力する動作信号生成部と、
   を備え、
   前記遅延回路は、前記駆動波形入力部により取得される駆動波形データの入力タイミングを遅延させることで、前記動作信号生成部から出力される前記動作信号の出力タイミングを遅延させる
   ことを特徴とする請求項１〜５のいずれか一項に記載の駆動回路。
7. 前記遅延設定素子は、切断されることにより前記遅延回路のうち一部を分離させることで前記遅延動作を行わせない分離素子であり、前記設定回路に入力された前記設定信号に応じて前記遅延設定素子を切断することを特徴とする請求項１〜６のいずれか一項に記載の駆動回路。
8. 前記遅延回路はＲＣ回路であり、
   前記分離素子は、切断されることで当該ＲＣ回路からキャパシターを分離させることを特徴とする請求項７記載の駆動回路。
9. 前記所定数の負荷は、それぞれ複数のブロックのいずれかに属し、
   前記遅延回路は、当該複数のブロック間で前記出力タイミングを互いに異ならせる
   ことを特徴とする請求項１〜８のいずれか一項に記載の駆動回路。
10. 請求項１〜９のいずれか一項に記載の駆動回路と、
    前記駆動回路から各々出力される前記動作信号が入力されて駆動される複数の負荷と、当該負荷の動作によってインクを吐出する複数のノズルとを有する記録部と、
    を備えることを特徴とするインクジェット記録装置。

Images