JP6706482B2 - 固体撮像装置および電子機器 - Google Patents

Description

本開示は、固体撮像装置および電子機器に関し、特に、光電変換膜を有する固体撮像装置において、撮像特性の高感度化とオートフォーカス精度の向上を実現することができるようにした固体撮像装置および電子機器に関する。

デジタルカメラ等の撮像装置のオートフォーカスを実現する方式として、光の入射角に対して感度が非対称性をもつ位相差検出用画素からの出力を用いた瞳分割型の位相差検出方式が知られている。

瞳分割型の位相差検出方式を光電変換膜を有する固体撮像装置において実現する技術として特許文献１に開示された技術がある。特許文献１に記載された固体撮像装置は、シリコン基板の上側に設けた光電変換膜で画像生成用の信号を取得し、シリコン基板内に設けたフォトダイオードで位相差検出用の信号を取得するものである。

また、光電変換膜を狭持する上部電極と下部電極のうちの下部電極の形成領域を、ペアとなる画素同士で異なるようにすることで位相差検出用画素を形成する技術が特許文献２に開示されている。

特開２０１１−１０３３３５号公報 特開２０１５−５０３３１号公報

特許文献１に記載された固体撮像装置においては、フォトダイオードに入射される光は、光電変換膜で吸収されずに、光電変換膜を透過してきた光となる。従って、フォトダイオードに入射する光の強度が弱く、高いオートフォーカス精度を得ることが難しい。

ところで、通常の撮像信号を得るための画素においては、必要な感度出力が得られる範囲で、下部電極の面積をできるだけ小さくした方が好ましい。下部電極の面積が大きい場合、下部電極の容量が大きくなり、電荷を電圧に変換する際の効率が低下してしまう。

本開示はこのような状況に鑑みてなされたものであり、光電変換膜を有する固体撮像装置において、撮像特性の高感度化とオートフォーカス精度の向上を実現することができるようにするものである。

本開示の一側面の固体撮像装置は、光電変換膜を狭持する上部電極および下部電極が設けられ、撮像信号の取得に用いられる画素である撮像画素と、前記上部電極および前記下部電極が設けられ、位相差検出用の信号の取得に用いられる、前記撮像画素と等しいサイズの画素である位相差画素とを備え、前記位相差画素に設けられる前記上部電極および前記下部電極のうち、信号電荷の出力側となり、画素毎に分割して設けられる一方の電極の面積が、前記撮像画素に設けられる前記上部電極および前記下部電極のうち、信号電荷の出力側となり、画素毎に分割して設けられる一方の電極の面積より大きい。

前記位相差画素の前記光電変換膜の上部に、入射光を制限する遮光膜をさらに設けることができる。

前記位相差画素の前記一方の電極を、第１の電極、第２の電極、および、前記第１の電極と前記第２の電極を分離する分離部から構成されるようにすることができる。

前記分離部を、前記位相差画素の中央を通るように形成することができる。

前記位相差画素の前記第１の電極の面積と前記第２の電極の面積を等しいものとすることができる。

前記分離部を、前記位相差画素の中央に対して偏った位置に形成することができる。

前記位相差画素の前記第１の電極の面積を、前記第２の電極の面積より小さいものとすることができる。

前記位相差画素の前記第１の電極を、信号電荷を蓄積して位相差信号を外部に出力する、半導体基板に形成された電荷蓄積部に接続することができる。

前記位相差画素の前記第２の電極を、電荷排出部に接続することができる。

前記電荷排出部を、前記位相差画素と隣接する画素との間に形成された金属配線により構成することができる。

前記電荷排出部を、前記位相差画素と隣接する画素との間に、前記第１の電極および前記第２の電極と同一材料を用いて、前記第２の電極と一体的に構成することができる。

本開示の一側面においては、前記位相差画素に設けられる前記上部電極および前記下部電極のうち、信号電荷の出力側となり、画素毎に分割して設けられる一方の電極の面積が、前記撮像画素に設けられる前記上部電極および前記下部電極のうち、信号電荷の出力側となり、画素毎に分割して設けられる一方の電極の面積より大きくなるように形成される。

固体撮像装置及び電子機器は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。

本開示によれば、光電変換膜を有する固体撮像装置において、撮像特性の高感度化とオートフォーカス精度の向上を実現することができる。

なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。

固体撮像装置の構成例を示すブロック図である。 第１の実施形態に係る下部電極の形状を示す平面図である。 第１の実施形態に係る画素の構造を示す断面図である。 下部電極の面積と出力電圧の特性を示す図である。 光の入射角に対する出力電圧の特性を示す図である。 第２の実施形態に係る下部電極の形状を示す平面図である。 図６の位相差画素の下部電極を拡大して示す図である。 撮像画素の下部電極と位相差画素の下部電極を示す図である。 第２の実施形態に係る画素の構造を示す断面図である。 第３の実施形態に係る画素の構造を示す断面図である。 第４の実施形態に係る下部電極の形状を示す平面図である。 第４の実施形態に係る画素の構造を示す断面図である。 光の入射角に対する出力電圧の特性を示す図である。 光の入射角に対する出力電圧の特性を示す図である。 第５の実施形態に係る下部電極の形状を示す平面図である。 第５の実施形態に係る画素の構造を示す断面図である。 第６の実施形態に係る下部電極の形状を示す平面図である。 第６の実施形態に係る画素の構造を示す断面図である。 第７の実施形態に係る下部電極の形状を示す平面図である。 撮像装置の構成例を示すブロック図である。 固体撮像装置の基板構成例を示す図である。 固体撮像装置の適用例を示す図である。

以下、本開示を実施するための形態について説明する。なお、説明は以下の順序で行う。
１．固体撮像装置の構成例
２．第１の実施の形態に係る画素構造の例（位相差画素に遮光膜を設けた例）
３．第２の実施の形態に係る画素構造の例（位相差画素の下部電極を分割した第１の例）
４．第３の実施の形態に係る画素構造の例（位相差画素の両方の下部電極を電荷蓄積部に接続した例）
５．第４の実施の形態に係る画素構造の例（位相差画素の下部電極を分割した第２の例）
６．第５の実施の形態に係る画素構造の例（電荷排出機構を設けた第１の例）
７．第６の実施の形態に係る画素構造の例（電荷排出機構を設けた第２の例）
８．第７の実施の形態に係る画素構造の例（電荷排出機構を設けた第３の例）
９．変形例

＜１．固体撮像装置の構成例＞
図１は、固体撮像装置の構成例を示すブロック図である。

図１の固体撮像装置１は、光電変換膜を有する撮像装置である。固体撮像装置１は、半導体として例えばシリコン（Si）を用いた半導体基板に、画素アレイ部３と周辺回路部とが形成されることによって構成される。

画素アレイ部３は、画素２が行列状に２次元配置されることによって構成される。周辺回路部には、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７、制御回路８などが含まれる。

画素２は、入射された光の光量に応じた信号を生成して出力する。各画素２から出力される信号には、光電変換膜において光電変換が行われることによって得られた信号が含まれる。

図２等を参照して後述するように、画素２には、画像生成用の信号を取得するのに用いられる撮像画素２Ｘと、位相差検出用の信号を取得するのに用いられる位相差画素２Ｐとがある。画素アレイ部３内の少なくとも一部の画素２が、位相差画素２Ｐとなる。

以下、適宜、撮像画素２Ｘから出力される画像生成用の信号を撮像信号と称し、位相差画素２Ｐから出力される位相差検出用の信号を位相差信号と称する。

画素２は、フォトダイオードや光電変換膜を用いた光電変換部と、複数の画素トランジスタ（いわゆるMOSトランジスタ）から構成される。複数の画素トランジスタは、例えば、転送トランジスタ、選択トランジスタ、リセットトランジスタ、及び、増幅トランジスタの４つのMOSトランジスタである。

制御回路８は、垂直同期信号、水平同期信号、およびマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５、および水平駆動回路６などの動作の基準となるクロック信号や制御信号を生成し、各部に出力する。

垂直駆動回路４は、例えばシフトレジスタによって構成される。垂直駆動回路４は、画素駆動配線１０を選択し、選択した画素駆動配線１０に画素２を駆動するためのパルスを供給することによって、画素２を行単位で駆動する。すなわち、垂直駆動回路４は、画素アレイ部３の画素２を行単位で垂直方向に順次選択走査し、各画素２において受光量に応じて生成された画素信号を、垂直信号線９を通してカラム信号処理回路５に供給させる。

カラム信号処理回路５は、画素２の列ごとに配置される。それぞれのカラム信号処理回路５は、１行分の画素２から出力される画素信号を対象として、ノイズ除去などの信号処理を画素列ごとに行う。例えば、カラム信号処理回路５は、画素固有の固定パターンノイズを除去するためのCDS(Correlated Double Sampling：相関２重サンプリング)およびAD変換等の信号処理を行う。

水平駆動回路６は、例えばシフトレジスタによって構成される。水平駆動回路６は、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１１に出力させる。

出力回路７は、カラム信号処理回路５の各々から水平信号線１１を通して順次供給される画素信号に対して信号処理を行い、出力する。出力回路７は、バファリング、黒レベル調整、列ばらつき補正などの信号処理を行う。入出力端子１２は、外部と信号のやりとりを行う。

以上のように構成される固体撮像装置１は、CDS処理とAD変換処理を行うカラム信号処理回路５が画素列ごとに配置されたカラムAD方式と呼ばれるCMOSイメージセンサである。

＜２．第１の実施の形態に係る画素構造の例＞
図２は、第１の実施の形態に係る固体撮像装置１の下部電極の形状を示す平面図である。

後に詳述するように、各画素２の光電変換膜は、上部電極と下部電極により狭持して配置される。図２は、平面視における、下部電極の層と、その上に設けられた遮光膜の層の構成を示している。

図２には、画素アレイ部３を構成する画素２のうち、２行×４列の８画素の部分が示されている。図２中の破線は画素２の境界を示す。図２に示す構成と同様の構成が、画素アレイ部３の各部に設けられる。

図２の上から１行目には、撮像画素２Ｘと位相差画素２Ｐが交互に並べて配置される。１個の撮像画素２Ｘを挟んで左右に配置された位相差画素２ＰＡと位相差画素２ＰＢは、位相差を比較するための画素対となる位相差画素２Ｐである。２行目には４個の撮像画素２Ｘが配置される。なお、画素アレイ部３を構成する画素２の配置は、図２に示すものに限られるものではない。例えば、位相差画素２ＰＡと位相差画素２ＰＢを隣接して配置することも可能である。

位相差画素２ＰＡには、略正方形の下部電極５１Ａが設けられる。下部電極５１Ａは、その中心位置が、位相差画素２ＰＡの中心位置（画素に設けられるオンチップレンズの光軸の位置）となるように配置される。位相差画素２ＰＢにも同様に、略正方形の下部電極５１Ｂが設けられる。下部電極５１Ｂは、その中心位置が、位相差画素２ＰＢの中心位置となるように配置される。

位相差画素２ＰＡには、周囲の細幅部分を除いて、位相差画素２ＰＡの略右半分を覆うように遮光膜５２Ａが設けられる。また、位相差画素２ＰＢには、周囲の細幅部分を除いて、下部電極５１Ｂの略左半分を覆うように遮光膜５２Ｂが設けられる。

一方、撮像画素２Ｘには、略正方形の下部電極５１Ｃが設けられる。下部電極５１Ｃは、その中心位置が、撮像画素２Ｘの中心位置となるように設けられる。

このように、位相差画素２Ｐと撮像画素２Ｘには、下部電極が画素毎に分離して設けられるが、両者の面積が異なる。すなわち、位相差画素２Ｐに設けられる下部電極の面積は、撮像画素２Ｘに設けられる下部電極の面積より大きい。

以下、適宜、位相差画素２ＰＡに設けられる下部電極５１Ａ、位相差画素２ＰＢに設けられる下部電極５１Ｂ、および撮像画素２Ｘに設けられる下部電極５１Ｃをそれぞれ区別する必要がない場合、まとめて下部電極５１という。

図３は、図２のＡ−Ａ’線における画素の構造を示す断面図である。

図３に示すように、画素２は、下から順に、半導体基板６１、透明絶縁膜７１、下部電極５１、光電変換膜８１、上部電極８２、層間絶縁膜９１、およびオンチップレンズ１０１が積層して構成される。

第１導電型（例えば、P型）の半導体基板６１には、第２導電型（例えば、N型）の半導体領域で形成された電荷蓄積部６２が形成される。

半導体基板６１の上方には、光電変換膜８１を狭持するように上部電極８２と下部電極５１が形成される。上部電極８２は、複数の画素２に跨がって、画素アレイ部３の全面に配置される。一方、下部電極５１は、画素毎に分割して配置される。図３にも示されるように、位相差画素２ＰＡの下部電極５１Ａと位相差画素２ＰＢの下部電極５１Ｂの面積は、撮像画素２Ｘの下部電極５１Ｃの面積より大きい。

下部電極５１は、電荷移送手段としての金属配線７２を介して電荷蓄積部６２に接続される。光電変換膜８１において光電変換が行われることによって得られた信号電荷は、下部電極５１に収集され、電荷蓄積部６２に移送されて蓄積される。

位相差画素２ＰＡの層間絶縁膜９１内には遮光膜５２Ａが形成され、位相差画素２ＰＢの層間絶縁膜９１内には遮光膜５２Ｂが形成される。画素対となる位相差画素２ＰＡと位相差画素２ＰＢの異なる領域に遮光膜が形成されることにより、それぞれの画素の感度の入射角特性が異なるものとなる。位相差画素２ＰＡと位相差画素２ＰＢから出力される信号は、被写体の位相差を表す位相差信号となる。

このように、撮像画素２Ｘの下部電極の面積を小さくすることにより、下部電極の容量を小さくすることができ、それに接続される電荷蓄積部６２の容量を低減することが可能になる。出力側から見た場合、電気的には、下部電極の容量は、電荷蓄積部６２の容量と一体として考えることが可能である。

電荷蓄積部６２の容量を低減することにより、電荷から電圧への変換効率を高めること、すなわち、入射光に対する撮像画素２Ｘの感度を高めることができる。

図４は、下部電極の面積に対する出力電圧の特性の例を示す図である。

図４のグラフの横軸は下部電極の面積を表し、縦軸は出力電圧を表す。出力電圧は容量に反比例するから、図４に示すように、下部電極の面積が大きく、電荷蓄積部の容量が大きいほど、出力電圧が低下する。下部電極の面積を小さくすることにより、電荷から電圧への変換効率を高めることが可能になることになる。撮像画素２Ｘの下部電極のサイズとしては、必要な感度出力が得られるサイズであれば、できるだけ小さい方が好ましい。

一方、位相差画素２Ｐの下部電極の面積を大きくすることにより、光の入射角が大きい場合でも、集光スポットが下部電極の形成領域から外れにくくなり、高入射角の光に対する感度を高めることが可能になる。斜め方向からの入射光に対する感度を高くすることで、特に入射角が大きい場合の一対の位相差画素２Ｐ間の感度差を大きくすることができ、位相差の検出精度を向上させることが可能になる。

図５は、光の入射角に対する出力電圧の特性の例を示す図である。

図５の左側のグラフの横軸は、光の入射角を表し、縦軸は出力電圧を表す。一対の位相差画素２Ｐのうち、曲線＃１，＃１１はマイナス方向の入射角の光に対して感度を有する一方の位相差画素２Ｐの特性を表し、曲線＃２，＃１２はプラス方向の入射角の光に対して感度を有する他方の位相差画素２Ｐの特性を表す。

実線の曲線＃１と曲線＃２は下部電極の面積が大きいときの出力電圧を表し、一点鎖線の曲線＃１１と曲線＃１２は下部電極の面積が小さいときの出力電圧を表す。

白抜き矢印の先に示す右側のグラフは、規格化後の出力の特性を示す。固体撮像装置１の外部の信号処理部においては、位相差画素２Ｐから出力された位相差信号を規格化する処理が行われ、規格化された信号に基づいて位相差が検出される。

図５の右側のグラフに示すように、入射角がマイナス方向に一定以上ある場合、曲線＃１と曲線＃２の差として表される、下部電極の面積が大きいときの出力電圧の差は、曲線＃１１と曲線＃１２の差として表される、下部電極の面積が小さいときの出力電圧の差より大きくなる。また、入射角がプラス方向に一定以上ある場合、曲線＃１と曲線＃２の差として表される、下部電極の面積が大きいときの出力電圧の差は、曲線＃１１と曲線＃１２の差として表される、下部電極の面積が小さいときの出力電圧の差より大きくなる。

下部電極の面積を大きくすることにより、画素対となる位相差画素２Ｐの、光の入射角が大きい場合の出力の差を大きくすることが可能になる。画素対となる位相差画素２Ｐの出力の差を大きくすることができるということは、位相差検出の精度、すなわちオートフォーカスの精度を高めることが可能になることになる。

このように、位相差画素２Ｐの下部電極の面積を、撮像画素２Ｘの下部電極の面積より相対的に大きくすることにより、撮像画素２Ｘの感度を高めることができるとともに、オートフォーカスの精度を高めることができる。

なお、特性上、撮像画素２Ｘの面積に対する下部電極の面積の比率は３０％以下であることが好ましい。また、位相差画素２Ｐの面積に対する下部電極の面積の比率は５０％以上であることが好ましい。

ここで、上述した図３の断面構造の詳細について説明する。撮像画素２Ｘの構造について説明し、その後、位相差画素２ＰＡと位相差画素２ＰＢの構造について、撮像画素２Ｘの構造と異なる部分を説明する。

撮像画素２Ｘの半導体基板６１には、第２導電型の半導体領域を深さ方向に積層して形成することにより、PN接合によるフォトダイオードが形成される（不図示）。例えば裏面に近い側（図中上側）に形成されたフォトダイオードは、青色の光を受光して光電変換を行い、表面に近い側（図中下側）に形成されたフォトダイオードは、赤色の光を受光して光電変換を行う。

半導体基板６１の表面側には、フォトダイオードに蓄積された電荷の読み出し等を行う画素トランジスタと配線層なども形成される。

半導体基板６１の裏面側に形成された透明絶縁膜７１は、例えば、ハフニウム酸化（HfO2）膜とシリコン酸化膜の２層または３層の膜等により構成される。

透明絶縁膜７１の上側には、光電変換膜８１が、上側の上部電極８２と下部電極５１Ｃで挟まれた形で設けられる。光電変換膜８１、上部電極８２、および下部電極５１Ｃは光電変換部を構成する。光電変換膜８１は、緑色の波長光を光電変換する膜として、例えば、ローダーミン系色素、メラシアニン系色素、キナクリドン等を含む有機光電変換材料で形成される。上部電極８２と下部電極５１Ｃは、例えば、酸化インジウム錫（ITO）膜、酸化インジウム亜鉛膜等の透明性の電極膜で形成される。

なお、光電変換膜８１を赤色の光の光電変換を行う膜とする場合には、例えば、光電変換膜８１の材料として、フタロシアニン系色素を含む有機光電変換材料を用いることができる。また、光電変換膜８１を青色光の光電変換を行う膜とする場合には、例えば、光電変換膜８１の材料として、クマリン系色素、トリス−８−ヒドリキシキノリンＡｌ（Ａｌｑ３）、メラシアニン系色素等を含む有機光電変換材料を用いることができる。

画素単位に形成される下部電極５１Ｃは、透明絶縁膜７１を貫通する金属配線７２により電荷蓄積部６２と接続されている。金属配線７２は、例えば、タングステン（Ｗ）、アルミニウム（Al）、銅（Cu）などの材料で形成される。

上部電極８２の上面には、シリコン窒化膜（SiN）、シリコン酸窒化膜（SiON）、炭化珪素（SiC）等の無機膜により、層間絶縁膜９１が形成される。層間絶縁膜９１の上には、オンチップレンズ１０１が形成される。オンチップレンズ１０１の材料には、例えば、シリコン窒化膜（SiN）、または、スチレン系樹脂、アクリル系樹脂、スチレン−アクリル共重合系樹脂、若しくはシロキサン系樹脂等の樹脂系材料が用いられる。

画素トランジスタが形成される面を半導体基板６１の表面とすると、以上のような構造を有する固体撮像装置１は、裏面から光が入射される、裏面照射型のCMOS固体撮像装置である。

また、固体撮像装置１は、緑色の光については光電変換膜８１において光電変換を行い、青色と赤色の光については半導体基板６１内のフォトダイオードにおいて光電変換を行う縦方向分光型の固体撮像装置である。

位相差画素２Ｐの画素構造は、上述したように下部電極の面積が異なる点、および遮光膜が画素の一部の領域を覆うように形成されている点を除いて、撮像画素２Ｘの構造と同じである。

＜３．第２の実施の形態に係る画素構造の例＞
図６は、第２の実施の形態に係る固体撮像装置１の下部電極の形状を示す平面図である。

図６に示す構成のうち、上述した構成に対応する構成には同じ符号を付してある。重複する説明については適宜省略する。図６に示す構成は、主に、位相差画素２Ｐの下部電極が、水平方向に２つに分割して形成されている点、および、位相差画素２Ｐを覆う遮光膜が設けられていない点で、図２に示す構成と異なる。

図６に示すように、位相差画素２ＰＡの下部電極は、下部電極５１Ａ−１、下部電極５１Ａ−２、および下部電極分離部５１Ａ−３から構成される。下部電極分離部５１Ａ−３は、位相差画素２ＰＡの中心を通る、下部電極５１Ａ−１と下部電極５１Ａ−２の間の領域である。

下部電極５１Ａ−１と下部電極５１Ａ−２は、Ｂ−Ｂ’線により表される、位相差画素２ＰＡの中心を通る垂直軸に対して略対称となる位置に形成される。下部電極５１Ａ−１と下部電極５１Ａ−２の面積はほぼ等しい面積となる。位相差画素２ＰＡには、遮光膜が設けられていない。

同様に、位相差画素２ＰＢの下部電極は、下部電極５１Ｂ−１、下部電極５１Ｂ−２、および下部電極分離部５１Ｂ−３から構成される。下部電極分離部５１Ｂ−３は、位相差画素２ＰＢの中心を通る、下部電極５１Ｂ−１と下部電極５１Ｂ−２の間の領域である。

下部電極５１Ｂ−１と下部電極５１Ｂ−２は、位相差画素２ＰＢの中心を通る垂直軸に対して対称となる位置に形成される。位相差画素２ＰＢにも、遮光膜が設けられていない。

図７は、位相差画素２ＰＡの下部電極を拡大して示す図である。

図７に示すように、下部電極５１Ａ−１と下部電極５１Ａ−２の形状は、それぞれ略縦長長方形である。下部電極５１Ａ−１と下部電極５１Ａ−２のそれぞれの縦方向の長さは、撮像画素２Ｘに形成された下部電極５１Ｃの縦方向の長さより長い。下部電極５１Ａ−１と下部電極５１Ａ−２の間には、破線で示す細幅の下部電極分離部５１Ａ−３が形成される。

下部電極５１Ａ−１、下部電極５１Ａ−２、および下部電極分離部５１Ａ−３の３つの領域を合わせた、図８の太線Ｌ１で囲んで示す領域が、例えば図２の下部電極５１Ａの領域に相当する。太線Ｌ１で囲む略正方形の領域の中心位置は、位相差画素２ＰＡの略中心位置に一致する。

下部電極分離部５１Ａ−３をも下部電極を構成する領域に含めて考えた場合、太線Ｌ１で囲む、位相差画素２ＰＡに形成された下部電極の面積は、太線Ｌ２で囲む、撮像画素２Ｘに形成された下部電極５１Ｃの面積より大きい。位相差画素２ＰＢに形成された下部電極についても同様である。

図９は、図６のＡ−Ａ’線における画素の構造を示す断面図である。

図９に示す構成のうち、上述した構成に対応する構成には同じ符号を付してある。重複する説明については適宜省略する。各画素の半導体基板６１中には電荷蓄積部６２が形成されている。

位相差画素２ＰＡの下部電極５１Ａ−１と下部電極５１Ａ−２のうち、下部電極５１Ａ−１は、金属配線７２を介して電荷蓄積部６２に接続されているが、下部電極５１Ａ−２は電荷蓄積部６２に接続されていない。位相差画素２ＰＡの光電変換膜８１において光電変換が行われることによって得られた信号電荷のうち、下部電極５１Ａ−１により収集された信号電荷が電荷蓄積部６２に蓄積される。

位相差画素２ＰＢの下部電極５１Ｂ−１と下部電極５１Ｂ−２のうち、下部電極５１Ｂ−２は、金属配線７２を介して電荷蓄積部６２に接続されているが、下部電極５１Ｂ−１は電荷蓄積部６２に接続されていない。位相差画素２ＰＢの光電変換膜８１において光電変換が行われることによって得られた信号電荷のうち、下部電極５１Ｂ−２により収集された信号電荷が電荷蓄積部６２に蓄積される。

このように、図９の位相差画素２Ｐにおいては、単一の画素内で分割して配置された下部電極のうち、電荷蓄積部６２に接続される下部電極が、位相差画素２ＰＡと位相差画素２ＰＢとで左右反対になっている。

位相差画素２ＰＡの下部電極５１Ａ−１と下部電極５１Ａ−２のうち、電荷出力に寄与する下部電極は、平面視において位相差画素２ＰＡの中心を通る垂直軸より左側に形成された下部電極５１Ａ−１となる。また、位相差画素２ＰＢの下部電極５１Ｂ−１と下部電極５１Ｂ−２のうち、電荷出力に寄与する下部電極は、平面視において位相差画素２ＰＢの中心を通る垂直軸より右側に形成された下部電極５１Ｂ−２となる。

電荷出力に寄与する下部電極の形成領域を異なるものとすることによって、画素対となる位相差画素２ＰＡと位相差画素２ＰＢの感度の入射角特性を異なるものとすることができ、遮光膜を設けることなく、位相差信号を取得することが可能になる。

また、位相差画素２Ｐの下部電極の面積（図８の太線Ｌ１で囲む面積）を大きくすることにより、集光スポットが下部電極の形成領域から外れにくくなり、高入射角の光に対する感度を高めることが可能になる。斜め方向からの入射光に対する感度を高くすることで、特に入射角が大きい場合の一対の位相差画素２Ｐ間の感度差を大きくすることができ、位相差の検出精度を向上させることが可能になる。

撮像画素２Ｘの下部電極５１Ｃの面積を抑え、電荷蓄積部６２の容量を低減することにより、撮像画素２Ｘの感度を高めることができる。

なお、電荷出力に寄与する下部電極５１Ａ−１，５１Ｂ−２のそれぞれの面積を、下部電極５１Ｃの面積と略同じ面積にすることが可能である。これにより、同じ量の光が入射した場合に位相差画素２から出力される位相差信号のレベルと撮像画素２Ｘから出力される撮像信号のレベルを略同じレベルにすることができ、後段の回路において行われる信号処理が容易になる。

＜４．第３の実施の形態に係る画素構造の例＞
図１０は、第３の実施の形態に係る固体撮像装置１の画素の構造を示す断面図である。

平面視の構成は、図６の構成と同じである。図１０は、図６のＡ−Ａ’線における画素の構造を示す。

図１０に示す構造は、位相差画素２ＰＡの下部電極５１Ａ−１だけでなく下部電極５１Ａ−２も電荷蓄積部に接続され、位相差画素２ＰＢの下部電極５１Ｂ−２だけでなく下部電極５１Ｂ−１も電荷蓄積部に接続されている点で、図９の構造と異なる。

位相差画素２ＰＡの下部電極５１Ａ−１は、金属配線７２−１を介して電荷蓄積部６２−１に接続される。また、下部電極５１Ａ−２は、金属配線７２−２を介して電荷蓄積部６２−２に接続される。

位相差画素２ＰＡにおいて光電変換が行われることによって得られた信号電荷のうち、下部電極５１Ａ−１により収集された信号電荷は電荷蓄積部６２−１に蓄積され、下部電極５１Ａ−２により収集された信号電荷は電荷蓄積部６２−２に蓄積されることになる。

一方、位相差画素２ＰＢの下部電極５１Ｂ−１は、金属配線７２−１を介して電荷蓄積部６２−１に接続される。下部電極５１Ｂ−２は、金属配線７２−２を介して電荷蓄積部６２−２に接続される。

位相差画素２ＰＢにおいて光電変換が行われることによって得られた信号電荷のうち、下部電極５１Ｂ−１により収集された信号電荷は電荷蓄積部６２−１に蓄積され、下部電極５１Ｂ−２により収集された信号電荷は電荷蓄積部６２−２に蓄積されることになる。

このように、図１０の位相差画素２Ｐにおいては、単一の画素内で分割して配置された下部電極がそれぞれ電荷蓄積部に接続されるが、位相差検出に用いられる位相差信号の供給元になる下部電極が異なる。

すなわち、位相差画素２ＰＡからは、下部電極５１Ａ−１により収集され、電荷蓄積部６２−１に蓄積された信号電荷に応じた信号と、下部電極５１Ａ−２により収集され、電荷蓄積部６２−２に蓄積された信号電荷に応じた信号とが出力されるが、例えば後者の信号は、位相差検出には用いられない。

位相差画素２ＰＡの電荷蓄積部６２−２に蓄積された信号電荷に応じた信号は、固体撮像装置１の外部に設けられた、例えば、位相差検出を行う後段の回路において破棄される。電荷蓄積部６２−２に蓄積された信号電荷が固体撮像装置１内で破棄されるようにしてもよい。

また、位相差画素２ＰＢからは、下部電極５１Ｂ−１により収集され、電荷蓄積部６２−１に蓄積された信号電荷に応じた信号と、下部電極５１Ｂ−２により収集され、電荷蓄積部６２−２に蓄積された信号電荷に応じた信号とが出力されるが、例えば前者の信号は、位相差検出には用いられない。

位相差画素２ＰＢの電荷蓄積部６２−１に蓄積された信号電荷に応じた信号は、例えば位相差検出を行う後段の回路において破棄される。電荷蓄積部６２−１に蓄積された信号電荷が固体撮像装置１内で破棄されるようにしてもよい。

このように、位相差検出に用いられる下部電極が、位相差画素２ＰＡと位相差画素２ＰＢとで左右反対になっている。位相差画素２ＰＡにおける位相差検出に用いられる下部電極は、位相差画素２ＰＡの左側に形成された下部電極５１Ａ−１であり、位相差画素２ＰＢにおける位相差検出に用いられる下部電極は、位相差画素２ＰＢの右側に形成された下部電極５１Ｂ−２である。

位相差検出に用いる下部電極の形成領域を異なるものとすることによって、画素対となる位相差画素２ＰＡと位相差画素２ＰＢの感度の入射角特性を異なるものとすることができ、位相差信号を取得することが可能になる。

これにより、第２の実施の形態に係る図９の構造を採用した場合と同様に、高入射角の光に対する感度を高めることができ、位相差の検出精度を向上させることが可能になる。

また、位相差検出に用いられない方の下部電極により収集された信号電荷を電荷蓄積部に排出することができるため、安定した位相差信号の出力が可能になる。例えば、位相差画素２ＰＡの下部電極５１Ａ−２により収集された信号電荷を電荷蓄積部に排出しないとした場合、容量結合が生じ、下部電極５１Ａ−２の電位の変動によって、隣接する下部電極５１Ａ−１の電位が変動してしまうことがあるが、そのような変動を抑えることが可能になる。また、信号電荷を収集した下部電極５１Ａ−２と上部電極８２の間でリーク電流が発生することがあるが、そのようなリーク電流の発生を防ぐことが可能になる。

＜５．第４の実施の形態に係る画素構造の例＞
図１１は、第４の実施の形態に係る固体撮像装置１の下部電極の形状を示す平面図である。

図１１に示す構成のうち、上述した構成に対応する構成には同じ符号を付してある。重複する説明については適宜省略する。図１１に示す構成は、主に、２つに分割して形成されている位相差画素２Ｐの下部電極の面積がそれぞれ異なる点で、図６に示す構成と異なる。

図１１に示すように、位相差画素２ＰＡの下部電極は、下部電極５１Ａ−１、下部電極５１Ａ−２、および下部電極分離部５１Ａ−３から構成される。下部電極５１Ａ−１と下部電極５１Ａ−２の縦方向の長さは同じ長さであるが、横方向の長さがそれぞれ異なり、下部電極５１Ａ−２の方が長い。下部電極５１Ａ−２の面積は、下部電極５１Ａ−１の面積より大きくなる。面積が大きい下部電極５１Ａ−２は、位相差検出に用いられない方の下部電極である。

細幅の下部電極分離部５１Ａ−３は、Ｂ−Ｂ’線により表される、位相差画素２ＰＡの中心を通る垂直軸より左側に偏った位置に形成される。

同様に、位相差画素２ＰＢの下部電極は、下部電極５１Ｂ−１、下部電極５１Ｂ−２、および下部電極分離部５１Ｂ−３から構成される。下部電極５１Ｂ−１と下部電極５１Ｂ−２の縦方向の長さは同じ長さであるが、横方向の長さがそれぞれ異なり、下部電極５１Ｂ−１の方が長い。下部電極５１Ｂ−１の面積は、下部電極５１Ｂ−２の面積より大きくなる。面積が大きい下部電極５１Ｂ−１は、位相差検出に用いられない方の下部電極である。

細幅の下部電極分離部５１Ｂ−３は、位相差画素２ＰＢの中心を通る垂直軸より右側に偏った位置に形成される。

下部電極分離部５１Ａ−３も含めて考えた場合、位相差画素２ＰＡに形成された下部電極の面積は、撮像画素２Ｘに形成された下部電極５１Ｃの面積より大きい。位相差画素２ＰＢに形成された下部電極についても同様である。

図１２は、図１１のＡ−Ａ’線における画素の構造を示す断面図である。

図１２に示す構成のうち、上述した構成に対応する構成には同じ符号を付してある。重複する説明については適宜省略する。図１２に示す構成は、分割して形成された位相差画素２Ｐのそれぞれの下部電極の横方向の長さが異なる点で、図１０の構成と異なる。

位相差画素２ＰＡの下部電極５１Ａ−１は、金属配線７２−１を介して電荷蓄積部６２−１に接続される。下部電極５１Ａ−２は、金属配線７２−２を介して電荷蓄積部６２−２に接続される。

位相差画素２ＰＡにおいて光電変換が行われることによって得られた信号電荷のうち、下部電極５１Ａ−１により収集された信号電荷は電荷蓄積部６２−１に蓄積され、下部電極５１Ａ−２により収集された信号電荷は電荷蓄積部６２−２に蓄積される。

位相差画素２ＰＡからは、電荷蓄積部６２−１に蓄積された信号電荷に応じた信号と、電荷蓄積部６２−２に蓄積された信号電荷に応じた信号とが出力されるが、例えば後者の信号は、位相差検出には用いられない。

一方、位相差画素２ＰＢの下部電極５１Ｂ−１は、金属配線７２−１を介して電荷蓄積部６２−１に接続される。下部電極５１Ｂ−２は、金属配線７２−２を介して電荷蓄積部６２−２に接続される。

位相差画素２ＰＢにおいて光電変換が行われることによって得られた信号電荷のうち、下部電極５１Ｂ−１により収集された信号電荷は電荷蓄積部６２−１に蓄積され、下部電極５１Ｂ−２により収集された信号電荷は電荷蓄積部６２−２に蓄積される。

位相差画素２ＰＢからは、電荷蓄積部６２−１に蓄積された信号電荷に応じた信号と、電荷蓄積部６２−２に蓄積された信号電荷に応じた信号とが出力されるが、例えば前者の信号は、位相差検出には用いられない。

図１３は、光の入射角に対する出力電圧の特性の例を示す図である。

図１３の左側のグラフは、その上に示すように、下部電極の分離部が、位相差画素２Ｐの中心を通るように形成されている場合の特性を示す。図１３に出力電圧の特性を示す位相差画素２Ｐは、マイナス方向の入射角の光に対して感度を有する。

一方、図１３の右側のグラフは、その上に示すように、下部電極の分離部が、位相差画素２Ｐの中心に対して、左側に偏った位置を通るように形成されている場合の特性を示す。この場合、グラフ上に白抜き矢印で示すように、出力電圧を示す曲線は、よりマイナス方向の入射角の光に対して高い感度を有するようにシフトする。例えば、図１１の位相差画素２ＰＡの出力電圧の特性は、図１３の右側のグラフに示すものとなる。

図１４は、図１１の位相差画素２ＰＡと位相差画素２ＰＢの出力電圧の、規格化後の特性の例を示す図である。

曲線＃２１，＃２２は、下部電極の分離部が位相差画素２Ｐの中心を通るように形成されている場合の特性を表す。曲線＃３１と曲線＃３２は、下部電極の分離部が位相差画素２Ｐの中心に対して偏った位置を通るように形成されている場合の特性を表す。曲線＃３１は、マイナス方向の入射角の光に対して感度を有する図１１の位相差画素２ＰＡの特性を表す。曲線＃３２は、プラス方向の入射角の光に対して感度を有する図１１の位相差画素２ＰＢの特性を表す。

分離部が偏るように下部電極を形成し、出力電圧の特性をシフトさせることにより、白抜き矢印で示すように、入射角が０°の場合における出力電圧を下げることができ、入射角の変化時の感度変化を大きく確保することが可能になる。すなわち、入射角の変化時の位相差検出の精度を向上させることができる。

このように、第４の実施の形態に係る図１１、図１２の構成を用いた場合、第３の実施の形態に係る図１０の構成を用いた場合の効果と同様の効果を得ることができる。また、入射角の変化時の位相差検出の精度を向上させることが可能になる。

位相差検出に用いない方の下部電極である、下部電極５１Ａ−２，５１Ｂ−１を電荷蓄積部に接続しないようにすることも可能である。

＜６．第５の実施の形態に係る画素構造の例＞
図１５は、第５の実施の形態に係る固体撮像装置１の下部電極の形状を示す平面図である。

図１５に示す構成のうち、上述した構成に対応する構成には同じ符号を付してある。重複する説明については適宜省略する。図１５に示す構成は、主に、位相差検出に用いられない方の下部電極が、信号電荷の排出部となる金属配線に接続されている点で、図６に示す構成と異なる。金属配線は、固体撮像装置１内において一定の電圧、例えばGNDに接続される。

図１５に示すように、位相差画素２ＰＡと、その右側に隣接する撮像画素２Ｘとの境界には、細幅の金属配線１１１Ａが設けられる。位相差画素２ＰＡの下部電極５１Ａ−２は、金属配線１１１Ａの一部として左方向に突出して形成された接続部１２１Ａにコンタクト孔１２２Ａを介して接続される。下部電極５１Ａ−２により収集された信号電荷は金属配線１１１Ａに排出され、位相差信号の出力に用いられない。

また、位相差画素２ＰＢと、その左側に隣接する撮像画素２Ｘとの境界には、細幅の金属配線１１１Ｂが設けられる。位相差画素２ＰＢの下部電極５１Ｂ−１は、金属配線１１１Ｂの一部として右方向に突出して形成された接続部１２１Ｂにコンタクト孔１２２Ｂを介して接続される。下部電極５１Ｂ−１により収集された信号電荷は金属配線１１１Ｂに排出され、位相差信号の出力に用いられない。

図１６は、図１５のＡ−Ａ’線における画素の構造を示す断面図である。

図１６に示す構成のうち、上述した構成に対応する構成には同じ符号を付してある。重複する説明については適宜省略する。

位相差画素２ＰＡには下部電極５１Ａ−１と下部電極５１Ａ−２が設けられる。下部電極５１Ａ−１は、金属配線７２−１乃至７２−３を介して電荷蓄積部６２に接続される。図１６の例においては、下部電極と電荷蓄積部とを接続する金属配線が、金属配線７２−１乃至７２−３により構成されている。金属配線７２−３は、その上に形成された金属配線７２−１、および、その下に形成された金属配線７２−２より太幅となる。図１６の例においては、撮像画素２Ｘの下部電極５１Ｃと電荷蓄積部６２も同様にして接続される。

位相差画素２ＰＡの下部電極５１Ａ−２は、コンタクト孔１２２Ａを介して、金属配線１１１Ａと一体的に形成された接続部１２１Ａに接続される。金属配線１１１Ａは、下部電極５１Ａ−２の層より下の層に形成される。

位相差画素２ＰＡにおいて光電変換が行われることによって得られた信号電荷のうち、下部電極５１Ａ−１により収集された信号電荷は電荷蓄積部６２に蓄積され、下部電極５１Ａ−２により収集された信号電荷は金属配線１１１Ａに排出される。

位相差画素２ＰＢには下部電極５１Ｂ−１と下部電極５１Ｂ−２が設けられる。下部電極５１Ｂ−１は、コンタクト孔１２２Ｂを介して、金属配線１１１Ｂと一体的に形成された接続部１２１Ｂに接続される。金属配線１１１Ｂは、下部電極５１Ｂ−１の層より下の層に形成される。下部電極５１Ｂ−２は、金属配線７２−１乃至７２−３を介して電荷蓄積部６２に接続される。

位相差画素２ＰＢにおいて光電変換が行われることによって得られた信号電荷のうち、下部電極５１Ｂ−２により収集された信号電荷は電荷蓄積部６２に蓄積され、下部電極５１Ｂ−１により収集された信号電荷は金属配線１１１Ｂに排出される。

このように、第５の実施の形態に係る図１５、図１６の構成を用いた場合、第３の実施の形態に係る図１０の構成を用いた場合の効果と同様の効果を得ることができる。また、半導体基板６１内に位相差画素２Ｐの電荷蓄積部を２つずつ設ける必要がなく、半導体基板６１内の素子配置のレイアウトの自由度を高めることが可能になる。

位相差画素２Ｐの下部電極を、図１１を参照して説明したように、位相差画素２Ｐの中心を通る垂直軸を基準として偏った位置に分離して形成するようにしてもよい。信号電荷の排出部となる金属配線を、位相差画素２Ｐと隣接する撮像画素２Ｘとの間に水平方向に設けることも可能である。

＜７．第６の実施の形態に係る画素構造の例＞
図１７は、第６の実施の形態に係る固体撮像装置１の下部電極の形状を示す平面図である。

図１７に示す構成のうち、上述した構成に対応する構成には同じ符号を付してある。重複する説明については適宜省略する。図１７に示す構成は、主に、位相差検出に用いられない方の下部電極が、下部電極と同一の材料を用いて形成された画素間電極に接続されている点で、図６に示す構成と異なる。

図１７に示すように、各画素２を囲むように細幅の画素間電極１３１が形成される。画素間電極１３１は固体撮像装置１内において一定の電圧、例えばGNDに接続される。

位相差画素２ＰＡの下部電極５１Ａ−２は、位相差画素２ＰＡとその右側に隣接する撮像画素２Ｘとの境界に形成された画素間電極１３１の部分に、下部電極延伸部１３２Ａを介して接続される。下部電極５１Ａ−２は、画素間電極１３１および下部電極延伸部１３２Ａと一体的に形成される。下部電極延伸部１３２Ａの縦方向の長さは下部電極５１Ａ−２の縦方向の長さと同じ長さである。下部電極５１Ａ−２により収集された信号電荷は画素間電極１３１に排出され、位相差信号の出力に用いられない。

位相差画素２ＰＢの下部電極５１Ｂ−１は、位相差画素２ＰＢとその左側に隣接する撮像画素２Ｘとの境界に形成された画素間電極１３１の部分に、下部電極延伸部１３２Ｂを介して接続される。下部電極５１Ｂ−１は、画素間電極１３１および下部電極延伸部１３２Ｂと一体的に形成される。下部電極延伸部１３２Ｂの縦方向の長さは下部電極５１Ｂ−１の縦方向の長さと同じ長さである。下部電極５１Ｂ−１により収集された信号電荷は画素間電極１３１に排出され、位相差信号の出力に用いられない。

下部電極分離部５１Ａ−３も含めて考えた場合、位相差画素２ＰＡに形成された下部電極の面積は、撮像画素２Ｘに形成された下部電極５１Ｃの面積より大きい。位相差画素２ＰＢに形成された下部電極についても同様である。

図１８は、図１７のＡ−Ａ’線における画素の構造を示す断面図である。

図１８に示す構成のうち、図１０に示す構成に対応する構成には同じ符号を付してある。重複する説明については適宜省略する。

位相差画素２ＰＡには下部電極５１Ａ−１と下部電極５１Ａ−２が設けられる。下部電極５１Ａ−２は、下部電極延伸部１３２Ａを介して、右側に隣接する撮像画素２Ｘとの境界に形成された画素間電極１３１の部分に接続される。画素間電極１３１、下部電極延伸部１３２Ａは、下部電極５１Ａ−２と同一材料を用いて、同じ層に一体的に形成される。

位相差画素２ＰＡにおいて光電変換が行われることによって得られた信号電荷のうち、下部電極５１Ａ−１により収集された信号電荷は電荷蓄積部６２に蓄積され、下部電極５１Ａ−２により収集された信号電荷は画素間電極１３１に排出される。

位相差画素２ＰＢには下部電極５１Ｂ−１と下部電極５１Ｂ−２が設けられる。下部電極５１Ｂ−１は、下部電極延伸部１３２Ｂを介して、左側に隣接する撮像画素２Ｘとの境界に形成された画素間電極１３１の部分に接続される。画素間電極１３１、下部電極延伸部１３２Ｂは、下部電極５１Ｂ−１と同一材料を用いて、同じ層に一体的に形成される。

位相差画素２ＰＢにおいて光電変換が行われることによって得られた信号電荷のうち、下部電極５１Ｂ−２により収集された信号電荷は電荷蓄積部６２に蓄積され、下部電極５１Ｂ−１により収集された信号電荷は画素間電極１３１に排出される。

第６の実施の形態に係る図１７、図１８の構成を用いた場合、第５の実施の形態に係る図１５、図１６の構成を用いた場合の効果と同様の効果を得ることができる。また、画素２の間に金属配線を形成する必要が無いため、金属配線を形成するための工程が不要になる。

なお、画素間電極１３１は、画素間で発生した信号電荷を排出するためにも用いられる。光電変換膜８１は画素２に跨がって形成されているから、画素間においても信号電荷が発生する。

位相差画素２Ｐの下部電極を、図１１を参照して説明したように、位相差画素２Ｐの中心を通る垂直軸に対して偏った位置で分離するように形成してもよい。

＜８．第７の実施の形態に係る画素構造の例＞
図１９は、第７の実施の形態に係る固体撮像装置１の下部電極の形状を示す平面図である。

図１９に示す構成のうち、図１７に示す構成に対応する構成には同じ符号を付してある。重複する説明については適宜省略する。図１９に示す構成は、主に、位相差画素２Ｐにおける下部電極の分割方向が垂直方向である点で、図１７に示す構成と異なる。

位相差画素２ＰＡには略横長長方形の下部電極５１Ａ−１が形成される。位相差画素２ＰＡの断面視において、下部電極５１Ａ−１は、金属配線７２を介して電荷蓄積部６２に接続される。

位相差画素２ＰＡには、下部電極５１Ａ−１の下に、下部電極５１Ａ−１と分離して下部電極５１Ａ−２が形成される。下部電極５１Ａ−２は、位相差画素２ＰＡとその下側に隣接する撮像画素２Ｘとの境界に形成された画素間電極１３１の部分に、下部電極延伸部１３２Ａを介して接続される。

下部電極５１Ａ−２、画素間電極１３１、および下部電極延伸部１３２Ａは一体的に形成される。下部電極延伸部１３２Ａの横方向の長さは下部電極５１Ａ−２の横方向の長さと同じ長さである。下部電極５１Ａ−２により収集された信号電荷は画素間電極１３１に排出され、位相差信号の出力に用いられない。

位相差画素２ＰＢには、略横長長方形の下部電極５１Ｂ−２が形成される。位相差画素２ＰＢの断面視において、下部電極５１Ｂ−２は、金属配線７２を介して電荷蓄積部６２に接続される。

位相差画素２ＰＢには、下部電極５１Ｂ−２の上に、下部電極５１Ｂ−２と分離して下部電極５１Ｂ−１が形成される。下部電極５１Ｂ−１は、位相差画素２ＰＢとその上側に隣接する撮像画素２Ｘとの境界に形成された画素間電極１３１の部分に、下部電極延伸部１３２Ｂを介して接続される。

下部電極５１Ｂ−１、画素間電極１３１、および下部電極延伸部１３２Ｂは一体的に形成される。下部電極延伸部１３２Ｂの横方向の長さは下部電極５１Ｂ−１の横方向の長さと同じ長さである。下部電極５１Ｂ−１により収集された信号電荷は画素間電極１３１に排出され、位相差信号の出力に用いられない。

第７の実施の形態に係る図１９の構成を用いた場合、第６の実施の形態に係る図１７、図１８の構成を用いた場合の効果と同様の効果を得ることができる。また、位相差画素２Ｐの下部電極が上下方向に分離していることから、入射光の光軸が上下方向に変化する場合の位相差を精度よく検出することが可能になる。

＜９．変形例＞
図１９を参照して説明したように位相差画素２Ｐの下部電極を上下方向に分割して形成することは、第２乃至第５の実施の形態における位相差画素２Ｐの下部電極の構成に適用することも可能である。また、位相差画素２Ｐの下部電極を、対角線方向（斜め方向）に分割して形成するようにしてもよい。

さらに、画素アレイ部３内に、水平方向に分割された下部電極を有する位相差画素２Ｐ、垂直方向に分割された下部電極を有する位相差画素２Ｐ、対角線方向に分割された下部電極を有する位相差画素を混在させるようにしてよい。

このように、位相差画素２Ｐ内の下部電極の配置位置と形状は限定されるものではない。位相差画素２Ｐ内において、下部電極の領域が、入射光の光軸に対して非対称性を持ち、かつ、画素対となる位相差画素２ＰＡの下部電極が互いに対称な配置にあればよい。

また、以上においては、下部電極が画素毎に分離して形成され、上部電極が全画素に跨がって形成されるものとしたが、反対に、上部電極が画素毎に分離して形成され、下部電極が全画素に跨がって形成されるようにしてもよい。この場合、上部電極が、上述したような配置で形成されることになる。

例えば、位相差画素２Ｐの上部電極が図６に示す配置で形成される場合、分割して形成される上部電極のうちのいずれかが電荷蓄積部６２に接続される。光電変換が行われることによって得られた信号電荷は、位相差検出に用いられる方の上部電極に収集され、電荷蓄積部６２に移送されて蓄積される。

このように、信号電荷の出力側となり、画素毎に分割して設けられる電極を、上部電極とすることも可能である。上部電極を画素毎に分離して形成し、下部電極を全画素に跨がって形成することによっても、上述した各効果を実現することができる。

［電子機器への適用例］
上述した固体撮像装置１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像装置、撮像機能を備えた携帯電話機、または、撮像機能を備えたオーディオプレーヤといった各種の電子機器に適用することができる。

図２０は、撮像装置の構成例を示すブロック図である。

撮像装置２０１は、光学ユニット２１１、固体撮像装置２１４、制御回路２１５、信号処理回路２１６、モニタ２１７、およびメモリ２１８を備えて構成される。撮像装置２０１は、静止画像および動画像を撮像可能な電子機器である。

光学ユニット２１１は、１枚または複数枚の結像レンズ２１２や絞り２１３などを有して構成され、被写体からの光（入射光）を固体撮像装置２１４に導き、固体撮像装置２１４の受光面に結像させる。

固体撮像装置２１４は、上述した固体撮像装置１により構成される。固体撮像装置２１４は、結像レンズ２１２や絞り２１３を介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。固体撮像装置２１４に蓄積された信号電荷は、制御回路２１５から供給される駆動信号（タイミング信号）に従って転送される。固体撮像装置２１４は、それ単体でワンチップとして構成されてもよいし、光学ユニット２１１や信号処理回路２１６などと一緒にパッケージングされたカメラモジュールの一部として構成されてもよい。

制御回路２１５は、固体撮像装置２１４の転送動作およびシャッタ動作を制御する駆動信号を出力して、固体撮像装置２１４を駆動する。また、制御回路２１５は、固体撮像装置２１４から得られる画素信号（位相差信号または撮像信号）に基づいて、光学ユニット２１１の結像レンズ２１２や絞り２１３を調整する。

信号処理回路２１６は、固体撮像装置２１４から出力された画素信号に対して各種の信号処理を施す。信号処理回路２１６が信号処理を施すことにより得られた画像（画像データ）は、モニタ２１７に供給されて表示されたり、メモリ２１８に供給されて記憶（記録）されたりする。

上述したように、固体撮像装置２１４として、上述した各実施の形態に係る固体撮像装置１を用いることで、高感度に位相差を検出することができるので、オートフォーカス精度を向上させることができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置２０１においても、撮像画像の高画質化を図ることができる。

［固体撮像装置の基板構成例］
固体撮像装置１は、図２１Ａに示されるように、１枚の半導体基板に、複数の画素２が配列されている画素領域２２１と、画素２を制御する制御回路２２２と、画素信号の信号処理回路を含むロジック回路２２３とが形成された構成とされている。

また、固体撮像装置１は、図２１Ｂに示されるように、画素領域２２１と制御回路２２２が形成された第１の半導体基板と、ロジック回路２２３が形成された第２の半導体基板とを積層した積層構造により形成することも可能である。第１の半導体基板と第２の半導体基板は、例えば、貫通ビアやCu-Cuの金属結合により電気的に接続される。

固体撮像装置１は、図２１Ｃに示されるように、画素領域２２１のみが形成された第１の半導体基板と、制御回路２２２とロジック回路２２３が形成された第２の半導体基板とを積層した積層構造により形成することも可能である。第１の半導体基板と第２の半導体基板は、例えば、貫通ビアやCu-Cuの金属結合により電気的に接続される。

［固体撮像装置１の使用例］
図２２は、固体撮像装置１の使用例を示す図である。

固体撮像装置１は、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。

・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置

本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。例えば、上述した複数の実施の形態の全てまたは一部を組み合わせた形態を採用することができる。

［構成の組み合わせ例］
本開示は、以下のような構成をとることもできる。

（１）
光電変換膜を狭持する上部電極および下部電極が設けられ、撮像信号の取得に用いられる画素である撮像画素と、
前記上部電極および前記下部電極が設けられ、位相差検出用の信号の取得に用いられる画素である位相差画素と
を備え、
前記位相差画素に設けられる前記上部電極および前記下部電極のうち、信号電荷の出力側となり、画素毎に分割して設けられる一方の電極の面積が、前記撮像画素に設けられる前記上部電極および前記下部電極のうちの前記一方の電極の面積より大きい
固体撮像装置。
（２）
前記位相差画素の前記光電変換膜の上部に、入射光を制限する遮光膜がさらに設けられる
前記（１）に記載の固体撮像装置。
（３）
前記位相差画素の前記一方の電極は、第１の電極、第２の電極、および、前記第１の電極と前記第２の電極を分離する分離部から構成される
前記（１）に記載の固体撮像装置。
（４）
前記分離部が、前記位相差画素の中央を通るように形成される
前記（３）に記載の固体撮像装置。
（５）
前記位相差画素の前記第１の電極の面積と前記第２の電極の面積が等しい
前記（３）または（４）に記載の固体撮像装置。
（６）
前記分離部が、前記位相差画素の中央に対して偏った位置に形成される
前記（３）に記載の固体撮像装置。
（７）
前記位相差画素の前記第１の電極の面積が、前記第２の電極の面積より小さい
前記（６）に記載の固体撮像装置。
（８）
前記位相差画素の前記第１の電極が、信号電荷を蓄積して位相差信号を外部に出力する、半導体基板に形成された電荷蓄積部に接続される
前記（３）乃至（７）のいずれかに記載の固体撮像装置。
（９）
前記位相差画素の前記第２の電極が、電荷排出部に接続される
前記（３）乃至（８）のいずれかに記載の固体撮像装置。
（１０）
前記電荷排出部が、前記位相差画素と隣接する画素との間に形成された金属配線により構成される
前記（９）に記載の固体撮像装置。
（１１）
前記電荷排出部が、前記位相差画素と隣接する画素との間に、前記第１の電極および前記第２の電極と同一材料を用いて、前記第２の電極と一体的に構成される
前記（９）に記載の固体撮像装置。
（１２）
光電変換膜を狭持する上部電極および下部電極が設けられ、撮像信号の取得に用いられる画素である撮像画素と、前記上部電極および前記下部電極が設けられ、位相差検出用の信号の取得に用いられる画素である位相差画素とを含み、前記位相差画素に設けられる前記上部電極および前記下部電極のうち、信号電荷の出力側となり、画素毎に分割して設けられる一方の電極の面積が、前記撮像画素に設けられる前記上部電極および前記下部電極のうちの前記一方の電極の面積より大きい固体撮像装置を備える
電子機器。

１ 固体撮像装置， ２ 画素， ２Ｘ 通常画素， ２Ｐ 位相差画素， ３ 画素アレイ部， ４ 垂直駆動回路， ５ カラム信号処理回路， ７ 出力回路， ５１Ａ，５１Ｂ，５１Ｃ 下部電極， ８１ 光電変換膜， ８２ 上部電極

Claims (12)

1. 光電変換膜を狭持する上部電極および下部電極が設けられ、撮像信号の取得に用いられる画素である撮像画素と、
   前記上部電極および前記下部電極が設けられ、位相差検出用の信号の取得に用いられる、前記撮像画素と等しいサイズの画素である位相差画素と
   を備え、
   前記位相差画素に設けられる前記上部電極および前記下部電極のうち、信号電荷の出力側となり、画素毎に分割して設けられる一方の電極の面積が、前記撮像画素に設けられる前記上部電極および前記下部電極のうち、信号電荷の出力側となり、画素毎に分割して設けられる一方の電極の面積より大きい
   固体撮像装置。
2. 前記位相差画素の前記光電変換膜の上部に、入射光を制限する遮光膜がさらに設けられる
   請求項１に記載の固体撮像装置。
3. 前記位相差画素の前記一方の電極は、第１の電極、第２の電極、および、前記第１の電極と前記第２の電極を分離する分離部から構成される
   請求項１に記載の固体撮像装置。
4. 前記分離部が、前記位相差画素の中央を通るように形成される
   請求項３に記載の固体撮像装置。
5. 前記位相差画素の前記第１の電極の面積と前記第２の電極の面積が等しい
   請求項３または４に記載の固体撮像装置。
6. 前記分離部が、前記位相差画素の中央に対して偏った位置に形成される
   請求項３に記載の固体撮像装置。
7. 前記位相差画素の前記第１の電極の面積が、前記第２の電極の面積より小さい
   請求項６に記載の固体撮像装置。
8. 前記位相差画素の前記第１の電極が、信号電荷を蓄積して位相差信号を外部に出力する、半導体基板に形成された電荷蓄積部に接続される
   請求項３乃至７のいずれかに記載の固体撮像装置。
9. 前記位相差画素の前記第２の電極が、電荷排出部に接続される
   請求項３乃至８のいずれかに記載の固体撮像装置。
10. 前記電荷排出部が、前記位相差画素と隣接する画素との間に形成された金属配線により構成される
    請求項９に記載の固体撮像装置。
11. 前記電荷排出部が、前記位相差画素と隣接する画素との間に、前記第１の電極および前記第２の電極と同一材料を用いて、前記第２の電極と一体的に構成される
    請求項９に記載の固体撮像装置。
12. 光電変換膜を狭持する上部電極および下部電極が設けられ、撮像信号の取得に用いられる画素である撮像画素と、前記上部電極および前記下部電極が設けられ、位相差検出用の信号の取得に用いられる、前記撮像画素と等しいサイズの画素である位相差画素とを含み、前記位相差画素に設けられる前記上部電極および前記下部電極のうち、信号電荷の出力側となり、画素毎に分割して設けられる一方の電極の面積が、前記撮像画素に設けられる前記上部電極および前記下部電極のうち、信号電荷の出力側となり、画素毎に分割して設けられる一方の電極の面積より大きい固体撮像装置を備える
    電子機器。

Images