Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6718638B2 - Flexible substrate manufacturing method - Google Patents
[go: Go Back, main page]

JP6718638B2 - Flexible substrate manufacturing method - Google Patents

Flexible substrate manufacturing method Download PDF

Info

Publication number
JP6718638B2
JP6718638B2 JP2019508140A JP2019508140A JP6718638B2 JP 6718638 B2 JP6718638 B2 JP 6718638B2 JP 2019508140 A JP2019508140 A JP 2019508140A JP 2019508140 A JP2019508140 A JP 2019508140A JP 6718638 B2 JP6718638 B2 JP 6718638B2
Authority
JP
Japan
Prior art keywords
layer
flexible substrate
film
titanium
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2019508140A
Other languages
Japanese (ja)
Other versions
JPWO2018179377A1 (en
Inventor
竜弥 岡田
竜弥 岡田
野口 隆
隆 野口
勘治 野田
勘治 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of the Ryukyus NUC
Original Assignee
University of the Ryukyus NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of the Ryukyus NUC filed Critical University of the Ryukyus NUC
Publication of JPWO2018179377A1 publication Critical patent/JPWO2018179377A1/en
Application granted granted Critical
Publication of JP6718638B2 publication Critical patent/JP6718638B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、フレキシブル基板の製造方法に関する。 The present invention relates to a method for manufacturing a flexible substrate.

液晶ディスプレイ(LCD)は、薄膜電界効果トランジスタ(TFT)が用いられている。薄膜電界効果トランジスタは、基材上に形成されたシリコン層を用いて形成されている。
近年、液晶ディスプレイにおいても可撓性の構造が求められていることから、基材の材料として、ガラスだけでなく、フレキシブルな樹脂(プラスチック)を用いることが注目されている(特開2013−164603公報)。
A liquid crystal display (LCD) uses a thin film field effect transistor (TFT). The thin film field effect transistor is formed by using a silicon layer formed on a base material.
In recent years, a liquid crystal display is required to have a flexible structure. Therefore, not only glass but also a flexible resin (plastic) is used as a material of the base material (Japanese Patent Application Laid-Open No. 2013-164603). Gazette).

しかしながら、樹脂基材は、半導体層の形成時やその半導体層を用いてトランジスタを形成する際の熱に弱いという問題がある。たとえば、基材上に形成したシリコン層を結晶化する際には、エキシマレーザーによりアニール処理を施す。この際、シリコン層には、たとえば、2000Kという高温のエネルギーが入力される。通常の樹脂基材を含む樹脂基板では、当該高熱に堪えられない。
上記事情に鑑みて、本発明は、トランジスタ形成に利用しやすい耐熱性のフレキシブル基板の製造方法を提供することを目的とする。
However, the resin base material has a problem that it is weak against heat when forming a semiconductor layer or when forming a transistor using the semiconductor layer. For example, when crystallizing a silicon layer formed on a base material, an annealing process is performed by an excimer laser. At this time, high-temperature energy of 2000 K, for example, is input to the silicon layer. A resin substrate including an ordinary resin base material cannot withstand the high heat.
In view of the above circumstances, it is an object of the present invention to provide a method for manufacturing a heat-resistant flexible substrate that is easy to use for forming a transistor.

樹脂基材上に、スパッタリング法により、金属層を形成するステップと、
前記金属層上に、スパッタリング法により、ZnS−SiO 2 膜、SiO X 膜またはSiN X 膜を含んで構成されるバッファ層を形成するステップと、
前記バッファ層上に、スパッタリング法により、アモルファスシリコン層を形成するステップと、
前記アモルファスシリコン層の表面温が1600K以上であって2000Kを超えない範囲で前記アモルファスシリコン層にレーザーアニール処理を施すステップと、
を有し、
前記レーザーアニール処理は、エキシマレーザーを、波長190〜400nm、パルス幅15〜50ns、周波数500〜6kHzにて、フレキシブル基板上に製膜させた前記アモルファスシリコン層上に照射する、フレキシブル基板の製造方法。
A step of forming a metal layer on the resin substrate by a sputtering method,
Forming a buffer layer including a ZnS—SiO 2 film, a SiO x film or a SiN x film on the metal layer by a sputtering method;
Forming an amorphous silicon layer on the buffer layer by a sputtering method,
A step of subjecting the amorphous silicon layer to laser annealing treatment within a range in which the surface temperature of the amorphous silicon layer is 1600 K or more and does not exceed 2000 K;
Have
In the laser annealing process, an excimer laser is irradiated onto the amorphous silicon layer formed on the flexible substrate at a wavelength of 190 to 400 nm, a pulse width of 15 to 50 ns, and a frequency of 500 to 6 kHz. ..

フレキシブル基板に金属層および耐熱性のバッファ層が含まれる。これにより、シリコン層の結晶化の際にエキシマレーザーを照射しても、その熱が金属層およびバッファ層により拡散され、樹脂基材が耐熱温度以上に加熱されない。その結果、樹脂基材の炭化等の破損を防止できる。 The flexible substrate includes a metal layer and a heat resistant buffer layer. As a result, even if the excimer laser is irradiated during crystallization of the silicon layer, the heat is diffused by the metal layer and the buffer layer, and the resin base material is not heated above the heat resistant temperature. As a result, damage such as carbonization of the resin base material can be prevented.

第1実施形態に係る耐熱性のフレキシブル基板の概略構成を示す概略断面図である。It is a schematic sectional drawing which shows schematic structure of the heat resistant flexible substrate which concerns on 1st Embodiment. 半導体装置の例を示す概略断面図である。It is a schematic sectional drawing which shows the example of a semiconductor device. フレキシブル基板の製造プロセスの流れを示すフローチャートである。It is a flowchart which shows the flow of the manufacturing process of a flexible substrate. エキシマレーザー照射時のシリコン層の表面温を示す図である。It is a figure which shows the surface temperature of the silicon layer at the time of irradiation of an excimer laser. エキシマレーザー照射時の基材の表面温を示す図である。It is a figure which shows the surface temperature of the base material at the time of excimer laser irradiation. 半導体装置の製造プロセスの各工程を示す図である。It is a figure which shows each process of the manufacturing process of a semiconductor device. 図6に続く、半導体装置の製造プロセスの各工程を示す図である。FIG. 7 is a diagram showing each step of the manufacturing process of the semiconductor device, following FIG. 6; 図7に続く、半導体装置の製造プロセスの各工程を示す図である。FIG. 8 is a diagram illustrating each step of the manufacturing process of the semiconductor device, following FIG. 7. 図8に続く、半導体装置の製造プロセスの各工程を示す図である。FIG. 9 is a diagram illustrating each step of the manufacturing process of the semiconductor device, following FIG. 8. チタンの仕事関数とシリコンの電子親和力を説明する説明図である。It is explanatory drawing explaining the work function of titanium and the electron affinity of silicon. チタンとシリコンの接触時におけるエネルギーバンドの予想図である。FIG. 4 is a prediction diagram of an energy band when titanium and silicon are in contact with each other. 第2実施形態に係る耐熱性のフレキシブル基板の概略構成を示す概略断面図である。It is a schematic sectional drawing which shows schematic structure of the heat resistant flexible substrate which concerns on 2nd Embodiment. エキシマレーザー照射時のシリコン層の表面温を示す図である。It is a figure which shows the surface temperature of the silicon layer at the time of irradiation of an excimer laser. エキシマレーザー照射時の基材の表面温を示す図である。It is a figure which shows the surface temperature of the base material at the time of excimer laser irradiation.

以下、添付した図面を参照し、本発明の望ましい実施形態について詳細に説明する。以下の説明及び図面において、同一な参照符号は、同一な構成要素を指し、図面上において、各構成要素の大きさは、説明の明瞭性及び便宜性のために誇張されている。また以下で説明する実施形態は、例示的なものに過ぎず、このような実施形態から多様な変形が可能である。
また、「上」や「上部」と記載されたものは、接触して真上にあるものだけではなく、非接触で上にあるもの、他の層を介して上にあるものも含んでいてもよい。
Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description and drawings, the same reference numerals refer to the same components, and the sizes of the respective components are exaggerated in the drawings for clarity and convenience of the description. Further, the embodiment described below is merely an example, and various modifications can be made from such an embodiment.
In addition, what is described as “above” or “above” includes not only those that are directly above in contact, but also those that are above in a non-contact manner and those that are above through other layers. Good.

(第1実施形態) (First embodiment)

(基板の概略構成)
図1は、第1実施形態に係る耐熱性のフレキシブル基板の概略構成を示す概略断面図である。
図1に示すように、フレキシブル基板10は、基材20、金属層30、バッファ層40、絶縁層50およびシリコン層60がこの順で積層される。
基材20は、ポリイミド(PI)、ポリカーボネート(PC)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)、シクロオレフィンポリマー(COP)などのフレキシブルな樹脂から形成されている。これらの樹脂は、その融点(ガラス転移点)または熱分解温が200〜600℃程である(これらを総称して耐熱温度とする)。
基材20の材料については、これらに限定されない。基材20としては、100〜500℃程の耐熱性を有する材料で作製されたものであれば様々なものを採用可能である。また、基材20は、上記耐熱性を満たせば、フレキシブルな樹脂ではなく、ガラスであってもよい。
金属層30は、基材20上に積層されている。金属層30は、チタン(Ti)、アルミニウム(Al)、クロム(Cr)、ニッケル(Ni)、モリブデン(Mo)などの金属、これらの合金などにより形成される。
以下、第1実施形態では、金属層30は、チタン層30として説明する。ただし、金属層は、実施例として示した金属に限定されるものではなく、熱遮断または熱逃がし(熱分散、放熱)の特性があれば、いかなる金属を用いてもよい。
バッファ層40は、チタン層30上に積層されている。バッファ層40は、例えばZnS−SiO 2 膜、SiO X 膜、またはSiN X 膜を含んで形成される。ZnS−SiO 2 膜、SiO X 膜、またはSiN X 膜は、熱伝導性が低いため、これらにより形成したバッファ層は、耐熱バッファ層となる。
絶縁層50は、バッファ層40上に積層されている。絶縁層50は、例えば、シリコン酸化膜(SiO X (主にSiO 2 ))やシリコン窒化膜(SiN X )から形成されている。絶縁層50は、バッファ層40やチタン層30に対する絶縁性を高めるために形成されている。絶縁層50は省略可能である。
シリコン層60は、絶縁層50上に積層されている。シリコン層60は、真性シリコン(i−Si)のポリシリコンで形成されている。シリコン層60のポリシリコンは、絶縁層50上に積層されたアモルファスシリコンをレーザーアニール処理によって結晶化して形成されたものである。
上記の構成を含んでなるフレキシブル基板10は、シリコン層60(半導体層)が形成されていることによって、TFT等の半導体装置となる。
(Schematic structure of substrate)
FIG. 1 is a schematic sectional view showing a schematic configuration of a heat resistant flexible substrate according to the first embodiment.
As shown in FIG. 1, in the flexible substrate 10, a base material 20, a metal layer 30, a buffer layer 40, an insulating layer 50, and a silicon layer 60 are laminated in this order.
The base material 20 is formed of a flexible resin such as polyimide (PI), polycarbonate (PC), polyethylene naphthalate (PEN), polyether sulfone (PES), and cycloolefin polymer (COP). These resins have melting points (glass transition points) or thermal decomposition temperatures of about 200 to 600° C. (these are collectively referred to as heat resistant temperatures).
The material of the base material 20 is not limited to these. As the base material 20, various materials can be adopted as long as they are made of a material having heat resistance of about 100 to 500°C. Further, the base material 20 may be glass instead of the flexible resin as long as it satisfies the above heat resistance.
The metal layer 30 is laminated on the base material 20. The metal layer 30 is formed of a metal such as titanium (Ti), aluminum (Al), chromium (Cr), nickel (Ni), molybdenum (Mo), or an alloy thereof.
Hereinafter, in the first embodiment, the metal layer 30 will be described as the titanium layer 30. However, the metal layer is not limited to the metals shown in the examples, and any metal may be used as long as it has a property of blocking heat or releasing heat (heat dispersion, heat dissipation).
The buffer layer 40 is laminated on the titanium layer 30. The buffer layer 40 is formed to include, for example, a ZnS—SiO 2 film, a SiO x film, or a SiN x film. ZnS-SiO 2 film, SiO X film or SiN X film, because thermal conductivity is low, the buffer layer formed by these, a heat resistant buffer layer.
The insulating layer 50 is stacked on the buffer layer 40. The insulating layer 50 is formed of, for example, a silicon oxide film (SiO x (mainly SiO 2 )) or a silicon nitride film (SiN x ). The insulating layer 50 is formed to enhance the insulating property with respect to the buffer layer 40 and the titanium layer 30. The insulating layer 50 can be omitted.
The silicon layer 60 is stacked on the insulating layer 50. The silicon layer 60 is formed of polysilicon of intrinsic silicon (i-Si). The polysilicon of the silicon layer 60 is formed by crystallizing amorphous silicon laminated on the insulating layer 50 by laser annealing.
The flexible substrate 10 including the above-described structure becomes a semiconductor device such as a TFT by forming the silicon layer 60 (semiconductor layer).

(半導体装置の構成)
図2は、半導体装置の例を示す概略断面図である。
図2に示す半導体装置70は、フレキシブル基板10上に形成される。半導体装置70は、フレキシブル基板10上のシリコン層60を用いて形成されている。
シリコン層60には、ソース電極74、ドレイン電極75が形成されている。ソース電極74およびドレイン電極75の間に、絶縁層80を介してゲート電極72が形成されている。ソース電極74およびドレイン電極75上には、それぞれソース配線78およびドレイン配線79が形成されている。
ゲート電極72、ソース電極74およびドレイン電極75は、金属または合金(シリサイドなど)が用いられている。ゲート電極72、ソース電極74およびドレイン電極75は、同じ材料で形成してもよく、異なる材料でもよい。これらは、たとえば、アルミニウム(Al)、チタン(Ti)などの金属を使用することが好ましい。これら金属を使用することで、スパッタリング法や物理気相成長法(PVD)のような低温プロセスだけで各電極の形成が可能となる。また、ゲート電極72と、ソース配線78およびドレイン配線79を同じ材料で形成することが可能である。
絶縁層80は、ゲート電極72下はゲート絶縁層となり、他の部分は層間絶縁層となるもので、いずれも同一工程によりスパッタリング法によって形成できる(半導体装置の製造プロセスについては後述する)。
(Structure of semiconductor device)
FIG. 2 is a schematic sectional view showing an example of a semiconductor device.
The semiconductor device 70 shown in FIG. 2 is formed on the flexible substrate 10. The semiconductor device 70 is formed using the silicon layer 60 on the flexible substrate 10.
A source electrode 74 and a drain electrode 75 are formed on the silicon layer 60. The gate electrode 72 is formed between the source electrode 74 and the drain electrode 75 with the insulating layer 80 interposed therebetween. A source wiring 78 and a drain wiring 79 are formed on the source electrode 74 and the drain electrode 75, respectively.
The gate electrode 72, the source electrode 74, and the drain electrode 75 are made of metal or alloy (silicide or the like). The gate electrode 72, the source electrode 74, and the drain electrode 75 may be formed of the same material or different materials. It is preferable to use a metal such as aluminum (Al) or titanium (Ti). By using these metals, each electrode can be formed only by a low temperature process such as a sputtering method or a physical vapor deposition method (PVD). Further, the gate electrode 72, the source wiring 78, and the drain wiring 79 can be formed of the same material.
The insulating layer 80 serves as a gate insulating layer below the gate electrode 72 and serves as an interlayer insulating layer in the other portions, and can be formed by a sputtering method in the same step (a semiconductor device manufacturing process will be described later).

(フレキシブル基板の製造プロセス)
次に、第1実施形態に係るフレキシブル基板の製造方法のプロセスを説明する。
図3は、フレキシブル基板の製造プロセスの流れを示すフローチャートである。
まず、基材20を用意する(ステップS101)。続けて、スパッタリング法により基材20上にチタン層30を堆積する(ステップS102)。連続して、スパッタリング法により、チタン層30上にバッファ層40を堆積し(ステップS103)、バッファ層40上に絶縁層50を堆積する(ステップS104)。さらに、Xeスパッタリングにより、絶縁層50上にアモルファスシリコン層を堆積する(ステップS105)。
次に、アモルファスシリコン層に、エキシマレーザー(たとえばArF、KrF、XeF、XeCl)を、たとえば、波長190〜400nm、パルス幅15〜50ns、周波数500〜6kHz(好ましくは1kHz)、フルーエンス(単位面積当たりのエネルギー量)50mJ/cm 2 〜200mJ/cm 2 で、フレキシブル基板上に製膜させたアモルファスシリコン層上に10〜200パルスを照射する。
これにより、アモルファスシリコン層を、結晶化して、ポリシリコンからなるシリコン層60とする(ステップS106)。
以上の工程により図1に示すようなフレキシブル基板10が形成される。ステップS106において、エキシマレーザーの照射を行っているが、チタン層30およびバッファ層40により熱が拡散されるため、基材20に変形等の影響はない。この点について、以下に詳細を説明する。
また、エキシマレーザーは、少なくともフッ素(F)を含むことが好ましいため、以下の説明では、フッ素を含むエキシマレーザー(たとえばArF、KrF、XeF)による実施態様を説明する。
(Flexible substrate manufacturing process)
Next, the process of the method for manufacturing the flexible substrate according to the first embodiment will be described.
FIG. 3 is a flowchart showing the flow of the manufacturing process of the flexible substrate.
First, the base material 20 is prepared (step S101). Subsequently, the titanium layer 30 is deposited on the base material 20 by the sputtering method (step S102). Continuously, the buffer layer 40 is deposited on the titanium layer 30 by the sputtering method (step S103), and the insulating layer 50 is deposited on the buffer layer 40 (step S104). Further, an amorphous silicon layer is deposited on the insulating layer 50 by Xe sputtering (step S105).
Next, an excimer laser (for example, ArF, KrF, XeF, XeCl) is applied to the amorphous silicon layer, for example, a wavelength of 190 to 400 nm, a pulse width of 15 to 50 ns, a frequency of 500 to 6 kHz (preferably 1 kHz), and a fluence (per unit area). in the energy amount) 50mJ / cm 2 ~200mJ / cm 2, irradiating 10-200 pulses amorphous silicon layer which was formed into a film on a flexible substrate.
As a result, the amorphous silicon layer is crystallized to form the silicon layer 60 made of polysilicon (step S106).
Through the above steps, the flexible substrate 10 as shown in FIG. 1 is formed. Although the excimer laser irradiation is performed in step S106, heat is diffused by the titanium layer 30 and the buffer layer 40, so that the base material 20 is not affected by deformation or the like. This point will be described in detail below.
Further, since the excimer laser preferably contains at least fluorine (F), an embodiment using an excimer laser containing fluorine (for example, ArF, KrF, XeF) will be described below.

(チタン層およびバッファ層の温的効果)
第1実施形態による、チタン層30およびバッファ層40を形成したフレキシブル基板10による温的効果について説明する。
図4はエキシマレーザー照射時のシリコン層の表面温度を示す図、図5はエキシマレーザー照射時の基材の表面温度を示す図である。
図1に示すフレキシブル基板10と、図1のフレキシブル基板10からチタン層30およびバッファ層40を除いた従来の基板を用意した。そして、シリコン層の表面温(K)が1600K以上であって最高で2000Kとなるように(2000Kを超えない範囲で)、エキシマレーザーの照射エネルギーを制御した。エキシマレーザーの発振周波数は1kHzであり、パルス幅は20〜30nsの条件とした。
そして、エキシマレーザー照射後に、シリコン層と基材の表面温を数値計算した。
図4および図5において、実線は、第1実施形態のフレキシブル基板10における耐熱結果を示し、破線は従来のチタン層等がない基板における耐熱結果を示す。
図4に示すように、実線で示す第1実施形態のフレキシブル基板10と、破線で示す基板とでは、シリコン層の表面温の推移にほとんど違いがないことが分かった。
また、図5に示すように、実線で示す第1実施形態のフレキシブル基板10は、基材の表面温は500K(約227℃)を超えなかったのに対し、破線で示す従来の基板は、基材の表面温が500K以上まで上昇した。
これらの結果は、バッファ層40にチタン層30を入れたことで、チタン層30がシリコン層60の熱を奪い、拡散させているからだと考えられる。
フレキシブルな樹脂の基材20を用いる場合、材料によって耐熱温度がおよそ100〜500℃となる。第1実施形態のフレキシブル基板10を用いれば、耐熱温度が227℃程の基材20を耐熱温度以下にしたままでシリコン層60の結晶化が実現できることが分かった。つまり、第1実施形態のフレキシブル基板10によれば、バッファ層と共にチタン層30を入れたことで、結晶化の際に基材20が保護される。耐熱温度が227℃程の樹脂でも基材に使えるため、基材の選択の幅が大きく広がったと言える。また、エキシマレーザーの照射エネルギーの調整により、耐熱温度が100℃程の樹脂でも、基板への適用が見込める。
(Thermal effect of titanium layer and buffer layer)
The thermal effect of the flexible substrate 10 having the titanium layer 30 and the buffer layer 40 according to the first embodiment will be described.
FIG. 4 is a diagram showing the surface temperature of the silicon layer upon irradiation with the excimer laser, and FIG. 5 is a diagram showing the surface temperature of the substrate upon irradiation with the excimer laser.
A flexible substrate 10 shown in FIG. 1 and a conventional substrate obtained by removing the titanium layer 30 and the buffer layer 40 from the flexible substrate 10 of FIG. 1 were prepared. Then, the irradiation energy of the excimer laser was controlled so that the surface temperature (K) of the silicon layer was 1600 K or higher and reached a maximum of 2000 K (within a range not exceeding 2000 K). The oscillation frequency of the excimer laser was 1 kHz, and the pulse width was 20 to 30 ns.
Then, after the excimer laser irradiation, the surface temperatures of the silicon layer and the substrate were numerically calculated.
4 and 5, the solid line shows the heat resistance result of the flexible substrate 10 of the first embodiment, and the broken line shows the heat resistance result of the conventional substrate without a titanium layer or the like.
As shown in FIG. 4, it was found that there is almost no difference in the transition of the surface temperature of the silicon layer between the flexible substrate 10 of the first embodiment shown by the solid line and the substrate shown by the broken line.
Further, as shown in FIG. 5, in the flexible substrate 10 of the first embodiment shown by the solid line, the surface temperature of the base material did not exceed 500 K (about 227° C.), whereas in the conventional substrate shown by the broken line, The surface temperature of the base material increased to 500 K or more.
It is considered that these results are because the titanium layer 30 absorbs the heat of the silicon layer 60 and diffuses it by inserting the titanium layer 30 into the buffer layer 40.
When the flexible resin substrate 20 is used, the heat resistant temperature is about 100 to 500° C. depending on the material. It has been found that by using the flexible substrate 10 of the first embodiment, crystallization of the silicon layer 60 can be realized while keeping the base material 20 having a heat resistant temperature of about 227° C. or less at the heat resistant temperature. That is, according to the flexible substrate 10 of the first embodiment, by including the titanium layer 30 together with the buffer layer, the base material 20 is protected during crystallization. It can be said that the range of choices of base materials has greatly expanded because even resins with a heat-resistant temperature of about 227°C can be used as base materials. Further, by adjusting the irradiation energy of the excimer laser, even a resin having a heat resistant temperature of about 100° C. can be expected to be applied to a substrate.

(半導体装置の製造プロセス)
次に、半導体装置の製造プロセスについて説明する。
第1実施形態に係る半導体装置の構成は、既に説明したとおり、シリコン層60が形成されたフレキシブル基板10上に、ゲート電極72、ソース電極74、ドレイン電極75、ソース配線78、ドレイン配線79および絶縁層80を形成したものである。これらは、主に、スパッタリング法や物理気相成長法(PVD)による製膜、レーザーアニール処理による結晶化・活性化、フォトリソグラフィーによるパターニング等の低温プロセスのみで形成可能である。したがって、以下に詳しく説明する一連の処理において、プロセス温度は、350℃以下である。プロセス温度を高くしないために、第1実施形態では、化学気相成長法(CVD)は用いない。
図6〜図9は、半導体装置の製造プロセスの各工程を示す図である。
図6(A)に示すように、上述のシリコン層60が形成されたフレキシブル基板10が用意される。
図6(B)に示すように、フレキシブル基板10上には、レジスト層が形成され、所望のパターン(ここではTFT)となるようにフォトリソグラフィーによりパターニングされてレジストパターン90が形成される。レジストパターン90形成時のプリベークおよびポストベークは低温処理の観点から100〜120℃程とすることが好ましい。
図6(C)に示すように、レジストパターン90を用いたシリコン層60のエッチングが行われて、所望するパターンのシリコン層60が得られる。エッチングはウェットエッチング法、ドライエッチング法のいずれでもよい。
図6(D)に示すように、レジストパターン90が除去される。
図7(E)に示すように、スパッタリング法により、シリコン層60上にチタン層73が形成される。
図7(F)に示すように、チタン層73上に、レジスト層が形成され、所望のパターン(ここではソースおよびドレイン)となるようにフォトリソグラフィーによりパターニングされてレジストパターン92が形成される。プリベークおよびポストベークは100〜120℃程とする。
図7(G)に示すように、レジストパターン92を用いたチタン層73のエッチングが行われて、ソース電極74およびドレイン電極75が得られる。エッチングはウェットエッチング法、ドライエッチング法のいずれでもよい。
図7(H)に示すように、レジストパターン92が除去される。これによりできあがったソース電極74およびドレイン電極75は、ソース・ドレイン領域としてショットキー接触型のチタン電極となる。
図8(I)に示すように、スパッタリング法により絶縁層80(ここではSiO 2 である)が形成される。この絶縁層80は、室温により、酸素添加アルゴンスパッタリングにより行う。
図8(J)に示すように、絶縁層80上に形成されたレジスト層がフォトリソグラフィーによりパターニングされてレジストパターン94を形成する。プリベークおよびポストベークは100〜120℃程とする。
図8(K)に示すように、レジストパターン94を用いて絶縁層80のエッチングが行われて、コンタクトホールが形成される。エッチングはウェットエッチング法、ドライエッチング法のいずれでもよい。
図9(L)に示すように、レジストパターン94が除去される。これにより、ソース電極74およびドレイン電極75の上部が露出される。エッチングはウェットエッチング法、ドライエッチング法のいずれでもよい。
図9(M)に示すように、スパッタリング法によりアルミニウム層77が形成される。
図9(N)に示すように、アルミニウム層77上に形成されたレジスト層がフォトリソグラフィーによりパターニングされてレジストパターン96を形成する。プリベークおよびポストベークは100〜120℃程とする。
その後、レジストパターン96を用いてアルミニウム層77のエッチングが行われて、ゲート電極72と、ソース配線78およびドレイン配線79が形成される。エッチングはウェットエッチング法、ドライエッチング法のいずれでもよい。その後、レジストパターン96が除去される。200℃で水素アニールを行うことで、TFT特性が得られる。これにより、図2に示した半導体装置70が完成する。
以上のように、第1実施形態では、半導体装置の形成の全工程において、200℃以下のプロセス温度を達成した。
(Semiconductor device manufacturing process)
Next, a semiconductor device manufacturing process will be described.
As described above, the semiconductor device according to the first embodiment has the gate electrode 72, the source electrode 74, the drain electrode 75, the source wiring 78, the drain wiring 79, and the drain wiring 79 on the flexible substrate 10 on which the silicon layer 60 is formed. The insulating layer 80 is formed. These can be formed mainly only by a low temperature process such as film formation by a sputtering method or physical vapor deposition (PVD), crystallization/activation by laser annealing, patterning by photolithography and the like. Therefore, in the series of processes described in detail below, the process temperature is 350° C. or lower. In the first embodiment, the chemical vapor deposition method (CVD) is not used because the process temperature is not raised.
6 to 9 are views showing each step of the manufacturing process of the semiconductor device.
As shown in FIG. 6A, the flexible substrate 10 on which the above-mentioned silicon layer 60 is formed is prepared.
As shown in FIG. 6B, a resist layer is formed on the flexible substrate 10 and is patterned by photolithography to form a desired pattern (here, TFT) to form a resist pattern 90. Prebaking and postbaking at the time of forming the resist pattern 90 are preferably about 100 to 120° C. from the viewpoint of low temperature treatment.
As shown in FIG. 6C, the silicon layer 60 is etched using the resist pattern 90, and the silicon layer 60 having a desired pattern is obtained. The etching may be either a wet etching method or a dry etching method.
As shown in FIG. 6D, the resist pattern 90 is removed.
As shown in FIG. 7E, the titanium layer 73 is formed on the silicon layer 60 by the sputtering method.
As shown in FIG. 7F, a resist layer is formed on the titanium layer 73 and is patterned by photolithography so as to have a desired pattern (here, source and drain) to form a resist pattern 92. Pre-baking and post-baking are performed at about 100 to 120°C.
As shown in FIG. 7G, the titanium layer 73 is etched using the resist pattern 92 to obtain the source electrode 74 and the drain electrode 75. The etching may be either a wet etching method or a dry etching method.
As shown in FIG. 7H, the resist pattern 92 is removed. The source electrode 74 and the drain electrode 75 thus formed are Schottky contact type titanium electrodes as the source/drain regions.
As shown in FIG. 8I, the insulating layer 80 (here, SiO 2 ) is formed by the sputtering method. The insulating layer 80 is formed by oxygen-added argon sputtering at room temperature.
As shown in FIG. 8J, the resist layer formed on the insulating layer 80 is patterned by photolithography to form a resist pattern 94. Pre-baking and post-baking are performed at about 100 to 120°C.
As shown in FIG. 8K, the insulating layer 80 is etched using the resist pattern 94 to form a contact hole. The etching may be either a wet etching method or a dry etching method.
As shown in FIG. 9L, the resist pattern 94 is removed. As a result, the upper portions of the source electrode 74 and the drain electrode 75 are exposed. The etching may be either a wet etching method or a dry etching method.
As shown in FIG. 9M, the aluminum layer 77 is formed by the sputtering method.
As shown in FIG. 9N, the resist layer formed on the aluminum layer 77 is patterned by photolithography to form a resist pattern 96. Pre-baking and post-baking are performed at about 100 to 120°C.
Then, the aluminum layer 77 is etched using the resist pattern 96 to form the gate electrode 72, the source wiring 78, and the drain wiring 79. The etching may be either a wet etching method or a dry etching method. Then, the resist pattern 96 is removed. TFT characteristics can be obtained by performing hydrogen annealing at 200° C. As a result, the semiconductor device 70 shown in FIG. 2 is completed.
As described above, in the first embodiment, the process temperature of 200° C. or lower is achieved in all the steps of forming the semiconductor device.

(チタンとシリコンの接触によるオーミック・ショットキー接触)
半導体装置におけるチタンとシリコンの接触によるオーミック・ショットキー接触について説明する。
図10はチタンの仕事関数とシリコンの電子親和力を説明する説明図である。図11は、チタンとシリコンの接触時におけるエネルギーバンドの予想図である。
チタンの仕事関数は図10に示すように4.33[eV]である。また、シリコンの電子親和力は4.05[eV]である。チタンとシリコンを接触させると、図11に示すように、接触部で電子障壁が低くなり、チタンからシリコンへ電荷の注入が起こる。その結果、ソース・ドレイン領域にチタンを用いることで、チタンからシリコンへ電子の移動が容易となり、n型動作のTFTが得られる。
このように、シリコン上にソース・ドレイン電極として金属(ここではチタン)を形成することで、イオン注入法を使用せずに、真空蒸着法でソース・ドレイン領域を形成できる。したがって、第1実施形態は、シリコンTFT作製のプロセスとして、低コスト化、プロセスの簡略化に有効である。
(Ohmic Schottky contact due to contact between titanium and silicon)
Ohmic Schottky contact due to contact between titanium and silicon in a semiconductor device will be described.
FIG. 10 is an explanatory diagram for explaining the work function of titanium and the electron affinity of silicon. FIG. 11 is a prediction diagram of an energy band when titanium and silicon are in contact with each other.
The work function of titanium is 4.33 [eV] as shown in FIG. The electron affinity of silicon is 4.05 [eV]. When titanium and silicon are brought into contact with each other, as shown in FIG. 11, the electron barrier is lowered at the contact portion, and charge injection from titanium to silicon occurs. As a result, the use of titanium for the source/drain regions facilitates the transfer of electrons from titanium to silicon, and an n-type TFT can be obtained.
By forming a metal (here, titanium) as a source/drain electrode on silicon in this manner, the source/drain regions can be formed by a vacuum vapor deposition method without using an ion implantation method. Therefore, the first embodiment is effective in reducing the cost and simplifying the process as a process for manufacturing a silicon TFT.

(効果)
次に第1実施形態の効果について、説明する。
以上のように、第1実施形態においては、フレキシブル基板10にチタン層30およびバッファ層40が含まれる。したがって、シリコン層60の結晶化の際にエキシマレーザーを照射しても、その熱がチタン層30およびバッファ層40により拡散され、樹脂の基材20が耐熱温度以上に加熱されない。したがって、基材20の炭化等の破損を防止できる。特に、第1実施形態では、バッファ層40に加えてチタン層30も形成されているため、より高い熱拡散の効果が得られる。
また、半導体装置の形成プロセスでは、フォトリソグラフィー技術およびスパッタリング法が用いられる。CVDが用いられず、その後の高温のアニール工程もない。したがって、全プロセスを、例えば500℃以下、もしくは300℃以下、さらには200℃以下でも達成できることになる。したがって、基材20が500℃以上の高温にさらされることがなく、基材20の破損を防止できる。耐熱温度が500℃程の樹脂でも基材20として適用でき、樹脂の選択の幅が大きく広がる。
(effect)
Next, the effect of the first embodiment will be described.
As described above, in the first embodiment, the flexible substrate 10 includes the titanium layer 30 and the buffer layer 40. Therefore, even if the excimer laser is irradiated during crystallization of the silicon layer 60, the heat is diffused by the titanium layer 30 and the buffer layer 40, and the resin base material 20 is not heated above the heat resistant temperature. Therefore, damage such as carbonization of the base material 20 can be prevented. Particularly, in the first embodiment, since the titanium layer 30 is formed in addition to the buffer layer 40, a higher effect of heat diffusion can be obtained.
In the process of forming a semiconductor device, photolithography technology and sputtering method are used. No CVD is used and no subsequent high temperature annealing step. Therefore, the whole process can be achieved at, for example, 500° C. or lower, or 300° C. or lower, and even 200° C. or lower. Therefore, the base material 20 is not exposed to a high temperature of 500° C. or higher, and damage to the base material 20 can be prevented. Even a resin having a heat-resistant temperature of about 500° C. can be applied as the base material 20, and the range of selection of the resin greatly expands.

(第2実施形態) (Second embodiment)

(基板の概略構成)
図12は、第2実施形態に係る耐熱性のフレキシブル基板の概略構成を示す概略断面図である。
図12に示すように、フレキシブル基板10’は、基材20、バッファ層40、金属層30、絶縁層50、およびシリコン層60が、この順で積層される。つまり、第1実施形態とは、金属層30の挿入位置が異なる。第2実施形態においても、金属層30は、例えば、チタン(Ti)、アルミニウム(Al)、クロム(Cr)、ニッケル(Ni)、モリブデン(Mo)などの金属、これらの合金などが利用できる。
以下、第2実施形態では、金属層30は、チタン層30として説明する。ただし、金属層は、実施例として示した金属に限定されるものではなく、熱遮断または熱逃がし(熱分散、放熱)の特性があれば、いかなる金属を用いてもよい。
その他の構成及び条件は、第1実施形態と同様である。
(Schematic structure of substrate)
FIG. 12 is a schematic cross-sectional view showing a schematic configuration of the heat resistant flexible substrate according to the second embodiment.
As shown in FIG. 12, in the flexible substrate 10′, the base material 20, the buffer layer 40, the metal layer 30, the insulating layer 50, and the silicon layer 60 are laminated in this order. That is, the insertion position of the metal layer 30 is different from that of the first embodiment. Also in the second embodiment, for the metal layer 30, for example, metals such as titanium (Ti), aluminum (Al), chromium (Cr), nickel (Ni), molybdenum (Mo), and alloys thereof can be used.
Hereinafter, in the second embodiment, the metal layer 30 will be described as the titanium layer 30. However, the metal layer is not limited to the metals shown in the examples, and any metal may be used as long as it has a property of blocking heat or releasing heat (heat dispersion, heat dissipation).
Other configurations and conditions are similar to those of the first embodiment.

(チタン層およびバッファ層の温的効果)
第2実施形態による、チタン層30を形成したフレキシブル基板10’による温的効果について説明する。
図13はエキシマレーザー照射時のシリコン層の表面温を示す図、図14はエキシマレーザー照射時の基材の表面温を示す図である。
図12に示すフレキシブル基板10’と、図1に示すフレキシブル基板10と、図12のフレキシブル基板10からチタン層30を除いた従来の基板を用意した。そして、シリコン層の表面温(K)が1600K以上であって最高で2000Kとなるように(2000Kを超えない範囲で)、エキシマレーザーの照射エネルギーを制御した。エキシマレーザーの発振周波数は1kHzであり、パルス幅は20〜30nsの条件とした。
そして、エキシマレーザー照射後に、シリコン層と基材の表面温を数値計算した。
図13および図14において、実線は、第1実施形態のフレキシブル基板10における耐熱結果を示し、破線は従来のチタン層等がない基板における耐熱結果を示し、一点鎖線は、第2実施形態のフレキシブル基板10’における耐熱結果を示す。
図13に示すように、時間の経過に伴い、一点鎖線で示す第2実施形態のフレキシブル基板10の方が、シリコン層の表面温が減少しやすいことが分かった。これは、熱伝導率が高いチタン層30がバッファ層40よりもシリコン層60に近く、シリコン層60の熱を素早く奪い、拡散させているからだと考えられる。
また、図14の一点鎖線に示すように、基材の表面温については、第2実施形態のフレキシブル基板10は、基材の表面温は500K(約227℃)を超えなかったのに対し、破線で示す従来の基板は、基材の表面温が500K以上まで上昇した。
これらの結果は、バッファ層40にチタン層30を入れたことで、チタン層30がシリコン層60の熱を奪い、拡散させているからだと考えられる。
フレキシブルな樹脂の基材20を用いる場合、材料によっては耐熱温度がおよそ100〜500℃しかないものもなる。第2実施形態のフレキシブル基板10’を用いれば、基材20を耐熱温度以下にしたままでシリコン層60の結晶化が実現できる。つまり、第2実施形態のフレキシブル基板10’によれば、バッファ層と共にチタン層30を入れたことで、結晶化の際に基材20が保護される。
したがって、第2実施形態においても、第1実施形態と同様の効果が得られる。
(Thermal effect of titanium layer and buffer layer)
The thermal effect of the flexible substrate 10' having the titanium layer 30 according to the second embodiment will be described.
FIG. 13 is a diagram showing the surface temperature of the silicon layer during the excimer laser irradiation, and FIG. 14 is a diagram showing the surface temperature of the base material during the excimer laser irradiation.
A flexible substrate 10′ shown in FIG. 12, a flexible substrate 10 shown in FIG. 1, and a conventional substrate obtained by removing the titanium layer 30 from the flexible substrate 10 shown in FIG. 12 were prepared. Then, the irradiation energy of the excimer laser was controlled so that the surface temperature (K) of the silicon layer was 1600 K or higher and reached a maximum of 2000 K (within a range not exceeding 2000 K). The oscillation frequency of the excimer laser was 1 kHz, and the pulse width was 20 to 30 ns.
Then, after the excimer laser irradiation, the surface temperatures of the silicon layer and the substrate were numerically calculated.
13 and 14, the solid line shows the heat resistance result of the flexible substrate 10 of the first embodiment, the broken line shows the heat resistance result of the conventional substrate without a titanium layer, etc., and the alternate long and short dash line shows the flexibility of the second embodiment. The heat resistance result of the substrate 10' is shown.
As shown in FIG. 13, it was found that with time, the surface temperature of the silicon layer was more likely to decrease in the flexible substrate 10 of the second embodiment shown by the alternate long and short dash line. It is considered that this is because the titanium layer 30 having a high thermal conductivity is closer to the silicon layer 60 than the buffer layer 40, and quickly takes the heat of the silicon layer 60 and diffuses it.
Further, as shown by the alternate long and short dash line in FIG. 14, as for the surface temperature of the base material, in the flexible substrate 10 of the second embodiment, the surface temperature of the base material did not exceed 500 K (about 227° C.). In the conventional substrate indicated by the broken line, the surface temperature of the base material increased to 500 K or more.
It is considered that these results are because the titanium layer 30 absorbs the heat of the silicon layer 60 and diffuses it by inserting the titanium layer 30 into the buffer layer 40.
When the flexible resin base material 20 is used, depending on the material, the heat resistant temperature may be only about 100 to 500°C. By using the flexible substrate 10 ′ of the second embodiment, crystallization of the silicon layer 60 can be realized while keeping the base material 20 at the heat resistant temperature or lower. That is, according to the flexible substrate 10 ′ of the second embodiment, by including the titanium layer 30 together with the buffer layer, the base material 20 is protected during crystallization.
Therefore, also in the second embodiment, the same effect as in the first embodiment can be obtained.

10 フレキシブル基板
20 基材
30 金属層
40 バッファ層
50 絶縁層
60 シリコン層
70 半導体装置
72 ゲート電極
73 チタン層
74 ソース電極
75 ドレイン電極
77 アルミニウム層
78 ソース配線
79 ドレイン配線
80 絶縁層
90、92、94、96 レジストパターン
10 flexible substrate 20 base material 30 metal layer 40 buffer layer 50 insulating layer 60 silicon layer 70 semiconductor device 72 gate electrode 73 titanium layer 74 source electrode 75 drain electrode 77 aluminum layer 78 source wiring 79 drain wiring 80 insulating layers 90, 92, 94 , 96 resist pattern

Claims (2)

樹脂基材上に、スパッタリング法により、チタン層を形成するステップと、
前記チタン層上に、スパッタリング法により、ZnS−SiO2膜、SiOX膜またはSiNX膜を含んで構成されるバッファ層を形成するステップと、
前記バッファ層上に、絶縁層としてシリコン酸化膜(SiO X )またはシリコン窒化膜(SiN X )の層を形成するステップと、
前記シリコン酸化膜(SiO X )またはシリコン窒化膜(SiN X )の層上に、スパッタリング法により、アモルファスシリコン層を形成するステップと、
前記アモルファスシリコン層の表面温度が1600K以上であって2000Kを超えない範囲で前記アモルファスシリコン層にレーザーアニール処理を施すステップと、
を有し、
前記レーザーアニール処理は、エキシマレーザーを、波長190〜400nm、パルス幅15〜50ns、周波数500〜6kHz、10〜200パルス、単位面積当たりのエネルギー量50〜200mJ/cm2にて、フレキシブル基板上に製膜させた前記アモルファスシリコン層上に照射する、
ことで、この過程で樹脂基材の表面温が一度も500K(約227℃)を超えないことを特徴とする
フレキシブル基板の製造方法。
A step of forming a titanium layer on the resin substrate by a sputtering method,
Forming a buffer layer including a ZnS—SiO 2 film, a SiO x film or a SiN x film on the titanium layer by a sputtering method;
Forming a layer of a silicon oxide film (SiO x ) or a silicon nitride film (SiN x ) as an insulating layer on the buffer layer;
Forming an amorphous silicon layer on the silicon oxide film (SiO x ) or silicon nitride film (SiN x ) layer by a sputtering method;
A step of subjecting the amorphous silicon layer to a laser annealing treatment in a range in which the surface temperature of the amorphous silicon layer is 1600 K or higher and does not exceed 2000 K;
Have
The laser annealing treatment uses an excimer laser on a flexible substrate with a wavelength of 190 to 400 nm, a pulse width of 15 to 50 ns, a frequency of 500 to 6 kHz, 10 to 200 pulses, and an energy amount per unit area of 50 to 200 mJ/cm 2 . Irradiation on the formed amorphous silicon layer,
It is, method of manufacturing a flexible substrate, wherein the surface temperature of the resin substrate in this process does not exceed even once 500K (about 227 ° C.).
樹脂基材上に、スパッタリング法により、チタン層を形成するステップと、
前記チタン層上に、スパッタリング法により、ZnS−SiO2膜、SiOX膜またはSiNX膜を含んで構成されるバッファ層を形成するステップと、
前記バッファ層上に、絶縁層としてシリコン酸化膜(SiO X )またはシリコン窒化膜(SiN X )の層を形成するステップと、
前記シリコン酸化膜(SiO X )またはシリコン窒化膜(SiN X )の層上に、スパッタリング法により、アモルファスシリコン層を形成するステップと、
前記アモルファスシリコン層の表面温度が1600K以上であって2000Kを超えない範囲で前記アモルファスシリコン層にレーザーアニール処理を施すステップと、
を有し、
前記レーザーアニール処理は、エキシマレーザーを、波長190〜400nm、パルス幅15〜50ns、周波数1〜2kHz、10〜200パルス、単位面積当たりのエネルギー量50〜200mJ/cm2にて、フレキシブル基板上に製膜させた前記アモルファスシリコン層上に照射する、
ことで、この過程で樹脂基材の表面温が一度も500K(約227℃)を超えないことを特徴とする
フレキシブル基板の製造方法。
A step of forming a titanium layer on the resin substrate by a sputtering method,
Forming a buffer layer including a ZnS—SiO 2 film, a SiO x film or a SiN x film on the titanium layer by a sputtering method;
Forming a layer of a silicon oxide film (SiO x ) or a silicon nitride film (SiN x ) as an insulating layer on the buffer layer;
Forming an amorphous silicon layer on the silicon oxide film (SiO x ) or silicon nitride film (SiN x ) layer by a sputtering method;
A step of subjecting the amorphous silicon layer to a laser annealing treatment in a range in which the surface temperature of the amorphous silicon layer is 1600 K or higher and does not exceed 2000 K;
Have
The laser annealing treatment uses an excimer laser on a flexible substrate at a wavelength of 190 to 400 nm, a pulse width of 15 to 50 ns, a frequency of 1 to 2 kHz, 10 to 200 pulses, and an energy amount per unit area of 50 to 200 mJ/cm 2 . Irradiation on the formed amorphous silicon layer,
It is, method of manufacturing a flexible substrate, wherein the surface temperature of the resin substrate in this process does not exceed even once 500K (about 227 ° C.).
JP2019508140A 2017-03-31 2017-03-31 Flexible substrate manufacturing method Expired - Fee Related JP6718638B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/013720 WO2018179377A1 (en) 2017-03-31 2017-03-31 Manufacturing method for flexible substrate

Publications (2)

Publication Number Publication Date
JPWO2018179377A1 JPWO2018179377A1 (en) 2019-12-19
JP6718638B2 true JP6718638B2 (en) 2020-07-08

Family

ID=63674852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019508140A Expired - Fee Related JP6718638B2 (en) 2017-03-31 2017-03-31 Flexible substrate manufacturing method

Country Status (2)

Country Link
JP (1) JP6718638B2 (en)
WO (1) WO2018179377A1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261015A (en) * 1997-12-17 2002-09-13 Matsushita Electric Ind Co Ltd Semiconductor thin film, method for manufacturing the same, manufacturing apparatus, semiconductor element, and method for manufacturing the same
JP2003257861A (en) * 2001-12-28 2003-09-12 Sharp Corp Semiconductor device and method of manufacturing the same
JP2004356151A (en) * 2003-05-27 2004-12-16 Matsushita Electric Ind Co Ltd Method for manufacturing semiconductor device
JP6010809B2 (en) * 2010-08-31 2016-10-19 国立大学法人 琉球大学 Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JPWO2018179377A1 (en) 2019-12-19
WO2018179377A1 (en) 2018-10-04

Similar Documents

Publication Publication Date Title
JP4627961B2 (en) Method for manufacturing semiconductor device
JPH07118443B2 (en) Manufacturing method of semiconductor device
JP2005303299A (en) Electronic device and manufacturing method thereof
JP2006060185A (en) Thin film transistor manufacturing method
US6645837B2 (en) Method of manufacturing semiconductor device
US20060060848A1 (en) Semiconductor device and method of fabricating a ltps film
US20050085099A1 (en) Method of manufacturing a semiconductor device and a process of a thin film transistor
US6806169B2 (en) Semiconductor device manufacturing method
CN1329966C (en) Method for producing thin film transistor
KR100696200B1 (en) Active Drive Display and Manufacturing Method Thereof
JPH11261075A5 (en)
JP6718638B2 (en) Flexible substrate manufacturing method
JP3932445B2 (en) Manufacturing method of semiconductor device
JP2010177325A (en) Method for manufacturing thin film transistor
CN101803031A (en) Semiconductor device manufacturing method and semiconductor device
JP4239744B2 (en) Thin film transistor manufacturing method
JP4579054B2 (en) Thin film transistor mounted panel and method for manufacturing the same
JP2725669B2 (en) Semiconductor device manufacturing method
JP2531383B2 (en) Thin film transistor manufacturing method
JP4689155B2 (en) Method for manufacturing semiconductor device
JP2010186967A (en) Thin-film transistor and method of manufacturing same
KR20030091644A (en) poly silicon thin film transistor and fabrication method of the same
JP4552407B2 (en) Thin film transistor
JP3192807B2 (en) Method for manufacturing thin film transistor
TWI239041B (en) Manufacturing method of low-temperature poly-silicon device

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A5211

Effective date: 20190926

A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A801

Effective date: 20190926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190930

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190930

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190930

A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A80

Effective date: 20191001

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20191105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200608

R150 Certificate of patent or registration of utility model

Ref document number: 6718638

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees