JP6723754B2 - Electronics - Google Patents
Electronics Download PDFInfo
- Publication number
- JP6723754B2 JP6723754B2 JP2016022100A JP2016022100A JP6723754B2 JP 6723754 B2 JP6723754 B2 JP 6723754B2 JP 2016022100 A JP2016022100 A JP 2016022100A JP 2016022100 A JP2016022100 A JP 2016022100A JP 6723754 B2 JP6723754 B2 JP 6723754B2
- Authority
- JP
- Japan
- Prior art keywords
- recess
- signal wiring
- signal
- electronic device
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明は、導電性部材に固定されたプリント回路板を有する電子機器に関する。 The present invention relates to an electronic device having a printed circuit board fixed to a conductive member.
複写機等の大型の電子機器は、剛性を保つための導電性部材（筐体）、機器制御を行うためのＣＰＵ等の半導体装置がプリント配線板上に実装されたプリント回路板、プリント回路板間を信号伝送するためのケーブル等で構成されている（特許文献１参照）。 A large electronic device such as a copying machine is provided with a conductive member (housing) for maintaining rigidity, a printed circuit board on which a semiconductor device such as a CPU for controlling the device is mounted on a printed wiring board, a printed circuit board. It is composed of a cable or the like for transmitting signals between the two (see Patent Document 1).
特許文献１では、プリント回路板は、導電性の筐体に導電性のスペーサを利用して導電接続されて固定されている。プリント回路板は、導電性の筐体の平板部へ固定され、プリント回路板の位置固定及び剛性確保、プリント回路板のグラウンド電位安定、プリント回路板で発生する電磁波ノイズの抑制並びに外部ノイズのプリント回路板への影響抑制のために行われる。 In Patent Document 1, the printed circuit board is conductively connected and fixed to a conductive housing by using a conductive spacer. The printed circuit board is fixed to the flat plate part of the conductive case, and the printed circuit board is fixed in position and the rigidity is secured, the ground potential of the printed circuit board is stabilized, the electromagnetic noise generated in the printed circuit board is suppressed, and the external noise is printed. This is done to suppress the influence on the circuit board.
しかしながら、プリント回路板と導電性部材とを対向させた特許文献１の構造では、プリント回路板と導電性部材との間に発生する電磁波の共振により、ある特定周波数において強い電磁波ノイズを放射する問題があった。 However, in the structure of Patent Document 1 in which the printed circuit board and the conductive member are opposed to each other, resonance of electromagnetic waves generated between the printed circuit board and the conductive member causes a problem of emitting strong electromagnetic noise at a specific frequency. was there.
そこで、本発明は、プリント回路板と導電性部材との間の共振で発生する電磁波ノイズの放射を低減することを目的とする。 Therefore, an object of the present invention is to reduce the emission of electromagnetic wave noise generated by resonance between the printed circuit board and the conductive member.
本発明の電子機器は、導電性部材と、互いに間隔を空けて配置された複数の接続部材と、前記導電性部材と間隔を空けて配置され、前記導電性部材に前記複数の接続部材を介して固定されたプリント回路板と、を備え、前記プリント回路板は、第１半導体装置と第２半導体装置とを接続する信号配線が形成されたプリント配線板を有し、前記プリント配線板は、前記導電性部材と対向する面を有し、前記信号配線は、前記面に形成された信号配線パターンを有し、前記導電性部材は、平板部と、前記信号配線パターンに対向する凹部を有する凹部形成部と、を備え、前記凹部は、前記平板部よりも前記プリント配線板から遠ざかる方向に凹んでいることを特徴とする。 The electronic device of the present invention is a conductive member, a plurality of connecting members spaced apart from each other , the conductive member is arranged spaced apart, through the plurality of connecting members to the conductive member. And a fixed printed circuit board, the printed circuit board having a printed wiring board on which a signal wiring connecting the first semiconductor device and the second semiconductor device is formed . The signal wiring has a signal wiring pattern formed on the surface , the conductive member has a surface facing the conductive member, and the conductive member has a flat plate portion and a recess facing the signal wiring pattern. comprising a recess forming portion, wherein the recess is characterized by being Nde concave in a direction away from the printed circuit board than said plate.
本発明によれば、プリント回路板と導電性部材との間の共振で発生する電磁波ノイズの放射を低減することができる。 According to the present invention, it is possible to reduce the emission of electromagnetic noise generated by resonance between the printed circuit board and the conductive member.
以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。 Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings.
［第１実施形態］
図１（ａ）は、第１実施形態に係る電子機器の一部を示す斜視図である。図１（ｂ）は、第１実施形態に係る電子機器の一部を示す断面図である。電子機器１００は、例えば、複写機等の画像形成装置であり、図１（ａ）および図１（ｂ）には、画像形成装置の制御部およびその近傍を図示している。
[First Embodiment]
FIG. 1A is a perspective view showing a part of the electronic device according to the first embodiment. FIG. 1B is a cross-sectional view showing a part of the electronic device according to the first embodiment. The
電子機器１００は、導電性部材である金属製の筐体２００と、筐体２００に間隔をあけて対向して配置され、筐体２００に導電性（金属製）の接続部材であるスペーサ（立ち上げ部）２５０で固定されたプリント回路板３００と、を備えている。具体的には、筐体２００は、平板状の部材である平板部２０１を有し、平板部２０１にプリント回路板３００が固定されている。プリント回路板３００には、不図示の他のプリント回路板にケーブルで接続されおり、プリント回路板間でケーブルを介してデジタル信号の送受信を行う。第１実施形態では、スペーサ２５０は、筐体２００（平板部２０１）と一体に取り付けられている。
The
筐体２００は、プリント回路板３００の位置固定及び剛性確保、プリント回路板３００のグラウンド電位安定、プリント回路板３００で発生する電磁波ノイズの抑制並びに外部ノイズのプリント回路板３００への影響抑制のために機器内部に配置されている。
The
プリント回路板３００は、プリント配線板３０１と、プリント配線板３０１に実装された第１半導体装置である半導体装置（ＩＣ）３５１と、プリント配線板３０１に実装された第２半導体装置である半導体装置（ＩＣ）３５２と、を有する。半導体装置３５１は、半導体装置３５２にデジタル信号を送信し、半導体装置３５２は、半導体装置３５１から送信されたデジタル信号を受信して動作する。
The printed
プリント配線板３０１は、一対の表層３１１，３１２を有する２層以上のプリント配線板である。半導体装置３５１，３５２は、プリント配線板３０１の一方の表層３１１に実装されている。表層３１１は、筐体２００（平板部２０１）に対向する（固定される）側の表層である。
The printed
プリント配線板３０１には、半導体装置３５１の信号端子（出力端子）と半導体装置３５２の信号端子（入力端子）とを接続する、デジタル信号の伝送路となる信号配線３２０Ｓが形成されている。
The printed
半導体装置３５１は、デジタル信号、具体的にはクロック信号を信号配線３２０Ｓに出力する出力回路を有し、半導体装置３５２は、半導体装置３５１が信号配線３２０Ｓに出力した信号を入力する入力回路を有する。
The
表層３１１には、信号配線３２０Ｓを構成する信号配線パターン３２１Ｓと、グラウンド配線を構成するグラウンドパターン３２１Ｇとが形成されている。なお、図示は省略するが、表層３１１には、電源配線を構成する電源配線パターンが形成されている。
On the
第１実施形態では、信号配線３２０Ｓの全てが表層３１１に形成された信号配線パターン３２１Ｓである。そして、信号配線パターン３２１Ｓは、直線状に延びて形成されている。
In the first embodiment, the
ここで、プリント配線板３０１の面（表層）３１１の接線方向であって信号配線パターン３２１Ｓの延びる配線方向（と平行な方向）をＸ方向とする。プリント配線板３０１の面３１１の接線方向であってＸ方向と直交する方向をＹ方向とする。プリント配線板３０１の面３１１の法線方向をＺ方向とする。
Here, the tangential direction of the surface (surface layer) 311 of the printed
プリント配線板３０１の四隅は、導電性のビス２５１でスペーサ２５０に固定されている。具体的には、プリント配線板３０１に形成された貫通孔３６０とスペーサ２５０に形成されたビス穴２６０とを一致させてビス２５１で固定されている。
The four corners of the printed
プリント配線板３０１の表層３１１の少なくとも四隅には、グラウンドパターン３２１Ｇが形成されており、グラウンドパターン３２１Ｇと筐体２００とがスペーサ２５０で電気的に接続されている。つまり、プリント回路板３００は、スペーサ２５０により筐体２００に接地されている。
A
ここで、比較例の電子機器について説明する。図９（ａ）は、比較例の電子機器の一部を示す斜視図である。図９（ｂ）は、比較例の電子機器の一部を示す断面図である。 Here, an electronic device of a comparative example will be described. FIG. 9A is a perspective view showing a part of an electronic device of a comparative example. FIG. 9B is a cross-sectional view showing a part of the electronic device of the comparative example.
比較例の電子機器１００Ｘは、第１実施形態の電子機器１００と筐体の構造が異なる。それ以外の構成は、第１実施形態と同様である。導電性の筐体２００Ｘは、平板状の部材である平板部２０１Ｘで構成されている。平板部２０１Ｘには、プリント回路板３００がスペーサ２５０を介して固定されている。
The
平板部２０１Ｘとプリント配線板３０１の表層３１１にあるグラウンドパターン３２１Ｇは、その対向構造により共振が発生する。この対向構造に電磁波ノイズが供給されると、その共振周波数で強い電磁波ノイズが放射される。
Resonance occurs between the
特に、信号配線パターン３２１Ｓをクロック信号が伝送される場合、クロック信号の高調波成分が信号配線パターン３２１Ｓの近傍の対向した平板部２０１Ｘの部分に、図９（ｂ）の矢印で示すような電磁界結合を起こす。その結果、クロック信号の高調波成分が、平板部２０１Ｘを伝搬して拡がっていくことにより、平板部２０１Ｘとプリント配線板３０１との対向構造に供給される。そして、クロック信号の高調波成分と、その対向構造の共振周波数が重なった周波数において、強い電磁波ノイズが放射される。
In particular, when a clock signal is transmitted through the
そこで、第１実施形態では、筐体２００は、平板部２０１に配置され、信号配線パターン３２１Ｓに対向する、平板部２０１よりもプリント配線板３０１から遠ざかる方向に凹む凹部２０２が形成された凹部形成部２１０を有する。この凹部２０２は、プリント配線板３０１の表層（表面）３１１に対向する側の面２１１に形成されていることになる。
Therefore, in the first embodiment, the
第１実施形態では凹部形成部２１０には１つの凹部２０２が形成されているが、互いに間隔をあけて複数の凹部が形成されていてもよい。凹部形成部２１０は、Ｚ方向から見て、すべての凹部２０２を含む最小面積の凸多角形であり、第１実施形態では、凹部２０２が１つであるため、凹部２０２と凹部形成部２１０とは同じ大きさである。
In the first embodiment, one
プリント配線板３０１の四隅は、平板部２０１にスペーサ２５０を介して固定されている。凹部２０２（凹部形成部２１０）は、プリント配線板３０１の面３１１の法線方向（Ｚ方向）から見て、信号配線パターン３２１Ｓの一部または全部、好ましくは全部を包含する大きさである。
The four corners of the printed
プリント回路板３００の信号配線パターン３２１Ｓからはクロック信号の高調波成分の電磁波ノイズが放射されるが、筐体２００の凹部２０２により、筐体２００への電磁界結合は、凹部２０２のない比較例の場合と比較して小さくなる。
Although the electromagnetic wave noise of the harmonic component of the clock signal is radiated from the
そのため、クロック信号の高調波成分が平板部２０１を伝搬して拡がっていく量が減少し、プリント配線板３０１と筐体２００との間で生じる共振による電磁波ノイズの放射が低減する。このように、筐体２００に凹部２０２を設けたことにより、プリント配線板３０１と筐体２００との均一な対向構造が崩され、共振が抑制され、その結果、共振周波数における電磁波ノイズの放射量が低減する。
Therefore, the amount by which the harmonic component of the clock signal propagates and spreads in the
つまり、信号配線パターン３２１Ｓから放射される電磁波ノイズの総エネルギーが低減するものではないが、プリント回路板３００と筐体２００との間の共振で発生する電磁波ノイズの電界強度のピークを低減することができる。したがって、共振による電磁波ノイズの放射を低減することができ、電磁波ノイズが他の電子機器に及ぼす影響を低減することができる。
That is, although the total energy of the electromagnetic wave noise radiated from the
また、放射される電磁波ノイズの電界強度のピークが低減するので、シールドボックスでプリント回路板３００を覆う必要がなくなる。そして、シールドボックスがない分、プリント回路板３００（プリント配線板３０１）に接続するケーブルの引き回しが容易となる。また、組立も容易になる。
Moreover, since the peak of the electric field intensity of the radiated electromagnetic noise is reduced, it is not necessary to cover the printed
なお、第１実施形態では、信号配線パターン３２１Ｓが直線状である場合について説明したが、屈曲部を持った信号配線パターンであってもよい。その場合、凹部は信号配線パターンの屈曲した形状を投影した形状であってもよい。
In the first embodiment, the case where the
また、第１実施形態では、信号配線３２０Ｓを伝搬するデジタル信号がクロック信号である場合について説明したが、これに限定するものではない。クロック信号の場合、電磁波ノイズの電界強度のピークを効果的に低減できるが、クロック信号以外のデジタル信号、例えば制御信号やデータ信号等のデジタル信号であっても、電磁波ノイズの電界強度のピークを低減することができる。
Further, although the case where the digital signal propagating through the
（実施例１）
上記した作用効果を確認するために、プリント回路板３００と筐体２００との対向構造で発生する、距離３［ｍ］の位置における電界強度の電磁界シミュレーション計算を行った結果を示す。
(Example 1)
In order to confirm the above-described effects, the results of an electromagnetic field simulation calculation of the electric field strength occurring at the position of the distance 3 [m] generated in the facing structure of the printed
電磁界シミュレーションはＣＳＴ社のＭＷ−ＳＴＵＤＩＯを使用した。平板部２０１は、横（Ｘ方向）３１０［ｍｍ］、縦（Ｙ方向）２３０［ｍｍ］の導電性平板とした。平板部２０１の下に横３００［ｍｍ］、縦２１０［ｍｍ］のプリント配線板３０１が配置されている構成とした。接地用の導電性のスペーサ２５０の高さは、５［ｍｍ］とした。デジタル信号の伝送線路である信号配線パターン３２１Ｓは、表層３１１の中央に配置され、長さ４０［ｍｍ］、幅０．２［ｍｍ］とした。
The electromagnetic field simulation used MW-STUDIO of CST. The
ノイズ源は、デジタル信号を出力する半導体装置３５１の代わりに、１［Ｖ］のガウシアンパルスを設定し、デジタル信号を入力する半導体装置３５２の代わりに、１［ＭΩ］の抵抗を設定した。凹部２０２は、Ｚ方向から見て、長方形状に形成されているものとした。
As the noise source, a Gaussian pulse of 1 [V] is set instead of the
凹部２０２のサイズは、Ｙ方向の長さをＬ１、Ｘ方向の長さをＬ２、Ｚ方向の深さ（長さ）をＬ３としたときに、Ｌ１＝４０［ｍｍ］、Ｌ２＝６０［ｍｍ］、Ｌ３＝３［ｍｍ］に設定した。
The size of the
図２は、実施例１と比較例の電界強度のシミュレーション結果を示すグラフである。図２に示すグラフは、プリント回路板３００から距離３［ｍ］離れた位置における電界強度のシミュレーション結果である。横軸に周波数、縦軸に電界強度を示す。なお、比較例では、凹部がない以外実施例１と同じ構成としてシミュレーションした。
FIG. 2 is a graph showing simulation results of electric field strengths of Example 1 and Comparative Example. The graph shown in FIG. 2 is a simulation result of the electric field strength at a position 3 [m] away from the printed
計算（シミュレーション）結果から、図２に示すように、周波数３３０［ＭＨｚ］と６９０［ＭＨｚ］に電界強度のピークがある。これがプリント回路板３００（プリント配線板３０１）と筐体２００との対向構造における共振による電界強度ピークである。図２より、比較例（凹部なし）よりも実施例１（凹部あり）のほうが、３３０［ＭＨｚ］において、電界強度のピークが低く電磁波ノイズの放射量が低減されていることがわかる。
From the calculation (simulation) result, as shown in FIG. 2, there are peaks of electric field intensity at frequencies 330 [MHz] and 690 [MHz]. This is the electric field strength peak due to resonance in the structure in which the printed circuit board 300 (printed wiring board 301) and the
次に、凹部２０２のサイズに依存する電磁波ノイズの放射量の低減効果を確認するため、凹部２０２のＹ方向の長さＬ１と、Ｘ方向の長さＬ２と、Ｚ方向の長さ（深さ）Ｌ３をそれぞれ変えた場合の計算（シミュレーション）結果を示す。図２中、実線が実施例１（凹部あり）のシミュレーション結果、破線が比較例（凹部なし）のシミュレーション結果である。
Next, in order to confirm the effect of reducing the amount of electromagnetic noise radiation depending on the size of the
まず、凹部２０２の長さＬ１を変えて計算した結果を図３（ａ）に示す。図３（ａ）は、実施例１において凹部２０２の長さＬ１を変えた場合の電磁波ノイズの電界強度のシミュレーション結果を示すグラフである。図３（ａ）に示すグラフは、ノイズ源の基本周波数に近く、問題になりやすい低い周波数である３３０［ＭＨｚ］付近の電界強度のピーク値を比較したものである。
First, FIG. 3A shows the result of calculation performed by changing the length L1 of the
信号配線パターン３２１Ｓの幅を０．２［ｍｍ］、プリント配線板３０１の面（表層）３１１と平板部２０１との距離Ｌ４を５［ｍｍ］とした。信号配線パターン３２１Ｓの幅は、距離Ｌ４に対して１／２５以下と小さい。そのため、信号配線幅の０．２［ｍｍ］を加えずに、プリント配線板３０１と筐体２００の平板部２０１との距離Ｌ４（５［ｍｍ］）の偶数倍でＬ１の長さを変化させた。長さＬ２は６０［ｍｍ］、長さＬ３は３［ｍｍ］に固定した。また、凹部２０２は、信号配線パターン３２１Ｓの中央に対向する位置を中心に、＋Ｙ方向および−Ｙ方向に長さを可変した。
The width of the
距離Ｌ４（５［ｍｍ］）に対して長さＬ１が２倍の１０［ｍｍ］では、約３［ｄＢ］のノイズ低減効果があった。更に凹部２０２の長さＬ１を長くして、長さＬ１が距離Ｌ４（５［ｍｍ］）に対して１２倍となる６０［ｍｍ］でノイズ低減効果が最も高く、約１８［ｄＢ］の低減効果があった。そして、長さＬ１が距離Ｌ４（５［ｍｍ］）に対して２２倍となる１１０［ｍｍ］まで３［ｄＢ］以上の低減効果が確認された。
When the length L1 was doubled to the distance L4 (5 [mm]) at 10 [mm], there was a noise reduction effect of about 3 [dB]. Furthermore, the length L1 of the
そのため、３［ｄＢ］以上のノイズ低減効果を考慮すると、凹部２０２は、Ｙ方向の長さＬ１が、プリント配線板３０１と平板部２０１との距離Ｌ４の２倍以上２２倍以下の長さに、信号配線パターン３２１Ｓの配線幅を加えた長さを有するのが好ましい。
Therefore, in consideration of the noise reduction effect of 3 [dB] or more, the
次に、凹部２０２の長さＬ２を変えて計算した結果を図３（ｂ）に示す。図３（ｂ）は、実施例１において凹部２０２の長さＬ２を変えた場合の電磁波ノイズの電界強度のシミュレーション結果を示すグラフである。図３（ｂ）に示すグラフは、ノイズ源の基本周波数に近く、問題になりやすい低い周波数である３３０［ＭＨｚ］付近の電界強度のピーク値を比較したものである。長さＬ１は４０［ｍｍ］、長さＬ３は３［ｍｍ］に固定した。また、凹部２０２は、信号配線パターン３２１Ｓの中央に対向する位置を中心に、半導体装置３５１，３５２に向う−Ｘ方向および＋Ｘ方向に長さを可変した。
Next, FIG. 3B shows the result of calculation with the length L2 of the
信号配線パターン３２１Ｓの長さ４０［ｍｍ］に対して、凹部２０２の長さＬ２が０．２５倍の１０［ｍｍ］では、約１［ｄＢ］の低減効果があり、０．５倍の２０［ｍｍ］では、約３［ｄＢ］の低減効果があった。
When the length L2 of the
更に凹部２０２の長さＬ２を長くして、長さＬ２が信号配線長の４０［ｍｍ］に対して２．２５倍となる９０［ｍｍ］で最もノイズ低減効果が高く、約１９［ｄＢ］の低減効果があった。そして、長さＬ２が信号配線長の４．７５倍となる１９０［ｍｍ］まで３［ｄＢ］以上の抑制効果が確認された。
Furthermore, the length L2 of the
そのため、３［ｄＢ］以上のノイズ低減効果を考慮すると、凹部２０２は、Ｘ方向の長さが、信号配線パターン３２１ＳのＸ方向の長さの０．５倍以上４．７５倍以下であることが好ましい。
Therefore, in consideration of the noise reduction effect of 3 [dB] or more, the
すなわち、長さＬ２が信号配線パターン３２１ＳのＸ方向の長さの１倍よりも長い場合には、凹部２０２（凹部形成部２１０）は、Ｚ方向から見て、信号配線パターン３２１Ｓの全てを包含している。また、長さＬ２が信号配線パターン３２１ＳのＸ方向の長さの１倍よりも長い場合には、凹部２０２（凹部形成部２１０）は、Ｚ方向から見て、半導体装置３５１の一部または全部を包含している。そして、長さＬ２が信号配線パターン３２１ＳのＸ方向の長さの２．２５倍のときは、凹部２０２（凹部形成部２１０）は、Ｚ方向から見て、半導体装置３５１の全部を包含している。
That is, when the length L2 is longer than one time the length of the
このように、凹部２０２が、Ｚ方向から見て、電磁波ノイズの放射源となる信号配線パターン３２１Ｓの全てを包含することで、共振による電磁波ノイズの放射量を効果的に低減することができる。さらに、凹部２０２が、Ｚ方向から見て、半導体装置３５１の一部または全部（好ましくは全部）を包含することで、より効果的に共振による電磁波ノイズの放射量を低減することができる。
In this way, the
さらに、実施例１では、受信側である半導体装置３５２においても、凹部２０２（凹部形成部２１０）が、Ｚ方向から見て、半導体装置３５２の一部または全部を包含するようにしている。これにより、さらに効果的に共振による電磁波ノイズの放射量を低減することができる。
Further, in the first embodiment, also in the
次に、凹部２０２の長さＬ３を変えて計算した結果を図３（ｃ）に示す。図３（ｃ）は、実施例１において凹部２０２の長さＬ３を変えた場合の電磁波ノイズの電界強度のシミュレーション結果を示すグラフである。図３（ｃ）に示すグラフは、ノイズ源の基本周波数に近く、問題になりやすい低い周波数である３３０［ＭＨｚ］付近の電界強度のピーク値を比較したものである。長さＬ１は４０［ｍｍ］、長さＬ２は６０［ｍｍ］に固定した。
Next, FIG. 3(c) shows the result of calculation by changing the length L3 of the
プリント配線板３０１と筐体２００の平板部２０１との距離Ｌ４（５［ｍｍ］）に対して凹部２０２の長さＬ３が０．２倍の１［ｍｍ］では、約４［ｄＢ］のノイズ低減効果がある。
When the length L3 of the
更に凹部２０２の深さ（長さ）Ｌ３を深く（長く）して、深さＬ３が距離Ｌ４（５［ｍｍ］）に対して１．６倍となる８［ｍｍ］で最もノイズ低減効果が高く、約２３［ｄＢ］の低減効果があった。また、それ以上、深さＬ３を深くしてもノイズ低減効果はほとんど変化しなかった。そのため、筐体２００のサイズおよび３［ｄＢ］以上のノイズ抑制効果を考慮すると、凹部２０２の深さＬ３が距離Ｌ４の０．２倍以上１．６倍以下であることが好ましい。
Further, the depth (length) L3 of the
［第２実施形態］
次に、第２実施形態に係る電子機器について説明する。図４（ａ）は、第２実施形態に係る電子機器の一部を示す平面図である。図４（ｂ）は、第２実施形態に係る電子機器の一部を示す断面図である。第２実施形態では、導電性部材である筐体２００Ａの構成が、第１実施形態で説明した筐体２００と異なる。それ以外の構成は第１実施形態と同様である。なお、第２実施形態において、第１実施形態と同様の構成については説明を省略する。
[Second Embodiment]
Next, an electronic device according to the second embodiment will be described. FIG. 4A is a plan view showing a part of the electronic device according to the second embodiment. FIG. 4B is a sectional view showing a part of the electronic device according to the second embodiment. In the second embodiment, the configuration of the
電子機器１００Ａは、導電性部材である金属製の筐体２００Ａと、筐体２００Ａに間隔をあけて対向して配置され、筐体２００Ａにスペーサ２５０で固定されたプリント回路板３００と、を備えている。具体的には、筐体２００Ａは、平板状の部材である平板部２０１Ａを有し、平板部２０１Ａにプリント回路板３００が固定されている。
The
筐体２００Ａは、信号配線パターン３２１Ｓに対向する、平板部２０１Ａよりもプリント配線板３０１から遠ざかる方向に凹む凹部２０２が形成された凹部形成部２１０を有する。
The
第２実施形態においても凹部形成部２１０には１つの凹部２０２が形成されているが、互いに間隔をあけて複数の凹部が形成されていてもよい。凹部形成部２１０は、Ｚ方向から見て、すべての凹部２０２を含む最小面積の凸多角形であり、第２実施形態では、凹部２０２が１つであるため、凹部２０２と凹部形成部２１０とは同じ大きさである。
In the second embodiment as well, one
平板部２０１Ａには、凹部２０２（凹部形成部２１０）の周りにスリット２０３が形成されている。スリット２０３は１つでもよいが、第２実施形態では平板部２０１Ａに複数のスリット２０３が形成されている。そして、平板部２０１Ａと凹部２０２とは、接続部２０４により部分的に接続された構造となっている。この構造により、信号配線パターン３２１Ｓと平板部２０１Ａとの信号の高調波成分の電磁界結合を抑制することができる。さらにスリット２０３により、凹部２０２から平板部２０１Ａへのノイズの伝搬を抑制することができ、平板部２０１Ａからのノイズの放射を抑制することができる。
A
なお、第２実施形態では、信号配線パターン３２１Ｓが直線状である場合について説明したが、屈曲部を持った信号配線パターンであってもよい。その場合、凹部は信号配線パターンの屈曲した形状を投影した形状であってもよい。
In the second embodiment, the case where the
また、第２実施形態では、信号配線３２０Ｓを伝搬するデジタル信号がクロック信号である場合について説明したが、これに限定するものではない。クロック信号の場合、電磁波ノイズの電界強度のピークを効果的に低減できるが、クロック信号以外のデジタル信号、例えば制御信号やデータ信号等のデジタル信号であっても、電磁波ノイズの電界強度のピークを低減することができる。
Further, in the second embodiment, the case where the digital signal propagating through the
（実施例２）
上記した作用効果を確認するために、プリント回路板３００と筐体２００Ａとの対向構造で発生する、距離３［ｍ］の位置における電界強度の電磁界シミュレーション計算を行った結果を示す。
(Example 2)
In order to confirm the action and effect described above, the result of electromagnetic field simulation calculation of the electric field strength generated at the position where the distance is 3 [m] generated in the opposing structure of the printed
電磁界シミュレーションはＣＳＴ社のＭＷ−ＳＴＵＤＩＯを使用した。平板部２０１Ａは、横３１０［ｍｍ］、縦２３０［ｍｍ］の導電性平板とした。平板部２０１Ａの下に横３００［ｍｍ］、縦２１０［ｍｍ］のプリント配線板３０１が配置されている構成とした。接地用の導電性のスペーサ２５０の高さは、５［ｍｍ］とした。デジタル信号の伝送線路である信号配線パターン３２１Ｓは、表層３１１の中央に配置され、長さ４０［ｍｍ］、幅０．２［ｍｍ］とした。
The electromagnetic field simulation used MW-STUDIO of CST. The
ノイズ源は、デジタル信号を出力する半導体装置３５１の代わりに、１［Ｖ］のガウシアンパルスを設定し、デジタル信号を入力する半導体装置３５２の代わりに、１［ＭΩ］の抵抗を設定した。凹部２０２は、Ｚ方向から見て、長方形状に形成されているものとした。
As the noise source, a Gaussian pulse of 1 [V] is set instead of the
凹部２０２のサイズは、Ｙ方向の長さをＬ１、Ｘ方向の長さをＬ２、Ｚ方向の深さ（長さ）をＬ３としたときに、Ｌ１＝４０［ｍｍ］、Ｌ２＝６０［ｍｍ］、Ｌ３＝３［ｍｍ］に設定した。
The size of the
平板部２０１Ａには、凹部２０２の周縁部分に、間隙２［ｍｍ］のスリット２０３が形成されている。凹部２０２の２つ短辺それぞれの中央位置と、２つの長辺それぞれの中央位置において、２［ｍｍ］幅で平板部２０１Ａと凹部２０２とが接続部２０４で接続されている。
In the
図５は、実施例２と比較例の電界強度のシミュレーション結果を示すグラフである。図５に示すグラフは、プリント回路板３００から距離３［ｍ］離れた位置における電界強度のシミュレーション結果である。横軸に周波数、縦軸に電界強度を示す。図５中、実線が実施例２（凹部及びスリットあり）のシミュレーション結果、破線が比較例（凹部及びスリットなし）のシミュレーション結果である。
FIG. 5 is a graph showing the simulation results of the electric field strengths of Example 2 and Comparative Example. The graph shown in FIG. 5 is a simulation result of the electric field strength at a position 3 [m] away from the printed
計算（シミュレーション）結果から、図５に示すように、周波数３３０［ＭＨｚ］と６９０［ＭＨｚ］に電界強度のピークがある。これがプリント回路板３００（プリント配線板３０１）と筐体２００Ａとの対向構造における共振による電界強度ピークである。図５より、比較例（凹部及びスリットなし）よりも実施例２（凹部及びスリットあり）のほうが、３３０［ＭＨｚ］において、電界強度のピークが低く電磁波ノイズの放射量が低減されていることがわかる。
From the calculation (simulation) result, as shown in FIG. 5, there are peaks of electric field intensity at frequencies 330 [MHz] and 690 [MHz]. This is the electric field strength peak due to resonance in the opposing structure of the printed circuit board 300 (printed wiring board 301) and the
実施例２（第２実施形態）によれば、筐体２００Ａに凹部２０２とスリット２０３とを形成することにより、対向構造の共振による電磁波ノイズの放射をさらに低減することが可能となる。
According to the second embodiment (second embodiment), by forming the
（実施例３）
実施例２では、半導体装置３５１の代わりに、ノイズ源としてガウシアンパルスを設定した場合についてシミュレーションした。実施例３では、半導体装置３５１がクロック信号を出力した場合についてシミュレーションした結果を示す。
(Example 3)
In the second embodiment, a simulation is performed in which a Gaussian pulse is set as a noise source instead of the
ここで、クロック信号について説明する。図６（ａ）は、クロック信号の波形図、図６（ｂ）は、クロック信号の周波数スペクトラムを示すグラフである。 Here, the clock signal will be described. FIG. 6A is a waveform diagram of the clock signal, and FIG. 6B is a graph showing the frequency spectrum of the clock signal.
クロック信号は台形波である。クロック信号の振幅をＡ、周期をＴ、立ち上がり時間をｔｒ、パルス幅をτとしたとき、その周波数スペクトラムとの関係は図６（ａ）および図６（ｂ）のようになる。 The clock signal is a trapezoidal wave. When the amplitude of the clock signal is A, the period is T, the rising time is tr, and the pulse width is τ, the relationship with the frequency spectrum is as shown in FIGS. 6(a) and 6(b).
ここで、プリント回路板３００（プリント配線板３０１）と筐体２００Ａとの対向構造による最も低次の共振周波数をｆｒとする。ノイズ源から出力されるクロック信号の高調波成分が十分に低減していない領域に共振周波数ｆｒがあると、共振による電磁波ノイズが大きくなるリスクが高く、信号配線パターン３２１Ｓから筐体２００Ａへの電磁界結合を抑制する必要がある。
Here, the lowest resonance frequency due to the opposing structure of the printed circuit board 300 (printed wiring board 301) and the
そこで、クロック信号における周波数スペクトラムの−４０［ｄＢ／ｄｅｃ］の特性領域で２０［ｄＢ］低減する周波数よりも共振周波数ｆｒが低い場合、信号配線パターン３２１Ｓと対向する筐体２００Ａの領域に凹部２０２及びスリット２０３を形成する。その条件は、クロック信号の立ち上がり時間ｔｒが、ｔｒ＜３／（π×ｆｒ）の関係にある場合となる。
Therefore, when the resonance frequency fr is lower than the frequency that reduces 20 [dB] in the characteristic region of -40 [dB/dec] of the frequency spectrum of the clock signal, the
ノイズ低減の作用効果を確認するために、プリント回路板３００と筐体２００Ａとの対向構造で発生する、距離３［ｍ］の位置における電界強度の電磁界シミュレーション計算を行った結果を示す。
In order to confirm the effect of noise reduction, the result of an electromagnetic field simulation calculation of the electric field strength generated at the position where the printed
電磁界シミュレーションはＣＳＴ社のＭＷ−ＳＴＵＤＩＯを使用した。平板部２０１Ａは、横３１０［ｍｍ］、縦２３０［ｍｍ］の導電性平板とした。平板部２０１Ａの下に横３００［ｍｍ］、縦２１０［ｍｍ］のプリント配線板３０１が配置されている構成とした。接地用の導電性のスペーサ２５０の高さは、５［ｍｍ］とした。デジタル信号の伝送線路である信号配線パターン３２１Ｓは、表層３１１の中央に配置され、長さ４０［ｍｍ］、幅０．２［ｍｍ］とした。
The electromagnetic field simulation used MW-STUDIO of CST. The
ここで、この形態の最も低次の共振周波数は３３０［ＭＨｚ］であり、ｔｒ＜３／（π×ｆｒ）の計算によると、ｔｒ＜２．９［ｎｓ］のクロック信号が対象の信号配線となる。 Here, the lowest resonance frequency of this form is 330 [MHz], and according to the calculation of tr<3/(π×fr), the clock signal of tr<2.9 [ns] is the target signal wiring. Becomes
デジタル信号を出力する半導体装置３５１は、振幅３．３［Ｖ］、周波数１０［ＭＨｚ］、立ち上り時間１［ｎｓ］の台形波のクロック信号を出力するものとした。デジタル信号を入力する半導体装置３５２は、１［ＭΩ］の抵抗値を有するものとした。凹部２０２は、Ｚ方向から見て、長方形状に形成されているものとした。
The
凹部２０２のサイズは、Ｙ方向の長さをＬ１、Ｘ方向の長さをＬ２、Ｚ方向の深さ（長さ）をＬ３としたときに、Ｌ１＝４０［ｍｍ］、Ｌ２＝６０［ｍｍ］、Ｌ３＝３［ｍｍ］に設定した。
The size of the
平板部２０１Ａには、凹部２０２の周縁部分に、間隙２［ｍｍ］のスリット２０３が形成されている。凹部２０２の２つ短辺それぞれの中央位置と、２つの長辺それぞれの中央位置において、２［ｍｍ］幅で平板部２０１Ａと凹部２０２とが接続部２０４で接続されている。
In the
図７は、実施例３と比較例の電界強度のシミュレーション結果を示すグラフである。図７に示すグラフは、プリント回路板３００から距離３［ｍ］離れた位置における電界強度のシミュレーション結果である。横軸に周波数、縦軸に電界強度を示す。図７中、実線が実施例３（凹部及びスリットあり）のシミュレーション結果、破線が比較例（凹部及びスリットなし）のシミュレーション結果である。
FIG. 7 is a graph showing simulation results of electric field strengths of Example 3 and Comparative Example. The graph shown in FIG. 7 is a simulation result of the electric field strength at a position 3 [m] away from the printed
計算（シミュレーション）結果から、図７に示すように、周波数３３０［ＭＨｚ］と６９０［ＭＨｚ］に電界強度のピークがある。これがプリント回路板３００（プリント配線板３０１）と筐体２００Ａとの対向構造における共振による電界強度ピークである。
From the calculation (simulation) result, as shown in FIG. 7, there are peaks of electric field intensity at frequencies 330 [MHz] and 690 [MHz]. This is the electric field strength peak due to resonance in the opposing structure of the printed circuit board 300 (printed wiring board 301) and the
低次の共振周波数３３０［ＭＨｚ］において、立ち上がり時間の速いクロック信号（１０［ＭＨｚ］以上のクロック信号）が伝搬する信号配線パターン３２１Ｓに対して凹部２０２を適用することにより、クロック信号の高調波の電磁波ノイズ放射を低減できる。更に、高次の共振周波数６９０［ＭＨｚ］に対しても、電磁波ノイズを低減できる。
By applying the
クロック信号の周波数が１０［ＭＨｚ］以上である場合、電磁波ノイズを効果的に低減できるが、実用的にはクロック信号の周波数は１［ＧＨｚ］以下である。したがって、クロック信号の周波数が１０［ＭＨｚ］以上１［ＧＨｚ］以下であるのが好ましい。 When the frequency of the clock signal is 10 [MHz] or higher, electromagnetic wave noise can be effectively reduced, but the frequency of the clock signal is practically 1 [GHz] or lower. Therefore, it is preferable that the frequency of the clock signal is 10 [MHz] or more and 1 [GHz] or less.
［第３実施形態］
次に、第３実施形態に係る電子機器について説明する。図８は、第３実施形態に係る電子機器の一部を示す斜視図である。第３実施形態では、プリント回路板の構成が、第１実施形態で説明したプリント回路板３００と異なる。それ以外の構成は第１実施形態と同様である。なお、第３実施形態において、第１実施形態と同様の構成については説明を省略する。
[Third Embodiment]
Next, an electronic device according to the third embodiment will be described. FIG. 8 is a perspective view showing a part of the electronic device according to the third embodiment. In the third embodiment, the configuration of the printed circuit board is different from that of the printed
電子機器１００Ｂは、導電性部材である金属製の筐体２００と、筐体２００に間隔をあけて対向して配置され、筐体２００にスペーサ２５０で固定されたプリント回路板３００Ｂと、を備えている。
The
プリント回路板３００Ｂは、プリント配線板３０１Ｂと、プリント配線板３０１Ｂに実装された第１半導体装置である半導体装置（ＩＣ）３５１Ｂと、プリント配線板３０１Ｂに実装された第２半導体装置である半導体装置（ＩＣ）３５２Ｂと、を有する。
The printed
プリント配線板３０１Ｂは、一対の表層３１１Ｂ，３１２Ｂを有する２層以上のプリント配線板である。半導体装置３５１Ｂ，３５２Ｂは、プリント配線板３０１Ｂの一方の表層３１１Ｂに実装されている。表層３１１Ｂは、筐体２００に対向する（固定される）側の表層である。
The printed
プリント配線板３０１Ｂには、半導体装置３５１Ｂの信号端子（出力端子）と半導体装置３５２Ｂの信号端子（入力端子）とを接続する、デジタル信号の伝送路となる信号配線３２０Ｓが形成されている。また、プリント配線板３０１Ｂには、半導体装置３５１Ｂの別の信号端子と半導体装置３５２Ｂの別の信号端子とを接続する、デジタル信号の伝送路となる信号配線３２２Ｓが形成されている。つまり、プリント配線板３０１Ｂには、半導体装置３５１Ｂと半導体装置３５２Ｂとを接続する信号配線が複数形成されている。
The printed
半導体装置３５１Ｂは、デジタル信号、例えばクロック信号を信号配線３２０Ｓに出力する出力回路を有し、半導体装置３５２Ｂは、半導体装置３５１Ｂが信号配線３２０Ｓに出力した信号を入力する入力回路を有する。また、半導体装置３５１Ｂは、デジタル信号、例えば制御信号やデータ信号を信号配線３２２Ｓに出力する出力回路を有し、半導体装置３５２Ｂは、半導体装置３５１Ｂが信号配線３２２Ｓに出力した信号を入力する入力回路を有する。つまり、複数の信号配線のうち少なくとも１つの信号配線、第３実施形態では信号配線３２０Ｓをクロック信号が伝搬する。
The
表層３１１Ｂには、信号配線３２０Ｓを構成する信号配線パターン３２１Ｓと、信号配線３２２Ｓを構成する信号配線パターン３２３Ｓと、グラウンド配線を構成するグラウンドパターン３２１Ｇとが形成されている。なお、図示は省略するが、表層３１１Ｂには、電源配線を構成する電源配線パターンが形成されている。
A
第３実施形態では、信号配線３２０Ｓの全てが表層３１１Ｂに形成された信号配線パターン３２１Ｓであり、信号配線３２２Ｓの全てが表層３１１Ｂに形成された信号配線パターン３２３Ｓである。そして、信号配線パターン３２１Ｓ，３２３Ｓは、直線状に延びて形成されている。
In the third embodiment, all the
第３実施形態では、筐体２００は、平板状の部材である平板部２０１と、信号配線３２０Ｓ，３２２Ｓのうち少なくとも１つの信号配線の信号配線パターンに対向する凹部形成部２１０（凹部２０２）と、を有する。
In the third embodiment, the
具体的には、信号配線パターン３２１Ｓにはクロック信号が伝送されるので、凹部形成部２１０（凹部２０２）は、少なくとも信号配線パターン３２１Ｓに対向するように配置されている。第３実施形態では、凹部形成部２１０（凹部２０２）は、信号配線パターン３２３Ｓにも対向しており、信号配線パターン３２３Ｓを伝搬するデジタル信号に起因する電磁波ノイズの共振による電界強度のピークも低減することができる。
Specifically, since the clock signal is transmitted to the
なお、第３実施形態において、第２実施形態のように平板部２０１にスリットを形成してもよい。
In addition, in the third embodiment, a slit may be formed in the
本発明は、以上説明した実施形態に限定されるものではなく、本発明の技術的思想内で多くの変形が可能である。また、本発明の実施形態に記載された効果は、本発明から生じる最も好適な効果を列挙したに過ぎず、本発明による効果は、本発明の実施形態に記載されたものに限定されない。 The present invention is not limited to the embodiments described above, and many modifications can be made within the technical idea of the present invention. Further, the effects described in the embodiments of the present invention only list the most suitable effects resulting from the present invention, and the effects according to the present invention are not limited to those described in the embodiments of the present invention.
上述の実施形態では、プリント配線板の一方の表層に第１半導体装置および第２半導体装置が実装された場合について説明したが、これに限定するものではない。一方の表層に一方の半導体装置が実装され、他方の表層に他方の半導体装置が実装される場合であってもよい。この場合、信号配線には、導電性部材に対向する側の表層の信号配線パターンのほか、ヴィアや反対側の表層または内層の信号配線パターン等が含まれることになる。したがって、凹部（凹部形成部）は、信号配線のうち、少なくとも導電性部材に対向する側の表層の信号配線パターンに対向していればよい。 In the above-described embodiment, the case where the first semiconductor device and the second semiconductor device are mounted on one surface layer of the printed wiring board has been described, but the present invention is not limited to this. It may be a case where one semiconductor device is mounted on one surface layer and the other semiconductor device is mounted on the other surface layer. In this case, the signal wiring includes not only the signal wiring pattern on the surface layer on the side facing the conductive member, but also the via and the signal wiring pattern on the surface layer or the inner layer on the opposite side. Therefore, the recessed portion (recessed portion forming portion) may face at least the signal wiring pattern on the surface layer of the signal wiring on the side facing the conductive member.
１００…電子機器、２００…筐体（導電性部材）、２０１…平板部、２０２…凹部、２１０…凹部形成部、３００…プリント回路板、３０１…プリント配線板、３１１…表層、３２０Ｓ…信号配線、３２１Ｓ…信号配線パターン、３５１…半導体装置（第１半導体装置）、３５２…半導体装置（第２半導体装置） 100... Electronic equipment, 200... Housing (conductive member), 201... Flat plate portion, 202... Recess, 210... Recess forming portion, 300... Printed circuit board, 301... Printed wiring board, 311... Surface layer, 320S... Signal wiring , 321S... Signal wiring pattern, 351... Semiconductor device (first semiconductor device), 352... Semiconductor device (second semiconductor device)
Claims (12)
互いに間隔を空けて配置された複数の接続部材と、
前記導電性部材と間隔を空けて配置され、前記導電性部材に前記複数の接続部材を介して固定されたプリント回路板と、を備え、
前記プリント回路板は、
第１半導体装置と第２半導体装置とを接続する信号配線が形成されたプリント配線板を有し、
前記プリント配線板は、前記導電性部材と対向する面を有し、
前記信号配線は、前記面に形成された信号配線パターンを有し、
前記導電性部材は、平板部と、前記信号配線パターンに対向する凹部を有する凹部形成部と、を備え、
前記凹部は、前記平板部よりも前記プリント配線板から遠ざかる方向に凹んでいることを特徴とする電子機器。 A conductive member,
A plurality of connecting members spaced apart from each other,
A printed circuit board arranged at a distance from the conductive member and fixed to the conductive member via the plurality of connecting members ,
The printed circuit board is
A printed wiring board on which signal wiring for connecting the first semiconductor device and the second semiconductor device is formed,
The printed wiring board has a surface facing the conductive member,
The signal wiring has a signal wiring pattern formed on the surface ,
The conductive member includes a flat plate portion, and a recess forming portion having a recess facing the signal wiring pattern,
The recess, electronic apparatus characterized and Nde concave in a direction away from the printed circuit board than said plate.
前記凹部は、前記信号配線パターンの延びる配線方向に対して直交する方向の長さが、前記プリント配線板と前記平板部との距離の２倍以上２２倍以下の長さに、前記信号配線パターンの配線幅を加えた長さを有することを特徴とする請求項２に記載の電子機器。 The signal wiring pattern is formed by linearly extending,
The recess has a length in the direction orthogonal to the wiring direction in which the signal wiring pattern extends that is 2 to 22 times the distance between the printed wiring board and the flat plate portion. The electronic device according to claim 2, wherein the electronic device has a length that is obtained by adding the wiring width.
前記凹部は、前記信号配線パターンの延びる配線方向と平行な方向の長さが、前記信号配線パターンの前記配線方向の長さの０．５倍以上４．７５倍以下であることを特徴とする請求項２または３に記載の電子機器。 The signal wiring pattern is formed by linearly extending,
The concave portion has a length in a direction parallel to a wiring direction in which the signal wiring pattern extends is 0.5 times or more and 4.75 times or less of a length of the signal wiring pattern in the wiring direction. The electronic device according to claim 2 or 3.
前記凹部形成部は、前記プリント配線板の前記面の法線方向から見て、前記第１半導体装置の一部または全部を包含することを特徴とする請求項１乃至６のいずれか１項に記載の電子機器。 The first semiconductor device is mounted on the printed wiring board,
The recess forming portion, when viewed from the normal direction of the surface of the printed wiring board, in any one of claims 1 to 6, characterized in that it comprises a part or the whole of the first semiconductor device Electronic device described.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016022100A JP6723754B2 (en) | 2016-02-08 | 2016-02-08 | Electronics |
| US15/422,342 US10433417B2 (en) | 2016-02-08 | 2017-02-01 | Electronic apparatus |
| US16/552,404 US10863615B2 (en) | 2016-02-08 | 2019-08-27 | Electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016022100A JP6723754B2 (en) | 2016-02-08 | 2016-02-08 | Electronics |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2017143110A JP2017143110A (en) | 2017-08-17 |
| JP2017143110A5 JP2017143110A5 (en) | 2019-03-22 |
| JP6723754B2 true JP6723754B2 (en) | 2020-07-15 |
Family
ID=59628614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016022100A Active JP6723754B2 (en) | 2016-02-08 | 2016-02-08 | Electronics |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6723754B2 (en) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3739230B2 (en) * | 1999-04-26 | 2006-01-25 | 株式会社日立製作所 | High frequency communication equipment |
| JP4496721B2 (en) * | 2003-06-25 | 2010-07-07 | ソニー株式会社 | High speed signal circuit board and method for improving signal transmission characteristics thereof. |
| JP2005085847A (en) * | 2003-09-05 | 2005-03-31 | Canon Inc | Housing structure surrounding printed wiring board and circuit mounting unit for electronic device |
| KR101237996B1 (en) * | 2006-06-05 | 2013-03-04 | 삼성디스플레이 주식회사 | Driving device and liquid crystal display comprising the same |
| JP2010093322A (en) * | 2008-10-03 | 2010-04-22 | Fujitsu Ten Ltd | Circuit device and radar apparatus |
| JP5566933B2 (en) * | 2011-03-23 | 2014-08-06 | 古河電気工業株式会社 | High frequency communication equipment |
| JP6020054B2 (en) * | 2012-11-05 | 2016-11-02 | 株式会社デンソー | High frequency module |
| JP6219156B2 (en) * | 2013-12-18 | 2017-10-25 | 日本ピラー工業株式会社 | Antenna unit |
-
2016
- 2016-02-08 JP JP2016022100A patent/JP6723754B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017143110A (en) | 2017-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5969816B2 (en) | Structural member and communication device | |
| CN104488365B (en) | The circuit board of high-frequency unit equipped with transmitting interference wave | |
| US9160046B2 (en) | Reduced EMI with quarter wavelength transmission line stubs | |
| US20150173256A1 (en) | Emi suppression technique using a transmission line grating | |
| JP4336802B2 (en) | Wiring board and semiconductor device | |
| JP6779630B2 (en) | Electronics | |
| JP6723754B2 (en) | Electronics | |
| JP6273182B2 (en) | Electronics | |
| JP5675122B2 (en) | Optical module | |
| KR102326231B1 (en) | Electronics | |
| US10863615B2 (en) | Electronic apparatus | |
| WO2017006553A1 (en) | Printed wiring board | |
| JP2012129495A (en) | Grounding structure of printed circuit board of communication equipment | |
| JPH09205290A (en) | Circuit board having low EMI structure | |
| EP1122993A2 (en) | Noise cancellation by addition of phase shifted signal | |
| JPWO2020067030A1 (en) | Electronics | |
| JP6878142B2 (en) | Electronics | |
| JP2005302799A (en) | Multilayer printed wiring board | |
| US7249973B2 (en) | Radiation noise minimizing shielding casing | |
| KR100512738B1 (en) | Printed circuit board and electronic machine using thereof | |
| JP6861904B1 (en) | Electromagnetic shield case | |
| JP2007088102A (en) | Printed circuit board | |
| JP6584569B1 (en) | Printed board | |
| JP2004214534A (en) | Shield box and electronic equipment | |
| JP6812402B2 (en) | Electronic equipment and storage unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190201 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191217 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20200206 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20200207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200526 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200624 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6723754 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |