JP6725904B2 - Temperature control device, method, and control circuit used therein - Google Patents
Temperature control device, method, and control circuit used therein Download PDFInfo
- Publication number
- JP6725904B2 JP6725904B2 JP2016044364A JP2016044364A JP6725904B2 JP 6725904 B2 JP6725904 B2 JP 6725904B2 JP 2016044364 A JP2016044364 A JP 2016044364A JP 2016044364 A JP2016044364 A JP 2016044364A JP 6725904 B2 JP6725904 B2 JP 6725904B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- integrated circuit
- control
- cooler
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
Description
本発明は、温度制御装置に関し、特に、集積回路を搭載した冷却器を用いて集積回路の温度を制御する温度制御装置、方法、それに使用される制御回路に関する。 The present invention relates to a temperature control device, and more particularly, to a temperature control device and method for controlling the temperature of an integrated circuit by using a cooler equipped with the integrated circuit, and a control circuit used therein.
集積回路は、それを最適に動作させるために冷却することが必要である。集積回路は、例えば、人工衛星搭載用ＬＮＡ(Low Noise Amplifier、低雑音増幅器)であってよい。集積回路から熱を放散させる（集積回路を冷却する）ために、種々の提案がなされている。 The integrated circuit needs to be cooled for it to operate optimally. The integrated circuit may be, for example, a satellite-mounted LNA (Low Noise Amplifier). Various proposals have been made to dissipate heat (cool the integrated circuit) from the integrated circuit.
例えば、特許文献１は、マイクロ波、ミリ波帯用ＭＩＣ（Microwave Integrated Circuit）及びＭＭＩＣ（Microwave Monolithic Integrated Circuit）用のＩＣパッケージを開示している。特許文献１では、ＭＭＩＣを収容する、ケース、蓋及び壁等からなるパッケージ全体を高誘電率のかつ熱伝導性の良好なセラミック材料で構成している。
For example,
また、特許文献２は、半導体素子の直下にペルチェ効果を利用した冷却器を設置した半導体装置を開示している。特許文献２では、低周波高出力増幅等のＨＩＣにも使用できることを記載している。
In addition,
さらに、特許文献３は、熱電冷却素子を有する集積回路パッケージを開示している。特許文献３に開示されたパッケージは、集積回路と、集積回路を支持する支持部と、支持部の下に離間して配置されたベース部と、支持部とベース部との間に設けられた多数の熱電冷却（ＴＥＣ）素子と、備える。支持部とベース部とは、熱伝導性で電気絶縁性であるセラミック材料からなる。熱電冷却素子は、集積回路の反対側の支持部の他側において、支持部と熱結合されている。電流がＴＥＣ素子に流れると、ＴＥＣ素子は集積回路から熱を奪う。ＴＥＣ素子はｐ型材料とｎ型素子が交互に配置された素子を有している。
Furthermore,
しかしながら、上記特許文献１〜３には、それぞれ、次に述べるような課題がある。
However, the
上記特許文献１に開示されたＩＣパッケージは、ＭＭＩＣで発生した熱を放散させている（自然冷却している）だけであって、ＭＭＩＣを強制的に冷却してはいない。
The IC package disclosed in
上記特許文献２に開示された半導体装置では、ペルチェ効果冷却器を使用して、半導体素子を強制的に冷却しているだけである。したがって、特許文献２に開示された構造では、半導体素子の温度を一定に保つことができない。
In the semiconductor device disclosed in
また、特許文献３にされた集積回路パッケージでも、ペルチェ素子を使用して、集積回路を強制的に冷却しているだけである。したがって、特許文献３に開示された構造でも、集積回路の温度を一定に保つことができない。
Further, even in the integrated circuit package disclosed in
すなわち、特許文献１〜３のいずれも、集積回路（半導体素子）の温度を一定に制御する装置（方法）について、何ら開示も示唆もしていない。
That is, none of
尚、特許文献２および３に開示されているような、ペルチェ素子を用いた冷却器を使用して、集積回路（半導体素子）の温度を一定になるように制御しようとする場合、一般的には、例えば、次のようなフィードバック制御により温度制御することが行われると考えられる。
Incidentally, when it is attempted to control the temperature of the integrated circuit (semiconductor element) to be constant by using a cooler using a Peltier element as disclosed in
すなわち、フィードバック制御では、集積回路（半導体素子）の温度を温度センサで検出し、その検出温度と目標温度とを比較し、それらの間の温度差（偏差）に基づいて、ペルチェ素子に印加する制御電圧を、検出温度が目標温度に近づくように、制御する。 That is, in the feedback control, the temperature of the integrated circuit (semiconductor element) is detected by the temperature sensor, the detected temperature is compared with the target temperature, and it is applied to the Peltier element based on the temperature difference (deviation) between them. The control voltage is controlled so that the detected temperature approaches the target temperature.
しかしながら、このようなフィードバック制御では、制御装置（制御回路）の構成が複雑になるという問題がある。 However, such feedback control has a problem that the configuration of the control device (control circuit) becomes complicated.
本発明の目的は、上述した課題を解決する、温度制御装置、方法、およびそれに使用される制御回路を提供することにある。 An object of the present invention is to provide a temperature control device, a method, and a control circuit used therein, which solve the above-mentioned problems.
本発明の温度制御装置は、集積回路と、該集積回路と接触する第１の外表面を持ち、印加される制御電圧に応じて前記集積回路を冷却する冷却器と、前記第１の外表面と対向する前記冷却器の第２の外表面上に設けられ、外部温度に応答して前記制御電圧を可変して、前記集積回路の温度を所定の温度に保つように制御する制御回路と、を有する。 The temperature control device of the present invention includes an integrated circuit, a first outer surface that contacts the integrated circuit, and a cooler that cools the integrated circuit according to an applied control voltage; and the first outer surface. A control circuit provided on the second outer surface of the cooler facing the control circuit, the control circuit varying the control voltage in response to an external temperature and controlling the temperature of the integrated circuit to be maintained at a predetermined temperature; Have.
本発明の温度制御方法は、第１の外表面上に搭載された集積回路の温度を、印加される制御電圧に応じて前記集積回路を冷却する冷却器を使用して制御する方法であって、前記第１の外表面と対向する前記冷却器の第２の外表面における、外部温度に応答して前記制御電圧を可変して、前記集積回路の温度を所定の温度に保つように制御する。 The temperature control method of the present invention is a method for controlling the temperature of an integrated circuit mounted on a first outer surface using a cooler for cooling the integrated circuit according to an applied control voltage. , The second outer surface of the cooler facing the first outer surface responds to an external temperature to vary the control voltage to control the temperature of the integrated circuit to be maintained at a predetermined temperature. ..
本発明の制御回路は、第１の外表面上に搭載された集積回路の温度を、印加される制御電圧に応じて前記集積回路を冷却する冷却器を使用して制御するための制御回路であって、前記第１の外表面と対向する前記冷却器の第２の表面における、外部温度に応答して前記制御電圧を可変する。 The control circuit of the present invention is a control circuit for controlling the temperature of an integrated circuit mounted on a first outer surface using a cooler for cooling the integrated circuit according to an applied control voltage. there are, in the second surface of the cooler which faces the first outer surface and varies the control voltage in response to the external temperature.
本発明によれば、構成が簡易な温度制御装置を提供することができる。 According to the present invention, it is possible to provide a temperature control device having a simple configuration.
［関連技術］
本発明の理解を容易にするために、関連の温度制御装置について説明する。
[Related technology]
In order to facilitate understanding of the present invention, a related temperature control device will be described.
図１は、関連の温度制御装置１００を示すブロック図である。
FIG. 1 is a block diagram showing a related
図示の関連の温度制御装置１００は、制御対象１０として、集積回路１２と、冷却器１４とを有する。集積回路１２は、例えば、人工衛星搭載用ＬＮＡであってよい。このＬＮＡのＲＦ（Radio Frequency）回路は、通常、ＨＩＣ（Hybrid Integrated Circuit：ハイブリット集積回路）内に構成される。
The illustrated related
集積回路１４は、冷却器１４の第１の外表面１４ａに接触するように、冷却器１４上に搭載されている。この冷却器１４は、例えば、上記特許文献３に開示された構成をしていてよい。
The integrated
詳述すると、冷却器１４は、集積回路１２を支持する支持部と、支持部から下に離間して配置されたベース部と、支持部とベース部との間に配置された、多数のＴＥＣ素子から成るペルチェ素子と、を有する。支持部とベース部の各々は、熱伝導性で電気絶縁性であるセラミック材料からなる。ペルチェ素子は、支持部と熱結合されている。ペルチェ素子には、一対のリード線１４６ａ、１４６ｂが接続されている。
More specifically, the
図示の関連の温度制御装置１００は、集積回路１２の温度を検出するための温度センサ１６と、この温度センサ１６で検出された検出温度に基づいて、集積回路１２の温度を制御するための制御回路２００と、を更に有する。制御回路２００は、第１の外表面１４ａと対向する冷却器１２の第２の外表面１４ｂ上に設けられている。制御回路２００は、上記一対のリード線１４６ａ、１４６ｂを介して、後述するように、冷却器１４のペルチェ素子へ制御電圧を印加する。
The related
図２は、関連の制御回路２００の構成を示すブロック図である。
FIG. 2 is a block diagram showing the configuration of the
関連の制御回路２００には、温度センサ１６からの検出温度を示す検出信号と、目標温度を示す目標信号とが供給される。
The
制御回路２００は、比較器２２０と、制御電圧生成部２４０とを有する。比較器２２０は、目標信号と検出信号とを比較して、目標温度と検出温度との間の温度差を示す偏差信号を出力する。制御電圧生成部２４０は、偏差信号に応答して、温度差がゼロとなるような制御電圧を生成する。この制御電圧は、上記一対のリード線１４６ａ、１４６ｂを介して冷却器１４のペルチェ素子へ印加される。
The
したがって、このような構成の関連の温度制御装置１００では、検出温度が目標温度に近づくように、集積回路１２の温度をフィードバック制御することができる。
Therefore, in the related
しかしながら、このような関連の温度制御装置１００の構成では、制御回路２００の構成が複雑になるという問題がある。
However, such a configuration of the related
［実施の形態］
次に、発明を実施するための形態について図面を参照して詳細に説明する。
[Embodiment]
Next, an embodiment for carrying out the invention will be described in detail with reference to the drawings.
図３は、本発明の一実施の形態に係る温度制御装置１００Ａの構成を示すブロック図である。
FIG. 3 is a block diagram showing a configuration of
図示の温度制御装置１００Ａは、温度センサ１６がなく、制御回路が後述のように変更されている点を除いて、図１に示した温度制御装置１００と同様の構成を有し、動作をする。したがって、制御回路に２００Ａの参照符号を付してある。以下では、図１に示したものと同様の機能を有するものには同一の参照符号を付し、説明の簡略化のために、相違点についてのみ説明する。
The illustrated
図１に示す関連の温度制御装置１００では、フィードバック制御するために、集積回路１２の温度を検出する温度センサ１６を備えている。そして、関連の制御回路２００は、検出温度が目標温度に近づくような制御電圧を求めて、その制御電圧を一対のリード線１４６ａ、１４６ｂを介して冷却器１４のペルチェ素子へ印加している。
The related
これに対して、温度制御装置１００Ａの制御回路２００Ａは、集積回路１２の温度ではなく、外部温度（冷却器１４の第２の外表面１４ｂの近傍の温度）に応答して、制御電圧を可変して、集積回路１２の温度を所定の温度(目標温度)に保つように制御している。
On the other hand, the
したがって、温度制御装置１００Ａは、フィードバック制御を行っていない。尚、所定の温度（目標温度）は、本実施例では、-20℃に等しい。
Therefore, the
図４は、制御回路２００Ａの構成を示すブロック図である。
FIG. 4 is a block diagram showing the configuration of the
制御回路２００Ａは、一定の正電圧が供給される電源端子２００Ａａと、制御電圧を出力する出力端子２００Ａｂと、接地端子２００Ａｃとを持つ。
The
制御回路２００Ａは、外部温度を検出する検出部２２０Ａと、この検出部２００Ａに接続されて、可変の制御電圧を供給する供給部２４０Ａとから成る。
The
図示の例では、検出部２２０Ａは、外部温度に依存して抵抗値が変動する温度可変素子から成る。温度可変素子は、例えば、サーミスタから成ってよい。サーミスタは、集積回路１２の特定の指標が一定となるように予め調整されている。集積回路１２が低雑音増幅器を含む場合、特定の指標は雑音指数であってよい。
In the illustrated example, the
次に、本実施形態の効果について説明する。 Next, the effect of this embodiment will be described.
本温度制御装置１００Ａでは、フィードバック制御を行うことなく、冷却器１４の第２の外表面１４ａ上に設けられた制御回路２００Ａが、外部温度に応答して制御電圧を可変して、集積回路１２の温度を所定の温度（目標温度）に保つように制御しているので、制御回路２００Ａの構成が簡易になるという効果がある。
In this
尚、本実施の形態では、検出部２２０Ａとしてサーミスタを使用しているが、検出部はこれに限定されない。例えば、検出部２２０Ａとしては、測温抵抗体やリニア抵抗などの他の温度可変素子や、ゼーベック効果を利用した熱電変換素子（熱電素子、熱電対）などを使用してもよい。
In this embodiment, the thermistor is used as the
次に、本発明の一実施例に係る温度制御装置１００Ａについて説明する。
Next, a
以下の実施例では、集積回路１２が、人工衛星搭載用ＬＮＡからなる場合を例に挙げて説明する。この場合、前述したように、ＬＮＡのＲＦ回路は、通常、ＨＩＣ内に構成される。人工衛星搭載用ＬＮＡにおいて、ＮＦ(Noise Figure：雑音指数)及び利得は、重要性能である。
In the following embodiments, the case where the
公知のＬＮＡでは、ＮＦ値の温度変動を制御出来なかった。しかしながら、温度変動の影響は大きく、ＮＦ性能の改善には温度制御が必然となる。また、利得においても温度による性能劣化分が大きく、これらの状況からＬＮＡ全体の温度制御を行うことが必要である。 The known LNA could not control the temperature fluctuation of the NF value. However, the influence of temperature fluctuation is large, and temperature control is inevitable for improving NF performance. In addition, the gain also has a large amount of performance deterioration due to temperature, and under these circumstances, it is necessary to control the temperature of the entire LNA.
次に、雑音指数について説明する。 Next, the noise figure will be described.
雑音指数の基本的な定義は、入力側のＳ／Ｎ（Ｓ:Signal 信号量、Ｎ:noise 雑音量）に対して、出力側のＳ／Ｎがどれだけ劣化するかを示すもので、下記の数１および数２で表される。
雑音指数Ｆは経験的に、下記の数３の様に、温度に依存することが知られている。
ＮＦ特性は、上記数３のように温度に依存し、高温になるほど性能が劣化する。しかしながら、公知のＬＮＡでは、ＮＦの温度変動を制御出来なかった。
The NF characteristic depends on the temperature as shown in the
人工衛星搭載用ＬＮＡの動作温度範囲は、一般的に-20℃〜+60℃程度であり、この温度範囲に対しＮＦの温度変動は、例えばKu帯において0.5dB程度である。 The operating temperature range of the LNA mounted on the artificial satellite is generally about −20° C. to +60° C., and the temperature fluctuation of NF with respect to this temperature range is about 0.5 dB in the Ku band, for example.
また、利得は増幅素子の特性により温度変動するため、公知の人工衛星搭載用ＬＮＡでは、MMICアナログ減衰器等の利得可変素子を用いて利得温度補正を行っていた。しかしながら、温度変動により、増幅素子の利得の周波数特性も変動するが、周波数特性に関しては補正を行えていない状況である。 Further, since the gain changes in temperature due to the characteristics of the amplifying element, in the known LNA for mounting on a satellite, the gain temperature is corrected by using the variable gain element such as the MMIC analog attenuator. However, although the frequency characteristic of the gain of the amplifying element also changes due to the temperature change, the frequency characteristic cannot be corrected.
これに対して、本実施例では、このＨＩＣパッケージ（制御対象）１０を、セラミックとペルチェ素子とで構成し、ペルチェ素子の吸熱作用を利用することで、ＨＩＣ内の温度を下げることができる。 On the other hand, in the present embodiment, the HIC package (controlled object) 10 is composed of ceramic and a Peltier element, and the heat absorption effect of the Peltier element is used to lower the temperature inside the HIC.
それにより、人工衛星搭載用ＬＮＡにおいて重要性能である、ＮＦ及び利得の温度変動に伴う変動を、ペルチェ素子を内蔵したＨＩＣパッケージ（制御対象）１０を使用することで制御している。 As a result, the fluctuation of the NF and the gain associated with the temperature fluctuation, which is an important performance in the LNA mounted on the artificial satellite, is controlled by using the HIC package (control target) 10 having the Peltier device built therein.
さらに、本実施例では、ペルチェ素子に印加する制御電圧を温度により可変することで、ＨＩＣ内を低温状態で、所定の温度（一定）に保つことが可能になる。 Furthermore, in the present embodiment, the control voltage applied to the Peltier element can be changed depending on the temperature, so that the inside of the HIC can be maintained at a predetermined temperature (constant) in a low temperature state.
これにより、外部温度の変動に対してNF値は、低温状態の値を維持しつつ、同時に各増幅素子の温度を一定に保てるため、利得変動及び周波数特性変動も同時に制御することができる。 As a result, the NF value with respect to fluctuations in the external temperature can be maintained at a low temperature value and at the same time the temperature of each amplification element can be kept constant, so that gain fluctuations and frequency characteristic fluctuations can be controlled simultaneously.
また、ＨＩＣパッケージ（制御対象）１０の外ではなく、ＨＩＣパッケージ１０内にペルチェ素子を内蔵することで、アンプ素子の熱吸収率の向上、小型化等の利点がある。
Further, by incorporating the Peltier element inside the
したがって、本実施例に係る人工衛星搭載用ＬＮＡは、公知のＬＮＡに比べ、ＮＦ性能、利得性能が格段に良くなり、衛星通信性能の大幅な向上が見込める。 Therefore, the artificial satellite-mounted LNA according to the present embodiment is significantly improved in NF performance and gain performance as compared with the known LNA, and a significant improvement in satellite communication performance can be expected.
以下、図面を参照して、本発明の実施例について詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図５および図６は、それぞれ、本発明の実施例に係る温度制御装置１００Ａに使用される、ＨＩＣパッケージである制御対象１０を示す斜視図である。図６は図５をＺ−Ｙ平面で切断した横断面図である。
5 and 6 are perspective views respectively showing a controlled
ここでは、図５および図６に示されるように、直交座標系（Ｘ，Ｙ，Ｚ）を使用している。図５および図６に示された状態では、直交座標系（Ｘ，Ｙ，Ｚ）において、Ｘ軸方向は前後方向（奥行方向）であり、Ｙ軸方向は左右方向であり、Ｚ軸方向は上下方向（高さ方向）である。 Here, as shown in FIGS. 5 and 6, an orthogonal coordinate system (X, Y, Z) is used. In the state shown in FIGS. 5 and 6, in the Cartesian coordinate system (X, Y, Z), the X-axis direction is the front-back direction (depth direction), the Y-axis direction is the left-right direction, and the Z-axis direction is the Vertical direction (height direction).
制御対象（ＨＩＣパッケージ）１０は、集積回路１２と、冷却器１４とから成る。
The controlled object (HIC package) 10 includes an
図示の集積回路１２は、前後方向Ｘに延在し、３つの素子１２１と、４つの基板１２２とを有する。しかしながら、素子１２１の数や、基板１２２の数は、図５に示したものに限定されない。素子１２１は、例えば、増幅素子や、利得可変素子などのＭＭＩＣであってよい。基板１２２は、例えば、ＬＰＦ（Low Pass Filter）や、ＢＰＦ（Band Pass Filter）等のフィルタの役割を担っていたり、スルーのラインであってよい。
The illustrated
冷却器１４は、集積回路１２を支持する支持部１４２と、支持部１４２から下に離間して配置されたベース部１４４と、支持部１４２とベース部１４４との間に配置された、多数のＴＥＣ素子から成るペルチェ素子１４６と、を有する。
The cooler 14 includes a
支持部１４２は、Ｘ−Ｙ平面と平行に延在して集積回路１２を搭載する搭載部１４２−１と、集積回路１２の周囲を囲むように、搭載部１４２−１から上方向へ延在する四角筒状の壁部１４２−２とを有する。尚、図５および図６では図示していないが、壁部１４２−２の上面の開口は、蓋で閉じられる。ベース部１４４も、支持部１４２の搭載部１４２−１と同様に、Ｘ−Ｙ平面と平行に延在している。ペルチェ素子１４６は、支持部１４２の搭載部１４２−１とベース部１４４との間に挟まれて、Ｘ−Ｙ平面と平行に延在している。
The
支持部１４２とベース部１４４の各々は、熱伝導性で電気絶縁性であるセラミック材料からなる。ペルチェ素子１４６は、支持部１４２と熱結合されている。ペルチェ素子１４６には、一対のリード線１４６ａ、１４６ｂが接続されている。
Each of the
また、図５および図６では、ペルチェ素子１４６は、一枚の板から構成されているように図示されているが、実際には、上記特許文献３の図１に図示されているように、支持部１４２とベース部１４４との間に多数のＴＥＣ素子が並べて配置されている。
Further, in FIGS. 5 and 6, the
尚、図５および図６には図示していないが、制御回路２００Ａは、冷却器１４の第２の表面１４ｂに設けられた基板上に形成されている。
Although not shown in FIGS. 5 and 6, the
図７は、ペルチェ素子１４６の構造の一部分を示す部分縦断面図である。
FIG. 7 is a partial vertical cross-sectional view showing a part of the structure of the
ペルチェ素子１４６は、前述したように多数のＴＥＣ素子１４６−１が多数並べて配置されて構造を有する。ＴＥＣ素子１４６−１は、図７に示されるように、Ｐ型の熱電半導体とＮ型の熱電半導体とが交互に配置された素子から成る。ＴＥＣ素子１４６−１の各々は、対応する上側リード（上側金属電極）１４６−２にはんだ付けされた上端と、対応する下側リード（下側金属電極）１４６−３にはんだ付けされた下面とを有している。したがって、ペルチェ素子１４６は、金属電極１４６−２、１４６−３と、Ｐ型の熱電半導体およびＮ型の熱電半導体とが、πの字型に交互に連結された構造を有する。
The
図７に示されるように、ペルチェ素子１４６は、Ｐ型とＮ型の熱電半導体１４６−１に電流を流すことで吸熱及び放熱が起こる。この効果を利用して、本実施例に係る温度制御装置１００Ａは、ＨＩＣ１２内の温度を下げる。
As shown in FIG. 7, the
図８は、ペルチェ素子１４６の吸熱特性を示す図である。図８において、横軸はペルチェ素子１４６に流す電流（Ａ）を示し、縦軸はペルチェ素子１４６の吸熱量（Ｗ）を示す。
FIG. 8 is a diagram showing the heat absorption characteristics of the
図８に示すように、ペルチェ素子１４６の吸熱量は、一般的に、ペルチェ素子１４６に流す電流値と相関関係がある。このため、ペルチェ素子１４６に印加する制御電圧を外部温度により可変することで、ペルチェ素子１４６の吸熱量の制御を行うことができる。その結果、本実施に係る温度制御装置１００Ａは、ＨＩＣ１２内の温度を、外部温度の変動に対して所定の温度（一定）に保つことが可能である。尚、所定の温度は、例えば、−２０℃程度である。
As shown in FIG. 8, the amount of heat absorbed by the
図９は、本実施例に係る温度制御装置１００Ａに使用される制御回路２００Ａの一例を示す回路図である。図示の例の制御回路２００Ａでは、温度可変素子としてサーミスタを使用した例を示している。
FIG. 9 is a circuit diagram showing an example of a
図示の制御回路２００Ａは、前述したように、一定の正電圧（Ｖ）が印加される電源端子２００Ａａと、制御電圧を出力する出力端子２００Ａｂと、接地端子２００Ａｃとを持つ。制御回路２００Ａは、外部温度を検出する検出部２２０Ａと、この検出部２２０Ａに接続されて、可変の制御電圧を供給する供給部２４０Ａと、から成る。
As described above, the illustrated
検出部２２０Ａは、電源端子２００Ａａと出力端子２００Ａｂとの間に接続された負特性サーミスタＮＴＣと、出力端子２００Ａｂと接地端子２００Ａｃとの間に接続された正特性サーミスタＰＴＣと、から成る。
The
供給部２４０Ａは、負特性サーミスタＮＴＣと並列に接続された第１の抵抗器Ｒ１と、正特性サーミスタＰＣＴと並列に接続された第２の抵抗器Ｒ２と、から成る。
The
サーミスタＮＴＣ、ＰＣＴは、集積回路１２の特定の指標が一定となるように予め調整されている。本実施例の場合、集積回路１２は低雑音増幅器（ＬＮＡ）から成るので、特定の指標として雑音指数が使用される。
The thermistors NTC and PCT are adjusted in advance so that the specific index of the
したがって、図示の制御回路２００Ａは、負特性サーミスタＮＴＣと正特性サーミスタＰＣＴとを用い、冷却器１４に印加する制御電圧を、外部温度の変動に対して可変する。
Therefore, the illustrated
次に、負特性サーミスタＮＴＣおよび正特性サーミスタＰＣＴの選択の仕方について説明する。 Next, how to select the negative characteristic thermistor NTC and the positive characteristic thermistor PCT will be described.
周知のように、負特性サーミスタＮＴＣ、正特性サーミスタＰＣＴ自身が、温度によりその抵抗値が変動する特性を持っている。各外部温度でどのような制御電圧をペルチェ素子１４６に印加するかは、以下に述べるように、あらかじめ温度試験を行って決定する。
As is well known, the negative characteristic thermistor NTC and the positive characteristic thermistor PCT themselves have the characteristic that their resistance values change with temperature. What kind of control voltage is applied to the
例えば、−２０℃から＋６０℃の温度試験において、各温度（温度ステップは任意）でＮＦ値が一定となるように、ペルチェ素子１４６へ印加する制御電圧の電圧値を可変し、図１０に示すような温度特性が得られたと仮定する。
For example, in the temperature test from −20° C. to +60° C., the voltage value of the control voltage applied to the
図１０は、制御電圧と温度との間の関係を示すグラフである。図１０において、横軸は温度（℃）を示し、縦軸はペルチェ素子１４６へ印加した制御電圧［Ｖ］を示す。ここでの温度とは外部温度であり、ＨＩＣ１２内の正確な温度は分からない。すなわち、本実施例では、ＨＩＣ１２内の温度の測定を行わない。
FIG. 10 is a graph showing the relationship between control voltage and temperature. In FIG. 10, the horizontal axis represents the temperature (° C.), and the vertical axis represents the control voltage [V] applied to the
しかしながら、ＮＦ値を測定することで、ＨＩＣ１２内の温度を、−２０℃時のＮＦ値と同一の温度にすることが可能である。
However, by measuring the NF value, the temperature inside the
本実施例では、ペルチェ素子１４６へ印加する制御電圧と温度（外部温度）との間の関係が図１０となるように、図９に示した制御回路２００Ａを構成する、負特性サーミスタＮＴＣ、正特性サーミスタＰＣＴ、第１の抵抗器Ｒ１、および第２の抵抗器Ｒ２の定数、回路構成を決定する。
In the present embodiment, the negative characteristic thermistor NTC, the positive characteristic thermistor NTC, which constitutes the
尚、図９に示した制御回路２００Ａは、負特性サーミスタＮＴＣ、正特性サーミスタＰＣＴ、第１の抵抗器Ｒ１、および第２の抵抗器Ｒ２から成るが、この構成に限定されない。
The
具体的には、図８に示すように、ペルチェ素子１４６の吸熱特性は一般的に非線形である。したがって、この曲線を再現するために、制御回路２００Ａを構成する、サーミスタおよび抵抗器の数、配置（直列、並列接続）を任意に選択する。
Specifically, as shown in FIG. 8, the heat absorption characteristic of the
尚、一例として、図１０の温度特性となるような制御回路２００Ａの定数は、制御回路２００Ａが図９のような回路であるとすると、次のようになる。
As an example, the constants of the
正電圧は＋１０Ｖである。負特性サーミスタＮＴＣは、外部温度Ｔ＝２５℃の時、２７００Ωの抵抗値を持ち、１３．５Ω／Ｔの抵抗温度係数を持つ。正特性サーミスタＰＴＣは、外部温度Ｔ＝２５℃の時、２１８６Ωの抵抗値を持ち、次のような各温度での温度Ｔと抵抗値Ｒの関係を持つ。４５００Ｋ＝ｌｎ｛（２１８６）／Ｒ｝／（１／２５）−（１／Ｔ）｝。第１の抵抗器Ｒ１は、１２０００Ωの抵抗値を持ち、第２の抵抗器Ｒ２は、５０００Ωの抵抗値を持つ。 The positive voltage is +10V. The negative characteristic thermistor NTC has a resistance value of 2700Ω when the external temperature T=25° C. and a resistance temperature coefficient of 13.5Ω/T. The positive temperature coefficient thermistor PTC has a resistance value of 2186Ω when the external temperature T=25° C., and has the following relationship between the temperature T and the resistance value R at each temperature. 4500K=ln{(2186)/R}/(1/25)-(1/T)}. The first resistor R1 has a resistance value of 12000Ω and the second resistor R2 has a resistance value of 5000Ω.
次に、本実施例に係る温度制御装置１００Ａの効果について説明する。
Next, effects of the
第１の効果は、ＬＮＡのＮＦ値の温度による変動を無くし、低温時の値で一定に保つことができることである。 The first effect is that the NF value of the LNA can be kept constant at a low temperature value by eliminating the variation with temperature.
詳述すると、図１１は、温度に対するＮＦ値の特性を示す図である。図１１において、横軸は温度（外部温度）（℃）を示し、縦軸はＮＦ値（ｄＢ）を示す。図１１において、実線は温度制御を行なわないときのＬＮＡのＮＦ値を示し、破線は本実施例に係る温度制御装置１００Ａを使用して温度制御を行なったときのＬＮＡのＮＦ値を示す。
More specifically, FIG. 11 is a diagram showing characteristics of NF value with respect to temperature. In FIG. 11, the horizontal axis represents temperature (external temperature) (° C.) and the vertical axis represents NF value (dB). In FIG. 11, the solid line indicates the NF value of the LNA when the temperature control is not performed, and the broken line indicates the NF value of the LNA when the
図１１から、温度制御を行なわないとき、ＮＦ値は、外部温度が上昇するとともに、大きくなっていることが分かる。それに対して、温度制御装置１００Ａを使用して温度制御を行なうと、ＮＦ値はほぼ一定に保たれていることが分かる。これは、温度制御装置１００Ａを使用して温度制御を行なうことによって、ＨＩＣ１２内の温度が−２０℃に保たれているからである。
From FIG. 11, it can be seen that when the temperature control is not performed, the NF value increases as the external temperature rises. On the other hand, when the
第２の効果は、ＬＮＡの利得の温度変動を無くすことができることである。 The second effect is that the temperature variation of the LNA gain can be eliminated.
詳述すると、図１２は、ＭＭＩＣアナログ減衰器を用いて温度補償を行った際の、周波数に対する利得特性を示す図である。図１２において、（Ａ）は温度制御をしない場合のＬＮＡの利得特性を示すグラフであり、（Ｂ）は本実施例に係る温度制御装置１００Ａを使用して温度制御を行なったときのＬＮＡの利得特性を示すグラフである。図１２（Ａ）および（Ｂ）において、横軸は、相対周波数（Relative Frequency）（ＧＨｚ）を示し、縦軸は利得のスケール（Scale）（０．５ｄＢ／ｄｉｖ）を示す。
More specifically, FIG. 12 is a diagram showing gain characteristics with respect to frequency when temperature compensation is performed using the MMIC analog attenuator. In FIG. 12, (A) is a graph showing the gain characteristics of the LNA when temperature control is not performed, and (B) is the LNA when temperature control is performed using the
図１２（Ａ）に示されるように、温度制御を行なわない場合、外部温度が低温（−２０℃）、常温（＋２５℃）、高温（＋６０℃）において、利得の周波数特性が変動していることが分かる。特に、 外部温度が常温や高温のときには、外部温度が低温のときと比較して、利得の周波数特性が大幅に変動してことが分かる。 As shown in FIG. 12A, when the temperature control is not performed, the frequency characteristic of the gain fluctuates when the external temperature is low (−20° C.), room temperature (+25° C.), and high temperature (+60° C.). I understand. In particular, when the external temperature is room temperature or high temperature, the frequency characteristic of the gain fluctuates significantly as compared with when the external temperature is low temperature.
これに対して、図１２（Ｂ）に示されるように、本実施例に係る温度制御装置１００Ａを使用して温度制御を行なった場合、たとえ外部温度が低温（−２０℃）、常温（＋２５℃）、高温（＋６０℃）に変動したとしても、利得の周波数特性が常に一定に変動していることが分かる。これは、外部温度が変動しても、ＨＩＣ１２内の温度が低温（−２０℃）に維持されているからである。
On the other hand, as shown in FIG. 12B, when temperature control is performed using the
このように、本実施例では、外部温度による利得変動・周波数変動を無くすことができる。 As described above, in the present embodiment, it is possible to eliminate gain fluctuation and frequency fluctuation due to external temperature.
以上、実施の形態（実施例）を参照して本願発明を説明したが、本願発明は上記実施の形態（実施例）に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。 Although the present invention has been described with reference to the exemplary embodiment (example), the present invention is not limited to the above-described exemplary embodiment (example). Various modifications that can be understood by those skilled in the art can be made to the configuration and details of the present invention within the scope of the present invention.
例えば、上記実施の形態（実施例）では、冷却器としてペルチェ効果を利用した冷却器を例に挙げて説明しているが、冷却器はこれに限定されず、印加される制御電圧に応じて対象物（集積回路）を冷却できるものであればどのようなものであってもよい。また、上記実施例では、ペルチェ素子を両側から挟む支持部およびベース部の材料として、セラミック材料を例に挙げているが、他の熱伝導性で電気絶縁性のある材料を使用してよいのは勿論である。さらに、上記実施例では、集積回路として、低雑音増幅器を含むモノリシックマイクロ波集積回路等のハイブリッド集積回路を例に挙げて説明しているが、他の集積回路であってもよい。 For example, in the above-described embodiment (example), the cooler using the Peltier effect is described as an example of the cooler, but the cooler is not limited to this, and may be changed according to the applied control voltage. Any object can be used as long as it can cool the object (integrated circuit). Further, in the above embodiment, the ceramic material is given as an example of the material of the support portion and the base portion which sandwich the Peltier device from both sides, but other heat conductive and electrically insulating materials may be used. Of course. Further, in the above-mentioned embodiment, a hybrid integrated circuit such as a monolithic microwave integrated circuit including a low noise amplifier is described as an integrated circuit, but other integrated circuits may be used.
また、上記実施例では、集積回路の特定の指標が雑音指数である場合を例に挙げて説明しているが、他の特性の指標を用いてもよい。さらに、上記実施例では、温度可変素子として、サーミスタを例に挙げて説明したが、測温抵抗体やリニア抵抗、ゼーベック効果を利用した熱電変換素子（熱電素子、熱電対）などを使用してもよい。 Further, in the above-described embodiment, the case where the specific index of the integrated circuit is the noise figure is described as an example, but indexes of other characteristics may be used. Furthermore, although the thermistor is taken as an example of the temperature variable element in the above-mentioned embodiment, a temperature measuring resistance element, a linear resistance, a thermoelectric conversion element (thermoelectric element, thermocouple) utilizing the Seebeck effect is used. Good.
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。 The whole or part of the exemplary embodiments disclosed above can be described as, but not limited to, the following supplementary notes.
集積回路と、
該集積回路と接触する第１の外表面を持ち、印加される制御電圧に応じて前記集積回路を冷却する冷却器と、
前記第１の外表面と対向する前記冷却器の第２の外表面上に設けられ、外部温度に応答して前記制御電圧を可変して、前記集積回路の温度を所定の温度に保つように制御する制御回路と、
を有する温度制御装置。
An integrated circuit,
A cooler having a first outer surface in contact with the integrated circuit and cooling the integrated circuit in response to an applied control voltage;
It is provided on a second outer surface of the cooler opposite to the first outer surface and varies the control voltage in response to an external temperature to keep the temperature of the integrated circuit at a predetermined temperature. A control circuit for controlling,
And a temperature control device.
（付記２）
前記所定温度が-20℃である、付記１に記載の温度制御装置。
(Appendix 2)
The temperature control device according to
（付記３）
前記冷却器は、ペルチェ効果を利用した冷却器から成る、付記１又は２に記載の温度制御装置。
(Appendix 3)
3. The temperature control device according to
（付記４）
前記冷却器は、
前記第１の表面を持ち、前記集積回路を支持する支持部と、
前記第２の表面を持つベース部と、
前記支持部と前記ベース部との間に配置され、複数の熱電冷却素子から成るペルチェ素子と、
から成る付記３に記載の温度制御装置。
(Appendix 4)
The cooler is
A support portion having the first surface and supporting the integrated circuit;
A base portion having the second surface,
A Peltier element, which is arranged between the supporting portion and the base portion and includes a plurality of thermoelectric cooling elements,
4. The temperature control device according to
（付記５）
前記支持部および前記ベース部の各々は、熱伝導性で電気絶縁性の材料から成る、付記４に記載の温度制御装置。
(Appendix 5)
5. The temperature control device according to appendix 4, wherein each of the support portion and the base portion is made of a thermally conductive and electrically insulating material.
（付記６）
前記材料がセラミック材料から成る、付記５に記載の温度制御装置。
(Appendix 6)
6. The temperature control device according to appendix 5, wherein the material is a ceramic material.
（付記７）
前記集積回路はハイブリッド集積回路からなる、付記１乃至６のいずれか１項に記載の温度制御装置。
(Appendix 7)
7. The temperature control device according to any one of
（付記８）
前記ハイブリッド集積回路はモノリシックマイクロ波集積回路を含む、付記７に記載の温度制御装置。
(Appendix 8)
8. The temperature control device of
（付記９）
前記モノリシックマイクロ波集積回路は低雑音増幅器を含む、付記８に記載の温度制御装置。
(Appendix 9)
9. The temperature control device of
（付記１０）
前記制御回路は、
前記外部温度を検出する検出部と、
該検出部に接続されて、前記可変の制御電圧を供給する供給部と、
から成る、付記１乃至９のいずれか１項に記載の温度制御装置。
(Appendix 10)
The control circuit is
A detection unit for detecting the external temperature,
A supply unit that is connected to the detection unit and supplies the variable control voltage;
10. The temperature control device according to any one of
（付記１１）
前記検出部は前記外部温度に依存して抵抗値が変動する温度可変素子から成る、付記１０に記載の温度制御装置。
(Appendix 11)
11. The temperature control device according to
（付記１２）
前記温度可変素子がサーミスタからなる、付記１１に記載の温度制御装置。
(Appendix 12)
12. The temperature control device according to appendix 11, wherein the temperature variable element is a thermistor.
（付記１３）
前記サーミスタは、前記集積回路の特定の指標が一定となるように予め調整されている、付記１２に記載の温度制御装置。
(Appendix 13)
13. The temperature control device according to
（付記１４）
前記集積回路が低雑音増幅器を含む場合、前記特定の指標は雑音指数である、付記１３に記載の温度制御回路。
(Appendix 14)
14. The temperature control circuit according to claim 13, wherein the specific index is a noise figure when the integrated circuit includes a low noise amplifier.
（付記１５）
前記制御回路は、一定の正電圧が印加される電源端子と、前記制御電圧を出力する出力端子と、接地端子とを持ち、
前記検出部は、前記電源端子と前記出力端子との間に接続された負特性サーミスタと、前記出力端子と前記接地端子との接続された正特性サーミスタと、から成り、
前記供給部は、前記負特性サーミスタと並列に接続された第１の抵抗器と、前記正特性サーミスタと並列に接続された第２の抵抗器と、から成る、
付記１４に記載の温度制御装置。
(Appendix 15)
The control circuit has a power supply terminal to which a constant positive voltage is applied, an output terminal for outputting the control voltage, and a ground terminal,
The detection unit includes a negative characteristic thermistor connected between the power supply terminal and the output terminal, and a positive characteristic thermistor connected between the output terminal and the ground terminal,
The supply unit includes a first resistor connected in parallel with the negative characteristic thermistor and a second resistor connected in parallel with the positive characteristic thermistor.
The temperature control device according to
（付記１）
第１の外表面上に搭載された集積回路の温度を、印加される制御電圧に応じて前記集積回路を冷却する冷却器を使用して制御する方法であって、
前記第１の外表面と対向する前記冷却器の第２の外表面における、外部温度に応答して前記制御電圧を可変して、前記集積回路の温度を所定の温度に保つように制御する温度制御方法。
(Appendix 1)
A method of controlling the temperature of an integrated circuit mounted on a first outer surface using a cooler for cooling the integrated circuit according to an applied control voltage, the method comprising:
At the second outer surface of said cooler which faces the first outer surface, the temperature and varies the control voltage in response to the external temperature is controlled to maintain the temperature of the integrated circuit to a predetermined temperature Control method.
（付記１７）
前記外部温度を検出し、
該検出した外部温度に応答して、前記可変の制御電圧を供給する、
付記１６に記載の温度制御方法。
(Appendix 17)
Detecting the external temperature,
Supplying the variable control voltage in response to the detected external temperature,
The temperature control method according to
（付記１８）
第１の外表面上に搭載された集積回路の温度を、印加される制御電圧に応じて前記集積回路を冷却する冷却器を使用して制御するための制御回路であって、
前記第１の外表面と対向する前記冷却器の第２の表面における、外部温度に応答して前記制御電圧を可変して、前記集積回路の温度を所定の温度に保つように制御する制御回路。
(Appendix 18)
A control circuit for controlling the temperature of an integrated circuit mounted on a first outer surface using a cooler for cooling the integrated circuit according to an applied control voltage,
In the second surface of said cooler which faces the first outer surface, by varying the control voltage in response to the external temperature, the control circuit for controlling to keep the temperature at a predetermined temperature of said integrated circuit ..
（付記１９）
前記外部温度を検出する検出部と、
該検出部に接続されて、前記可変の制御電圧を供給する供給部と、
から成る、付記１８に記載の制御回路。
(Appendix 19)
A detection unit for detecting the external temperature,
A supply unit that is connected to the detection unit and supplies the variable control voltage;
19. The control circuit according to appendix 18, comprising:
（付記２０）
前記検出部は前記外部温度に依存して抵抗値が変動する温度可変素子から成る、付記１９に記載の制御回路。
(Appendix 20)
20. The control circuit according to appendix 19, wherein the detection unit includes a temperature variable element whose resistance value varies depending on the external temperature.
（付記２１）
前記温度可変素子がサーミスタからなる、付記２０に記載の制御回路。
(Appendix 21)
21. The control circuit according to
（付記２２）
前記サーミスタは、前記集積回路の特定の指標が一定となるように予め調整されている、付記２１に記載の制御回路。
(Appendix 22)
22. The control circuit according to appendix 21, wherein the thermistor is adjusted in advance so that a specific index of the integrated circuit is constant.
（付記２３）
前記集積回路が低雑音増幅器を含む場合、前記特定の指標は雑音指数である、付記２２に記載の制御回路。
(Appendix 23)
23. The control circuit of appendix 22, wherein the particular metric is a noise figure if the integrated circuit includes a low noise amplifier.
（付記２４）
前記制御回路は、一定の正電圧が印加される電源端子と、前記制御電圧を出力する出力端子と、接地端子とを持ち、
前記検出部は、前記電源端子と前記出力端子との間に接続された負特性サーミスタと、前記出力端子と前記接地端子との接続された正特性サーミスタと、から成り、
前記供給部は、前記負特性サーミスタと並列に接続された第１の抵抗器と、前記正特性サーミスタと並列に接続された第２の抵抗器と、から成る、
付記２３に記載の制御回路。
(Appendix 24)
The control circuit has a power supply terminal to which a constant positive voltage is applied, an output terminal for outputting the control voltage, and a ground terminal,
The detection unit includes a negative characteristic thermistor connected between the power supply terminal and the output terminal, and a positive characteristic thermistor connected between the output terminal and the ground terminal,
The supply unit includes a first resistor connected in parallel with the negative characteristic thermistor and a second resistor connected in parallel with the positive characteristic thermistor.
The control circuit according to attachment 23.
本発明による温度制御装置は、通信衛星搭載用ＬＮＡばかりでなく、地上用の通信機器にも利用可能である。 INDUSTRIAL APPLICABILITY The temperature control device according to the present invention can be used not only for an LNA mounted on a communication satellite but also for a ground communication device.
１０ 制御対象（ＨＩＣパッケージ）
１２ 集積回路（ＨＩＣ）
１２１ 素子
１２２ 基板
１４ 冷却器
１４ａ 第１の外表面
１４ｂ 第２の外表面
１４２ 支持部
１４２−１ 搭載部
１４２−２ 壁部
１４４ ベース部
１４６ ペルチェ素子
１４６ａ、１４６ｂ リード線
１４６−１ ＴＥＣ素子
１４６−２ 上側リード（上側金属電極）
１４６−３ 下側リード（下側金属電極）
１００Ａ 温度制御装置
２００Ａ 制御回路
２２０Ａ 検出部
２４０Ａ 供給部
10 Control target (HIC package)
12 Integrated circuits (HIC)
121
146-3 Lower lead (lower metal electrode)
100A
Claims (10)
該集積回路と接触する第１の外表面を持ち、印加される制御電圧に応じて前記集積回路を冷却する冷却器と、
前記第１の外表面と対向する前記冷却器の第２の外表面上に設けられ、外部温度に応答して前記制御電圧を可変して、前記集積回路の温度を所定の温度に保つように制御する制御回路と、
を有する温度制御装置。 An integrated circuit,
A cooler having a first outer surface in contact with the integrated circuit and cooling the integrated circuit in response to an applied control voltage;
It is provided on a second outer surface of the cooler opposite to the first outer surface and varies the control voltage in response to an external temperature to keep the temperature of the integrated circuit at a predetermined temperature. A control circuit for controlling,
And a temperature control device.
前記外部温度を検出する検出部と、
該検出部に接続されて、前記可変の制御電圧を供給する供給部と、
から成る、請求項１乃至５のいずれか１項に記載の温度制御装置。 The control circuit is
A detection unit for detecting the external temperature,
A supply unit that is connected to the detection unit and supplies the variable control voltage;
The temperature control device according to any one of claims 1 to 5, comprising:
前記第１の外表面と対向する前記冷却器の第２の表面における、外部温度に応答して前記制御電圧を可変して、前記集積回路の温度を所定の温度に保つように制御する温度制御方法。 A method of controlling the temperature of an integrated circuit mounted on a first outer surface using a cooler for cooling the integrated circuit according to an applied control voltage, the method comprising:
Temperature control on the second surface of the cooler opposite the first outer surface for controlling the temperature of the integrated circuit by varying the control voltage in response to an external temperature. Method.
該検出した外部温度に応答して、前記可変の制御電圧を供給する、
請求項８に記載の温度制御方法。 Detecting the external temperature,
Supplying the variable control voltage in response to the detected external temperature,
The temperature control method according to claim 8.
前記第１の外表面と対向する前記冷却器の第２の表面における、外部温度に応答して前記制御電圧を可変して、前記集積回路の温度を所定の温度に保つように制御する制御回路。 A control circuit for controlling a temperature of an integrated circuit mounted on a first outer surface using a cooler for cooling the integrated circuit according to an applied control voltage,
In the second surface of said cooler which faces the first outer surface, by varying the control voltage in response to the external temperature, the control circuit for controlling to keep the temperature at a predetermined temperature of said integrated circuit ..
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016044364A JP6725904B2 (en) | 2016-03-08 | 2016-03-08 | Temperature control device, method, and control circuit used therein |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016044364A JP6725904B2 (en) | 2016-03-08 | 2016-03-08 | Temperature control device, method, and control circuit used therein |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017162905A JP2017162905A (en) | 2017-09-14 |
| JP6725904B2 true JP6725904B2 (en) | 2020-07-22 |
Family
ID=59853136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016044364A Active JP6725904B2 (en) | 2016-03-08 | 2016-03-08 | Temperature control device, method, and control circuit used therein |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6725904B2 (en) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS622254U (en) * | 1985-06-20 | 1987-01-08 | ||
| JPH0682856U (en) * | 1993-05-12 | 1994-11-25 | 日本無線株式会社 | IC package for microwave and millimeter wave band |
| JP4712948B2 (en) * | 2000-09-21 | 2011-06-29 | イビデン株式会社 | Semiconductor device |
| US6588217B2 (en) * | 2000-12-11 | 2003-07-08 | International Business Machines Corporation | Thermoelectric spot coolers for RF and microwave communication integrated circuits |
| JP2005092793A (en) * | 2003-09-19 | 2005-04-07 | Nec Engineering Ltd | Electronic circuit |
| JP4953841B2 (en) * | 2006-03-31 | 2012-06-13 | 京セラ株式会社 | Thermoelectric module |
| GB2484486A (en) * | 2010-10-12 | 2012-04-18 | Oclaro Technology Ltd | Component Temperature Control |
-
2016
- 2016-03-08 JP JP2016044364A patent/JP6725904B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017162905A (en) | 2017-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8981260B2 (en) | Temperature control circuit of oven-controlled crystal oscillator | |
| CN101517496B (en) | Apparatus and method for thermal stabilization of pcb-mounted electronic components within an enclosed housing | |
| US8149068B2 (en) | Temperature controlled crystal oscillator | |
| KR102011645B1 (en) | Integral heater and sensor system | |
| US20130257555A1 (en) | Piezoelectric device and electronic apparatus | |
| Wang et al. | Characterization of intermodulation distortion in reconfigurable liquid metal antennas | |
| US6621361B1 (en) | Dual oven oscillator using a thermoelectric module | |
| TW201923319A (en) | Operational temperature determination in bipolar transistors by resistance thermometry | |
| CN101821950A (en) | Heating system for dual-oven oscillators on a single printed circuit board | |
| CN1181525A (en) | High heat gain incubator | |
| JP5717497B2 (en) | Oscillator | |
| CN104679059A (en) | Temperature control system of integrated circuit | |
| JP6725904B2 (en) | Temperature control device, method, and control circuit used therein | |
| JP5434844B2 (en) | Temperature rising device and temperature rising test method | |
| US9536644B2 (en) | Composite resistors | |
| US20130321088A1 (en) | Surface mount ovenized oscillator assembly | |
| US10477669B2 (en) | Circuit substrate | |
| CN114112113A (en) | Thermal resistance transfer standard and calibration method of thermal resistance measuring instrument | |
| CN115793744B (en) | Electronic devices and temperature compensation methods | |
| JP2010109690A (en) | Distributed constant type temperature-sensing attenuator | |
| US9306578B2 (en) | Oscillator | |
| Albert | Thermal rating characteristics of UHF power capacitors | |
| JPS63232362A (en) | Temperature characteristic stabilized surface mounting substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191030 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200527 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200618 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6725904 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |