JP6747422B2 - Power supply device, image forming device - Google Patents
Power supply device, image forming device Download PDFInfo
- Publication number
- JP6747422B2 JP6747422B2 JP2017241093A JP2017241093A JP6747422B2 JP 6747422 B2 JP6747422 B2 JP 6747422B2 JP 2017241093 A JP2017241093 A JP 2017241093A JP 2017241093 A JP2017241093 A JP 2017241093A JP 6747422 B2 JP6747422 B2 JP 6747422B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- power
- switch
- control signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Or Security For Electrophotography (AREA)
- Power Sources (AREA)
Description
本発明は、電源制御回路を再起動可能な電源装置およびそれを備える画像形成装置に関する。 The present invention relates to a power supply device capable of restarting a power supply control circuit and an image forming apparatus including the power supply device.
一般に、画像形成装置が備える電源装置は、電源制御回路を含む。前記電源制御回路は、手動スイッチの操作状態の変化およびプロセッサーから出力される制御信号などに応じて、複数の電源回路の動作状態を制御する。前記電源制御回路は、例えばPMIC(Power Management Integrated Circuit)などによって実現される。 Generally, a power supply device included in an image forming apparatus includes a power supply control circuit. The power supply control circuit controls the operating states of the plurality of power supply circuits in response to changes in the operating state of the manual switch and control signals output from the processor. The power supply control circuit is realized by, for example, a PMIC (Power Management Integrated Circuit).
例えば、前記電源制御回路が、レジスタに保持されたデジタル値に従って、前記複数の電源の起動シーケンスまたは遮断シーケンスを設定することが知られている(例えば、特許文献1参照)。 For example, it is known that the power supply control circuit sets a startup sequence or a shutdown sequence of the plurality of power supplies according to a digital value held in a register (see, for example, Patent Document 1).
ところで、前記電源制御回路が、何らかの原因によってフリーズ状態になることがある。一般に、前記電源制御回路は、再起動することによって前記フリーズ状態から復旧することが多い。 By the way, the power supply control circuit may be in a frozen state for some reason. Generally, the power supply control circuit is often recovered from the frozen state by restarting.
本発明の目的は、簡易な構成により、フリーズ状態になった電源制御回路を再起動可能な電源装置およびそれを備える画像形成装置を提供することにある。 An object of the present invention is to provide a power supply device capable of restarting a power supply control circuit in a frozen state and an image forming apparatus including the power supply device with a simple configuration.
本発明の一の局面に係る電源装置は、一次電源回路と、複数の二次電源回路と、電源制御回路と、スイッチ中継回路と、を備える。前記一次電源回路は、入力される出力制御信号がアクティブであるときに第1直流電力を出力し、前記出力制御信号がネガティブであるときに前記第1直流電力の出力を遮断し、さらに常に第2直流電力を出力する。前記複数の二次電源回路は、前記第1直流電力が供給され、複数の負荷へ電力を供給する。前記電源制御回路は、前記第1直流電力が供給され、手動スイッチの操作状態の変化に応じて前記複数の二次電源回路の動作状態を制御する。前記スイッチ中継回路は、前記第2直流電力が供給され、前記手動スイッチが操作されていないときにアクティブな前記出力制御信号を前記一次電源回路へ出力し、前記手動スイッチが操作されている状態が予め定められた長押し時間以上継続しているときにネガティブな前記出力制御信号を前記一次電源回路へ出力する。 A power supply device according to one aspect of the present invention includes a primary power supply circuit, a plurality of secondary power supply circuits, a power supply control circuit, and a switch relay circuit. The primary power supply circuit outputs the first DC power when the input output control signal is active, shuts off the output of the first DC power when the output control signal is negative, and further always outputs the first DC power. 2 Output DC power. The plurality of secondary power supply circuits are supplied with the first DC power and supply power to the plurality of loads. The power supply control circuit is supplied with the first DC power and controls the operating states of the plurality of secondary power supply circuits according to changes in the operating state of the manual switch. The switch relay circuit outputs the output control signal, which is active when the second DC power is supplied and the manual switch is not operated, to the primary power supply circuit, and when the manual switch is operated, The negative output control signal is output to the primary power supply circuit when it continues for a predetermined long press time or longer.
本発明の他の局面に係る画像形成装置は、前記電源装置と、前記手動スイッチと、印刷処理装置と、を備える。前記印刷処理装置は、シートに画像を形成する。 An image forming apparatus according to another aspect of the present invention includes the power supply device, the manual switch, and a print processing device. The print processing apparatus forms an image on a sheet.
本発明によれば、簡易な構成により、フリーズ状態になった電源制御回路を再起動可能な電源装置およびそれを備える画像形成装置を提供することが可能になる。 According to the present invention, it is possible to provide a power supply device capable of restarting a power supply control circuit in a frozen state and an image forming apparatus including the power supply device with a simple configuration.
以下、添付図面を参照しながら、本発明の実施形態について説明する。なお、以下の実施形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定する性格を有さない。 Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. The following embodiments are examples of embodying the present invention and do not limit the technical scope of the present invention.
[画像形成装置10の構成]
実施形態に係る電源装置5は、画像形成装置10の一部である。図1に示される画像形成装置10は、電子写真方式で印刷処理を実行する印刷処理装置4を備える。
[Configuration of Image Forming Apparatus 10]
The power supply device 5 according to the embodiment is a part of the image forming apparatus 10. The image forming apparatus 10 shown in FIG. 1 includes a print processing apparatus 4 that executes print processing by an electrophotographic method.
前記印刷処理は、シート9に画像を形成する処理である。シート9は、用紙または樹脂フィルムなどのシート状の画像形成媒体である。 The printing process is a process of forming an image on the sheet 9. The sheet 9 is a sheet-shaped image forming medium such as paper or resin film.
図1に示されるように、画像形成装置10は、本体100内に配置されたシート搬送機構3、印刷処理装置4、電源装置5、操作装置8a、表示装置8bおよび電源スイッチ8cなどを備える。 As shown in FIG. 1, the image forming apparatus 10 includes a sheet conveying mechanism 3, a print processing device 4, a power supply device 5, an operating device 8a, a display device 8b, a power switch 8c, and the like, which are arranged in the main body 100.
操作装置8aおよび表示装置8bは、ユーザーインターフェイスデバイスである。操作装置8aは、ユーザーの操作を受け付ける装置であり、例えば操作ボタンまたはタッチパネル装置などを含む。表示装置8bは、情報を表示する装置であり、例えば液晶パネルユニットなどを含む。 The operation device 8a and the display device 8b are user interface devices. The operation device 8a is a device that receives a user operation, and includes, for example, an operation button or a touch panel device. The display device 8b is a device that displays information, and includes, for example, a liquid crystal panel unit.
電源スイッチ8cは、ユーザーによる操作に応じてON状態およびOFF状態の一方から他方へ切り替わる手動スイッチである。電源スイッチ8cは、自動復帰接点である。 The power switch 8c is a manual switch that switches from one of an ON state and an OFF state to the other according to a user's operation. The power switch 8c is an automatic return contact.
本実施形態において、電源スイッチ8cは、操作されていないときにOFF状態であり、操作されているときにON状態である。電源スイッチ8cは、操作が解除されると、前記ON状態から前記OFF状態へ復帰する。 In the present embodiment, the power switch 8c is in the OFF state when it is not operated, and is in the ON state when it is operated. When the operation of the power switch 8c is released, the power switch 8c returns from the ON state to the OFF state.
シート搬送機構3において、シート送出機構30が、シート収容部101に収容されたシート9を、シート搬送路300へ送り出し、複数組の搬送ローラー対31が、シート9をシート搬送路300に沿って搬送する。 In the sheet transport mechanism 3, the sheet delivery mechanism 30 delivers the sheet 9 stored in the sheet storage unit 101 to the sheet transport path 300, and the plurality of pairs of transport rollers 31 move the sheet 9 along the sheet transport path 300. Transport.
印刷処理装置4は、光走査ユニット40、感光体41、帯電装置42、現像装置43、トナー補給ユニット44、転写装置45、クリーニング装置46、定着装置47およびモーター400などを備える印刷処理装置である。 The print processing device 4 is a print processing device including an optical scanning unit 40, a photoconductor 41, a charging device 42, a developing device 43, a toner replenishing unit 44, a transfer device 45, a cleaning device 46, a fixing device 47, a motor 400, and the like. ..
ドラム状の感光体41が回転し、帯電装置42が感光体41の表面を帯電させる。光走査ユニット40が、帯電した感光体41の表面にビーム光を走査することにより、感光体41の表面に静電潜像を書き込む。 The drum-shaped photoconductor 41 rotates, and the charging device 42 charges the surface of the photoconductor 41. The optical scanning unit 40 scans the charged light beam on the surface of the photoconductor 41 to write an electrostatic latent image on the surface of the photoconductor 41.
現像装置43は、感光体41の表面にトナー90を供給することにより、前記静電潜像をトナー像へ現像する。転写装置45は、感光体41の表面の前記トナー像を、シート搬送路300を移動中のシート9に転写する。 The developing device 43 supplies the toner 90 to the surface of the photoconductor 41 to develop the electrostatic latent image into a toner image. The transfer device 45 transfers the toner image on the surface of the photoconductor 41 to the moving sheet 9 on the sheet conveying path 300.
定着装置47は、シート9に転写された前記トナー像を加熱することにより、前記トナー像をシート9に定着させる。 The fixing device 47 fixes the toner image on the sheet 9 by heating the toner image transferred to the sheet 9.
クリーニング装置46は、感光体41の表面に残存するトナー90を除去する。トナー補給ユニット44は、未使用のトナー90を現像装置43へ補給する。 The cleaning device 46 removes the toner 90 remaining on the surface of the photoconductor 41. The toner supply unit 44 supplies unused toner 90 to the developing device 43.
モーター400は、シート搬送機構3、現像装置43、転写装置45および定着装置47などが備える回転体および感光体41を駆動する。 The motor 400 drives the rotating body and the photoconductor 41 included in the sheet conveying mechanism 3, the developing device 43, the transfer device 45, the fixing device 47, and the like.
電源装置5は、外部電源1000から供給される交流の入力電圧Va0を直流の出力電圧VD2へ変換する直流電源装置である。出力電圧VD2は、複数の負荷へ供給される。外部電源1000は、例えば商用電源である。 The power supply device 5 is a DC power supply device that converts an AC input voltage Va0 supplied from the external power supply 1000 into a DC output voltage VD2. The output voltage VD2 is supplied to a plurality of loads. The external power source 1000 is, for example, a commercial power source.
[電源装置5の概要]
図2に示されるように、電源装置5は、一次電源回路51と、複数の二次電源回路52と、PMIC53と、スイッチ入力回路54と、を備える。さらに、電源装置5は、CPU(Central Processing Unit)55と、RAM(Random Access Memory)56と、二次記憶装置57と、を備える。
[Outline of power supply device 5]
As shown in FIG. 2, the power supply device 5 includes a primary power supply circuit 51, a plurality of secondary power supply circuits 52, a PMIC 53, and a switch input circuit 54. Further, the power supply device 5 includes a CPU (Central Processing Unit) 55, a RAM (Random Access Memory) 56, and a secondary storage device 57.
図2に示される例において、一次電源回路51は、電源基板5aに実装されている。一方、複数の二次電源回路52、PMIC53、スイッチ入力回路54、CPU55と、RAM56および二次記憶装置57は、電源基板5aとは異なる制御基板5bに実装されている。 In the example shown in FIG. 2, the primary power supply circuit 51 is mounted on the power supply board 5a. On the other hand, the plurality of secondary power supply circuits 52, PMIC 53, switch input circuit 54, CPU 55, RAM 56 and secondary storage device 57 are mounted on a control board 5b different from the power supply board 5a.
一次電源回路51は、直流電力を出力する回路である。例えば、一次電源回路51が、入力電圧Va0を直流の中間電圧VD11,VD12へ変換するスイッチング電源回路を含むことが考えられる。 The primary power supply circuit 51 is a circuit that outputs DC power. For example, it is conceivable that the primary power supply circuit 51 includes a switching power supply circuit that converts the input voltage Va0 into DC intermediate voltages VD11 and VD12.
本実施形態において、一次電源回路51は、直流の第1中間電圧VD11を第1給電ラインL1へ出力し、直流の第2中間電圧VD12を第2給電ラインL2へ出力する。第1中間電圧VD11および第2中間電圧VD12の違いについては後述する。 In the present embodiment, the primary power supply circuit 51 outputs the DC first intermediate voltage VD11 to the first power supply line L1 and outputs the DC second intermediate voltage VD12 to the second power supply line L2. The difference between the first intermediate voltage VD11 and the second intermediate voltage VD12 will be described later.
なお、第1中間電圧VD11は、複数の二次電源回路52およびPMIC53に印加される。第1中間電圧VD11によって複数の二次電源回路52およびPMIC53に供給される電力が第1直流電力の一例である。 The first intermediate voltage VD11 is applied to the plurality of secondary power supply circuits 52 and the PMIC 53. The power supplied to the plurality of secondary power supply circuits 52 and the PMIC 53 by the first intermediate voltage VD11 is an example of the first DC power.
複数の二次電源回路52は、第1中間電圧VD11が供給されることにより、それぞれ直流の出力電圧VD2を出力する。複数の二次電源回路52は、それぞれ独立して接続された複数の第3給電ラインL3に接続されている。 When the first intermediate voltage VD11 is supplied to the plurality of secondary power supply circuits 52, the plurality of secondary power supply circuits 52 each output a DC output voltage VD2. The plurality of secondary power supply circuits 52 are connected to the plurality of third power supply lines L3 that are independently connected.
複数の第3給電ラインL3は、それぞれ異なる負荷に接続されている。複数の二次電源回路52は、複数の第3給電ラインL3に出力電圧VD2を出力する。これにより、複数の二次電源回路52は複数の負荷へ電力を供給する。 The plurality of third power supply lines L3 are connected to different loads. The plurality of secondary power supply circuits 52 output the output voltage VD2 to the plurality of third power supply lines L3. As a result, the plurality of secondary power supply circuits 52 supply power to the plurality of loads.
PMIC53は、第1中間電圧VD11が供給されることによって動作する。PMIC53は、電源スイッチ8cの操作状態の変化に応じて複数の二次電源回路52の動作状態を制御する。PMIC53は、電源制御回路の一例である。 The PMIC 53 operates by being supplied with the first intermediate voltage VD11. The PMIC 53 controls the operating states of the plurality of secondary power supply circuits 52 according to changes in the operating state of the power switch 8c. The PMIC 53 is an example of a power supply control circuit.
本実施形態において、PMIC53は、スイッチ入力回路54を通じて電源スイッチ8cの操作状態を表す手動スイッチ信号Sg1を入力する。 In the present embodiment, the PMIC 53 inputs the manual switch signal Sg1 indicating the operating state of the power switch 8c through the switch input circuit 54.
電源スイッチ8cは、接地ラインとスイッチ信号ラインL0とに接続されている。スイッチ信号ラインL0は、抵抗素子R0を介して第2中間電圧VD12の給電ラインに接続されている。抵抗素子R0は、いわゆるプルアップ抵抗である。 The power switch 8c is connected to the ground line and the switch signal line L0. The switch signal line L0 is connected to the power supply line of the second intermediate voltage VD12 via the resistance element R0. The resistance element R0 is a so-called pull-up resistance.
スイッチ入力回路54は、スイッチ信号ラインL0を通じて電源スイッチ8cと接続されている。電源スイッチ8cがON状態になると、スイッチ信号ラインL0と前記接地ラインとが短絡する。 The switch input circuit 54 is connected to the power switch 8c through the switch signal line L0. When the power switch 8c is turned on, the switch signal line L0 and the ground line are short-circuited.
図3に示される例では、スイッチ入力回路54は、抵抗素子R1およびトランジスタTR0を含む周知のスイッチ回路である。スイッチ入力回路54は、電源スイッチ8cが操作されているときにアクティブな手動スイッチ信号Sg1を出力し、電源スイッチ8cが操作されてないときにネガティブな手動スイッチ信号Sg1を出力する。 In the example shown in FIG. 3, the switch input circuit 54 is a known switch circuit including a resistance element R1 and a transistor TR0. The switch input circuit 54 outputs an active manual switch signal Sg1 when the power switch 8c is operated, and outputs a negative manual switch signal Sg1 when the power switch 8c is not operated.
本実施形態において、PMIC53は、複数の二次電源回路52の状態を起動状態、待機状態および停止状態の3つの動作状態に制御する。 In the present embodiment, the PMIC 53 controls the states of the plurality of secondary power supply circuits 52 into three operating states, that is, an activated state, a standby state and a stopped state.
前記起動状態は、前記3つの動作状態のうち最も多くの二次電源回路52が作動している状態である。複数の二次電源回路52が前記起動状態であるとき、CPU55が通常モードで動作しており、画像形成装置10は画像形成に関する全てのジョブを実行可能である。 The start-up state is a state in which the most secondary power supply circuit 52 is operating among the three operating states. When the plurality of secondary power supply circuits 52 are in the activated state, the CPU 55 is operating in the normal mode, and the image forming apparatus 10 can execute all jobs related to image formation.
前記待機状態は、前記起動状態よりも作動中の二次電源回路52が少ない状態であり、前記起動状態よりも消費電力が低い状態である。複数の二次電源回路52が前記待機状態であるとき、CPU55は、前記通常モードよりも消費電力の低い省電力モードで作動さいている。 The standby state is a state in which the number of operating secondary power supply circuits 52 is smaller than that in the starting state, and is a state in which power consumption is lower than that in the starting state. When the plurality of secondary power supply circuits 52 are in the standby state, the CPU 55 is operating in the power saving mode which consumes less power than the normal mode.
前記停止状態は、前記待機状態よりも作動中の二次電源回路52が少ない状態であり、前記待機状態よりも消費電力が低い状態である。複数の二次電源回路52が前記停止状態であるとき、CPU55は停止している。 The stopped state is a state in which the number of operating secondary power supply circuits 52 is smaller than that in the standby state, and the power consumption is lower than that in the standby state. The CPU 55 is stopped when the plurality of secondary power supply circuits 52 are in the stopped state.
従って、複数の二次電源回路52が前記停止状態であるとき、PMIC53は、電源スイッチ8cの操作状態が変化した場合にのみ、複数の二次電源回路52の動作状態を他の状態へ移行させる。 Therefore, when the plurality of secondary power supply circuits 52 are in the stopped state, the PMIC 53 shifts the operating state of the plurality of secondary power supply circuits 52 to another state only when the operating state of the power switch 8c changes. ..
CPU55は、前記複数の負荷のうちの1つである。即ち、CPU55は、複数の二次電源回路52の1つから複数の第3給電ラインL3の1つを通じて出力電圧VD2が供給される。また、操作装置8aおよび表示装置8bも、前記複数の負荷の一部である。 The CPU 55 is one of the loads. That is, the CPU 55 is supplied with the output voltage VD2 from one of the plurality of secondary power supply circuits 52 through one of the plurality of third power supply lines L3. The operation device 8a and the display device 8b are also a part of the plurality of loads.
CPU55は、予め二次記憶装置57に記憶されたプログラムを実行することにより、各種のデータ処理を実行し、さらに、PMIC53を含む複数の機器を制御する。 The CPU 55 executes various data processing by executing a program stored in the secondary storage device 57 in advance, and further controls a plurality of devices including the PMIC 53.
例えば、CPU55は、印刷処理装置4が備える不図示のモーターを制御する。即ち、印刷処理装置4は、CPU55によって制御される。さらに、CPU55は、PMIC53へ電源制御信号Sg0を出力する。 For example, the CPU 55 controls a motor (not shown) included in the print processing device 4. That is, the print processing device 4 is controlled by the CPU 55. Further, the CPU 55 outputs the power supply control signal Sg0 to the PMIC 53.
また、複数の二次電源回路52が前記停止状態または前記待機状態から前記起動状態へ移行したときに、CPU55は、起動通知処理を実行する。 Further, when the plurality of secondary power supply circuits 52 shift from the stopped state or the standby state to the activated state, the CPU 55 executes the activation notification process.
CPU55は、複数の二次電源回路52が前記停止状態または前記待機状態から前記起動状態へ移行したときに自らが起動する。そのため、CPU55が、二次電源回路52からの通電開始により起動したときに、前記起動通知処理を実行することが考えられる。 The CPU 55 is activated by itself when the plurality of secondary power supply circuits 52 shift from the stopped state or the standby state to the activated state. Therefore, it is conceivable that the CPU 55 executes the activation notification processing when activated by the start of energization from the secondary power supply circuit 52.
例えば、前記起動通知処理が、初期画面起動処理および電源ランプ点灯処理の一方または両方を含むことが考えられる。前記初期画面起動処理は、表示装置8bを無表示状態から予め定められた初期画面を表示する状態へ切り替える処理である。前記電源ランプ点灯処理は、表示装置8bが備える電源ランプを消灯状態から点灯状態へ切り替える処理である。 For example, it is conceivable that the startup notification process includes one or both of an initial screen startup process and a power lamp lighting process. The initial screen activation process is a process of switching the display device 8b from a non-display state to a state in which a predetermined initial screen is displayed. The power lamp lighting process is a process of switching the power lamp included in the display device 8b from the extinguished state to the lit state.
なお、前記初期画面起動処理および前記電源ランプ点灯処理の各々は、前記起動状態への移行を通知する処理の一例である。また、前記停止状態および前記待機状態は、予め定められた非起動状態の一例である。また、前記起動通知処理を実行するCPU55および表示装置8bは、起動通知装置の一例である。 Each of the initial screen activation process and the power lamp lighting process is an example of a process of notifying the transition to the activation state. Further, the stopped state and the standby state are examples of predetermined non-activated states. The CPU 55 and the display device 8b that execute the activation notification process are examples of the activation notification device.
なお、CPU55の代わりに、DSP(Digital Signal Processor)などの他のプロセッサーが採用されることも考えられる。 It should be noted that other processor such as DSP (Digital Signal Processor) may be adopted instead of the CPU 55.
RAM56は、CPU55が実行するプログラムまたはCPU55がアクセスするデータなどが一次記憶される揮発性の記憶装置である。RAM56は、いわゆる主記憶装置である。 The RAM 56 is a volatile storage device that temporarily stores a program executed by the CPU 55 or data accessed by the CPU 55. The RAM 56 is a so-called main storage device.
二次記憶装置57は、コンピューター読み取り可能な不揮発性の記憶装置である。例えば、二次記憶装置57がフラッシュメモリーまたはROM(Read Only Memory)などであることが考えられる。二次記憶装置57は、CPU55によって実行されるプログラムを予め記憶している。 The secondary storage device 57 is a computer-readable non-volatile storage device. For example, the secondary storage device 57 may be a flash memory or a ROM (Read Only Memory). The secondary storage device 57 stores a program executed by the CPU 55 in advance.
複数の二次電源回路52が前記待機状態であるとき、不図示の通信装置が他装置から印刷ジョブを受信することが考えられる。この場合、CPU55は、自らが前記省電力モードから前記通常モードへ移行するとともに、前記起動状態への移行を指示する電源制御信号Sg0を出力する。これにより、複数の二次電源回路52が前記待機状態から前記起動状態へ移行する。 When the plurality of secondary power supply circuits 52 are in the standby state, it is possible that a communication device (not shown) receives a print job from another device. In this case, the CPU 55 itself shifts from the power saving mode to the normal mode and outputs the power supply control signal Sg0 instructing the shift to the activated state. This causes the plurality of secondary power supply circuits 52 to transition from the standby state to the activated state.
また、複数の二次電源回路52が前記停止状態または前記待機状態である場合において、電源スイッチ8cの操作状態が変化したとき、PMIC53は、複数の二次電源回路52の動作状態を前記起動状態へ移行させる。 Further, in the case where the plurality of secondary power supply circuits 52 are in the stop state or the standby state, when the operation state of the power supply switch 8c changes, the PMIC 53 causes the operation state of the plurality of secondary power supply circuits 52 to be in the start state. Shift to.
なお、手動スイッチ信号Sg1がネガティブからアクティブへ変化したことが、電源スイッチ8cの操作状態が変化したことを示す。 The change of the manual switch signal Sg1 from negative to active indicates that the operating state of the power switch 8c has changed.
以上に示されるように、PMIC53は、電源スイッチ8cの操作状態の変化および電源制御信号Sg0の内容に応じて複数の二次電源回路52の動作状態を制御する。 As described above, the PMIC 53 controls the operating states of the plurality of secondary power supply circuits 52 according to the change in the operating state of the power switch 8c and the content of the power control signal Sg0.
ところで、PMIC53が、何らかの原因によってフリーズ状態になることがある。一般に、PMIC53は、再起動することによって前記フリーズ状態から復旧することが多い。 By the way, the PMIC 53 may be in a frozen state for some reason. Generally, the PMIC 53 is often recovered from the frozen state by restarting.
電源装置5は、簡易な構成により、前記フリーズ状態になったPMIC53を再起動可能な構成を備える。以下、その構成について説明する。 The power supply device 5 has a configuration capable of restarting the frozen PMIC 53 with a simple configuration. The configuration will be described below.
[電源装置5の詳細]
図2に示されるように、電源装置5は、スイッチ中継回路6をさらに備える。スイッチ中継回路6は、電源スイッチ8cと一次電源回路51とに接続されている。即ち、スイッチ中継回路6は、スイッチ入力回路54とともに、スイッチ信号ラインL0通じて電源スイッチ8cと接続されている。
[Details of power supply device 5]
As shown in FIG. 2, the power supply device 5 further includes a switch relay circuit 6. The switch relay circuit 6 is connected to the power switch 8c and the primary power circuit 51. That is, the switch relay circuit 6 is connected to the power supply switch 8c through the switch signal line L0 together with the switch input circuit 54.
スイッチ中継回路6は、第2中間電圧VD12が印加されることによって作動する。第2中間電圧VD12によってスイッチ中継回路6に供給される電力が第2直流電力の一例である。なお、スイッチ入力回路54およびスイッチ中継回路6の一方は、スイッチ信号ラインL0をプルアップする抵抗素子R0を含むことが考えられる。 The switch relay circuit 6 operates when the second intermediate voltage VD12 is applied. The power supplied to the switch relay circuit 6 by the second intermediate voltage VD12 is an example of the second DC power. It should be noted that one of the switch input circuit 54 and the switch relay circuit 6 may include a resistance element R0 that pulls up the switch signal line L0.
スイッチ中継回路6は、電源スイッチ8cが操作されていないときにアクティブな出力制御信号Sg3を一次電源回路51へ出力する。さらに、スイッチ中継回路6は、電源スイッチ8cが操作されている状態が予め定められた長押し時間以上継続しているときにネガティブな出力制御信号Sg3を一次電源回路51へ出力する。 The switch relay circuit 6 outputs an active output control signal Sg3 to the primary power supply circuit 51 when the power switch 8c is not operated. Further, the switch relay circuit 6 outputs a negative output control signal Sg3 to the primary power supply circuit 51 when the state where the power switch 8c is operated continues for a predetermined long press time or longer.
一次電源回路51は、入力される出力制御信号Sg3がアクティブであるときに第1中間電圧VD11を出力する。一方、一次電源回路51は、入力される出力制御信号Sg3がネガティブであるときに第1中間電圧VD11の出力を遮断する。 The primary power supply circuit 51 outputs the first intermediate voltage VD11 when the input output control signal Sg3 is active. On the other hand, the primary power supply circuit 51 blocks the output of the first intermediate voltage VD11 when the input output control signal Sg3 is negative.
さらに、一次電源回路51は、第2中間電圧VD12を常時出力する。もちろん、一次電源回路51への電力供給が行われていることが前提である。 Further, the primary power supply circuit 51 constantly outputs the second intermediate voltage VD12. Of course, it is premised that power is being supplied to the primary power supply circuit 51.
具体的には、一次電源回路51は、出力スイッチ回路51aを含む。出力スイッチ回路51aは、出力制御信号Sg3がアクティブであるときに第1中間電圧VD11の出力ラインを導通状態にし、出力制御信号Sg3がネガティブであるときに第1中間電圧VD11の出力ラインを遮断する。 Specifically, the primary power supply circuit 51 includes an output switch circuit 51a. The output switch circuit 51a makes the output line of the first intermediate voltage VD11 conductive when the output control signal Sg3 is active, and cuts off the output line of the first intermediate voltage VD11 when the output control signal Sg3 is negative. ..
[スイッチ中継回路6]
例えば、図4に示されるように、スイッチ中継回路6は、コンデンサーC0およびコンパレーターCM0を備える。
[Switch relay circuit 6]
For example, as shown in FIG. 4, the switch relay circuit 6 includes a capacitor C0 and a comparator CM0.
コンデンサーC0は、第2中間電圧VD12の給電ラインおよび電源スイッチ8cに繋がるスイッチ信号ラインL0と電気的に接続されている。 The capacitor C0 is electrically connected to the power supply line of the second intermediate voltage VD12 and the switch signal line L0 connected to the power switch 8c.
図4に示される例では、コンデンサーC0は、並列接続されたダイオードD0および抵抗素子R2を介してスイッチ信号ラインL0と接続されている。 In the example shown in FIG. 4, the capacitor C0 is connected to the switch signal line L0 via the diode D0 and the resistance element R2 which are connected in parallel.
コンパレーターCM0は、コンデンサーC0の端子電圧VC0と参照電圧VD120とを比較し、比較結果を出力制御信号Sg3として出力する。参照電圧VD120は、第2中間電圧VD12に基づいて生成される。図2に示される例では、2つの抵抗素子R3,R4を含む分圧回路が、第2中間電圧VD12に基づいて参照電圧VD120を生成する。 The comparator CM0 compares the terminal voltage VC0 of the capacitor C0 with the reference voltage VD120 and outputs the comparison result as an output control signal Sg3. The reference voltage VD120 is generated based on the second intermediate voltage VD12. In the example shown in FIG. 2, the voltage dividing circuit including the two resistance elements R3 and R4 generates the reference voltage VD120 based on the second intermediate voltage VD12.
コンデンサーC0は、電源スイッチ8cが操作されていないときに前記第2直流電力によって蓄電される。さらに、コンデンサーC0は、電源スイッチ8cが操作されているときに電源スイッチ8cを通じて接地ラインへ放電する。 The capacitor C0 is charged with the second DC power when the power switch 8c is not operated. Further, the capacitor C0 is discharged to the ground line through the power switch 8c when the power switch 8c is operated.
スイッチ信号ラインL0とコンデンサーC0との間の抵抗素子R2は、電源スイッチ8cが操作されているときのコンデンサーC0の放電速度を抑制する。 The resistance element R2 between the switch signal line L0 and the capacitor C0 suppresses the discharging speed of the capacitor C0 when the power switch 8c is operated.
コンパレーターCM0は、コンデンサーC0の端子電圧VC0が参照電圧VD120よりも高いときにアクティブな出力制御信号Sg3を出力する。さらに、コンパレーターCM0は、コンデンサーC0の端子電圧VC0が参照電圧VD120よりも低いときにネガティブな出力制御信号Sg3を出力する。 The comparator CM0 outputs the active output control signal Sg3 when the terminal voltage VC0 of the capacitor C0 is higher than the reference voltage VD120. Further, the comparator CM0 outputs a negative output control signal Sg3 when the terminal voltage VC0 of the capacitor C0 is lower than the reference voltage VD120.
また、抵抗素子R5が、コンパレーターCM0の帰還ラインに設けられている。抵抗素子R5は、コンパレーターCM0の動作にヒステリシスを付与する。 Further, the resistance element R5 is provided in the feedback line of the comparator CM0. The resistance element R5 imparts hysteresis to the operation of the comparator CM0.
出力制御信号Sg3の出力ラインは、抵抗素子R6を通じて第2中間電圧VD12の供給ラインに接続されている。抵抗素子R6は、いわゆるプルアップ抵抗である。 The output line of the output control signal Sg3 is connected to the supply line of the second intermediate voltage VD12 through the resistance element R6. The resistance element R6 is a so-called pull-up resistance.
電源スイッチ8cが操作されていない場合、コンデンサーC0が蓄電され、コンデンサーC0の端子電圧VC0が、参照電圧VD120を超える。その後、電源スイッチ8cが操作されない限り、端子電圧VC0が参照電圧VD120を超える状態が維持される。 When the power switch 8c is not operated, the capacitor C0 is charged and the terminal voltage VC0 of the capacitor C0 exceeds the reference voltage VD120. After that, unless the power switch 8c is operated, the state in which the terminal voltage VC0 exceeds the reference voltage VD120 is maintained.
従って、スイッチ中継回路6は、電源スイッチ8cが操作されていないときに、アクティブな出力制御信号Sg3を一次電源回路51へ出力する。 Therefore, the switch relay circuit 6 outputs the active output control signal Sg3 to the primary power supply circuit 51 when the power switch 8c is not operated.
一方、電源スイッチ8cが操作されている場合、コンデンサーC0が電源スイッチ8cを通じて放電する。そして、コンデンサーC0の放電が開始してから予め定められた長押し時間が経過したときに、コンデンサーC0の端子電圧VC0が、参照電圧VD120を下回る。その後、電源スイッチ8cが操作されている限り、端子電圧VC0が参照電圧VD120を下回る状態が維持される。 On the other hand, when the power switch 8c is operated, the capacitor C0 is discharged through the power switch 8c. The terminal voltage VC0 of the capacitor C0 becomes lower than the reference voltage VD120 when a predetermined long press time elapses after the discharge of the capacitor C0 starts. After that, as long as the power switch 8c is operated, the terminal voltage VC0 is maintained below the reference voltage VD120.
従って、スイッチ中継回路6は、電源スイッチ8cが操作されている状態が前記長押し時間以上継続しているときに、ネガティブな出力制御信号Sg3を一次電源回路51へ出力する。 Therefore, the switch relay circuit 6 outputs the negative output control signal Sg3 to the primary power supply circuit 51 when the state where the power switch 8c is operated continues for the long press time or longer.
前記長押し時間は、第2抵抗素子R2およびコンデンサーC0を含むRC回路の時定数によって定まる。 The long press time is determined by the time constant of the RC circuit including the second resistance element R2 and the capacitor C0.
そして、ネガティブな出力制御信号Sg3が出力された後に、再び電源スイッチ8cが操作されなくなると、コンデンサーC0の端子電圧VC0が、徐々に増大し、やがて参照電圧VD120を上回る。これにより、スイッチ中継回路6が、再びアクティブな出力制御信号Sg3を一次電源回路51へ出力する。 When the power switch 8c is not operated again after the negative output control signal Sg3 is output, the terminal voltage VC0 of the capacitor C0 gradually increases and eventually exceeds the reference voltage VD120. As a result, the switch relay circuit 6 outputs the active output control signal Sg3 again to the primary power supply circuit 51.
従って、電源スイッチ8cが操作されている状態が前記長押し時間以上継続した後、電源スイッチ8cが操作されなくなる場合、一次電源回路51は、PMIC53および二次電源回路52への第1中間電圧VD11の出力を一時的に遮断する。これにより、PMIC53が再起動する。 Therefore, when the power switch 8c is not operated after the state where the power switch 8c is operated continues for the long press time or more, the primary power supply circuit 51 causes the first intermediate voltage VD11 to the PMIC 53 and the secondary power supply circuit 52. The output of is temporarily cut off. As a result, the PMIC 53 is restarted.
本実施形態において、前記長押し時間は、電源スイッチ8cの操作が開始してからCPU55による前記起動通知処理が実行されるまでの時間よりも長い時間である。 In the present embodiment, the long press time is longer than the time from the start of the operation of the power switch 8c to the execution of the activation notification process by the CPU 55.
通常、ユーザーは、画像形成装置10を起動させるために電源スイッチ8cを操作する場合、少なくとも前記初期画面が表示装置8bに表示されたとき、または、前記電源ランプが点灯したときに、電源スイッチ8cの操作を止める。 Normally, when the user operates the power switch 8c to activate the image forming apparatus 10, at least when the initial screen is displayed on the display device 8b or when the power lamp is turned on, the power switch 8c is turned on. Stop the operation of.
従って、PMIC53が正常に動作している場合、ユーザーは、電源スイッチ8cを操作し始めてから前記長押し時間が経過する前に、電源スイッチ8cの操作を止める。その結果、第1中間電圧VD11の出力は継続され、PMIC53は再起動しない。 Therefore, when the PMIC 53 is operating normally, the user stops operating the power switch 8c before the long press time elapses after the user starts operating the power switch 8c. As a result, the output of the first intermediate voltage VD11 is continued and the PMIC 53 is not restarted.
一方、PMIC53が前記フリーズ状態である場合、ユーザーによって電源スイッチ8cが操作されても、複数の二次電源回路52が前記起動状態へ移行せず、前記初期画面の表示および前記電源ランプの点灯が生じない。この場合、ユーザーは、前記長押し時間が経過するまで電源スイッチ8cを操作し続けやすい。 On the other hand, when the PMIC 53 is in the freeze state, even if the power switch 8c is operated by the user, the plurality of secondary power supply circuits 52 do not shift to the startup state, and the initial screen is displayed and the power lamp is turned on. Does not happen. In this case, the user can easily continue to operate the power switch 8c until the long press time elapses.
そして、電源スイッチ8cが操作される状態が前記長押し時間以上継続すると、スイッチ中継回路6の作用によってPMIC53が再起動する。これにより、PMIC53が正常な状態へ復旧すると、PMIC53は、複数の二次電源回路52を前記停止状態または前記待機状態から前記起動状態へ移行させる。その結果、画像形成装置10が正常に起動する。 Then, when the state where the power switch 8c is operated continues for the long-pressing time or more, the PMIC 53 is restarted by the action of the switch relay circuit 6. As a result, when the PMIC 53 returns to the normal state, the PMIC 53 shifts the plurality of secondary power supply circuits 52 from the stopped state or the standby state to the activated state. As a result, the image forming apparatus 10 starts up normally.
本実施形態によれば、簡易な構成により、フリーズ状態になったPMIC53を再起動可能な電源装置5を実現することができる。 According to the present embodiment, it is possible to realize the power supply device 5 capable of restarting the frozen PMIC 53 with a simple configuration.
3 :シート搬送機構
4 :印刷処理装置
5 :電源装置
5a :電源基板
5b :制御基板
6 :スイッチ中継回路
8a :操作装置
8b :表示装置
8c :電源スイッチ(手動スイッチ)
9 :シート
10 :画像形成装置
30 :シート送出機構
31 :搬送ローラー対
40 :光走査ユニット
41 :感光体
42 :帯電装置
43 :現像装置
44 :トナー補給ユニット
45 :転写装置
46 :クリーニング装置
47 :定着装置
51 :一次電源回路
51a :出力スイッチ回路
52 :二次電源回路
54 :スイッチ入力回路
55 :CPU(プロセッサー)
56 :RAM
57 :二次記憶装置
90 :トナー
100 :本体
101 :シート収容部
300 :シート搬送路
400 :モーター
1000 :外部電源
C0 :コンデンサー
CM0 :コンパレーター
D0 :ダイオード
L0 :スイッチ信号ライン
L1 :第1給電ライン
L2 :第2給電ライン
L3 :第3給電ライン
R0〜R6 :抵抗素子
Sg0 :電源制御信号
Sg1 :手動スイッチ信号
Sg3 :出力制御信号
VC0 :端子電圧
VD11 :第1中間電圧(第1直流電力)
VD12 :第2中間電圧(第2直流電力)
VD120 :参照電圧
VD2 :出力電圧
Va0 :入力電圧
3: Sheet conveying mechanism 4: Print processing device 5: Power supply device 5a: Power supply board 5b: Control board 6: Switch relay circuit 8a: Operation device 8b: Display device 8c: Power switch (manual switch)
9: Sheet 10: Image forming device 30: Sheet sending mechanism 31: Conveying roller pair 40: Optical scanning unit 41: Photoconductor 42: Charging device 43: Developing device 44: Toner replenishing unit 45: Transfer device 46: Cleaning device 47: Fixing device 51: Primary power supply circuit 51a: Output switch circuit 52: Secondary power supply circuit 54: Switch input circuit 55: CPU (processor)
56: RAM
57: secondary storage device 90: toner 100: main body 101: sheet accommodating section 300: sheet conveying path 400: motor 1000: external power supply C0: capacitor CM0: comparator D0: diode L0: switch signal line L1: first power supply line L2: Second power supply line L3: Third power supply line R0 to R6: Resistor element Sg0: Power supply control signal Sg1: Manual switch signal Sg3: Output control signal VC0: Terminal voltage VD11: First intermediate voltage (first DC power)
VD12: second intermediate voltage (second DC power)
VD120: Reference voltage VD2: Output voltage Va0: Input voltage
Claims (5)
前記第1直流電力が供給され、複数の負荷へ電力を供給する複数の二次電源回路と、
前記第1直流電力が供給され、手動スイッチの操作状態の変化に応じて前記複数の二次電源回路の動作状態を制御する電源制御回路と、
前記第2直流電力が供給され、前記手動スイッチが操作されていないときにアクティブな前記出力制御信号を前記一次電源回路へ出力し、前記手動スイッチが操作されている状態が予め定められた長押し時間以上継続しているときにネガティブな前記出力制御信号を前記一次電源回路へ出力するスイッチ中継回路と、を備える電源装置。 When the input output control signal is active, the first DC power is output, when the output control signal is negative, the output of the first DC power is shut off, and the second DC power is always output. A primary power supply circuit,
A plurality of secondary power supply circuits that are supplied with the first DC power and supply power to a plurality of loads;
A power supply control circuit that is supplied with the first DC power and that controls the operating states of the plurality of secondary power supply circuits according to changes in the operating state of the manual switch;
The second DC power is supplied, the output control signal that is active when the manual switch is not operated is output to the primary power supply circuit, and the state where the manual switch is operated is a predetermined long press. And a switch relay circuit that outputs the negative output control signal to the primary power supply circuit when it continues for a time or more.
前記電源制御回路は、前記手動スイッチの操作状態の変化および前記電源制御信号の内容に応じて前記複数の二次電源回路の動作状態を制御する、請求項1に記載の電源装置。 One of the plurality of loads is a processor that outputs a power supply control signal to the power supply control circuit,
The power supply device according to claim 1, wherein the power supply control circuit controls operation states of the plurality of secondary power supply circuits according to a change in an operation state of the manual switch and a content of the power supply control signal.
前記第2直流電力の給電ラインおよび前記手動スイッチと電気的に接続されたコンデンサーと、
前記コンデンサーの端子電圧と前記第2直流電力に基づく参照電圧とを比較し、比較結果を前記出力制御信号として出力するコンパレーターと、を含み、
前記コンデンサーは、前記手動スイッチが操作されていないときに前記第2直流電力によって蓄電され、前記手動スイッチが操作されているときに前記手動スイッチを通じて放電し、
前記コンパレーターは、前記コンデンサーの端子電圧が前記参照電圧よりも高いときにアクティブな前記出力制御信号を出力し、前記コンデンサーの端子電圧が前記参照電圧よりも低いときにネガティブな前記出力制御信号を出力する、請求項1または請求項2に記載の電源装置。 The switch relay circuit is
A capacitor electrically connected to the power supply line of the second DC power and the manual switch;
A comparator that compares the terminal voltage of the capacitor with a reference voltage based on the second DC power and outputs the comparison result as the output control signal;
The capacitor is charged by the second DC power when the manual switch is not operated, and discharged through the manual switch when the manual switch is operated,
The comparator outputs the active output control signal when the terminal voltage of the capacitor is higher than the reference voltage, and outputs the negative output control signal when the terminal voltage of the capacitor is lower than the reference voltage. The power supply device according to claim 1, which outputs the power supply.
前記手動スイッチと、
シートに画像を形成する印刷処理装置と、を備える画像形成装置。 A power supply device according to any one of claims 1 to 3,
The manual switch,
An image forming apparatus comprising: a print processing apparatus that forms an image on a sheet.
前記長押し時間は、前記手動スイッチの操作が開始してから前記起動通知装置が通知するまでの時間よりも長い時間である、請求項4に記載の画像形成装置。 The plurality of secondary power supply circuits further comprises a start notification device that notifies the transition to the start state when the predetermined non-start state shifts to a start state in which power consumption is larger than the non-start state. ,
The image forming apparatus according to claim 4, wherein the long press time is longer than a time from when the operation of the manual switch is started to when the activation notification device notifies.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017241093A JP6747422B2 (en) | 2017-12-15 | 2017-12-15 | Power supply device, image forming device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017241093A JP6747422B2 (en) | 2017-12-15 | 2017-12-15 | Power supply device, image forming device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019109625A JP2019109625A (en) | 2019-07-04 |
| JP6747422B2 true JP6747422B2 (en) | 2020-08-26 |
Family
ID=67179763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017241093A Expired - Fee Related JP6747422B2 (en) | 2017-12-15 | 2017-12-15 | Power supply device, image forming device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6747422B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6691312B1 (en) | 2019-10-21 | 2020-04-28 | 富士通クライアントコンピューティング株式会社 | Information processing system, information processing device, and program |
| EP4330793B1 (en) | 2021-06-01 | 2025-04-23 | Google LLC | True load disconnect reset of computing devices |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100470593B1 (en) * | 2002-09-18 | 2005-03-10 | 삼성전자주식회사 | Power supply controlling device of electronic equipment having key off function |
| JP4412370B2 (en) * | 2007-09-05 | 2010-02-10 | オンキヨー株式会社 | State control device |
| JP6488927B2 (en) * | 2015-07-13 | 2019-03-27 | 富士ゼロックス株式会社 | Image forming apparatus and power supply apparatus |
| JP2017112769A (en) * | 2015-12-17 | 2017-06-22 | 京セラドキュメントソリューションズ株式会社 | Backup power supply apparatus and image forming apparatus provided with the same |
-
2017
- 2017-12-15 JP JP2017241093A patent/JP6747422B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019109625A (en) | 2019-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002333872A (en) | LCD power supply control method, control circuit therefor, and image forming apparatus having this control circuit | |
| JP6101645B2 (en) | Image forming apparatus | |
| JP2014231175A (en) | Image forming apparatus | |
| JP2014085582A (en) | Image forming apparatus, control method thereof, and program | |
| JP6747422B2 (en) | Power supply device, image forming device | |
| CN110418025B (en) | image forming apparatus | |
| US20190068819A1 (en) | Information processing apparatus, power control method in information processing apparatus, and storage medium | |
| JP4333717B2 (en) | Image forming apparatus | |
| US8860973B2 (en) | Image processing apparatus, image processing method, and computer program product | |
| CN110191247B (en) | Information processing apparatus and information processing method for controlling storage unit | |
| JP6106623B2 (en) | Image forming apparatus | |
| JP6142590B2 (en) | Start-up operation control device, image processing device, start-up operation control program | |
| JP4189466B2 (en) | Image forming apparatus | |
| JP6414035B2 (en) | Image forming apparatus | |
| JP5927127B2 (en) | Electronics | |
| JP7838383B2 (en) | Electronic device, image forming apparatus, and control method for electronic device | |
| JP2014167686A (en) | Electronic apparatus | |
| JP5982329B2 (en) | Power supply device, electronic apparatus, and image forming apparatus | |
| JP7098871B2 (en) | Electronic devices, image forming devices, and programs | |
| JP6459543B2 (en) | Image forming apparatus, job processing control method, and job processing control program | |
| JP6848282B2 (en) | Electronics, image forming equipment, and programs | |
| JP7581949B2 (en) | Image forming device | |
| JP2023067429A (en) | image forming device | |
| JP2001142362A (en) | Image forming device and method for controlling power source device to be used for it | |
| JP2023047182A (en) | Control device, image forming device, and control program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200630 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200707 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200720 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6747422 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |