JP6750822B2 - Electret element, electromechanical converter, and method for manufacturing electret element - Google Patents
Electret element, electromechanical converter, and method for manufacturing electret element Download PDFInfo
- Publication number
- JP6750822B2 JP6750822B2 JP2019136974A JP2019136974A JP6750822B2 JP 6750822 B2 JP6750822 B2 JP 6750822B2 JP 2019136974 A JP2019136974 A JP 2019136974A JP 2019136974 A JP2019136974 A JP 2019136974A JP 6750822 B2 JP6750822 B2 JP 6750822B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sio
- electret
- electrode
- comb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Micromachines (AREA)
Description
本発明は、エレクトレット素子、電気機械変換器およびエレクトレット素子の製造方法
に関する。
The present invention relates to an electret element, an electromechanical converter, and a method for manufacturing an electret element.
SiO2などの絶縁膜に電荷を固定する従来の方法として「コロナ放電」や「電子ビーム
」を利用して、絶縁膜の表面から電荷を打ち込む方法がある(例えば、特許文献1参照)
。しかしながら、この方法では櫛歯構造の側面などの狭ギャップ部分を帯電させることが
困難なため、通常は帯電処理後に組み立てる手法が採用されている。そのため、ギャップ
を小さくすることが難しく、発電デバイスやアクチュエータとしての性能が制限されてい
た。
As a conventional method of fixing electric charges to an insulating film such as SiO 2 , there is a method of using “corona discharge” or “electron beam” to drive charges from the surface of the insulating film (for example, refer to Patent Document 1).
.. However, since it is difficult to charge the narrow gap portion such as the side surface of the comb structure by this method, a method of assembling after the charging process is usually used. Therefore, it is difficult to reduce the gap, and the performance as a power generation device or an actuator is limited.
そこで、そのような狭ギャップ部を帯電させる方法として、軟X線で空気をイオン化し
、バイアス電圧でイオンを打ち込む方法が提案されている(例えば、特許文献2参照)。
Therefore, as a method of charging such a narrow gap portion, a method of ionizing air with soft X-rays and implanting ions with a bias voltage has been proposed (see, for example, Patent Document 2).
また、SiO2層に含有させたカリウムイオン等のアルカリ金属のイオンを、高温中でバ
イアス電圧を印加することで、移動・固定化する方法が提案されている(例えば、特許文
献3参照)。
In addition, a method has been proposed in which ions of an alkali metal such as potassium ions contained in the SiO 2 layer are moved and immobilized by applying a bias voltage at high temperature (for example, see Patent Document 3).
ところで、特許文献2に記載の方法では、帯電処理の際に、帯電させたい箇所に電場が
作用した状態を維持する必要がある。例えば、櫛歯を根元まで帯電させるためには、櫛歯
同士が深く挿入された状態を維持させておく必要がある。しかしながら、帯電が進行する
とともに静電力が減少して櫛歯の挿入量が小さくなるので、挿入量を維持するために櫛歯
を押さえる特別な機構が必要となる。また、処理に空気が必要なため、密閉された部分へ
の帯電は困難である。
By the way, in the method described in Patent Document 2, it is necessary to maintain a state in which an electric field acts on a portion to be charged during the charging process. For example, in order to charge the comb teeth to the root, it is necessary to keep the comb teeth deeply inserted. However, as the charging progresses, the electrostatic force decreases and the comb tooth insertion amount decreases, so that a special mechanism for pressing the comb tooth is required to maintain the insertion amount. Further, since air is required for the treatment, it is difficult to charge the sealed portion.
さらに、いずれの方法も電荷を表面から打ち込む方法であるので、電荷の固定位置(表
面からの深さ)を制御することが困難であり、絶縁体の深部に均一に帯電させることがで
きない。表面近くに固定された電荷は空気中の水蒸気と反応して中和されてしまうので、
エレクトレットの寿命が短くなるという欠点がある。
Further, since any of the methods is a method of implanting charges from the surface, it is difficult to control the fixed position of the charges (depth from the surface), and it is not possible to uniformly charge the deep portion of the insulator. The electric charges fixed near the surface react with water vapor in the air and are neutralized,
There is a drawback that the life of the electret is shortened.
一方、特許文献3に記載の方法ではアルカリ金属のイオンが用いられるが、一般に、ア
ルカリ金属は半導体素子の電気的特性を劣化させるため、製造装置から排除されている。
そのため、この方法では、CMOSデバイスの一部にエレクトレットを作り込むことが困
難であり、応用範囲に制限があった。また、この方法では、アルカリ金属のイオンをSiO
2表面付近に固定するので、エレクトレットの寿命が短くなるのを防止するために、撥水
膜等の処理を追加で施す必要があった。
On the other hand, in the method described in Patent Document 3, alkali metal ions are used, but in general, alkali metal deteriorates the electrical characteristics of the semiconductor element, and is therefore excluded from the manufacturing apparatus.
Therefore, with this method, it is difficult to form the electret in a part of the CMOS device, and the application range is limited. In this method, the alkali metal ions are
Since it is fixed near the surface 2 , it is necessary to additionally perform a treatment such as a water repellent film in order to prevent the life of the electret from being shortened.
請求項1の発明に係るエレクトレット素子は、Si層と、前記Si層の表面に形成されたSiO2層と、前記SiO2層における前記Si層との界面の近傍に形成されたエレクトレットと、を備え、前記エレクトレットを構成する面電荷は前記界面付近に固定され、前記SiO 2 層が前記エレクトレットの保護膜として機能する。
請求項2の発明に係る電気機械変換器は、請求項1に記載のエレクトレット素子で構成された第1電極と、前記第1電極と対向配置され、前記第1電極に対して相対的に変位可能な第2電極と、を備え、前記第1および第2電極が相対変位することにより電気的エネルギーと機械的エネルギーとの間の変換を行う。
請求項3の発明は、請求項2に記載の電気機械変換器において、前記Si層はSi基板で構成され、前記電気機械変換器を駆動するための回路素子の少なくとも一部が、前記Si基板に形成されている。
請求項4の発明は、請求項2または3に記載の電気機械変換器において、外力の作用により前記第1および第2電極の一方の電極が他方の電極に対して移動して発電を行う。
請求項5の発明は、請求項2または3に記載の電気機械変換器において、前記第1電極が設けられた静止部と、前記第2電極が設けられた可動部と、前記第1電極と前記第2電極との間に電圧を印加する電圧源と、前記電圧源による印加電圧を制御して前記可動部を駆動する制御部と、を備える。
請求項6の発明は、エレクトレット素子を製造する方法であって、SiO2層が形成されたSi層を、前記SiO2層が半導体状態となる第1の温度に維持しつつ、前記Si層と前記SiO2層との間に電圧を印加し、前記電圧を印加した状態で、前記SiO2層が形成された前記Si層を、前記第1の温度から前記SiO2層が絶縁性を回復する第2の温度まで変化させ、前記SiO 2 層における前記Si層との界面の近傍に前記エレクトレット素子のエレクトレットを形成し、前記エレクトレットを構成する面電荷は前記界面付近に固定され、前記SiO 2 層が前記エレクトレットの保護膜として機能する。
The electret element according to the invention of claim 1 comprises a Si layer, a SiO 2 layer formed on the surface of the Si layer, and an electret formed in the vicinity of an interface between the SiO 2 layer and the Si layer. the surface charge constituting the electret is fixed near the interface, the SiO 2 layers that acts as a protective film of the electret.
An electromechanical converter according to the invention of claim 2 is arranged so as to face the first electrode composed of the electret element according to claim 1, and to be displaced relative to the first electrode. A possible second electrode, the relative displacement of the first and second electrodes providing a conversion between electrical energy and mechanical energy.
According to a third aspect of the present invention, in the electromechanical converter according to the second aspect, the Si layer is composed of a Si substrate, and at least a part of a circuit element for driving the electromechanical converter is the Si substrate. Is formed in.
According to a fourth aspect of the invention, in the electromechanical converter according to the second or third aspect, one of the first and second electrodes moves with respect to the other electrode by the action of an external force to generate power.
According to a fifth aspect of the present invention, in the electromechanical converter according to the second or third aspect, a stationary portion provided with the first electrode, a movable portion provided with the second electrode, and the first electrode are provided. A voltage source that applies a voltage between the second electrode and a control unit that controls the voltage applied by the voltage source to drive the movable unit are provided.
A sixth aspect of the present invention is a method of manufacturing an electret element , wherein the Si layer having the SiO 2 layer is formed at a first temperature while maintaining the first temperature at which the SiO 2 layer becomes a semiconductor state. a voltage is applied between the SiO 2 layer, while applying the voltage, the said Si layer SiO 2 layer is formed, the SiO 2 layer from said first temperature to recover the insulation The temperature is changed to a second temperature, the electret of the electret element is formed in the vicinity of the interface with the Si layer in the SiO 2 layer, and the surface charge forming the electret is fixed near the interface, and the SiO 2 layer There that acts as a protective film of the electret.
本発明によれば、寿命性能に優れたエレクトレットを備えるエレクトレット素子を提供
することができる。
ADVANTAGE OF THE INVENTION According to this invention, the electret element provided with the electret excellent in life performance can be provided.
以下、図を参照して本発明を実施するための形態について説明する。
−第1の実施の形態−
第1の実施形態に係るエレクトレット素子は、界面を挟んでSi層とSiO2層とを形成し
、SiO2層側の界面近傍にエレクトレットを形成したものである。本発明者は、以下に説
明するようなSi/SiO2界面の電気的特性を見出し、その電気的特性を利用してSiO2層に
エレクトレットを形成した。
Hereinafter, an embodiment for carrying out the present invention will be described with reference to the drawings.
-First Embodiment-
The electret element according to the first embodiment is one in which a Si layer and a SiO 2 layer are formed across an interface, and the electret is formed near the interface on the SiO 2 layer side. The present inventor found the electrical characteristics of the Si/SiO 2 interface as described below, and formed the electret in the SiO 2 layer by utilizing the electrical characteristics.
図1において、試料100は、Si層101の一方の面にSiO2層102を形成したもの
である。Si層101およびSiO2層102には、Au層103,104が電極として形成さ
れている。Siを高温(500〜700℃程度)にすると、真性キャリア濃度の増大により
電気抵抗率が低下して、ほぼ導体とみなすことができる。また、SiO2は常温において優
れた絶縁体であるが、高温(500〜700℃程度)においては熱励起電子の影響によっ
て電気抵抗率が10^4Ωmオーダー(半導体と同程度)まで低下することが知られている。
In FIG. 1, a
そこで、本発明者は、図1に示すようにSi/SiO2界面を有する試料100を製作し、高
温(約610℃)状態においてSi/SiO2界面の電気的特性を調べてみた。図2は、印加電
圧V1と電流iとの関係を示したものであり、高温状態におけるSi/SiO2界面は、ショッ
トキー接合のような整流効果を有することが判明した。
Therefore, the present inventor manufactured a
(帯電原理の説明)
図3は、本実施の形態のエレクトレット素子における帯電原理を説明する図である。Si
O2層201をSi層202,203で挟んだ構造の基板(例えば、SOI(Silicon On Insul
ator)基板)200をSiO2が半導体化する高温(500〜700℃)に加熱した状態で
、図3に示すように電圧V1を印加すると、Si/SiO2界面204を挟んで電気二重層が形
成される。なお、通常、Si層には不純物がドープされたものが使用されるが、その場合、
p型およびn型のどちらも使用することができる。また、不純物を含まないSi層であって
も良い。
(Explanation of charging principle)
FIG. 3 is a diagram for explaining the charging principle of the electret element according to the present embodiment. Si
A substrate having a structure in which an O 2 layer 201 is sandwiched between Si layers 202 and 203 (for example, SOI (Silicon On Insul)
(a substrate) 200 is heated to a high temperature (500 to 700° C.) where SiO 2 becomes a semiconductor, and a voltage V1 is applied as shown in FIG. 3, an electric double layer is formed with the Si/SiO 2 interface 204 interposed. It is formed. Incidentally, the Si layer is usually doped with impurities, in which case,
Both p-type and n-type can be used. Further, it may be a Si layer containing no impurities.
上述したように、高温状態においてはSi/SiO2界面は図2に示すような整流効果を有す
る。そのため、上側のSi/SiO2界面204を挟んでSi層202側に正電荷が蓄積され、Si
O2層201側に負電荷が蓄積されることになる。一方、下側のSi/SiO2界面に関しては
電流が流れる方向に電圧が印加されるので、電気二重層は形成されない。
As described above, the Si/SiO 2 interface has a rectifying effect as shown in FIG. 2 in the high temperature state. Therefore, positive charges are accumulated on the
Negative charges are accumulated on the O 2 layer 201 side. On the other hand, since a voltage is applied to the lower Si/SiO 2 interface in the direction of current flow, no electric double layer is formed.
次に、電圧を印加した状態で基板200の温度を常温に戻すと、すなわちSiO2層20
1の絶縁性が復帰する温度まで低下させると、Si/SiO2界面204を挟んだSiO2層20
1側に蓄積された負電荷はその領域にトラップされたまま移動できなくなる。その後、図
4に示すように、電圧V1の印加を止めてSi層202とSi層203とを接続すると、Si層
202からSi層203へ正電荷の一部が移動する。
Next, when the temperature of the
When the insulating property of No. 1 is lowered to the temperature at which the insulating property is restored, the SiO 2 layer 20 sandwiching the Si/SiO 2 interface 204 is formed.
The negative charges accumulated on the 1st side cannot be moved while being trapped in the region. After that, as shown in FIG. 4, when the application of the voltage V1 is stopped and the
一方、SiO2層201内の負電荷は、SiO2層201が絶縁性であるため、印加電圧V1
が解除された後もSi/SiO2界面204の近傍にトラップされたままとなる。その結果、図
4のように電場EがSiO2層201内に形成される。この電場Eがエレクトレットによる
電場であり、Si/SiO2界面204とSi/SiO2界面205との間の電位差はV1である。す
なわち電圧V1のエレクトレットが形成されたことになる。
On the other hand, the negative charges in the SiO 2 layer 201, SiO 2 layer 201 is insulative, the applied voltage V1
Even after being released, it remains trapped in the vicinity of the Si/SiO 2 interface 204. As a result, an electric field E is formed in the SiO 2 layer 201 as shown in FIG. This electric field E is an electric field due to the electret, and the potential difference between the Si/SiO 2 interface 204 and the Si/SiO 2 interface 205 is V1. That is, the electret of the voltage V1 is formed.
図5〜7を参照して帯電量等について詳しく説明する。図5は、Si層でSiO2層を挟ん
だ構造の模式図である。面電荷Q2,Q3は図4に示した電気二重層を構成する電荷であ
る。電気二重層における面電荷Q2,Q3間の距離dは非常に小さいが、図5では分かり
やすいように距離dを誇張して大きく表示しており、SiO2層201内の面電荷Q2は図
示した位置に固定されているものとする。図5では、Si層203にも面電荷Q1が帯電し
ており、構造全体で中性であるとする。このため、SiO2層201内の電場E1,E2の
みがゼロでない大きさを持ち、この電場E1,E2によるSi層202,203間の電位差
はVであるとする。
The charge amount and the like will be described in detail with reference to FIGS. FIG. 5 is a schematic diagram of a structure in which a SiO 2 layer is sandwiched between Si layers. The surface charges Q2 and Q3 are charges forming the electric double layer shown in FIG. Although the distance d between the surface charges Q2 and Q3 in the electric double layer is very small, the distance d is exaggerated and shown large in FIG. 5 for easy understanding, and the surface charge Q2 in the SiO 2 layer 201 is shown. It shall be fixed in position. In FIG. 5, it is assumed that the
まず、面電荷Q1,Q3の分配について説明する。面電荷Q1を挟む領域、面電荷Q2
を挟む領域、および面電荷Q3を挟む領域のそれぞれにガウスの法則を適用すると、次式
(1)〜(3)が得られる。なお、SはSiO2層201,Si層202,203の断面積、
ε1はSiO2層201の誘電率である。
ε1・E1・S=Q1 …(1)
(ε1・E2−ε1・E1)・S=Q2 …(2)
−ε1・E2・S=Q3 …(3)
First, the distribution of the surface charges Q1 and Q3 will be described. Area where the surface charge Q1 is sandwiched, surface charge Q2
When Gauss's law is applied to each of the region sandwiching and the surface charge Q3, the following formulas (1) to (3) are obtained. In addition, S is the cross-sectional area of the SiO 2 layer 201, the Si layers 202 and 203,
ε1 is the dielectric constant of the SiO 2 layer 201.
ε1·E1·S=Q1 (1)
(Ε1・E2-ε1・E1)・S=Q2 (2)
-Ε1, E2, S=Q3 (3)
また、上下のSi層間の電位差がVであるので、次式(4)が成立する。dは面電荷Q2
,Q3間の距離であり、gは面電荷Q1,Q2間の距離である。
g・E1+d・E2=−V …(4)
Further, since the potential difference between the upper and lower Si layers is V, the following equation (4) is established. d is the surface charge Q2
, Q3, and g is the distance between surface charges Q1, Q2.
g·E1+d·E2=−V (4)
式(1)〜(4)を整理すると、次式(5)、(6)のように面電荷Q1,Q3が得ら
れる。
Q1=−d・Q2/(g+d)−ε1・S・V/(g+d) …(5)
Q3=−Q2−Q1 …(6)
By rearranging the expressions (1) to (4), the surface charges Q1 and Q3 are obtained as in the following expressions (5) and (6).
Q1=-d·Q2/(g+d)-ε1·S·V/(g+d) (5)
Q3=-Q2-Q1 (6)
次に、帯電処理の際に印加する電圧Vと面電荷Q2との関係を、図6を用いて説明する
。印加電圧VはV=V1と設定され、図2から判るようにSi/SiO2界面205は電流が流
れるので、図6の状態では次式(7),(8)が成立している。そして、式(7),(8
)を式(5)に適用すると、式(9)が得られる。このQ2がSiO2層201に帯電して
いる固定面電荷であって、エレクトレットを形成している。ここで、印加電圧V1がV1
>0である場合は、Q2<0となる。図6では、基板200の図示右側に、積層方向の電
位の変化を示した。図6の場合、Si/SiO2界面204に電気二重層が形成され、この電気
二重層に電圧V1が集中している。
V=V1 …(7)
Q1=0 …(8)
Q2=−ε1・S・V1/d …(9)
Next, the relationship between the voltage V applied during the charging process and the surface charge Q2 will be described with reference to FIG. The applied voltage V is set to V=V1, and since a current flows through the Si/SiO 2 interface 205 as can be seen from FIG. 2, the following equations (7) and (8) are established in the state of FIG. Then, equations (7) and (8
) Is applied to equation (5), equation (9) is obtained. This Q2 is the fixed surface charge charged on the SiO 2 layer 201 and forms an electret. Here, the applied voltage V1 is V1
If >0, then Q2<0. In FIG. 6, the potential change in the stacking direction is shown on the right side of the
V=V1 (7)
Q1=0 (8)
Q2=-ε1·S·V1/d (9)
次に、図4に示した帯電処理後の常温における面電荷について説明する。なお、SiO2
層201は常温では絶縁性が復帰して電荷がトラップされたままとなるので、面電荷Q2
は式(9)の値が維持される。面電荷Q1については、式(9)を式(5)に代入するこ
とにより、式(10)のようになる。
Q1=−ε1・S・(V1−V)/(g+d) …(10)
Next, the surface charge at room temperature after the charging process shown in FIG. 4 will be described. Note that SiO 2
Since the insulating property of the
Holds the value of equation (9). The surface charge Q1 becomes as shown in Expression (10) by substituting Expression (9) into Expression (5).
Q1=-ε1·S·(V1-V)/(g+d) (10)
図6に示す状態ではSi層202とSi層203との間には電位差V1があるが、図7に示
すようにSi層202とSi層203とを接続すると、その電位差によってSi層202からSi
層203へ正電荷が移動して電位差が減少する。上述した式(10)は、電位差がV1か
らVまで変化したときの正電荷の移動量を表している。最終的には図7に示すように電位
差VはV=0となるので、Si層203の面電荷Q1は次式(11)のようになる。
Q1=−ε1・S・V1/(g+d) …(11)
In the state shown in FIG. 6, there is a potential difference V1 between the
Positive charges move to the
Q1=-ε1·S·V1/(g+d) (11)
なお、式(10)と式(9)とを比較すると、次式(12)の関係が成り立つ。ただし
、|V|<|V1|、かつ、d<<gとする。
|Q1|<<|Q2| …(12)
In addition, when the equation (10) and the equation (9) are compared, the relation of the following equation (12) is established. However, |V|<|V1| and d<<g.
|Q1|<<|Q2|... (12)
一方、面電荷Q3については、式(6)から分かるように、面電荷Q2に誘導された電
荷−Q2と、微小な電荷Q1の流出による電荷−Q1との和になっている。したがって、
基本的に高電荷密度の電気二重層{Q2、−Q2}があり、電位差にしたがって上下のSi
層間で少量の電荷Q1が移動するというイメージとなっている。
On the other hand, the surface charge Q3 is the sum of the charge −Q2 induced by the surface charge Q2 and the charge −Q1 due to the outflow of the minute charge Q1, as can be seen from the equation (6). Therefore,
Basically, there is an electric double layer {Q2, -Q2} with high charge density.
It is an image that a small amount of charge Q1 moves between layers.
このようなエレクトレットの利点は、図7に示すように電位差V=0にてQ1≠0(す
なわち電場E1≠0)となることである。式(11)からも分かるように、このときに生
じる電場E1の大きさは、エレクトレットが無いとき(Q2=0)に外部バイアス電圧V
1を印加したときに生じる電場と同じ大きさである。このことから、「エレクトレットの
帯電電圧はV1である」と表現している。
The advantage of such an electret is that Q1≠0 (that is, electric field E1≠0) at the potential difference V=0 as shown in FIG. As can be seen from the equation (11), the magnitude of the electric field E1 generated at this time is determined by the external bias voltage V when there is no electret (Q2=0).
It has the same magnitude as the electric field generated when 1 is applied. From this, it is expressed that "the electret charging voltage is V1".
なお、図7に示す例では電場E1がSiO2層201内部にとどまり利用価値が小さいが
、後述するような所定の構造に帯電処理を施すことで、ギャップ空間に電場を発生させる
ことができる。このギャップ空間に発生させた電場を利用して、電気・機械変換(電気的
エネルギーと機械的エネルギーとの間の変換)が可能となり、発電、センサ、アクチュエ
ータなどに利用することができる。
In the example shown in FIG. 7, the electric field E1 remains inside the SiO 2 layer 201 and has a small utility value, but an electric field can be generated in the gap space by performing a charging process on a predetermined structure as described later. The electric field generated in this gap space can be used for electric-mechanical conversion (conversion between electric energy and mechanical energy), and can be used for power generation, sensors, actuators, and the like.
−第2の実施の形態−
第2の実施の形態は、第1の実施の形態のエレクトレット素子を、機械電気変換器の一
例である櫛歯構造の振動発電デバイスに適用したものである。図8は振動発電デバイス3
00の概略構成を示す模式図である。この振動発電デバイス300も第1の実施の形態の
エレクトレット素子の場合と同様に、SOI基板を一般的なMEMSの場合と同様の半導
体集積回路作製技術(例えば、ICP−RIEによる深掘りエッチング等)を用いて加工
することにより形成される。
-Second Embodiment-
In the second embodiment, the electret element of the first embodiment is applied to a vibration power generation device having a comb tooth structure, which is an example of a mechanical-electrical converter. FIG. 8 shows a vibration power generation device 3
It is a schematic diagram which shows schematic structure of 00. Similar to the case of the electret element according to the first embodiment, this vibration
振動発電デバイス300は、矩形リング形状の台座301の上に固定櫛歯電極302お
よび可動櫛歯電極303を備えている。可動櫛歯電極303は、弾性支持部305によっ
て台座301上に弾性支持されている。可動櫛歯電極303の各櫛歯は、固定櫛歯電極3
02の各櫛歯の間にギャップを介して配置されている。可動櫛歯電極303には錘304
が設けられている。振動発電デバイス300に外部から振動が加わると、可動櫛歯電極3
03が矢印R方向に振動する。負荷320は、固定櫛歯電極302と可動櫛歯電極303
との間に接続される。後述するように固定櫛歯電極302にはエレクトレットが形成され
ており、振動発電デバイス300に外力が加わって可動櫛歯電極303が振動すると、発
電が行われる。
The vibration
It is arranged with a gap between each comb tooth of No. 02. The movable comb-
Is provided. When external vibration is applied to the vibration
03 vibrates in the direction of arrow R. The
Connected between and. As will be described later, an electret is formed on the fixed comb-
本実施の形態では、SOI基板を図9に示す形状に加工した後に、エレクトレットが形
成されるSiO2層として、Si層の表面に酸化膜(SiO2層)(厚さt=0.2〜1μm程度
)が熱酸化法により形成される(図10参照)。その後、第1の実施の形態と同様にして
酸化膜に電荷を固定してエレクトレットを形成する。なお、本実施形態ではSi層の表面に
形成される酸化膜(SiO2層)を熱酸化法により形成したが、これに限らず、種々の酸化
膜形成方法により酸化膜(SiO2層)しても良い。例えば、CVDによりSi層上にSiO2を
堆積することで、酸化膜(SiO2層)をして形成しても良い。
In this embodiment, after processing into the shape shown an SOI substrate in FIG. 9, as SiO 2 layer electret is formed, oxide film on the surface of the Si layer (SiO 2 layer) (thickness t = 0.2 to (About 1 μm) is formed by the thermal oxidation method (see FIG. 10). After that, in the same manner as in the first embodiment, electric charges are fixed to the oxide film to form an electret. Although the oxide film (SiO 2 layer) formed on the surface of the Si layer is formed by the thermal oxidation method in the present embodiment, the present invention is not limited to this, and the oxide film (SiO 2 layer) may be formed by various oxide film forming methods. May be. For example, an oxide film (SiO 2 layer) may be formed by depositing SiO 2 on the Si layer by CVD.
図9は、図8のB1−B1断面形状を示す図であって、酸化膜を形成する前の段階の形
状を示す。台座301は、SOI基板のハンドル層(Si)によって形成される。固定櫛歯
電極302は、SOI基板のデバイス層(Si)によって形成される。符号307で示す部
分は、SOI基板のBOX層と呼ばれる埋め込み酸化膜(SiO2)である。図示は省略する
が、可動櫛歯電極303,弾性支持部305および錘304は、SOI基板のデバイス層
によって形成される。
FIG. 9 is a view showing the B1-B1 cross-sectional shape of FIG. 8 and shows the shape before the oxide film is formed. The
図10は、酸化膜を形成し、帯電処理した後のB1−B1断面形状を示す図である。Si
層で形成された固定櫛歯電極302および台座301の表面にはそれぞれ酸化膜310が
形成されている。酸化膜310の帯電処理を行う際には、第1の実施の形態の場合と同様
に、SiO2層である酸化膜310が半導体化する温度までヒータ等を用いて加熱する。そ
して、酸化膜310が半導体化したならば、バイアス電圧V1(10〜200V)を印加
した状態で、半導体化した酸化膜310が絶縁性を回復する温度まで冷却する。図10に
示すように、Si層のエッジ部は熱酸化によりR形状となるので、バイアス電圧印加時の電
場集中が緩和され、絶縁破壊強度が大きくなる。そのため、固定櫛歯電極302と可動櫛
歯電極303とのギャップ寸法(2μm程度)が小さいのにも拘わらず、比較的高いバイ
アス電圧を印加することができる。
FIG. 10 is a view showing a cross-sectional shape of B1-B1 after the oxide film is formed and the charging process is performed. Si
An
(帯電処理の詳細説明)
帯電処理を行う場合、図11に示すようにバイアス電圧V1を、固定櫛歯電極302と
可動櫛歯電極303および台座301との間に印加する。まず、振動発電デバイス300
を、SiO2から成る酸化膜310が半導体化する温度(500〜700℃)まで加熱する
。そして、固定櫛歯電極302のSi/SiO2界面306を挟んで電気二重層が形成されるよ
うに(図10参照)、バイアス電圧V1を印加する。
(Detailed description of charging process)
When the charging process is performed, the bias voltage V1 is applied between the fixed comb-
Is heated to a temperature (500 to 700° C.) at which the
図12は、電気二重層が形成された状態における、固定櫛歯電極302および可動櫛歯
電極303がオーバーラップしている部分の断面(図11の紙面に平行な断面)を、模式
的に示したものである。なお、以下では、固定櫛歯電極302に形成された酸化膜は符号
310aを付し、可動櫛歯電極303に形成された酸化膜には符号310bを付す。また
、固定櫛歯電極302のSi層には符号311aを付し、可動櫛歯電極303のSi層には符
号311bを付す。バイアス電圧を印加すると、Si/SiO2界面306における電気二重層
の電位差は徐々に上昇し、やがて電圧V1となる(数秒〜数分)。
FIG. 12 schematically shows a cross section (cross section parallel to the paper surface of FIG. 11) of a portion where the fixed comb-
SiO2層(酸化膜310aおよびBOX層307)は半導体化して電気抵抗率が低下し
ているので、SiO2層内はほぼ同電位となる。そのため、Si/SiO2界面306全体におい
て均一な電荷密度となり、櫛歯先端まで電気二重層が形成される。なお、Si/SiO2界面3
06全体に電気二重層が形成されると、抵抗率の低下したSiO2層によって静電遮蔽され
ることになるので、電気二重層の外側に電場が出なくなる。それによって櫛歯電極間の静
電力はゼロとなるため、これを観測することにより帯電処理完了の目安とすることができ
る。
Since the SiO 2 layer (the
When the electric double layer is formed on the entire 06, it is electrostatically shielded by the SiO 2 layer having a reduced resistivity, and thus no electric field is generated outside the electric double layer. As a result, the electrostatic force between the comb-teeth electrodes becomes zero, and by observing this, it can be used as a guide for the completion of the charging process.
図13は、図12の破線Cで囲んだ領域の構造を詳細に示す模式図であり、第1の実施
の形態の図5に対応するものである。Si/SiO2界面306を挟んで電気二重層を構成する
面電荷Q5,Q6が、固定櫛歯電極302の酸化膜310aおよびSi層311aに形成さ
れる。面電荷Q4は、可動櫛歯電極303のSi層311bに帯電する電荷を示す。E3は
、可動櫛歯電極303の酸化膜310b内に形成される電場である。E5,E6は、固定
櫛歯電極302の酸化膜310a内に形成される電場である。E4は、櫛歯電極302,
303間のギャップ空間Gに形成される電場である。
FIG. 13 is a schematic diagram showing in detail the structure of the area surrounded by the broken line C in FIG. 12, and corresponds to FIG. 5 of the first embodiment. Surface charges Q5 and Q6 forming an electric double layer sandwiching the Si/SiO 2 interface 306 are formed in the
It is an electric field formed in the gap space G between 303.
図13の、面電荷Q4を含む領域、酸化膜310bとギャップ空間Gとの界面を含む領
域、酸化膜310aとギャップ空間Gとの界面を含む領域、面電荷Q5を含む領域、およ
び面電荷Q6を含む領域のそれぞれにガウスの法則を適用すると、次式(13)〜(17
)が得られる。なお、Sは、図12の領域Cを切り出した場合の断面積である。ε0,ε1
はギャップ空間Gおよび酸化膜(SiO2)の誘電率である。
ε1・E3・S=Q4 …(13)
(ε0・E4−ε1・E3)・S=0 …(14)
(ε1・E5−ε0・E4)・S=0 …(15)
(ε1・E6−ε1・E5)・S=Q5 …(16)
−ε1・E6・S=Q6 …(17)
13, a region including the surface charge Q4, a region including the interface between the
) Is obtained. In addition, S is a cross-sectional area when the area|region C of FIG. 12 is cut out. ε0, ε1
Is the dielectric constant of the gap space G and the oxide film (SiO 2 ).
ε1, E3, S=Q4 (13)
(Ε0・E4-ε1・E3)・S=0 (14)
(Ε1・E5-ε0・E4)・S=0... (15)
(Ε1・E6−ε1・E5)・S=Q5 (16)
-Ε1·E6·S=Q6 (17)
また、上下のSi層311a,311b間の電位差がVなので、図13に示す距離d,g
1,g2,g3に関して次式(18)が成立する。
g1・E3+g2・E4+g3・E5+d・E6=−V …(18)
Since the potential difference between the upper and
The following equation (18) holds for 1, g2 and g3.
g1·E3+g2·E4+g3·E5+d·E6=-V (18)
式(13)〜(17)から、面電荷Q4,Q5,Q6の間の関係を表す次式(19)が
得られる。
Q6=−Q5−Q4 …(19)
From the expressions (13) to (17), the following expression (19) representing the relationship between the surface charges Q4, Q5, Q6 is obtained.
Q6=-Q5-Q4 (19)
また、式(13)〜(18)から、エレクトレット電荷である面電荷Q5を表す次式(
20)が得られる。
Q5=−[(d+g1+g2(ε1/ε0)+g3)/d]Q4
−ε1・S・V/d …(20)
Further, from the equations (13) to (18), the following equation (which represents the surface charge Q5 which is the electret charge)
20) is obtained.
Q5=-[(d+g1+g2(ε1/ε0)+g3)/d]Q4
-Ε1・S・V/d (20)
図14に示すようにバイアス電圧V1を印加した場合、Si/SiO2界面308は電流が流
れるので、バイアス電圧印加状態においてはV=V1、Q4=0となる。式(20)にお
いてV=V1、Q4=0とすると、面電荷Q5は次式(21)で表される。印加電圧V1
がV1>0である場合は、Q5<0となる。また、式(19)でQ4=0とすると、Q6
=−Q5となる。このように、図14の場合、Si/SiO2界面306に電気二重層が形成さ
れ、この電気二重層に電圧V1が集中している。
Q5=−ε1・S・V1/d …(21)
As shown in FIG. 14, when a bias voltage V1 is applied, a current flows through the Si/SiO 2 interface 308, so V=V1 and Q4=0 in the bias voltage applied state. When V=V1 and Q4=0 in the equation (20), the surface charge Q5 is represented by the following equation (21). Applied voltage V1
Is V1>0, Q5<0. If Q4=0 in the equation (19), then Q6
=-Q5. Thus, in the case of FIG. 14, an electric double layer is formed at the Si/SiO 2 interface 306, and the voltage V1 is concentrated on this electric double layer.
Q5=-ε1·S·V1/d (21)
図14に示すようにSi/SiO2界面306に電気二重層が形成された状態で、すなわちバ
イアス電圧V1を印加した状態で温度をSiO2が絶縁性を取り戻す温度(例えば、常温)
まで下げると、酸化膜310aに帯電している面電荷Q5は図14で示す位置に固定化さ
れる。その後、図15に示すように固定櫛歯電極302のSi層311aと可動櫛歯電極3
03のSi層311bとを接続すると、それらの間の電位差(図14参照)によってSi層3
11aからSi層311bへと電荷(Q4)が移動して電位差が減少する。電位差がV1か
らVまで変化した場合、そのときの電荷の移動量は次式(22)で表される。最終的に図
15に示すように電位差がゼロになると、面電荷Q4は、次式(23)のようになる。
Q4=−ε0・S・(V1−V)/[g’+d・(ε0/ε1)] …(22)
ただし、g’=g2+(g1+g3)・(ε0/ε1)
Q4=−ε0・S・V1/[g’+d・(ε0/ε1)] …(23)
As shown in FIG. 14, when the electric double layer is formed on the Si/SiO 2 interface 306, that is, when the bias voltage V1 is applied, the temperature at which SiO 2 regains its insulating property (for example, room temperature)
Then, the surface charge Q5 charged on the
No. 03
The charge (Q4) moves from 11a to the
Q4=-ε0·S·(V1-V)/[g′+d·(ε0/ε1)] (22)
However, g′=g2+(g1+g3)·(ε0/ε1)
Q4=-ε0・S・V1/[g'+d・(ε0/ε1)] (23)
式(13),(14)からQ4=ε0・E4・Sとなるので、この式と式(23)とか
ら、図15におけるギャップ空間Gの電場E4は次式(24)で表される。これは、エレ
クトレット(面電荷Q5)が無い場合に電圧V1を印加したときに形成される電場と一致
する。
E4=−V1/[g’+d・(ε0/ε1)] …(24)
Since Q4=ε0·E4·S from equations (13) and (14), the electric field E4 of the gap space G in FIG. 15 is represented by the following equation (24) from this equation and equation (23). This agrees with the electric field formed when the voltage V1 is applied when there is no electret (surface charge Q5).
E4=-V1/[g'+d·(ε0/ε1)] (24)
(発電動作の説明)
次に、振動発電デバイス300の発電動作について説明する。図16は、固定櫛歯電極
302に対して可動櫛歯電極303がスライド移動して、櫛歯同士のオーバーラップがゼ
ロとなった状態(c)と、櫛歯の半分がオーバーラップした状態(b)と櫛歯の全体がオ
ーバーラップした状態(a)とを模式的に示したものである。これは、低インピーダンス
極限の負荷320を接続した場合に相当し、式(22)において、面積S(オーバーラッ
プ面積に相当)が変化することによって面電荷Q4の電荷量が変化することに対応してい
る。なお、ここでは説明を簡単にするために、面電荷Q5に示すマイナス符号1つを電荷
量−qとし、面電荷Q4,Q6に示すプラス符号1つを電荷量+qとみなして電荷量の変
化を説明する。
(Explanation of power generation operation)
Next, the power generation operation of the vibration
図16の状態(a)は、図15に示した状態と同様であって、固定櫛歯電極302のSi
層311aの電位と可動櫛歯電極303のSi層311bの電位とは等しくなっている。す
なわち、電位差V=0である。そのため、負荷320には電流は流れない。このとき、面
電荷Q6の電荷量は+6q、面電荷Q5の電荷量は−8q、面電荷Q4の電荷量は+2q
となっている。
The state (a) of FIG. 16 is the same as the state shown in FIG.
The potential of the
Has become.
状態(b)では、固定櫛歯電極302に対して可動櫛歯電極303が図示左方向に移動
して、櫛歯のオーバーラップ面積が半分に減少した状態を示す。オーバーラップ面積の減
少に伴って面電荷Q4の電荷量が+2qから+qに減少し、面電荷Q6の電荷量が+6q
から+7qに増加する。その結果、可動櫛歯電極303のSi層311bから固定櫛歯電極
302のSi層311aへ電流Iが流れる。
In the state (b), the movable comb-
To +7q. As a result, a current I flows from the
状態(b)からさらにオーバーラップ面積が減少すると、オーバーラップ面積の減少と
共に面電荷Q4の電荷量が減少する。そして、状態(c)のようにオーバーラップ面積が
ゼロとなると、面電荷Q4の電荷量はゼロとなり、面電荷Q6の電荷量は+8qとなる。
When the overlap area further decreases from the state (b), the amount of surface charge Q4 decreases with the decrease of the overlap area. When the overlap area becomes zero as in the state (c), the charge amount of the surface charge Q4 becomes zero and the charge amount of the surface charge Q6 becomes +8q.
このように、固定櫛歯電極302に対して可動櫛歯電極303が振動すると、図16に
示した状態(a)〜(c)が、(a)→(b)→(c)→(b)→(a)→(b)→・・
・のように繰り返され、交流電流が負荷320に流れる。なお、負荷320として高イン
ピーダンス極限の負荷を接続した場合には、面電荷Q4の電荷量が変化することなくオー
バーラップ面積が変化するので、電位差Vが変化することになる。一般に、負荷インピー
ダンスを調整することにより、取り出す電力の最大化が図られる。
When the movable comb-
Is repeated, and an alternating current flows through the
−第3の実施の形態−
第3の実施の形態は、MEMSシャッタの櫛歯型アクチュエータに、第1の実施の形態
のエレクトレット素子を適用したものである。図17は本実施の形態のMEMSシャッタ
400の概略構成を示す図である。なお、図8に示した振動発電デバイス300と同様の
構成要素には同一の符号を付した。すなわち、MEMSシャッタ400はSOI基板を加
工することにより形成され、矩形リング形状の台座301に固定された固定櫛歯電極30
2、弾性支持部305によって台座301に固定された可動櫛歯電極303を備えている
。固定櫛歯電極302および可動櫛歯電極303は、櫛歯型アクチュエータを構成してい
る。可動櫛歯電極303には開口404aが形成されたシャッタ部404が設けられてい
る。
-Third Embodiment-
In the third embodiment, the electret element of the first embodiment is applied to the comb-teeth type actuator of the MEMS shutter. FIG. 17 is a diagram showing a schematic configuration of the
2. The movable comb-
固定櫛歯電極302と可動櫛歯電極303との間には、電圧源401によりアクチュエ
ータ駆動用の電圧が印加される。制御部402は、電圧源401の印加電圧Vを制御して
、シャッタ部404が設けられた可動櫛歯電極303を矢印Rの方向に移動させる。シャ
ッタ部404は光路上に配置されており、可動櫛歯電極303の移動によりシャッタ部4
04の開口404aが光路中に配置されると、光線がシャッタ部404を通過する。一方
、シャッタ部404の非開口領域(遮蔽領域)が光路中に配置されることで、光線がシャ
ッタ部404により遮断される。
A voltage for driving the actuator is applied between the fixed comb-
When the
なお、固定櫛歯電極302および可動櫛歯電極303の構成および形成方法、さらには
、固定櫛歯電極302へのエレクトレットの形成方法も、上述した第2の実施の形態と同
様であり、ここでは説明を省略する。
The configuration and forming method of the fixed comb-
(動作説明)
図18〜20は櫛歯型アクチュエータの駆動動作を説明する図である。図18は電圧源
401の印加電圧VがV=0の場合を示す。図18において、(a)は可動櫛歯電極30
3に作用する力F1,F2を示し、(b)は印加電圧Vと電場E4との関係を示す図であ
る。印加電圧V=0の場合、Si層311aとSi層311bとは同電位となり、図15,1
6に示す場合と同じ状態となっている。固定櫛歯電極302と可動櫛歯電極303との間
のギャップ空間Gには、前述した式(24)で表される電場E4が形成される。この電場
E4によって、可動櫛歯電極303には、固定櫛歯電極302の櫛歯間に引き込まれるよ
うな図示右向きの力F1が作用する。
(Operation explanation)
18 to 20 are views for explaining the driving operation of the comb-teeth type actuator. FIG. 18 shows the case where the applied voltage V of the
3 shows forces F1 and F2 acting on No. 3 and (b) is a diagram showing a relationship between an applied voltage V and an electric field E4. When the applied voltage V=0, the
The state is the same as that shown in FIG. In the gap space G between the fixed comb-
電場E4による力F1によって可動櫛歯電極303が固定櫛歯電極302に引き込まれ
るように移動すると、図18の(a)に示すように弾性支持部305が変形する。その結
果、弾性支持部305の弾性力により、図示左側に引き戻すような力F2が可動櫛歯電極
303に作用する。可動櫛歯電極303は、力F1と力F2とが釣り合う位置で停止する
。
When the movable comb-
図19は印加電圧Vを0<V<V1に設定した場合を示す。この場合、ギャップ空間G
の電場E4は、前述した式(22)に式(13)、(14)を適用して得られる次式(2
5)で表される。式(24),(25)から分かるように、図19における電場E4の強
さは、印加電圧V=0の場合よりも弱くなる。その結果、可動櫛歯電極303の固定櫛歯
電極302方向への吸引する静電力F1が小さくなり、可動櫛歯電極303は、図19の
(a)に示すように、静電力F1が弾性支持部305の弾性力F2と釣り合う位置まで図
示左方向に移動する。
E4=−(V1−V)/[g’+d・(ε0/ε1)] …(25)
FIG. 19 shows a case where the applied voltage V is set to 0<V<V1. In this case, the gap space G
The electric field E4 of Eq. (2) obtained by applying Eqs. (13) and (14) to Eq.
It is represented by 5). As can be seen from the equations (24) and (25), the strength of the electric field E4 in FIG. 19 is weaker than when the applied voltage V=0. As a result, the electrostatic force F1 attracted by the movable comb-
E4=-(V1-V)/[g'+d.([epsilon]0/[epsilon]1)] (25)
図20は、印加電圧VをV=V1とした場合を示す図である。このとき、面電荷Q5と
面電荷Q6との電荷量が等しくなり、この電気二重層における電位差はV1と等しくなる
。その結果、ギャップ空間Gの電場E4はゼロとなり、固定櫛歯電極302と可動櫛歯電
極303との間の静電力F1もゼロになる。よって、図20に示すように弾性支持部30
5の変形もゼロとなる。
FIG. 20 is a diagram showing a case where the applied voltage V is V=V1. At this time, the charge amounts of the surface charge Q5 and the surface charge Q6 become equal, and the potential difference in this electric double layer becomes equal to V1. As a result, the electric field E4 of the gap space G becomes zero, and the electrostatic force F1 between the fixed
The deformation of 5 is also zero.
以上のように、本実施の形態においては、電圧源401による印加電圧Vを変化させて
可動櫛歯電極303をスライド駆動することで、シャッタ部404によるシャッタ開閉を
行うことができる。また、図18〜20に示したように、櫛歯電極にエレクトレットを組
み込むことにより、印加電圧V=0においてギャップ空間Gの電場E4の強さが最大とな
る。
As described above, in the present embodiment, the voltage V applied by the
ところで、櫛歯アクチュエータにおける櫛歯間に働く静電力は、電場の二乗に比例する
。そのため、エレクトレットを使用せず印加電圧Vだけで櫛歯アクチュエータを駆動する
構成の場合には、印加電圧Vと静電力F1との関係は、図21のラインL1で示すような
二次曲線となる。一方、本実施の形態のようにエレクトレットを形成した櫛歯アクチュエ
ータの場合、印加電圧Vと静電力F1との関係はラインL2のようになる。ラインL2は
、ラインL1をエレクトレットの帯電電圧V1に相当する分だけ横軸正の方向に移動した
ラインとなっている。そのため、等しい印加電圧ΔVに対して、エレクトレット有りの場
合の静電力ΔFbは、エレクトレット無しの場合の静電力ΔFaの場合よりも大きくなる
。すなわち、エレクトレットを形成した場合には、外部バイアス電圧のみの構成に比べて
大きな静電力を得ることができる。
By the way, the electrostatic force acting between the comb teeth in the comb-tooth actuator is proportional to the square of the electric field. Therefore, in the case of a configuration in which the comb-tooth actuator is driven only by the applied voltage V without using the electret, the relationship between the applied voltage V and the electrostatic force F1 becomes a quadratic curve as shown by the line L1 in FIG. .. On the other hand, in the case of the comb-teeth actuator in which the electret is formed as in the present embodiment, the relationship between the applied voltage V and the electrostatic force F1 is as shown by the line L2. The line L2 is a line obtained by moving the line L1 in the positive direction on the horizontal axis by an amount corresponding to the electrification charging voltage V1. Therefore, for the same applied voltage ΔV, the electrostatic force ΔFb with the electret is larger than the electrostatic force ΔFa without the electret. That is, when the electret is formed, a larger electrostatic force can be obtained as compared with the configuration using only the external bias voltage.
以上説明したように、エレクトレット素子は、図4に示すようにSi層202と、Si層2
02の表面に形成されたSiO2層201と、SiO2層201におけるSi層202との界面の
近傍に形成されたエレクトレットと、を備える。エレクトレットを構成する電荷はSi/SiO
2界面付近に固定されるので、SiO2層201が保護膜として機能し、エレクトレットの
寿命を向上させることができる。
As described above, the electret element has the
02, a SiO 2 layer 201 formed on the surface of the SiO 2, and an electret formed near the interface between the SiO 2 layer 201 and the
Since it is fixed near the two interfaces, the SiO 2 layer 201 functions as a protective film and the life of the electret can be improved.
エレクトレットは、SiO2層201が形成されたSi層202を、SiO2層201が半導体
状態となる第1の温度(約500〜700℃)に維持しつつ、Si層202とSiO2層20
1との間に電圧を印加し、さらに、電圧を印加した状態で、SiO2層201が形成されたS
i層202を、前記第1の温度からSiO2層201が絶縁性を回復する第2の温度(例えば
、300℃以下程度の温度)まで変化させることにより形成される。
The electret maintains the
1 and a voltage is applied between the SiO 2 layer 201 and the SiO 2 layer 201.
The
このように、SiO2層内で電荷を移動させて固定する方法によりエレクトレットが形成
されるので、図8に示すような櫛歯電極の櫛歯側面のように狭ギャップ部位や、密閉空間
に配置された電極であっても、容易にエレクトレットを形成することができる。狭ギャッ
プ部位へのエレクトレット形成が容易となることから、ギャップ寸法をより小さく設計す
ることが可能となり、発電デバイスやアクチュエータとしての性能が向上する。
As described above, since the electret is formed by the method of moving and fixing the electric charges in the SiO 2 layer, the electret is arranged in a narrow gap part or a closed space like the comb tooth side surface of the comb tooth electrode as shown in FIG. Even with the formed electrode, the electret can be easily formed. Since the electret can be easily formed in the narrow gap portion, the gap size can be designed to be smaller, and the performance as the power generation device or the actuator is improved.
さらに、電荷はデバイス表面の電場とは直接関係せずに移動するので、帯電処理(エレ
クトレット形成処理)の際に特別な工夫をしなくても、均一な電荷密度で帯電させること
ができる。また、図3に示すように電気二重層を形成して帯電を行わせるので、界面を挟
んで帯電する電荷間のギャップが非常に小さく、小さな電位でも大きな電荷密度を得るこ
とができる。
Furthermore, since the charges move without being directly related to the electric field on the device surface, it is possible to charge the charges with a uniform charge density without special measures during the charging process (electret forming process). Further, as shown in FIG. 3, since the electric double layer is formed to perform the charging, the gap between the charges to be charged across the interface is very small, and a large charge density can be obtained even at a small potential.
また、第2の実施の形態のように、互いに対向配置された固定櫛歯電極302と可動櫛
歯電極303を備え、固定櫛歯電極302はエレクトレット素子で構成されている。そし
て、可動櫛歯電極303が移動することにより、すなわち可動櫛歯電極303が固定櫛歯
電極302に対して変位することにより、電気的エネルギーと機械的エネルギーとの間の
変換を行う電気機械変換器(例えば、振動発電デバイス300)として機能する。
Further, as in the second embodiment, the fixed comb-
なお、上述した実施形態では、固定櫛歯電極302側にエレクトレットを形成したが、
可動櫛歯電極303側にエレクトレットを形成する構成としても良い。さらに、一対の櫛
歯電極の一方を可動とする構成に限らず、一対の櫛歯電極の両方が移動するような構成と
しても良い。
Although the electret is formed on the fixed comb-
An electret may be formed on the movable comb-
電気機械変換器としては、発電デバイスの他に、図17に示すようなシャッタ部404
を駆動するためのアクチュエータや、エレクトレットコンデンサマイクロフォン等がある
。上述した実施の形態のエレクトレット素子の場合、特許文献3に記載のエレクトレット
のようにアルカリ金属のイオンを含む構成ではないので、CMOSデバイスとの共存が可
能であり、例えば、図17の制御部402の一部の回路素子を台座301のSi層(デバイ
ス層)に形成することが可能となる。このような回路素子としては、例えば、駆動回路用
のトランジスタ、マイクやセンサの増幅回路用のFETや抵抗、発電素子用の整流用ダイ
オードなどがある。
As the electromechanical converter, in addition to the power generation device, a
There are an actuator for driving the motor, an electret condenser microphone, and the like. In the case of the electret element of the above-described embodiment, it does not have a configuration including alkali metal ions unlike the electret described in Patent Document 3, so that it can coexist with a CMOS device. For example, the
なお、上述した第2の実施形態では、電極302,303を櫛歯構造の電極としていた
が、ギャップ距離が変化する平行平板構造としても良い。これにより、エレクトレット素
子を、平行平板型の振動発電デバイスや、コンデンサマイクに対して利用することができ
る。
In the above-described second embodiment, the
また、上述した実施の形態では、固定櫛歯電極302および可動櫛歯電極303を含む
デバイス全体を加熱して帯電処理を行っているが、エレクトレットの形成に関係する領域
(帯電させたいSiO2層と電流を流したいSi層)のみを局所的にレーザー等で加熱しても
良い。これにより、増幅回路を内蔵したエレクトレットマイクのようなデバイスにも応用
が可能となる。
Further, in the above-described embodiment, the entire device including the fixed comb-
なお、以上の説明はあくまでも一例であり、発明を解釈する際、上記実施の形態の記載
事項と特許請求の範囲の記載事項の対応関係に何ら限定も拘束もされない。
Note that the above description is merely an example, and when interpreting the invention, there is no limitation or restriction on the correspondence between the items described in the above embodiment and the items described in the claims.
101,202,203,311a,311b…Si層、102,201…SiO2層、2
04,205,306,308…Si/SiO2界面、300…振動発電デバイス、301…台
座、302…固定櫛歯電極、303…可動櫛歯電極、304…錘、305…弾性支持部、
310,310a,310b…酸化膜、320…負荷、400…MEMSシャッタ、40
1…電圧源、402…制御部、404…シャッタ部、G…ギャップ空間
101, 202, 203, 311a, 311b... Si layer, 102, 201... SiO 2 layer, 2
04, 205, 306, 308... Si/SiO 2 interface, 300... Vibration power generation device, 301... Pedestal, 302... Fixed comb electrode, 303... Movable comb electrode, 304... Weight, 305... Elastic support,
310, 310a, 310b... Oxide film, 320... Load, 400... MEMS shutter, 40
1... Voltage source, 402... Control part, 404... Shutter part, G... Gap space
Claims (6)
前記Si層の表面に形成されたSiO2層と、
前記SiO2層における前記Si層との界面の近傍に形成されたエレクトレットと、を備え、
前記エレクトレットを構成する面電荷は前記界面付近に固定され、前記SiO 2 層が前記エレクトレットの保護膜として機能するエレクトレット素子。 A Si layer,
A SiO 2 layer formed on the surface of the Si layer,
An electret formed in the vicinity of an interface between the SiO 2 layer and the Si layer ,
The surface charge constituting the electret is fixed near the interface, electret element the SiO 2 layers that acts as a protective film of the electret.
前記第1電極は請求項1に記載のエレクトレット素子で構成され、
前記第1および第2電極の少なくとも一方が移動することにより、電気的エネルギーと機械的エネルギーとの間の変換を行う電気機械変換器。 A first electrode and a second electrode that are arranged to face each other and at least one of which is movable,
The first electrode is composed of the electret element according to claim 1,
An electromechanical converter for converting between electrical energy and mechanical energy by moving at least one of the first and second electrodes.
前記Si層はSi基板で構成され、
前記電気機械変換器を駆動するための回路素子の少なくとも一部が、前記Si基板に形成されている電気機械変換器。 The electromechanical converter according to claim 2,
The Si layer is composed of a Si substrate,
An electromechanical converter in which at least a part of a circuit element for driving the electromechanical converter is formed on the Si substrate.
外力の作用により前記第1および第2電極の少なくとも一方の電極が移動して発電を行う電気機械変換器。 The electromechanical converter according to claim 2 or 3,
An electromechanical converter that generates power by moving at least one of the first and second electrodes by the action of an external force.
前記第1電極が設けられた静止部と、
前記第2電極が設けられた可動部と、
前記第1電極と前記第2電極との間に電圧を印加する電圧源と、
前記電圧源による印加電圧を制御して前記可動部を駆動する制御部と、を備える電気機械変換器。 The electromechanical converter according to claim 2 or 3,
A stationary part provided with the first electrode,
A movable part provided with the second electrode,
A voltage source for applying a voltage between the first electrode and the second electrode,
An electromechanical converter comprising: a control unit that controls a voltage applied by the voltage source to drive the movable unit.
SiO 2 層が形成されたSi層を、前記SiO2層が半導体状態となる第1の温度に維持しつつ、前記Si層と前記SiO2層との間に電圧を印加し、
前記電圧を印加した状態で、前記SiO2層が形成された前記Si層を、前記第1の温度から前記SiO2層が絶縁性を回復する第2の温度まで変化させ、
前記SiO 2 層における前記Si層との界面の近傍に前記エレクトレット素子のエレクトレットを形成し、
前記エレクトレットを構成する面電荷は前記界面付近に固定され、前記SiO 2 層が前記エレクトレットの保護膜として機能するエレクトレット素子の製造方法。 A method of manufacturing an electret element, comprising:
A voltage is applied between the Si layer and the SiO 2 layer while maintaining the Si layer on which the SiO 2 layer is formed at a first temperature at which the SiO 2 layer becomes a semiconductor state ,
In the state in which the voltage is applied, the Si layer on which the SiO 2 layer is formed is changed from the first temperature to a second temperature at which the SiO 2 layer restores insulating properties ,
An electret of the electret element is formed in the vicinity of an interface between the SiO 2 layer and the Si layer,
The surface charge constituting the electret is fixed near the interface method of the electret device the SiO 2 layers that acts as a protective film of the electret.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019136974A JP6750822B2 (en) | 2019-07-25 | 2019-07-25 | Electret element, electromechanical converter, and method for manufacturing electret element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019136974A JP6750822B2 (en) | 2019-07-25 | 2019-07-25 | Electret element, electromechanical converter, and method for manufacturing electret element |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015026839A Division JP6569933B2 (en) | 2015-02-13 | 2015-02-13 | Electret element, electromechanical transducer, and method of manufacturing electret element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019180236A JP2019180236A (en) | 2019-10-17 |
| JP6750822B2 true JP6750822B2 (en) | 2020-09-02 |
Family
ID=68279139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019136974A Active JP6750822B2 (en) | 2019-07-25 | 2019-07-25 | Electret element, electromechanical converter, and method for manufacturing electret element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6750822B2 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4514782B2 (en) * | 2006-11-10 | 2010-07-28 | 三洋電機株式会社 | Electret element and electrostatic operation device |
| JP5172198B2 (en) * | 2007-04-27 | 2013-03-27 | 三洋電機株式会社 | Electret element and electrostatic operation device |
| JP2010119280A (en) * | 2008-11-14 | 2010-05-27 | Tohoku Univ | Electret vibrating generation rectifying device and manufacturing method of vibrating generation rectifying device |
| JP5676377B2 (en) * | 2011-06-29 | 2015-02-25 | アオイ電子株式会社 | Electret film and vibration power generation element using the same |
| JP5627130B2 (en) * | 2012-08-30 | 2014-11-19 | アオイ電子株式会社 | Method for forming electrets containing positive ions |
-
2019
- 2019-07-25 JP JP2019136974A patent/JP6750822B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019180236A (en) | 2019-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6569933B2 (en) | Electret element, electromechanical transducer, and method of manufacturing electret element | |
| Kaiser et al. | Concept and proof for an all-silicon MEMS micro speaker utilizing air chambers | |
| CN108141149B (en) | Vibration power generation element | |
| Conrad et al. | A small-gap electrostatic micro-actuator for large deflections | |
| CN101529712B (en) | Electrostatic acting device | |
| US7466474B2 (en) | Micromechanical device with tilted electrodes | |
| JP5855602B2 (en) | Electrostatic induction type electromechanical transducer and nanotweezers | |
| Sugiyama et al. | SiO2 electret generated by potassium ions on a comb-drive actuator | |
| JP5798992B2 (en) | Electrostatic induction type conversion device and DC-DC converter | |
| JP6750822B2 (en) | Electret element, electromechanical converter, and method for manufacturing electret element | |
| Mescheder et al. | Micro harvester using isotropic charging of electrets deposited on vertical sidewalls for conversion of 3D vibrational energy | |
| Suzuki | Electrostatic/Electret‐Based Harvesters | |
| JP2013240139A (en) | Electrostatic type converter, electrostatic type transformer, and ac voltage generator | |
| Mitsuya et al. | A method to determine the electret charge potential of mems vibrational energy harvester using pure-white noise | |
| CN111051235A (en) | MEMS vibration element, manufacturing method of MEMS vibration element, and vibration power generation element | |
| JP2012205465A (en) | Oscillation power generation element | |
| Sugiyama et al. | SiO 2 electret induced by potassium ions on a comb-drive actuator | |
| JP6678526B2 (en) | Electromechanical transducer | |
| Martha et al. | CMOS-MEMS Sensors with FET-Based Transduction: A Paradigm Shift | |
| US20220224253A1 (en) | Electrostatic Device and Method for Manufacturing Electrostatic Device | |
| JP5363013B2 (en) | Mechanical element and method for controlling vibration thereof | |
| JP7090249B2 (en) | Manufacturing method for manufacturing electrostatic devices | |
| Suzuki et al. | Fabrication of narrow comb-shaped electret by removing charge using excimer laser beam from charge-implanted CYTOP film for avoiding electrostatic repulsion problem | |
| Mikasa et al. | Maximum Surface Potential of Potassium ION Electret as a Function of Film Thickness | |
| Fujii et al. | Development of Electret Energy Harvester with Micro Spacer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190725 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190725 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190816 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200708 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200714 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200805 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6750822 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D01 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |