JP6776187B2 - 電子回路、発振器、量子ビット及び計算装置 - Google Patents

Description

本発明の実施形態は、電子回路、発振器、量子ビット及び計算装置に関する。

ジョセフソン接合を有するループを含む電子回路を利用した非線形素子、及び、非線形素子のネットワークを利用した計算装置が提案されている。

特開２０１７−７３１０６号公報

本発明の実施形態は、新規な電子回路、共振器、量子ビット及び計算装置を提供する。

本発明の実施形態によれば、第１電流経路と、第２電流経路と、第３電流経路と、を含む電子回路が提供される。前記第１電流経路は、第１ジョセフソン接合を含む。前記第２電流経路は、第２ジョセフソン接合を含む。前記第３電流経路は、複数の第３ジョセフソン接合を含む。前記第２電流経路の一端は、前記第１電流経路の一端と電気的に接続される。前記第２電流経路の他端は、前記第１電流経路の他端と電気的に接続される。前記第３電流経路の一端は、前記第１電流経路の前記一端及び前記第２電流経路の前記一端と電気的に接続される。前記第３電流経路の他端は、前記第１電流経路の前記他端及び前記第２電流経路の前記他端と電気的に接続される。

第１の実施形態に係る電子回路を例示する模式図である。 図２（ａ）及び図２（ｂ）は、第２の実施形態に係る発振器を例示する模式図である。 図３（ａ）及び図３（ｂ）は、第２の実施形態に係る別の発振器を例示する模式図である。 発振器の特性を例示するグラフ図である。 図５（ａ）及び図５（ｂ）は、参考例の発振器を例示する模式図である。 第３の実施形態に係る計算装置の一部を例示する模式図である。 図７（ａ）及び図７（ｂ）は、第４の実施形態に係る量子ビットを例示する模式図である。 図８（ａ）及び図８（ｂ）は、参考例の量子ビットを例示する模式図である。 第５の実施形態に係る計算装置を例示する模式図である。

以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１の実施形態）
図１は、第１の実施形態に係る電子回路を例示する模式図である。
図１は、第１の実施形態に係る電子回路１００を回路図により模式的に表す。電子回路１００は、基板上に設けられた、第１電流経路１０と、第２電流経路２０と、第３電流経路３０と、を含む。
第１電流経路１０は、少なくとも１つのジョセフソン接合（第１ジョセフソン接合Ｊ１）を含む。図１に示す例では、第１電流経路１０が有するジョセフソン接合の数Ｎ１（１以上の整数）は、１である。例えば、第１電流経路１０は、導電部１１（超伝導体）、及び、導電部１２（超伝導体）を含む。導電部１１と導電部１２とは第１ジョセフソン接合Ｊ１により互いに接合されている。ジョセフソン接合においては、例えば２つの超伝導体（例えば導電部１１、１２）の間に絶縁層が設けられる。

第２電流経路２０は、少なくとも１つのジョセフソン接合（第２ジョセフソン接合Ｊ２）を含む。図１に示す例では、第２電流経路２０が有するジョセフソン接合の数Ｎ２（１以上の整数）は、１である。例えば、第２電流経路２０は、導電部２１（超伝導体）、及び、導電部２２（超伝導体）を含む。導電部２１と導電部２２とは第２ジョセフソン接合Ｊ２により互いに接合されている。

第３電流経路３０は、例えば、第１電流経路１０及び第２電流経路と同一面（例えば平面）内にある。第３電流経路３０は、例えば、第１電流経路１０と、第２電流経路２０と、の間に位置する。第３電流経路３０は、少なくとも２つのジョセフソン接合（第３ジョセフソン接合Ｊ３）を含む。図１に示す例では、第３電流経路３０が有するジョセフソン接合の数Ｎ３（２以上の整数）は、２である。例えば、第３電流経路３０は、導電部３１〜３３（超伝導体）を含む。導電部３１と導電部３２との間に導電部３３が設けられる。導電部３１と導電部３３とは第３ジョセフソン接合Ｊ３により互いに接合されている。導電部３２と導電部３３とは第３ジョセフソン接合Ｊ３により互いに接合されている。このように、第１〜第３電流経路のそれぞれにおいて、複数のジョセフソン接合が設けられる場合、複数のジョセフソン接合は直列に並べられる。

例えば、Ｎ３は、Ｎ１及びＮ２のそれぞれよりも大きい。すなわち、第３ジョセフソン接合Ｊ３の数は、第１ジョセフソン接合Ｊ１の数よりも大きく、第２ジョセフソン接合Ｊ２の数よりも大きい。但し電子回路１００において、Ｎ３は、Ｎ１以下であってもよく、Ｎ２以下であってもよい。

例えば、Ｎ１はＮ２と等しい。すなわち、第１ジョセフソン接合Ｊ１の数は、第２ジョセフソン接合Ｊ２の数と等しい。但し電子回路１００において、Ｎ１とＮ２は異なっていてもよい。

電子回路１００は、ループ構造を有する。
図１に示すように、第２電流経路２０の一端２０ａは、第１電流経路１０の一端１０ａと電気的に接続される。一端１０ａ及び一端２０ａは、同一点であってもよい。一端１０ａと一端２０ａとの間に別の導電部（超伝導体）が設けられても良い。
第２電流経路２０の他端２０ｂは、第１電流経路１０の他端１０ｂと電気的に接続される。他端１０ｂ及び他端２０ｂは、同一点であってもよい。他端１０ｂと他端２０ｂとの間に別の導電部が設けられても良い。
このように、電子回路１００は、第１電流経路１０と第２電流経路２０とを含む１つのループを含む。

第３電流経路３０は、このループを２つに分割する。
第３電流経路３０の一端３０ａは、第１電流経路１０の一端１０ａ及び第２電流経路２０の一端２０ａと電気的に接続される。一端３０ａは、一端１０ａ及び２０ａと同一点であってもよい。一端３０ａと一端１０ａとの間に別の導電部（超伝導体）が設けられても良い。一端３０ａと一端２０ａとの間に別の導電部（超伝導体）が設けられても良い。
第３電流経路３０の他端３０ｂは、第１電流経路１０の他端１０ｂ及び第２電流経路２０の他端２０ｂと電気的に接続される。他端３０ｂは、他端１０ｂ及び２０ｂと同一点であってもよい。他端３０ｂと他端１０ｂとの間に別の導電部（超伝導体）が設けられても良い。他端３０ｂと他端２０ｂとの間に別の導電部（超伝導体）が設けられても良い。このように第１電流経路〜第３電流経路は、並列に接続される。これにより、電子回路１００は、第１ループＬＰ１及び第２ループＬＰ２を含む。

第１ループＬＰ１は、第１電流経路１０と第３電流経路３０とによって形成されるループである。第２ループＬＰ２は、第２電流経路２０と第３電流経路３０とによって形成されるループである。第１ループＬＰ１と第２ループＬＰ２とは、第３電流経路３０を共有している。

図１に示すように、第１方向Ｄ１における第３電流経路３０の一部の位置は、第１方向Ｄ１における第１電流経路１０の一部の位置と、第１方向Ｄ１における第２電流経路２０の一部の位置と、の間である。ここで、第１方向Ｄ１は、例えば、第１電流経路１０から第２電流経路２０の一部に向かう方向である。
第１方向Ｄ１における第３ジョセフソン接合Ｊ３の位置は、第１方向Ｄ１における第１ジョセフソン接合Ｊ１の位置と、第１方向における第２ジョセフソン接合Ｊ２の位置と、の間である。ここで、第１方向Ｄ１は、例えば、第１ジョセフソン接合Ｊ１から第２ジョセフソン接合Ｊ２へ向かう方向である。

電子回路１００の導電部（導電部１１、１２、２１、２２、３１〜３３）は、例えば、基板上に設けられた配線である。これらの配線は、例えばアルミニウム（Ａｌ）やニオブ（Ｎｂ）等を含み、冷却により超伝導体に転移する。ジョセフソン接合に設けられる絶縁層は、例えば、酸化アルミニウムを含む。

実施形態によれば、このような新規な電子回路１００が提供される。電子回路１００は、例えば、発振器や量子ビットに用いられる。

電子回路１００を発振器に用いた場合について、以下説明する。
（第２の実施形態）
図２（ａ）及び図２（ｂ）は、第２の実施形態に係る発振器を例示する模式図である。

図２（ａ）及び図２（ｂ）は、第２の実施形態に係る発振器１１０、１１１の一部を回路図により模式的に表している。
図２（ａ）に示すように、第２の実施形態に係る発振器１１０は、電子回路１００と、電磁波印加部４０（第１電磁波印加部）と、導波路部５１（第１導波路部）と、を含む。

発振器１１０は、ジョセフソン接合を有する超伝導非線形共振器である。発振器１１０は、上述したループ構造（第１ループＬＰ１及びＬＰ２）を有する。このようなループ構造においては、複数のジョセフソン接合による実効的なジョセフソンエネルギーをループ内の磁束によって制御することが可能である。発振器１１０（電子回路１００）は、第１ループＬＰ１及び第２ループＬＰ２内の磁束の変化に応じて発振することができる。

電磁波印加部４０は、電磁波を電子回路１００に印加する。電磁波印加部４０は、例えば、ループの発振モードを励起する外部電流が流れる導電部である。電磁波印加部４０に高周波電流が流れることにより、変動磁界が発生する。これにより、電磁波印加部４０は、ループ内の磁束を制御する磁束調整機構として機能する。

すなわち、電磁波印加部４０は、第１電流経路１０と第３電流経路３０とを含む第１ループＬＰ１内（第１電流経路１０と第３電流経路３０とによって囲まれた第１領域Ｒ１）に電磁波を印加する。これにより、電磁波印加部４０は、第１領域Ｒ１内の磁束（第１磁束ＭＦ１）を変調する。

電磁波印加部４０は、第２電流経路２０と第３電流経路３０とを含む第２ループＬＰ２内（第２電流経路２０と第３電流経路３０とによって囲まれた第２領域Ｒ２）に電磁波を印加する。これにより、電磁波印加部４０は、第２領域Ｒ２内の磁束（第２磁束ＭＦ２）を変調する。第１磁束ＭＦ１の変調及び第２磁束ＭＦ２の変調によって、電子回路１００が発振する。

電磁波印加部４０は、例えば、第２領域Ｒ２内の磁束のｄｃ成分（時間的に変化しない直流成分）を、第１領域Ｒ１内の磁束のｄｃ成分の０．８倍以上１．２倍以下とする。より好ましくは、第２領域Ｒ２内の磁束のｄｃ成分は、第１領域Ｒ１内の磁束のｄｃ成分と実質的に等しい（例えば０．９倍以上１．１倍以下である）。

図２（ａ）に示す例では、さらに磁場印加部４１（第１磁場印加部）が設けられている。磁場印加部４１は、例えば外部電流が流れる導電部である。磁場印加部４１に直流電流が流れることにより、磁場印加部４１は、第１ループＬＰ１内のｄｃ磁束及び第２ループＬＰ２内のｄｃ磁束（磁束のｄｃ成分）を調整する。磁場印加部４１は、電磁波印加部４０と同一であってもよい。言い換えれば、電磁波印加部４０を流れる電流によって、ループ内のｄｃ磁束を調整してもよい。この場合、磁場印加部４１を省略してもよい。以下の各発振器において、磁場印加部４１は省略する。

例えば、第２ループＬＰ２の形状は、第１ループＬＰ１の形状と略同じである。例えば、第２ループＬＰ２の形状は、第３電流経路３０を対称軸として、第１ループＬＰ１の形状と線対称である。例えば、第２領域Ｒ２の面積は、第１領域Ｒ１の面積の０．９倍以上１．１倍以下である。

導波路部５１は、電子回路１００と電気的に接続された導電部である。導波路部５１は、第１電流経路１０の一端１０ａ、第２電流経路２０の一端２０ａ、及び、第３電流経路３０の一端３０ａのそれぞれと電気的に接続される。例えば、導波路部５１の第２方向Ｄ２に沿った長さＬ１は、電子回路１００の第３方向Ｄ３に沿った長さＬ０よりも長い。第２方向Ｄ２は、例えば導波路部の伝送方向（例えば導波路部が延在する方向）である。第３方向Ｄ３は、例えば、第３電流経路３０が延在する方向である。

第１電流経路１０の他端１０ｂ、第２電流経路２０の他端２０ｂ、及び、第３電流経路３０の他端３０ｂのそれぞれは、接地電位に接続されている。

図２（ｂ）に表した発振器１１１は、導波路部５２（第２導波路部）をさらに含む。導波路部５２は、電子回路１００と電気的に接続された導電部である。発振器１１１においては、第１電流経路１０の他端１０ｂ、第２電流経路２０の他端２０ｂ、及び、第３電流経路３０の他端３０ｂのそれぞれは、導波路部５２と電気的に接続される。例えば、導波路部５２の第２方向Ｄ２に沿った長さＬ２は、電子回路１００の第３方向Ｄ３に沿った長さＬ０よりも長い。上記以外については、発振器１１１は、図２（ａ）に示した発振器１１０と同様である。

導波路部５１及び導波路部５２のそれぞれの材料には、例えば、電子回路１００の導電部と同様の材料が用いられる。導波路部５１及び導波路部５２のそれぞれの材料は、電子回路１００の導電部の材料と異なっていてもよい。導波路部５１及び導波路部５２のそれぞれを介して、発振器１１０（電子回路１００）の発振状態を読み出すことができる。

図３（ａ）及び図３（ｂ）は、第２の実施形態に係る別の発振器を例示する模式図である。
図３（ａ）及び図３（ｂ）は、第２の実施形態に係る発振器１１２、１１３の一部を回路図により模式的に表している。

図３（ａ）に表した発振器１１２においては、第３電流経路３０におけるジョセフソン接合の数（Ｎ３）は、３である。

図３（ｂ）に表した発振器１１３においては、第１電流経路１０におけるジョセフソン接合の数（Ｎ１）は、２である。第２電流経路２０におけるジョセフソン接合の数（Ｎ２）は、２である。第３電流経路３０におけるジョセフソン接合の数（Ｎ３）は、４である。

上記以外については、発振器１１２及び発振器１１３のそれぞれは、図２（ａ）に示した発振器１１０と同様である。

図４は、発振器の特性を例示するグラフ図である。
図４の横軸は、Ｋ／２π（ＧＨｚ：ギガヘルツ）を表す。Ｋは、カー係数であり、発振器の非線形性の大きさに対応する。図４の縦軸は、発振器内の平均光子数の最大値（ｎ_ｍａｘ（個））を表す。ｎ_ｍａｘは、発振器の発振パワーの最大値に対応する。

図４は、参考例の発振器１９０の特性、および、第２の実施形態に係る発振器（発振器１１０、１１２、１１３）の特性を表している。
図５（ａ）及び図５（ｂ）は、参考例の発振器を例示する模式図である。
図５（ａ）及び図５（ｂ）は、参考例に係る発振器１９０、１９１の一部を回路図により模式的に表している。
図５（ａ）に示すように、発振器１９０は、１つのループＬＰ（ｄｃ ＳＱＵＩＤ構造）と、導波路部５１Ｒと、電磁波印加部４０Ｒと、を含む。ループＬＰは、１つのジョセフソン接合を含む電流経路１０Ｒと、１つのジョセフソン接合を含む電流経路２０Ｒと、によって形成されている。参考例の発振器１９０は、図２（ａ）に示した発振器１１０において、第３電流経路３０が省略された構成に相当する。

図５（ｂ）に示すように、発振器１９１は、発振器１９０に比べて、さらに導波路部５２Ｒを含む。発振器１９１は、図２（ｂ）に示した発振器１１１において、第３電流経路３０が省略された構成に相当する。

本願発明者は、図４に示すように、参考例の発振器１９０においては、非線形性と発振パワーの最大値との間にトレードオフの関係があることを見出した。第２の実施形態に係る発振器（発振器１１０、１１２、１１３）によれば、非線形性に対して発振パワーを向上させることができる。これについて以下説明する。

まず、参考例の発振器１９０について説明する。以下では、発振器１９０について説明するが、発振器１９１についても同様である。
共振角周波数ωを決定する共振条件は次式で与えられる。

ここで、

は、共振角周波数ωに対応する波数（Ｌ_０、Ｃ_０は、それぞれ、導波路部の単位長さ当たりのインダクタンスとキャパシタンス）、ｌは導波路部の長さ、

は、還元量子磁束（Φ_０は磁束量子）、

はｄｃ ＳＱＵＩＤの実効的な臨界電流（Ｉ_ｃは、ｄｃ ＳＱＵＩＤの各ジョセフソン接合の臨界電流、Φは、ｄｃ ＳＱＵＩＤ内の磁束）である。

ハミルトニアンは次式で与えられる。

ここで、φは導波路の磁束であり、次のように量子化される。

ここで、

は、発振器中の光子の生成消滅演算子であり、無次元量Ａは、

と定義される。

非線形性を表すカー係数の大きさKは次式で与えられる。

一方、発振状態を平均光子数ｎのコヒーレント状態とするとき、ｄｃ ＳＱＵＩＤにおける電流の期待値Ｉは次式で与えられる。

これがｄｃ ＳＱＵＩＤの実効的な臨界電流よりも小さいという条件から、平均光子数の最大値が次式のように得られる。

ここで、最後の等式は共振条件を用いて書き換えた。

以上から、非線形性Ｋと発振パワーの上限を決めるｎ_ｍａｘの間のトレードオフが明らかになる。つまり、Ｋを大きくするにはＡｃоｓ^２ｋｌを大きくする。しかし、ｎ_ｍａｘは、Ａｃоｓ^２ｋｌに反比例するため、Ｋを大きくするとｎ_ｍａｘが小さくなってしまう。すなわち、Ｋとｎ_ｍａｘとを同時に大きくすることは困難である。

次に、第２の実施形態に係る非線形発振器について説明する。既に述べた通り、第２の実施形態においては、ジョセフソン接合を有する電流経路（第３電流経路３０、以下ではジョセフソン電流経路と呼ぶ）によって、参考例の発振器のｄｃ ＳＱＵＩＤのループＬＰが２つに分割される。
以下では、発振器１１０について説明するが、発振器１１１、１１２、１１３についても同様である。

ジョセフソン電流経路が臨界電流Ｉ_ｃ´のジョセフソン接合を２個有する場合を説明する。また、上と同様に、

として、

の場合を考える（Ｉ_ｅｆｆは負の値である場合もある）。

このとき、共振角周波数ωを決定する共振条件は次式で与えられる。

ハミルトニアンは次式で与えられる。

ここで、φは導波路の磁束であり、次のように量子化される。

ここで、

は発振器中の光子の生成消滅演算子であり、無次元量Ａは、

と定義される。

非線形性を表すカー係数の大きさＫは次式で与えられる。

一方、発振状態を平均光子数ｎのコヒーレント状態とするとき、ｄｃ ＳＱＵＩＤにおける電流の期待値Ｉは次式で与えられる。

これがジョセフソン電流経路で分割されたｄｃ ＳＱＵＩＤの実効的な臨界電流Ｉ_ｅｆｆ´よりも小さいという条件から、平均光子数の最大値が次式のように得られる。

ここで、

より、

以上から、ＫがＡｃоｓ^２ｋｌの２乗に比例、ｎ_ｍａｘがＡｃоｓ^２ｋｌに反比例するという意味でのトレードオフは残るが、各比例定数

及び、

が大きくなるようにＩ_ｅｆｆとＩ_ｃ´とを選ぶことで、Ｋとｎ_ｍａｘを同時に大きくできる。特に、Ｉ_ｅｆｆを負の値とすることでこれが可能となる。

ここではジョセフソン電流経路が有するジョセフソン接合が２個の場合を述べたが、ジョセフソン電流経路が有するジョセフソン接合の数を増やしたり、ｄｃ ＳＱＵＩＤが有するジョセフソン接合の数を増やしたりした場合でも、同様に、Ｋとｎ_ｍａｘを同時に大きくできる。

図４に示した特性の計算について説明する。ここでは典型的な値として、ω／２π＝１０ＧＨｚ、Ｌ_０＝０．４６ｎＨ／ｍｍ、Ｃ０＝０．１８ｐＦ／ｍｍとする。このとき、図５（ａ）に示した非線形発振器１９０では、図４の曲線で示したように、Ｋを大きくするとｎ_ｍａｘが小さくなってしまうというトレードオフがある（図４の曲線はＩ_ｅｆｆを変えながらＫとｎ_ｍａｘを計算して得られる）。

それに対して、図４からわかるように、発振器１１０、１１２及び１１３のそれぞれにおいては、このトレードオフ曲線の上の領域の値を得ることができる。

図４に示す発振器１１０（臨界電流がＩ_ｃ´のジョセフソン接合を２個有する電流経路で、臨界電流がＩ_ｃのジョセフソン接合を２個有する通常のｄｃ ＳＱＵＩＤを分割する構造）においては、

と設定すると、Ｋ／２π＝３２ＭＨｚ、ｎ_ｍａｘ＝８５０を得ることができる。よって、従来構造に比べてＫとｎ_ｍａｘを同時に大きくすることができる。

図４に示す発振器１１２（臨界電流がＩ_ｃ´のジョセフソン接合を３個有する電流経路で、臨界電流がＩ_ｃのジョセフソン接合を２個有する通常のｄｃ ＳＱＵＩＤを分割する構造）においては、

と設定すると、Ｋ／２π＝１２ＭＨｚ、ｎ_ｍａｘ＝６９０を得ることができる。よって、この構造の場合も、参考例に比べてＫとｎ_ｍａｘを同時に大きくすることができる。

図４に示す発振器１１３（臨界電流がＩ_ｃ´のジョセフソン接合を４個有する電流経路で、臨界電流がＩ_ｃのジョセフソン接合を２個ずつ計４個有する拡張されたｄｃ ＳＱＵＩＤを分割する構造）においては、

と設定するとＫ／２π＝２５ＭＨｚ、ｎ_ｍａｘ＝１３５０を得ることができる。よって、この構造の場合も、参考例に比べてＫとｎ_ｍａｘを同時に大きくすることができる。

（第３の実施形態）
第３の実施形態は、非線形発振器のネットワークを利用する計算装置（量子計算機）に関する。

図６は、第３の実施形態に係る計算装置の一部を例示する模式図である。
図６は、第３の実施形態に係る計算装置２００の一部を回路図により模式的に表している。計算装置２００は、第２の実施形態に係る発振器を利用した量子計算機である。

図６に示すように、計算装置２００は、第２の実施形態に係る発振器を複数含む。この例では、計算装置２００は、複数の発振器１１０と、複数の結合共振器７０（超伝導マイクロ波共振器）と、を含む。

複数の発振器１１０には、例えば、第１発振器１１０Ａ、第２発振器１１０Ｂ及び第３発振器１１０Ｃが含まれる。複数の結合共振器７０には、例えば、第１結合共振器７０Ａ及び第２結合共振器７０Ｂが含まれる。

複数の結合共振器７０のそれぞれは、導波路部７１（第１結合導電部）と、導波路部７２（第２結合導電部）と、第３ループＬＰ３と、磁場印加部７５（第２磁場印加部）と、を含む。第３ループＬＰ３は、ｄｃ ＳＱＵＩＤ構造を有し、例えば、２つのジョセフソン接合（第４ジョセフソン接合Ｊ４）を含む。第３ループＬＰ３のｄｃ ＳＱＵＩＤ構造に用いられる材料は、前述したｄｃ ＳＱＵＩＤ構造と同様である。

第３ループＬＰ３は、導波路部７１と導波路部７２との間に設けられ、導波路部７１及び導波路部７２のそれぞれと、電気的に接続される。導波路部７１及び導波路部７２のそれぞれの材料は、例えば、導波路部５１の材料と同様である。

第１発振器１１０Ａと第２発振器１１０Ｂとは、結合共振器７０（第１結合共振器７０Ａ）を介して、互いに結合する。第２発振器１１０Ｂと第３発振器１１０Ｃとは、結合共振器７０（第２結合共振器７０Ｂ）を介して、互いに結合する。

すなわち、第１結合共振器７０Ａの導波路部７１は、例えば第１発振器１１０Ａの導波路部５１と容量性結合する。第１結合共振器７０Ａの導波路部７２は、第２発振器１１０Ｂの導波路部５２と容量性結合する。

第２結合共振器７０Ｂの導波路部７１は、例えば第２発振器１１０Ｂの導波路部５１と容量性結合する。第２結合共振器７０Ｂの導波路部７２は、例えば第３発振器１１０Ｃの導波路部５１と容量性結合する。

磁場印加部７５は、第３ループＬＰ３に電磁波を印加する。磁場印加部７５には、ｄｃ ＳＱＵＩＤのモードを励起するための外部電流が流れる導電部である。磁場印加部７５に直流電流が流れることにより、磁場印加部７５は、ｄｃ ＳＱＵＩＤ内（第３ループＬＰ３内）のｄｃ磁束（第３磁束ＭＦ３）を調整（制御）することができる。

結合器（第１、２結合共振器）内の磁束を外部電流で調整することによって、複数の発振器同士の結合強度を調整し、量子計算が実行される。各発振器は、読み出し部を有し、発振器の状態が読み出し部を介して読み出される。例えば、読み出し部には、導波路部５１と容量性結合した導体が用いられる。例えば、電子回路１００の状態に応じた電磁波が、読み出し部を伝播し、読み出し部に接続された測定器により測定される。

（第４の実施形態）
第４の実施形態は、電子回路１００を用いた量子ビットに関する。
図７（ａ）及び図７（ｂ）は、第４の実施形態に係る量子ビットを例示する模式図である。
図７（ａ）及び図７（ｂ）は、第４の実施形態に係る量子ビット１２０、１２１の一部を回路図により模式的に表している。

図７（ａ）に示すように量子ビット１２０には、電子回路１００と、磁場印加部４１と、電磁波印加部４２（第２電磁波印加部）と、導電体部５３と、が設けられる。図７（ｂ）に示すように量子ビット１２１には、電子回路１００と、磁場印加部４１と、電磁波印加部４２と、導電体部５４と、導電体部５５と、が設けられる。

電磁波印加部４２、導電体部５３〜５５のそれぞれは、例えば、電子回路１００の導電部と同様の材料が用いられた導体（超伝導体）である。電磁波印加部４２、導電体部５３〜５５のそれぞれの材料は、電子回路１００の導電部と異なっていてもよい。

図７（ａ）に示す例では、導電体部５３は、第２方向Ｄ２に延びる第１部分６１と、第４方向Ｄ４に延びる第２部分６２と、を含む。第４方向は、第２方向Ｄ２と交差する方向である。第２部分６２は、第１部分６１と交差している。

第１部分６１の一端６１ａは、第１電流経路１０の一端１０ａ、第２電流経路２０の一端２０ａ、及び、第３電流経路３０の一端３０ａのそれぞれと電気的に接続される。第１電流経路１０の他端１０ｂ、第２電流経路２０の他端２０ｂ、及び、第３電流経路３０の他端３０ｂのそれぞれは、接地電位に接続されている。

第１部分６１の他端６１ｂは、例えば、キャパシタンス（Ｃ_１）を介して電磁波印加部４２と容量性結合する。第２部分６２の端部６２ａは、例えば、キャパシタンス（Ｃ_ｇ）を介して接地電位と容量性結合する。電磁波印加部４２は、キャパシタンス（Ｃ_１）及び導電体部５３を介して、第１電流経路１０の一端１０ａ、第２電流経路２０の一端２０ａ、及び、第３電流経路３０の一端３０ａの少なくともいずれかに電磁波を印加する。

図７（ｂ）に示す例では、第１電流経路１０の一端１０ａ、第２電流経路２０の一端２０ａ、及び、第３電流経路３０の一端３０ａは、それぞれ、導電体部５４と電気的に接続される。第１電流経路１０の一端１０ａ、第２電流経路２０の一端２０ａ、及び、第３電流経路３０の一端３０ａは、それぞれ、導電体部５５と電気的に接続される。

導電体部５５は、例えば、キャパシタンス（Ｃ_ｇ）を介して導電体部５４と容量性結合する。導電体部５４は、例えば、キャパシタンス（Ｃ_２）を介して電磁波印加部４２と容量性結合する。電磁波印加部４２は、キャパシタンス（Ｃ_２）及び導電体部５４を介して、第１電流経路１０の一端１０ａ、第２電流経路２０の一端２０ａ、及び、第３電流経路３０の一端３０ａの少なくともいずれかに電磁波を印加する。

本実施形態によれば、量子ビットにおいて、例えば、大きな非線形性が達成でき、より高速な操作が可能になる。この一例について以下説明する。

図８（ａ）及び図８（ｂ）は、参考例の量子ビットを例示する模式図である。
図８（ａ）、図８（ｂ）は、それぞれ、参考例に係る量子ビット１９２、１９３を表す（Nature 519, 66-69 (2015)、Nature Commun. 6, 6983 (2015)）。
図８（ａ）に示した参考例の量子ビット１９２には、ループＬＰ（ｄｃ ＳＱＵＩＤ構造）と、磁場印加部４１Ｒと、電磁波印加部４２Ｒと、導電体部５３Ｒと、が設けられる。参考例の量子ビット１９２は、図７（ａ）に示した量子ビット１２０において、第３電流経路３０が省略された構成に相当する。

図８（ｂ）に示した参考例の量子ビット１９３には、ループＬＰ（ｄｃ ＳＱＵＩＤ構造）と、磁場印加部４１Ｒと、電磁波印加部４２Ｒと、導電体部５４Ｒと、導電体部５５Ｒと、が設けられる。参考例の量子ビット１９３は、図７（ｂ）に示した量子ビット１２１において、第３電流経路３０が省略された構成に相当する。

例えば、参考例の量子ビットのハミルトニアンは次式で与えられる。

ここで、Ｃ_ｇは図８（ａ）又は図８（ｂ）に示したキャパシタンス、Ｉ_ｅｆｆは式（４）と同じく、ｄｃ ＳＱＵＩＤの実効的な臨界電流である。次式で定義される２つの周波数

（ｈはプランク定数、ｅは素電荷）を用いて書き換えると、次のようになる。

このとき、

が成り立つ。非線形性はキャパシタンスＣ_ｇのみで決まる。典型的な値としては、ν_Ｃ＝２００ＭＨｚである。これが量子ビットの操作の速さを制限する。操作をより高速にするために非線形性を大きくするにはＣｇを小さくすればよいが、そうすると電荷揺らぎに起因する位相緩和（dephasing）が大きくなってしまうため、通常はこの程度の値にする。

次に、実施形態の量子ビットのハミルトニアンは、例えば次式で与えられる。

ここで、ｄｃ ＳＱＵＩＤ内の磁束を磁束量子に設定する（Φ＝Φ_０）。このとき、磁束揺らぎの影響が最も小さく、かつ、Ｉｅｆｆ＜０となる。このときのハミルトニアンは次のようになる。

ハミルトニアンを

を用いて書き換えると、

ν_ｃは上記と同じ２００ＭＨｚとし、Ｅ_０１／ｈが典型的な値である約６ＧＨｚになるようにν_ｃ’＝４ν_ｃ＝４×２０ＧＨｚとしたとき、Ｅ_０１−Ｅ_１２≒−２ＧＨｚとなる。この非線形性の大きさは参考例の場合の約１０倍である。このように、実施形態に係る量子ビットによれば、同じキャパシタンスを用いても参考例の量子ビットに比べて、より大きな非線形性（基底状態と第１励起状態のエネルギー差Ｅ_０１と、第１励起状態と第２励起状態のエネルギー差Ｅ_１２と、の差の大きさ｜Ｅ_０１−Ｅ_１２｜）が達成できる。

（第５の実施形態）
図９は、第５の実施形態に係る計算装置を例示する模式図である。
図９に示すように、第５の実施形態に係る計算装置は、第４の実施形態に係る量子ビット１２０又は量子ビット１２１を含む。この例では、計算装置２０１は、複数の量子ビット１２０を含む。複数の量子ビット１２０は、互いに結合され、ネットワークを形成する。各量子ビット１２０は読み出し部を有し、量子ビット１２０の状態が読み出し部を介して読みだされる。例えば、読み出し部には、導体部５３と容量性結合した導体が用いられる。

実施形態において、電気的に接続される状態は、複数の導体が直接接する状態の他に、複数の導体が他の導体を介して接続される場合を含む。

実施形態によれば、新規な電子回路、発振器、量子ビット及び計算装置が提供できる。

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、第１〜第３電流経路、電磁波印加部及び結合共振器などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

その他、本発明の実施の形態として上述した電子回路、発振器、量子ビット及び結合共振器を基にして、当業者が適宜設計変更して実施し得る全ての電子回路、発振器、量子ビット及び結合共振器も、本発明の要旨を包含する限り、本発明の範囲に属する。

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０…第１電流経路、 １０Ｒ…電流経路、 １０ａ…一端、 １０ｂ…他端、 １１、１２…導電部、 ２０…第２電流経路、 ２０Ｒ…電流経路、 ２０ａ…一端、 ２０ｂ…他端、 ２１、２２…導電部、 ３０…第３電流経路、 ３０ａ…一端、 ３０ｂ…他端、 ３１〜３３…導電部、 ４０…電磁波印加部（第１電磁波印加部）、 ４０Ｒ…電磁波印加部、 ４１…磁場印加部（第１磁場印加部）、 ４１Ｒ…磁場印加部、 ４２…電磁波印加部（第２電磁波印加部）、 ４２Ｒ…電磁波印加部、 ５１…導波路部（第１導波路部）、 ５１Ｒ…導波路部、 ５２…導波路部（第２導波路部）、 ５２Ｒ…導波路部、 ５３…導電体部、 ５３Ｒ…導電体部、 ５４…導電体部、 ５４Ｒ…導電体部、 ５５…導電体部、 ５５Ｒ…導電体部、 ７０…結合共振器、 ７０Ａ…第１結合共振器、 ７０Ｂ…第２結合共振器、 ７１…導波路部（第１結合導電部）、 ７２…導波路部（第２結合導電部）、 ７５…磁場印加部（第２磁場印加部）、 １００…電子回路、 １１０…発振器、 １１０Ａ…第１発振器、 １１０Ｂ…第２発振器、 １１０Ｃ…第３発振器、 １１１〜１１３、１９０、１９１…発振器、 ２００、２０１…計算装置、 Ｃ_１、Ｃ_２、Ｃ_ｇ…キャパシタンス Ｄ１…第１方向、 Ｄ２…第２方向、 Ｄ３…第３方向、 Ｄ４…第４方向、 Ｊ１…第１ジョセフソン接合、 Ｊ２…第２ジョセフソン接合、 Ｊ３…第３ジョセフソン接合、 Ｊ４…第４ジョセフソン接合、 Ｌ０、Ｌ１、Ｌ２…長さ、 ＬＰ…ループ、 ＬＰ１…第１ループ、 ＬＰ２…第２ループ、 ＬＰ３…第３ループ、 ＭＦ１…第１磁束、 ＭＦ２…第２磁束、 ＭＦ３…第３磁束、 Ｒ１…第１領域、 Ｒ２…第２領域

Claims (15)

1. 第１ジョセフソン接合を含む第１電流経路と、
   第２ジョセフソン接合を含む第２電流経路と、
   複数の第３ジョセフソン接合を含む第３電流経路と、
   第１電磁波印加部と、
   を備え、
   前記第２電流経路の一端は、前記第１電流経路の一端と電気的に接続され、
   前記第２電流経路の他端は、前記第１電流経路の他端と電気的に接続され、
   前記第３電流経路の一端は、前記第１電流経路の前記一端及び前記第２電流経路の前記一端と電気的に接続され、
   前記第３電流経路の他端は、前記第１電流経路の前記他端及び前記第２電流経路の前記他端と電気的に接続され、
   前記第１電流経路の一部から前記第２電流経路の一部に向かう第１方向における前記第３電流経路の一部の位置は、前記第１方向における前記第１電流経路の前記一部の位置と、前記第１方向における前記第２電流経路の前記一部の位置と、の間に位置し、
   前記第３ジョセフソン接合の数は、前記第１ジョセフソン接合の数よりも大きく、前記第２ジョセフソン接合の数よりも大きく、
   前記第１ジョセフソン接合の前記数は、前記第２ジョセフソン接合の前記数と等しく、
   前記第２電流経路と前記第３電流経路とによって囲まれた領域の面積は、前記第１電流経路と前記第３電流経路とによって囲まれた領域の面積の０．９倍以上１．１倍以下であり、
   前記第１電磁波印加部は、前記第１電流経路と前記第３電流経路とによって囲まれた第１領域、及び、前記第２電流経路と前記第３電流経路とによって囲まれた第２領域のそれぞれに電磁波を印加する、電子回路。
2. 請求項１に記載の電子回路を備え、
   前記第１電磁波印加部が前記第１領域内の第１磁束、及び、前記第２領域内の第２磁束のそれぞれを変調することにより、前記電子回路が発振する発振器。
3. 前記第１電磁波印加部は、前記第２領域内の第２磁束の直流成分を、前記第１領域内の第１磁束の直流の０．８倍以上１．２倍以下とする請求項２記載の発振器。
4. 前記第２磁束の前記直流成分は、前記第１磁束の前記直流成分の０．９倍以上１．１倍以下である請求項３記載の発振器。
5. 前記第１領域及び前記第２領域に磁場を印加する第１磁場印加部をさらに備え、
   前記第１磁場印加部は、前記第１領域内の前記第１磁束、及び、前記第２領域内の前記第２磁束の少なくともいずれかを調整する請求項２記載の発振器。
6. 前記第１電流経路の前記一端、前記第２電流経路の前記一端及び前記第３電流経路の前記一端のそれぞれと電気的に接続された第１導波路部をさらに備えた請求項５記載の発振器。
7. 前記第１電流経路の前記他端、前記第２電流経路の前記他端及び前記第３電流経路の前記他端のそれぞれと電気的に接続された第２導波路部をさらに備えた請求項６記載の発振器。
8. 請求項２〜７のいずれか１つに記載の第１発振器と、
   請求項２〜７のいずれか１つに記載の第２発振器と、
   を備え、
   前記第２発振器は、前記第１発振器と結合された、計算装置。
9. 第４ジョセフソン接合を含むループを含む結合共振器をさらに備え、
   前記第１発振器は、前記第２発振器と前記結合共振器を介して結合された請求項８記載の計算装置。
10. 前記結合共振器は、
    前記第１発振器と容量性結合した第１結合導電部と、
    前記第２発振器と容量性結合した第２結合導電部と、
    をさらに含み、
    前記ループは、前記第１結合導電部及び前記第２結合導電部のそれぞれと電気的に接続された請求項９記載の計算装置。
11. 前記結合共振器は、前記ループ内の第３磁束を変調する第２磁場印加部をさらに含む請求項９または１０に記載の計算装置。
12. 請求項１記載の電子回路を備えた量子ビット。
13. 前記第１電流経路と前記第３電流経路とによって囲まれた第１領域内の第１磁束、及び、前記第２電流経路と前記第３電流経路とによって囲まれた第２領域内の第２磁束の少なくともいずれかを調整する第１磁場印加部をさらに備えた請求項１２記載の量子ビット。
14. 前記第１電流経路の前記一端、前記第２電流経路の前記一端、及び、前記第３電流経路の前記一端の少なくともいずれかに電磁波を印加する第２電磁波印加部を備えた請求項１２または１３に記載の量子ビット。
15. 請求項１２〜１４のいずれか１つに記載の量子ビットを複数備えた計算装置。

Images