Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6776320B2 - PAM4 symbol error addition device and method and error rate measurement device and method - Google Patents
[go: Go Back, main page]

JP6776320B2 - PAM4 symbol error addition device and method and error rate measurement device and method - Google Patents

PAM4 symbol error addition device and method and error rate measurement device and method Download PDF

Info

Publication number
JP6776320B2
JP6776320B2 JP2018242823A JP2018242823A JP6776320B2 JP 6776320 B2 JP6776320 B2 JP 6776320B2 JP 2018242823 A JP2018242823 A JP 2018242823A JP 2018242823 A JP2018242823 A JP 2018242823A JP 6776320 B2 JP6776320 B2 JP 6776320B2
Authority
JP
Japan
Prior art keywords
signal
symbol
error
pam4
bit string
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018242823A
Other languages
Japanese (ja)
Other versions
JP2020107953A (en
Inventor
達也 岩井
達也 岩井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2018242823A priority Critical patent/JP6776320B2/en
Publication of JP2020107953A publication Critical patent/JP2020107953A/en
Application granted granted Critical
Publication of JP6776320B2 publication Critical patent/JP6776320B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc Digital Transmission (AREA)

Description

本発明は、PAM4信号のシンボルにエラーを付加するPAM4シンボルエラー付加装置および方法と、PAM4信号をテスト信号として被測定物(DUT:Device Under Test )に入力してビット誤り率(BER:Bit Error Rate)を測定する誤り率測定装置および方法に関する。 The present invention comprises a PAM4 symbol error adding device and method for adding an error to a symbol of a PAM4 signal, and a bit error rate (BER: Bit Error) by inputting the PAM4 signal as a test signal into a device under test (DUT). Rate) The error rate measuring device and method for measuring.

IEEEで定められる100Gや400Gなどの規格においては、ビットレートの超高速化に応えるため、これまでのPAM2(NRZ)信号による伝送ではなく、PAM4信号による伝送が規定されている。 In standards such as 100G and 400G defined by IEEE, transmission by PAM4 signal is specified instead of transmission by PAM2 (NRZ) signal so far in order to respond to ultra-high speed of bit rate.

PAM4信号は、例えば、下記特許文献1に示すように、2つの信号源を用いて最上位ビット列信号MSB(Most Significant Bit)と最下位ビット列信号LSB(Least Significant Bit) を生成した後、これらの信号を足し合わせることで0(00)、1(01)、2(10)、3(11)の4値の信号として発生することができる。 For the PAM4 signal, for example, as shown in Patent Document 1 below, after generating the most significant bit string signal MSB (Most Significant Bit) and the least significant bit string signal LSB (Least Significant Bit) using two signal sources, these By adding the signals, it can be generated as a four-value signal of 0 (00), 1 (01), 2 (10), and 3 (11).

ところで、物理層における信号劣化などの影響によるビットエラーを模擬することを考えた場合、これまでのNRZ信号では値の遷移が0→1,もしくは1→0しかないため、単純に信号発生装置の最終段でビットを反転することでビットエラーを模擬することができた。 By the way, when considering simulating a bit error due to the influence of signal deterioration in the physical layer, since the value transition is only 0 → 1, or 1 → 0 in the conventional NRZ signal, it is simply a signal generator. A bit error could be simulated by inverting the bit in the final stage.

特開2018−033098号公報JP-A-2018-033098

しかしながら、PAM4信号の場合は、最上位ビット列信号MSBと最下位ビット列信号LSBによる2つのビットが存在する。このため、4つのPAM4シンボル0(00)、1(01)、2(10)、3(11)を単純に最終段でビット反転を行うと、0(00)→3(11)、1(01)→2(10)、2(10)→1(01)、3(11)→0(00)となり、任意のPAM4シンボルに変化するようコントロールすることができない。 However, in the case of the PAM4 signal, there are two bits consisting of the most significant bit string signal MSB and the least significant bit string signal LSB. Therefore, if the four PAM4 symbols 0 (00), 1 (01), 2 (10), and 3 (11) are simply bit-inverted in the final stage, 0 (00) → 3 (11), 1 ( 01) → 2 (10), 2 (10) → 1 (01), 3 (11) → 0 (00), and it cannot be controlled to change to an arbitrary PAM4 symbol.

また、物理層における信号劣化などの影響を模擬するという上記前提条件においては、PAM4シンボルの遷移が1シンボルであると考えられるため、任意のPAM4シンボルに変化させる必要がある。 Further, in the above precondition of simulating the influence of signal deterioration in the physical layer, it is considered that the transition of the PAM4 symbol is one symbol, so it is necessary to change it to an arbitrary PAM4 symbol.

ところが、一意に遷移するシンボルを決定してしまうと、挿入されるエラーに偏りが生じてしまう。例えば0→1、1→2、2→3、3→2という遷移方向で固定した場合、PAM4信号の3つのアイパターン開口部(Upper Eye、Middle Eye、Lower Eye)において、Upper Eyeに現れるエラーはMiddle EyeおよびLower Eyeに現れるエラーの倍となってしまう。 However, if the symbol to be uniquely transitioned is determined, the inserted error will be biased. For example, when fixed in the transition direction of 0 → 1, 1 → 2, 2 → 3, 3 → 2, an error that appears in the Upper Eye at the three eye pattern openings (Upper Eye, Middle Eye, Lower Eye) of the PAM4 signal. Will double the error that appears in the Middle Eye and Lower Eye.

ここで、自然界で起こり得るエラーの発生を考え、均等にISI(Intersymbol interference:符号間干渉)が加わっているとすると、どこかのEyeに偏ってエラーが挿入されるということは考えづらい。このため、Upper Eye、Middle Eye、Lower Eye全て均等にエラーが付加できることが望まれる。 Here, considering the occurrence of an error that may occur in the natural world, if ISI (Intersymbol interference) is evenly added, it is difficult to think that the error is inserted in a biased manner in some Eye. Therefore, it is desired that errors can be added evenly to Upper Eye, Middle Eye, and Lower Eye.

そこで、本発明は上記問題点に鑑みてなされたものであって、PAM4信号の3つのアイパターン開口部それぞれに均等の確率でエラーを付加することができるPAM4シンボルエラー付加装置および方法と誤り率測定装置および方法を提供することを目的としている。 Therefore, the present invention has been made in view of the above problems, and is a PAM4 symbol error adding device and method capable of adding an error to each of the three eye pattern openings of the PAM4 signal with an equal probability, and an error rate. It is intended to provide measuring devices and methods.

上記目的を達成するため、本発明の請求項1に記載されたPAM4シンボルエラー付加装置は、PAM4信号のシンボルにエラーを付加するPAM4シンボルエラー付加装置2であって、
最上位ビット列信号を生成する第1の信号生成手段13と、
前記最上位ビット列信号と足し合わせて前記PAM信号を発生するための最下位ビット列信号を生成する第2の信号生成手段14と、
エラー挿入を許可するビットとエラー挿入を禁止するビットとを異なるビット情報で定義し、前記PAM4信号の4つのPAM4シンボルの遷移先を示すシンボル遷移情報を設定する設定手段11と、
前記PAM4信号の振幅方向の3つのアイパターン開口部それぞれで見たときのエラーの発生確率が1/3になるように、前記設定手段にて設定されたシンボル遷移情報に対し、3クロックに1回の割合で前記PAM4信号の4つのPAM4シンボルの遷移先を変更したシンボル遷移情報を出力する遷移先変更手段12と、
前記遷移先変更手段からのシンボル遷移情報に基づいて前記最上位ビット列信号と前記最下位ビット列信号それぞれのマスクパターンを生成するマスク生成手段15と、
シンボルエラーレートに応じて指定される前記最上位ビット列信号と前記最下位ビット列信号それぞれの各ビットに対応する前記マスクパターンのビット情報に基づいてエラーを挿入するエラー挿入手段16とを備えたことを特徴とする。
In order to achieve the above object, the PAM4 symbol error adding device according to claim 1 of the present invention is a PAM4 symbol error adding device 2 that adds an error to a symbol of a PAM4 signal.
The first signal generation means 13 for generating the highest-order bit string signal, and
A second signal generation means 14 for generating the lowest bit string signal for generating the PAM signal by adding the highest bit string signal, and
Setting means 11 that defines a bit that allows error insertion and a bit that prohibits error insertion with different bit information, and sets symbol transition information indicating the transition destination of the four PAM4 symbols of the PAM4 signal.
1 in 3 clocks with respect to the symbol transition information set by the setting means so that the error occurrence probability when viewed at each of the three eye pattern openings in the amplitude direction of the PAM4 signal is 1/3. A transition destination changing means 12 that outputs symbol transition information in which the transition destinations of the four PAM4 symbols of the PAM4 signal are changed at a rate of one time, and
A mask generating means 15 that generates a mask pattern for each of the highest-order bit string signal and the lowest-order bit string signal based on the symbol transition information from the transition destination changing means.
It is provided with an error inserting means 16 for inserting an error based on the bit information of the mask pattern corresponding to each bit of the most significant bit string signal and the least significant bit string signal specified according to the symbol error rate. It is a feature.

請求項2に記載されたPAM4シンボルエラー付加方法は、PAM4信号のシンボルにエラーを付加するPAM4シンボルエラー付加方法であって、
最上位ビット列信号を生成するステップと、
前記最上位ビット列信号と足し合わせて前記PAM信号を発生するための最下位ビット列信号を生成するステップと、
エラー挿入を許可するビットとエラー挿入を禁止するビットとを異なるビット情報で定義し、前記PAM4信号の4つのPAM4シンボルの遷移先を示すシンボル遷移情報を設定するステップと、
前記PAM4信号の振幅方向の3つのアイパターン開口部それぞれで見たときのエラーの発生確率が1/3になるように、前記設定されたシンボル遷移情報に対し、3クロックに1回の割合で前記PAM4信号の4つのPAM4シンボルの遷移先を変更したシンボル遷移情報を出力するステップと、
前記PAM4シンボルの遷移先が変更されたシンボル遷移情報に基づいて前記最上位ビット列信号と前記最下位ビット列信号それぞれのマスクパターンを生成するステップと、
シンボルエラーレートに応じて指定される前記最上位ビット列信号と前記最下位ビット列信号それぞれの各ビットに対応する前記マスクパターンのビット情報に基づいてエラーを挿入するステップとを含むことを特徴とする。
The PAM4 symbol error addition method according to claim 2 is a PAM4 symbol error addition method for adding an error to a symbol of a PAM4 signal.
Steps to generate the highest bit string signal,
A step of generating the lowest bit string signal for generating the PAM signal by adding it to the highest bit string signal, and
A step of defining a bit that allows error insertion and a bit that prohibits error insertion with different bit information, and setting symbol transition information indicating the transition destination of the four PAM4 symbols of the PAM4 signal.
The rate of occurrence of an error when viewed at each of the three eye pattern openings in the amplitude direction of the PAM4 signal is 1/3 of the set symbol transition information at a rate of once every 3 clocks. A step of outputting symbol transition information in which the transition destinations of the four PAM4 symbols of the PAM4 signal are changed, and
A step of generating a mask pattern for each of the highest-order bit string signal and the lowest-order bit string signal based on the symbol transition information in which the transition destination of the PAM4 symbol is changed, and
It is characterized by including a step of inserting an error based on the bit information of the mask pattern corresponding to each bit of the most significant bit string signal and the least significant bit string signal specified according to the symbol error rate.

請求項3に記載された誤り率測定装置は、請求項1のPAM4シンボルエラー付加装置2と、
被測定物Wへの前記PAM4シンボルエラー付加装置が発生するPAM4信号の入力に伴う前記被測定物からの信号を受けて誤り率を測定する誤り測定器3とを備えたことを特徴とする。
The error rate measuring device according to claim 3 includes the PAM4 symbol error adding device 2 according to claim 1 and the error rate measuring device 2.
It is characterized by including an error measuring device 3 for measuring an error rate by receiving a signal from the measured object when the PAM4 signal generated by the PAM4 symbol error adding device is input to the measured object W.

請求項4に記載された誤り率測定方法は、請求項2のPAM4シンボルエラー付加方法にて発生したPAM4信号と被測定物Wに入力するステップと、
前記被測定物への前記PAM4信号の入力に伴う前記被測定物からの信号を受けて誤り率を測定するステップとを含むことを特徴とする。
The error rate measuring method according to claim 4 includes a step of inputting the PAM4 signal generated by the PAM4 symbol error adding method of claim 2 and the object to be measured W.
It is characterized by including a step of receiving a signal from the object to be measured and measuring an error rate accompanying the input of the PAM4 signal to the object to be measured.

本発明によれば、PAM4信号の3つのアイパターン開口部それぞれに均等の確率でエラーを付加することができる。その結果、PAM4信号において物理層でエラーが入ることを模擬することが可能になる。 According to the present invention, an error can be added to each of the three eye pattern openings of the PAM4 signal with an equal probability. As a result, it becomes possible to simulate an error in the physical layer in the PAM4 signal.

本発明に係るPAM4シンボルエラー付加装置を含む誤り率測定装置の概略構成を示すブロック図である。It is a block diagram which shows the schematic structure of the error rate measuring apparatus including the PAM4 symbol error addition apparatus which concerns on this invention. (a)クロック信号とシンボル遷移の関係を示す図、(b)3つのアイパターン開口部のエラー挿入確率を示す図である。It is a figure which shows (a) the relationship between a clock signal and a symbol transition, and (b) is a figure which shows the error insertion probability of three eye pattern openings. 本発明に係るPAM4シンボルエラー付加装置にて均等にエラー挿入したPAM4信号を発生する場合のフローチャートである。It is a flowchart of the case where the PAM4 symbol error addition apparatus which concerns on this invention generates a PAM4 signal which inserted an error evenly. (a),(b)本発明に係るPAM4シンボルエラー付加装置におけるエラー挿入前後のPAM4信号の一例を示す図である。(A), (b) It is a figure which shows an example of the PAM4 signal before and after the error insertion in the PAM4 symbol error addition apparatus which concerns on this invention.

以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。 Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the attached drawings.

図1に示すように、本実施の形態の誤り率測定装置1は、PAM4シンボルエラー付加装置(以下、エラー付加装置と略称する)2と誤り測定器3を備えて概略構成され、既知パターンのPAM4信号をテスト信号として被測定物(DUT:Device Under Test )に入力してビット誤り率(BER:Bit Error Rate)を測定するものである。 As shown in FIG. 1, the error rate measuring device 1 of the present embodiment is roughly configured with a PAM4 symbol error adding device (hereinafter abbreviated as an error adding device) 2 and an error measuring device 3, and has a known pattern. The PAM4 signal is input to the object to be measured (DUT: Device Under Test) as a test signal, and the bit error rate (BER) is measured.

エラー付加装置2は、図1に示すように、設定手段11、遷移先変更手段12、第1の信号生成手段13、第2の信号生成手段14、マスク生成手段15、エラー挿入手段16、信号合成手段17を備えて概略構成され、指定したPAM4シンボルとなるようにエラー挿入を制御してPAM4信号を発生する。 As shown in FIG. 1, the error adding device 2 includes a setting means 11, a transition destination changing means 12, a first signal generating means 13, a second signal generating means 14, a mask generating means 15, an error inserting means 16, and a signal. The synthesis means 17 is roughly configured, and error insertion is controlled so as to have a designated PAM4 symbol to generate a PAM4 signal.

設定手段11は、シンボルエラーレート、シンボル遷移情報の設定を行う。この設定は、例えば、不図示の表示手段の設定画面上でユーザインタフェースを介して行うことができる。 The setting means 11 sets the symbol error rate and the symbol transition information. This setting can be performed, for example, via a user interface on a setting screen of a display means (not shown).

シンボル遷移情報は、エラー挿入を行う際のPAM4信号の4つのPAMシンボルの各シンボルごとの遷移先を示す情報である。例えば、物理層における信号劣化などの影響によるビットエラーを模擬する場合には、シンボル0(00)→シンボル1(01)、シンボル1(01)→シンボル2(10)、シンボル2(10)→シンボル1(01)、シンボル3(11)→シンボル2(10)のように、PAM4シンボルが1シンボルだけ遷移するようにシンボル遷移情報を設定する。 The symbol transition information is information indicating the transition destination for each symbol of the four PAM symbols of the PAM4 signal when an error is inserted. For example, when simulating a bit error due to the influence of signal deterioration in the physical layer, symbol 0 (00) → symbol 1 (01), symbol 1 (01) → symbol 2 (10), symbol 2 (10) → The symbol transition information is set so that the PAM4 symbol transitions by only one symbol, such as symbol 1 (01), symbol 3 (11) → symbol 2 (10).

なお、シンボルエラーレートやシンボル遷移情報は、不図示の記憶手段に予め記憶して保存しておき、設定手段11によりユーザインタフェースを介して適宜選択設定することもできる。また、シンボル遷移情報は、1シンボルのみの遷移に限定されず、任意に設定することもできる。 The symbol error rate and the symbol transition information can be stored in advance in a storage means (not shown) and can be appropriately selected and set by the setting means 11 via the user interface. Further, the symbol transition information is not limited to the transition of only one symbol, and can be set arbitrarily.

遷移先変更手段12は、PAM4信号の振幅方向の3つのアイパターン開口部(Upper Eye、Middle Eye、Lower Eye)それぞれで見たときのエラーの発生確率が1/3になるように、設定手段11にて設定されたシンボル遷移情報に対し、3クロックに1回の割合でPAM4信号の4つのPAM4シンボルの遷移先を変更したシンボル遷移情報をマスク生成手段15に出力する。 The transition destination changing means 12 is a setting means so that the error occurrence probability when viewed at each of the three eye pattern openings (Upper Eye, Middle Eye, Lower Eye) in the amplitude direction of the PAM4 signal is reduced to 1/3. With respect to the symbol transition information set in 11, the symbol transition information in which the transition destinations of the four PAM4 symbols of the PAM4 signal are changed at a rate of once every three clocks is output to the mask generation means 15.

具体的には、設定手段11にてシンボル遷移情報がシンボル0→シンボル1、シンボル1→シンボル2、シンボル2→シンボル1、シンボル3→シンボル2に設定されている場合、図2(a)に示すように、1クロック目と2クロック目はPAM4シンボルの遷移先を設定されたまま変更せず、3クロック目のみシンボル1の遷移先をシンボル1→シンボル0、シンボル2の遷移先をシンボル2→シンボル3に変更する。 Specifically, when the symbol transition information is set to symbol 0 → symbol 1, symbol 1 → symbol 2, symbol 2 → symbol 1, symbol 3 → symbol 2 in the setting means 11, FIG. 2A shows. As shown, the transition destination of the PAM4 symbol is not changed in the first clock and the second clock while the transition destination of the PAM4 symbol is set, and the transition destination of the symbol 1 is changed from symbol 1 to symbol 0 and the transition destination of the symbol 2 is changed to symbol 2 only in the third clock. → Change to symbol 3.

これにより、図2(b)に示すように、シンボル0→シンボル1の遷移確率が1/4、シンボル1→シンボル0の遷移確率が1/12、シンボル1→シンボル2の遷移確率とシンボル2→シンボル1の遷移確率とが1/6、シンボル2→シンボル3の遷移確率が1/12、シンボル3→シンボル2の遷移確率が1/4となる。そして、振幅方向の3つのアイパターン開口部(Upper Eye、Middle Eye、Lower Eye)それぞれで見たときのエラーの発生確率が1/3になり、振幅方向の3つのアイパターン開口部(Upper Eye、Middle Eye、Lower Eye)それぞれ均等の確率でエラーの付加が可能になる。 As a result, as shown in FIG. 2B, the transition probability of symbol 0 → symbol 1 is 1/4, the transition probability of symbol 1 → symbol 0 is 1/12, the transition probability of symbol 1 → symbol 2 and symbol 2 → The transition probability of symbol 1 is 1/6, the transition probability of symbol 2 → symbol 3 is 1/12, and the transition probability of symbol 3 → symbol 2 is 1/4. Then, the probability of occurrence of an error when viewed at each of the three eye pattern openings (Upper Eye, Middle Eye, Lower Eye) in the amplitude direction is reduced to 1/3, and the three eye pattern openings (Upper Eye) in the amplitude direction are reduced. , Middle Eye, Lower Eye) It is possible to add an error with equal probability.

なお、上述したシンボル1(01)→シンボル0(00)、シンボル2(10)→シンボル3(11)の変更は、1クロック目のみ、または2クロック目のみ行ってもよい。すなわち、3クロックに1回だけ書き換えられる。 The above-mentioned change of symbol 1 (01) → symbol 0 (00) and symbol 2 (10) → symbol 3 (11) may be performed only in the first clock or only in the second clock. That is, it is rewritten only once every three clocks.

第1の信号生成手段13は、第2の信号生成手段14が生成する最下位ビット列信号LSBと足し合わせてPAM4信号を生成するための最上位ビット列信号MSBを生成する。 The first signal generating means 13 generates the most significant bit string signal MSB for generating the PAM4 signal by adding the least significant bit string signal LSB generated by the second signal generating means 14.

第2の信号生成手段14は、第1の信号生成手段13が生成する最上位ビット列信号MSBと足し合わせてPAM4信号を生成するための最下位ビット列信号LSBを生成する。 The second signal generation means 14 adds the most significant bit string signal MSB generated by the first signal generation means 13 to generate the least significant bit string signal LSB for generating the PAM4 signal.

マスク生成手段15は、第1の信号生成手段13にて生成された最上位ビット列信号MSBと第2の信号生成手段14にて生成された最下位ビット列信号LSBの対応するビット同士を足し合わせてPAM4信号を生成する。 The mask generating means 15 adds the corresponding bits of the most significant bit string signal MSB generated by the first signal generating means 13 and the least significant bit string signal LSB generated by the second signal generating means 14 to each other. Generates a PAM4 signal.

また、マスク生成手段15は、エラー挿入を許可するビットとエラー挿入を禁止するビットとを異なるビット情報(0、1)で定義し、遷移先変更手段12から入力されるシンボル遷移情報に基づいて最上位ビット列信号MSBのマスクパターンと最下位ビット列信号LSBのマスクパターンとをビット情報(0、1)にてそれぞれ生成する。例えば、ビット情報として、エラー挿入を許可するビットを0、エラー挿入を禁止するビットを1と定義し、遷移先変更手段12から入力されるシンボル遷移情報に基づいて最上位ビット列信号MSBのマスクパターンと最下位ビット列信号LSBのマスクパターンを生成する。そして、マスク生成手段15は、最上位ビット列信号MSB、最下位ビット列信号LSB、最上位ビット列信号MSBおよび最下位ビット列信号LSBそれぞれのマスクパターンをエラー挿入手段16に出力する。 Further, the mask generating means 15 defines a bit that allows error insertion and a bit that prohibits error insertion with different bit information (0, 1), and is based on the symbol transition information input from the transition destination changing means 12. The mask pattern of the most significant bit string signal MSB and the mask pattern of the least significant bit string signal LSB are generated with bit information (0, 1), respectively. For example, as bit information, the bit that allows error insertion is defined as 0, and the bit that prohibits error insertion is defined as 1, and the mask pattern of the most significant bit string signal MSB is defined based on the symbol transition information input from the transition destination changing means 12. And the least significant bit string signal LSB mask pattern is generated. Then, the mask generating means 15 outputs the mask patterns of the most significant bit string signal MSB, the least significant bit string signal LSB, the most significant bit string signal MSB, and the least significant bit string signal LSB to the error inserting means 16.

エラー挿入手段16は、エラー挿入要求情報により指定される最上位ビット列信号MSBと最下位ビット列信号LSBそれぞれの各ビットに対応するマスクパターンのビット情報を確認し、マスクパターンのビット情報がエラー挿入を許可するときに、そのビットにエラーを挿入する。 The error inserting means 16 confirms the bit information of the mask pattern corresponding to each bit of the most significant bit string signal MSB and the least significant bit string signal LSB specified by the error insertion request information, and the bit information of the mask pattern inserts an error. Insert an error in that bit when allowing.

なお、エラー挿入要求情報は、設定手段11にて設定されるシンボルエラーレートに応じて決まるもので、入力から何番目のビットにエラー挿入するか、エラー挿入を要求するビットを指定する情報である。 The error insertion request information is determined according to the symbol error rate set by the setting means 11, and is information that specifies which bit from the input the error is inserted and the bit for which the error insertion is requested. ..

信号合成手段17は、エラー挿入手段16によるエラー挿入後の最上位ビット列信号MSBと最下位ビット列信号LSBとを足し合わせてPAM4信号を出力する。このPAM4信号は、被測定物Wの誤り率を測定する際、既知パターンのテスト信号として被測定物Wに入力される。 The signal synthesizing means 17 outputs the PAM4 signal by adding the most significant bit string signal MSB and the least significant bit string signal LSB after the error is inserted by the error inserting means 16. This PAM4 signal is input to the object W as a test signal of a known pattern when measuring the error rate of the object W to be measured.

誤り測定器3は、エラー付加装置2から既知パターンのテスト信号としてPAM4信号が被測定物Wに入力されると、このPAM4信号の入力に伴って被測定物Wから折り返される信号を受けて誤り率を測定する。 When the PAM4 signal is input to the object W as a test signal of a known pattern from the error addition device 2, the error measuring device 3 receives a signal returned from the object W to be measured in connection with the input of the PAM4 signal and makes an error. Measure the rate.

次に、上記のように構成される誤り率測定装置1のエラー付加装置2において、指定のPAM4シンボルとなるようにエラー挿入を制御してPAM信号を発生する方法について図3を参照しながら説明する。ここでは、入力から1番目と3番目のビットにエラーを挿入してPAM4信号を発生する場合を例にとって説明する。 Next, in the error addition device 2 of the error rate measuring device 1 configured as described above, a method of controlling error insertion so as to have a designated PAM4 symbol to generate a PAM signal will be described with reference to FIG. To do. Here, a case where an error is inserted into the first and third bits from the input to generate a PAM4 signal will be described as an example.

なお、マスクパターンを生成する際のビット情報は、エラー挿入を許可するビットを「0」、エラー挿入を禁止するビットを「1」と定義する。 The bit information when generating the mask pattern is defined as "0" for the bit that allows error insertion and "1" for the bit that prohibits error insertion.

まず、設定手段11にてシンボル遷移情報を設定する。例えば、シンボル0(00)→シンボル1(01)、シンボル1(01)→シンボル2(10)、シンボル2(10)→シンボル1(01)、シンボル3(11)→シンボル2(10)のように、1シンボルだけPAM4シンボルが遷移するようにシンボル遷移情報を設定する。 First, the setting means 11 sets the symbol transition information. For example, symbol 0 (00) → symbol 1 (01), symbol 1 (01) → symbol 2 (10), symbol 2 (10) → symbol 1 (01), symbol 3 (11) → symbol 2 (10). As described above, the symbol transition information is set so that the PAM4 symbol transitions by only one symbol.

また、設定手段11にてシンボルエラーレート(例えば1×10-5)を設定する。例えば、入力から1番目と3番目のビット(右から1番目と3番目のビット)がエラー挿入を要求するビットとして指定されるようにシンボルエラーレートを設定する。 Further, the setting means 11 sets the symbol error rate (for example, 1 × 10 -5 ). For example, the symbol error rate is set so that the first and third bits from the input (the first and third bits from the right) are specified as the bits requesting error insertion.

以上の設定を終え、PAM信号を発生する場合には、第1の信号生成手段12が最上位ビット列信号MSBを生成し、第2の信号生成手段13が最下位ビット列信号LSBを生成する(ST1)。 When the above settings are completed and a PAM signal is generated, the first signal generation means 12 generates the most significant bit string signal MSB, and the second signal generation means 13 generates the least significant bit string signal LSB (ST1). ).

図1の例では、第1の信号生成手段12が「00202202」を最上位ビット列信号MSBとして生成する。また、第2の信号生成手段13が「10111000」を最下位ビット列信号LSBとして生成する。 In the example of FIG. 1, the first signal generation means 12 generates "00202202" as the most significant bit string signal MSB. Further, the second signal generation means 13 generates "10111000" as the least significant bit string signal LSB.

次に、マスク生成手段14では、第1の信号生成手段12にて生成された最上位ビット列信号MSBと第2の信号生成手段13にて生成された最下位ビット列信号LSBにおいて、対応するビット同士を足し合わせてPAM4信号を生成する(ST2)。 Next, in the mask generating means 14, the corresponding bits of the most significant bit string signal MSB generated by the first signal generating means 12 and the least significant bit string signal LSB generated by the second signal generating means 13 are used. Are added together to generate a PAM4 signal (ST2).

図1の例では、最上位ビット列信号MSBが「00202202」、最下位ビット列信号LSBが「10111000」なので、図4(a)に示すように、「10313202」をPAM4信号として生成する。 In the example of FIG. 1, since the most significant bit string signal MSB is “00202202” and the least significant bit string signal LSB is “10111000”, “10313202” is generated as a PAM4 signal as shown in FIG. 4A.

そして、遷移先変更手段12は、設定手段11にて設定されたシンボル遷移情報に対し、3クロックに1回の割合でPAM4信号の4つのPAM4シンボルの遷移先を変更したシンボル遷移情報をマスク生成手段15に出力する。具体的には、図2(a)に示すように、1クロック目と2クロック目はPAM4シンボルの遷移先を変更せず、シンボル0→シンボル1、シンボル1→シンボル2、シンボル2→シンボル1、シンボル3→シンボル2をシンボル遷移情報としてマスク生成手段14に出力し、3クロック目のみシンボル1の遷移先をシンボル1→シンボル0、シンボル2の遷移先をシンボル2→シンボル3に変更したシンボル遷移情報をマスク生成手段14に出力する(ST3)。 Then, the transition destination changing means 12 masks the symbol transition information in which the transition destinations of the four PAM4 symbols of the PAM4 signal are changed at a rate of once every three clocks with respect to the symbol transition information set by the setting means 11. Output to means 15. Specifically, as shown in FIG. 2A, the transition destination of the PAM4 symbol is not changed in the first clock and the second clock, and symbol 0 → symbol 1, symbol 1 → symbol 2, symbol 2 → symbol 1 , Symbol 3 → symbol 2 is output to the mask generation means 14 as symbol transition information, and the transition destination of symbol 1 is changed from symbol 1 to symbol 0 and the transition destination of symbol 2 is changed from symbol 2 to symbol 3 only at the third clock. The transition information is output to the mask generation means 14 (ST3).

そして、マスク生成手段14は、遷移先変更手段12にて変更されたシンボル遷移情報に基づいて最上位ビット列信号MSBのマスクパターンと最下位ビット列信号LSBのマスクパターンとをそれぞれ生成する(ST4)。 Then, the mask generating means 14 generates a mask pattern of the most significant bit string signal MSB and a mask pattern of the least significant bit string signal LSB based on the symbol transition information changed by the transition destination changing means 12 (ST4).

例えば、図1において、PAM4信号「10313202」の入力から1番目のビット(右から1番目のビット)に着目すると、PAM4シンボルがシンボル2(10)である。そして、1クロック目に遷移先変更手段12から入力されるシンボル遷移情報がシンボル2(10)→シンボル1(01)なので、シンボル2(10)をシンボル1(01)に遷移させるには、最上位ビット列信号MSBと最下位ビット列信号LSBの1番目のビットにエラー挿入する必要がある。このため、最上位ビット列信号MSBのマスクパターンと最下位ビット列信号LSBのマスクパターンの1番目のビットは、両方ともエラー挿入を許可する情報「0」となる。 For example, in FIG. 1, focusing on the first bit (the first bit from the right) from the input of the PAM4 signal “10313202”, the PAM4 symbol is the symbol 2 (10). Then, since the symbol transition information input from the transition destination changing means 12 at the first clock is symbol 2 (10) → symbol 1 (01), it is the most significant to make the symbol 2 (10) transition to the symbol 1 (01). It is necessary to insert an error in the first bit of the upper bit string signal MSB and the least significant bit string signal LSB. Therefore, both the mask pattern of the most significant bit string signal MSB and the first bit of the mask pattern of the least significant bit string signal LSB are information "0" that allows error insertion.

また、図1において、PAM4信号「10313202」の入力から3番目のビット(右から3番目のビット)に着目すると、PAM4シンボルがシンボル2(10)である。そして、3クロック目に遷移先変更手段12から入力されるシンボル遷移情報がシンボル2(10)→シンボル3(11)なので、シンボル2(10)をシンボル3(11)に遷移させるには、最上位ビット列信号MSBの3番目のビットはエラー挿入せず、最下位ビット列信号LSBの3番目のビットにエラー挿入する必要がある。このため、最上位ビット列信号MSBのマスクパターンの3番目のビットは、エラー挿入を禁止する情報「1」となり、最下位ビット列信号LSBのマスクパターンの3番目のビットは、エラー挿入を許可する情報「0」となる。 Further, in FIG. 1, focusing on the third bit (third bit from the right) from the input of the PAM4 signal “10313202”, the PAM4 symbol is the symbol 2 (10). Then, since the symbol transition information input from the transition destination changing means 12 at the third clock is symbol 2 (10) → symbol 3 (11), it is the most significant to make the symbol 2 (10) transition to the symbol 3 (11). The third bit of the upper bit string signal MSB does not insert an error, and it is necessary to insert an error into the third bit of the least significant bit string signal LSB. Therefore, the third bit of the mask pattern of the most significant bit string signal MSB is the information "1" that prohibits error insertion, and the third bit of the mask pattern of the least significant bit string signal LSB is the information that allows error insertion. It becomes "0".

そして、図1の例では、遷移先変更手段12からのシンボル遷移情報に基づいて最上位ビット列信号MSBのマスクパターンが「01101110」、最下位ビット列信号LSBのマスクパターンが「00000000」として生成される。 Then, in the example of FIG. 1, the mask pattern of the most significant bit string signal MSB is generated as "01101110" and the mask pattern of the least significant bit string signal LSB is generated as "00000000000" based on the symbol transition information from the transition destination changing means 12. ..

次に、エラー挿入手段15では、エラー挿入要求情報により指定される最上位ビット列信号MSBと最下位ビット列信号LSBそれぞれの各ビットに対応するマスクパターンのビット情報を確認する。そして、マスクパターンのビット情報がエラー挿入を許可する情報であれば、そのビットにエラーを挿入する(ST5)。 Next, the error inserting means 15 confirms the bit information of the mask pattern corresponding to each bit of the most significant bit string signal MSB and the least significant bit string signal LSB specified by the error insertion request information. Then, if the bit information of the mask pattern is information that allows error insertion, an error is inserted into that bit (ST5).

図1の例では、エラー挿入要求情報により指定されるビットが1番目と3番目なので、最上位ビット列信号MSBと最下位ビット列信号それぞれのマスクパターンの1番目と3番目のビット情報を確認する。そして、最上位ビット列信号MSBについては、マスクパターンの1番目のビット情報がエラー挿入を許可する情報「0」であり、3番目のビット情報がエラー挿入を禁止する情報「1」なので、1番目のビットのみにエラーを挿入する。また、最下位ビット列信号LSBについては、マスクパターンの1番目と3番目のビット情報がエラー挿入を許可する情報「0」なので、1番目と3番目の両方のビットにエラーを挿入する。 In the example of FIG. 1, since the bits specified by the error insertion request information are the first and third, the first and third bit information of the mask patterns of the most significant bit string signal MSB and the lowest bit string signal are confirmed. As for the most significant bit string signal MSB, the first bit information of the mask pattern is the information "0" that permits error insertion, and the third bit information is the information "1" that prohibits error insertion. Insert an error only in the bits of. As for the least significant bit string signal LSB, since the first and third bit information of the mask pattern is the information "0" that allows error insertion, an error is inserted in both the first and third bits.

次に、信号合成手段16は、エラー挿入手段15にてエラー挿入されると、最上位ビット列信号MSBと最下位ビット列信号LSBの対応するビット同士を足し合わせてPAM4信号を出力する(ST6)。 Next, when an error is inserted by the error inserting means 15, the signal synthesizing means 16 adds the corresponding bits of the most significant bit string signal MSB and the least significant bit string signal LSB and outputs a PAM4 signal (ST6).

図1の例では、エラー挿入後の最上位ビット列信号MSBが「00202200」、最下位ビット列信号LSBが「10111101」なので、図4(b)に示すように、「10313301」をエラー挿入後のPAM4信号として出力する。 In the example of FIG. 1, the most significant bit string signal MSB after error insertion is "00202200" and the least significant bit string signal LSB is "10111101". Therefore, as shown in FIG. 4B, "10313301" is PAM4 after error insertion. Output as a signal.

このように、上述した動作では、図4(a),(b)に示すように、入力から1番目と3番目の同じシンボル2のビットにエラーを付加しているが、入力から1番目のビットのシンボル2はシンボル1に遷移しているのに対し、入力から3番目のビットのシンボル2はシンボル3に遷移しており、同じシンボルでも遷移先が異なっていることが確認できる。 As described above, in the above-described operation, as shown in FIGS. 4 (a) and 4 (b), an error is added to the first and third bits of the same symbol 2 from the input, but the first from the input. While symbol 2 of the bit has transitioned to symbol 1, symbol 2 of the third bit from the input has transitioned to symbol 3, and it can be confirmed that the transition destination is different even for the same symbol.

そして、上記のようにして信号発生装置2から発生するPAM4信号は、誤り率を測定する際の既知のテスト信号として被測定物Wに入力される。誤り測定器3は、PAM4信号が被測定物Wに入力されると、被測定物WへのPAM4信号の入力に伴って被測定物Wから折り返される信号を受けて誤り率を測定する。 Then, the PAM4 signal generated from the signal generator 2 as described above is input to the object W to be measured as a known test signal when measuring the error rate. When the PAM4 signal is input to the object W to be measured, the error measuring device 3 receives a signal returned from the object W to be measured with the input of the PAM4 signal to the object W to measure the error rate.

ところで、上述した実施の形態では、エラー挿入の許可と禁止を示すビット情報として、エラー挿入を許可するビットを「0」、エラー挿入を禁止するビットを「1」と定義してマスクパターンを生成しているが、定義を逆転させてもよい。すなわち、エラー挿入を許可するビットを「1」、エラー挿入を禁止するビットを「0」と定義してマスクパターンを生成することもできる。 By the way, in the above-described embodiment, a mask pattern is generated by defining a bit that allows error insertion as "0" and a bit that prohibits error insertion as "1" as bit information indicating the permission and prohibition of error insertion. However, the definition may be reversed. That is, a mask pattern can be generated by defining a bit that allows error insertion as "1" and a bit that prohibits error insertion as "0".

このように、本実施の形態によれば、ビットエラーをコントロールすることで任意のシンボルに遷移させることが可能であり、各シンボルの発生確率が一様に25%だとすると、Upper Eye/Middle Eye/Lower Eyeそれぞれで見たときのエラーの発生確率は一様に1/3となり、PAM4信号の振幅方向の3つのアイパターン開口部(Upper Eye、Middle Eye、Lower Eye)それぞれに均等の確率でエラーを付加することができる。その結果、PAM4信号において物理層でエラーが入ることを模擬することが可能になる。 As described above, according to the present embodiment, it is possible to transition to an arbitrary symbol by controlling the bit error, and assuming that the probability of occurrence of each symbol is uniformly 25%, Upper Eye / Middle Eye / The probability of error occurrence when viewed in each of the Lower Eyes is uniformly 1/3, and errors occur with equal probability in each of the three eye pattern openings (Upper Eye, Middle Eye, and Lower Eye) in the amplitude direction of the PAM4 signal. Can be added. As a result, it becomes possible to simulate an error in the physical layer in the PAM4 signal.

以上、本発明に係るPAM4シンボルエラー付加装置および方法と誤り率測定装置および方法の最良の形態について説明したが、この形態による記述および図面により本発明が限定されることはない。すなわち、この形態に基づいて当業者等によりなされる他の形態、実施例および運用技術などはすべて本発明の範疇に含まれることは勿論である。 The best mode of the PAM4 symbol error addition device and method and the error rate measuring device and method according to the present invention has been described above, but the present invention is not limited by the description and drawings in this form. That is, it goes without saying that all other forms, examples, operational techniques, and the like made by those skilled in the art based on this form are included in the scope of the present invention.

1 誤り率測定装置
2 エラー付加装置(PAM4シンボルエラー付加装置)
3 誤り測定器
11 設定手段
12 遷移先変更手段
13 第1の信号発生手段
14 第2の信号発生手段
15 マスク生成手段
16 エラー挿入手段
17 信号合成手段
W DUT(被測定物)
1 Error rate measuring device 2 Error adding device (PAM4 symbol error adding device)
3 Error measuring instrument 11 Setting means 12 Transition destination changing means 13 First signal generating means 14 Second signal generating means 15 Mask generating means 16 Error inserting means 17 Signal synthesizing means WDUT (object to be measured)

Claims (4)

PAM4信号のシンボルにエラーを付加するPAM4シンボルエラー付加装置(2)であって、
最上位ビット列信号を生成する第1の信号生成手段(13)と、
前記最上位ビット列信号と足し合わせて前記PAM信号を発生するための最下位ビット列信号を生成する第2の信号生成手段(14)と、
エラー挿入を許可するビットとエラー挿入を禁止するビットとを異なるビット情報で定義し、前記PAM4信号の4つのPAM4シンボルの遷移先を示すシンボル遷移情報を設定する設定手段(11)と、
前記PAM4信号の振幅方向の3つのアイパターン開口部それぞれで見たときのエラーの発生確率が1/3になるように、前記設定手段にて設定されたシンボル遷移情報に対し、3クロックに1回の割合で前記PAM4信号の4つのPAM4シンボルの遷移先を変更したシンボル遷移情報を出力する遷移先変更手段(12)と、
前記遷移先変更手段からのシンボル遷移情報に基づいて前記最上位ビット列信号と前記最下位ビット列信号それぞれのマスクパターンを生成するマスク生成手段(15)と、
シンボルエラーレートに応じて指定される前記最上位ビット列信号と前記最下位ビット列信号それぞれの各ビットに対応する前記マスクパターンのビット情報に基づいてエラーを挿入するエラー挿入手段(16)とを備えたことを特徴とするPAM4シンボルエラー付加装置。
A PAM4 symbol error addition device (2) that adds an error to a PAM4 signal symbol.
The first signal generation means (13) for generating the highest-order bit string signal, and
A second signal generation means (14) for generating the lowest bit string signal for generating the PAM signal by adding the highest bit string signal to the signal.
A setting means (11) that defines a bit that allows error insertion and a bit that prohibits error insertion with different bit information, and sets symbol transition information indicating the transition destination of the four PAM4 symbols of the PAM4 signal.
1 in 3 clocks with respect to the symbol transition information set by the setting means so that the error occurrence probability when viewed at each of the three eye pattern openings in the amplitude direction of the PAM4 signal is 1/3. A transition destination changing means (12) that outputs symbol transition information in which the transition destinations of the four PAM4 symbols of the PAM4 signal are changed at a rate of one time, and
A mask generating means (15) that generates a mask pattern for each of the highest-order bit string signal and the lowest-order bit string signal based on the symbol transition information from the transition destination changing means.
An error inserting means (16) for inserting an error based on the bit information of the mask pattern corresponding to each bit of the most significant bit string signal and the least significant bit string signal specified according to the symbol error rate is provided. A PAM4 symbol error addition device characterized by this.
PAM4信号のシンボルにエラーを付加するPAM4シンボルエラー付加方法であって、
最上位ビット列信号を生成するステップと、
前記最上位ビット列信号と足し合わせて前記PAM信号を発生するための最下位ビット列信号を生成するステップと、
エラー挿入を許可するビットとエラー挿入を禁止するビットとを異なるビット情報で定義し、前記PAM4信号の4つのPAM4シンボルの遷移先を示すシンボル遷移情報を設定するステップと、
前記PAM4信号の振幅方向の3つのアイパターン開口部それぞれで見たときのエラーの発生確率が1/3になるように、前記設定されたシンボル遷移情報に対し、3クロックに1回の割合で前記PAM4信号の4つのPAM4シンボルの遷移先を変更したシンボル遷移情報を出力するステップと、
前記PAM4シンボルの遷移先が変更されたシンボル遷移情報に基づいて前記最上位ビット列信号と前記最下位ビット列信号それぞれのマスクパターンを生成するステップと、
シンボルエラーレートに応じて指定される前記最上位ビット列信号と前記最下位ビット列信号それぞれの各ビットに対応する前記マスクパターンのビット情報に基づいてエラーを挿入するステップとを含むことを特徴とするPAM4シンボルエラー付加方法。
This is a PAM4 symbol error addition method that adds an error to the PAM4 signal symbol.
Steps to generate the highest bit string signal,
A step of generating the lowest bit string signal for generating the PAM signal by adding it to the highest bit string signal, and
A step of defining a bit that allows error insertion and a bit that prohibits error insertion with different bit information, and setting symbol transition information indicating the transition destination of the four PAM4 symbols of the PAM4 signal.
The rate of occurrence of an error when viewed at each of the three eye pattern openings in the amplitude direction of the PAM4 signal is 1/3, so that the symbol transition information set is once every three clocks. A step of outputting symbol transition information in which the transition destinations of the four PAM4 symbols of the PAM4 signal are changed, and
A step of generating a mask pattern for each of the highest-order bit string signal and the lowest-order bit string signal based on the symbol transition information in which the transition destination of the PAM4 symbol is changed, and
PAM4 includes a step of inserting an error based on the bit information of the mask pattern corresponding to each bit of the most significant bit string signal and the least significant bit string signal specified according to the symbol error rate. How to add a symbol error.
請求項1のPAM4シンボルエラー付加装置(2)と、
被測定物(W)への前記PAM4シンボルエラー付加装置が発生するPAM4信号の入力に伴う前記被測定物からの信号を受けて誤り率を測定する誤り測定器(3)とを備えたことを特徴とする誤り率測定装置。
The PAM4 symbol error addition device (2) of claim 1 and
It is provided with an error measuring device (3) for measuring an error rate by receiving a signal from the measured object when the PAM4 signal generated by the PAM4 symbol error adding device is input to the measured object (W). A featured error rate measuring device.
請求項2のPAM4シンボルエラー付加方法にて発生したPAM4信号と被測定物(W)に入力するステップと、
前記被測定物への前記PAM4信号の入力に伴う前記被測定物からの信号を受けて誤り率を測定するステップとを含むことを特徴とする誤り率測定方法。
A step of inputting the PAM4 signal generated by the PAM4 symbol error addition method of claim 2 and the object to be measured (W), and
A method for measuring an error rate, which comprises a step of receiving a signal from the object to be measured and measuring an error rate accompanying the input of the PAM4 signal to the object to be measured.
JP2018242823A 2018-12-26 2018-12-26 PAM4 symbol error addition device and method and error rate measurement device and method Active JP6776320B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018242823A JP6776320B2 (en) 2018-12-26 2018-12-26 PAM4 symbol error addition device and method and error rate measurement device and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018242823A JP6776320B2 (en) 2018-12-26 2018-12-26 PAM4 symbol error addition device and method and error rate measurement device and method

Publications (2)

Publication Number Publication Date
JP2020107953A JP2020107953A (en) 2020-07-09
JP6776320B2 true JP6776320B2 (en) 2020-10-28

Family

ID=71450962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018242823A Active JP6776320B2 (en) 2018-12-26 2018-12-26 PAM4 symbol error addition device and method and error rate measurement device and method

Country Status (1)

Country Link
JP (1) JP6776320B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6235631B2 (en) * 2016-02-08 2017-11-22 アンリツ株式会社 Eye diagram display device and eye diagram display method
JP6250737B2 (en) * 2016-06-06 2017-12-20 アンリツ株式会社 Error rate measuring apparatus and error rate measuring method
JP6227733B1 (en) * 2016-08-26 2017-11-08 アンリツ株式会社 Nonlinear PAM4 signal generation apparatus and nonlinear PAM4 signal generation method
JP6776298B2 (en) * 2018-05-25 2020-10-28 アンリツ株式会社 Signal generator and signal generation method and error rate measuring device and error rate measuring method

Also Published As

Publication number Publication date
JP2020107953A (en) 2020-07-09

Similar Documents

Publication Publication Date Title
JP6776298B2 (en) Signal generator and signal generation method and error rate measuring device and error rate measuring method
CN102783028B (en) Bit sequence generation device and bit column generation method
US20070204204A1 (en) Concurrent code checker and hardware efficient high-speed I/O having built-in self-test and debug features
US20090112551A1 (en) Matrix modeling of parallel data structures to facilitate data encoding and/or jittery signal generation
JP2010522331A (en) Integrated circuit with receiver jitter tolerance ("JTOL") measurement
TW201112257A (en) Computer memory test structure
JP2022042838A (en) Error rate measuring device and error rate measuring method
JP5160747B2 (en) Useful test pattern apparatus and method
TW200845773A (en) Dithering system and method for use in image processing
JP5174357B2 (en) Concurrent code checker and hardware efficient high speed I/O with built-in self-test and debug capabilities - Patents.com
JP6776320B2 (en) PAM4 symbol error addition device and method and error rate measurement device and method
JP6818064B2 (en) Error rate measuring device and error rate measuring method
CN109656514B (en) Random number generation system and random number generation method thereof
JP7185652B2 (en) Clock recovery device, error rate measurement device, clock recovery method, and error rate measurement method
CN105190337B (en) Self-testing integrated circuit
JP6821719B2 (en) Burst error addition device, test signal generator using it, and burst error addition method
JP6660436B1 (en) Pattern generating device, pattern generating method, error rate measuring device, and error rate measuring method
JP4881404B2 (en) Circuit description generation device and function verification method
JP5397254B2 (en) Pseudorandom signal generator, communication system, and image forming system
US20040187064A1 (en) Data generating method for forming desired CRC code
JP2002261624A (en) Round redundant inspection operation method and round redundant inspection operation circuit
JP2021100242A (en) Signal generation device and signal generation method
CN101257418B (en) Method and apparatus for generating error code and system for realizing error code insertion
CN116106654B (en) Electronic system test methods
JP6867359B2 (en) Error rate measuring device and error rate measuring method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201007

R150 Certificate of patent or registration of utility model

Ref document number: 6776320

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250