Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6788203B2 - Information processing system and relay device - Google Patents
[go: Go Back, main page]

JP6788203B2 - Information processing system and relay device - Google Patents

Information processing system and relay device Download PDF

Info

Publication number
JP6788203B2
JP6788203B2 JP2019007975A JP2019007975A JP6788203B2 JP 6788203 B2 JP6788203 B2 JP 6788203B2 JP 2019007975 A JP2019007975 A JP 2019007975A JP 2019007975 A JP2019007975 A JP 2019007975A JP 6788203 B2 JP6788203 B2 JP 6788203B2
Authority
JP
Japan
Prior art keywords
information processing
power supply
processing devices
power
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019007975A
Other languages
Japanese (ja)
Other versions
JP2020119098A (en
Inventor
智弘 石田
智弘 石田
木村 真敏
真敏 木村
彰 竹内
彰 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Client Computing Ltd
Original Assignee
Fujitsu Client Computing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Client Computing Ltd filed Critical Fujitsu Client Computing Ltd
Priority to JP2019007975A priority Critical patent/JP6788203B2/en
Publication of JP2020119098A publication Critical patent/JP2020119098A/en
Application granted granted Critical
Publication of JP6788203B2 publication Critical patent/JP6788203B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Sources (AREA)
  • Multi Processors (AREA)
  • Microcomputers (AREA)

Description

本発明は、情報処理システム及び中継装置に関する。 The present invention relates to an information processing system and a relay device.

複数の計算機(演算装置)を用いて並列計算を行なう手法が知られており、例えば、イーサネット(登録商標)回線を用いて計算機間でデータのやりとりを行う情報処理システムが提案されている。 A method of performing parallel calculation using a plurality of computers (arithmetic units) is known. For example, an information processing system for exchanging data between computers using an Ethernet (registered trademark) line has been proposed.

このような構成において、複数の計算機に異なるシステム(例えば、OS)を搭載した場合においては、情報処理システムとしてシャットダウンを行う手法として、ホストとして機能する計算機がシャットダウン処理を管理したり、計算機間で通信を行って電力供給を停止したりして、シャットダウン処理に移行する構成を採っていた。 In such a configuration, when different systems (for example, OS) are installed in a plurality of computers, the computer functioning as a host manages the shutdown process or among the computers as a method of shutting down as an information processing system. The system was configured to shift to shutdown processing by communicating and stopping the power supply.

特開2005−275818号公報Japanese Unexamined Patent Publication No. 2005-275818 特開2004−086330号公報Japanese Unexamined Patent Publication No. 2004-0863330

しかしながら、ホストとして機能する計算機がシャットダウン処理を管理したり、計算機間で通信を行うシャットダウン処理を行う構成は、ホストとして機能する計算機が存在しない情報処理システムにおいては、適用できないこととなっていた。
また、計算機間で通信を行って電力供給を停止する構成は、データ転送期間中にシャットダウン処理が入ってしまうと、データの正常性を担保できなくなることがあった。
However, a configuration in which a computer functioning as a host manages the shutdown process or performs a shutdown process in which communication between computers is performed cannot be applied to an information processing system in which a computer functioning as a host does not exist.
In addition, in a configuration in which communication is performed between computers to stop the power supply, if a shutdown process is performed during the data transfer period, the normality of the data may not be guaranteed.

そこで、本発明は、ホストとなる計算機が存在しない場合でも、データの正常性を確保しつつ、確実にシャットダウン処理を行うことが可能な情報処理システム及び中継装置を提供することを目的としている。 Therefore, an object of the present invention is to provide an information processing system and a relay device capable of reliably performing shutdown processing while ensuring the normality of data even when a host computer does not exist.

上記課題を解決するため、本発明の第1態様にかかる情報処理システムは、それぞれがプロセッサを備えた複数の情報処理装置と、拡張バスに設けられた複数のスロットを介して前記複数の情報処理装置を接続可能で、前記複数の情報処理装置の間の通信を中継する中継装置と、前記複数の情報処理装置及び前記中継装置に対し、それぞれ対応するスイッチング素子を介して電源を供給する電源ユニットと、を備え、前記中継装置は、シャットダウンの指示がなされた場合に、未通信状態にある情報処理装置が接続されているスロットの通信を遮断するブリッジコントローラと、全ての前記情報処理装置の前記スロットが遮断状態になったことが検出された後に、前記スイッチング素子を制御して前記ブリッジコントローラ及び前記複数の情報処理装置への電源供給を遮断する制御を行う電源制御コントローラと、を有する。 In order to solve the above problems, the information processing system according to the first aspect of the present invention has a plurality of information processing devices, each of which is provided with a processor, and a plurality of slots provided in the expansion bus. A relay device that can be connected to the device and relays communication between the plurality of information processing devices, and a power supply unit that supplies power to the plurality of information processing devices and the relay device via corresponding switching elements. The relay device includes a bridge controller that cuts off communication in a slot to which an information processing device in an uncommunicated state is connected when a shutdown instruction is given, and the information processing device of all the information processing devices. It has a power supply control controller that controls the switching element to cut off the power supply to the bridge controller and the plurality of information processing devices after it is detected that the slot has been cut off.

上記構成において、前記電源制御コントローラは、前記ブリッジコントローラへの電源供給を遮断する制御に先立って、前記複数の情報処理装置への電源供給を遮断する制御を行うようにしてもよい。 In the above configuration, the power supply control controller may perform control to cut off the power supply to the plurality of information processing devices prior to the control to cut off the power supply to the bridge controller.

また、前記中継装置は、電源の供給/遮断の指示操作を行う電源ボタンを備え、前記電源制御コントローラは、前記電源ボタンにより前記電源の遮断が指示された場合に、前記ブリッジコントローラに前記シャットダウンの指示を行うようにしてもよい。
また、ブリッジコントローラは、シャットダウンの指示がなされた場合に、複数の情報処理装置のそれぞれについて通信状態フラグを確認して未通信状態にあるか否かを判定し、未通信状態と判定した情報処理装置が接続されている前記スロットを順次遮断するようにしてもよい。
Further, the relay device includes a power button for instructing power supply / cutoff, and the power supply control controller shuts down the bridge controller when the power supply button gives an instruction to shut down the power supply. You may try to give instructions.
Further, when the shutdown instruction is given, the bridge controller confirms the communication status flags of each of the plurality of information processing devices to determine whether or not they are in the non-communication state, and the information processing determined to be in the non-communication state. The slots to which the devices are connected may be sequentially shut down.

また、前記ブリッジコントローラは、全ての前記情報処理装置の前記スロットが遮断状態になった場合に、その旨を前記電源制御コントローラに通知し、前記電源制御コントローラは、全ての前記情報処理装置の前記スロットが遮断状態になった旨の通知がなされた場合に前記複数の情報処理装置にシャットダウンの指示を行うようにしてもよい。 Further, when the slots of all the information processing devices are shut off, the bridge controller notifies the power supply control controller to that effect, and the power supply control controller is the said of all the information processing devices. When the notification that the slot is in the shutoff state is given, the information processing apparatus may be instructed to shut down.

また、本発明の第2態様にかかる中継装置は、拡張バス及び前記拡張バスに設けられた複数のスロットを介して複数の情報処理装置を接続可能で、前記複数の情報処理装置の間の通信を中継する中継装置であって、シャットダウンの指示がなされた場合に、未通信状態にある情報処理装置が接続されている前記スロットの通信を遮断するブリッジコントローラと、前記複数の情報処理装置及び前記中継装置に対し、それぞれ対応するスイッチング素子を介して電源を供給する電源ユニットを制御する電源制御コントローラであって、全ての前記情報処理装置の前記スロットが遮断状態になったことが検出された後に前記スイッチング素子を制御して、前記ブリッジコントローラ及び前記複数の情報処理装置への電源供給を遮断する制御を行う電源制御コントローラと、を備える。 Further, the relay device according to the second aspect of the present invention can connect a plurality of information processing devices via an expansion bus and a plurality of slots provided in the expansion bus, and communication between the plurality of information processing devices. A bridge controller that cuts off communication in the slot to which an information processing device in an uncommunicated state is connected when a shutdown instruction is given, the plurality of information processing devices, and the above. It is a power supply control controller that controls a power supply unit that supplies power to the relay device via the corresponding switching elements, and after it is detected that the slots of all the information processing devices have been cut off. It includes a power supply control controller that controls the switching element to cut off power supply to the bridge controller and the plurality of information processing devices.

本発明の上記態様によれば、ブリッジコントローラは、シャットダウンの指示がなされた場合に、未通信状態にある情報処理装置が接続されているスロットの通信を遮断し、電源制御コントローラは、全ての情報処理装置のスロットが遮断状態になったことが検出された後に、ブリッジコントローラ及び複数の情報処理装置への電源供給を遮断するので、ホストとして機能する情報処理装置が存在しない場合でも確実にシャットダウン処理を実行することができる。 According to the above aspect of the present invention, when the shutdown instruction is given, the bridge controller cuts off the communication of the slot to which the information processing device in the uncommunicated state is connected, and the power control controller receives all the information. After it is detected that the slot of the processing device has been cut off, the power supply to the bridge controller and multiple information processing devices is cut off, so even if there is no information processing device that functions as a host, the shutdown process is ensured. Can be executed.

図1は、実施形態の情報処理システムにおける主として電源系統の接続構成を示す概要構成ブロック図である。FIG. 1 is a schematic block diagram showing a connection configuration of a power supply system mainly in the information processing system of the embodiment. 図2は、プラットホームのソフトウェア構成例の説明図である。FIG. 2 is an explanatory diagram of a software configuration example of the platform. 図3は、実施形態の情報処理システムの物理的な接続状態の説明図である。FIG. 3 is an explanatory diagram of a physical connection state of the information processing system of the embodiment. 図4は、実施形態の情報処理システムのシャットダウン処理時の処理シーケンスフローチャートの一例を説明する図である。FIG. 4 is a diagram illustrating an example of a processing sequence flowchart at the time of shutdown processing of the information processing system of the embodiment.

以下、図面を参照して本中継装置および情報処理システムに係る実施の形態を説明する。ただし、以下に示す実施形態はあくまでも例示に過ぎず、実施形態で明示しない種々の変形例や技術の適用を排除する意図はない。すなわち、本実施形態を、その趣旨を逸脱しない範囲で種々変形して実施することができる。また、各図は、図中に示す構成要素のみを備えるという趣旨ではなく、他の機能等を含むことができる。 Hereinafter, embodiments relating to the relay device and the information processing system will be described with reference to the drawings. However, the embodiments shown below are merely examples, and there is no intention of excluding the application of various modifications and techniques not specified in the embodiments. That is, the present embodiment can be variously modified and implemented without departing from the spirit of the present embodiment. In addition, each figure does not mean that it includes only the components shown in the figure, but may include other functions and the like.

図1は、実施形態の情報処理システムにおける主として電源系統の接続構成を示す概要構成ブロック図である。
以下の説明においては、拡張バスの一例としてPCIe(PCI Express)[登録商標]を用いる場合について説明する。
FIG. 1 is a schematic block diagram showing a connection configuration of a power supply system mainly in the information processing system of the embodiment.
In the following description, a case where PCIe (PCI Express) [registered trademark] is used as an example of an expansion bus will be described.

情報処理システム10は、大別すると、ブリッジボード11と、複数のプラットホーム12−1〜12−7を備えている。
ブリッジボード11は、大別すると、電源ユニット21と、DC−DCコンバータ22と、PCIeブリッジコントローラ23と、電源制御マイコン24と、スイッチングIC25−1〜25−7と、電源スイッチ26と、を備えている。
The information processing system 10 is roughly classified into a bridge board 11 and a plurality of platforms 12-1 to 12-7.
The bridge board 11 is roughly classified into a power supply unit 21, a DC-DC converter 22, a PCIe bridge controller 23, a power supply control microcomputer 24, switching ICs 25-1 to 25-7, and a power supply switch 26. ing.

電源ユニット21は、商用電源から供給された交流電力を所定の電圧(例えば、12V)を有する直流電力に変換して各部に供給する。
DC−DCコンバータ22は、電源ユニット21から供給された電力を電源制御マイコン24の電源電圧(例えば、3V)に変換して、供給する。
The power supply unit 21 converts the AC power supplied from the commercial power source into DC power having a predetermined voltage (for example, 12 V) and supplies the AC power to each unit.
The DC-DC converter 22 converts the power supplied from the power supply unit 21 into the power supply voltage (for example, 3V) of the power supply control microcomputer 24 and supplies the power.

PCIeブリッジコントローラ23は、プラットホーム12−1〜12−7間における通信の制御を行う。
電源制御マイコン24は、電源スイッチ26の操作を受けて、スイッチングIC25−1〜25−7を介してPCIeブリッジコントローラ23及びプラットホーム12−1〜12−7に対する電力供給制御を行う。
The PCIe bridge controller 23 controls communication between platforms 12-1 to 12-7.
The power control microcomputer 24 receives the operation of the power switch 26 and controls the power supply to the PCIe bridge controller 23 and the platforms 12-1 to 12-7 via the switching ICs 25-1 to 25-7.

スイッチングIC25−1〜スイッチングIC25−7は、電源制御マイコンの制御下に置かれるとともに、スイッチングIC25−1は接続されているPCIeブリッジコントローラ23への電源供給/遮断を行い、スイッチングIC25−1〜25−7は、自己が接続されているプラットホーム12−1〜12−7のそれぞれに対し電源供給/遮断を行う。 The switching ICs 25-1 to 25-7 are placed under the control of the power supply control microcomputer, and the switching IC25-1 supplies / shuts off the power supply to the connected PCIe bridge controller 23, so that the switching ICs 25-1 to 25-1 to 25 -7 supplies / shuts off power to each of the platforms 12-1 to 12-7 to which the self is connected.

プラットホーム12−1〜12−7は、それぞれMPU(Micro Processing Unit)と、ROM(Read Only Memory)、RAM(Random Access Memory)等のメモリと、各種入出力インタフェース(I/Oインタフェース)と、を備えたボード型のコンピュータ(情報処理装置)として構成されている。 The platforms 12-1 to 12-7 have MPU (Micro Processing Unit), memory such as ROM (Read Only Memory) and RAM (Random Access Memory), and various input / output interfaces (I / O interfaces), respectively. It is configured as a board-type computer (information processing device) equipped with it.

プラットホーム12−1〜12−7は、OSとして、例えば、Linux(登録商標)が搭載されており、独立して、あるいは、他のプラットホームと共働して処理を行い、必要に応じてあるいは事前の設定により処理結果を次段の処理を行うプラットホームに送信する。
なお、搭載されるOSは、必ずしも統一される必要は無く、同一のOSであってもバージョンが異なっていても構わない。
Platforms 12-1 to 12-7 are equipped with, for example, Linux (registered trademark) as an OS, and process independently or in cooperation with other platforms as necessary or in advance. The processing result is sent to the platform that performs the next processing according to the setting of.
The installed OS does not necessarily have to be unified, and the same OS or different versions may be used.

図2は、プラットホームのソフトウェア構成例の説明図である。
プラットホーム12−1〜プラットホーム12−7に備えられるMPUは、互いに違うベンダによって提供されるものであってもよい。
ここで、プラットホーム12−1〜プラットホーム12−7の構成は同様であるので、プラットホーム12−n(n=1〜7)として説明する。
FIG. 2 is an explanatory diagram of a software configuration example of the platform.
The MPUs provided on platforms 12-1 to platforms 12-7 may be provided by different vendors.
Here, since the configurations of platforms 12-1 to 12-7 are the same, they will be described as platforms 12-n (n = 1-7).

プラットホーム12−nは、アプリケーション30−nの制御下で各種処理を行う。
プラットホーム12−nには、ブートローダ(Boot loader)36−nが組み込まれており、ブートローダ36−nによりOS33−n(例えば、Linux)を検出し、起動する。
Platform 12-n performs various processes under the control of application 30-n.
A boot loader (Boot loader) 36-n is incorporated in the platform 12-n, and the boot loader 36-n detects OS33-n (for example, Linux) and starts it.

これによりOS33−nは、PCIeブリッジコントローラ23を制御するためのブリッジドライバ32を含む各種ドライバ31を読み込んで、ブリッジドライバ32及びPCプラットホーム37−nを介して電気的にPCIeブリッジコントローラ23にアクセスして他のプラットホームとの通信を行い、実際の処理を行う。 As a result, the OS 33-n reads various drivers 31 including a bridge driver 32 for controlling the PCIe bridge controller 23, and electrically accesses the PCIe bridge controller 23 via the bridge driver 32 and the PC platform 37-n. Communicates with other platforms and performs actual processing.

また、上記構成において、プラットホーム12−1〜12−7は、それぞれ他のドライバ構成に影響を与えないように独立動作可能に構成されている。 Further, in the above configuration, the platforms 12-1 to 12-7 are configured to be independently operable so as not to affect other driver configurations.

図3は、実施形態の情報処理システムの物理的な接続状態の説明図である。
図3に示すように、PCIeブリッジコントローラ23を有するブリッジボード11上には、複数の拡張スロットSL1〜SL7が設けられている。
そして、拡張スロットSLlにはプラットホーム12−1を構成している基板が挿されてブリッジボード11と電気的な接続が可能とされている。
同様に拡張スロットSL2〜SL7には、それぞれプラットホーム12−2〜12−7を構成している基板がそれぞれ挿されてブリッジボード11と電気的な接続が可能とされている。
FIG. 3 is an explanatory diagram of a physical connection state of the information processing system of the embodiment.
As shown in FIG. 3, a plurality of expansion slots SL1 to SL7 are provided on the bridge board 11 having the PCIe bridge controller 23.
Then, a substrate constituting the platform 12-1 is inserted into the expansion slot SLl to enable electrical connection with the bridge board 11.
Similarly, the substrates constituting the platforms 12-2 to 12-7 are inserted into the expansion slots SL2 to SL7, respectively, so that they can be electrically connected to the bridge board 11.

[1]実施形態の動作
次に実施形態の動作を説明する。
図4は、実施形態の情報処理システムのシャットダウン処理時の処理シーケンスフローチャートの一例を説明する図である。
[1] Operation of the embodiment Next, the operation of the embodiment will be described.
FIG. 4 is a diagram illustrating an example of a processing sequence flowchart at the time of shutdown processing of the information processing system of the embodiment.

初期状態において、電源ユニット21、電源制御マイコン24、PCIeブリッジコントローラ(図中、ブリッジコントローラと表記)23及びプラットホーム12−1〜12−7は、稼働状態(Working状態[S0状態])にあるものとする(ステップS11)。 In the initial state, the power supply unit 21, the power supply control microcomputer 24, the PCIe bridge controller (denoted as the bridge controller in the figure) 23, and the platforms 12-1 to 12-7 are in the operating state (Working state [S0 state]). (Step S11).

電源制御マイコン24は、電源スイッチ26が図示しない電源ランプの点灯状態において電源スイッチを所定時間(例えば、1秒)以上押し続けた場合、あるいは、ハードウェア異常を検出した場合には、電源ボタンイベントを実行し(ステップS12)、電源状態を確認する(ステップS13)。 When the power switch 26 keeps pressing the power switch for a predetermined time (for example, 1 second) or more while the power lamp is lit (not shown), or when a hardware abnormality is detected, the power control microcomputer 24 causes a power button event. Is executed (step S12), and the power state is confirmed (step S13).

続いて、電源LEDを点滅状態に移行させる(ステップS14)。
次にプラットホーム12−1〜プラットホーム12−7のシャットダウンを実行させるための電源ボタンイベントを発行し、PCIeブリッジコントローラ23に送信する(ステップS15)。
Subsequently, the power LED is shifted to the blinking state (step S14).
Next, a power button event for executing the shutdown of platforms 12-1 to 12-7 is issued and transmitted to the PCIe bridge controller 23 (step S15).

これにより、PCIeブリッジコントローラ23は、通信監視状態に移行し、各プラットホーム12−1〜12−7の通信状態フラグを確認する(ステップS16)。
ここで、通信状態フラグとは、各プラットホーム12−1〜12−7が他のプラットホームと通信を行っている状態か否かを表すフラグで有る。通信状態フラグは、例えば、データ転送を行っている(通信を行っている)とセットされ、データ転送が完了する(通信を行っていない)とリセットされる。
As a result, the PCIe bridge controller 23 shifts to the communication monitoring state and confirms the communication state flags of each platform 12-1 to 12-7 (step S16).
Here, the communication status flag is a flag indicating whether or not each platform 12-1 to 12-7 is in a state of communicating with another platform. The communication status flag is set, for example, when data transfer is being performed (communication is being performed), and is reset when data transfer is completed (communication is not being performed).

ところで、データの転送開始は、各プラットホーム12−1〜12−7からPCIeブリッジコントローラ23を介して通信がなされるので、PCIeブリッジコントローラ23は把握できるが、データの転送が終了したか否かは、単純には把握できない。 By the way, since the data transfer start is communicated from each platform 12-1 to 12-7 via the PCIe bridge controller 23, the PCIe bridge controller 23 can grasp, but whether or not the data transfer is completed is determined. , I can't simply grasp.

そこで、各プラットホーム12−1〜12−7は、データ転送が完了するとデータ転送完了を発行することとしている(ステップS19)。 Therefore, each platform 12-1 to 12-7 issues a data transfer completion when the data transfer is completed (step S19).

一方、PCIeブリッジコントローラ23は、通信状態フラグを確信して未通信のプラットホームが存在する場合には、当該プラットホームが接続されているスロット(例えば、プラットホーム12−4であればスロットSL4)を遮断状態にし(ステップS17)、全てのプラットホーム12−1〜12−7に対応する全てのスロットSL1〜SL7が遮断状態となったか否かを判断する(ステップS18)。 On the other hand, when the PCIe bridge controller 23 is certain of the communication status flag and there is an uncommunicated platform, the PCIe bridge controller 23 shuts off the slot to which the platform is connected (for example, slot SL4 in the case of platform 12-4). (Step S17), and it is determined whether or not all the slots SL1 to SL7 corresponding to all the platforms 12-1 to 12-7 are in the blocked state (step S18).

ステップS18の判断において、未だ全てのプラットホーム12−1〜12−7に対応する全てのスロットSL1〜SL7が遮断状態となっていない場合には(ステップS18;No)、処理を再びステップS16に移行して、データ転送を行っているプラットホームからのデータ転送完了発行を待つこととなる。 In the determination of step S18, if all the slots SL1 to SL7 corresponding to all the platforms 12-1 to 12-7 are not in the blocked state (step S18; No), the process proceeds to step S16 again. Then, it will wait for the data transfer completion issuance from the platform that is performing the data transfer.

またステップS18の判断において、全てのプラットホーム12−1〜12−7に対応する全てのスロットSL1〜SL7が遮断状態となった場合には(ステップS18;Yes)、PCIeブリッジコントローラ23は電源制御マイコン24に対し、全スロットの遮断が完了した旨を表す全スロット遮断通知を送信する(ステップS20)。 Further, in the determination of step S18, when all the slots SL1 to SL7 corresponding to all the platforms 12-1 to 12-7 are in the cutoff state (step S18; Yes), the PCIe bridge controller 23 is the power supply control microcomputer. A notification of blocking all slots indicating that blocking of all slots has been completed is transmitted to 24 (step S20).

全スロット遮断通知を受信した電源制御マイコン24は、全てのプラットホーム12−1〜12−7に対し、電源オフをコマンドとして発行し、シャットダウンの開始を指示する(ステップS21)。 Upon receiving the all-slot cutoff notification, the power control microcomputer 24 issues a power-off command to all platforms 12-1 to 12-7 to instruct the start of shutdown (step S21).

一方、電源オフのコマンドを受信したプラットホーム12−1〜12−7は、電源ボタンイベントとしての電源オフのコマンドを受信すると(ステップS22)、シャットダウンを実行する(ステップS23)。 On the other hand, the platforms 12-1 to 12-7 that have received the power-off command execute shutdown (step S23) when they receive the power-off command as a power button event (step S22).

そして、プラットホーム12−1〜12−7は、対応する信号線S5_1#〜S5_7#を“L”レベルとして電源制御マイコン24に通知する(ステップS24)。
そして、プラットホーム12−1〜12−7は、電源ユニット21からの電源が供給されたままの状態でシャットダウン状態となる(ステップS25)。
Then, the platforms 12-1 to 12-7 notify the power supply control microcomputer 24 of the corresponding signal lines S5-11 # to S5_7 # as the "L" level (step S24).
Then, the platforms 12-1 to 12-7 are shut down while the power is being supplied from the power supply unit 21 (step S25).

一方、電源制御マイコン24は、信号線S5_1#〜S5_7#を参照して、各プラットホーム12−1〜12−7がシャットダウンを実行して、オフ状態となっているか否かを判別し、各プラットホームに対し、電源停止検知を通知する(ステップS26)。
具体的には、例えば、電源制御マイコン24は、信号線S5_1#〜S5_7#のそれぞれが“L”レベルとなっているか否かを判別する。
On the other hand, the power control microcomputer 24 refers to the signal lines S5-1 # to S5_7 #, shuts down each platform 12-1 to 12-7, determines whether or not it is in the off state, and determines whether or not each platform is in the off state. The power stop detection is notified to the user (step S26).
Specifically, for example, the power supply control microcomputer 24 determines whether or not each of the signal lines S5_1 # to S5_7 # is at the “L” level.

次に電源制御マイコン24は、全てのプラットホーム12−1〜12−7が電源停止状態になると、PCIeブリッジコントローラ23への電源を遮断し、PCIeブリッジコントローラ23は、オフ状態となる(ステップS27)。
この状態で、プラットホーム12−1〜12−7及びPCIeブリッジコントローラ23は、シャットダウン状態(ソフトオフ状態)となる(ステップS30)。
Next, the power control microcomputer 24 shuts off the power supply to the PCIe bridge controller 23 when all the platforms 12-1 to 12-7 are in the power stop state, and the PCIe bridge controller 23 is turned off (step S27). ..
In this state, the platforms 12-1 to 12-7 and the PCIe bridge controller 23 are in the shutdown state (soft-off state) (step S30).

一方、電源制御マイコン24は、電源投入状態で点灯する電源LEDを消灯し(ステップS28)、信号線PSOFFを“L”レベルとする(ステップS29)。
この結果、信号線PSOFFが“L”レベルとなったことを検出した電源ユニット21は、出力を停止する(ステップS31)。
On the other hand, the power control microcomputer 24 turns off the power LED that lights up when the power is turned on (step S28), and sets the signal line PSOFF to the “L” level (step S29).
As a result, the power supply unit 21 that has detected that the signal line PSOFF has reached the “L” level stops the output (step S31).

以上の説明のように、本実施形態によれば、ホストとなる計算機が存在しない場合でも、データの正常性を確保しつつ、確実にシャットダウン処理を行うことができる。 As described above, according to the present embodiment, even when the host computer does not exist, the shutdown process can be reliably performed while ensuring the normality of the data.

[2]その他
また、開示の技術は上述した実施形態に限定されるものではなく、本実施形態の趣旨を逸脱しない範囲で種々変形して実施することができる。本実施形態の各構成および各処理は、必要に応じて取捨選択することができ、あるいは適宜組み合わせてもよい。
[2] Others The disclosed technology is not limited to the above-described embodiment, and can be variously modified and implemented without departing from the spirit of the present embodiment. Each configuration and each process of the present embodiment can be selected as necessary, or may be combined as appropriate.

例えば、図1に示した構成においては、PCIeブリッジコントローラ23には、7つのプラットホーム12−1〜12−7を、接続可能としていたが、これに限定されるものではなくPCIeブリッジコントローラ23は6個以下もしくは8個以上の複数のプラットホームを備えるようにすることも可能である。 For example, in the configuration shown in FIG. 1, seven platforms 12-1 to 12-7 can be connected to the PCIe bridge controller 23, but the invention is not limited to this, and the PCIe bridge controller 23 is 6. It is also possible to have a plurality of platforms of 1 or less or 8 or more.

また、上述の実施形態では、各部のI/OインターフェースとしてPCIe(PCIエクスプレス)を例に挙げて説明したが、I/Oインターフェースとしては、PCIeに限定されるものではない。
例えば、各部のI/Oインターフェースは、データ転送バスによって、デバイス(周辺制御コントローラ)とプロセッサとの間でデータ転送を行える技術であればよい。
Further, in the above-described embodiment, PCIe (PCI Express) has been described as an example of the I / O interface of each part, but the I / O interface is not limited to PCIe.
For example, the I / O interface of each part may be a technology capable of transferring data between a device (peripheral control controller) and a processor by a data transfer bus.

また、データ転送バスは、1個の筐体等に設けられたローカルな環境(例えば、1つのシステムまたは1つの装置)で高速にデータを転送できる汎用のバスであってよい。
また、I/Oインターフェースは、パラレルインターフェース及びシリアルインターフェースのいずれであってもよい。
Further, the data transfer bus may be a general-purpose bus capable of transferring data at high speed in a local environment (for example, one system or one device) provided in one housing or the like.
Further, the I / O interface may be either a parallel interface or a serial interface.

また、I/Oインターフェースは、シリアル転送の場合、ポイント・ツー・ポイント(point to point)接続ができ、データをパケットベースで転送可能であればよい。
また、I/Oインターフェースは、シリアル転送の場合、複数のレーンを有するようにしてもよい。
Further, in the case of serial transfer, the I / O interface may be capable of point-to-point connection and data can be transferred on a packet basis.
Further, the I / O interface may have a plurality of lanes in the case of serial transfer.

また、I/Oインターフェースのレイヤー構造は、パケットの生成及び復号を行うトランザクション層と、エラー検出等を行うデータリンク層と、シリアルとパラレルとを変換する物理層と、を有していてもよい。 Further, the layer structure of the I / O interface may include a transaction layer for generating and decoding packets, a data link layer for performing error detection, and a physical layer for converting serial and parallel. ..

また、I/Oインターフェースは、階層の最上位であり1または複数のポートを有するルートコンプレックス、I/Oデバイスであるエンドポイント、ポートを増やすためのスイッチ、及び、プロトコルを変換するブリッジ等を含んでいてもよい。 The I / O interface also includes a root complex at the top of the hierarchy with one or more ports, endpoints that are I / O devices, switches to increase ports, bridges that translate protocols, and so on. You may be.

また、I/Oインターフェースは、送信するデータとクロック信号とをマルチプレクサによって多重化して送信するようにしてもよい。この場合には、受信側は、デマルチプレクサでデータとクロック信号を分離すればよい。 Further, the I / O interface may multiplex the data to be transmitted and the clock signal by a multiplexer and transmit them. In this case, the receiving side may separate the data and the clock signal by a demultiplexer.

上述の実施形態では、7個の拡張スロットSL1〜SL7のそれぞれにプラットホーム12−1〜12−7が設置された情報処理システム10を例に挙げて説明したが、拡張スロットSL及びプラットホーム12の個数は7個に限定されない。また、拡張スロットSL及びプラットホーム12の個数は異なっていてもよい。例えば、7個の拡張スロットSL1〜SL7に対して、6個以下のプラットホーム12が設けられていてもよい。この場合、PCIeブリッジコントローラ23は、プラットホーム12が設置されていない拡張スロットSLのポートを遮断して遮断状態にしてよい。 In the above-described embodiment, the information processing system 10 in which the platforms 12-1 to 12-7 are installed in each of the seven expansion slots SL1 to SL7 has been described as an example, but the number of expansion slots SL and the platform 12 has been described. Is not limited to seven. Further, the number of expansion slots SL and platforms 12 may be different. For example, six or less platforms 12 may be provided for the seven expansion slots SL1 to SL7. In this case, the PCIe bridge controller 23 may block the port of the expansion slot SL on which the platform 12 is not installed to put it in the blocked state.

また、上述した開示により本実施形態を当業者によって実施・製造することが可能である。 Further, according to the above-mentioned disclosure, it is possible for a person skilled in the art to carry out and manufacture this embodiment.

[3]実施形態の他の態様
以上の実施形態に関し、さらに他の態様について記載する。
[3] Other Aspects of the Embodiment With respect to the above embodiments, further other aspects will be described.

[3.1]第1の他の態様
実施形態の第1の他の態様の情報処理システムは、それぞれがプロセッサを備えた複数の情報処理装置と、それぞれがプロセッサを備えた複数の情報処理装置と、拡張バスに設けられた複数のスロットを介して前記複数の情報処理装置を接続可能で、前記複数の情報処理装置の間の通信を中継する中継装置と、を備え、前記中継装置は、シャットダウンの指示がなされた場合に、未通信状態にある情報処理装置が接続されているスロットの通信を遮断するブリッジコントローラと、全ての前記情報処理装置の前記スロットが遮断状態になったことが検出された後に、前記コントローラ及び前記複数の情報処理装置への電源供給を遮断する制御を行う電源制御コントローラと、を有する、情報処理システムである。
上記構成によれば、ブリッジコントローラは、シャットダウンの指示がなされた場合に、未通信状態にある情報処理装置が接続されているスロットの通信を遮断する。
そして電源制御コントローラは、全ての情報処理装置のスロットが遮断状態になったことが検出された後に、ブリッジコントローラ及び複数の情報処理装置への電源供給を遮断する制御を行うので、ホストとして機能する情報処理装置が存在しない場合でも確実にシャットダウン処理を実行することができる。
[3.2]第2の他の態様
実施形態の第2の他の態様の情報処理システムは、第1の他の態様において、前記電源制御コントローラは、前記ブリッジコントローラへの電源供給を遮断する制御に先立って、前記複数の情報処理装置への電源供給を遮断する制御を行う情報処理システムである。
上記構成によれば、シャットダウン処理において、確実かつ安全に中継装置の電源供給を遮断することができる。
[3.3]第3の他の態様
実施形態の第3の他の態様の情報処理システムは、第1の他の態様又は第2の他の態様において、中継装置は、電源の供給/遮断の指示操作を行う電源ボタンを備え、電源制御コントローラは、電源ボタンにより前記電源の遮断が指示された場合に、前記コントローラに前記シャットダウンの指示を行う情報処理システムである。
上記構成によれば、ホストとして機能する情報処理装置が存在しない場合でも所定の形式(例えば、長押し)により電源ボタンが押された場合に、シャットダウンの指示である旨を電源制御コントローラが認識し、ブリッジコントローラに対しシャットダウンのする制御を行うので、ホストとして機能する情報処理装置が存在しない場合であっても、電源ボタンの操作という簡単な処理で、確実にシャットダウン処理を実行することができる。
[3.4]第4の他の態様
実施形態の第4の他の態様の情報処理システムは、第1の他の態様乃至第3の他の態様のいずれかの態様において、前記ブリッジコントローラは、前記シャットダウンの指示がなされた場合に、前記複数の情報処理装置のそれぞれについて通信状態フラグを確認して未通信状態にあるか否かを判定し、未通信状態と判定した情報処理装置が接続されている前記スロットを順次遮断する情報処理システムである。
上記構成によれば、未通信状態にある情報処理装置を電気的に遮断して、確実にシャットダウン処理を実行することができる。
[3.5]第5の他の態様
実施形態の第5の他の態様の情報処理システムは、ブリッジコントローラは、全ての情報処理装置のスロットが遮断状態になった場合に、その旨を電源制御コントローラに通知し、電源制御コントローラは、全ての情報処理装置の前記スロットが遮断状態になった旨の通知がなされた場合に複数の情報処理装置にシャットダウンの指示を行う情報処理システムである。
上記構成によれば、通信に影響を与えることなく、情報処理システム全体を確実にシャットダウンすることができる。
[3.6]第6の他の態様
実施形態の第6の他の態様の中継装置は、拡張バス及び前記拡張バスに設けられた複数のスロットを介して複数の情報処理装置を接続可能で、前記複数の情報処理装置の間の通信を中継する中継装置であって、シャットダウンの指示がなされた場合に、未通信状態にある情報処理装置が接続されている前記スロットの通信を遮断するブリッジコントローラと、全ての前記情報処理装置の前記スロットが遮断状態になったことが検出された後に、前記コントローラ及び前記複数の情報処理装置への電源供給を遮断する制御を行う電源制御コントローラと、を備えた中継装置である。
上記構成によれば、ブリッジコントローラは、シャットダウンの指示がなされた場合に、未通信状態にある情報処理装置が接続されているスロットの通信を遮断する。
そして電源制御コントローラは、全ての情報処理装置のスロットが遮断状態になったことが検出された後に、ブリッジコントローラ及び複数の情報処理装置への電源供給を遮断する制御を行うので、ホストとして機能する情報処理装置が存在しない場合でも中継装置により確実にシャットダウン処理を実行することができる。
[3.1] First Other Aspect The information processing system of the first other aspect of the embodiment includes a plurality of information processing devices each having a processor and a plurality of information processing devices each having a processor. If, connectable to said plurality of information processing apparatus through a plurality of slots provided in expansion bus, and a relay apparatus for relaying communication between the plurality of information processing apparatuses, the relay apparatus, When a shutdown instruction is given, it is detected that the bridge controller that blocks communication in the slot to which the information processing device in the non-communication state is connected and the slots of all the information processing devices are in the cutoff state. The information processing system includes the controller and a power control controller that controls to cut off the power supply to the plurality of information processing devices.
According to the above configuration, the bridge controller cuts off communication in the slot to which the information processing device in the uncommunicated state is connected when the shutdown instruction is given.
Then, the power control controller functions as a host because it controls to cut off the power supply to the bridge controller and the plurality of information processing devices after it is detected that the slots of all the information processing devices are cut off. Even if the information processing device does not exist, the shutdown process can be reliably executed.
[3.2] Second Other Aspect In the information processing system of the second other aspect of the embodiment, in the first other aspect, the power control controller cuts off the power supply to the bridge controller. This is an information processing system that controls to cut off the power supply to the plurality of information processing devices prior to the control.
According to the above configuration, the power supply of the relay device can be reliably and safely cut off in the shutdown process.
[3.3] Third Other Aspect In the information processing system of the third other aspect of the embodiment, in the first other aspect or the second other aspect, the relay device supplies / shuts off the power supply. The power control controller is an information processing system that includes a power button for performing the instruction operation, and gives an instruction to shut down the controller when the power button instructs the controller to shut off the power.
According to the above configuration, the power control controller recognizes that the shutdown instruction is given when the power button is pressed in a predetermined format (for example, long press) even when there is no information processing device that functions as a host. Since the bridge controller is controlled to shut down, even if there is no information processing device that functions as a host, the shutdown process can be reliably executed by a simple process of operating the power button.
[3.4] Fourth Other Aspect In the information processing system of the fourth other aspect of the embodiment, in any one of the first other aspects to the third other aspect, the bridge controller , When the shutdown instruction is given, the communication status flags of each of the plurality of information processing devices are checked to determine whether or not the information processing devices are in the non-communication state, and the information processing devices determined to be in the non-communication state are connected. This is an information processing system that sequentially shuts off the slots.
According to the above configuration, the information processing device in the non-communication state can be electrically shut off to reliably execute the shutdown process.
[3.5] Fifth Other Aspect In the information processing system of the fifth other aspect of the embodiment, the bridge controller supplies power to that effect when the slots of all the information processing devices are cut off. The power supply control controller is an information processing system that notifies the control controller and instructs a plurality of information processing devices to shut down when the notification that the slots of all the information processing devices have been cut off is given.
According to the above configuration, the entire information processing system can be reliably shut down without affecting communication.
[3.6] Sixth Other Aspect The relay device of the sixth other aspect of the embodiment can connect a plurality of information processing devices via an expansion bus and a plurality of slots provided in the expansion bus. , A bridge that relays communication between the plurality of information processing devices and blocks communication in the slot to which an information processing device in an uncommunicated state is connected when a shutdown instruction is given. A controller and a power control controller that controls to cut off the power supply to the controller and the plurality of information processing devices after it is detected that the slots of all the information processing devices are cut off. It is a relay device equipped.
According to the above configuration, the bridge controller blocks communication in the slot to which the information processing device in the uncommunicated state is connected when a shutdown instruction is given.
Then, the power control controller functions as a host because it controls to cut off the power supply to the bridge controller and the plurality of information processing devices after it is detected that the slots of all the information processing devices are cut off. Even if the information processing device does not exist, the relay device can reliably execute the shutdown process.

10 情報処理システム
11 ブリッジボード
12−1〜12−7 プラットホーム(情報処理装置)
21 電源ユニット
22 DC−DCコンバータ
23 PCIeブリッジコントローラ
24 電源制御マイコン(電源制御コントローラ)
26 電源スイッチ
30 アプリケーション
SL1〜SL7 スロット
10 Information processing system 11 Bridge board 12-1 to 12-7 Platform (information processing device)
21 Power supply unit 22 DC-DC converter 23 PCIe bridge controller 24 Power supply control microcomputer (power supply control controller)
26 Power Switch 30 Application SL1-SL7 Slots

Claims (7)

それぞれがプロセッサを備えた複数の情報処理装置と、
拡張バスに設けられた複数のスロットを介して前記複数の情報処理装置を接続可能で、前記複数の情報処理装置の間の通信を中継する中継装置と
前記複数の情報処理装置及び前記中継装置に対し、それぞれ対応するスイッチング素子を介して電源を供給する電源ユニットと、を備え、
前記中継装置は、シャットダウンの指示がなされた場合に、未通信状態にある情報処理装置が接続されているスロットの通信を遮断するブリッジコントローラと、
全ての前記情報処理装置の前記スロットが遮断状態になったことが検出された後に、前記スイッチング素子を制御して前記ブリッジコントローラ及び前記複数の情報処理装置への電源供給を遮断する制御を行う電源制御コントローラと、
を有する、
情報処理システム。
Multiple information processing devices, each with a processor,
A relay device that can connect the plurality of information processing devices via a plurality of slots provided in the expansion bus and relays communication between the plurality of information processing devices .
A power supply unit that supplies power to the plurality of information processing devices and the relay device via corresponding switching elements is provided.
The relay device includes a bridge controller that cuts off communication in a slot to which an information processing device in an uncommunicated state is connected when a shutdown instruction is given.
A power supply that controls the switching element to cut off the power supply to the bridge controller and the plurality of information processing devices after it is detected that the slots of all the information processing devices have been cut off. With the control controller
Have,
Information processing system.
前記電源制御コントローラは、前記ブリッジコントローラへの電源供給を遮断する制御に先立って、前記複数の情報処理装置への電源供給を遮断する制御を行う、
請求項1記載の情報処理システム。
The power control controller controls to cut off the power supply to the plurality of information processing devices prior to the control to cut off the power supply to the bridge controller.
The information processing system according to claim 1.
前記中継装置は、電源の供給/遮断の指示操作を行う電源ボタンを備え、
前記電源制御コントローラは、前記電源ボタンにより前記電源の遮断が指示された場合に、前記ブリッジコントローラに前記シャットダウンの指示を行う、
請求項1又は請求項2記載の情報処理システム。
The relay device includes a power button for instructing power supply / cutoff.
The power control controller instructs the bridge controller to shut down when the power button instructs the power to be cut off.
The information processing system according to claim 1 or 2.
前記ブリッジコントローラは、前記シャットダウンの指示がなされた場合に、前記複数の情報処理装置のそれぞれについて通信状態フラグを確認して未通信状態にあるか否かを判定し、未通信状態と判定した情報処理装置が接続されている前記スロットを順次遮断する、
請求項1乃至請求項3のいずれか一項記載の情報処理システム。
When the shutdown instruction is given, the bridge controller confirms the communication status flags of each of the plurality of information processing devices, determines whether or not the communication status is in the non-communication state, and determines that the information processing device is in the non-communication status. Sequentially shut down the slots to which the processing device is connected.
The information processing system according to any one of claims 1 to 3.
前記ブリッジコントローラは、全ての前記情報処理装置の前記スロットが遮断状態になった場合に、その旨を前記電源制御コントローラに通知し、
前記電源制御コントローラは、全ての前記情報処理装置の前記スロットが遮断状態になった旨の通知がなされた場合に前記複数の情報処理装置にシャットダウンの指示を行う、
請求項1乃至請求項4のいずれか一項記載の情報処理システム。
When the slots of all the information processing devices are shut off, the bridge controller notifies the power supply control controller to that effect.
The power control controller gives an instruction to shut down the plurality of information processing devices when the notification that the slots of all the information processing devices have been shut down is given.
The information processing system according to any one of claims 1 to 4.
前記ブリッジコントローラは、前記情報処理装置が設置されていない前記スロットを遮断状態とする
請求項1乃至請求項5のいずれか一項記載の情報処理システム。
The information processing system according to any one of claims 1 to 5, wherein the bridge controller shuts off the slot in which the information processing device is not installed.
拡張バス及び前記拡張バスに設けられた複数のスロットを介して複数の情報処理装置を接続可能で、前記複数の情報処理装置の間の通信を中継する中継装置であって、
シャットダウンの指示がなされた場合に、未通信状態にある情報処理装置が接続されている前記スロットの通信を遮断するブリッジコントローラと、
前記複数の情報処理装置及び前記中継装置に対し、それぞれ対応するスイッチング素子を介して電源を供給する電源ユニットを制御する電源制御コントローラであって、全ての前記情報処理装置の前記スロットが遮断状態になったことが検出された後に前記スイッチング素子を制御して、前記ブリッジコントローラ及び前記複数の情報処理装置への電源供給を遮断する制御を行う電源制御コントローラと、
を備えた中継装置。
A relay device capable of connecting a plurality of information processing devices via an expansion bus and a plurality of slots provided in the expansion bus and relaying communication between the plurality of information processing devices.
When a shutdown instruction is given, a bridge controller that blocks communication in the slot to which an information processing device in an uncommunicated state is connected, and
A power supply control controller that controls a power supply unit that supplies power to the plurality of information processing devices and the relay device via corresponding switching elements, and the slots of all the information processing devices are shut off. A power supply control controller that controls the switching element after it is detected to cut off the power supply to the bridge controller and the plurality of information processing devices.
A relay device equipped with.
JP2019007975A 2019-01-21 2019-01-21 Information processing system and relay device Active JP6788203B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019007975A JP6788203B2 (en) 2019-01-21 2019-01-21 Information processing system and relay device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019007975A JP6788203B2 (en) 2019-01-21 2019-01-21 Information processing system and relay device

Publications (2)

Publication Number Publication Date
JP2020119098A JP2020119098A (en) 2020-08-06
JP6788203B2 true JP6788203B2 (en) 2020-11-25

Family

ID=71890784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019007975A Active JP6788203B2 (en) 2019-01-21 2019-01-21 Information processing system and relay device

Country Status (1)

Country Link
JP (1) JP6788203B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5305015B2 (en) * 2009-03-09 2013-10-02 日本電気株式会社 Network system, network management server, network management program, and power management method
JP5282625B2 (en) * 2009-03-27 2013-09-04 株式会社ナカヨ通信機 RELAY DEVICE AND CLIENT SERVER SYSTEM CONTROL METHOD
JP2012064116A (en) * 2010-09-17 2012-03-29 Hitachi Ltd Information processor and power supply control method
WO2012169637A1 (en) * 2011-06-08 2012-12-13 日本電気株式会社 Computer system, connection device, power supply control method, and power supply control program recording medium
JP2017004487A (en) * 2015-06-15 2017-01-05 株式会社リコー Control device

Also Published As

Publication number Publication date
JP2020119098A (en) 2020-08-06

Similar Documents

Publication Publication Date Title
CN203786723U (en) Dual redundant system based on X86 PC/104 embedded CPU modules
US8645746B2 (en) Cable redundancy and failover for multi-lane PCI express IO interconnections
CN100541444C (en) Management system for multi-board system
CN104050061B (en) A kind of Based PC Ie bus many master control board redundancies standby system
US20150347345A1 (en) Gen3 pci-express riser
US8612509B2 (en) Resetting a hypertransport link in a blade server
CN100456267C (en) Method and device for monitoring the number of channels between a controller and a PCI Express device
KR20090061780A (en) Power Management Control Device and Method
CN102508759A (en) Embedded intelligent platform management system
US20200210201A1 (en) Information processing system and relay device
JP6788203B2 (en) Information processing system and relay device
JP6604427B1 (en) Information processing system
JPH09146875A (en) Separation of adaptor card slot for hot plugging
JP6575715B1 (en) Information processing system and relay device
US20210406212A1 (en) Configurable storage server with multiple sockets
US20200334044A1 (en) Information processing system and power supply control method
CN111796841B (en) A hardware implementation system and method for dual-channel ARM remote update
JP6777868B2 (en) Information processing system
JP2014026317A (en) Peripheral apparatus extension control board, peripheral apparatus extension device, and peripheral apparatus extension control program
JP6579255B1 (en) Information processing system and relay device
JP5682007B2 (en) Electronic equipment
TW202416149A (en) Multicore systems communicating method
CN120179470A (en) A method for realizing intelligent redundancy of master and standby machines based on PCIE architecture
JP2021174264A (en) Information processing apparatus, program, and information processing system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201012

R150 Certificate of patent or registration of utility model

Ref document number: 6788203

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250