JP6789707B2 - 撮像装置及びその制御方法 - Google Patents

Description

本発明は、撮像装置及びその制御方法に関する。

近時では、複数の光電変換部をそれぞれ含む複数の単位画素を含む画素アレイと、複数の単位画素に対してそれぞれ設けられた複数のマイクロレンズとを含む撮像素子を有する撮像装置が提案されている。かかる撮像装置においては、撮像光学系の射出瞳の互いに異なる瞳領域をそれぞれ通過した光束に応じた画像信号を得ることができ、これらの画像信号を用いて焦点検出を行うことができる（特許文献１参照）。

特開２００１−１２４９８４号公報

しかしながら、従来の技術では、画素アレイの一部に欠陥が存在していると、焦点検出を良好に行い得ない場合があった。

本発明の目的は、画素アレイの一部に欠陥が生じている場合であっても焦点検出を良好に行い得る撮像装置及びその制御方法を提供することにある。

実施形態の一観点によれば、第１の光電変換部と第２の光電変換部とをそれぞれ含む複数の単位画素が行列状に配された画素アレイを含む撮像素子であって、前記第１の光電変換部において発生した電荷に応じた第１の信号と、前記第２の光電変換部において少なくとも発生した電荷に応じた第２の信号とを生成する撮像素子と、複数の行にそれぞれ位置する前記単位画素からの複数の前記第１の信号を合成することによって第１の画像信号が生成され、前記複数の行にそれぞれ位置する前記単位画素からの複数の前記第２の信号を合成することによって第２の画像信号が生成されるように、前記撮像素子を駆動する駆動手段であって、欠陥を含む行である欠陥行が前記複数の行のうちに含まれていない場合には、前記複数の行にそれぞれ位置する前記単位画素からの前記複数の第１の信号を合成することによって前記第１の画像信号が生成されるように前記撮像素子を駆動する第１の態様の駆動を行い、前記複数の行のうちに前記欠陥行が含まれている場合には、前記複数の行のうちの前記欠陥行以外の行に位置する前記単位画素からの前記第１の信号に基づいて前記第１の画像信号が生成されるように前記撮像素子を駆動する第２の態様の駆動を行う駆動手段と、前記第２の態様の駆動によって前記第１の画像信号が生成された場合には、前記第１の画像信号と前記第２の画像信号とのうちの少なくともいずれかに対して正規化処理を行う正規化手段とを有し、前記複数の行のうちの第１の行に位置する前記単位画素によって得られる前記第１の信号及び前記第２の信号は、第１の信号線を介して前記画素アレイから出力され、前記複数の行のうちの前記第１の行とは異なる第２の行に位置する前記単位画素によって得られる前記第１の信号及び前記第２の信号は、前記第１の信号線とは異なる第２の信号線を介して前記画素アレイから出力され、前記第１の信号線を介して前記画素アレイから出力される前記第１の信号と、前記第２の信号線を介して前記画素アレイから出力される前記第１の信号とから前記第１の画像信号を合成し、前記第１の信号線を介して前記画素アレイから出力される前記第２の信号と、前記第２の信号線を介して前記画素アレイから出力される前記第２の信号とから前記第２の画像信号を合成する合成手段を、前記撮像素子が更に有することを特徴とする撮像装置が提供される。

実施形態の他の観点によれば、第１の光電変換部と第２の光電変換部とをそれぞれ含む複数の単位画素が行列状に配された画素アレイを含む撮像素子であって、前記第１の光電変換部において発生した電荷に応じた第１の信号と、前記第２の光電変換部において少なくとも発生した電荷に応じた第２の信号とを生成する撮像素子と、複数の行にそれぞれ位置する前記単位画素からの複数の前記第１の信号を信号線において合成することによって第１の画像信号が生成され、前記複数の行にそれぞれ位置する前記単位画素からの複数の前記第２の信号を前記信号線において合成することによって第２の画像信号が生成されるように、前記撮像素子を駆動する駆動手段であって、欠陥を含む行である欠陥行が前記複数の行のうちに含まれていない場合には、前記複数の行にそれぞれ位置する前記単位画素からの前記複数の第１の信号を前記信号線において合成することによって前記第１の画像信号が生成されるように前記撮像素子を駆動する第１の態様の駆動を行い、前記複数の行のうちに前記欠陥行が含まれている場合には、前記複数の行のうちの前記欠陥行以外の行に位置する前記単位画素からの前記第１の信号によって前記第１の画像信号が生成されるように前記撮像素子を駆動する第２の態様の駆動を行う駆動手段とを有することを特徴とする撮像装置が提供される。

本発明によれば、画素アレイの一部に欠陥が生じている場合であっても焦点検出を良好に行い得る撮像装置を提供することができる。

第１実施形態による撮像装置の構成を示すブロック図である。 第１実施形態による撮像装置の動作を示すフローチャートである。 第１実施形態による撮像素子の構成を示すブロック図である。 撮影光学系及び単位画素を示す図である。 第１実施形態による撮像素子の一部を示す回路図である。 第１実施形態による撮像装置の動作を示すタイムチャートである。 第１実施形態による撮像装置の動作を示すタイムチャートである。 第１実施形態による撮像装置の動作を示すタイムチャートである。 第１実施形態による撮像装置の動作を示すタイムチャートである。 第２実施形態による撮像装置の構成を示すブロック図である。 第２実施形態による撮像装置の動作を示すフローチャートである。 第２実施形態による撮像装置の動作を示すタイムチャートである。 第３実施形態による撮像装置の構成を示すブロック図である。 第３実施形態による撮像装置の動作を示すフローチャートである。 第３実施形態による撮像素子の一部を示す回路図である。 第３実施形態による撮像装置の動作を示すタイムチャートである。 第３実施形態による撮像装置の動作を示すタイムチャートである。 第３実施形態による撮像素子の構成を示すブロック図である。

本発明の実施の形態について図面を用いて以下に詳細に説明する。なお、本発明は以下の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において適宜変更可能である。

［第１実施形態］
第１実施形態による撮像装置及びその制御方法について図１乃至図９を用いて説明する。図１は、第１実施形態による撮像装置１００の構成を示すブロック図である。

撮影レンズ（レンズユニット）１１１は、被写体の光学像、即ち、被写体像を、撮像素子（撮像手段、撮像部）１０１に結像するためのものである。撮像素子１０１の図示しない受光部（撮像面、受光領域）には、後述するように、複数の単位画素４０３（図５参照）が行列状に形成された画素アレイ３０２（図３参照）が設けられている。各々の単位画素４０３上にはマイクロレンズ４０４（図４（ｂ）参照）が設けられている。撮影レンズ１１１とマイクロレンズ４０４とによって構成される撮像光学系が、撮像素子１０１の受光部に被写体像を結像させる。撮像素子１０１は、撮像光学系によって形成される被写体像を光電変換により電気信号に変換し、画像信号を出力する。レンズ駆動手段１１２は、制御手段１１０からの制御信号に基づいて、ズーム制御、フォーカス制御、絞り制御等を撮影レンズ１１１に対して行う。

駆動手段（タイミングジェネレータ）１０２は、撮像素子１０１を駆動するための駆動信号を撮像素子１０１に対して出力する。欠陥情報記憶手段（記憶手段）１０３には、撮像素子１０１に生じている欠陥についての情報、即ち、欠陥情報が記録されている。より具体的には、欠陥が生じている行である欠陥行を示す情報が欠陥情報記憶手段１０３に記憶されている。ここでは、後述するＡ像信号については、欠陥行に位置している単位画素４０３から正常に取得し得ないが、後述するＡ＋Ｂ像信号については、欠陥行に位置している単位画素４０３から取得可能である場合を例に説明する。なお、欠陥行については、後に詳述することとする。欠陥情報記憶手段１０３としては、例えば、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等が用いられる。欠陥情報記憶手段１０３は、かかる欠陥情報を駆動手段１０２に提供する。

分離手段（画像信号分離手段）１０４は、撮像素子１０１から出力される画像信号を、記録に用いられる画像信号である記録用画像信号と、測距に用いられる画像信号である測距用画像信号とに分離する。正規化手段１０５は、分離手段１０４から出力される測距用画像信号に対して、必要に応じて正規化を行う。欠陥情報記憶手段１０６には、欠陥情報記憶手段１０３と同様に、撮像素子１０１に生じている欠陥についての情報、即ち、欠陥情報が記録されている。欠陥情報記憶手段１０６としては、例えば、ＲＯＭ等が用いられる。欠陥情報記憶手段１０６は、制御手段１１０に対して欠陥情報を提供する。生成手段（画像信号生成手段）１０７は、正規化手段１０５から出力される画像信号に基づいて画像信号を生成する。具体的には、生成手段１０７は、撮像光学系の射出瞳４０５（図４（ｂ）参照）の互いに異なる瞳領域４０８，４０９（４（ｂ）図参照）をそれぞれ通過する光束にそれぞれ対応する複数の画像信号、即ち、後述するＡ像信号とＢ像信号を出力する。画像信号記憶手段１０８は、正規化手段１０５から出力される画像信号を一時的に記憶する。画像信号記憶手段１０８としては、例えばＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等が用いられる。射出瞳４０５の互いに異なる瞳領域４０８，４０９をそれぞれ通過する光束にそれぞれ対応する画像信号を生成手段１０７が生成する際に、正規化手段１０５からの画像信号と、画像信号記憶手段１０８に一時的に記憶された画像信号とが用いられる。測距手段１０９は、生成手段１０７によって生成される複数の画像信号に基づいて、被写体までの距離を算出するための測距演算を行い、フォーカス制御のための距離情報を生成する。

制御手段１１０は、本実施形態による撮像装置１００全体の制御を司る。制御手段１１０は、駆動手段１０２を介して撮像素子１０１を駆動する。制御手段１１０は、撮像素子１０１から出力される画像信号を記録用画像信号と測距用画像信号とに分離させるための制御信号を、分離手段１０４に対して出力する。また、制御手段１１０は、画像信号記憶手段１０８から提供される欠陥情報に基づいて、正規化処理を実行させるための制御信号を正規化手段１０５に出力する。制御手段１１０は、測距手段１０９によって取得される距離情報に基づいて、レンズ駆動手段１１２を介して撮影レンズ１１１を駆動する。こうして、フォーカス制御が行われる。

図３は、本実施形態による撮像素子１０１の構成を示すブロック図である。撮像素子１０１の受光部には、複数の単位画素４０３（図４参照）が２次元的、即ち、行列状に配された画素アレイ３０２が設けられている。垂直走査部３０１は、画素アレイ３０２を行単位で走査する。垂直走査部３０１は、単位画素４０３から画像信号を読み出すための制御信号を、駆動手段１０２からの駆動信号に基づいて出力する。垂直走査部３０１から出力される制御信号に基づいて、単位画素４０３から画像信号が読み出される。ＡＤ変換部（ＡＤコンバータ）３０３は、各々の列に設けられている。ＡＤ変換部３０３は、各々の単位画素４０３から出力信号線５０８，５０９（図５参照）を介して順次出力されるアナログ信号をデジタル信号に変換する。ＡＤ変換部３０３は、コンパレータ（電圧比較器）とカウンタとを備えている。コンパレータの一方の入力端子には、単位画素４０３からのアナログの画像信号が入力され、コンパレータの他方の入力端子にはランプ信号が入力される。コンパレータの出力が反転した際のカウンタ値に基づいて、デジタルの画像信号（画素信号）が得られる。

ラインメモリ３０４は、ＡＤ変換部３０３から出力されるデジタルの画像信号を一時的に記憶する。加算部３０５は、ラインメモリ３０４に記憶された画像信号に対して加算処理（合成処理）を行う。水平走査部３０６は、加算部３０５において加算処理を行うことによって得られる画像信号を、順次読み出す。こうして、画像信号が画素アレイ３０２から行単位で水平走査部３０６によって読み出される。水平走査部３０６は、画素アレイ３０２から行単位で読み出される画像信号を順次出力する。出力部３０７は、水平走査部３０６から出力される画像信号を、例えば、低電圧差動伝送（ＬＶＤＳ：Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）技術等を用いて、撮像素子１０１の外部に出力する。低電圧差動伝送技術を用いることによって、撮像装置１００の消費電力を抑えることができる。

図４は、撮像光学系と単位画素とを示す図である。図４（ａ）は、単位画素４０３を示す平面図である。図４（ａ）は、画素アレイ３０２に設けられた複数の単位画素４０３のうちの１つの単位画素４０３を抜き出して示している。図４（ｂ）は、撮影光学系の射出瞳４０５と単位画素４０３との関係を示す側面図である。図４（ｂ）に示すように、各々の単位画素４０３上には、カラーフィルタ４０６とマイクロレンズ４０４とが設けられている。各々の単位画素４０３には、光電変換部４０１と光電変換部４０２とが形成されている。即ち、各々の単位画素４０３は、光電変換部４０１を有する分割画素４１０と、光電変換部４０２を有する分割画素４１１とを有している。光電変換部４０１，４０２は、入射光を電荷に変換するものであり、例えば、フォト・ダイオードによってそれぞれ構成されている。なお、ここでは、２つの光電変換部４０１，４０２が各々の単位画素４０３に設けられている場合を例に説明するが、２つを超える数の光電変換部が各々の単位画素４０３にそれぞれ設けられていてもよい。

撮像光学系の射出瞳４０５を通過する光束の中心と光軸４０７とは一致している。射出瞳４０５を通過した光束は、光軸４０７を中心として単位画素４０３に入射する。撮像光学系の射出瞳４０５には、互いに異なる瞳領域４０８，４０９が位置している。瞳領域４０８を通過する光束は、マイクロレンズ４０４を介して、光電変換部４０１によって受光される。一方、瞳領域４０９を通過する光束は、マイクロレンズ４０４を介して、光電変換部４０２によって受光される。このように、光電変換部４０１，４０２は、撮像光学系の射出瞳４０５の別個の瞳領域４０８，４０９からの光をそれぞれ受光する。このため、光電変換部４０１，４０２によってそれぞれ得られる画像信号を比較することによって、位相差方式の焦点検出を行うことが可能となる。

図５は、本実施形態による撮像素子１０１の一部を示す回路図である。図５には、画素アレイ３０２に設けられた複数の単位画素４０３のうちの４つの単位画素４０３が抜き出して示されている。具体的には、第０番目の行Ｌｉｎｅ０、第１番目の行Ｌｉｎｅ１、第２番目の行Ｌｉｎｅ２、第３番目の行Ｌｉｎｅ３にそれぞれ位置する単位画素４０３が図５に示されている。抜き出して示されたこれら４つの単位画素４０３は、画素アレイ３０２において同じ列に位置している。これら４つの単位画素４０３は、いずれも同じ構造を有しているため、同じ符号が適宜用いられている。

光電変換部４０１，４０２は、入射される光（光学像）を光電変換し、露光量に応じた電荷を発生する。フローティングディフュージョン領域（ＦＤ部）５０３は、光電変換部４０１，４０２において発生する電荷を一時的に蓄積しておくための蓄積領域である。各々の転送スイッチ５０１のゲートに転送パルスｐＴＸ０＿Ａ，ｐＴＸ１＿Ａ，ｐＴＸ２＿Ａ，ｐＴＸ３＿Ａを適宜印加することによって、光電変換部４０１において発生した電荷がＦＤ部５０３に適宜転送される。各々の転送スイッチ５０２のゲートに転送パルスｐＴＸ０＿Ｂ，ｐＴＸ１＿Ｂ，ｐＴＸ２＿Ｂ，ｐＴＸ３＿Ｂを適宜印加することによって、光電変換部４０２において発生した電荷がＦＤ部５０３に適宜転送される。本明細書では、光電変換部４０１に入射される光学像をＡ像と称することとし、光電変換部４０１において発生する電荷に応じた画像信号をＡ像信号と称することとする。また、本明細書では、光電変換部４０２に入射される光学像をＢ像と称することとし、光電変換部４０２において発生する電荷に応じた画像信号をＢ像信号と称することとする。

リセットスイッチ５０４のドレインは電源ライン５０６に接続されており、リセットスイッチ５０４のソースはＦＤ部５０３に接続されている。各々のリセットスイッチ５０４のゲートにリセットパルスｐＲＥＳ０，ｐＲＥＳ１，ｐＲＥＳ２，ｐＲＥＳ３を適宜印加することによって、ＦＤ部５０３に蓄積された電荷が適宜除去される。光電変換部４０１，４０２の電荷をリセットする場合には、転送スイッチ５０１，５０２とリセットスイッチ５０４の両方をオン状態にすることにより、ＦＤ部５０３を経由して、光電変換部４０１，４０２をリセットする。ＦＤ部５０３は、増幅トランジスタ５０５のゲートに接続されており、増幅トランジスタ５０５のゲートの電位は、光電変換部４０１，４０２から転送される電荷量に応じた電位となる。増幅トランジスタ５０５のドレインは、電源ライン５０６に接続されている。増幅トランジスタ５０５のソースは、選択スイッチ５０７及び出力信号線５０８，５０９を介して図示しない電流源に接続される。増幅トランジスタ５０５と電流源とによって、ソースフォロワ回路が構成される。選択スイッチ５０７のゲートに選択パルスｐＳＥＬ０，ｐＳＥＬ１，ｐＳＥＬ２，ｐＳＥＬ３を適宜印加することによって、増幅トランジスタ５０５のゲート電位に応じた画像信号が出力信号線５０８，５０９を介してそれぞれ出力される。

転送スイッチ５０１のゲートは、転送パルスｐＴＸ０＿Ａ，ｐＴＸ１＿Ａ，ｐＴＸ２＿Ａ，ｐＴＸ３＿Ａをそれぞれ供給する信号線に行単位でそれぞれ接続されている。転送スイッチ５０２のゲートは、転送パルスｐＴＸ０＿Ｂ，ｐＴＸ１＿Ｂ，ｐＴＸ２＿Ｂ，ｐＴＸ３＿Ｂをそれぞれ供給する信号線に行単位でそれぞれ接続されている。リセットスイッチ５０４のゲートは、リセットパルスｐＲＥＳ０，ｐＲＥＳ１，ｐＲＥＳ２，ｐＲＥＳ３をそれぞれ供給する信号線に行単位でそれぞれ接続されている。選択スイッチ５０７のゲートは、選択パルスｐＳＥＬ０，ｐＳＥＬ１，ｐＳＥＬ２，ｐＳＥＬ３をそれぞれ供給する信号線に行単位でそれぞれ接続されている。これらの信号線は、垂直走査部３０１にそれぞれ接続されており、これらのパルス信号は、垂直走査部３０１から行単位で供給される。従って、これら転送スイッチ５０１，５０２、リセットスイッチ５０４、及び、選択スイッチ５０７は、垂直走査部３０１によって行単位で選択走査される。こうして、各々の単位画素４０３によって取得される画像信号が出力信号線５０８，５０９を介して出力される。第０番目の行Ｌｉｎｅ０と第１番目の行Ｌｉｎｅ１とに位置する単位画素４０３から出力される画像信号は、出力信号線５０８を介して出力される。一方、第２番目の行Ｌｉｎｅ２と第３番目の行Ｌｉｎｅ３とに位置する単位画素４０３から出力される画像信号は、出力信号線５０９を介して出力される。

画素アレイ３０２から画像信号を読み出す際には、垂直走査部３０１によって走査が行われ、複数の単位画素４０３からの出力信号が行単位で順次読み出される。各々の単位画素４０３から出力される電気信号、即ち、アナログの画像信号は、出力信号線５０８，５０９を介して画素アレイ３０２から出力される。出力信号線５０８，５０９を介して画素アレイ３０２から出力される画像信号は、加算部３０５において加算される。例えば、第０番目の行Ｌｉｎｅ０に位置する単位画素４０３から出力される画像信号が、出力信号線５０８を介して読み出され、第２番目の行Ｌｉｎｅ２に位置する単位画素４０３から出力される画像信号が、出力信号線５０９を介して読み出される。そして、これらの画像信号が加算部３０５において加算される。即ち、１画素おきに加算処理が行われる。例えばカラーフィルタ４０６がベイヤ配列で配列されている場合には、このようにすることによって、同じ色のカラーフィルタ４０６が配された単位画素４０３からの画像信号を加算（合成）することが可能となる。加算部３０５は、出力信号線５０８を介して画素アレイ３０２から出力されるＡ像信号と、出力信号線５０９を介して画素アレイ３０２から出力されるＡ像信号とを合成することにより、Ａ像についての合成信号を生成する合成手段として機能し得る。また、加算部３０５は、出力信号線５０８を介して出力されるＡ＋Ｂ像信号と、出力信号線５０９を介して出力されるＡ＋Ｂ像信号とを合成することにより、Ａ＋Ｂ像についての合成信号を生成する合成手段として機能し得る。

次に、本実施形態による撮像装置１００の動作について図２を用いて説明する。図２は、本実施形態による撮像装置１００の動作を示すフローチャートである。

ステップＳ２０１では、駆動手段１０２からの駆動信号に基づいて撮像素子１０１が駆動され、これにより、画像信号の取得が撮像素子１０１によって行われる。

ステップＳ２０２では、加算読み出し（合成読み出し）の対象となる複数の行のうちに欠陥行が含まれているか否かを、欠陥情報記憶手段１０３から供給される欠陥情報に基づいて駆動手段１０２が判定する。加算読み出しの対象となる複数の行のうちに欠陥行が含まれていない場合、即ち、加算読み出しの対象となる複数の行がすべて正常行である場合には（ステップＳ２０２においてＮＯ）、ステップＳ２０３に移行する。一方、加算読み出しの対象となる複数の行のうちに欠陥行が含まれている場合には（ステップＳ２０２においてＹＥＳ）、ステップＳ２０４に移行する。

ステップＳ２０３では、所定の読み出し処理、即ち、通常通りの読み出し処理が行われる。図６は、本実施形態による撮像装置の動作を示すタイムチャートである。図６は、画素アレイ３０２から画像信号を読み出す際におけるタイムチャートを示しており、加算読み出しの対象となる複数の行のうちに欠陥行が含まれていない場合に対応している。ここでは、加算読み出しの対象となる複数の行が第０番目の行Ｌｉｎｅ０と第２番目の行Ｌｉｎｅ２であり、これらの行Ｌｉｎｅ０，Ｌｉｎｅ２のいずれもが正常行であるものとして説明する。これらの行Ｌｉｎｅ０，Ｌｉｎｅ２に位置する単位画素４０３から画像信号を読み出す際の動作が図６に示されている。

まず、第０番目の行Ｌｉｎｅ０と第２番目の行Ｌｉｎｅ２とにそれぞれ位置する選択スイッチ５０７のゲートにそれぞれ印加する選択パルスｐＳＥＬ０，ｐＳＥＬ２をＨｉｇｈレベルにする。これにより、これらの行Ｌｉｎｅ０，Ｌｉｎｅ２からの画像信号の読み出しが可能となる。次に、第０番目の行Ｌｉｎｅ０と第２番目の行Ｌｉｎｅ２とにそれぞれ位置するリセットスイッチ５０４のゲートにＨｉｇｈレベルのリセットパルスｐＲＥＳ０，ｐＲＥＳ２をそれぞれ印加する。これにより、これらの行Ｌｉｎｅ０，Ｌｉｎｅ２において、ＦＤ部５０３がリセットされる。

次に、第０番目の行Ｌｉｎｅ０と第２番目の行Ｌｉｎｅ２とにそれぞれ位置する転送スイッチ５０１のゲートにＨｉｇｈレベルの転送パルスｐＴＸ０＿Ａ，ｐＴＸ２＿Ａをそれぞれ印加する。これにより、これらの行Ｌｉｎｅ０，Ｌｉｎｅ２において、光電変換部４０１からＦＤ部５０３への電荷の転送が行われる。第０番目の行Ｌｉｎｅ０に位置するＦＤ部５０３は、第０番目の行Ｌｉｎｅ０に位置する増幅トランジスタ５０５のゲートに接続されている。このため、第０番目の行Ｌｉｎｅ０に位置するＦＤ部５０３の電位、即ち、第０番目の行Ｌｉｎｅ０に位置する増幅トランジスタ５０５のゲートの電位に応じた出力信号が、出力信号線５０８を介して出力される。第２番目の行Ｌｉｎｅ２に位置するＦＤ部５０３は、第２番目の行Ｌｉｎｅ２に位置する増幅トランジスタ５０５のゲートに接続されている。このため、第２番目の行Ｌｉｎｅ２に位置するＦＤ部５０３の電位、即ち、第２番目の行Ｌｉｎｅ２に位置する増幅トランジスタ５０５のゲートの電位に応じた出力信号が、出力信号線５０９を介して出力される。出力信号線５０８，５０９を介してそれぞれ出力される出力信号は、加算部３０５において加算される。即ち、第０番目の行Ｌｉｎｅ０のＡ像信号（第１の信号）と第２番目の行Ｌｉｎｅ２のＡ像信号（第１の信号）とが加算部３０５において加算され、Ａ像についての合成信号（第１の画像信号）が得られる。このように、駆動手段１０２は、加算読み出しの対象となる複数の行にそれぞれ位置する単位画素４０３からの複数のＡ像信号を合成することによってＡ像についての合成信号が生成されるように、撮像素子１０１を駆動する。このように、駆動手段１０２は、欠陥を含む行である欠陥行が加算対象となる複数の行のうちに含まれていない場合には、第１の態様（第１のモード）で撮像素子１０１を駆動する。即ち、駆動手段１０２は、かかる場合には、加算読み出しの対象となる複数の行にそれぞれ位置する単位画素４０３からの複数のＡ像信号を合成することによってＡ像についての合成信号が生成されるように撮像素子１０１を駆動する第１の態様の駆動を行う。こうして、同じ色のカラーフィルタ４０６が配された単位画素４０３によってそれぞれ生成される複数のＡ像信号が合成され、Ａ像についての合成信号（加算信号）が得られる。

次に、第０番目の行Ｌｉｎｅ０と第２番目の行Ｌｉｎｅ２とにそれぞれ位置する転送スイッチ５０２のゲートにＨｉｇｈレベルの転送パルスｐＴＸ０＿Ｂ，ｐＴＸ２＿Ｂをそれぞれ印加する。これにより、これらの行Ｌｉｎｅ０，Ｌｉｎｅ２において、光電変換部４０２からＦＤ部５０３への電荷の転送が行われる。光電変換部４０１からＦＤ部５０３に既に転送されたＡ像に対応する電荷がＦＤ部５０３において保持されているため、Ａ像に対応する電荷とＢ像に対応する電荷とがＦＤ部５０３において加算される。本明細書では、Ａ像に対応する電荷とＢ像に対応する電荷とを加算することにより得られる合成電荷に応じた画像信号を、Ａ＋Ｂ像信号と称することとする。また、本明細書では、光電変換部４０１と光電変換部４０２とを含む単位画素４０３に入射される光学像を、Ａ＋Ｂ像と称することとする。Ａ＋Ｂ像信号は、記録用画像信号として用い得る。また、Ａ＋Ｂ像信号からＡ像信号を減算することによってＢ像信号を得ることが可能である。ＦＤ部５０３は増幅トランジスタ５０５のゲートに接続されており、増幅トランジスタ５０５のゲートの電位に応じた出力信号が、出力信号線５０８，５０９を介してそれぞれ出力される。即ち、Ａ＋Ｂ像信号が、Ａ像信号と同様に、出力信号線５０８，５０９を介してそれぞれ出力される。出力信号線５０８，５０９を介して出力されるＡ＋Ｂ像信号は、Ａ像信号と同様に、加算部３０５において加算される。即ち、第０番目の行Ｌｉｎｅ０のＡ＋Ｂ像信号（第２の信号）と第２番目の行Ｌｉｎｅ２のＡ＋Ｂ像信号（第２の信号）とが加算部３０５において加算され、Ａ＋Ｂ像についての合成信号（第２の画像信号）が得られる。このように、駆動手段１０２は、加算読み出しの対象となる複数の行にそれぞれ位置する単位画素４０３からの複数のＡ＋Ｂ像信号を合成することによってＡ＋Ｂ像についての合成信号が生成されるように、撮像素子１０１を駆動する。こうして、同じ色のカラーフィルタ４０６が配された単位画素４０３によってそれぞれ生成される複数のＡ＋Ｂ像信号が合成され、Ａ＋Ｂ像についての合成信号が得られる。この後、選択スイッチ５０７のゲートに印加する選択パルスｐＳＥＬ０，ｐＳＥＬ２をＬｏｗレベルにする。こうして、Ａ像についての合成信号とＡ＋Ｂ像についての合成信号とがそれぞれ得られることとなる。

ステップＳ２０４では、欠陥行からのＡ像信号の読み出しを行うことなく、読み出し処理を行う。図７は、本実施形態による撮像装置の動作を示すタイムチャートである。図７は、画素アレイ３０２から画像信号を読み出す際のタイムチャートを示しており、加算読み出しの対象となる複数行のうちに欠陥行が含まれている場合に対応している。ここでは、加算読み出しの対象となる複数の行が第１番目の行Ｌｉｎｅ１と第３番目の行Ｌｉｎｅ３であり、第１番目の行Ｌｉｎｅ１が欠陥行であり、第３番目の行Ｌｉｎｅ３が正常行であるものとして説明する。例えば、転送パルスｐＴＸ１＿Ａを供給する信号線と転送パルスｐＴＸ１＿Ｂを供給する信号線とが短絡している場合には、転送パルスｐＴＸ１＿Ａの印加によって転送スイッチ５０１をオン状態にすると、転送スイッチ５０２もオン状態になってしまう。この場合には、転送パルスｐＴＸ１＿Ａを印加しただけでＡ＋Ｂ像に対応する電荷がＦＤ部５０３に転送されてしまい、Ａ像信号を正常に得ることはできない。このような異常が生じてしまうような行を、本明細書では、欠陥行と称することとする。欠陥行ではない行を、本明細書では、正常行と称することとする。欠陥行は、例えば、撮像素子１０１の製造プロセスにおいて生じ得る。上述したように、ここでは、欠陥行に位置する単位画素４０３においては、Ａ＋Ｂ像信号は取得し得るが、Ａ像信号は正常に取得し得ない場合を例に説明する。第１番目の行Ｌｉｎｅ１が欠陥行であり、第３番目の行Ｌｉｎｅ３が正常行であり、これらの行Ｌｉｎｅ１，Ｌｉｎｅ３に位置する単位画素４０３から画像信号を読み出す際の動作が図７に示されている。

まず、第１番目の行Ｌｉｎｅ１と第３番目の行Ｌｉｎｅ３とにそれぞれ位置する選択スイッチ５０７のゲートに印加する選択パルスｐＳＥＬ１，ｐＳＥＬ３をそれぞれＨｉｇｈレベルにする。これにより、これらの行Ｌｉｎｅ１，Ｌｉｎｅ３から画像信号を読み出すことが可能となる。次に、第１番目の行Ｌｉｎｅ１と第３番目の行Ｌｉｎｅ３とにそれぞれ位置するリセットスイッチ５０４のゲートにＨｉｇｈレベルのリセットパルスｐＲＥＳ１，ｐＲＥＳ３をそれぞれ印加する。これにより、第１番目の行Ｌｉｎｅ１と第３番目の行Ｌｉｎｅ３とに位置するＦＤ部５０３がリセットされる。

次に、第３番目の行Ｌｉｎｅ３に位置する転送スイッチ５０１のゲートにＨｉｇｈレベルの転送パルスｐＴＸ３＿Ａを印加する。これにより、第３番目の行Ｌｉｎｅ３において、光電変換部４０１からＦＤ部５０３への電荷の転送が行われる。この際、第１番目の行Ｌｉｎｅ１に位置する転送スイッチ５０１のゲートには、Ｈｉｇｈレベルの転送パルスｐＴＸ１＿Ａを印加しない。このため、第１番目の行Ｌｉｎｅ１においては、光電変換部４０１からＦＤ部５０３への電荷の転送が行われない。第１番目の行Ｌｉｎｅ１に位置する転送スイッチ５０１のゲートにＨｉｇｈレベルの転送パルスｐＴＸ１＿Ａを印加しないのは、以下のような理由によるものである。即ち、転送パルスｐＴＸ１＿Ａを供給する信号線と転送パルスｐＴＸ１＿Ｂを供給する信号線とが短絡しているため、転送パルスｐＴＸ１＿Ａの印加によって転送スイッチ５０１をオン状態にすると、転送スイッチ５０２もオン状態になってしまう。この場合には、Ａ＋Ｂ像に対応する電荷がＦＤ部５０３に転送されてしまい、Ａ像信号を正常に得ることはできない。このような理由により、第１番目の行Ｌｉｎｅ１に位置する転送スイッチ５０１のゲートには、Ｈｉｇｈレベルの転送パルスｐＴＸ１＿Ａを印加しないようにする。ＦＤ部５０３は上述したように増幅トランジスタ５０５のゲートに接続されており、増幅トランジスタ５０５のゲートの電位に応じた出力信号が、出力信号線５０８，５０９を介して出力される。出力信号線５０８，５０９を介して出力される出力信号は、加算部３０５において加算される。上述したように、第１番目の行Ｌｉｎｅ１は欠陥行であるため、第１番目の行Ｌｉｎｅ１においては、光電変換部４０１からＦＤ部５０３への電荷の転送が行われない。従って、第３番目の行Ｌｉｎｅ３に位置する単位画素４０３から出力されるＡ像信号が、加算部３０５において取得される。このように、駆動手段１０２は、加算対象となる複数の行のうちに欠陥行が含まれている場合には、以下のような第２の態様（第２のモード）で撮像素子１０１を駆動する。即ち、駆動手段１０２は、かかる場合には、加算対象となる複数の行のうちの欠陥行以外の行に位置する単位画素４０３からのＡ像信号（第１の信号）に基づいてＡ像についての画像信号が生成されるように撮像素子１０１を駆動する第２の態様の駆動を行う。

次に、第１番目の行Ｌｉｎｅ１と第３番目の行Ｌｉｎｅ３とに位置する転送スイッチ５０２のゲートにＨｉｇｈレベルの転送パルスｐＴＸ１＿Ｂ，ｐＴＸ３＿Ｂをそれぞれ印加する。この際、第１番目の行Ｌｉｎｅ１に位置する転送スイッチ５０１のゲートにも、Ｈｉｇｈレベルの転送パルスｐＴＸ１＿Ａを印加する。これにより、第１番目の行Ｌｉｎｅ１においては、Ａ像に対応する電荷が転送スイッチ５０１を介して光電変換部４０１からＦＤ部５０３に転送される。また、第１番目の行Ｌｉｎｅ１に位置する単位画素４０３においては、Ｂ像に対応する電荷が転送スイッチ５０２を介して光電変換部４０２からＦＤ部５０３に転送される。従って、第１番目の行Ｌｉｎｅ１においては、Ａ像に対応する電荷とＢ像に対応する電荷とがＦＤ部５０３において加算される。こうして、第１番目の行Ｌｉｎｅ１においては、光電変換部４０１において発生した電荷と光電変換部４０２において発生した電荷とを加算することにより得られる電荷に応じた信号、即ち、Ａ＋Ｂ像信号を得ることができる。第１番目の行Ｌｉｎｅ１においては、転送パルスｐＴＸ１＿Ａを供給するための信号線と、転送パルスｐＴＸ１＿Ｂを供給するための信号線とが短絡してしまっているが、これらを同時にＨｉｇｈレベルにしてＡ＋Ｂ像信号を取得することは可能である。第３番目の行Ｌｉｎｅ３においては、光電変換部４０１からＦＤ部５０３に既に転送された、Ａ像に対応する電荷がＦＤ部５０３において保持されているため、Ａ像に対応する電荷とＢ像に対応する電荷とがＦＤ部５０３において加算される。ＦＤ部５０３は上述したように増幅トランジスタ５０５のゲートに接続されており、増幅トランジスタ５０５のゲートの電位に応じた出力信号が、出力信号線５０８，５０９を介してそれぞれ出力される。即ち、第１番目の行Ｌｉｎｅ１に位置する単位画素４０３と第３番目の行Ｌｉｎｅ３に位置する単位画素４０３とのそれぞれにおいて得られたＡ＋Ｂ像信号が、出力信号線５０８，５０９を介してそれぞれ出力される。出力信号線５０８，５０９を介してそれぞれ出力される複数のＡ＋Ｂ像信号は、加算部３０５において加算される。即ち、第１番目の行Ｌｉｎｅ１に位置する単位画素４０３によって得られたＡ＋Ｂ像信号と第３番目の行Ｌｉｎｅ３に位置する単位画素４０３によって得られたＡ＋Ｂ像信号とが加算部３０５において加算される。これにより、Ａ＋Ｂ像についての合成信号が得られる。この後、選択スイッチ５０７のゲートに印加する選択パルスｐＳＥＬ１，ｐＳＥＬ３をＬｏｗレベルにする。こうして、Ａ像についての信号と、Ａ＋Ｂ像についての合成信号とがそれぞれ得られることとなる。

ステップＳ２０５では、撮像素子１０１によって得られた画像信号を、分離手段１０４が、記録用画像信号と測距用画像信号とに分離する。図８は、本実施形態による撮像装置の動作を示すタイムチャートである。図８は、撮像素子１０１によって得られた画像信号が、記録用画像選択信号に基づいて、記録用画像信号と測距用画像信号とに分離される様子を示している。“Ａ（Ｌ０＋Ｌ２）”は、第０番目の行Ｌｉｎｅ０の単位画素４０３によって得られるＡ像信号と第２番目の行Ｌｉｎｅ２の単位画素４０３によって得られるＡ像信号とを加算することにより得られるＡ像についての合成信号を示している。“Ａ＋Ｂ（Ｌ０＋Ｌ２）”は、第０番目の行Ｌｉｎｅ０の単位画素４０３によって得られるＡ＋Ｂ像信号と第２番目の行Ｌｉｎｅ２の単位画素４０３によって得られるＡ＋Ｂ像信号とを加算することにより得られるＡ＋Ｂ像についての合成信号を示している。“Ａ（Ｌ３）”は、第３番目の行Ｌｉｎｅ３の単位画素４０３によって得られるＡ像信号を示している。“Ａ＋Ｂ（Ｌ１＋Ｌ３）”は、第１番目の行Ｌｉｎｅ１の単位画素４０３によって得られるＡ＋Ｂ像信号と第３番目の行Ｌｉｎｅ３の単位画素４０３によって得られるＡ＋Ｂ像信号とを加算することにより得られるＡ＋Ｂ像についての合成信号を示している。入力画像信号８０１は、撮像素子１０１から分離手段１０４に入力される。記録用画像選択信号８０２は、記録用画像信号を入力画像信号８０１のうちから選択するための信号であり、制御手段１１０から分離手段１０４に供給される。記録用画像信号８０３は、図示しない記憶媒体に記録するためのＡ＋Ｂ像の画像信号であり、記録用画像選択信号８０２に基づいて、入力画像信号８０１のうちから選択される。なお、かかる記憶媒体としては、例えば、着脱可能なメモリカード等が挙げられる。測距用画像信号８０４は、Ａ像信号とＡ＋Ｂ像信号とを含み、正規化手段１０５に出力される。

ステップＳ２０６では、第２の態様の駆動によって取得されたＡ像信号に対して、即ち、ステップＳ２０４において取得されたＡ像信号に対して、正規化手段１０５が正規化を行う。ステップＳ２０４において第２の態様の駆動によって取得されたＡ像信号Ａ（Ｌ３）は、本来よりも信号レベルが低くなってしまっている。このため、Ａ像信号Ａ（Ｌ３）のレベルを調整するための正規化が正規化手段１０５によって行われる。図９は、本実施形態による撮像装置の動作を示すタイムチャートである。図９は、正規化手段１０５によって行われる正規化処理の様子を示している。入力画像信号９０１は、分離手段１０４から正規化手段１０５に入力される画像信号であり、図８を用いて上述した測距用画像信号８０４である。正規化制御信号９０２は、正規化手段１０５によって正規化が行われる画像信号を入力画像信号９０１のうちから選択するための信号である。正規化制御信号９０２は、欠陥情報記憶手段１０６に記憶されている欠陥情報、具体的には、いずれの行が欠陥行であるかを示す情報に基づいて、制御手段１１０から正規化手段１０５に供給される。正規化手段１０５は、制御手段１１０から供給される正規化制御信号９０２に基づいて、入力画像信号９０１に対して正規化を行う。ここでは、加算読み出しの対象となる複数の行Ｌｉｎｅ１，Ｌｉｎｅ２の数は例えば２つであり、欠陥行の数は例えば１つであり、正常行の数は例えば１つである。このような場合には、第２の態様の駆動によって取得されるＡ像信号の大きさは、本来得られるべきＡ像信号の大きさの１／２となる。従って、このような場合には、ステップＳ２０４において第２の態様の駆動によって取得されたＡ像信号Ａ（Ｌ３）に対して２を乗算することによって、正規化を行うことができる。このように、正規化手段１０５は、Ａ像信号に所定の係数を乗算することによってＡ像信号を正規化する。所定の係数は、上述したように、加算読み出しの対象となる複数の行の行数と、加算読み出しの対象となる複数の行のうちに含まれている欠陥行の行数とに基づいて設定される。出力画像信号９０３は、正規化手段１０５から出力される画像信号である。“Ａ（Ｌ３）×２”は、第３番目の行Ｌｉｎｅ３の単位画素４０３によって取得されるＡ像信号に２を乗算することによって正規化されたＡ像信号を示している。なお、正規化手段１０５は、正規化処理を行う必要のない入力画像信号９０１に対しては、正規化処理を行うことなくそのまま出力する。このように、正規化手段１０５は、第２の態様の駆動によってＡ像信号が生成された場合には、当該Ａ像信号に対して正規化処理を行う。

ステップＳ２０７では、正規化手段１０５から出力されるＡ像信号とＡ＋Ｂ像信号とを用いて、生成手段１０７がＢ像信号を生成する。Ｂ像信号は、以下のようにして生成される。即ち、正規化手段１０５から出力されるＡ像信号を、生成手段１０７が、画像信号記憶手段１０８に一時的に記憶させておく。そして、正規化手段１０５からＡ＋Ｂ像信号が入力された際に、生成手段１０７が画像信号記憶手段１０８からＡ像信号を読み出し、Ａ＋Ｂ像信号からＡ像信号を減算することによって生成手段１０７がＢ像信号を生成する。生成手段１０７は、Ａ像信号とＢ像信号とを出力する。こうして、瞳領域４０８を通過する光束に対応するＡ像信号と、瞳領域４０９を通過する光束に対応するＢ像信号とが、生成手段１０７から測距手段１０９に出力される。

ステップＳ２０８では、生成手段１０７から出力されるＡ像信号とＢ像信号とに基づいて、測距手段１０９が測距演算を行う。測距手段１０９は、Ａ像信号とＢ像信号との相関を取得する。即ち、測距手段１０９は、差分絶対値和を算出することにより相関を数値化することによって、相関値を取得する。測距手段１０９は、かかる相関値に基づいてＡ像とＢ像との間のずれ量を算出し、かかるずれ量に基づいて被写体までの距離に関する距離情報を取得する。ステップＳ２０９では、制御手段１１０は、かかる距離情報に基づいて、レンズ駆動手段１１２を介して撮影レンズ１１１を駆動する。こうして、フォーカス制御が行われる。

このように、本実施形態では、加算読み出しの対象となる複数の行のうちに欠陥行が含まれている場合には、当該複数の行のうちの欠陥行以外の行からの読み出しによってＡ像信号を取得し、かかるＡ像信号に対して正規化処理を行う。従って、本実施形態によれば、画素アレイ３０２の一部に欠陥が生じている場合であっても良好なＡ像信号を得ることができ、ひいては、焦点検出を良好に行い得る撮像装置を提供することができる。

［第２実施形態］
第２実施形態による撮像装置及びその制御方法について図１０乃至図１２を用いて説明する。図１０は、本実施形態による撮像装置を示すブロック図である。図１乃至図９に示す第１実施形態による撮像装置及びその制御方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。

図１０に示すように、撮像素子１０１と駆動手段１０２と欠陥情報記憶手段１０３と正規化手段１００２とがワンチップ化された撮像チップ（撮像部、画像取得部）１００１を有している。即ち、本実施形態では、撮像素子１０１と駆動手段１０２と欠陥情報記憶手段１０３と正規化手段１００２とが同一のパッケージに組み込まれている。換言すれば、本実施形態では、撮像素子１０１が、欠陥情報記憶手段１０３と駆動手段１０２と正規化手段１００２とを含む１つのチップとして構成されている。正規化手段１００２は、欠陥情報記憶手段１０３から供給される欠陥情報に基づいて、撮像素子１０１によって取得される画像信号に対して正規化処理を行う。欠陥情報記憶手段１０３には、第１実施形態において上述したように、撮像素子１０１に生じている欠陥についての情報、即ち、欠陥情報が記録されている。

次に、本実施形態による撮像装置の動作について図１１を用いて説明する。図１１は、本実施形態による撮像装置の動作を示すフローチャートである。ステップＳ１１０１では、第１実施形態において上述したステップＳ２０１と同様に、駆動手段１０２からの駆動信号に基づいて撮像素子１０１が駆動され、画像信号の取得が撮像素子１０１によって行われる。

ステップＳ１１０２では、第１実施形態において上述したステップＳ２０２と同様に、加算読み出しの対象となる複数の行のうちに欠陥行が含まれているか否かを、欠陥情報記憶手段１０３から供給される欠陥情報に基づいて駆動手段１０２が判定する。加算読み出しの対象となる複数の行のうちに欠陥行が含まれていない場合、即ち、加算読み出しの対象となる複数の行がすべて正常行である場合には（ステップＳ１１０２においてＮＯ）、ステップＳ１１０３に移行する。一方、加算読み出しの対象となる複数の行のうちに欠陥行が含まれている場合には（ステップＳ１１０２においてＹＥＳ）、ステップＳ１１０４に移行する。

ステップＳ１１０３では、第１実施形態において上述したステップＳ２０３と同様に、所定の読み出し処理、即ち、通常通りの読み出し処理を行う。即ち、第１実施形態と同様に、図６に示すようなタイムチャートで撮像素子１０１を駆動する。これにより、例えば、第０番目の行Ｌｉｎｅ０から読み出されるＡ像信号と第２番目の行Ｌｉｎｅ２から読み出されるＡ像信号とが加算部３０５において加算され、Ａ像についての合成信号が得られる。また、例えば、第０番目の行Ｌｉｎｅ０から読み出されるＡ＋Ｂ像信号と第２番目の行Ｌｉｎｅ２から読み出されるＡ＋Ｂ像信号とが加算部３０５において加算され、Ａ＋Ｂ像についての合成信号が得られる。

ステップＳ１１０４では、第１実施形態において上述したステップＳ２０４と同様に、欠陥行からのＡ像信号の読み出しを行うことなく、読み出し処理を行う。即ち、第１実施形態と同様に、第２の態様の駆動によって、図７に示すようなタイムチャートで撮像素子１０１を駆動する。これにより、Ａ像についての信号と、Ａ＋Ｂ像についての合成信号とが、第１実施形態の場合と同様に、それぞれ得られることとなる。第１番目の行Ｌｉｎｅ１が欠陥行であり、第３番目の行Ｌｉｎｅ３が正常行である場合には、第３番目の行Ｌｉｎｅ３に位置する単位画素４０３からの画像信号に基づいて、Ａ像信号が得られる。Ａ＋Ｂ像についての合成信号は、第１番目の行Ｌｉｎｅ１から読み出されたＡ＋Ｂ像信号と、第３番目の行Ｌｉｎｅ３から読み出されたＡ＋Ｂ像信号とを加算することによって生成される。

ステップＳ１１０５では、第２の態様の駆動によって取得されたＡ像信号に対して、即ち、ステップＳ１１０４において取得されたＡ像信号に対して、正規化手段１００２が正規化を行う。ステップＳ１１０４において第２の態様の駆動によって取得されたＡ像信号Ａ（Ｌ３）は、第１実施形態の場合と同様に、本来よりも信号レベルが低くなってしまっている。このため、Ａ像信号Ａ（Ｌ３）のレベルを調整するための正規化が正規化手段１００２によって行われる。図１２（ａ）は、本実施形態による撮像装置の動作を示すタイムチャートである。図１２（ａ）は、正規化手段１００２によって行われる正規化処理の様子を示している。入力画像信号１２０１は、撮像素子１０１から正規化手段１００２に入力される画像信号である。正規化判別信号１２０２は、正規化手段１００２によって正規化が行われる画像信号を入力画像信号１２０１のうちから選択するための信号である。正規化判別信号１２０２は、欠陥情報記憶手段１０３に記憶されている欠陥情報、具体的には、いずれの行が欠陥行であるかを示す情報に基づいて、正規化手段１００２において生成される。正規化手段１００２は、正規化判別信号１２０２に基づいて、入力画像信号１２０１に対して正規化を行う。第１実施形態と同様に、加算読み出しの対象となる複数の行Ｌｉｎｅ１，Ｌｉｎｅ２の数は例えば２つであり、欠陥行の数は例えば１つであり、正常行の数は例えば１つであるものとする。このような場合には、第１実施形態において上述したように、第２の態様の駆動によって取得されるＡ像信号の大きさは、本来得られるべきＡ像信号の大きさの１／２となる。従って、このような場合には、ステップＳ１１０４において第２の態様の駆動によって取得されたＡ像信号Ａ（Ｌ３）に対して２を乗算することによって、第１実施形態と同様に正規化を行うことができる。出力画像信号１２０３は、正規化手段１００２から出力される画像信号である。“Ａ（Ｌ３）×２”は、第３番目の行Ｌｉｎｅ３の単位画素４０３によって得られるＡ像信号に２を乗算することによって正規化されたＡ像信号を示している。なお、正規化手段１００２は、正規化処理を行う必要のない入力画像信号に対しては、正規化処理を行うことなくそのまま出力する。正規化手段１００２から出力される画像信号、即ち、撮像チップ１００１から出力される画像信号は、分離手段１０４に入力される。

ステップＳ１１０６では、撮像チップ１００１によって得られた画像信号を、分離手段１０４が、記録用画像信号と測距用画像信号とに分離する。図１２（ｂ）は、本実施形態による撮像装置の動作を示すタイムチャートである。図１２（ｂ）は、撮像チップ１００１によって得られた画像信号が、記録用画像選択信号に基づいて、記録用画像信号と測距用画像信号とに分離される様子を示している。入力画像信号１２０４は、撮像チップ１００１から出力され、分離手段１０４に入力される。記録用画像選択信号１２０５は、記録用画像信号を入力画像信号１２０４のうちから選択するための信号であり、制御手段１１０から分離手段１０４に供給される。記録用画像信号１２０６は、図示しない記憶媒体に記録するためのＡ＋Ｂ像の画像信号であり、記録用画像選択信号１２０５に基づいて、入力画像信号１２０４のうちから選択される。測距用画像信号１２０７は、Ａ像の画像信号とＡ＋Ｂ像の画像信号とを含み、生成手段１０７に出力される。

ステップＳ１１０７では、分離手段１０４から出力されるＡ像信号とＡ＋Ｂ像信号とを用いて、生成手段１０７がＢ像信号を生成する。Ｂ像信号は、以下のようにして生成される。即ち、分離手段１０４から出力されるＡ像信号を、生成手段１０７が、画像信号記憶手段１０８に一時的に記憶させておく。そして、分離手段１０４からＡ＋Ｂ像信号が入力された際には、生成手段１０７が画像信号記憶手段１０８からＡ像信号を読み出し、Ａ＋Ｂ像信号からＡ像信号を減算することによって生成手段１０７がＢ像信号を生成する。生成手段１０７は、Ａ像信号とＢ像信号とを出力する。こうして、瞳領域４０８を通過する光束に対応するＡ像信号と、瞳領域４０９を通過する光束に対応するＢ像信号とが、生成手段１０７から測距手段１０９に出力される。

ステップＳ１１０８では、第１実施形態におけるステップＳ２０８と同様に、生成手段１０７から出力されるＡ像信号とＢ像信号とに基づいて、測距手段１０９が測距演算を行う。これにより、被写体までの距離に関する距離情報が取得される。ステップＳ１１０９では、制御手段１１０は、かかる距離情報に基づいて、レンズ駆動手段１１２を介して撮影レンズ１１１を駆動する。こうして、フォーカス制御が行われる。

このように、本実施形態では、撮像素子１０１と駆動手段１０２と欠陥情報記憶手段１０３と正規化手段１００２とがワンチップ化された撮像チップ１００１が備えられている。そして、撮像素子１０１を駆動する際や画像信号を正規化する際に用いられる欠陥情報は、いずれも撮像チップ１００１内に備えられた欠陥情報記憶手段１０３から供給される。このため、欠陥情報記憶手段１０３と別個の欠陥情報記憶手段１０６（図１参照）を、撮像チップ１００１の外部に設けることを要しない。このため、本実施形態では、撮像チップ１００１の外部において欠陥情報を設定することを要しない。従って、本実施形態によれば、撮像装置１００を組み立てる際の欠陥情報の管理を不要とすることができる。しかも、本実施形態によれば、欠陥情報記憶手段１０３と別個に欠陥情報記憶手段１０６を設けることを要しないため、低コスト化等に寄与することができる。

［第３実施形態］
第３実施形態による撮像装置について図１３乃至図１８を用いて説明する。図１３は、本実施形態による撮像装置を示すブロック図である。図１乃至図１２に示す第１又は第２実施形態による撮像装置と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。

本実施形態による撮像装置は、加算読み出しの対象となる複数の行においてそれぞれ取得される複数の画像信号を共通の出力信号線において合成するものである。

図１３に示すように、本実施形態による撮像装置は、撮像素子１３０１と駆動手段１０２と欠陥情報記憶手段１０３とがワンチップ化された撮像チップ１３０２を有している。換言すれば、撮像素子１３０１は、欠陥情報記憶手段１０３と駆動手段１０２とを含む１つのチップとして構成されている。撮像素子１３０１は、撮像光学系によって形成される被写体像を光電変換により電気信号に変換し、画像信号として出力する。図１８は、本実施形態による撮像素子１３０１の構成を示すブロック図である。本実施形態による撮像素子１３０１には、加算部３０５（図３参照）が設けられていない。

図１５は、本実施形態による撮像素子１３０１の一部を示す回路図である。本実施形態による撮像素子１３０１は、各々の行Ｌｉｎｅ０〜Ｌｉｎｅ３の単位画素４０３が共通の出力信号線１５０１に接続されている点が、図５に示す第１実施形態による撮像素子１０１と相違している。本実施形態では、各々の行Ｌｉｎｅ０〜Ｌｉｎｅ３の単位画素４０３が共通の出力信号線１５０１に接続されているため、以下のように動作する。即ち、本実施形態では、複数の行において選択スイッチ５０７をオン状態にすると、これら複数の行から出力される画像信号が加算平均されて出力信号線１５０１に出力される。例えば、第０番目の行Ｌｉｎｅ０から出力される画像信号と第２番目の行Ｌｉｎｅ２から出力される画像信号との合成信号を出力したい場合には、以下のようにする。即ち、第０番目の行の選択スイッチ５０７のゲートに印加される選択パルスｐＳＥＬ０と、第２番目の行の選択スイッチ５０７のゲートに印加される選択パルスｐＳＥＬ２とを、Ｈｉｇｈレベルにする。これにより、第０番目の行Ｌｉｎｅ０からの画像信号と第２番目の行Ｌｉｎｅ２からの画像信号とが出力信号線１５０１において加算平均され、出力信号線１５０１を介して撮像素子１３０１の外部に出力される。また、第３番目の行Ｌｉｎｅ３に位置する単位画素４０３によって取得される画像信号のみを出力したい場合には、第３番目の行Ｌｉｎｅ３の選択スイッチ５０７のゲートに印加される選択パルスｐＳＥＬ３のみをＨｉｇｈレベルにする。これにより、第３番目の行Ｌｉｎｅ３に位置する単位画素４０３によって取得された画像信号が、出力信号線１５０１を介して撮像素子１３０１の外部に出力される。

駆動手段１０２は、加算読み出しの対象となる複数の行にそれぞれ位置する単位画素４０３からの複数のＡ像信号を出力信号線１５０１において合成することによってＡ像についての合成信号が生成されるように、撮像素子１３０１を駆動する。また、駆動手段１０２は、加算読み出しの対象となる複数の行にそれぞれ位置する単位画素４０３からの複数のＡ＋Ｂ像信号を出力信号線１５０１において合成することによってＡ＋Ｂ像についての合成信号が生成されるように、撮像素子１３０１を駆動する。駆動手段１０２は、欠陥を含む行である欠陥行が加算読み出しの対象となる複数の行のうちに含まれていない場合には、以下のような第１の態様で撮像素子１３０１を駆動する。即ち、駆動手段１０２は、かかる場合には、加算読み出しの対象となる複数の行にそれぞれ位置する単位画素４０３からの複数のＡ像信号を出力信号線１５０１において合成することによってＡ像についての合成信号が生成されるような第１の態様の駆動を行う。また、駆動手段１０２は、加算読み出しの対象となる複数の行のうちに欠陥行が含まれている場合には、以下のような第２の態様で撮像素子１３０１を駆動する。即ち、駆動手段１０２は、かかる場合には、加算読み出しの対象となる複数の行のうちの欠陥行以外の行に位置する単位画素４０３からのＡ像信号によってＡ像についての画像信号が生成されるような第２の態様の駆動を行う。

図１４は、本実施形態による撮像装置の動作を示すフローチャートである。ステップＳ１４０１では、第１実施形態において上述したステップＳ２０１と同様に、駆動手段１０２からの駆動信号に基づいて撮像素子１３０１が駆動され、画像信号の取得が撮像素子１３０１によって行われる。

ステップＳ１４０２では、第１実施形態において上述したステップＳ２０２と同様に、加算読み出しの対象となる複数の行のうちに欠陥行が含まれているか否かを、欠陥情報記憶手段１０３から出力される欠陥情報に基づいて駆動手段１０２が判定する。加算読み出しの対象となる複数の行のうちに欠陥行が含まれていない場合、即ち、加算読み出しの対象となる複数の行がすべて正常行である場合には（ステップＳ１４０２においてＮＯ）、ステップＳ１４０３に移行する。一方、加算読み出しの対象となる複数の行のうちに欠陥行が含まれている場合には（ステップＳ１４０２においてＹＥＳ）、ステップＳ１４０４に移行する。

ステップＳ１４０３では、第１実施形態において上述したステップＳ２０３と同様に、所定の読み出し処理、即ち、通常通りの読み出し処理を行う。即ち、第１実施形態と同様に、図６に示すようなタイムチャートで撮像素子１３０１を駆動する。これにより、例えば、第０番目の行Ｌｉｎｅ０から読み出されるＡ像信号と第２番目の行Ｌｉｎｅ２から読み出されるＡ像信号とが出力信号線１５０１において合成され、Ａ像についての合成信号が得られる。また、第０番目の行Ｌｉｎｅ０から読み出されるＡ＋Ｂ像信号と第２番目の行Ｌｉｎｅ２から読み出されるＡ＋Ｂ像信号とが出力信号線１５０１において合成され、Ａ＋Ｂ像についての合成信号が得られる。

ステップＳ１４０４では、欠陥行からのＡ像信号の読み出しを行うことなく、読み出し処理を行う。即ち、図１６に示すようなタイムチャートで撮像素子１３０１を駆動する。図１６は、本実施形態による撮像装置の動作を示すタイムチャートである。図１６は、画素アレイ３０２から画像信号を読み出す際のタイムチャートを示しており、加算読み出しの対象となる複数の行のうちに欠陥行が含まれている場合に対応している。ここでは、第１番目の行Ｌｉｎｅ１が欠陥行であり、第３番目の行Ｌｉｎｅ３が欠陥行でないものとして説明する。

まず、第３番目の行Ｌｉｎｅ３に位置する選択スイッチ５０７のゲートに印加する選択パルスｐＳＥＬ３をＨｉｇｈレベルにする。これにより、第３番目の行Ｌｉｎｅ３に位置する単位画素４０３から画像信号を読み出すことが可能となる。一方、第１番目の行Ｌｉｎｅ１に位置する単位画素４０３から画像信号を読み出さないようにするため、第１番目の行Ｌｉｎｅ１に位置する選択スイッチ５０７のゲートに印加する選択パルスｐＳＥＬ１はＬｏｗレベルのままとする。

次に、第１番目の行Ｌｉｎｅ１と第３番目の行Ｌｉｎｅ３とにそれぞれ位置するリセットスイッチ５０４のゲートにＨｉｇｈレベルのリセットパルスｐＲＥＳ１，ｐＲＥＳ３をそれぞれ印加することにより、ＦＤ部５０３をリセットする。

次に、第１番目の行Ｌｉｎｅ１と第３番目の行Ｌｉｎｅ３とにそれぞれ位置する単位画素４０３に設けられた転送スイッチ５０１のゲートにＨｉｇｈレベルの転送パルスｐＴＸ１＿Ａ，ｐＴＸ３＿Ａをそれぞれ印加する。第１番目の行Ｌｉｎｅ１においては、転送パルスｐＴＸ１＿Ａを供給する信号線と転送パルスｐＴＸ１＿Ｂを供給する信号線とが短絡しているため、以下のようになる。即ち、第１番目の行Ｌｉｎｅ１においては、転送パルスｐＴＸ１＿Ａの印加によって転送スイッチ５０１をオン状態にすると、ゲートに転送パルスｐＴＸ１＿Ｂが供給される転送スイッチ５０２もオン状態になる。従って、第１番目の行Ｌｉｎｅ１に位置する単位画素４０３においては、光電変換部４０１と光電変換部４０２とのいずれからもＦＤ部５０３に電荷の転送が行われる。しかし、第１番目の行Ｌｉｎｅ１に位置する選択スイッチ５０７のゲートに印加する選択パルスｐＳＥＬ１はＬｏｗレベルのままである。従って、第１番目の行Ｌｉｎｅ１に位置する単位画素４０３のＦＤ部５０３の電位に応じた信号、即ち、第１番目の行Ｌｉｎｅ１に位置する増幅トランジスタ５０５のゲートの電位に応じた信号は、出力信号線１５０１に出力されない。一方、第３番目の行Ｌｉｎｅ３においては、転送パルスｐＴＸ３＿Ａを供給する信号線と転送パルスｐＴＸ３＿Ｂを供給する信号線とが短絡していない。従って、第３番目の行Ｌｉｎｅ３に位置する単位画素４０３においては、光電変換部４０２において生じた電荷をＦＤ部５０３に転送することなく、光電変換部４０１において生じた電荷がＦＤ部５０３に転送される。第３番目の行Ｌｉｎｅ３に位置する選択スイッチ５０７のゲートに印加する選択パルスｐＳＥＬ３はＨｉｇｈレベルのままである。従って、第３番目の行Ｌｉｎｅ３に位置する単位画素４０３のＦＤ部５０３の電位に応じた信号、即ち、第３番目の行Ｌｉｎｅ３に位置する増幅トランジスタ５０５のゲートの電位に応じた信号が、出力信号線１５０１に出力される。このように、本実施形態では、第１番目の行Ｌｉｎｅ１の選択スイッチ５０７をオフにした状態で、ＦＤ部５０３への電荷の転送が行われる。このため、本実施形態では、第１番目の行Ｌｉｎｅ１に位置する単位画素４０３から画像信号が読み出されることなく、第３番目の行Ｌｉｎｅ３に位置する単位画素４０３からのＡ像信号が読み出される。そして、第３番目の行Ｌｉｎｅ３に位置する単位画素４０３から読み出されたＡ像信号が、撮像素子１３０１から出力される。

次に、第１番目の行Ｌｉｎｅ１に位置する選択スイッチ５０７のゲートに印加する選択パルスｐＳＥＬ１を、Ｈｉｇｈレベルとする。これにより、第１番目の行Ｌｉｎｅ１と第３番目の行Ｌｉｎｅ３のいずれにおいても、選択スイッチ５０７がオン状態となる。

次に、第１番目の行Ｌｉｎｅ１と第３番目の行Ｌｉｎｅ３の転送スイッチ５０２のゲートにＨｉｇｈレベルの転送パルスｐＴＸ１＿Ｂ，ｐＴＸ３＿Ｂを印加することによって、光電変換部４０２からＦＤ部５０３に電荷を転送する。第１番目の行Ｌｉｎｅ１においては、転送パルスｐＴＸ１＿Ａを供給するための信号線と、転送パルスｐＴＸ１＿Ｂを供給する信号線とが短絡してしまっているが、これらを同時にＨｉｇｈレベルにするため、良好なＡ＋Ｂ像信号を得ることが可能である。第３番目の行Ｌｉｎｅ３においては、光電変換部４０１からＦＤ部５０３に既に転送された、Ａ像に対応する電荷がＦＤ部５０３において保持されているため、Ａ像に対応する電荷とＢ像に対応する電荷とがＦＤ部５０３において加算される。ＦＤ部５０３は上述したように増幅トランジスタ５０５のゲートに接続されており、増幅トランジスタ５０５のゲートの電位に応じた出力信号が、出力信号線１５０１に出力される。このように、第１番目の行Ｌｉｎｅ１の選択スイッチ５０７と第３番目の行Ｌｉｎｅ３の選択スイッチ５０７の両方をオンにした状態で、ＦＤ部５０３への電荷の転送が行われる。このため、第１番目の行Ｌｉｎｅ１からのＡ＋Ｂ像信号と第３番目の行Ｌｉｎｅ３からのＡ＋Ｂ像信号とが出力信号線１５０１において合成され、Ａ＋Ｂ像についての合成信号が出力信号線１５０１を介して出力される。この後、第１番目の行Ｌｉｎｅ１と第３番目の行Ｌｉｎｅ３のそれぞれに位置する選択スイッチ５０７のゲートに印加する選択パルスｐＳＥＬ１，ｐＳＥＬ３をＬｏｗレベルにする。

ステップＳ１４０５では、第１実施形態と同様に、撮像素子１３０１によって得られた画像信号を、分離手段１０４が記録用画像信号と測距用画像信号とに分離する。図１７は、本実施形態による撮像装置の動作を示すタイムチャートである。図１７は、撮像素子１３０１によって得られた画像信号が、記録用画像選択信号に基づいて、記録用画像信号と測距用画像信号とに分離される様子を示している。入力画像信号１７０１は、撮像素子１３０１から出力され、分離手段１０４に入力される。“｛Ａ（Ｌ０）＋Ａ（Ｌ２）｝／２”は、第０番目の行Ｌｉｎｅ０の単位画素４０３によって得られるＡ像信号と第２番目の行Ｌｉｎｅ２の単位画素４０３によって得られるＡ像信号との加算平均によって得られるＡ像信号を示している。“｛Ａ＋Ｂ（Ｌ０）＋Ａ＋Ｂ（Ｌ２）｝／２”は、第０番目の行Ｌｉｎｅ０の単位画素４０３によって得られるＡ＋Ｂ像信号と第２番目の行Ｌｉｎｅ２の単位画素４０３によって得られるＡ＋Ｂ像信号との加算平均によって得られるＡ＋Ｂ像信号を示している。“Ａ（Ｌ３）”は、第３番目の行Ｌｉｎｅ３の単位画素４０３によって得られるＡ像信号を示している。“｛Ａ＋Ｂ（Ｌ１）＋Ａ＋Ｂ（Ｌ３）｝／２”は、第１番目の行Ｌｉｎｅ１の単位画素４０３によって得られるＡ＋Ｂ像信号と第３番目の行Ｌｉｎｅ３の単位画素４０３によって得られるＡ＋Ｂ像信号との加算平均によって得られるＡ＋Ｂ像信号を示している。記録用画像選択信号１７０２は、記録用画像信号を入力画像信号１７０１のうちから選択するための信号であり、制御手段１１０から分離手段１０４に供給される。記録用画像信号１７０３は、図示しない記憶媒体に記録するためのＡ＋Ｂ像の画像信号であり、記録用画像選択信号１７０２に基づいて、入力画像信号１７０１のうちから選択される。測距用画像信号１７０４は、Ａ像信号とＡ＋Ｂ像信号とを含み、生成手段１０７に出力される。ステップＳ１４０６〜Ｓ１４０８は、第２実施形態において上述したステップＳ１１０７〜Ｓ１１０９と同様であるため、説明を省略する。

このように、本実施形態では、加算読み出しの対象となる複数の行においてそれぞれ取得される複数の画像信号を共通の出力信号線１５０１において合成する。加算読み出しの対象となる複数の行のうちに欠陥行が含まれている場合には、欠陥行に位置する選択スイッチ５０７をオフにした状態で読み出しを行う。このため、本実施形態によれば、加算読み出しの対象となる複数の行のうちに欠陥行が含まれている場合であっても、良好なＡ像信号を得ることができる。従って、本実施形態においても、画素アレイ３０２の一部に欠陥が生じている場合であっても良好なＡ像信号を得ることができ、ひいては、焦点検出を良好に行い得る撮像装置を提供することができる。

［変形実施形態］
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されるものではなく、その要旨の範囲内で種々の変形及び変更が可能である。

例えば、上記実施形態では、加算読み出しの際に２つの行からの画像信号を合成する場合を例に説明したが、これに限定されるものではない。例えば、３つ以上の行からの画像信号を合成するようにしてもよい。そして、加算読み出しの対象となる複数の行の行数と、加算読み出しの対象となる複数の行に含まれる欠陥行の数とに基づいて、正規化を適宜行えばよい。

また、第２の態様の駆動によって得られたＡ像信号を用いることによって得られる第１の距離情報の信頼度は、第１の態様の駆動によって得られたＡ像信号を用いることによって得られる第２の距離情報の信頼度よりも低い。従って、制御手段１１０は、第１の距離情報の信頼度と第２の距離情報の信頼度とをそれぞれ考慮することにより得られる距離情報に基づいてフォーカス制御を行うようにしてもよい。例えば、信頼度を加味した加重平均によって得られる距離情報に基づいてフォーカス制御を行うようにしてもよい。

また、上記実施形態では、Ａ像信号については正常に取得し得ないけれどもＡ＋Ｂ像については正常に取得し得るような欠陥が画素アレイ３０２に生じている場合を例に説明したが、これに限定されるものではない。例えば、Ａ像信号のみならずＡ＋Ｂ像信号をも正常に取得し得ないような欠陥が画素アレイ３０２に生じている場合にも、本発明を適用し得る。かかる場合には、Ａ像についての画像信号を生成する際のみならず、Ａ＋Ｂ像についての画像信号を生成する際にも、第２の態様での駆動が行われる。即ち、加算読み出しの対象となる複数の行のうちの欠陥行以外の行に位置する単位画素４０３からのＡ＋Ｂ像信号に基づいて、Ａ＋Ｂ像についての画像信号が生成される。そして、正規化が適宜行われる。

また、上記実施形態では、Ａ像信号を取得した後に、Ａ＋Ｂ像信号を取得する撮像素子１０１を例に説明したが、撮像素子１０１は、このような撮像素子に限定されるものではない。例えば、Ａ像信号を取得した後に、ＦＤ部５０３をリセットし、この後、Ｂ像信号を取得するような撮像素子を用いる場合にも、本発明を適用し得る。Ａ像信号は正常に取得し得ないけれどもＢ像信号については正常に取得し得るような欠陥行がこのような撮像素子に生じている場合において、加算読み出しの対象となる複数の行のうちにかかる欠陥行が含まれている際には、以下のような駆動が行われる。Ａ像についての画像信号を生成する際には、第２の態様での駆動が行われる。即ち、加算読み出しの対象となる複数の行のうちの欠陥行以外の行に位置する単位画素４０３からのＡ像信号に基づいて、Ａ像についての画像信号が生成される。一方、Ｂ像についての画像信号を生成する際には、第１の態様での駆動が行われる。即ち、加算読み出しの対象となる複数の行にそれぞれ位置する単位画素４０３からの複数のＢ像信号を合成することによってＢ像についての画像信号が生成される。そして、正規化が適宜行われる。Ａ像信号のみならずＢ像信号をも正常に取得し得ないような欠陥行がこのような撮像素子に生じている場合には、加算読み出しの対象となる複数の行のうちにかかる欠陥行が含まれている際に、以下のような駆動が行われる。Ａ像についての画像信号を生成する際には、第２の態様での駆動が行われる。即ち、加算読み出しの対象となる複数の行のうちの欠陥行以外の行に位置する単位画素４０３からのＡ像信号に基づいて、Ａ像についての画像信号が生成される。Ｂ像についての画像信号を生成する際にも、第２の態様での駆動が行われる。即ち、加算読み出しの対象となる複数の行のうちの欠陥行以外の行に位置する単位画素４０３からのＢ像信号に基づいて、Ｂ像についての画像信号が生成される。そして、正規化が適宜行われる。

また、上記実施形態では、第２の態様の駆動によってＡ像信号が生成された場合に、当該Ａ像信号に対して正規化手段１０５，１００２が正規化処理を行う場合を例に説明したが、これに限定されるものではない。例えば、第２の態様の駆動によってＡ像信号が生成された場合に、当該Ａ像信号以外の信号に対して正規化手段１０５，１００２が正規化処理を行うようにしてもよい。例えば、第２の態様の駆動によって得られたＡ像信号Ａ（Ｌ３）については係数を乗算せず、当該Ａ像信号Ａ（Ｌ３）以外の信号に対して例えば０．５を乗算することによって、正規化を行ってもよい。即ち、Ａ像についての合成信号Ａ（Ｌ０＋Ｌ２）、Ａ＋Ｂ像についての合成信号Ａ＋Ｂ（Ｌ０＋Ｌ２），Ａ＋Ｂ（Ｌ１＋Ｌ３）に対して、正規化を行ってもよい。

本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

１０１…撮像素子
１０２…駆動手段
１０３…欠陥情報記憶手段
１０４…分離手段
１０５…正規化手段
１０６…欠陥情報記憶手段
１０７…生成手段
１０８…画像信号記憶手段
１０９…測距手段
１１０…制御手段

Claims (17)

1. 第１の光電変換部と第２の光電変換部とをそれぞれ含む複数の単位画素が行列状に配された画素アレイを含む撮像素子であって、前記第１の光電変換部において発生した電荷に応じた第１の信号と、前記第２の光電変換部において少なくとも発生した電荷に応じた第２の信号とを生成する撮像素子と、
   複数の行にそれぞれ位置する前記単位画素からの複数の前記第１の信号を合成することによって第１の画像信号が生成され、前記複数の行にそれぞれ位置する前記単位画素からの複数の前記第２の信号を合成することによって第２の画像信号が生成されるように、前記撮像素子を駆動する駆動手段であって、欠陥を含む行である欠陥行が前記複数の行のうちに含まれていない場合には、前記複数の行にそれぞれ位置する前記単位画素からの前記複数の第１の信号を合成することによって前記第１の画像信号が生成されるように前記撮像素子を駆動する第１の態様の駆動を行い、前記複数の行のうちに前記欠陥行が含まれている場合には、前記複数の行のうちの前記欠陥行以外の行に位置する前記単位画素からの前記第１の信号に基づいて前記第１の画像信号が生成されるように前記撮像素子を駆動する第２の態様の駆動を行う駆動手段と、
   前記第２の態様の駆動によって前記第１の画像信号が生成された場合には、前記第１の画像信号と前記第２の画像信号とのうちの少なくともいずれかに対して正規化処理を行う正規化手段と
   を有し、
   前記複数の行のうちの第１の行に位置する前記単位画素によって得られる前記第１の信号及び前記第２の信号は、第１の信号線を介して前記画素アレイから出力され、
   前記複数の行のうちの前記第１の行とは異なる第２の行に位置する前記単位画素によって得られる前記第１の信号及び前記第２の信号は、前記第１の信号線とは異なる第２の信号線を介して前記画素アレイから出力され、
   前記第１の信号線を介して前記画素アレイから出力される前記第１の信号と、前記第２の信号線を介して前記画素アレイから出力される前記第１の信号とから前記第１の画像信号を合成し、前記第１の信号線を介して前記画素アレイから出力される前記第２の信号と、前記第２の信号線を介して前記画素アレイから出力される前記第２の信号とから前記第２の画像信号を合成する合成手段を、前記撮像素子が更に有する
   ことを特徴とする撮像装置。
2. 前記正規化手段は、前記第１の画像信号又は前記第２の画像信号に所定の係数を乗算することによって前記第１の画像信号又は前記第２の画像信号を正規化することを特徴とする請求項１に記載の撮像装置。
3. 前記所定の係数は、前記複数の行の行数と、前記複数の行のうちに含まれている前記欠陥行の行数とに基づいて設定されることを特徴とする請求項２に記載の撮像装置。
4. 前記欠陥に関する情報が記憶された記憶手段を更に有し、
   前記撮像素子は、前記記憶手段と前記駆動手段と前記正規化手段とのうちの少なくもいずれかを含む１つのチップとして構成されていることを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
5. 第１の光電変換部と第２の光電変換部とをそれぞれ含む複数の単位画素が行列状に配された画素アレイを含む撮像素子であって、前記第１の光電変換部において発生した電荷に応じた第１の信号と、前記第２の光電変換部において少なくとも発生した電荷に応じた第２の信号とを生成する撮像素子と、
   複数の行にそれぞれ位置する前記単位画素からの複数の前記第１の信号を信号線において合成することによって第１の画像信号が生成され、前記複数の行にそれぞれ位置する前記単位画素からの複数の前記第２の信号を前記信号線において合成することによって第２の画像信号が生成されるように、前記撮像素子を駆動する駆動手段であって、欠陥を含む行である欠陥行が前記複数の行のうちに含まれていない場合には、前記複数の行にそれぞれ位置する前記単位画素からの前記複数の第１の信号を前記信号線において合成することによって前記第１の画像信号が生成されるように前記撮像素子を駆動する第１の態様の駆動を行い、前記複数の行のうちに前記欠陥行が含まれている場合には、前記複数の行のうちの前記欠陥行以外の行に位置する前記単位画素からの前記第１の信号によって前記第１の画像信号が生成されるように前記撮像素子を駆動する第２の態様の駆動を行う駆動手段と
   を有することを特徴とする撮像装置。
6. 前記欠陥に関する情報が記憶された記憶手段を更に有し、
   前記撮像素子は、前記記憶手段と前記駆動手段とのうちの少なくもいずれかを含む１つのチップとして構成されていることを特徴とする請求項５に記載の撮像装置。
7. 前記欠陥行に位置する前記単位画素からは、前記第２の信号を取得することは可能であるが、前記第１の信号を正常に取得することはできないことを特徴とする請求項１乃至６のいずれか１項に記載の撮像装置。
8. 前記単位画素は、前記第１の光電変換部及び前記第２の光電変換部の少なくともいずれかにおいて発生した電荷を一時的に蓄積するフローティングディフュージョン領域と、前記第１の光電変換部と前記フローティングディフュージョン領域との間に設けられた第１の転送スイッチと、前記第２の光電変換部と前記フローティングディフュージョン領域との間に設けられた第２の転送スイッチとを含み、
   前記欠陥行においては、前記第１の転送スイッチのゲートと前記第２の転送スイッチのゲートとが短絡していることを特徴とする請求項１乃至７のいずれか１項に記載の撮像装置。
9. 前記撮像素子は、前記複数の単位画素に対してそれぞれ設けられた複数のカラーフィルタを更に有し、
   前記第１の画像信号は、同じ色の前記カラーフィルタが配された前記単位画素からの前記複数の第１の信号によって生成され、
   前記第２の画像信号は、前記同じ色の前記カラーフィルタが配された前記単位画素からの前記複数の第２の信号によって生成されることを特徴とする請求項１乃至８のいずれか１項に記載の撮像装置。
10. 前記撮像素子は、前記複数の単位画素に対してそれぞれ設けられた複数のマイクロレンズを更に有し、
    前記第１の画像信号は、撮像光学系の射出瞳の第１の瞳領域を通過する光束に応じた信号であり、
    前記第２の画像信号は、前記第１の瞳領域を通過する前記光束と、前記射出瞳の前記第１の瞳領域とは異なる第２の瞳領域を通過する光束とに応じた信号であり、
    前記第２の瞳領域を通過する前記光束に応じた第３の画像信号を前記第１の画像信号と前記第２の画像信号とに基づいて生成する生成手段を更に有することを特徴とする請求項１乃至９のいずれか１項に記載の撮像装置。
11. 前記第１の画像信号と前記第３の画像信号とに基づいて距離情報を生成する測距手段を更に有することを特徴とする請求項１０に記載の撮像装置。
12. 前記第２の態様の駆動によって得られた前記第１の画像信号を用いることによって得られる前記距離情報の信頼度と、前記第１の態様の駆動によって得られた前記第１の画像信号を用いることによって得られる前記距離情報の信頼度とを考慮して、フォーカス制御を行う制御手段を更に有することを特徴とする請求項１１に記載の撮像装置。
13. 前記第２の信号は、前記第１の光電変換部と前記第２の光電変換部とにおいてそれぞれ発生した電荷を合成することにより得られる合成電荷に応じた信号であることを特徴とする請求項１乃至１２のいずれか１項に記載の撮像装置。
14. 第１の光電変換部と第２の光電変換部とをそれぞれ含む複数の単位画素が行列状に配された画素アレイを含む撮像素子であって、前記第１の光電変換部において発生した電荷に応じた第１の信号と、前記第２の光電変換部において少なくとも発生した電荷に応じた第２の信号とを生成する撮像素子を有する撮像装置の制御方法であって、
    複数の行にそれぞれ位置する前記単位画素からの複数の前記第１の信号を合成することによって第１の画像信号が生成され、前記複数の行にそれぞれ位置する前記単位画素からの複数の前記第２の信号を合成することによって第２の画像信号が生成されるように、前記撮像素子を駆動するステップであって、欠陥を含む行である欠陥行が前記複数の行のうちに含まれていない場合には、前記複数の行にそれぞれ位置する前記単位画素からの前記複数の第１の信号を合成することによって前記第１の画像信号が生成されるように前記撮像素子を駆動する第１の態様の駆動を行い、前記複数の行のうちに前記欠陥行が含まれている場合には、前記複数の行のうちの前記欠陥行以外の行に位置する前記単位画素からの前記第１の信号に基づいて前記第１の画像信号が生成されるように前記撮像素子を駆動する第２の態様の駆動を行うステップと、
    前記第２の態様の駆動によって前記第１の画像信号が生成された場合には、前記第１の画像信号と前記第２の画像信号とのうちの少なくともいずれかに対して正規化処理を行うステップと、
    前記複数の行のうちの第１の行に位置する前記単位画素によって得られる前記第１の信号及び前記第２の信号を、第１の信号線を介して前記画素アレイから出力するステップと、
    前記複数の行のうちの前記第１の行とは異なる第２の行に位置する前記単位画素によって得られる前記第１の信号及び前記第２の信号を、前記第１の信号線とは異なる第２の信号線を介して前記画素アレイから出力するステップと、
    前記第１の信号線を介して前記画素アレイから出力される前記第１の信号と、前記第２の信号線を介して前記画素アレイから出力される前記第１の信号とから前記第１の画像信号を合成し、前記第１の信号線を介して前記画素アレイから出力される前記第２の信号と、前記第２の信号線を介して前記画素アレイから出力される前記第２の信号とから前記第２の画像信号を合成するステップと、
    を有することを特徴とする撮像装置の制御方法。
15. 第１の光電変換部と第２の光電変換部とをそれぞれ含む複数の単位画素が行列状に配された画素アレイを含む撮像素子であって、前記第１の光電変換部において発生した電荷に応じた第１の信号と、前記第２の光電変換部において少なくとも発生した電荷に応じた第２の信号とを生成する撮像素子を有する撮像装置の制御方法であって、
    複数の行にそれぞれ位置する前記単位画素からの複数の前記第１の信号を信号線において合成することによって第１の画像信号が生成され、前記複数の行にそれぞれ位置する前記単位画素からの複数の前記第２の信号を前記信号線において合成することによって第２の画像信号が生成されるように、前記撮像素子を駆動するステップであって、欠陥を含む行である欠陥行が前記複数の行のうちに含まれていない場合には、前記複数の行にそれぞれ位置する前記単位画素からの前記複数の第１の信号を前記信号線において合成することによって前記第１の画像信号が生成されるように前記撮像素子を駆動する第１の態様の駆動を行い、前記複数の行のうちに前記欠陥行が含まれている場合には、前記複数の行のうちの前記欠陥行以外の行に位置する前記単位画素からの前記第１の信号によって前記第１の画像信号が生成されるように前記撮像素子を駆動する第２の態様の駆動を行うステップ
    を有することを特徴とする撮像装置の制御方法。
16. 第１の光電変換部と第２の光電変換部とをそれぞれ含む複数の単位画素が行列状に配された画素アレイを含む撮像素子であって、前記第１の光電変換部において発生した電荷に応じた第１の信号と、前記第２の光電変換部において少なくとも発生した電荷に応じた第２の信号とを生成する撮像素子を有する撮像装置を制御するためのプログラムであって、
    コンピュータに、
    複数の行にそれぞれ位置する前記単位画素からの複数の前記第１の信号を合成することによって第１の画像信号が生成され、前記複数の行にそれぞれ位置する前記単位画素からの複数の前記第２の信号を合成することによって第２の画像信号が生成されるように、前記撮像素子を駆動するステップであって、欠陥を含む行である欠陥行が前記複数の行のうちに含まれていない場合には、前記複数の行にそれぞれ位置する前記単位画素からの前記複数の第１の信号を合成することによって前記第１の画像信号が生成されるように前記撮像素子を駆動する第１の態様の駆動を行い、前記複数の行のうちに前記欠陥行が含まれている場合には、前記複数の行のうちの前記欠陥行以外の行に位置する前記単位画素からの前記第１の信号に基づいて前記第１の画像信号が生成されるように前記撮像素子を駆動する第２の態様の駆動を行うステップと、
    前記第２の態様の駆動によって前記第１の画像信号が生成された場合には、前記第１の画像信号と前記第２の画像信号とのうちの少なくともいずれかに対して正規化処理を行うステップと、
    前記複数の行のうちの第１の行に位置する前記単位画素によって得られる前記第１の信号及び前記第２の信号を、第１の信号線を介して前記画素アレイから出力するステップと、
    前記複数の行のうちの前記第１の行とは異なる第２の行に位置する前記単位画素によって得られる前記第１の信号及び前記第２の信号を、前記第１の信号線とは異なる第２の信号線を介して前記画素アレイから出力するステップと、
    前記第１の信号線を介して前記画素アレイから出力される前記第１の信号と、前記第２の信号線を介して前記画素アレイから出力される前記第１の信号とから前記第１の画像信号を合成し、前記第１の信号線を介して前記画素アレイから出力される前記第２の信号と、前記第２の信号線を介して前記画素アレイから出力される前記第２の信号とから前記第２の画像信号を合成するステップと、
    を実行させるためのプログラム。
17. 第１の光電変換部と第２の光電変換部とをそれぞれ含む複数の単位画素が行列状に配された画素アレイを含む撮像素子であって、前記第１の光電変換部において発生した電荷に応じた第１の信号と、前記第２の光電変換部において少なくとも発生した電荷に応じた第２の信号とを生成する撮像素子を有する撮像装置を制御するためのプログラムであって、
    コンピュータに、
    複数の行にそれぞれ位置する前記単位画素からの複数の前記第１の信号を信号線において合成することによって第１の画像信号が生成され、前記複数の行にそれぞれ位置する前記単位画素からの複数の前記第２の信号を前記信号線において合成することによって第２の画像信号が生成されるように、前記撮像素子を駆動するステップであって、欠陥を含む行である欠陥行が前記複数の行のうちに含まれていない場合には、前記複数の行にそれぞれ位置する前記単位画素からの前記複数の第１の信号を前記信号線において合成することによって前記第１の画像信号が生成されるように前記撮像素子を駆動する第１の態様の駆動を行い、前記複数の行のうちに前記欠陥行が含まれている場合には、前記複数の行のうちの前記欠陥行以外の行に位置する前記単位画素からの前記第１の信号によって前記第１の画像信号が生成されるように前記撮像素子を駆動する第２の態様の駆動を行うステップ
    を実行させるためのプログラム。

Images