JP6790583B2

JP6790583B2 - Switching power supply

Info

Publication number: JP6790583B2
Application number: JP2016160788A
Authority: JP
Inventors: 健一西島
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2016-04-06
Filing date: 2016-08-18
Publication date: 2020-11-25
Anticipated expiration: 2036-08-18
Also published as: JP2017192281A

Description

本技術は、電流共振形のスイッチング電源装置に関する。 The present technology relates to a current resonance type switching power supply device.

ＬＬＣコンバータ（電流共振形スイッチング電源）は、２つのＬ（インダクタ）と１つのＣ（コンデンサ）による共振を利用することから命名されており、１００Ｗ以上の比較的電力が大きい用途に有効な電源装置である。また、ＬＬＣコンバータは、小（薄）形で高効率・低ノイズの特徴をもち、近年では大画面のＬＣＤ（Liquid Crystal Display）−ＴＶ用の電源等に広く実用化されている。 The LLC converter (current resonance type switching power supply) is named because it utilizes resonance by two Ls (inductors) and one C (capacitor), and is an effective power supply device for applications with relatively large power of 100 W or more. Is. In addition, LLC converters are small (thin), have high efficiency and low noise, and have been widely put into practical use in recent years as power supplies for large-screen LCDs (Liquid Crystal Display) -TVs.

従来技術としては、誤差増幅部の出力信号がしきい値レベル以上のときは、発振回路の出力にもとづいてスイッチ素子のオン・オフを制御し、出力信号がしきい値レベルを下回るときはスイッチング周波数を固定してスイッチ素子のオン・オフを制御するＬＬＣコンバータの技術が提案されている。 In the prior art, when the output signal of the error amplification unit is above the threshold level, the on / off of the switch element is controlled based on the output of the oscillation circuit, and when the output signal is below the threshold level, switching is performed. A technique of an LLC converter that controls on / off of a switch element by fixing a frequency has been proposed.

特開２００９−３０３４７４号公報JP-A-2009-303474

ＬＬＣコンバータは、ＬＣ共振（ソフトスイッチング）を利用しているため、ＭＨｚ帯の高域（スイッチング周波数の高調波帯域）では、フライバック方式コンバータ（ハードスイッチング）に比べて低ノイズである。 Since the LLC converter uses LC resonance (soft switching), it has lower noise in the high frequency band of the MHz band (harmonic band of the switching frequency) than that of the flyback converter (hard switching).

ただし、低域（基本波から数次の高調波帯域：数１０ｋＨｚ〜数１００ｋＨｚ）のノイズは小さいものとはいえず、低域のノイズ対策はフィルタに依存するところが大きい。
具体的なノイズ対策としては、ＡＣ入力ラインにＥＭＣ（Electro-Magnetic Compatibility）フィルタを搭載してノイズを除去することが行われる。しかし、このようなノイズ対策では、フィルタ数、サイズが増大することになり、電源の小型化を妨げるという問題があった。 However, it cannot be said that the noise in the low frequency band (harmonic band from the fundamental wave to several orders of magnitude: several tens of kHz to several hundreds of kHz) is small, and the noise countermeasure in the low frequency band largely depends on the filter.
As a specific noise countermeasure, an EMC (Electro-Magnetic Compatibility) filter is mounted on the AC input line to remove noise. However, such noise countermeasures have a problem that the number and size of filters increase, which hinders the miniaturization of the power supply.

一方、ノイズ発生の低減化を図るために、スイッチング周波数を変調させて周波数拡散（ジッタ）を与えることでノイズ対策を行うことも考えられる。しかし、単純に、スイッチング周波数を変調させて周波数拡散を行うと、スイッチング周波数の拡散に応じて出力電圧の変動が大きくなってしまうという問題があった。 On the other hand, in order to reduce the generation of noise, it is conceivable to take measures against noise by modulating the switching frequency and giving frequency diffusion (jitter). However, if the switching frequency is simply modulated to spread the frequency, there is a problem that the fluctuation of the output voltage becomes large according to the spreading of the switching frequency.

本発明はこのような点に鑑みてなされたものであり、フィルタ数、サイズの増大および出力電圧の変動を抑制しつつ、ノイズの低減化を図ったスイッチング電源装置を提供することを目的とする。 The present invention has been made in view of these points, and an object of the present invention is to provide a switching power supply device in which noise is reduced while suppressing an increase in the number of filters, a size, and a fluctuation in an output voltage. ..

上記課題を解決するために、スイッチング電源装置が提供される。スイッチング電源装置は、スイッチング回路、共振回路、整流回路および制御回路を備える。
スイッチング回路は、電源の入力端子間に直列に接続された第１のスイッチング素子および第２のスイッチング素子を含む。第２のスイッチング素子と並列に接続された共振回路は、トランスの１次巻線の励磁インダクタと、励磁インダクタに直列に接続された共振インダクタと、励磁インダクタに直列に接続され、印加された制御電圧により静電容量を可変する可変共振コンデンサとを含む。整流回路は、トランスの２次側に接続される。制御回路は、整流回路の出力電圧の検出結果から生成したフィードバック電圧にもとづいて、スイッチング周波数を周波数拡散して第１、第２のスイッチング素子へ与えるスイッチング信号と、制御電圧とを生成して出力し、スイッチング信号のスイッチング周波数および静電容量を同時に可変する。制御回路は、また、整流回路の出力電圧を検出してフィードバック電圧を生成する電圧検出回路と、フィードバック電圧のレベルに応じて、発振周波数を変化させる電圧制御発振器と、発振周波数に応じて、スイッチング周波数を可変したスイッチング信号を生成するゲート駆動制御回路と、発振周波数に応じて、電圧レベルを可変した制御電圧を生成する容量可変制御回路と、を有する。そして、電圧制御発振器は、入力されたクロック信号をカウントするカウンタを備え、カウンタのビット数に応じた変調周波数でスイッチング周波数を変調することにより周波数拡散を行うジッタ制御回路を有する。 A switching power supply device is provided to solve the above problems. The switching power supply includes a switching circuit, a resonance circuit, a rectifier circuit, and a control circuit.
The switching circuit includes a first switching element and a second switching element connected in series between the input terminals of the power supply. The resonant circuit connected in parallel with the second switching element is the excitation inductor of the primary winding of the transformer, the resonant inductor connected in series with the exciting inductor, and the control applied by being connected in series with the exciting inductor. Includes a variable resonant capacitor whose capacitance is variable by voltage. The rectifier circuit is connected to the secondary side of the transformer. Based on the feedback voltage generated from the detection result of the output voltage of the rectifier circuit, the control circuit generates and outputs a switching signal that diffuses the switching frequency and gives it to the first and second switching elements, and a control voltage. Then, the switching frequency and capacitance of the switching signal are changed at the same time. The control circuit also has a voltage detection circuit that detects the output voltage of the rectifier circuit and generates a feedback voltage, a voltage control oscillator that changes the oscillation frequency according to the level of the feedback voltage, and switching according to the oscillation frequency. It has a gate drive control circuit that generates a switching signal with a variable frequency, and a capacitance variable control circuit that generates a control voltage with a variable voltage level according to the oscillation frequency. The voltage controlled oscillator includes a counter that counts the input clock signal, and has a jitter control circuit that diffuses the frequency by modulating the switching frequency at a modulation frequency corresponding to the number of bits of the counter.

フィルタ数、サイズの増大および出力電圧の変動を抑制しつつ、ノイズの低減化を図ることが可能になる。 It is possible to reduce noise while suppressing an increase in the number and size of filters and fluctuations in output voltage.

スイッチング電源装置の構成例（本発明）を示す図である。It is a figure which shows the structural example (the present invention) of the switching power supply device. ＬＬＣコンバータの構成例（従来）を示す図である。It is a figure which shows the configuration example (conventional) of the LLC converter. ＬＬＣコンバータの解析用の等価回路を示す図である。It is a figure which shows the equivalent circuit for analysis of an LLC converter. ＬＬＣコンバータの制御特性（負荷依存）を示す図である。It is a figure which shows the control characteristic (load dependence) of an LLC converter. ＬＬＣコンバータの制御特性（入力電圧依存）を示す図である。It is a figure which shows the control characteristic (depending on the input voltage) of an LLC converter. 本発明の第１の実施の形態に係るＬＬＣコンバータの構成例を示す図である。It is a figure which shows the structural example of the LLC converter which concerns on 1st Embodiment of this invention. ＶＣＯおよびゲート駆動制御回路の内部構成例を示す図である。It is a figure which shows the internal structure example of a VCO and a gate drive control circuit. ジッタ制御回路の内部構成例を示す図である。It is a figure which shows the internal structure example of a jitter control circuit. 容量可変制御回路の構成例を示す図である。It is a figure which shows the structural example of the capacity variable control circuit. 制御電圧とフィードバック電圧との関係を示す図である。It is a figure which shows the relationship between a control voltage and a feedback voltage. 可変共振コンデンサの静電容量とフィードバック電圧との関係を示す図である。It is a figure which shows the relationship between the capacitance of a variable resonance capacitor and a feedback voltage. スイッチング周波数とフィードバック電圧との関係を示す図である。It is a figure which shows the relationship between a switching frequency and a feedback voltage. 可変共振コンデンサの静電容量と制御電圧との関係を示す図である。It is a figure which shows the relationship between the capacitance of a variable resonance capacitor and a control voltage. 変調周波数を示す図である。It is a figure which shows the modulation frequency. 出力電圧と共振周波数との関係を示す図である。It is a figure which shows the relationship between an output voltage and a resonance frequency. 制御電圧による可変共振コンデンサの静電容量特性を示す図である。It is a figure which shows the capacitance characteristic of the variable resonance capacitor by a control voltage. スイッチング周波数、可変共振コンデンサの静電容量および制御電圧の対応関係を示す図である。It is a figure which shows the correspondence relationship of a switching frequency, a capacitance of a variable resonance capacitor, and a control voltage. ＬＬＣコンバータの制御特性を示す図である。It is a figure which shows the control characteristic of an LLC converter. 変調周波数の設定例を示す図である。It is a figure which shows the setting example of a modulation frequency. 動作周波数を１００ｋＨｚまで拡大したときの低減効果の動作周波数依存（補正なし）を示す図である。It is a figure which shows the operating frequency dependence (without correction) of the reduction effect when the operating frequency is expanded to 100kHz. 低減効果の動作周波数依存（補正あり）を示す図である。It is a figure which shows the operating frequency dependence (with correction) of a reduction effect. 変調周波数の動作周波数依存を示す図である。It is a figure which shows the operation frequency dependence of a modulation frequency. 本発明の第２の実施の形態に係るＬＬＣコンバータの構成例を示す図である。It is a figure which shows the structural example of the LLC converter which concerns on the 2nd Embodiment of this invention. 可変共振コンデンサの静電容量とフィードバック電圧との関係を示す図である。It is a figure which shows the relationship between the capacitance of a variable resonance capacitor and a feedback voltage. ＶＣＯおよび容量可変制御回路の内部構成例を示す図である。It is a figure which shows the internal structure example of a VCO and a variable capacitance control circuit. 周波数拡散の各状態におけるパラメータ一覧を示す図である。It is a figure which shows the parameter list in each state of frequency diffusion. スイッチング周波数に対する変調周波数の動きを示す図である。It is a figure which shows the movement of the modulation frequency with respect to the switching frequency.

以下、実施の形態について図面を参照して説明する。
図１はスイッチング電源装置の構成例を示す図である。スイッチング電源装置１は、スイッチング回路１ａ、共振回路１ｂ、整流回路１ｃおよび制御回路１０を備える。 Hereinafter, embodiments will be described with reference to the drawings.
FIG. 1 is a diagram showing a configuration example of a switching power supply device. The switching power supply device 1 includes a switching circuit 1a, a resonance circuit 1b, a rectifier circuit 1c, and a control circuit 10.

スイッチング回路１ａは、入力コンデンサＣ１と、電源の入力端子ａ１、ａ２間に直列に接続されたスイッチング素子Ｑ１（第１のスイッチング素子）およびスイッチング素子Ｑ２（第２のスイッチング素子）とを含む。なお、スイッチング素子Ｑ１、Ｑ２には、ＮチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のＮＭＯＳトランジスタが使用されている。 The switching circuit 1a includes an input capacitor C1 and a switching element Q1 (first switching element) and a switching element Q2 (second switching element) connected in series between the input terminals a1 and a2 of the power supply. N-channel MOSFET (Metal Oxide Semiconductor Field Effect Transistor) NMOS transistors are used for the switching elements Q1 and Q2.

共振回路１ｂは、トランスＴの１次巻線の励磁インダクタＬｍと、励磁インダクタＬｍに直列に接続された共振インダクタＬｒと、励磁インダクタＬｍに直列に接続された可変共振コンデンサＣｖｒとを含む。なお、可変共振コンデンサは、制御回路１０から印加された制御電圧Ｖｃｒｉｎにより静電容量を可変するコンデンサである。 The resonant circuit 1b includes an exciting inductor Lm of the primary winding of the transformer T, a resonant inductor Lr connected in series with the exciting inductor Lm, and a variable resonant capacitor Cvr connected in series with the exciting inductor Lm. The variable resonance capacitor is a capacitor whose capacitance is variable by the control voltage Vcrin applied from the control circuit 10.

整流回路１ｃは、トランスＴの２次側に位置し、トランスＴの２次巻線のインダクタＬｓ１、Ｌｓ２、整流ダイオードＤ１、Ｄ２および出力コンデンサＣ２を含む。
制御回路１０は、電圧検出回路１１、フォトカプラＰＣ１、電圧制御発振器（ＶＣＯ：Voltage-controlled oscillator）１２、ゲート駆動制御回路１３および容量可変制御回路１４を含む。また、電圧検出回路１１は、抵抗Ｒ１〜Ｒ３、フォトカプラＰＣ１のフォトダイオードおよびシャントレギュレータＩＣ１を含む（なお、制御回路１０の詳細は図６で後述する）。 The rectifier circuit 1c is located on the secondary side of the transformer T and includes inductors Ls1 and Ls2 of the secondary winding of the transformer T, rectifier diodes D1 and D2, and an output capacitor C2.
The control circuit 10 includes a voltage detection circuit 11, a photocoupler PC1, a voltage controlled oscillator (VCO) 12, a gate drive control circuit 13, and a capacitance variable control circuit 14. Further, the voltage detection circuit 11 includes resistors R1 to R3, a photodiode of the photocoupler PC1 and a shunt regulator IC1 (details of the control circuit 10 will be described later in FIG. 6).

制御回路１０は、整流回路１ｃの出力電圧の検出結果からフィードバック電圧を生成する。そして、制御回路１０は、フィードバック電圧にもとづいて、スイッチング周波数を周波数拡散し、スイッチング素子Ｑ１、Ｑ２へ与えるスイッチング信号ｇ１、ｇ２と、制御電圧Ｖｃｒｉｎとを生成して出力する。これにより、制御回路１０は、スイッチング信号ｇ１、ｇ２のスイッチング周波数と、可変共振コンデンサの静電容量とを同時に可変する。 The control circuit 10 generates a feedback voltage from the detection result of the output voltage of the rectifier circuit 1c. Then, the control circuit 10 frequency-spreads the switching frequency based on the feedback voltage, generates and outputs the switching signals g1 and g2 given to the switching elements Q1 and Q2 and the control voltage Vcrin. As a result, the control circuit 10 simultaneously changes the switching frequencies of the switching signals g1 and g2 and the capacitance of the variable resonant capacitor.

回路素子の接続関係について、入力コンデンサＣ１の一端は、入力端子ａ１と、スイッチング素子Ｑ１のドレインに接続する。スイッチング素子Ｑ１のソースは、共振インダクタＬｒの一端と、スイッチング素子Ｑ２のドレインに接続する。 Regarding the connection relationship of the circuit elements, one end of the input capacitor C1 is connected to the input terminal a1 and the drain of the switching element Q1. The source of the switching element Q1 is connected to one end of the resonant inductor Lr and the drain of the switching element Q2.

スイッチング素子Ｑ１、Ｑ２のゲートは、制御回路１０に接続する。共振インダクタＬｒの他端は、励磁インダクタＬｍの一端に接続し、励磁インダクタＬｍの他端は、可変共振コンデンサＣｖｒの一端に接続する。入力コンデンサＣ１の他端は、入力端子ａ２、スイッチング素子Ｑ２のソースおよび可変共振コンデンサＣｖｒの他端に接続する。なお、可変共振コンデンサＣｖｒには、制御回路１０から出力された制御電圧Ｖｃｒｉｎが印加される。 The gates of the switching elements Q1 and Q2 are connected to the control circuit 10. The other end of the resonant inductor Lr is connected to one end of the exciting inductor Lm, and the other end of the exciting inductor Lm is connected to one end of the variable resonant capacitor Cvr. The other end of the input capacitor C1 is connected to the other end of the input terminal a2, the source of the switching element Q2, and the variable resonance capacitor Cvr. The control voltage Vcrin output from the control circuit 10 is applied to the variable resonance capacitor Cvr.

インダクタＬｓ１の一端は、ダイオードＤ１のアノードと接続する。ダイオードＤ１のカソードは、ダイオードＤ２のカソード、出力コンデンサＣ２の一端、出力端子ｂ１および制御回路１０に接続する。 One end of the inductor Ls1 is connected to the anode of the diode D1. The cathode of the diode D1 is connected to the cathode of the diode D2, one end of the output capacitor C2, the output terminal b1 and the control circuit 10.

インダクタＬｓ２の一端は、ダイオードＤ２のアノードに接続し、インダクタＬｓ１の他端は、インダクタＬｓ２の他端、出力コンデンサＣ２の他端、出力端子ｂ２および制御回路１０に接続する。 One end of the inductor Ls2 is connected to the anode of the diode D2, and the other end of the inductor Ls1 is connected to the other end of the inductor Ls2, the other end of the output capacitor C2, the output terminal b2 and the control circuit 10.

このように、スイッチング電源装置１は、スイッチング信号ｇ１、ｇ２と、制御電圧Ｖｃｒｉｎとを出力して、スイッチング信号ｇ１、ｇ２のスイッチング周波数および可変共振コンデンサＣｖｒの静電容量を同時に可変する構成とした。これにより、回路規模の増大および出力電圧の変動を抑制しつつ、高精度にノイズの低減化を図ることが可能になる。 As described above, the switching power supply device 1 is configured to output the switching signals g1 and g2 and the control voltage Vcrin to simultaneously change the switching frequency of the switching signals g1 and g2 and the capacitance of the variable resonance capacitor Cvr. .. This makes it possible to reduce noise with high accuracy while suppressing an increase in the circuit scale and fluctuations in the output voltage.

次に本発明の技術の詳細を説明する前に、一般的なＬＬＣコンバータおよびその解決すべき課題について図２〜図５を用いて説明する。
図２はＬＬＣコンバータの構成例を示す図である。ＬＬＣコンバータ１００は、入力コンデンサＣ１、スイッチング素子Ｑ１、Ｑ２、共振インダクタＬｒ、トランスＴ、共振コンデンサＣｒ、ダイオードＤ１、Ｄ２、出力コンデンサＣ２、抵抗（負荷抵抗）ＲＬおよびＬＬＣ−ＩＣ１１０を備える。 Next, before explaining the details of the technique of the present invention, a general LLC converter and its problem to be solved will be described with reference to FIGS. 2 to 5.
FIG. 2 is a diagram showing a configuration example of an LLC converter. The LLC converter 100 includes an input capacitor C1, switching elements Q1, Q2, a resonant inductor Lr, a transformer T, a resonant capacitor Cr, diodes D1 and D2, an output capacitor C2, a resistor (load resistor) RL, and an LLC-IC110.

また、トランスＴは、１次巻線の励磁インダクタＬｍと、２次巻線のインダクタＬｓ１、Ｌｓ２とを含む。なお、スイッチング素子Ｑ１、Ｑ２には、ＮＭＯＳトランジスタが使用されている。 Further, the transformer T includes an exciting inductor Lm of the primary winding and inductors Ls1 and Ls2 of the secondary winding. An NMOS transistor is used for the switching elements Q1 and Q2.

ここで、アダプタなど数１０Ｗの小さい電力帯で利用されるフライバックコンバータは、出力を定電圧化する制御には、ＰＷＭ（Pulse Width Modulation）方式が用いられる。
なお、ＰＷＭ方式は、スイッチング信号のパルス幅（Ｄｕｔｙ）を可変して出力電圧Ｖｏｕｔを一定にする制御方式である。 Here, in a flyback converter used in a small power band of several tens of watts such as an adapter, a PWM (Pulse Width Modulation) method is used for control to make the output a constant voltage.
The PWM method is a control method in which the pulse width (Duty) of the switching signal is changed to keep the output voltage Vout constant.

これに対して、上記のようなＬＬＣコンバータ１００は、直列共振回路の一種であり、出力を定電圧化する制御には、周波数変調制御（ＰＦＭ：Pulse Frequency Modulation）が用いられる。なお、ＰＦＭ方式は、スイッチング信号の周波数（スイッチング周波数）を可変して出力電圧Ｖｏｕｔを一定にする制御方式である（スイッチング信号のＤｕｔｙは５０％で一定である）。 On the other hand, the LLC converter 100 as described above is a kind of series resonance circuit, and frequency modulation control (PFM: Pulse Frequency Modulation) is used for the control to make the output a constant voltage. The PFM method is a control method in which the frequency (switching frequency) of the switching signal is changed to make the output voltage Vout constant (the duty of the switching signal is constant at 50%).

また、ＬＬＣコンバータ１００は、フライバックコンバータに比べて、入力電圧範囲が狭い。このため、通常は、前段に力率改善回路（ＰＦＣ：Power Factor Correction）が置かれ、入力電圧は例えば、３９０Ｖ前後で使用される。 Further, the LLC converter 100 has a narrower input voltage range than the flyback converter. Therefore, usually, a power factor improvement circuit (PFC: Power Factor Correction) is placed in the front stage, and the input voltage is used at, for example, around 390V.

このようなＬＬＣコンバータ１００は、ＬＣ共振を利用して周波数を変化することによって出力電圧を制御するという動作原理から、基本波近似（ＦＨＡ：First Harmonic Approximation）という解析手法が電源設計に適応される。 In such an LLC converter 100, an analysis method called First Harmonic Approximation (FHA) is applied to power supply design from the operating principle of controlling the output voltage by changing the frequency using LC resonance. ..

図３はＬＬＣコンバータの解析用の等価回路を示す図である。ＬＬＣコンバータ１００をＦＨＡ解析するための等価回路１００ａを示している。解析を単純にするために、Ｌ、Ｃ、Ｒの部品は１次側に換算している。なお、負荷抵抗ＲＬは、抵抗Ｒａｃと等価である。 FIG. 3 is a diagram showing an equivalent circuit for analysis of an LLC converter. The equivalent circuit 100a for FHA analysis of the LLC converter 100 is shown. In order to simplify the analysis, the L, C, and R parts are converted to the primary side. The load resistance RL is equivalent to the resistance Rac.

ここで、入力電圧をＶｉｎ、出力電圧をＶｏｕｔとすると、等価回路１００ａの入出力電圧の変換率（ゲイン）はＶｏｕｔ／Ｖｉｎであり、以下の式（１）で算出される。 Here, assuming that the input voltage is Vin and the output voltage is Vout, the conversion rate (gain) of the input / output voltage of the equivalent circuit 100a is Vout / Vin, which is calculated by the following equation (1).

また、各パラメータの定義式は、以下の式（２ａ）〜（２ｇ）となる。
Ｓ＝Ｌｍ／Ｌｒ・・・（２ａ） The definition formulas for each parameter are the following formulas (2a) to (2g).
S = Lm / Lr ... (2a)

Ｆ＝ｆ／ｆｒ・・・（２ｃ） F = f / fr ... (2c)

Ｎ＝Ｎｐ／Ｎｓ・・・（２ｅ）
Ｒａｃ＝８・Ｎ²・ＲＬ／π²・・・（２ｆ）
Ｑ＝Ｚｒ／Ｒａｃ・・・（２ｇ）
上記の式において、Ｌｍは励磁インダクタンス、Ｌｒは漏れインダクタンス、Ｃｒは静電容量、ｆは動作周波数（スイッチング周波数）、Ｎｐは励磁インダクタの巻数、ＮｓはインダクタＬｓ１、Ｌｓ２の巻数、ＲＬは抵抗Ｒａｃの抵抗値である。 N = Np / Ns ... (2e)
Rac = 8 ・ N ²・ RL / π ²・・・ (2f)
Q = Zr / Rac ... (2g)
In the above formula, Lm is the excitation inductance, Lr is the leakage inductance, Cr is the capacitance, f is the operating frequency (switching frequency), Np is the number of turns of the exciting inductor, Ns is the number of turns of the inductors Ls1 and Ls2, and RL is the resistance Rac. It is the resistance value of.

次に上記の式（１）に示すＦＨＡ解析式に対し、具体的なパラメータ値を適宜入力して求めたＬＬＣコンバータ１００の制御特性について説明する。図４はＬＬＣコンバータの制御特性を示す図である。縦軸は出力電圧Ｖｏｕｔ（Ｖ）、横軸はスイッチング周波数ｆｓ（ｋＨｚ）である。 Next, the control characteristics of the LLC converter 100 obtained by appropriately inputting specific parameter values with respect to the FHA analysis formula shown in the above formula (1) will be described. FIG. 4 is a diagram showing the control characteristics of the LLC converter. The vertical axis is the output voltage Vout (V), and the horizontal axis is the switching frequency fs (kHz).

入力電圧Ｖｉｎを４００Ｖ一定とし、負荷抵抗ＲＬの値を変えたときの出力電圧の周波数依存性を計算した一例を示している。グラフｋ１はＲＬ＝１Ωの場合、グラフｋ２はＲＬ＝３Ωの場合、グラフｋ３はＲＬ＝１０Ωの場合を示している。 An example is shown in which the frequency dependence of the output voltage when the value of the load resistance RL is changed while the input voltage Vin is constant at 400 V is calculated. The graph k1 shows the case where RL = 1Ω, the graph k2 shows the case where RL = 3Ω, and the graph k3 shows the case where RL = 10Ω.

なお、ＦＨＡ解析の式（１）のパラメータとして、Ｌｍ＝１ｍＨ、Ｌｒ＝２００μＨ、Ｃｒ＝２０ｎＦ、Ｎｐ＝１０、Ｎｓ＝１としている。
ＬＬＣコンバータ１００の動作使用域は、低域共振周波数から高域共振周波数までの範囲となる。低域共振周波数ｆｒ１および高域共振周波数ｆｒ２は、以下の式（３ａ）、（３ｂ）となるので、図４において、動作使用域は、およそ３５ｋＨｚ〜８０ｋＨｚとなる。 The parameters of the formula (1) for FHA analysis are Lm = 1 mH, Lr = 200 μH, Cr = 20 nF, Np = 10, and Ns = 1.
The operating range of the LLC converter 100 is a range from the low frequency resonance frequency to the high resonance frequency. Since the low-frequency resonance frequency fr1 and the high-frequency resonance frequency fr2 have the following equations (3a) and (3b), the operating range in FIG. 4 is approximately 35 kHz to 80 kHz.

図５はＬＬＣコンバータの制御特性を示す図である。縦軸は出力電圧Ｖｏｕｔ（Ｖ）、横軸はスイッチング周波数ｆｓ（ｋＨｚ）である。
負荷抵抗の抵抗ＲＬを３Ω一定とし、入力電圧Ｖｉｎを変えたときの出力電圧の周波数依存性を計算した一例を示している。グラフｋ１１はＶｉｎ＝３５０Ｖの場合、グラフｋ１２はＶｉｎ＝３９０Ｖの場合、グラフｋ１３はＶｉｎ＝４０５Ｖの場合を示している。なお、ＦＨＡ解析の式（１）のパラメータの値は図４と同じである。 FIG. 5 is a diagram showing the control characteristics of the LLC converter. The vertical axis is the output voltage Vout (V), and the horizontal axis is the switching frequency fs (kHz).
An example is shown in which the frequency dependence of the output voltage when the input voltage Vin is changed while the resistance RL of the load resistor is constant at 3Ω is calculated. The graph k11 shows the case of Vin = 350V, the graph k12 shows the case of Vin = 390V, and the graph k13 shows the case of Vin = 405V. The value of the parameter of the formula (1) of the FHA analysis is the same as that of FIG.

図５において、Ｖｏｕｔ＝２０Ｖの動作点を見ると、グラフｋ１１では、Ｖｉｎ＿ｔｙｐ＝３５０Ｖ、ｆｓ≒６０ｋＨｚである。また、グラフｋ１２では、Ｖｉｎ＿ｔｙｐ＝３９０Ｖ、ｆｓ≒７５ｋＨｚであり、グラフｋ１３では、Ｖｉｎ＿ｔｙｐ＝４０５Ｖ、ｆｓ≒８０ｋＨｚである。 Looking at the operating point of Vout = 20V in FIG. 5, in the graph k11, Vin_type = 350V and fs≈60kHz. Further, in the graph k12, Vin_type = 390V, fs≈75kHz, and in the graph k13, Vin_type = 405V, fs≈80kHz.

上記のようにして、式（１）を用いてＦＨＡ解析を行うことで、ＬＬＣコンバータ１００の動作使用域や出力電圧を満たす動作点（例えば、入力電圧およびスイッチング周波数）などを確認することができる。 By performing FHA analysis using Eq. (1) as described above, it is possible to confirm the operating range of the LLC converter 100 and the operating points (for example, input voltage and switching frequency) that satisfy the output voltage. ..

ここで、ＬＬＣコンバータ１００は、低域（基本波から数次の高調波帯域：数１０ｋＨｚ〜数１００ｋＨｚ）では、ノイズ（特にＥＭＩノイズ）の発生が顕著となることが知られている。一般的なノイズ対策では、フィルタを搭載してノイズを除去することが行われるが、このような対策では、フィルタ数、サイズが増大することになり、電源の小型化を妨げてしまう。 Here, the LLC converter 100 is known to generate remarkable noise (particularly EMI noise) in the low frequency range (harmonic band from the fundamental wave to several orders of magnitude: several tens of kHz to several hundreds of kHz). In general noise countermeasures, a filter is mounted to remove noise, but such countermeasures increase the number and size of filters and hinder the miniaturization of the power supply.

また、スイッチング周波数を変調させる周波数拡散を適用してノイズ対策を行うことも考えられる。しかし、単純に、スイッチング周波数を変調させて周波数拡散を行うと、スイッチング周波数の拡散に応じて出力電圧の変動が大きくなってしまう。 It is also conceivable to take noise countermeasures by applying frequency diffusion that modulates the switching frequency. However, if the switching frequency is simply modulated to perform frequency diffusion, the fluctuation of the output voltage becomes large according to the diffusion of the switching frequency.

例えば、図５において、グラフｋ１２のＶｉｎ＝３９０Ｖのときに、周波数拡散機能が適用された場合、スイッチング周波数が７５ｋＨｚ±１０ｋＨｚでＶｏｕｔ＝１９Ｖ〜２２Ｖとなり、出力電圧の変動が大きくなってしまう。 For example, in FIG. 5, when the frequency diffusion function is applied when Vin = 390V in the graph k12, Vout = 19V to 22V when the switching frequency is 75 kHz ± 10 kHz, and the fluctuation of the output voltage becomes large.

一方、新規のＥＭＩ規格では、１５０ｋＨｚ以下のＥＭＩノイズに対する規制値が定められることになっており、１５０ｋＨｚ以下のＥＭＩノイズにおける有効なノイズ対策技術が切望されている。本発明はこのような点に鑑みてなされたものであり、フィルタ数、サイズの増大および出力電圧の変動を抑制しつつ、高精度にノイズの低減化を図ったスイッチング電源装置を提供するものである。 On the other hand, in the new EMI standard, a regulation value for EMI noise of 150 kHz or less is set, and an effective noise countermeasure technology for EMI noise of 150 kHz or less is desired. The present invention has been made in view of these points, and provides a switching power supply device that achieves high-precision noise reduction while suppressing an increase in the number of filters, a size, and fluctuations in output voltage. is there.

次に本発明のスイッチング電源装置１を適用したＬＬＣコンバータについて以降詳しく説明する。図６は本発明の第１の実施の形態に係るＬＬＣコンバータの構成例を示す図である。ＬＬＣコンバータ１−１は、スイッチング回路１ａ、共振回路１ｂ、整流回路１ｃおよび制御回路１０を備える。 Next, the LLC converter to which the switching power supply device 1 of the present invention is applied will be described in detail below. FIG. 6 is a diagram showing a configuration example of an LLC converter according to the first embodiment of the present invention. The LLC converter 1-1 includes a switching circuit 1a, a resonance circuit 1b, a rectifier circuit 1c, and a control circuit 10.

スイッチング回路１ａは、入力コンデンサＣ１、スイッチング素子（ＮＭＯＳトランジスタ）Ｑ１、Ｑ２を含む。共振回路１ｂは、共振インダクタＬｒ、トランスＴの１次巻線の励磁インダクタＬｍおよび可変共振コンデンサＣｖｒを含む。整流回路１ｃは、トランスＴの２次巻線のインダクタＬｓ１、Ｌｓ２、整流ダイオードＤ１、Ｄ２、出力コンデンサＣ２および負荷抵抗ＲＬを含む。なお、共振インダクタＬｒは、トランスＴの漏れインダクタンスを利用する場合もある。 The switching circuit 1a includes an input capacitor C1 and switching elements (NMOS transistors) Q1 and Q2. The resonant circuit 1b includes a resonant inductor Lr, an exciting inductor Lm of the primary winding of the transformer T, and a variable resonant capacitor Cvr. The rectifier circuit 1c includes inductors Ls1 and Ls2 of the secondary winding of the transformer T, rectifier diodes D1 and D2, an output capacitor C2, and a load resistor RL. The resonant inductor Lr may utilize the leakage inductance of the transformer T.

制御回路１０は、電圧検出回路１１、フォトカプラＰＣ１、電圧制御発振器（ＶＣＯ：Voltage-controlled oscillator）１２、ゲート駆動制御回路１３および容量可変制御回路１４を含む。また、電圧検出回路１１は、抵抗Ｒ１〜Ｒ３、フォトカプラＰＣ１のフォトダイオードおよびシャントレギュレータＩＣ１を含む。 The control circuit 10 includes a voltage detection circuit 11, a photocoupler PC1, a voltage controlled oscillator (VCO) 12, a gate drive control circuit 13, and a capacitance variable control circuit 14. Further, the voltage detection circuit 11 includes resistors R1 to R3, a photodiode of the photocoupler PC1 and a shunt regulator IC1.

スイッチング素子Ｑ１のゲートは、制御回路１０のゲート駆動端子Ｇ１に接続し、スイッチング素子Ｑ２のゲートは、制御回路１０のゲート駆動端子Ｇ２に接続する。
共振インダクタＬｒの他端は、励磁インダクタＬｍの一端に接続し、励磁インダクタＬｍの他端は、可変共振コンデンサＣｖｒの一端に接続する。入力コンデンサＣ１の他端は、入力端子ａ２、スイッチング素子Ｑ２のソースおよび可変共振コンデンサＣｖｒの他端に接続する。可変共振コンデンサＣｖｒの制御電圧入力端子は、制御回路１０の制御電圧出力端子Ｖｒに接続する。 The gate of the switching element Q1 is connected to the gate drive terminal G1 of the control circuit 10, and the gate of the switching element Q2 is connected to the gate drive terminal G2 of the control circuit 10.
The other end of the resonant inductor Lr is connected to one end of the exciting inductor Lm, and the other end of the exciting inductor Lm is connected to one end of the variable resonant capacitor Cvr. The other end of the input capacitor C1 is connected to the other end of the input terminal a2, the source of the switching element Q2, and the variable resonance capacitor Cvr. The control voltage input terminal of the variable resonance capacitor Cvr is connected to the control voltage output terminal Vr of the control circuit 10.

インダクタＬｓ１の一端は、ダイオードＤ１のアノードに接続し、ダイオードＤ１のカソードは、出力コンデンサＣ２の一端、出力端子ｂ１、ダイオードＤ２のカソードおよび制御回路１０の出力電圧検出端子Ｖｏに接続する。 One end of the inductor Ls1 is connected to the anode of the diode D1, and the cathode of the diode D1 is connected to one end of the output capacitor C2, the output terminal b1, the cathode of the diode D2, and the output voltage detection terminal Vo of the control circuit 10.

インダクタＬｓ２の一端は、ダイオードＤ２のアノードに接続する。インダクタＬｓ１の他端は、インダクタＬｓ２の他端、制御回路１０の接地端子ＧＮＤ、出力コンデンサＣ２の他端および出力端子ｂ２に接続する。負荷抵抗ＲＬの一端は、出力端子ｂ１に接続し、負荷抵抗ＲＬの他端は、出力端子ｂ２に接続する。 One end of the inductor Ls2 is connected to the anode of the diode D2. The other end of the inductor Ls1 is connected to the other end of the inductor Ls2, the ground terminal GND of the control circuit 10, the other end of the output capacitor C2, and the output terminal b2. One end of the load resistor RL is connected to the output terminal b1, and the other end of the load resistor RL is connected to the output terminal b2.

抵抗Ｒ１の一端は、出力電圧検出端子Ｖｏと、抵抗Ｒ３の一端に接続し、抵抗Ｒ３の他端は、フォトカプラＰＣ１のフォトダイオードのアノードに接続し、該フォトダイオードのカソードは、シャントレギュレータＩＣ１のカソードに接続する。 One end of the resistor R1 is connected to the output voltage detection terminal Vo and one end of the resistor R3, the other end of the resistor R3 is connected to the anode of the photodiode of the photodiode PC1, and the cathode of the photodiode is the shunt regulator IC1. Connect to the cathode of.

抵抗Ｒ１の他端は、シャントレギュレータＩＣ１のリファレンス端子と、抵抗Ｒ２の一端に接続し、抵抗Ｒ２の他端は、シャントレギュレータＩＣ１のアノードおよび接地端子ＧＮＤに接続する。接地端子ＧＮＤは、グランド（ＧＮＤ）に接続する。 The other end of the resistor R1 is connected to the reference terminal of the shunt regulator IC1 and one end of the resistor R2, and the other end of the resistor R2 is connected to the anode and the ground terminal GND of the shunt regulator IC1. The ground terminal GND is connected to ground (GND).

フォトカプラＰＣ１のフォトトランジスタのエミッタはＧＮＤに接続し、該フォトトランジスタのコレクタは、ＶＣＯ１２の入力端に接続する。ＶＣＯ１２の出力端は、ゲート駆動制御回路１３の入力端および容量可変制御回路１４の入力端に接続する。ゲート駆動制御回路１３の一方の出力端は、ゲート駆動端子Ｇ１に接続し、他方の出力端は、ゲート駆動端子Ｇ２に接続する。容量可変制御回路１４の出力端は、制御電圧出力端子Ｖｒに接続する。 The emitter of the phototransistor of the photocoupler PC1 is connected to the GND, and the collector of the phototransistor is connected to the input end of the VCO 12. The output end of the VCO 12 is connected to the input end of the gate drive control circuit 13 and the input end of the capacitance variable control circuit 14. One output end of the gate drive control circuit 13 is connected to the gate drive terminal G1, and the other output end is connected to the gate drive terminal G2. The output end of the capacitance variable control circuit 14 is connected to the control voltage output terminal Vr.

制御回路１０の動作について説明する。電圧検出回路１１は、直流の出力電圧Ｖｏｕｔを抵抗Ｒ１、Ｒ２で分圧した分圧電圧と、シャントレギュレータＩＣ１に内蔵された基準電圧との誤差を増幅してフィードバック電圧ＦＢを生成する。フィードバック電圧ＦＢは、フォトカプラＰＣ１で絶縁されてＶＣＯ１２に伝達される。 The operation of the control circuit 10 will be described. The voltage detection circuit 11 amplifies the error between the divided voltage obtained by dividing the DC output voltage Vout by the resistors R1 and R2 and the reference voltage built in the shunt regulator IC1 to generate a feedback voltage FB. The feedback voltage FB is insulated by the photocoupler PC1 and transmitted to the VCO 12.

ＶＣＯ１２は、フィードバック電圧ＦＢのレベルに応じて周波数を変化させた発振信号を出力する。ゲート駆動制御回路１３は、ＶＣＯ１２から出力される発振信号を受けて、デッドタイムを挟んで交互に同一パルス幅のゲートパルスを生成し、ゲート駆動端子Ｇ１、Ｇ２を介してスイッチング素子Ｑ１、Ｑ２のゲートへ出力する。 The VCO 12 outputs an oscillation signal whose frequency is changed according to the level of the feedback voltage FB. The gate drive control circuit 13 receives the oscillation signal output from the VCO 12 and alternately generates gate pulses having the same pulse width with a dead time in between, and the switching elements Q1 and Q2 pass through the gate drive terminals G1 and G2. Output to the gate.

なお、出力電圧Ｖｏｕｔを一定に制御するためには、ＶＣＯ１２の発振周波数を出力電圧Ｖｏｕｔが設定電圧を上回ったら増加させ、出力電圧Ｖｏｕｔが設定電圧を下回ったら低下させる。 In order to control the output voltage Vout to be constant, the oscillation frequency of the VCO 12 is increased when the output voltage Vout exceeds the set voltage, and is decreased when the output voltage Vout falls below the set voltage.

また、容量可変制御回路１４は、ＶＣＯ１２から出力される発振信号を受けて、可変共振コンデンサＣｖｒの静電容量を可変させるための制御電圧Ｖｃｒｉｎを生成し、制御電圧出力端子Ｖｒを介して可変共振コンデンサＣｖｒへ出力する。 Further, the capacitance variable control circuit 14 receives the oscillation signal output from the VCO 12 and generates a control voltage Vcrin for changing the capacitance of the variable resonance capacitor Cvr, and the variable resonance is generated via the control voltage output terminal Vr. Output to the capacitor Cvr.

可変共振コンデンサＣｖｒは、制御電圧Ｖｃｒｉｎのレベルに応じて静電容量が変化する可変容量素子であり、制御回路１０は、スイッチング素子Ｑ１、Ｑ２へ送信するゲートパルスのスイッチング周波数と、可変共振コンデンサＣｖｒへ与える制御電圧Ｖｃｒｉｎとを同時に可変させる。これにより、ＦＨＡで定まる出力電圧を一定化し、周波数拡散によるノイズ低減化を図る。 The variable resonance capacitor Cvr is a variable capacitance element whose capacitance changes according to the level of the control voltage Vcrin, and the control circuit 10 includes the switching frequency of the gate pulse transmitted to the switching elements Q1 and Q2 and the variable resonance capacitor Cvr. The control voltage Vcrin applied to is changed at the same time. As a result, the output voltage determined by FHA is made constant, and noise is reduced by frequency diffusion.

次にＶＣＯ１２およびゲート駆動制御回路１３の内部構成について説明する。図７はＶＣＯおよびゲート駆動制御回路の内部構成例を示す図である。ＶＣＯ１２は、ＰチャネルＭＯＳＦＥＴのＰＭＯＳトランジスタＰ１〜Ｐ５、ＮＭＯＳトランジスタＮ２〜Ｎ５、抵抗Ｒ１０、電流源Ｉ０、コンデンサＣ１０、基準電源Ｖｒｅｆ、コンパレータ１２ａおよびジッタ制御回路１２０を含む。 Next, the internal configurations of the VCO 12 and the gate drive control circuit 13 will be described. FIG. 7 is a diagram showing an example of internal configuration of the VCO and the gate drive control circuit. The VCO 12 includes a P-channel MOSFET MIMO transistors P1 to P5, an NMOS transistors N2 to N5, a resistor R10, a current source I0, a capacitor C10, a reference power supply Vref, a comparator 12a, and a jitter control circuit 120.

ゲート駆動制御回路１３は、コンパレータ１３ａ、１３ｂ、ＲＳフリップフロップ１３ｃおよびＴフリップフロップ１３ｄを含む。
回路素子の接続関係について、ＰＭＯＳトランジスタＰ１のソースは、内部電源Ｖｄｄ、ＰＭＯＳトランジスタＰ２、Ｐ３、Ｐ４のソースおよびジッタ制御回路１２０の電源端子Ｖｄｄに接続する。 The gate drive control circuit 13 includes comparators 13a and 13b, RS flip-flops 13c and T flip-flops 13d.
Regarding the connection relationship of the circuit elements, the source of the MOSFET transistor P1 is connected to the internal power supply Vdd, the source of the MOSFET transistors P2, P3, P4, and the power supply terminal Vdd of the jitter control circuit 120.

ＰＭＯＳトランジスタＰ１のドレインは、ＰＭＯＳトランジスタＰ１、Ｐ２のゲート、抵抗Ｒ１０の一端、電流源Ｉ０の入力端およびジッタ制御回路１２０の入力端子ａに接続する。抵抗Ｒ１０の他端には、フォトカプラＰＣ１から出力されたフィードバック電圧ＦＢが印加される。 The drain of the MOSFET transistor P1 is connected to the gate of the MOSFET transistors P1 and P2, one end of the resistor R10, the input end of the current source I0, and the input terminal a of the jitter control circuit 120. The feedback voltage FB output from the photocoupler PC1 is applied to the other end of the resistor R10.

ＰＭＯＳトランジスタＰ２のドレインは、ＮＭＯＳトランジスタＮ２のドレイン、ＮＭＯＳトランジスタＮ２、Ｎ３、Ｎ５のゲートおよびジッタ制御回路１２０の出力端子ｂに接続する。 The drain of the MOSFET transistor P2 is connected to the drain of the NMOS transistor N2, the gate of the NMOS transistors N2, N3, N5, and the output terminal b of the jitter control circuit 120.

ＰＭＯＳトランジスタＰ３のドレインは、ＰＭＯＳトランジスタＰ３、Ｐ４のゲートと、ＮＭＯＳトランジスタＮ３のドレインに接続する。ＰＭＯＳトランジスタＰ４のドレインは、ＰＭＯＳトランジスタＰ５のソースに接続し、ＰＭＯＳトランジスタＰ５のドレインは、ＮＭＯＳトランジスタＮ４のドレイン、コンデンサＣ１０の一端およびコンパレータ１２ａの正側入力端子（＋）に接続する。ＮＭＯＳトランジスタＮ４のソースは、ＮＭＯＳトランジスタＮ５のドレインに接続する。 The drain of the NMOS transistor P3 is connected to the gate of the MOSFET transistors P3 and P4 and the drain of the NMOS transistor N3. The drain of the MOSFET transistor P4 is connected to the source of the MOSFET transistor P5, and the drain of the MOSFET transistor P5 is connected to the drain of the NMOS transistor N4, one end of the capacitor C10 and the positive input terminal (+) of the comparator 12a. The source of the NMOS transistor N4 is connected to the drain of the NMOS transistor N5.

コンパレータ１２ａの負側入力端子（−）は、基準電源Ｖｒｅｆの正側端子に接続する。電流源Ｉ０の出力端、ＮＭＯＳトランジスタＮ２、Ｎ３、Ｎ５のソース、コンデンサＣ１０の他端および基準電源Ｖｒｅｆの負側端子は、ＧＮＤに接続する。 The negative input terminal (-) of the comparator 12a is connected to the positive terminal of the reference power supply Vref. The output end of the current source I0, the source of the NMOS transistors N2, N3, N5, the other end of the capacitor C10, and the negative terminal of the reference power supply Vref are connected to the GND.

コンパレータ１２ａの出力端子は、ジッタ制御回路１２０のクロック入力端子ＣＬＫ、ＰＭＯＳトランジスタＰ５のゲート、ＮＭＯＳトランジスタＮ４のゲート、コンパレータ１３ａの正側入力端子（＋）およびコンパレータ１３ｂの負側入力端子（−）に接続する。 The output terminals of the comparator 12a are the clock input terminal CLK of the jitter control circuit 120, the gate of the NMOS transistor P5, the gate of the NMOS transistor N4, the positive input terminal (+) of the comparator 13a, and the negative input terminal (-) of the comparator 13b. Connect to.

コンパレータ１３ａの負側入力端子（−）には、基準電圧ＶＨを入力し、コンパレータ１３ｂの正側入力端子（＋）には、基準電圧ＶＬを入力する。コンパレータ１３ａの出力端子は、ＲＳフリップフロップ１３ｃのセット端子Ｓに接続し、コンパレータ１３ｂの出力端子は、ＲＳフリップフロップ１３ｃのリセット端子Ｒに接続する。 The reference voltage VH is input to the negative input terminal (-) of the comparator 13a, and the reference voltage VL is input to the positive input terminal (+) of the comparator 13b. The output terminal of the comparator 13a is connected to the set terminal S of the RS flip-flop 13c, and the output terminal of the comparator 13b is connected to the reset terminal R of the RS flip-flop 13c.

ＲＳフリップフロップ１３ｃの出力端子Ｑは、Ｔフリップフロップ１３ｄの入力端子Ｔに接続する。Ｔフリップフロップ１３ｄの出力端子Ｑは、ゲート駆動端子Ｇ１に接続し、Ｔフリップフロップ１３ｄの反転出力端子Ｑｎは、ゲート駆動端子Ｇ２に接続する。 The output terminal Q of the RS flip-flop 13c is connected to the input terminal T of the T flip-flop 13d. The output terminal Q of the T flip-flop 13d is connected to the gate drive terminal G1, and the inverting output terminal Qn of the T flip-flop 13d is connected to the gate drive terminal G2.

動作について説明する。ＰＭＯＳトランジスタＰ１、Ｐ２でカレントミラー回路が構成されているので、ＶＣＯ１２にフィードバック電圧ＦＢが印加されて、抵抗Ｒ１０に電流が流れると、抵抗Ｒ１０に流れる電流がカレントミラー回路の第１の入力電流となる。 The operation will be described. Since the current mirror circuit is composed of the MOSFET transistors P1 and P2, when the feedback voltage FB is applied to the VCO 12 and a current flows through the resistor R10, the current flowing through the resistor R10 becomes the first input current of the current mirror circuit. Become.

また、ＰＭＯＳトランジスタＰ１のドレイン端子とＧＮＤとの間に電流源Ｉ０が接続されているので、電流源Ｉ０の電流がカレントミラー回路の第２の入力電流となる。
このカレントミラー回路の出力電流は、カレントミラー回路の出力端であるＰＭＯＳトランジスタＰ２のドレイン端子に接続されるＮＭＯＳトランジスタＮ２に与えられ、ＮＭＯＳトランジスタＮ５に流れる電流の制御に用いられる。さらに、カレントミラー回路の出力電流は、ＮＭＯＳトランジスタＮ３およびＰＭＯＳトランジスタＰ３を介してＰＭＯＳトランジスタＰ４に流れる電流の制御に用いられる。 Further, since the current source I0 is connected between the drain terminal of the NMOS transistor P1 and the GND, the current of the current source I0 becomes the second input current of the current mirror circuit.
The output current of this current mirror circuit is given to the NMOS transistor N2 connected to the drain terminal of the MOSFET transistor P2 which is the output end of the current mirror circuit, and is used for controlling the current flowing through the NMOS transistor N5. Further, the output current of the current mirror circuit is used to control the current flowing through the NMOS transistor P4 via the NMOS transistor N3 and the NMOS transistor P3.

なお、ＰＭＯＳトランジスタＰ４、ＮＭＯＳトランジスタＮ５は、相補的にオン・オフ制御されるＰＭＯＳトランジスタＰ５、ＮＭＯＳトランジスタＮ４を介して直列に接続されている。ＰＭＯＳトランジスタＰ５とＮＭＯＳトランジスタＮ４の直列接続点には、コンデンサＣ１０が接続されている。 The MOSFET transistor P4 and the NMOS transistor N5 are connected in series via the MOSFET transistor P5 and the NMOS transistor N4 which are complementarily controlled to be turned on and off. A capacitor C10 is connected to the series connection point of the MOSFET transistor P5 and the NMOS transistor N4.

ＰＭＯＳトランジスタＰ５は、オン動作時にＰＭＯＳトランジスタＰ４に流れる電流でコンデンサＣ１０を充電する。また、ＮＭＯＳトランジスタＮ４はオン動作時に、ＮＭＯＳトランジスタＮ５に流れる電流でコンデンサＣ１０を放電する。 The MOSFET transistor P5 charges the capacitor C10 with the current flowing through the MOSFET transistor P4 during the ON operation. Further, when the NMOS transistor N4 is on, the capacitor C10 is discharged by the current flowing through the NMOS transistor N5.

なお、ＮＭＯＳトランジスタＮ２、Ｎ３、Ｎ５によりカレントミラー回路を構成し、ＰＭＯＳトランジスタＰ３、Ｐ４によりカレントミラー回路を構成している。
コンパレータ１２ａは、ヒステリシスコンパレータであって、コンデンサＣ１０の充放電電圧と所定の基準電源Ｖｒｅｆの電圧とを比較する。コンパレータ１２ａがヒステリシス特性を有するコンパレータなので、コンデンサＣ１０の充放電電圧と比較される基準電源Ｖｒｅｆの電圧は、実際には、Ｈ側の基準電圧と、Ｌ側の基準電圧の２つの基準電圧からなっている。 The current mirror circuit is composed of the NMOS transistors N2, N3, and N5, and the current mirror circuit is composed of the NMOS transistors P3 and P4.
The comparator 12a is a hysteresis comparator that compares the charge / discharge voltage of the capacitor C10 with the voltage of a predetermined reference power supply Vref. Since the comparator 12a is a comparator having a hysteresis characteristic, the voltage of the reference power supply Vref to be compared with the charge / discharge voltage of the capacitor C10 actually consists of two reference voltages, a reference voltage on the H side and a reference voltage on the L side. ing.

コンパレータ１２ａは、コンデンサＣ１０の充放電電圧と所定の基準電源Ｖｒｅｆの電圧との比較結果にもとづき、スイッチング素子Ｑ１、Ｑ２をオン・オフするための駆動信号を生成する。 The comparator 12a generates a drive signal for turning on / off the switching elements Q1 and Q2 based on the comparison result between the charge / discharge voltage of the capacitor C10 and the voltage of the predetermined reference power supply Vref.

同時に、コンパレータ１２ａの出力は、ＰＭＯＳトランジスタＰ５、ＮＭＯＳトランジスタＮ４を相補的にオン・オフ駆動するゲート駆動信号として、およびジッタ制御回路１２０の動作を規定するクロック信号として用いられる。なお、Ｔフリップフロップ回路の出力端子Ｑおよび反転出力端子Ｑｎからは、ＨレベルとＬレベルとなる時間がそれぞれ等しいパルスが互いに出力される。 At the same time, the output of the comparator 12a is used as a gate drive signal for complementary on / off driving of the MOSFET transistor P5 and the NMOS transistor N4, and as a clock signal defining the operation of the jitter control circuit 120. From the output terminal Q and the inverting output terminal Qn of the T flip-flop circuit, pulses having the same H level and L level time are output from each other.

図８はジッタ制御回路の内部構成例を示す図である。ジッタ制御回路１２０（４ｂｉｔの例）は、ＰＭＯＳトランジスタＰ１１〜Ｐ１８とカウンタ１２１とを備える。
回路素子の接続関係について、ＰＭＯＳトランジスタＰ１１のソースは、内部電源Ｖｄｄ、ＰＭＯＳトランジスタＰ１２〜Ｐ１４のソースに接続し、ＰＭＯＳトランジスタＰ１１のゲートは、入力端子ａと、ＰＭＯＳトランジスタＰ１２〜Ｐ１４のゲートに接続する。 FIG. 8 is a diagram showing an example of the internal configuration of the jitter control circuit. The jitter control circuit 120 (example of 4 bits) includes MOSFET transistors P11 to P18 and a counter 121.
Regarding the connection relationship of circuit elements, the source of the MOSFET transistor P11 is connected to the source of the internal power supply Vdd and the MOSFET transistors P12 to P14, and the gate of the MOSFET transistor P11 is connected to the input terminal a and the gate of the MOSFET transistors P12 to P14. To do.

ＰＭＯＳトランジスタＰ１１のドレインは、ＰＭＯＳトランジスタＰ１５のソースに接続し、ＰＭＯＳトランジスタＰ１２のドレインは、ＰＭＯＳトランジスタＰ１６のソースに接続する。 The drain of the MOSFET transistor P11 is connected to the source of the MOSFET transistor P15, and the drain of the MOSFET transistor P12 is connected to the source of the MOSFET transistor P16.

ＰＭＯＳトランジスタＰ１３のドレインは、ＰＭＯＳトランジスタＰ１７のソースに接続し、ＰＭＯＳトランジスタＰ１４のドレインは、ＰＭＯＳトランジスタＰ１８のソースに接続する。 The drain of the MOSFET transistor P13 is connected to the source of the MOSFET transistor P17, and the drain of the MOSFET transistor P14 is connected to the source of the MOSFET transistor P18.

カウンタ１２１の入力端子Ｄは、クロック入力端子ＣＬＫに接続し、カウンタ１２１の出力端子ｑ０〜ｑ３は、ＰＭＯＳトランジスタＰ１５〜Ｐ１８のゲートにそれぞれ接続する。ＰＭＯＳトランジスタＰ１５〜Ｐ１８のドレインは、出力端子ｂに接続する。 The input terminal D of the counter 121 is connected to the clock input terminal CLK, and the output terminals q0 to q3 of the counter 121 are connected to the gates of the MOSFET transistors P15 to P18, respectively. The drains of the MOSFET transistors P15 to P18 are connected to the output terminal b.

ここで、ジッタ制御回路１２０は、ＰＭＯＳトランジスタＰ１との間で並列的にカレントミラー回路を形成する複数（４個）のＰＭＯＳトランジスタＰ１１、Ｐ１２、Ｐ１３、Ｐ１４を備えている。 Here, the jitter control circuit 120 includes a plurality of (4) MOSFET transistors P11, P12, P13, and P14 that form a current mirror circuit in parallel with the MOSFET transistor P1.

ＰＭＯＳトランジスタＰ１１〜Ｐ１４には、ＰＭＯＳトランジスタＰ１５〜Ｐ１８がそれぞれ直列に接続されている。また、ＰＭＯＳトランジスタＰ１５〜Ｐ１８は、カウンタ１２１の出力ｑ０〜ｑ３を受けてオン・オフ制御され、ＰＭＯＳトランジスタＰ１１〜Ｐ１４に流れる電流を選択的に取り出して、ＮＭＯＳトランジスタＮ２のドレイン電流に加える。 MOSFET transistors P15 to P18 are connected in series to the MOSFET transistors P11 to P14, respectively. Further, the MOSFET transistors P15 to P18 are on / off controlled by receiving the outputs q0 to q3 of the counter 121, and the current flowing through the MOSFET transistors P11 to P14 is selectively taken out and added to the drain current of the NMOS transistor N2.

なお、ＰＭＯＳトランジスタＰ１１〜Ｐ１４それぞれに流れる電流は、例えば、Ｉ１、Ｉ２（＝２・Ｉ１）、Ｉ３（＝２・Ｉ２＝４・Ｉ１）、Ｉ４（＝２・Ｉ３＝４・Ｉ２＝８・Ｉ１）として設定される。これらの電流比は、ＰＭＯＳトランジスタＰ１との間でそれぞれカレントミラー回路を形成するＰＭＯＳトランジスタＰ１１〜Ｐ１４のゲート幅／ゲート長を変えることにより設定される。 The currents flowing through the MOSFET transistors P11 to P14 are, for example, I1, I2 (= 2 · I1), I3 (= 2 · I2 = 4 · I1), I4 (= 2 · I3 = 4 · I2 = 8 ·. It is set as I1). These current ratios are set by changing the gate width / gate length of the MOSFET transistors P11 to P14 forming the current mirror circuit with the MOSFET transistor P1.

カウンタ１２１は、コンパレータ１２ａの出力ｃｋを分周して計数動作して、計数値をカウントし、その出力ｑ０〜ｑ３を、例えば、２進数で［００００］−［１１１１］の範囲で順に変化させる。 The counter 121 divides the output ck of the comparator 12a and performs a counting operation to count the counted values, and changes the outputs q0 to q3 in order in the range of [0000]-[1111], for example, in binary. ..

これにより、ＰＭＯＳトランジスタＰ１５〜Ｐ１８が選択的にオン・オフ制御される。ＰＭＯＳトランジスタＰ１５〜Ｐ１８の選択的なオン動作により、ＰＭＯＳトランジスタＰ１１〜Ｐ１４に流れる電流が選択的に出力される。この結果、出力端子ｂに流れるジッタ制御回路１２０の出力電流Ｂが階段状に変化する。 As a result, the MOSFET transistors P15 to P18 are selectively turned on / off. By the selective on operation of the MOSFET transistors P15 to P18, the current flowing through the MOSFET transistors P11 to P14 is selectively output. As a result, the output current B of the jitter control circuit 120 flowing through the output terminal b changes stepwise.

ここでは、カウンタ１２１の出力が４ビットなので、１６段階に変化し、出力電流ＢがＶＣＯ１２内のＮＭＯＳトランジスタＮ２に加えられる。そしてコンデンサＣ１０を充電する電流に階段状の変化が与えられ、コンデンサＣ１０を基準電源Ｖｒｅｆの電圧まで充電する時間に周期的な変化が与えられる。 Here, since the output of the counter 121 is 4 bits, it changes in 16 steps, and the output current B is applied to the NMOS transistor N2 in the VCO 12. Then, the current for charging the capacitor C10 is given a stepwise change, and the time for charging the capacitor C10 to the voltage of the reference power supply Vref is given a periodic change.

この結果、コンパレータ１２ａを介して出力されるパルス信号の周波数に、一定幅の周期的なジッタ（揺らぎ）が与えられる。このような発振周波数の制御が、スイッチング素子Ｑ１、Ｑ２を駆動するスイッチング周波数の周波数拡散制御（ジッタ制御）である。そしてこのジッタ制御により、スイッチング素子Ｑ１、Ｑ２のスイッチングに伴って発生するノイズ（ＥＭＩノイズ）が周波数拡散され、これによってノイズが低減される。 As a result, periodic jitter (fluctuation) having a constant width is applied to the frequency of the pulse signal output via the comparator 12a. Such control of the oscillation frequency is frequency diffusion control (jitter control) of the switching frequency that drives the switching elements Q1 and Q2. Then, by this jitter control, the noise (EMI noise) generated by the switching of the switching elements Q1 and Q2 is frequency-diffused, thereby reducing the noise.

次に容量可変制御回路１４の構成について説明する。図９は容量可変制御回路の構成例を示す図である。容量可変制御回路１４は、周波数−電圧変換回路（Ｆ／Ｖコンバータ）で構成され、コンデンサＣ１１（第１のコンデンサ）、コンデンサＣｆ（第２のコンデンサ）、ダイオードＤ１１（第１のダイオード）、ダイオードＤ１２（第２のダイオード）、抵抗Ｒｆ（第１の抵抗）、抵抗Ｒ１１（第２の抵抗）およびオペアンプＯＰ１を含む。 Next, the configuration of the variable capacitance control circuit 14 will be described. FIG. 9 is a diagram showing a configuration example of a variable capacitance control circuit. The variable capacitance control circuit 14 is composed of a frequency-voltage conversion circuit (F / V converter), and includes a capacitor C11 (first capacitor), a capacitor Cf (second capacitor), a diode D11 (first diode), and a diode. Includes D12 (second diode), resistor Rf (first resistor), capacitor R11 (second resistor) and operational amplifier OP1.

コンデンサＣ１１の一端は、ＶＣＯ１２から出力された発振信号を入力する入力端子に接続し、コンデンサＣ１１の他端は、ダイオードＤ１１のカソードと、ダイオードＤ１２のアノードに接続する。 One end of the capacitor C11 is connected to an input terminal for inputting an oscillation signal output from the VCO 12, and the other end of the capacitor C11 is connected to the cathode of the diode D11 and the anode of the diode D12.

ダイオードＤ１１のアノードは、コンデンサＣｆの一端、抵抗Ｒｆの一端およびオペアンプＯＰ１の負側入力端子（−）に接続する。
オペアンプＯＰ１の出力端子は、コンデンサＣｆの他端、抵抗Ｒｆの他端、抵抗Ｒ１１の一端および制御電圧出力端子Ｖｒに接続する。ダイオードＤ１２のカソード、オペアンプＯＰ１の正側入力端子（＋）および抵抗Ｒ１１の他端は、ＧＮＤに接続する。 The anode of the diode D11 is connected to one end of the capacitor Cf, one end of the resistor Rf, and the negative input terminal (−) of the operational amplifier OP1.
The output terminal of the operational amplifier OP1 is connected to the other end of the capacitor Cf, the other end of the resistor Rf, one end of the resistor R11, and the control voltage output terminal Vr. The cathode of the diode D12, the positive input terminal (+) of the operational amplifier OP1 and the other end of the resistor R11 are connected to the GND.

容量可変制御回路１４の動作において、入力に波高値Ｖｉのパルスが加わると、ダイオードＤ１１、Ｄ１２を通じて電荷Ｑ（＝ＣＶｉ）がコンデンサＣｆへ充電される。このとき、出力電圧（制御電圧Ｖｃｒｉｎ）をｖｏとすると、ｖｏ＝Ｑ／Ｃｆ＝（Ｃ／Ｃｆ）・Ｖｉとなる。また、続いてパルスが入力されると、出力電圧ｖｏは波高が（Ｃ／Ｃｆ）・Ｖｉ分だけ階段状に増加する。すなわち、入力ｖｉが加わるたびに出力電圧ｖｏは直線的に増加する。 In the operation of the variable capacitance control circuit 14, when a pulse of peak value Vi is applied to the input, the electric charge Q (= CVi) is charged to the capacitor Cf through the diodes D11 and D12. At this time, if the output voltage (control voltage Vcrin) is vo, then vo = Q / Cf = (C / Cf) · Vi. Further, when a pulse is subsequently input, the output voltage vo increases in a stepwise manner by the amount of (C / Cf) · Vi in wave height. That is, the output voltage vo increases linearly each time the input vi is applied.

次にスイッチング周波数の周波数拡散と可変共振コンデンサＣｖｒの静電容量との最適化について説明する。まず、フィードバック電圧ＦＢに対する、制御電圧Ｖｃｒｉｎ、可変共振コンデンサＣｖｒの静電容量およびスイッチング周波数ｆｓの関係と、可変共振コンデンサＣｖｒの静電容量と制御電圧Ｖｃｒｉｎとの関係について説明する。 Next, the optimization of the frequency diffusion of the switching frequency and the capacitance of the variable resonance capacitor Cvr will be described. First, the relationship between the control voltage Vcrin, the capacitance of the variable resonance capacitor Cvr and the switching frequency fs with respect to the feedback voltage FB, and the relationship between the capacitance of the variable resonance capacitor Cvr and the control voltage Vcrin will be described.

図１０は制御電圧とフィードバック電圧との関係を示す図である。縦軸は制御電圧Ｖｃｒｉｎ、横軸はフィードバック電圧ＦＢである。
可変共振コンデンサＣｖｒの静電容量を可変するための制御電圧Ｖｃｒｉｎと、フィードバック電圧ＦＢとの関係は、フィードバック電圧ＦＢが低いほど制御電圧Ｖｃｒｉｎは高くなり、フィードバック電圧ＦＢが高いほど制御電圧Ｖｃｒｉｎは低くなる。 FIG. 10 is a diagram showing the relationship between the control voltage and the feedback voltage. The vertical axis is the control voltage Vcrin, and the horizontal axis is the feedback voltage FB.
Regarding the relationship between the control voltage Vcrin for varying the capacitance of the variable resonance capacitor Cvr and the feedback voltage FB, the lower the feedback voltage FB, the higher the control voltage Vcrin, and the higher the feedback voltage FB, the lower the control voltage Vcrin. Become.

図１１は可変共振コンデンサの静電容量とフィードバック電圧との関係を示す図である。縦軸は可変共振コンデンサＣｖｒの静電容量、横軸はフィードバック電圧ＦＢである。可変共振コンデンサＣｖｒの静電容量とフィードバック電圧ＦＢとの関係は、フィードバック電圧ＦＢが低いほど可変共振コンデンサＣｖｒの静電容量は小さくなり、フィードバック電圧ＦＢが高いほど可変共振コンデンサＣｖｒの静電容量は大きくなる。 FIG. 11 is a diagram showing the relationship between the capacitance of the variable resonance capacitor and the feedback voltage. The vertical axis is the capacitance of the variable resonance capacitor Cvr, and the horizontal axis is the feedback voltage FB. Regarding the relationship between the capacitance of the variable resonance capacitor Cvr and the feedback voltage FB, the lower the feedback voltage FB, the smaller the capacitance of the variable resonance capacitor Cvr, and the higher the feedback voltage FB, the smaller the capacitance of the variable resonance capacitor Cvr. growing.

図１２はスイッチング周波数とフィードバック電圧との関係を示す図である。縦軸はスイッチング周波数ｆｓ、横軸はフィードバック電圧ＦＢである。スイッチング周波数ｆｓとフィードバック電圧ＦＢとの関係は、フィードバック電圧ＦＢが低いほどスイッチング周波数ｆｓは高くなり、フィードバック電圧ＦＢが高いほどスイッチング周波数ｆｓは低くなる。 FIG. 12 is a diagram showing the relationship between the switching frequency and the feedback voltage. The vertical axis is the switching frequency fs, and the horizontal axis is the feedback voltage FB. Regarding the relationship between the switching frequency fs and the feedback voltage FB, the lower the feedback voltage FB, the higher the switching frequency fs, and the higher the feedback voltage FB, the lower the switching frequency fs.

図１３は可変共振コンデンサの静電容量と制御電圧との関係を示す図である。縦軸は可変共振コンデンサＣｖｒの静電容量、横軸は制御電圧Ｖｃｒｉｎである。可変共振コンデンサＣｖｒの静電容量と制御電圧Ｖｃｒｉｎとの関係は、制御電圧Ｖｃｒｉｎが低いほど可変共振コンデンサＣｖｒの静電容量は大きくなり、制御電圧Ｖｃｒｉｎが高いほど可変共振コンデンサＣｖｒの静電容量は小さくなる。 FIG. 13 is a diagram showing the relationship between the capacitance of the variable resonance capacitor and the control voltage. The vertical axis is the capacitance of the variable resonance capacitor Cvr, and the horizontal axis is the control voltage Vcrin. Regarding the relationship between the capacitance of the variable resonance capacitor Cvr and the control voltage Vcrin, the lower the control voltage Vcrin, the larger the capacitance of the variable resonance capacitor Cvr, and the higher the control voltage Vcrin, the higher the capacitance of the variable resonance capacitor Cvr. It becomes smaller.

次に周波数拡散による変調周波数について説明する。図１４は変調周波数を示す図である。縦軸はスイッチング周波数、横軸は時間である。周波数拡散は、スイッチング周波数ｆｓを変調することにより行われ、その変調周波数ｆｍの波形は図１４に示すような形状となる。変調周波数ｆｍの周波数上限値はｆｓ＋Δｆ／２であり、周波数下限値はｆｓ−Δｆ／２である。なお、Δｆは、周波数上限値と周波数下限値との周波数差（拡散幅）である。 Next, the modulation frequency by frequency diffusion will be described. FIG. 14 is a diagram showing the modulation frequency. The vertical axis is the switching frequency and the horizontal axis is the time. Frequency diffusion is performed by modulating the switching frequency fs, and the waveform of the modulated frequency fm has a shape as shown in FIG. The upper limit of the frequency of the modulation frequency fm is fs + Δf / 2, and the lower limit of the frequency is fs−Δf / 2. Note that Δf is the frequency difference (diffusion width) between the upper limit value and the lower limit value.

次にＬＬＣコンバータの出力電圧と共振周波数との関係、および制御電圧による可変共振コンデンサの静電容量特性について説明する。図１５は出力電圧と共振周波数との関係を示す図である。縦軸は出力電圧、横軸は共振周波数である。共振周波数がｆｒのときに出力電圧がＶｏｕｔとなる。また、共振周波数が（ｆｒ−Δｆ／２）のときに出力電圧Ｖｏｕｔ１となり、共振周波数（ｆｒ＋Δｆ／２）のときに出力電圧Ｖｏｕｔ２となる。なお、Δｆは、共振周波数（ｆｒ＋Δｆ／２）と共振周波数（ｆｒ−Δｆ／２）との周波数差である。 Next, the relationship between the output voltage of the LLC converter and the resonance frequency, and the capacitance characteristic of the variable resonance capacitor depending on the control voltage will be described. FIG. 15 is a diagram showing the relationship between the output voltage and the resonance frequency. The vertical axis is the output voltage and the horizontal axis is the resonance frequency. When the resonance frequency is fr, the output voltage becomes Vout. Further, when the resonance frequency is (fr−Δf / 2), the output voltage is Vout1, and when the resonance frequency is (fr + Δf / 2), the output voltage is Vout2. Note that Δf is the frequency difference between the resonance frequency (fr + Δf / 2) and the resonance frequency (fr−Δf / 2).

図１６は制御電圧による可変共振コンデンサの静電容量特性を示す図である。縦軸は静電容量、横軸は制御電圧である。制御電圧がＶｃｒｉｎのときに可変共振コンデンサの静電容量はＣｖｒとなる。また、制御電圧が（Ｖｃｒｉｎ−ΔＶ／２）のときに可変共振コンデンサの静電容量は（Ｃｖｒ＋ΔＣ／２）となり、制御電圧が（Ｖｃｒｉｎ＋ΔＶ／２）のときに可変共振コンデンサの静電容量は（Ｃｖｒ−ΔＣ／２）となる。 FIG. 16 is a diagram showing the capacitance characteristics of the variable resonance capacitor depending on the control voltage. The vertical axis is capacitance and the horizontal axis is control voltage. When the control voltage is Vcrin, the capacitance of the variable resonance capacitor is Cvr. Further, when the control voltage is (Vcrin-ΔV / 2), the capacitance of the variable resonance capacitor is (Cvr + ΔC / 2), and when the control voltage is (Vcrin + ΔV / 2), the capacitance of the variable resonance capacitor is ( Cvr-ΔC / 2).

なお、ΔＶは、制御電圧（Ｖｃｒｉｎ＋ΔＶ／２）と印加電圧（Ｖｃｒｉｎ−ΔＶ／２）との電圧差である。ΔＣは、静電容量（Ｃｖｒ＋ΔＣ／２）と静電容量（Ｃｖｒ−ΔＣ／２）との静電容量差である。 Note that ΔV is the voltage difference between the control voltage (Vcrin + ΔV / 2) and the applied voltage (Vcrin−ΔV / 2). ΔC is the capacitance difference between the capacitance (Cvr + ΔC / 2) and the capacitance (Cvr−ΔC / 2).

次にスイッチング周波数、可変共振コンデンサの静電容量および制御電圧の対応関係について説明する。図１７はスイッチング周波数、可変共振コンデンサの静電容量および制御電圧の対応関係を示す図である。 Next, the correspondence between the switching frequency, the capacitance of the variable resonance capacitor, and the control voltage will be described. FIG. 17 is a diagram showing the correspondence between the switching frequency, the capacitance of the variable resonance capacitor, and the control voltage.

対応関係ｒ１において、共振周波数が上限共振周波数（ｆｒ＋Δｆ／２）のときスイッチング周波数は上限スイッチング周波数（ｆｓ＋Δｆ／２）となる。また、このとき、可変共振コンデンサの静電容量は下限静電容量（Ｃｖｒ−ΔＣ／２）であり、制御電圧は上限印加電圧（Ｖｃｒｉｎ＋ΔＶ／２）である。 In the correspondence relationship r1, when the resonance frequency is the upper limit resonance frequency (fr + Δf / 2), the switching frequency is the upper limit switching frequency (fs + Δf / 2). At this time, the capacitance of the variable resonance capacitor is the lower limit capacitance (Cvr−ΔC / 2), and the control voltage is the upper limit applied voltage (Vcrin + ΔV / 2).

対応関係ｒ２において、共振周波数が下限共振周波数（ｆｒ−Δｆ／２）のときスイッチング周波数は下限スイッチング周波数（ｆｓ−Δｆ／２）となる。また、このとき、可変共振コンデンサの静電容量は上限静電容量（Ｃｖｒ＋ΔＣ／２）であり、制御電圧は下限印加電圧（Ｖｃｒｉｎ−ΔＶ／２）である。 In the correspondence relationship r2, when the resonance frequency is the lower limit resonance frequency (fr−Δf / 2), the switching frequency is the lower limit switching frequency (fs−Δf / 2). At this time, the capacitance of the variable resonance capacitor is the upper limit capacitance (Cvr + ΔC / 2), and the control voltage is the lower limit applied voltage (Vcrin−ΔV / 2).

スイッチング周波数、可変共振コンデンサの静電容量および制御電圧は、上記のような対応関係を有しており、このような対応関係において最適化を行うことで、スイッチング周波数、可変共振コンデンサの静電容量および制御電圧を決定する。 The switching frequency, the capacitance of the variable resonance capacitor, and the control voltage have the above-mentioned correspondence relationship, and by optimizing in such a correspondence relationship, the switching frequency, the capacitance of the variable resonance capacitor, and the capacitance of the variable resonance capacitor are obtained. And determine the control voltage.

次にＬＬＣコンバータの制御特性として、出力電圧、スイッチング周波数および可変静電容量の関係について説明する。図１８はＬＬＣコンバータの制御特性を示す図である。可変共振コンデンサＣｖｒの静電容量を２０ｎＦ±２５％にした場合の出力電圧とスイッチング周波数との対応関係を示している。縦軸は出力電圧Ｖｏｕｔ（Ｖ）、横軸はスイッチング周波数ｆｓ（ｋＨｚ）である。 Next, the relationship between the output voltage, the switching frequency, and the variable capacitance will be described as the control characteristics of the LLC converter. FIG. 18 is a diagram showing the control characteristics of the LLC converter. The correspondence between the output voltage and the switching frequency when the capacitance of the variable resonance capacitor Cvr is set to 20 nF ± 25% is shown. The vertical axis is the output voltage Vout (V), and the horizontal axis is the switching frequency fs (kHz).

負荷抵抗の抵抗ＲＬを３Ω一定とし、可変共振コンデンサＣｖｒの静電容量を変えたときの出力電圧の周波数依存性を計算した一例を示している。グラフｋ２１はＣｖｒ＝２０ｎＦ×１．２５の場合、グラフｋ２２はＣｖｒ＝２０ｎＦの場合、グラフｋ２３はＣｖｒ＝２０ｎＦ×０．７５の場合を示している。 An example is shown in which the frequency dependence of the output voltage when the capacitance of the variable resonance capacitor Cvr is changed while the resistance RL of the load resistor is constant at 3Ω is calculated. The graph k21 shows the case of Cvr = 20nF × 1.25, the graph k22 shows the case of Cvr = 20nF, and the graph k23 shows the case of Cvr = 20nF × 0.75.

図１８からわかるように、スイッチング周波数ｆｓが、およそ６７ｋＨｚ〜８７ｋＨｚ（Δｆ＝２０ｋＨｚ）でＶｏｕｔ＝２０Ｖに一定制御できることがわかる。なお、実測結果により、Δｆ＝１０ｋＨｚでも十分低ノイズ性能が得られることが認識されており、可変静電容量値も±２０％程度と狭くしても６ｄＢ以上のノイズ低減効果を見込むことができる。 As can be seen from FIG. 18, it can be seen that the switching frequency fs can be constantly controlled to Vout = 20V at about 67 kHz to 87 kHz (Δf = 20 kHz). From the actual measurement results, it is recognized that sufficiently low noise performance can be obtained even at Δf = 10 kHz, and even if the variable capacitance value is narrowed to about ± 20%, a noise reduction effect of 6 dB or more can be expected. ..

次に周波数拡散を行う際の変調周波数の選択について説明する。図１９は変調周波数の設定例を示す図である。テーブルＴ１は、スイッチング周波数を６５、８０、１００ｋＨｚとし、ジッタ制御回路のカウンタのビット数ｎを７、８、９、１０ｂｉｔとした場合の変調周波数ｆｍを示している。 Next, the selection of the modulation frequency when performing frequency diffusion will be described. FIG. 19 is a diagram showing an example of setting the modulation frequency. Table T1 shows the modulation frequency fm when the switching frequency is 65, 80, 100 kHz and the number of bits n of the counter of the jitter control circuit is 7, 8, 9, 10 bits.

変調周波数ｆｍは、ｆｍ＝ｆｓ／２ⁿで算出される。ｆｓはスイッチング周波数、ｎはビット数であり、例えば、ｆｓ＝６５ｋＨｚ、ｎ＝７（＝２⁷＝１２８）ｂｉｔの場合は、ｆｍ＝５０８Ｈｚとなる。 The modulation frequency fm is calculated by fm = fs / 2 ⁿ . fs is the switching frequency, n is the number of bits, for example, in the case of ^{fs = 65kHz, n = 7 (} = 2 7 = 128) bit, a fm = 508Hz.

ここで、ＥＭＩの規制対象周波数が１５０ｋＨｚ以下の場合の分解能帯域幅ＲＢＷ（resolution bandwidth）は２００Ｈｚである。このため、ＲＢＷ＝ｆｍでノイズ低減の効果が最大となる。 Here, the resolution bandwidth RBW (resolution bandwidth) when the regulated frequency of EMI is 150 kHz or less is 200 Hz. Therefore, the effect of noise reduction is maximized when RBW = fm.

テーブルＴ１において、２００Ｈｚに最も近い変調周波数は、２５４、１５６、１９５Ｈｚであるので、これらの変調周波数がノイズ低減効果の大きい最適ポイントとなる。したがって、変調周波数として、２５４、１５６、１９５Ｈｚのいずれかとなるように、スイッチング周波数とビット値との組合せを決定する。 In the table T1, the modulation frequencies closest to 200 Hz are 254, 156, and 195 Hz, so these modulation frequencies are the optimum points having a large noise reduction effect. Therefore, the combination of the switching frequency and the bit value is determined so that the modulation frequency is any of 254, 156, and 195 Hz.

次に周波数拡散の最適化の一例について説明する。図２０は動作周波数を１００ｋＨｚまで拡大したときの低減効果の動作周波数依存（補正なし）を示す図、図２１は低減効果の動作周波数依存（補正あり）を示す図、図２２は変調周波数の動作周波数依存を示す図である。 Next, an example of optimizing frequency diffusion will be described. FIG. 20 is a diagram showing the operating frequency dependence (without correction) of the reduction effect when the operating frequency is expanded to 100 kHz, FIG. 21 is a diagram showing the operating frequency dependence (with correction) of the reduction effect, and FIG. 22 is the operation of the modulation frequency. It is a figure which shows the frequency dependence.

動作周波数ｆｃを２５ｋＨｚ−１００ｋＨｚとした場合、例えば、ベッセル関数を用いた計算式で低減効果を求めると、図２０に示すように、ジッタ制御回路に対して、７ビットでは約１０ｄＢ、８ビットでは約１２ｄＢ、９ビットでは約１４ｄＢと、動作周波数ｆｃに対し一定の低減効果がある、と計算される。 When the operating frequency fc is set to 25 kHz-100 kHz, for example, when the reduction effect is obtained by a calculation formula using the Bessel function, as shown in FIG. 20, the jitter control circuit is about 10 dB at 7 bits and about 10 dB at 8 bits. It is calculated that there is a certain reduction effect on the operating frequency fc, which is about 12 dB and about 14 dB at 9 bits.

ただし、図２０のグラフは、分解能帯域幅ＲＢＷによる影響を考慮していない補正なしの場合であるので、分解能帯域幅ＲＢＷを考慮した補正ありの低減効果を求めると、図２１に示す形になる。 However, since the graph of FIG. 20 is a case without correction not considering the influence of the resolution bandwidth RBW, the reduction effect with correction considering the resolution bandwidth RBW is obtained as shown in FIG. 21. ..

すなわち、７ビットの場合、動作周波数ｆｃが２５ｋＨｚで９ｄＢの低減効果があり、動作周波数ｆｃが３０ｋＨｚ−１００ｋＨｚの範囲では１０ｄＢで一定の低減効果があることを示している。 That is, in the case of 7 bits, it is shown that the operating frequency fc has a reduction effect of 9 dB at 25 kHz, and the operating frequency fc has a constant reduction effect at 10 dB in the range of 30 kHz-100 kHz.

８ビットの場合、動作周波数ｆｃが２５ｋＨｚ−５０ｋＨｚの範囲で６ｄＢ−１２ｄＢの低減効果があり、動作周波数ｆｃが５０ｋＨｚ−１００ｋＨｚの範囲では、低減効果が１２ｄＢで一定であることを示している。 In the case of 8 bits, there is a reduction effect of 6 dB-12 dB in the range of the operating frequency fc of 25 kHz-50 kHz, and it is shown that the reduction effect is constant at 12 dB in the range of the operating frequency fc of 50 kHz-100 kHz.

９ビットの場合、動作周波数ｆｃが２５ｋＨｚ−６５ｋＨｚの範囲で３ｄＢ−１２ｄＢの低減効果があり、６５ｋＨｚ−７０ｋＨｚの範囲では１２ｄＢ、７５ｋＨｚ−８０ｋＨｚの範囲では１３ｄＢ、８５ｋＨｚ−１００ｋＨｚの範囲では、低減効果が１４ｄＢで一定であることを示している。 In the case of 9 bits, the operating frequency fc has a reduction effect of 3 dB-12 dB in the range of 25 kHz-65 kHz, 12 dB in the range of 65 kHz-70 kHz, 13 dB in the range of 75 kHz-80 kHz, and a reduction effect in the range of 85 kHz-100 kHz. It shows that it is constant at 14 dB.

図２１からは、動作周波数ｆｃ＝４０ｋＨｚで７ビットのカーブと８ビットのカーブとが交わり、ｆｃ＝６５ｋＨｚ−７０ｋＨｚの範囲で８ビットのカーブと９ビットのカーブとが交わることがわかる。つまり、ｆｃ＝４０ｋＨｚのポイントで７ビットおよび８ビットの切り換えを行い、ｆｃ＝７０ｋＨｚのポイントで８ビットおよび９ビットの切り換えを行うことにより、２５ｋＨｚ−１００ｋＨｚの全周波数帯域にわたって低減効果の最適化を図ることができることになる。 From FIG. 21, it can be seen that the 7-bit curve and the 8-bit curve intersect at the operating frequency fc = 40 kHz, and the 8-bit curve and the 9-bit curve intersect in the range of fc = 65 kHz-70 kHz. That is, by switching between 7 bits and 8 bits at the point of fc = 40 kHz and switching between 8 bits and 9 bits at the point of fc = 70 kHz, the reduction effect is optimized over the entire frequency band of 25 kHz to 100 kHz. You will be able to plan.

したがって、動作周波数ｆｃに対する変調周波数ｆｍは、図２２に示すように、ｆｃ＝２５ｋＨｚ−４０ｋＨｚでは７ビットのカーブに、ｆｃ＝４０ｋＨｚ−７０ｋＨｚでは８ビットのカーブに、ｆｃ＝７０ｋＨｚ−１００ｋＨｚでは９ビットのカーブに沿って変化する。 Therefore, as shown in FIG. 22, the modulation frequency fm with respect to the operating frequency fc is a 7-bit curve at fc = 25 kHz-40 kHz, an 8-bit curve at fc = 40 kHz-70 kHz, and 9 bits at fc = 70 kHz-100 kHz. It changes along the curve of.

このように、動作周波数ｆｃが２５ｋＨｚ−１００ｋＨｚの範囲で変化するスイッチング電源装置では、動作周波数ｆｃが４０ｋＨｚおよび７０ｋＨｚの２つのポイントで低減効果の最大値が入れ替わるので、ジッタ制御回路のビット切り換えを動作周波数ｆｃが４０ｋＨｚおよび７０ｋＨｚの２つのポイントで行えばよいことになる。 In this way, in a switching power supply whose operating frequency fc changes in the range of 25 kHz to 100 kHz, the maximum value of the reduction effect is switched at two points where the operating frequency fc is 40 kHz and 70 kHz, so that the bit switching of the jitter control circuit is operated. The frequency fc may be performed at two points of 40 kHz and 70 kHz.

以上説明したように、本発明によれば、スイッチング電源装置１は、スイッチング信号ｇ１、ｇ２と、制御電圧Ｖｃｒｉｎとを出力して、スイッチング信号ｇ１、ｇ２のスイッチング周波数および可変共振コンデンサＣｖｒを同時に可変する構成とした。 As described above, according to the present invention, the switching power supply device 1 outputs the switching signals g1 and g2 and the control voltage Vcrin to simultaneously change the switching frequency of the switching signals g1 and g2 and the variable resonance capacitor Cvr. It was configured to be.

これにより、基本波を含む低域（数１０ｋＨｚ〜数１００ｋＨｚ帯）に対するノイズを低減することが可能になる。また、ノイズ対策用のフィルタが不要（またはフィルタ個数の軽減）となるので、回路規模の増大を抑制し、かつ出力電圧の変動も抑制しながらノイズの低減を図ることができる。 This makes it possible to reduce noise in the low frequency range (several tens of kHz to several hundreds of kHz bands) including the fundamental wave. Further, since a filter for noise suppression is not required (or the number of filters is reduced), it is possible to reduce noise while suppressing an increase in circuit scale and suppressing fluctuations in output voltage.

さらに、１５０ｋＨｚ以下の伝導ＥＭＩノイズ規格改訂に対しても有効となり、また、追加フィルタが不要または軽減するため、電源機器のコストアップを最小化することも可能になる。 Further, it is effective for the revision of the conduction EMI noise standard of 150 kHz or less, and since an additional filter is unnecessary or reduced, it is possible to minimize the cost increase of the power supply device.

次に本発明の第２の実施の形態に係るＬＬＣコンバータについて説明する。図２３は本発明の第２の実施の形態に係るＬＬＣコンバータの構成例を示す図、図２４は可変共振コンデンサの静電容量とフィードバック電圧との関係を示す図である。図２４において、縦軸は可変共振コンデンサＣｖｒの静電容量、横軸はフィードバック電圧ＦＢである。なお、図２３では、図６に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。また、図２４は第１の実施の形態にて図１１に示した関係図に相当するものである。 Next, the LLC converter according to the second embodiment of the present invention will be described. FIG. 23 is a diagram showing a configuration example of the LLC converter according to the second embodiment of the present invention, and FIG. 24 is a diagram showing the relationship between the capacitance of the variable resonance capacitor and the feedback voltage. In FIG. 24, the vertical axis is the capacitance of the variable resonance capacitor Cvr, and the horizontal axis is the feedback voltage FB. In FIG. 23, the same or equivalent components as those shown in FIG. 6 are designated by the same reference numerals, and detailed description thereof will be omitted. Further, FIG. 24 corresponds to the relationship diagram shown in FIG. 11 in the first embodiment.

第２の実施の形態に係るＬＬＣコンバータ１−２は、第１の実施の形態に係るＬＬＣコンバータ１−１と比較して、共振回路１ｂの可変共振コンデンサＣｖｒおよび容量可変制御回路１４の構成を変更している。 The LLC converter 1-2 according to the second embodiment has a configuration of the variable resonance capacitor Cvr and the capacitance variable control circuit 14 of the resonance circuit 1b as compared with the LLC converter 1-1 according to the first embodiment. I'm changing.

このＬＬＣコンバータ１−２では、可変共振コンデンサＣｖｒは、固定の静電容量値を有する共振コンデンサＣｒおよび１組の容量可変用コンデンサＣｒｓ１、Ｃｒｓ２と、ＮＭＯＳトランジスタで構成したスイッチＳ１、Ｓ２とを備える。 In this LLC converter 1-2, the variable resonance capacitor Cvr includes a resonance capacitor Cr having a fixed capacitance value, a set of capacitance variable capacitors Crs1 and Crs2, and switches S1 and S2 composed of an NMOS transistor. ..

励磁インダクタＬｍと共振コンデンサＣｒとの接続点は、容量可変用コンデンサＣｒｓ１、Ｃｒｓ２の一端に接続し、容量可変用コンデンサＣｒｓ１、Ｃｒｓ２の他端は、スイッチＳ１、Ｓ２のドレイン端子に接続する。スイッチＳ１、Ｓ２のソース端子は、入力端子ａ２に接続し、スイッチＳ１、Ｓ２のゲート端子は、制御回路１０の容量可変制御回路１４に接続する。なお、容量可変用コンデンサＣｒｓ１、Ｃｒｓ２は、同じ静電容量値を有しているとする。 The connection point between the exciting inductor Lm and the resonance capacitor Cr is connected to one end of the capacitance variable capacitors Crs1 and Crs2, and the other end of the capacitance variable capacitors Crs1 and Crs2 is connected to the drain terminals of the switches S1 and S2. The source terminals of the switches S1 and S2 are connected to the input terminal a2, and the gate terminals of the switches S1 and S2 are connected to the capacitance variable control circuit 14 of the control circuit 10. It is assumed that the capacitance variable capacitors Crs1 and Crs2 have the same capacitance value.

この構成により、容量可変用コンデンサＣｒｓ１、Ｃｒｓ２をスイッチＳ１、Ｓ２によって選択的に共振コンデンサＣｒに並列に接続できるようになり、可変共振コンデンサＣｖｒは、３値の静電容量に可変できる。すなわち、可変共振コンデンサＣｖｒは、共振コンデンサＣｒだけの容量Ｃｒと、容量可変用コンデンサＣｒｓ１を並列に接続した静電容量（Ｃｒ＋Ｃｒｓ１）と、容量可変用コンデンサＣｒｓ１、Ｃｒｓ２を並列に接続した静電容量（Ｃｒ＋Ｃｒｓ１＋Ｃｒｓ２）との３値を有する。この可変共振コンデンサＣｖｒの値は、フィードバック電圧ＦＢが低いほど静電容量は小さくなり、フィードバック電圧ＦＢが高いほど静電容量は大きくなる。ただし、可変共振コンデンサＣｖｒの静電容量の変化は、リニアに変化する第１の実施の形態の場合と違って、図２４に示したように階段状になる。 With this configuration, the capacitance variable capacitors Crs1 and Crs2 can be selectively connected in parallel to the resonance capacitor Cr by the switches S1 and S2, and the variable resonance capacitor Cvr can be changed to a ternary capacitance. That is, the variable resonance capacitor Cvr has a capacitance Cr of only the resonance capacitor Cr, a capacitance (Cr + Crs1) in which the capacitance variable capacitor Crs1 is connected in parallel, and a capacitance in which the capacitance variable capacitors Crs1 and Crs2 are connected in parallel. It has three values of (Cr + Crs1 + Crs2). As for the value of the variable resonance capacitor Cvr, the lower the feedback voltage FB, the smaller the capacitance, and the higher the feedback voltage FB, the larger the capacitance. However, the change in the capacitance of the variable resonance capacitor Cvr has a stepped shape as shown in FIG. 24, unlike the case of the first embodiment in which the variable resonance capacitor Cvr changes linearly.

次にＶＣＯ１２および容量可変用コンデンサＣｒｓ１、Ｃｒｓ２の接続または切断の制御を行う容量可変制御回路１４の内部構成について説明する。図２５はＶＣＯおよび容量可変制御回路の内部構成例を示す図である。 Next, the internal configuration of the capacitance variable control circuit 14 that controls the connection or disconnection of the VCO 12 and the capacitance variable capacitors Crs1 and Crs2 will be described. FIG. 25 is a diagram showing an example of internal configuration of the VCO and the variable capacitance control circuit.

ＶＣＯ１２およびゲート駆動制御回路１３は、図７に示した第１の実施の形態におけるＶＣＯ１２およびゲート駆動制御回路１３の構成と同じである。容量可変制御回路１４は、コンパレータＣＰ１、ＣＰ２を含む。 The VCO 12 and the gate drive control circuit 13 have the same configuration as the VCO 12 and the gate drive control circuit 13 in the first embodiment shown in FIG. 7. The variable capacitance control circuit 14 includes comparators CP1 and CP2.

容量可変制御回路１４において、コンパレータＣＰ１、ＣＰ２の負側入力端子（−）は、ＶＣＯ１２にて充放電用に設けられたコンデンサＣ１０の電圧Ｖｃｔを受けるように接続している。コンパレータＣＰ１の正側入力端子（＋）には、基準電圧ＶＨが入力され、コンパレータＣＰ２の正側入力端子（＋）には、基準電圧ＶＬが入力される。コンパレータＣＰ１の出力端子は、スイッチＳ１のゲート端子に接続し、コンパレータＣＰ２の出力端子は、スイッチＳ２のゲート端子に接続する。なお、コンパレータＣＰ１、ＣＰ２に入力される基準電圧ＶＨ、ＶＬは、ゲート駆動制御回路１３で用いられている基準電圧ＶＨ、ＶＬと同じ値を有する。 In the capacitance variable control circuit 14, the negative input terminals (-) of the comparators CP1 and CP2 are connected so as to receive the voltage Vct of the capacitor C10 provided for charging / discharging by the VCO 12. The reference voltage VH is input to the positive input terminal (+) of the comparator CP1, and the reference voltage VL is input to the positive input terminal (+) of the comparator CP2. The output terminal of the comparator CP1 is connected to the gate terminal of the switch S1, and the output terminal of the comparator CP2 is connected to the gate terminal of the switch S2. The reference voltages VH and VL input to the comparators CP1 and CP2 have the same values as the reference voltages VH and VL used in the gate drive control circuit 13.

次にスイッチング周波数に周波数拡散を適用したときの動作について説明する。図２６は周波数拡散の各状態におけるパラメータ一覧を示す図、図２７はスイッチング周波数に対する変調周波数の動きを示す図である。 Next, the operation when frequency diffusion is applied to the switching frequency will be described. FIG. 26 is a diagram showing a list of parameters in each state of frequency diffusion, and FIG. 27 is a diagram showing the movement of the modulation frequency with respect to the switching frequency.

スイッチング周波数ｆｓは、図２７に示したように、ジッタ制御回路１２０による変調周波数ｆｍによってΔｆの幅で周波数拡散されるが、これと同時に、共振コンデンサの静電容量が可変される。図２６および図２７に示したように、スイッチング周波数が周波数拡散の周波数中心値であるｆｓとなる状態（１）、（３）、（５）では、可変共振コンデンサＣｖｒの静電容量は３値の中で中間の値（Ｃｒ＋Ｃｒｓ１）に設定される。このとき、容量可変制御回路１４に入力される電圧Ｖｃｔは基準電圧ＶＨ、ＶＬの間の値なので、コンパレータＣＰ１はＨレベル、コンパレータＣＰ２はＬレベルをそれぞれ制御電圧として出力し、スイッチＳ１をオン動作、スイッチＳ２をオフ動作させる。 As shown in FIG. 27, the switching frequency fs is frequency-spread in the width of Δf by the modulation frequency fm by the jitter control circuit 120, and at the same time, the capacitance of the resonant capacitor is changed. As shown in FIGS. 26 and 27, in the states (1), (3), and (5) where the switching frequency is fs, which is the frequency center value of frequency diffusion, the capacitance of the variable resonance capacitor Cvr is three values. It is set to an intermediate value (Cr + Crs1) in. At this time, since the voltage Vct input to the variable capacitance control circuit 14 is a value between the reference voltages VH and VL, the comparator CP1 outputs the H level and the comparator CP2 outputs the L level as control voltages, and the switch S1 is turned on. , Switch S2 is turned off.

スイッチング周波数が周波数拡散の周波数上限値である（ｆｓ＋Δｆ／２）となる状態（２）では、可変共振コンデンサＣｖｒの静電容量は３値の中で小さい値Ｃｒに設定される。このとき、容量可変制御回路１４に入力される電圧Ｖｃｔは基準電圧ＶＨより高い値なので、コンパレータＣＰ１、ＣＰ２はＬレベルをそれぞれ制御電圧として出力し、スイッチＳ１、Ｓ２をオフ動作させる。 In the state (2) in which the switching frequency is the frequency upper limit value of frequency diffusion (fs + Δf / 2), the capacitance of the variable resonance capacitor Cvr is set to the smallest value Cr among the three values. At this time, since the voltage Vct input to the capacitance variable control circuit 14 is higher than the reference voltage VH, the comparators CP1 and CP2 output the L level as the control voltage, respectively, and the switches S1 and S2 are turned off.

スイッチング周波数が周波数拡散の周波数下限値である（ｆｓ−Δｆ／２）となる状態（４）では、可変共振コンデンサＣｖｒの静電容量は３値の中で大きい値（Ｃｒ＋Ｃｒｓ１＋Ｃｒｓ２）に設定される。このとき、容量可変制御回路１４に入力される電圧Ｖｃｔは基準電圧ＶＬより低い値なので、コンパレータＣＰ１、ＣＰ２はＨレベルをそれぞれ制御電圧として出力し、スイッチＳ１、Ｓ２をオン動作させる。 In the state (4) where the switching frequency is the lower limit of the frequency of frequency diffusion (fs-Δf / 2), the capacitance of the variable resonance capacitor Cvr is set to a larger value (Cr + Crs1 + Crs2) among the three values. At this time, since the voltage Vct input to the capacitance variable control circuit 14 is lower than the reference voltage VL, the comparators CP1 and CP2 output the H level as the control voltage, respectively, and the switches S1 and S2 are turned on.

このように、このＬＬＣコンバータ１−２は、周波数拡散を適用することによりノイズを低減することができる。ただし、ＬＬＣコンバータ１−２に周波数拡散を適用することにより生ずる出力電圧の変動については、スイッチング周波数を拡散制御するときに一緒に共振コンデンサの静電容量値を変更することで、出力電圧の変動を抑制している。具体例としては、Ｃｒ＝２０ｎＦ、Ｃｒｓ１＝Ｃｒｓ２＝２２００ｐＦとすると、±１１％の拡散幅が得られ、ＥＭＩノイズ低減効果が期待できる。 As described above, the LLC converter 1-2 can reduce noise by applying frequency diffusion. However, regarding the fluctuation of the output voltage caused by applying the frequency spread to the LLC converter 1-2, the fluctuation of the output voltage is caused by changing the capacitance value of the resonant capacitor together with the spread control of the switching frequency. Is suppressed. As a specific example, when Cr = 20nF and Crs1 = Crs2 = 2200pF, a diffusion width of ± 11% can be obtained, and an EMI noise reduction effect can be expected.

なお、この実施の形態では、共振コンデンサの切り換え可能な静電容量値を３値としたが、本発明は、この３値に限定するものではなく、５値、７値、・・・と増やすことができる。切り換える静電容量値を増やすことにより、共振コンデンサの可変容量特性を第１の実施の形態の可変共振コンデンサＣｖｒのようなリニアな特性に近づけることができる。 In this embodiment, the switchable capacitance value of the resonant capacitor is set to 3 values, but the present invention is not limited to these 3 values, but is increased to 5 values, 7 values, and so on. be able to. By increasing the capacitance value to be switched, the variable capacitance characteristic of the resonant capacitor can be brought close to the linear characteristic such as the variable resonant capacitor Cvr of the first embodiment.

以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。 Although the embodiment has been illustrated above, the configuration of each part shown in the embodiment can be replaced with another having the same function. Moreover, other arbitrary components and processes may be added.

１スイッチング電源装置
１−１、１−２ＬＬＣコンバータ
１ａスイッチング回路
１ｂ共振回路
１ｃ整流回路
１０制御回路
１１電圧検出回路
１２ＶＣＯ
１３ゲート駆動制御回路
１４容量可変制御回路
ａ１、ａ２入力端子
ｂ１、ｂ２出力端子
Ｃ１、Ｃ２コンデンサ
ＣＰ１、ＣＰ２コンパレータ
Ｃｒ共振コンデンサ
Ｃｒｓ１、Ｃｒｓ２容量可変用コンデンサ
Ｃｖｒ可変共振コンデンサ
Ｄ１、Ｄ２ダイオード
ＦＢフィードバック電圧
ｇ１、ｇ２スイッチング信号
ＩＣ１シャントレギュレータ
Ｌｍ励磁インダクタ
Ｌｒ共振インダクタ
Ｌｓ１、Ｌｓ２インダクタ
ＰＣ１フォトカプラ
Ｑ１、Ｑ２スイッチング素子
Ｒ１、Ｒ２、Ｒ３抵抗
Ｓ１、Ｓ２スイッチ
Ｔトランス
Ｖｃｒｉｎ制御電圧 1 Switching power supply 1-1, 1-2 LLC converter 1a Switching circuit 1b Resonant circuit 1c Rectifier circuit 10 Control circuit 11 Voltage detection circuit 12 VCO
13 Gate drive control circuit 14 Capacitor variable control circuit a1, a2 Input terminal b1, b2 Output terminal C1, C2 Capacitor CP1, CP2 Comparator Cr Resonant capacitor Crs1, Crs2 Capacitor variable capacitance Cvr Variable resonance capacitor D1, D2 Diode FB Feedback voltage g1 , G2 Switching signal IC1 Shunt regulator Lm Exciting inductor Lr Resonant inductor Ls1, Ls2 Inductor PC1 Photocoupler Q1, Q2 Switching element R1, R2, R3 Resistance S1, S2 Switch T transformer Vcrin Control voltage

Claims

A switching circuit including a first switching element and a second switching element connected in series between the input terminals of the power supply, and
An exciting inductor of the primary winding of the transformer, a resonant inductor connected in series with the exciting inductor, and a variable resonant capacitor connected in series with the exciting inductor and whose capacitance is variable by an applied control voltage. Including a resonant circuit connected in parallel with the second switching element,
A rectifier circuit connected to the secondary side of the transformer and
Based on the feedback voltage generated from the detection result of the output voltage of the rectifier circuit, the switching signal which diffuses the switching frequency and gives it to the first and second switching elements and the control voltage are generated and output. , The control circuit that changes the switching frequency and the capacitance at the same time,
Have a,
The control circuit
A voltage detection circuit that detects the output voltage of the rectifier circuit and generates the feedback voltage,
A voltage controlled oscillator that changes the oscillation frequency according to the level of the feedback voltage,
A gate drive control circuit that generates the switching signal in which the switching frequency is varied according to the oscillation frequency.
A capacitance variable control circuit that generates the control voltage with a variable voltage level according to the oscillation frequency.
Have,
Said voltage controlled oscillator, to have a jitter control circuit for the frequency spreading by modulating a counter for counting the input clock signal, the switching frequency at a modulation frequency corresponding to the number of bits of the counter Characterized switching power supply.

The switching circuit further includes an input capacitor, and the rectifier circuit includes a first inductor and a second inductor of the secondary winding of the transformer, a first rectifier diode, a second rectifier diode, and an output. Including with a capacitor
One end of the input capacitor is connected to one of the input terminals and the drain of the first switching element, and the source of the first switching element is one end of the resonant inductor and the second switching element. Connect to the drain and
The gate of the first switching element is connected to one gate drive terminal of the control circuit, and the gate of the second switching element is connected to the other gate drive terminal of the control circuit.
The other end of the resonant inductor is connected to one end of the exciting inductor, and the other end of the exciting inductor is connected to one end of the variable resonant capacitor.
The other end of the input capacitor is connected to the other input terminal, the source of the second switching element, and the other end of the variable resonant capacitor.
The control voltage input terminal of the variable resonance capacitor is connected to the output terminal of the control voltage of the control circuit.
One end of the first inductor is connected to the anode of the first rectifier diode, and the cathode of the first rectifier diode is one end of the output capacitor, one output terminal, and the cathode of the second rectifier diode. And connect to the output voltage detection terminal of the control circuit,
One end of the second inductor is connected to the anode of the second rectifier diode, and the other end of the first inductor is the other end of the second inductor, the ground terminal of the control circuit, and the output capacitor. Connect to the other end and the other output terminal of
The switching power supply device according to claim 1.

The variable capacitance control circuit is a frequency-voltage conversion circuit including a first capacitor, a second capacitor, a first diode, a second diode, a first resistor, a second resistor, and an operational amplifier.
An oscillation signal output from the voltage controlled oscillator is input to one end of the first capacitor, and the other end of the first capacitor is the cathode of the first diode and the anode of the second diode. Connect to
The anode of the first diode is connected to one end of the second capacitor, one end of the first resistor, and the negative input terminal of the operational amplifier.
The output terminal of the operational amplifier is connected to the other end of the second capacitor, the other end of the first resistor, one end of the second resistor, and the output terminal of the control voltage.
The cathode of the second diode, the positive input terminal of the operational amplifier and the other end of the second resistor are connected to the ground.
The switching power supply device according to claim 1.

The variable resonant capacitor of the resonant circuit
Resonant capacitor and
At least one set of variable capacitance capacitors,
Have a, a switch for connecting each of said capacitance varying capacitor selectively in parallel by the control voltage to the resonance capacitor,
The capacitance variable control circuit is a control voltage for selectively connecting the switch according to the oscillation frequency, instead of generating the control voltage whose voltage level is variable according to the oscillation frequency. Is to generate,
The switching power supply device according to claim 1.

The variable resonance capacitor includes the resonance capacitor, a set of the capacitance variable capacitors, and a set of the switches.
The capacitance variable control circuit receives the voltage of a charging / discharging capacitor for generating the oscillation frequency from the voltage controlled oscillator, and switches the switch when the switching frequency is changed with respect to a reference voltage. It has a set of comparators that generate a voltage.
4. The switching power supply device according to claim 4 .

The comparator outputs the control voltage that turns one of the switches on and the other off when the switching frequency is at the center value of the frequency spread band, and the switching frequency is in the frequency spread band. When it is at the upper limit, it outputs the control voltage which turns off both of the switches, and when the switching frequency is at the lower limit of the frequency diffusion band, it outputs the control voltage which turns on both of the switches. To do,
5. The switching power supply device according to claim 5 .