Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6793763B2 - Semiconductor devices, video display systems, and signal processing methods - Google Patents
[go: Go Back, main page]

JP6793763B2 - Semiconductor devices, video display systems, and signal processing methods - Google Patents

Semiconductor devices, video display systems, and signal processing methods Download PDF

Info

Publication number
JP6793763B2
JP6793763B2 JP2019021063A JP2019021063A JP6793763B2 JP 6793763 B2 JP6793763 B2 JP 6793763B2 JP 2019021063 A JP2019021063 A JP 2019021063A JP 2019021063 A JP2019021063 A JP 2019021063A JP 6793763 B2 JP6793763 B2 JP 6793763B2
Authority
JP
Japan
Prior art keywords
signal
unit
input
output
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019021063A
Other languages
Japanese (ja)
Other versions
JP2019082727A (en
Inventor
周作 前田
周作 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2019021063A priority Critical patent/JP6793763B2/en
Publication of JP2019082727A publication Critical patent/JP2019082727A/en
Application granted granted Critical
Publication of JP6793763B2 publication Critical patent/JP6793763B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Closed-Circuit Television Systems (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

本発明は、半導体装置、映像表示システム、及び信号処理方法に関するものである。 The present invention relates to a semiconductor device, an image display system, and a signal processing method.

近年、ディスプレイ等の表示装置に映像等の画像を表示させるためのコントローラである半導体装置には、表示装置に表示させるための信号として、異なる周波数の信号が入力されるようになってきている。例えば、車載映像システムは、駐車を円滑に行うためのバックカメラ等のカメラ(モニタ)や、スマホと連携したカーナビ機能等の様々なデバイスから異なる周波数の信号が入力されるようになっている。 In recent years, signals having different frequencies have been input to a semiconductor device, which is a controller for displaying an image such as an image on a display device such as a display, as a signal for displaying on the display device. For example, in an in-vehicle video system, signals of different frequencies are input from various devices such as a camera (monitor) such as a back camera for smooth parking and a car navigation function linked with a smartphone.

このような映像表示システムでは、EMI(Electro Magnetic Interference)の低減が行われており、例えば、引用文献1には、EMIを低減するために、システムクロックに周波数拡散機能付PLLを用いる技術が記載されている。 In such a video display system, EMI (Electro Magnetic Interference) is reduced. For example, Reference 1 describes a technique of using a PLL with a frequency diffusion function for a system clock in order to reduce EMI. Has been done.

特開2003−150143号公報Japanese Unexamined Patent Publication No. 2003-150143

上述のような車載映像システムでは、バックカメラやデバイス等から入力された信号に対して、システム外部に設けられたCPU等の処理部を介して所定の画像処理を行った後、表示手段に表示させる場合がある。この場合は、車載映像表示システムには、外部に設けられたCPU等の処理部で画像処理が行われたデジタル信号が入力される。 In an in-vehicle video system as described above, a signal input from a back camera, a device, or the like is subjected to predetermined image processing via a processing unit such as a CPU provided outside the system and then displayed on a display means. May cause you to. In this case, a digital signal that has been image-processed by a processing unit such as a CPU provided externally is input to the in-vehicle video display system.

このように映像表示システムには様々な信号が入力されるが、従来の映像表示システムでは、周波数拡散処理が行われない信号を表示手段に出力する場合があった。例えば、特許文献1に記載の技術では、アナログ画像信号に対しては周波数拡散処理を行わずに画像表示部に出力していた。 In this way, various signals are input to the video display system, but in the conventional video display system, a signal that is not subjected to frequency diffusion processing may be output to the display means. For example, in the technique described in Patent Document 1, an analog image signal is output to an image display unit without performing frequency diffusion processing.

そのため、EMIが十分に低減できないという問題があった。 Therefore, there is a problem that the EMI cannot be sufficiently reduced.

本発明は、上述した問題を解決するために提案されたものであり、入力信号の種類によらずEMIを低減することができる、半導体装置、映像表示システム、及び信号処理方法を提供することを目的とする。 The present invention has been proposed to solve the above-mentioned problems, and provides a semiconductor device, an image display system, and a signal processing method capable of reducing EMI regardless of the type of input signal. The purpose.

上記目的を達成するために、本開示の半導体装置は、映像信号が入力される第1入力部と、前記映像信号をデジタルデータに変換し、デコードされた前記映像信号及び前記映像信号に応じたデコーダクロックを出力するデコーダと、データ信号及び前記データ信号に応じたデータクロックが入力される第2入力部と、前記映像信号及び前記映像信号に応じたデコーダクロックと、前記データ信号及び前記データ信号に応じたデータクロックとのいずれか一方を第1データ信号及び前記第1データ信号に応じた第1クロック信号として選択するセレクタと、前記セレクタにより選択された前記第1クロック信号に対して周波数拡散処理を行う第1処理部と、前記セレクタにより選択された前記第1データ信号を、自装置の外部に設けられた表示部に合わせてスケーリングするスケーリング部と、前記スケーリング部がスケーリングを行う前の前記第1データ信号、または前記スケーリング部がスケーリングを行った後のスケーリング後第1データ信号を出力する第1出力部と、前記第1出力部から出力された前記第1データ信号または前記スケーリング後第1データ信号に対して、自装置の外部に設けられた画像処理部により所定の画像処理を施すことにより生成された、第2データ信号及び第2クロック信号が入力される第入力部と、前記第入力部を介して入力される前記第2クロック信号に対して周波数拡散処理を行う第2処理部と、イネーブル信号が入力されるイネーブル信号入力部と、前記第1処理部により周波数拡散処理が行われた第1クロック信号、及び前記第2処理部により周波数拡散処理が行われた第2クロック信号のいずれか一方のクロック信号を、前記イネーブル信号に応じて出力する第2出力部と、を備える。 In order to achieve the above object, the semiconductor device of the present disclosure responds to the first input unit into which the video signal is input , the video signal converted into digital data, and the decoded video signal and the video signal. A decoder that outputs a decoder clock, a second input unit into which a data signal and a data clock corresponding to the data signal are input, a video signal, a decoder clock corresponding to the video signal, the data signal, and the data signal. A selector that selects either one of the data clocks according to the above as the first data signal and the first clock signal corresponding to the first data signal, and frequency diffusion with respect to the first clock signal selected by the selector. A first processing unit that performs processing, a scaling unit that scales the first data signal selected by the selector according to a display unit provided outside the own device, and a scaling unit before the scaling unit performs scaling. The first data signal or the first output unit that outputs the first data signal after scaling after the scaling unit has performed scaling, and the first data signal output from the first output unit or after the scaling. A third input unit to which a second data signal and a second clock signal are input, which is generated by performing predetermined image processing on the first data signal by an image processing unit provided outside the own device. , The second processing unit that performs frequency diffusion processing on the second clock signal input via the third input unit, the enable signal input unit into which the enable signal is input, and the frequency by the first processing unit. The second output unit that outputs the clock signal of either the first clock signal subjected to the diffusion processing or the second clock signal subjected to the frequency diffusion processing by the second processing unit according to the enable signal. And.

本開示の映像表示システムは、画像処理を行う画像処理部と、本開示半導体装置と、前記半導体装置から出力される出力信号に応じた画像を表示する表示部と、を備える。 The video display system of the present disclosure includes an image processing unit that performs image processing, a semiconductor device of the present disclosure , and a display unit that displays an image according to an output signal output from the semiconductor device.

本開示の信号処理方法は、映像信号が、第1入力部に入力される工程と、デコーダにより、前記映像信号をデジタルデータに変換し、デコードされた前記映像信号及び前記映像信号に応じたデコーダクロックを出力する工程と、データ信号及び前記データ信号に応じたデータクロックが第2入力部に入力される工程と、前記映像信号及び前記映像信号に応じたデコーダクロックと、前記データ信号及び前記データ信号に応じたデータクロックとのいずれか一方がセレクタにより第1データ信号及び前記第1データ信号に応じた第1クロック信号として選択される工程と、前記セレクタにより選択された前記第1クロック信号に対して周波数拡散処理を行う第1処理部と、スケーリング部により、前記セレクタにより選択された前記第1データ信号を、自装置の外部に設けられた表示部に合わせてスケーリングする工程と、前記スケーリング部がスケーリングを行う前の前記第1データ信号、または前記スケーリング部がスケーリングを行った後のスケーリング後第1データ信号を、第1出力部から出力する工程と、前記第1出力部から出力された前記第1データ信号または前記スケーリング後第1データ信号に対して、自装置の外部に設けられた画像処理部により所定の画像処理を施すことにより生成された、第2データ信号及び第2クロック信号が、第入力部に入力される工程と、前記第入力部を介して入力される前記第2クロック信号に対して、第2処理部により周波数拡散処理を行う工程と、イネーブル信号が、イネーブル信号入力部に入力される工程と、前記第1処理部により周波数拡散処理が行われた前記第1クロック信号、及び前記第2処理部により周波数拡散処理が行われた第2クロック信号のいずれか一方のクロック信号を、前記イネーブル信号に応じて、第2出力部から出力する工程と、を備える。 The signal processing method of the present disclosure includes a step of inputting a video signal to the first input unit and a decoder that converts the video signal into digital data and decodes the video signal and a decoder corresponding to the video signal. A step of outputting a clock, a step of inputting a data signal and a data clock corresponding to the data signal to the second input unit, a video signal and a decoder clock corresponding to the video signal, the data signal and the data. One of the data clocks corresponding to the signals is selected by the selector as the first data signal and the first clock signal corresponding to the first data signal, and the first clock signal selected by the selector. On the other hand, a step of scaling the first data signal selected by the selector by the first processing unit that performs frequency diffusion processing and the scaling unit according to a display unit provided outside the own device, and the scaling. The step of outputting the first data signal before the unit scales or the first data signal after scaling after the scaling unit performs the scaling from the first output unit and the output from the first output unit. A second data signal and a second clock generated by performing predetermined image processing on the first data signal or the first data signal after scaling by an image processing unit provided outside the own device. A step of inputting a signal to the third input unit, a step of performing frequency spreading processing by the second processing unit on the second clock signal input via the third input unit, and an enable signal. , The process of being input to the enable signal input unit, the first clock signal subjected to frequency spreading processing by the first processing unit, and the second clock signal subjected to frequency spreading processing by the second processing unit. A step of outputting one of the clock signals from the second output unit according to the enable signal is provided.

本発明によれば、入力信号の種類によらずEMIが低減されるという効果を奏する。 According to the present invention, there is an effect that EMI is reduced regardless of the type of input signal.

本実施の形態の映像表示システムが搭載された車輌における映像表示システムへの各種信号の入力に関する概要を説明するためのブロック図である。It is a block diagram for demonstrating the outline about the input of various signals to the image display system in the vehicle equipped with the image display system of this embodiment. 本実施の形態の映像表示システムの一例の構成を示す構成図である。It is a block diagram which shows the structure of an example of the image display system of this embodiment. 本実施の形態の車輌においてイネーブル信号が映像表示システムの半導体装置に入力される流れの一例を表す流れ図である。It is a flow chart which shows an example of the flow in which the enable signal is input to the semiconductor device of a video display system in the vehicle of this embodiment. 本実施の形態の映像表示システムにおいて、入力された映像信号及びデータ信号を出力信号としてディスプレイに出力する動作の流れの一例を表す流れ図である。It is a flow chart which shows an example of the flow of the operation which outputs the input video signal and data signal to the display as an output signal in the video display system of this embodiment. 本実施の形態の映像表示システムにおいて、イネーブル信号がタイプA(バックカメラから直接入力された映像信号をディスプレイに出力する場合)の場合の信号経路を示した説明図である。FIG. 5 is an explanatory diagram showing a signal path when the enable signal is type A (when the video signal directly input from the back camera is output to the display) in the video display system of the present embodiment. 本実施の形態の映像表示システムにおいて、イネーブル信号がタイプB(いずれかのカメラから入力された映像信号をメインプロセッサで画像処理を施した後、ディスプレイに出力する場合)の信号経路を示した説明図である。In the video display system of the present embodiment, the description showing the signal path of the enable signal of type B (when the video signal input from any camera is image-processed by the main processor and then output to the display). It is a figure. 従来の映像表示システムにおいて、イネーブル信号がタイプB(いずれかのカメラから入力された映像信号をメインプロセッサで画像処理を施した後、ディスプレイに出力する場合)の信号経路を示した説明図である。It is explanatory drawing which showed the signal path of the enable signal of type B (when the video signal input from any camera is image-processed by the main processor and then output to the display) in the conventional video display system. ..

以下では、図面を参照して、本実施の形態を詳細に説明する。 Hereinafter, the present embodiment will be described in detail with reference to the drawings.

本実施の形態では、本発明を車載カメラで撮像された映像信号を表示部に表示する映像表示システムに適用した場合について説明する。また、本実施の形態では、具体的一例として、車輌がバックする場合(より具体的にはバックギアが入った場合)にバックカメラからの映像を高速にディスプレイに表示して車輌の運転者に対して表示する機能を有する映像表示システムについて説明する。 In the present embodiment, a case where the present invention is applied to a video display system that displays a video signal captured by an in-vehicle camera on a display unit will be described. Further, in the present embodiment, as a specific example, when the vehicle backs up (more specifically, when the back gear is engaged), the image from the back camera is displayed on the display at high speed to the driver of the vehicle. A video display system having a function of displaying the image will be described.

図1には、本実施の形態の映像表示システムが搭載された車輌における映像表示システムへの各種信号の入力に関する一例の概要を説明するためのブロック図を示す。 FIG. 1 shows a block diagram for explaining an outline of an example of inputting various signals to the video display system in a vehicle equipped with the video display system of the present embodiment.

車輌90には、バックカメラ72、フロントカメラ74、及びその他カメラ76が備えられている。なお、車輌90に備えられているカメラは特に限定されず任意であり、少なくとも車輌90の後方を撮像することができるカメラが備えられていればよい。例えば、車載カメラは、アラウンドビューモニタであってもよい。なお、以下では、バックカメラ72、フロントカメラ74、及びその他カメラ76を総称する場合は、「車載カメラ」と総称する。 The vehicle 90 is provided with a back camera 72, a front camera 74, and other cameras 76. The camera provided in the vehicle 90 is not particularly limited and is arbitrary, and at least a camera capable of photographing the rear of the vehicle 90 may be provided. For example, the in-vehicle camera may be an around view monitor. In the following, when the back camera 72, the front camera 74, and the other cameras 76 are collectively referred to, they are collectively referred to as an “in-vehicle camera”.

バックカメラ72、フロントカメラ74、及びその他カメラ76の起動は任意であり、車輌90の起動に応じて起動してもよいし、ユーザ(運転者)からの指示に応じて起動してもよい。なお、本実施の形態では、上述のように車輌がバックする場合にバックカメラからの映像を高速に表示する機能を有しているため、バックカメラ72は、車輌90の起動と共に、またはバックギヤ70と連動して起動することが好ましい。 The back camera 72, the front camera 74, and the other camera 76 are arbitrarily activated, and may be activated according to the activation of the vehicle 90, or may be activated according to an instruction from the user (driver). In the present embodiment, as described above, since the back camera 72 has a function of displaying the image from the back camera at high speed when the vehicle backs up, the back camera 72 starts the vehicle 90 or the back gear 70. It is preferable to start in conjunction with.

選択部80は、バックカメラ72、フロントカメラ74、及びその他カメラ76から出力された映像信号から予め定められた条件に応じて選択した映像信号を映像表示システム10に出力する機能を有する。本実施の形態の車輌90では、選択部80はバックギヤ70と連動している。選択部80は、バックギヤ70が入った場合は、バックカメラ72の映像信号を選択して映像表示システム10に出力する。 The selection unit 80 has a function of outputting a video signal selected from the video signals output from the back camera 72, the front camera 74, and the other camera 76 according to predetermined conditions to the video display system 10. In the vehicle 90 of the present embodiment, the selection unit 80 is interlocked with the back gear 70. When the back gear 70 is engaged, the selection unit 80 selects the video signal of the back camera 72 and outputs it to the video display system 10.

イネーブル信号生成部82は、映像表示システム10の半導体装置12における経路(信号選択)を制御するためのイネーブル信号を生成して出力する機能を有する。本実施の形態の車輌90では、イネーブル信号生成部82はバックギヤ70と連動している。イネーブル信号生成部82は、バックギヤが入った場合は、バックカメラ72から入力された映像信号を選択してディスプレイに出力させるためのイネーブル信号(タイプA:詳細後述)を映像表示システム10に出力する。 The enable signal generation unit 82 has a function of generating and outputting an enable signal for controlling a path (signal selection) in the semiconductor device 12 of the video display system 10. In the vehicle 90 of the present embodiment, the enable signal generation unit 82 is interlocked with the back gear 70. When the back gear is engaged, the enable signal generation unit 82 outputs an enable signal (type A: described in detail later) for selecting a video signal input from the back camera 72 and outputting it to the display to the video display system 10. ..

また、映像表示システム10には、ユーザが有する携帯端末78からデータ信号がHDMI(登録商標)(High−Definition Multimedia Interface:図示省略)を介して入力される。なお、携帯端末78から出力されるデータ信号は映像信号である場合も含むが、車載カメラから出力された映像信号と区別するため本実施の形態では「データ信号」と称する。 Further, a data signal is input to the video display system 10 from the mobile terminal 78 owned by the user via HDMI (registered trademark) (High-Definition Multimedia Interface: not shown). Although the data signal output from the mobile terminal 78 includes a video signal, it is referred to as a “data signal” in the present embodiment in order to distinguish it from the video signal output from the in-vehicle camera.

携帯端末78としては、例えば、スマートフォンやタブレット等が挙げられる。なお、携帯端末78に限らず、カーナビ、DVDプレーヤ、通信装置、及びネットワーク機器等であってもよい。本実施の形態では、携帯端末78の具体的一例としてスマートフォン(以下、「スマホ」という)を用いた場合について説明する。 Examples of the mobile terminal 78 include smartphones and tablets. The mobile terminal 78 is not limited to the mobile terminal 78, and may be a car navigation system, a DVD player, a communication device, a network device, or the like. In the present embodiment, a case where a smartphone (hereinafter referred to as “smartphone”) is used as a specific example of the mobile terminal 78 will be described.

次に、本実施の形態の映像表示システム10の構成について説明する。図2には、本実施の形態の映像表示システム10の概略構成の一例を示す。本実施の形態の映像表示システム10は、半導体装置12、メインプロセッサ14、及びディスプレイ16を備える。ディスプレイ16は、表示部の一例である。 Next, the configuration of the video display system 10 of the present embodiment will be described. FIG. 2 shows an example of a schematic configuration of the video display system 10 of the present embodiment. The video display system 10 of the present embodiment includes a semiconductor device 12, a main processor 14, and a display 16. The display 16 is an example of a display unit.

本実施の形態のメインプロセッサ14は、SoC(System−on−a−Chip)として構成されており、予め定められた画像処理を行う機能を有している。予め定められた画像処理としては、例えば、入力された映像信号やデータ信号に対して、メニュー画面や地図情報、文字等を合成する画像処理等が挙げられる。また、本実施の形態のメインプロセッサ14は、ディスプレイ16に応じたスケーリングを行う機能を有している。そのため、メインプロセッサ14から出力されるデジタルのデータ信号は、ディスプレイ16のサイズにスケーリングされている。メインプロセッサ14からは画像処理が行われたデジタルのデータ信号及びデータクロックが半導体装置12に出力される。 The main processor 14 of the present embodiment is configured as a SoC (System-on-a-Chip) and has a function of performing predetermined image processing. Examples of the predetermined image processing include image processing in which a menu screen, map information, characters, and the like are combined with the input video signal and data signal. Further, the main processor 14 of the present embodiment has a function of performing scaling according to the display 16. Therefore, the digital data signal output from the main processor 14 is scaled to the size of the display 16. The image-processed digital data signal and data clock are output from the main processor 14 to the semiconductor device 12.

半導体装置12は、ビデオデコーダ20、セレクタ23、スケーリング部24、周波数拡散機能付PLL(以下、SSCPLLという)26、セレクタ28、メモリ30、SSCPLL32、セレクタ34、画像調整部36、描画機能部38、ディスプレイI/F40、入力部42、入力部44、入力部46、入力部48、出力部50、出力部52、及び出力部54を備える。SSCPLL26が第1処理部の一例であり、SSCPLL32が第2処理部の一例であり、セレクタ34が選択部の一例であり、入力部44が第1入力部の一例であり、レジスタ46が第2入力部の一例であり、入力部42が第3入力部の一例であり、出力部50が第1出力部の一例であり、出力部54が第2出力部の一例である。 The semiconductor device 12 includes a video decoder 20, a selector 23, a scaling unit 24, a PLL with frequency diffusion function (hereinafter referred to as SSCPLL) 26, a selector 28, a memory 30, SSCPLL 32, a selector 34, an image adjustment unit 36, and a drawing function unit 38. A display I / F 40, an input unit 42, an input unit 44, an input unit 46, an input unit 48, an output unit 50, an output unit 52, and an output unit 54 are provided. SSCPLL26 is an example of the first processing unit, SSCPLL32 is an example of the second processing unit, the selector 34 is an example of the selection unit, the input unit 44 is an example of the first input unit, and the register 46 is the second. The input unit 42 is an example of the input unit, the input unit 42 is an example of the third input unit, the output unit 50 is an example of the first output unit, and the output unit 54 is an example of the second output unit.

入力部48には、イネーブル信号が入力される。入力されるイネーブル信号は、セレクタ23、セレクタ28、セレクタ34、及び描画機能部38に出力され、各部の動作を制御する制御信号として機能する。イネーブル信号は、セレクタ23において映像信号及びデータ信号のいずれを選択するかを制御する。 An enable signal is input to the input unit 48. The input enable signal is output to the selector 23, the selector 28, the selector 34, and the drawing function unit 38, and functions as a control signal for controlling the operation of each unit. The enable signal controls whether the selector 23 selects a video signal or a data signal.

また、イネーブル信号は、セレクタ28においてSSCPLL26から出力されたクロック及びSSCPLL32から出力されたクロックのいずれを選択するかを制御する。また、イネーブル信号は、セレクタ34においてスケーリング部24から出力された信号及びメモリ30から出力されたデジタル信号のいずれを選択するかを制御する。言い換えると、セレクタ28及びセレクタ34は、メインプロセッサ14から入力された信号、及びメインプロセッサ14を経由しない(直接入力された)信号のいずれかを選択して出力する。 Further, the enable signal controls whether the selector 28 selects the clock output from the SSCPLL 26 or the clock output from the SSCPLL 32. Further, the enable signal controls whether the selector 34 selects the signal output from the scaling unit 24 or the digital signal output from the memory 30. In other words, the selector 28 and the selector 34 select and output either a signal input from the main processor 14 or a signal that does not pass through the main processor 14 (directly input).

各部での制御に応じて、本実施の形態のイネーブル信号には、以下の4つの種類(タイプ)がある。 The enable signal of this embodiment has the following four types (types) according to the control in each unit.

タイプAは、セレクタ23が映像信号を選択し、セレクタ28が直接入力されたクロックを選択する場合である。 Type A is a case where the selector 23 selects a video signal and the selector 28 selects a directly input clock.

タイプBは、セレクタ23が映像信号を選択し、セレクタ28がメインプロセッサ14から入力されたクロックを選択する場合である。 Type B is a case where the selector 23 selects a video signal and the selector 28 selects a clock input from the main processor 14.

タイプCは、セレクタ23がデータ信号を選択し、セレクタ28が直接入力されたクロックを選択する場合である。 Type C is a case where the selector 23 selects a data signal and the selector 28 selects a directly input clock.

タイプDは、セレクタ23がデータ信号を選択し、セレクタ28がメインプロセッサ14から入力されたクロックを選択する場合である。 Type D is a case where the selector 23 selects a data signal and the selector 28 selects a clock input from the main processor 14.

入力部44には、車載カメラから出力された映像信号が入力される。入力部44に入力された映像信号は、ビデオデコーダ20に出力される。ビデオデコーダ20は、映像信号をデジタルデータ変換するデコード機能を有している。ビデオデコーダ20からは、デコードされた映像信号及びデコーダクロックがセレクタ23に出力される。 The video signal output from the vehicle-mounted camera is input to the input unit 44. The video signal input to the input unit 44 is output to the video decoder 20. The video decoder 20 has a decoding function for converting a video signal into digital data. The video decoder 20 outputs the decoded video signal and the decoder clock to the selector 23.

入力部46には、携帯端末78(スマホ)から出力されたデータ信号及びデータクロックが入力される。入力部46に入力されたデータ信号は、セレクタ23に出力される。 The data signal and data clock output from the mobile terminal 78 (smartphone) are input to the input unit 46. The data signal input to the input unit 46 is output to the selector 23.

セレクタ23は、イネーブル信号に応じて、信号を選択してスケーリング部24及びSSCPLL26に出力する機能を有している。本実施の形態では、具体的一例としてセレクタ23、セレクタ28、及びセレクタ34としてマルチプレクサを用いている。 The selector 23 has a function of selecting a signal according to the enable signal and outputting it to the scaling unit 24 and the SSCPLL26. In this embodiment, a multiplexer is used as the selector 23, the selector 28, and the selector 34 as a specific example.

セレクタ23は、具体的には、イネーブル信号が上記タイプA及びタイプBの場合は、ビデオデコーダ20から出力された映像信号を選択してスケーリング部24及び出力部50に出力する。また、セレクタ23は、ビデオデコーダ20から出力されたデコーダクロックを選択してSSCPLL26に出力する。一方、イネーブル信号が上記タイプC及びタイプDの場は、セレクタ23は、スマホから入力されたデータ信号を選択してスケーリング部24及び出力部50に出力する。また、セレクタ23は、スマホから入力されたデータクロックを選択してSSCPLL26に出力する。 Specifically, when the enable signal is of type A or type B, the selector 23 selects the video signal output from the video decoder 20 and outputs it to the scaling unit 24 and the output unit 50. Further, the selector 23 selects the decoder clock output from the video decoder 20 and outputs it to the SSCPLL 26. On the other hand, when the enable signals are of type C and type D, the selector 23 selects the data signal input from the smartphone and outputs it to the scaling unit 24 and the output unit 50. Further, the selector 23 selects the data clock input from the smartphone and outputs it to the SSCPLL 26.

SSCPLL26は、ビデオデコーダ20から出力されたデコーダクロックやスマホから入力されたデータクロックからディスプレイに出力するディスプレイクロックを生成する機能を有する。また、本実施の形態のSSCPLL26は、ビデオデコーダ20から出力されたデコーダクロックやスマホから入力されたデータクロックの周波数に微少変調をかけることにより、出力するクロックのスペクトラムを拡散して、EMIのピーク値を低減する機能を有する。SSCPLL26で周波数拡散され生成されたディスプレイクロックは、セレクタ28に出力される。 The SSCPLL 26 has a function of generating a display clock to be output to the display from the decoder clock output from the video decoder 20 and the data clock input from the smartphone. Further, the SSCPLL26 of the present embodiment spreads the spectrum of the output clock by applying a slight modulation to the frequency of the decoder clock output from the video decoder 20 and the data clock input from the smartphone, and the EMI peak. It has a function to reduce the value. The display clock generated by frequency diffusion by SSCPLL26 is output to the selector 28.

SSCPLL26は、入力される各種信号の各々の周波数に対応した値を格納するレジスタを備えており、入力された各種信号に応じたレジスタを選択し、当該レジスタに格納されている値を用いて周波数拡散処理を行う。レジスタの選択方法は、限定されるものではなく、任意であり、例えば、イネーブル信号に応じて選択するようにしてもよいし、セレクタ23に連動して選択するようにしてもよい。SSCPLL26は、ハードウエア資源として構成してもよいし、ソフトウエア的に構成してもよい。 The SSCPLL26 includes a register for storing a value corresponding to each frequency of various input signals, selects a register corresponding to the various input signals, and uses the value stored in the register for a frequency. Perform diffusion processing. The method of selecting the register is not limited and is arbitrary. For example, the register may be selected according to the enable signal, or may be selected in conjunction with the selector 23. The SSCPLL26 may be configured as a hardware resource or may be configured as software.

スケーリング部24は、ディスプレイ16のサイズに合わせてスケーリング(表示領域の広さに合わせた拡大及び縮小)を行う機能を有している。スケーリング部24でスケーリングされた映像信号またはデータ信号は、セレクタ34及び出力部50に出力される。 The scaling unit 24 has a function of scaling (enlarging and reducing according to the size of the display area) according to the size of the display 16. The video signal or data signal scaled by the scaling unit 24 is output to the selector 34 and the output unit 50.

出力部50からは、セレクタ23から出力された信号、またはスケーリング部24から出力された信号のいずれかが出力される。いずれが出力されるかは、例えばメインプロセッサ14の機能に応じて予め定めておいてもよいし、外部から入力される制御信号に応じて選択された信号であってもよい。本実施の形態ではメインプロセッサ14がスケーリング機能を備えているため、出力部50からは、セレクタ23から出力されたスケーリング前の信号(映像信号またはデータ信号)が出力される。なお、メインプロセッサ14がスケーリング機能を備えていない場合は、スケーリング部24から出力された信号(映像信号またはデータ信号)が出力部50から出力されるようにするとよい。出力部50から出力された信号(映像信号またはデータ信号)は、半導体装置12の外部を経由してメインプロセッサ14に入力される。 From the output unit 50, either the signal output from the selector 23 or the signal output from the scaling unit 24 is output. Which one is output may be determined in advance according to the function of the main processor 14, for example, or may be a signal selected according to a control signal input from the outside. In the present embodiment, since the main processor 14 has a scaling function, the output unit 50 outputs a signal (video signal or data signal) before scaling output from the selector 23. When the main processor 14 does not have the scaling function, the signal (video signal or data signal) output from the scaling unit 24 may be output from the output unit 50. The signal (video signal or data signal) output from the output unit 50 is input to the main processor 14 via the outside of the semiconductor device 12.

入力部42には、メインプロセッサ14からデータ信号及びクロックが入力される。入力部42に入力されたデータ信号は、メモリ30に出力される。また、入力部42に入力されたクロックは、SSCPLL32に出力される。 A data signal and a clock are input to the input unit 42 from the main processor 14. The data signal input to the input unit 42 is output to the memory 30. Further, the clock input to the input unit 42 is output to the SSCPLL32.

本実施の形態の半導体装置12では、メインプロセッサ14から入力されたクロックをそのままディスプレイクロックとして用いず、SSCPLL32により生成したディスプレイクロックに乗り換える。クロックの乗せ換えにより生じる周波数の差分を吸収するために、メモリ30は、メインプロセッサ14から入力されたデータを格納する機能を有している。メモリ30から出力されたデータ信号は、セレクタ34に出力される。 In the semiconductor device 12 of the present embodiment, the clock input from the main processor 14 is not used as it is as the display clock, but is replaced with the display clock generated by the SSCPLL32. The memory 30 has a function of storing the data input from the main processor 14 in order to absorb the difference in frequency caused by the clock change. The data signal output from the memory 30 is output to the selector 34.

SSCPLL32は、上記SSCPLL26と同様であり、メインプロセッサ14から入力されたクロックの周波数に対して周波数拡散処理を行うことにより、EMIを低減する機能を有している。SSCPLL32から出力したディプレイクロックは、セレクタ28に出力される。 The SSCPLL 32 is the same as the SSCPLL 26 described above, and has a function of reducing the EMI by performing frequency diffusion processing on the frequency of the clock input from the main processor 14. The display clock output from the SSCPLL 32 is output to the selector 28.

セレクタ28は、上述したように、イネーブル信号に応じて、SSCPLL26から出力されたディスプレイクロック及びSSCPLL32から出力されたディスプレイクロックのいずれかを選択して画像調整部36及び出力部54に出力する機能を有している。セレクタ28から出力されたディスプレイクロックは、出力部54を介してディスプレイ16に出力される。 As described above, the selector 28 has a function of selecting either the display clock output from the SSCPLL 26 or the display clock output from the SSCPLL 32 and outputting the display clock to the image adjustment unit 36 and the output unit 54 according to the enable signal. Have. The display clock output from the selector 28 is output to the display 16 via the output unit 54.

セレクタ34は、上述したように、イネーブル信号に応じて、スケーリング部24から出力された映像信号またはデータ信号、及びメモリ30から出力されたデータ信号のいずれかを出力信号として選択して画像調整部36に出力する機能を有している。 As described above, the selector 34 selects either the video signal or data signal output from the scaling unit 24 or the data signal output from the memory 30 as an output signal according to the enable signal, and the image adjustment unit 34. It has a function to output to 36.

画像調整部36は、出力信号に基づいてディスプレイ16に表示される画像の明るさや色合い等の画質の調整を行う機能を有している。 The image adjusting unit 36 has a function of adjusting the image quality such as the brightness and hue of the image displayed on the display 16 based on the output signal.

描画機能部38は、出力信号に基づいてディスプレイ16に表示される画像に対して予め定められた描画処理を、イネーブル信号に応じて行う機能を有している。本実施の形態の描画機能部38は、具体的には、車輌90にバックギヤが入った場合はバックカメラ72から直接入力された映像信号に基づく出力信号に対して描画処理を行い、その他の場合では、出力信号に対して描画処理を行わない。そのため、イネーブル信号がタイプAの場合は、画像調整部36から入力された出力信号を描画処理後、出力する。一方、イネーブル信号がタイプB〜Dの場合は、画像調整部36から入力された出力信号をそのまま出力する。 The drawing function unit 38 has a function of performing a predetermined drawing process on the image displayed on the display 16 based on the output signal according to the enable signal. Specifically, when the vehicle 90 has a back gear, the drawing function unit 38 of the present embodiment performs drawing processing on an output signal based on a video signal directly input from the back camera 72, and in other cases. Does not perform drawing processing on the output signal. Therefore, when the enable signal is type A, the output signal input from the image adjustment unit 36 is output after drawing processing. On the other hand, when the enable signals are types B to D, the output signal input from the image adjustment unit 36 is output as it is.

バックカメラ72から直接入力された映像信号に基づく画像、すなわちバックカメラ72で撮像された映像をそのままディスプレイ16に表示した場合、ユーザ(運転者)が車輌90の位置や状態を認識しづらい場合がある。そのため、本実施の形態では、バックカメラ72から直接入力された映像信号に基づく画像をディスプレイ16に表示する場合は、ガイドラインや注意を喚起するための文字を映像と共に表示させる。そのため、描画機能部38では、ガイドラインや注意を喚起するための文字の付加等の描画処理を行う。描画機能部38で行われる描画処理は、メインプロセッサ14で行われる画像処理よりも簡易的な処理である。そのため、描画機能部38は、ソフトウエア的に構成してもよいし、ハードウエア資源で構成する場合は、CPU等を要しない簡易的な構成でよい。 When the image based on the video signal directly input from the back camera 72, that is, the video captured by the back camera 72 is displayed on the display 16 as it is, it may be difficult for the user (driver) to recognize the position and state of the vehicle 90. is there. Therefore, in the present embodiment, when displaying an image based on the video signal directly input from the back camera 72 on the display 16, a guideline and characters for calling attention are displayed together with the video. Therefore, the drawing function unit 38 performs drawing processing such as adding a guideline and characters to call attention. The drawing process performed by the drawing function unit 38 is a simpler process than the image processing performed by the main processor 14. Therefore, the drawing function unit 38 may be configured by software, or may be configured by hardware resources in a simple configuration that does not require a CPU or the like.

次に本実施の形態の映像表示システム10の動作について説明する。上述したように、本実施の形態の映像表示システム10の半導体装置12は、イネーブル信号に応じて動作する。すなわち、半導体装置12では、イネーブル信号に応じて各種信号が流れる経路が定まる。 Next, the operation of the video display system 10 of the present embodiment will be described. As described above, the semiconductor device 12 of the video display system 10 of the present embodiment operates in response to the enable signal. That is, in the semiconductor device 12, the path through which various signals flow is determined according to the enable signal.

まず、車輌90において、イネーブル信号が映像表示システム10の半導体装置12に入力される流れについて説明する。図3には、イネーブル信号が映像表示システム10の半導体装置12に入力される流れの一例を表す流れ図を示す。図3に示した動作は、例えば、車輌90が起動した場合に開始される。 First, in the vehicle 90, the flow in which the enable signal is input to the semiconductor device 12 of the video display system 10 will be described. FIG. 3 shows a flow chart showing an example of the flow in which the enable signal is input to the semiconductor device 12 of the video display system 10. The operation shown in FIG. 3 is started, for example, when the vehicle 90 is started.

バックギヤ70が起動した場合(ステップS100でY)は、バックギヤ70の起動に連動してイネーブル信号生成部82でタイプAのイネーブル信号が生成され、生成されたイネーブル信号が半導体装置12に入力される(ステップS102)。 When the back gear 70 is activated (Y in step S100), the enable signal generation unit 82 generates a type A enable signal in conjunction with the activation of the back gear 70, and the generated enable signal is input to the semiconductor device 12. (Step S102).

一方、バックギヤ70が起動していない場合(ステップS100でN)は、予め定められた条件に応じてイネーブル信号生成部82でタイプB〜タイプDのイネーブル信号のいずれかが生成され、生成されたイネーブル信号が半導体装置12に入力される(ステップS104)。 On the other hand, when the back gear 70 is not activated (N in step S100), one of the type B to type D enable signals is generated and generated by the enable signal generation unit 82 according to a predetermined condition. The enable signal is input to the semiconductor device 12 (step S104).

なお、本実施の形態では、バックギヤ70が起動した場合のみタイプAのイネーブル信号が半導体装置12に入力されるようにしているが、その他の場合にもタイプAのイネーブル信号が半導体装置12に入力されるようにしてもよい。例えば、入力された映像信号やデータ信号をより高速にディスプレイ16に表示させる場合や、メインプロセッサ14での画像処理を行わずに映像信号やデータ信号をディスプレイ16に表示させる場合等は、タイプAのイネーブル信号が半導体装置12に入力されるようにするとよい。 In the present embodiment, the type A enable signal is input to the semiconductor device 12 only when the back gear 70 is activated, but the type A enable signal is also input to the semiconductor device 12 in other cases. It may be done. For example, when displaying the input video signal or data signal on the display 16 at a higher speed, or when displaying the video signal or data signal on the display 16 without performing image processing on the main processor 14, type A It is preferable that the enable signal of is input to the semiconductor device 12.

イネーブル信号の生成、及び生成されたイネーブル信号の映像表示システム10の半導体装置12への入力は繰り返され(ステップS106でN)、例えば、車輌90の起動が停止する等、予め定められた条件が満たされると終了する(ステップS106でY)。 The generation of the enable signal and the input of the generated enable signal to the semiconductor device 12 of the video display system 10 are repeated (N in step S106), and predetermined conditions such as stopping the start of the vehicle 90 are satisfied. When the condition is satisfied, the process ends (Y in step S106).

次に、映像表示システム10において、入力された映像信号及びデータ信号を出力信号としてディスプレイ16に出力する動作の流れについて説明する。図4には、入力された映像信号及びデータ信号を出力信号としてディスプレイ16に出力する動作の流れの一例を表す流れ図を示す。図4に示した動作は、例えば、映像表示システム10または半導体装置12が起動した場合に開始される。映像表示システム10(半導体装置12)の起動は、車輌90の起動と連動していてもよいし、カーナビ等からのユーザの指示に応じて起動するようにしてもよい。なお、本実施の形態の半導体装置12では、バックギヤ70が入った場合に、より高速にバックカメラ72の映像をディスプレイ16に表示させるため、車輌90の起動またはバックカメラ72の起動と連動することが好ましく、少なくともバックギヤ70と連動して起動することが好ましい。 Next, in the video display system 10, the flow of the operation of outputting the input video signal and data signal to the display 16 as an output signal will be described. FIG. 4 shows a flow chart showing an example of an operation flow in which the input video signal and data signal are output to the display 16 as output signals. The operation shown in FIG. 4 is started, for example, when the video display system 10 or the semiconductor device 12 is activated. The activation of the video display system 10 (semiconductor device 12) may be linked with the activation of the vehicle 90, or may be activated in response to a user's instruction from a car navigation system or the like. In the semiconductor device 12 of the present embodiment, when the back gear 70 is engaged, the image of the back camera 72 is displayed on the display 16 at a higher speed, so that the semiconductor device 12 is linked with the activation of the vehicle 90 or the activation of the back camera 72. Is preferable, and at least it is preferable to start in conjunction with the back gear 70.

映像表示システム10に入力部44を介して入力された映像信号は、ビデオデコーダ20によりデコードされ、デコードされた映像信号及びデコーダクロックがセレクタ23に入力される。また、入力部44を介して入力されたデータ信号及びデータクロックは、セレクタ23に入力される。 The video signal input to the video display system 10 via the input unit 44 is decoded by the video decoder 20, and the decoded video signal and the decoder clock are input to the selector 23. Further, the data signal and the data clock input via the input unit 44 are input to the selector 23.

入力部48にイネーブル信号が入力されると、セレクタ23は、イネーブル信号のタイプに応じて映像信号及びデコーダクロック、またはデータ信号及びデータクロックのいずれかを選択してスケーリング部24及びSSCPLL26に出力する(ステップS200)。 When the enable signal is input to the input unit 48, the selector 23 selects either the video signal and the decoder clock, or the data signal and the data clock according to the type of the enable signal, and outputs the data signal to the scaling unit 24 and the SSCPLL26. (Step S200).

本実施の形態の映像表示システム10では、セレクタ23からは、イネーブル信号のタイプにかかわらず、選択した影像信号またはデータ信号をスケーリング部24及び出力部50の両方に出力される。イネーブル信号がタイプA及びタイプCの場合は、スケーリング部24に出力された映像信号またはデータ信号が出力信号となる。イネーブル信号がタイプB及びタイプDの場合は、出力部50に出力された映像信号またはデータ信号が出力信号となる。それぞれの場合について、信号が流れる経路を図示した図面を参照して詳細に説明する。 In the video display system 10 of the present embodiment, the selector 23 outputs the selected image signal or data signal to both the scaling unit 24 and the output unit 50 regardless of the type of the enable signal. When the enable signal is type A or type C, the video signal or data signal output to the scaling unit 24 becomes the output signal. When the enable signal is type B or type D, the video signal or data signal output to the output unit 50 becomes the output signal. Each case will be described in detail with reference to the drawings illustrating the path through which the signal flows.

図5には、イネーブル信号がタイプA(バックカメラ72から直接入力された映像信号をディスプレイ16に出力する場合)の場合の信号経路を示した説明図を示す。イネーブル信号がタイプAの場合は、スケーリング部24に出力された映像信号に応じた出力信号、及びSSCPLL26に出力されたデコーダクロックがディスプレイ16に出力される。 FIG. 5 shows an explanatory diagram showing a signal path when the enable signal is type A (when the video signal directly input from the back camera 72 is output to the display 16). When the enable signal is type A, the output signal corresponding to the video signal output to the scaling unit 24 and the decoder clock output to the SSCPLL 26 are output to the display 16.

スケーリング部24は、入力された映像信号をディスプレイ16のサイズに応じてスケーリングして出力信号を生成し、出力信号をセレクタ34に出力する(ステップ(S202)。また、SSCPLL26は、入力されたデコーダクロックに、周波数に対応する周波数拡散処理を行った後、セレクタ28に出力する(ステップS202)。 The scaling unit 24 scales the input video signal according to the size of the display 16 to generate an output signal, and outputs the output signal to the selector 34 (step (S202). Further, the SSCPL26 26 is the input decoder. After performing frequency spreading processing corresponding to the frequency on the clock, it is output to the selector 28 (step S202).

セレクタ28では、SSCPLL26から出力されたクロックをディスプレイクロックとして選択し(ステップS210)、選択したディスプレイクロックを、画像調整部36及び出力部54を介してディスプレイ16に出力する。また、セレクタ34では、スケーリング部24から出力された映像信号を出力信号として選択して画像調整部36に出力する(ステップS210)。 The selector 28 selects the clock output from the SSCPLL 26 as the display clock (step S210), and outputs the selected display clock to the display 16 via the image adjustment unit 36 and the output unit 54. Further, the selector 34 selects the video signal output from the scaling unit 24 as an output signal and outputs it to the image adjustment unit 36 (step S210).

画像調整部36では、入力された出力信号(映像信号)に画像調整処理を行い、描画機能部38に出力する(ステップS212)。 The image adjustment unit 36 performs image adjustment processing on the input output signal (video signal) and outputs it to the drawing function unit 38 (step S212).

描画機能部38では、イネーブル信号がタイプAであるため(ステップS214でY)、描画処理を行い(ステップS216)、描画処理を行った出力信号(映像信号)をディスプレイI/F40及び出力部52を介してディスプレイ16に出力する(ステップS218)。 Since the enable signal is type A (Y in step S214), the drawing function unit 38 performs drawing processing (step S216), and displays the output signal (video signal) that has undergone drawing processing on the display I / F 40 and the output unit 52. Is output to the display 16 via (step S218).

このようにタイプAの場合は、ディスプレイ16には、バックカメラ72の映像信号が出力信号として出力部52を介して入力される。また、ディスプレイ16には、SSCPLL26により周波数拡散処理されたディスプレイクロックが出力部54を介して入力される。 As described above, in the case of type A, the video signal of the back camera 72 is input to the display 16 as an output signal via the output unit 52. Further, the display clock frequency-spread processed by the SSCPLL 26 is input to the display 16 via the output unit 54.

なお、イネーブル信号がタイプCの場合は、スマホから入力部46を介して入力されたデータ信号及びデータクロックがセレクタ23で選択され、描画機能部38で描画処理を行わない(ステップS214でN、ステップS218に進む)点で、タイプAの場合と異なっている。タイプCの場合のその他の信号経路はタイプAと同様である。ディスプレイ16には、スマホのデータ信号が出力信号として出力部52を介して入力される。また、ディスプレイ16には、SSCPLL26により周波数拡散処理されたディスプレイクロックが出力部54を介して入力される。 When the enable signal is type C, the data signal and data clock input from the smartphone via the input unit 46 are selected by the selector 23, and the drawing function unit 38 does not perform drawing processing (N in step S214, N, (Proceed to step S218), which is different from the case of type A. Other signal paths in the case of type C are the same as in type A. The data signal of the smartphone is input to the display 16 as an output signal via the output unit 52. Further, the display clock frequency-spread processed by the SSCPLL 26 is input to the display 16 via the output unit 54.

一方、イネーブル信号がタイプB及びタイプDの場合は、出力部50に出力されたデータ信号がメインプロセッサ14に入力される。 On the other hand, when the enable signals are type B and type D, the data signal output to the output unit 50 is input to the main processor 14.

図6には、イネーブル信号がタイプB(いずれかの車載カメラから入力された映像信号をメインプロセッサ14で画像処理を施した後、ディスプレイ16に出力する場合)の信号経路を示した説明図を示す。 FIG. 6 is an explanatory diagram showing a signal path of the enable signal of type B (when the video signal input from any of the in-vehicle cameras is image-processed by the main processor 14 and then output to the display 16). Shown.

出力部50からは、セレクタ23で選択された信号がメインプロセッサ14に出力される(ステップS204)。タイプBの場合は、映像信号がメインプロセッサ14に出力される。メインプロセッサ14は、入力された映像信号に予め定められた画像処理を行うと共にスケーリングを行ってデータ信号を生成する。メインプロセッサ14で生成されたデータ信号及びクロックが入力部42を介して半導体装置12に入力される(ステップS206)。この際、半導体装置12に入力されるクロックは、周波数拡散されていない状態にある。 The output unit 50 outputs the signal selected by the selector 23 to the main processor 14 (step S204). In the case of type B, the video signal is output to the main processor 14. The main processor 14 performs predetermined image processing and scaling on the input video signal to generate a data signal. The data signal and clock generated by the main processor 14 are input to the semiconductor device 12 via the input unit 42 (step S206). At this time, the clock input to the semiconductor device 12 is in a state where the frequency is not spread.

メモリ30には、データ信号が入力され、格納される。SSCPLL32には、クロックが入力され、周波数拡散処理が行われる(ステップS208)。メモリ30からはデータ信号がセレクタ34に出力され、SSCPLL32からはディスプレイクロックがセレクタ28に出力される。 A data signal is input to and stored in the memory 30. A clock is input to the SSCPLL 32, and frequency diffusion processing is performed (step S208). A data signal is output to the selector 34 from the memory 30, and a display clock is output to the selector 28 from the SSCPLL32.

セレクタ28では、SSCPLL32から出力されたクロックをディスプレイクロックとして選択し(ステップS210)、選択したディスプレイクロックを、画像調整部36及び出力部54を介してディスプレイ16に出力する。また、セレクタ34では、メモリ30から出力された信号(映像信号)を出力信号として選択して画像調整部36に出力する(ステップS210)。 The selector 28 selects the clock output from the SSCPLL 32 as the display clock (step S210), and outputs the selected display clock to the display 16 via the image adjustment unit 36 and the output unit 54. Further, the selector 34 selects the signal (video signal) output from the memory 30 as an output signal and outputs it to the image adjustment unit 36 (step S210).

画像調整部36では、入力された出力信号(映像信号)に画像調整処理を行い、描画機能部38に出力する(ステップS212)。 The image adjustment unit 36 performs image adjustment processing on the input output signal (video signal) and outputs it to the drawing function unit 38 (step S212).

イネーブル信号がタイプBの場合は、タイプAの場合と異なり、描画機能部38で描画処理を行わない(ステップS214でN、ステップS218に進む)。半導体装置12では、描画機能部38に入力された信号(映像信号)をそのままディスプレイI/F40及び出力部52を介してディスプレイ16に出力する(ステップS218)。 When the enable signal is type B, unlike the case of type A, the drawing function unit 38 does not perform drawing processing (N in step S214, proceeds to step S218). In the semiconductor device 12, the signal (video signal) input to the drawing function unit 38 is directly output to the display 16 via the display I / F 40 and the output unit 52 (step S218).

このようにタイプBの場合は、ディスプレイ16には、メインプロセッサ14から入力された信号(映像信号)が出力信号として出力部52を介して入力される。また、ディスプレイ16には、SSCPLL32により周波数拡散処理されたディスプレイクロックが出力部54を介して入力される。 As described above, in the case of type B, the signal (video signal) input from the main processor 14 is input to the display 16 as an output signal via the output unit 52. Further, a display clock frequency-spreading processed by the SSCPLL 32 is input to the display 16 via the output unit 54.

なお、イネーブル信号がタイプDの場合は、スマホから入力部46を介して入力されたデータ信号及びデータクロックがセレクタ23で選択される点で、タイプBの場合と異なっている。タイプDの場合のその他の信号経路はタイプBと同様である。ディスプレイ16には、メインプロセッサ14から入力された信号(データ信号)が出力信号として出力部52を介して入力される。また、ディスプレイ16には、SSCPLL32により周波数拡散処理されたディスプレイクロックが出力部54を介して入力される。 The case where the enable signal is type D is different from the case of type B in that the data signal and the data clock input from the smartphone via the input unit 46 are selected by the selector 23. Other signal paths in the case of type D are the same as in type B. A signal (data signal) input from the main processor 14 is input to the display 16 as an output signal via the output unit 52. Further, a display clock frequency-spreading processed by the SSCPL L32 is input to the display 16 via the output unit 54.

入力された映像信号及びデータ信号に基づいた画像をディスプレイ16に表示させるための上記処理動作は繰り返され(ステップS220でN)、例えば、車輌90の起動が停止した場合等、予め定められた条件が満たされると終了する(ステップS220でY)。 The above processing operation for displaying an image based on the input video signal and data signal on the display 16 is repeated (N in step S220), for example, a predetermined condition such as when the start of the vehicle 90 is stopped. Is satisfied (Y in step S220).

以上説明したように本実施の形態の映像表示システム10では、メモリ30及びSSCPLL32を備えている。半導体装置12には、車載カメラから入力部44を介して映像信号が入力され、スマホ等の携帯端末78から入力部46を介してデータ信号及びデータクロックが入力される。また、半導体装置12には、メインプロセッサ14から入力部42を介してデータ信号及びクロックが入力される。半導体装置12は、入力部44を介して入力された映像信号及びデコーダクロックに応じた出力信号、または入力部46を介して入力されたデータ信号及びデータクロックに応じた出力信号を、メインプロセッサ14を経由せずディスプレイ16に出力する場合、SSCPLL26により周波数拡散処理が行われたディスプレイクロックを出力部54を介してディスプレイ16に出力する。一方、半導体装置12は、入力部42を介してメインプロセッサ14から入力されたデータ信号及びクロックに応じた出力信号をディスプレイ16に出力する場合、SSCPLL32により周波数拡散処理が行われたディスプレイクロックを出力部54を介してディスプレイ16に出力する。 As described above, the video display system 10 of the present embodiment includes the memory 30 and the SSCPLL32. A video signal is input to the semiconductor device 12 from an in-vehicle camera via an input unit 44, and a data signal and a data clock are input from a mobile terminal 78 such as a smartphone via the input unit 46. Further, a data signal and a clock are input to the semiconductor device 12 from the main processor 14 via the input unit 42. The semiconductor device 12 transmits the video signal input via the input unit 44 and the output signal corresponding to the decoder clock, or the data signal input via the input unit 46 and the output signal corresponding to the data clock to the main processor 14. When the data is output to the display 16 without passing through the above, the display clock subjected to the frequency diffusion processing by the SSCPLL 26 is output to the display 16 via the output unit 54. On the other hand, when the semiconductor device 12 outputs the data signal input from the main processor 14 and the output signal corresponding to the clock to the display 16 via the input unit 42, the semiconductor device 12 outputs the display clock subjected to the frequency diffusion processing by the SSCPLL 32. It is output to the display 16 via the unit 54.

図7に示した従来の映像表示システム100の半導体装置112では、メインプロセッサ14から入力されたデータ信号は、そのままセレクタ34を介して画像調整部36に入力され、画像調整部36により画像調整された出力信号をディスプレイ16に出力していた。また、メインプロセッサ14から入力されたクロックはそのままセレクタ28及び出力部54を介してディスプレイクロックとしてディスプレイ16に出力されていた。すなわち、従来の半導体装置112では、周波数拡散処理が行われないディスプレイクロックがディスプレイ16に出力されていた。そのため、メインプロセッサ14から入力されたデータ信号及びクロックをディスプレイ16に出力する場合は、EMIが低減されないという問題が生じていた。 In the semiconductor device 112 of the conventional video display system 100 shown in FIG. 7, the data signal input from the main processor 14 is directly input to the image adjusting unit 36 via the selector 34, and the image is adjusted by the image adjusting unit 36. The output signal was output to the display 16. Further, the clock input from the main processor 14 was directly output to the display 16 as a display clock via the selector 28 and the output unit 54. That is, in the conventional semiconductor device 112, the display clock on which the frequency diffusion processing is not performed is output to the display 16. Therefore, when the data signal and the clock input from the main processor 14 are output to the display 16, there is a problem that the EMI is not reduced.

一方、上述のように本実施の形態の映像表示システム10の半導体装置12では、入力部42、入力部44、及び入力部46のいずれから入力された信号(映像信号またはデータ信号)であるかにかかわらず、周波数拡散処理が行われたディスプレイクロックをディスプレイ16に出力する。従って、本実施の形態の映像表示システム10では、入力信号の種類によらずEMIを低減することができる。また、本実施の形態の映像表示システム10では、周波数が異なる入力信号に対して適切にEMIを低減することができる。 On the other hand, as described above, in the semiconductor device 12 of the video display system 10 of the present embodiment, which of the input unit 42, the input unit 44, and the input unit 46 is the signal (video signal or data signal) input from? Regardless of this, the display clock that has undergone frequency diffusion processing is output to the display 16. Therefore, in the video display system 10 of the present embodiment, the EMI can be reduced regardless of the type of the input signal. Further, in the video display system 10 of the present embodiment, the EMI can be appropriately reduced for input signals having different frequencies.

また、本実施の形態の映像表示システム10では、バックカメラ72から直接入力された映像信号をディスプレイ16に出力する場合(イネーブル信号がタイプAの場合)は、メインプロセッサ14を介さずに直接入力された映像信号により生成された出力信号をディスプレイ16に出力している。また、この場合は、描画機能部38で出力信号に描画処理を行い、その他の場合は、描画機能部38で描画処理を行わない。従って、本実施の形態の映像表示システム10では、バックカメラ72で撮影された映像をディスプレイ16に表示させる場合は、高速で影像の表示が行えると共に、撮影そのままの影像ではなくガイドライン等の情報をユーザ(運転者)に表示することができる。 Further, in the video display system 10 of the present embodiment, when the video signal directly input from the back camera 72 is output to the display 16 (when the enable signal is type A), the video signal is directly input without going through the main processor 14. The output signal generated by the generated video signal is output to the display 16. Further, in this case, the drawing function unit 38 performs drawing processing on the output signal, and in other cases, the drawing function unit 38 does not perform drawing processing. Therefore, in the image display system 10 of the present embodiment, when the image captured by the back camera 72 is displayed on the display 16, the image can be displayed at high speed, and information such as guidelines is displayed instead of the image as it is captured. It can be displayed to the user (driver).

なお、上記実施の形態では、映像表示システム10の外部で生成されたイネーブル信号が半導体装置12に入力される場合について説明したが、イネーブル信号は、映像表示システム10の外部に限らず、内部で生成してもよい。例えば、メインプロセッサ14の動作に応じて、メインプロセッサ14または映像表示システム10内部のその他の生成部で生成され、入力部48を介して半導体装置12に入力されるようにしてもよい。 In the above embodiment, the case where the enable signal generated outside the video display system 10 is input to the semiconductor device 12 has been described, but the enable signal is not limited to the outside of the video display system 10 but is internally. It may be generated. For example, depending on the operation of the main processor 14, it may be generated by the main processor 14 or another generation unit inside the video display system 10 and input to the semiconductor device 12 via the input unit 48.

また、上記実施の形態では、セレクタ34がスケーリング部24から入力された映像信号を選択した場合に描画機能部38で描画処理を行っているがこれに限らず、例えば、セレクタ34がスケーリング部24から入力されたデータ信号もメインプロセッサ14による画像処理が行われないため、当該データ信号に対しても描画機能部38で描画処理を行ってもよい。なお、少なくとも、セレクタ34がスケーリング部24から入力された映像信号を選択した場合は描画機能部38で描画処理を行うことが好ましい。 Further, in the above embodiment, when the selector 34 selects the video signal input from the scaling unit 24, the drawing function unit 38 performs the drawing process, but the drawing process is not limited to this. For example, the selector 34 is the scaling unit 24. Since the image processing of the data signal input from is not performed by the main processor 14, the drawing function unit 38 may also perform drawing processing on the data signal. At least, when the selector 34 selects the video signal input from the scaling unit 24, it is preferable that the drawing function unit 38 performs the drawing process.

また、上記実施の形態では、メインプロセッサ14を経由せずに直接入力されたバックカメラ72からの映像信号をディスプレイ16に出力する場合として、バックギヤ70が起動した場合について説明したが、これに限定されない。例えば、車輌90の起動やバックカメラ72の起動に連動してもよいし、ユーザから指示された場合であってもよい。 Further, in the above embodiment, the case where the back gear 70 is activated as the case where the video signal from the back camera 72 directly input without passing through the main processor 14 is output to the display 16 has been described, but the present invention is limited to this. Not done. For example, it may be linked to the activation of the vehicle 90 or the activation of the back camera 72, or may be instructed by the user.

また、半導体装置12に入力される映像信号及びデータ信号の種類や数等は上記実施の形態に限らず、任意である。また同様に、これらの信号が入力される入力部の数等も上記実施の形態に限らず、任意である。 Further, the type and number of video signals and data signals input to the semiconductor device 12 are not limited to the above-described embodiment, and are arbitrary. Similarly, the number of input units to which these signals are input is not limited to the above embodiment, and is arbitrary.

また、上記実施の形態では、映像表示システム10を車載カメラの映像を表示する映像表示システムに適用する場合について説明したが、これに限らず、例えば、汎用セキュリティシステムにおけるドアホンに適用してもよい。 Further, in the above embodiment, the case where the video display system 10 is applied to the video display system for displaying the video of the vehicle-mounted camera has been described, but the present invention is not limited to this, and may be applied to, for example, a door phone in a general-purpose security system. ..

また、その他の上記各実施の形態で説明した映像表示システム10、半導体装置12、車輌90の構成、動作等は一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能であることはいうまでもない。 Further, the configuration, operation, and the like of the video display system 10, the semiconductor device 12, and the vehicle 90 described in each of the other embodiments described above are examples, and can be changed according to the situation within a range that does not deviate from the gist of the present invention. Needless to say, there is.

10 映像表示システム
12 半導体装置
14 メインプロセッサ
16 ディスプレイ
24 スケーリング部
26 SSCPLL
30 メモリ
32 SSCPLL
38 描画機能部
42、44、46 入力部
50、52 出力部
70 バックギヤ
72 バックカメラ
90 車輌
10 Video display system 12 Semiconductor device 14 Main processor 16 Display 24 Scaling unit 26 SSCPLL
30 memory 32 SSCPLL
38 Drawing function unit 42, 44, 46 Input unit 50, 52 Output unit 70 Back gear 72 Back camera 90 Vehicle

Claims (7)

映像信号が入力される第1入力部と、
前記映像信号をデジタルデータに変換し、デコードされた前記映像信号及び前記映像信号に応じたデコーダクロックを出力するデコーダと、
データ信号及び前記データ信号に応じたデータクロックが入力される第2入力部と、
前記映像信号及び前記映像信号に応じたデコーダクロックと、前記データ信号及び前記データ信号に応じたデータクロックとのいずれか一方を第1データ信号及び前記第1データ信号に応じた第1クロック信号として選択するセレクタと、
前記セレクタにより選択された前記第1クロック信号に対して周波数拡散処理を行う第1処理部と、
前記セレクタにより選択された前記第1データ信号を、自装置の外部に設けられた表示部に合わせてスケーリングするスケーリング部と、
前記スケーリング部がスケーリングを行う前の前記第1データ信号、または前記スケーリング部がスケーリングを行った後のスケーリング後第1データ信号を出力する第1出力部と、
前記第1出力部から出力された前記第1データ信号または前記スケーリング後第1データ信号に対して、自装置の外部に設けられた画像処理部により所定の画像処理を施すことにより生成された、第2データ信号及び第2クロック信号が入力される第入力部と、
前記第入力部を介して入力される前記第2クロック信号に対して周波数拡散処理を行う第2処理部と、
イネーブル信号が入力されるイネーブル信号入力部と、
前記第1処理部により周波数拡散処理が行われた第1クロック信号、及び前記第2処理部により周波数拡散処理が行われた第2クロック信号のいずれか一方のクロック信号を、前記イネーブル信号に応じて出力する第2出力部と、
を備えた半導体装置。
The first input section where the video signal is input and
A decoder that converts the video signal into digital data and outputs the decoded video signal and a decoder clock corresponding to the video signal.
A second input unit into which a data signal and a data clock corresponding to the data signal are input, and
Either one of the video signal and the decoder clock corresponding to the video signal and the data signal and the data clock corresponding to the data signal is used as the first data signal and the first clock signal corresponding to the first data signal. Selector to select and
A first processing unit that performs frequency diffusion processing on the first clock signal selected by the selector , and
A scaling unit that scales the first data signal selected by the selector according to a display unit provided outside the own device, and a scaling unit.
A first output unit that outputs the first data signal before the scaling unit performs scaling, or a first data signal after scaling after the scaling unit performs scaling.
The first data signal output from the first output unit or the first data signal after scaling is generated by performing predetermined image processing by an image processing unit provided outside the own device. A third input unit to which the second data signal and the second clock signal are input, and
A second processing unit that performs frequency diffusion processing on the second clock signal input via the third input unit, and
The enable signal input section where the enable signal is input and the enable signal input section
The clock signal of either the first clock signal subjected to the frequency diffusion processing by the first processing unit or the second clock signal subjected to the frequency diffusion processing by the second processing unit is subjected to the enable signal. 2nd output section to output
Semiconductor device equipped with.
前記スケーリング後第1データ信号、または前記第2データ信号を出力信号として、前記イネーブル信号に応じて選択する選択部と、
前記選択部が選択した前記出力信号が、前記スケーリング後第1データ信号である場合、前記出力信号に描画処理を行う描画機能部と、
をさらに備え、
前記第2出力部は、前記選択部が選択した前記出力信号が、前記スケーリング後第1データ信号である場合、前記一方のクロック信号として前記第1処理部により周波数拡散処理が行われた前記第1クロック信号を出力し、また前記選択部が選択した前記出力信号が、前記第2データ信号である場合、前記一方のクロック信号として前記第2処理部により周波数拡散処理が行われた第2クロック信号を出力する
請求項1に記載の半導体装置。
A selection unit that selects the first data signal after scaling or the second data signal as an output signal according to the enable signal.
When the output signal selected by the selection unit is the first data signal after scaling, a drawing function unit that performs drawing processing on the output signal and a drawing function unit.
With more
When the output signal selected by the selection unit is the first data signal after scaling, the second output unit is subjected to frequency diffusion processing by the first processing unit as one of the clock signals. When one clock signal is output and the output signal selected by the selection unit is the second data signal, the second clock is frequency-spread processed by the second processing unit as one of the clock signals. The semiconductor device according to claim 1, which outputs a signal.
前記描画機能部は、前記選択部が選択した前記出力信号が、前記第2データ信号である場合、前記描画処理を行わない、
請求項2に記載の半導体装置。
When the output signal selected by the selection unit is the second data signal, the drawing function unit does not perform the drawing process.
The semiconductor device according to claim 2.
前記セレクタにより選択された前記映像信号は、車載カメラの映像信号であり、
前記イネーブル信号は、前記車載カメラが搭載された車輌の予め定められた動作に連動して前記車輌から出力される信号である、
請求項1から請求項のいずれか1項に記載の半導体装置。
The video signal selected by the selector is a video signal of an in-vehicle camera.
The enable signal is a signal output from the vehicle in conjunction with a predetermined operation of the vehicle on which the vehicle-mounted camera is mounted.
The semiconductor device according to any one of claims 1 to 3 .
前記車載カメラは、バックカメラであり、
前記セレクタにより選択された前記映像信号は、前記車載カメラが搭載された車輌後方を撮像した映像信号であり、
前記予め定められた動作は、前記車輌のバックギヤが入った場合である、
請求項に記載の半導体装置。
The in-vehicle camera is a back camera.
The video signal selected by the selector is a video signal that images the rear of the vehicle on which the in-vehicle camera is mounted.
The predetermined operation is when the back gear of the vehicle is engaged.
The semiconductor device according to claim 4 .
画像処理を行う画像処理部と、
請求項2から請求項のいずれか1項に記載の半導体装置と、
前記半導体装置から出力される出力信号に応じた画像を表示する表示部と、
を備えた映像表示システム。
An image processing unit that performs image processing and
The semiconductor device according to any one of claims 2 to 5 .
A display unit that displays an image corresponding to an output signal output from the semiconductor device, and a display unit.
Video display system equipped with.
映像信号が、第1入力部に入力される工程と、
デコーダにより、前記映像信号をデジタルデータに変換し、デコードされた前記映像信号及び前記映像信号に応じたデコーダクロックを出力する工程と、
データ信号及び前記データ信号に応じたデータクロックが第2入力部に入力される工程と、
前記映像信号及び前記映像信号に応じたデコーダクロックと、前記データ信号及び前記データ信号に応じたデータクロックとのいずれか一方がセレクタにより第1データ信号及び前記第1データ信号に応じた第1クロック信号として選択される工程と、
前記セレクタにより選択された前記第1クロック信号に対して周波数拡散処理を行う第1処理部と、
スケーリング部により、前記セレクタにより選択された前記第1データ信号を、自装置の外部に設けられた表示部に合わせてスケーリングする工程と、
前記スケーリング部がスケーリングを行う前の前記第1データ信号、または前記スケーリング部がスケーリングを行った後のスケーリング後第1データ信号を、第1出力部から出力する工程と、
前記第1出力部から出力された前記第1データ信号または前記スケーリング後第1データ信号に対して、自装置の外部に設けられた画像処理部により所定の画像処理を施すことにより生成された、第2データ信号及び第2クロック信号が、第入力部に入力される工程と、
前記第入力部を介して入力される前記第2クロック信号に対して、第2処理部により周波数拡散処理を行う工程と、
イネーブル信号が、イネーブル信号入力部に入力される工程と、
前記第1処理部により周波数拡散処理が行われた前記第1クロック信号、及び前記第2処理部により周波数拡散処理が行われた第2クロック信号のいずれか一方のクロック信号を、前記イネーブル信号に応じて、第2出力部から出力する工程と、
を備えた信号処理方法。
The process in which the video signal is input to the first input unit,
A process of converting the video signal into digital data by a decoder and outputting the decoded video signal and a decoder clock corresponding to the video signal.
A process in which a data signal and a data clock corresponding to the data signal are input to the second input unit, and
Either one of the video signal and the decoder clock corresponding to the video signal and the data signal and the data clock corresponding to the data signal is the first data signal and the first clock corresponding to the first data signal by the selector. The process selected as the signal and
A first processing unit that performs frequency diffusion processing on the first clock signal selected by the selector , and
A step of scaling the first data signal selected by the selector by the scaling unit according to a display unit provided outside the own device.
A step of outputting the first data signal before the scaling unit performs scaling or the first data signal after scaling after the scaling unit performs scaling from the first output unit.
The first data signal output from the first output unit or the first data signal after scaling is generated by performing predetermined image processing by an image processing unit provided outside the own device. The process in which the second data signal and the second clock signal are input to the third input unit, and
A step of performing frequency diffusion processing by the second processing unit on the second clock signal input via the third input unit, and
The process in which the enable signal is input to the enable signal input section and
The clock signal of either the first clock signal subjected to the frequency diffusion processing by the first processing unit or the second clock signal subjected to the frequency diffusion processing by the second processing unit is used as the enable signal. Depending on the process of outputting from the second output unit,
Signal processing method with.
JP2019021063A 2019-02-07 2019-02-07 Semiconductor devices, video display systems, and signal processing methods Active JP6793763B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019021063A JP6793763B2 (en) 2019-02-07 2019-02-07 Semiconductor devices, video display systems, and signal processing methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019021063A JP6793763B2 (en) 2019-02-07 2019-02-07 Semiconductor devices, video display systems, and signal processing methods

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013246625A Division JP6480100B2 (en) 2013-11-28 2013-11-28 Semiconductor device, video display system, and signal processing method

Publications (2)

Publication Number Publication Date
JP2019082727A JP2019082727A (en) 2019-05-30
JP6793763B2 true JP6793763B2 (en) 2020-12-02

Family

ID=66670447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019021063A Active JP6793763B2 (en) 2019-02-07 2019-02-07 Semiconductor devices, video display systems, and signal processing methods

Country Status (1)

Country Link
JP (1) JP6793763B2 (en)

Also Published As

Publication number Publication date
JP2019082727A (en) 2019-05-30

Similar Documents

Publication Publication Date Title
JP6480100B2 (en) Semiconductor device, video display system, and signal processing method
US8587693B2 (en) Determination of storage availability for files to be stored at one or more device quality parameter settings
JP2016208307A (en) Image processing apparatus, control method thereof, and program
CN113160039B (en) Image style migration method and device, electronic equipment and storage medium
KR102667033B1 (en) Neural network-based devices and methods for removing video coding artifacts from video streams
JP2016096487A (en) Imaging system
JP2014096749A (en) Imaging apparatus and image processing method
JP6087612B2 (en) Image processing apparatus and image processing method
EP4503594A1 (en) Video image processing method and apparatus, and device and storage medium
KR20140106159A (en) Method for image processing and an electronic device thereof
CN103379344A (en) Semiconductor device, electronic apparatus, and image processing method
CN109408022B (en) Display methods, devices, terminals, and storage media
CN109816620B (en) Image processing method and device, electronic equipment and storage medium
KR20140112371A (en) Electronic device and method for processing image
CN111221444A (en) Split-screen special effect processing method, device, electronic device and storage medium
JP6793763B2 (en) Semiconductor devices, video display systems, and signal processing methods
US11328720B2 (en) Inter-occupant conversation device and inter-occupant conversation method
CN113674153A (en) Image processing chip, electronic device, image processing method, and storage medium
JP2025530721A (en) Information display method, device, electronic device, and storage medium
JP5207732B2 (en) Display device
CN115617288B (en) Screen recording methods, devices, storage media and electronic devices
JP6081302B2 (en) Image effect device and image processing method
CN111861857B (en) A display module, a display device, an image display method and a storage medium
CN119440689A (en) Page display method, device, electronic device and storage medium
CN110876013B (en) Method and device for determining image resolution, electronic equipment and storage medium

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201013

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201110

R150 Certificate of patent or registration of utility model

Ref document number: 6793763

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250