JP6796482B2 - 配線基板、配線基板の製造方法 - Google Patents
配線基板、配線基板の製造方法 Download PDFInfo
- Publication number
- JP6796482B2 JP6796482B2 JP2016254255A JP2016254255A JP6796482B2 JP 6796482 B2 JP6796482 B2 JP 6796482B2 JP 2016254255 A JP2016254255 A JP 2016254255A JP 2016254255 A JP2016254255 A JP 2016254255A JP 6796482 B2 JP6796482 B2 JP 6796482B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pad
- insulating layer
- layer
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
- H10W70/687—Shapes or dispositions thereof comprising multiple insulating layers characterized by the outer layers being for protection, e.g. solder masks, or for protection against chemical or mechanical damage
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1194—Thermal treatment leading to a different chemical state of a material, e.g. annealing for stress-relief, aging
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
なお、添付図面は、理解を容易にするために構成要素を拡大して示している場合がある。構成要素の寸法比率は実際のものと、又は別の図面中のものと異なる場合がある。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している場合がある。なお、本明細書において、「平面視」とは、対象物を図1等の鉛直方向(図中上下方向)から視ることを言い、「平面形状」とは、対象物を図1等の鉛直方向から視た形状のことを言う。
配線基板10の上面には、半導体素子100を実装するためのバンプ11が形成されている。半導体素子100は、はんだ101によりバンプ11に接続されている。はんだ101は、例えば半導体素子100に形成されたはんだバンプである。配線基板10と半導体素子100との間にはアンダーフィル樹脂102が充填されている。
図1(a)に示すように、配線基板10は、配線基板10の厚さ方向の中心付近に設けられた基板本体20を有している。
図1(b)は、配線層42に含まれるビア配線42Vを示す。絶縁層41には、その厚さ方向に絶縁層41を貫通し、配線24の上面の一部を露出する貫通孔41Xが形成されている。配線層42は、絶縁層41の上面41aに配設された配線パターンと、絶縁層41の貫通孔41Xに形成されたビア配線42Vとを有している。配線パターンは、ビア配線42Vを介して配線24に接続されている。図1(b)において、配線24は、例えばプレーン状(平板状)に形成されている。つまり、配線24は、プレーン状の配線部の一例である。
なお、説明の便宜上、最終的に配線基板10の各構成要素となる部分には、最終的な構成要素の符号を付して説明する場合がある。また、工程の説明に係わらない部材の符号を省略することがある。
まず、コア基板21の所要箇所に貫通孔21Xを形成し、その貫通孔21X内にめっきや導電性ペーストを施して貫通電極22を形成することで両面を導通させた後、例えばサブトラクティブ法により配線23,24を形成する。次に、コア基板21の上面及び下面にそれぞれ絶縁層41,31を樹脂フィルムの真空ラミネートにより形成し、加熱して硬化させる。なお、ペースト状又は液状の樹脂の塗布と加熱により絶縁層41,43を形成してもよい。続いて、絶縁層41,31にそれぞれ開口部を形成し、必要であればデスミア処理した後、例えばセミアディティブ法により配線層42,32を形成する。同様に、絶縁層43,33及び配線層44,34を形成する。
例えば、図4(c)に示す状態の構造体から支持フィルム201を除去した後、無電解めっき法(無電解銅めっき法)により、絶縁層43の表面を覆うシード層を形成する。次いで、シード層上にレジストパターンを形成する。レジストパターンは、ビア配線44Vを形成する部分と配線パターン44Lを形成する部分のシード層を露出して形成される。
例えば、図4(c)に示す状態の構造体から支持フィルムを除去した後、無電解めっき法(無電解銅めっき法)により、絶縁層43の表面を覆うシード層を形成する。そのシード層を給電層として利用する電解めっき法(電解銅めっき法)により、シード層上にめっき金属を析出させる。これにより、シード層上の導体と、貫通孔43Xに充填された導体からなる導体層を形成する。そして、導電層を覆うエッチングマスクを形成する。エッチングマスクは、ビア配線44Vを形成する部分と配線パターン44Lを形成する部分とを覆うように形成される。このエッチングマスクから露出する導体層をエッチングにより除去する。これにより、図4(d)に示すビア配線44Vと配線パターン44Lとを有する配線層44を形成する。
図1(a)及び図1(c)に示すように、配線基板10は、配線層42と、配線層42を覆う絶縁層43と、配線層44とを有している。
(1)配線基板10は、配線層42と、配線層42を覆う絶縁層43と、配線層44とを有している。配線層44は、貫通孔43Xに充填され、配線層42のパッド42Pに接続されたビア配線44Vを有している。ビア配線44Vは、第1の孔部431に充填された第1のビア部441と、第2の孔部432に充填された第2のビア部442とを有している。第1のビア部441は、絶縁層43の上面43aから下面43bに向かうに連れて径が小さくなるテーパ状又は逆円錐台形状に形成されている。第2のビア部442は、配線層42のパッド42Pの上面における径より配線層44側の径が小さく形成されている。
尚、上記各実施形態は、以下の態様で実施してもよい。
・上記実施形態に対し、配線基板の形状(配線層と絶縁層の層数)などを適宜変更してもよい。
図5(a)、図5(b)に示す工程は、上述の実施形態における図4(c)、図4(d)に示す工程に替えて実施される。つまり、図4(b)に示す工程において、レーザ光の照射によって変質された絶縁層43の部分203を形成する。そして、図5(a)に示す工程において、変質した部分203(図4(b)参照)を除去する。さらに、パッド42Pの上面42cを、外周部に対して中心部が低い湾曲した凹状に形成する。この上面42cは、貫通孔43Xからパッド42Pをエッチングすることにより形成することができる。
例えば、図5(a)に示す状態の構造体から支持フィルム201を除去した後、無電解めっき法(無電解銅めっき法)により、絶縁層43の表面を覆うシード層を形成する。次いで、シード層上にレジストパターンを形成する。レジストパターンは、ビア配線44Vを形成する部分と配線パターン44Lを形成する部分のシード層を露出して形成される。
例えば、図5(a)に示す状態の構造体から支持フィルムを除去した後、無電解めっき法(無電解銅めっき法)により、絶縁層43の表面を覆うシード層を形成する。そのシード層を給電層として利用する電解めっき法(電解銅めっき法)により、シード層上にめっき金属を析出させる。これにより、シード層上の導体と、貫通孔43Xに充填された導体からなる導体層を形成する。そして、導電層を覆うエッチングマスクを形成する。エッチングマスクは、ビア配線44Vを形成する部分と配線パターン44Lを形成する部分とを覆うように形成される。このエッチングマスクから露出する導体層をエッチングにより除去する。これにより、図5(b)に示すビア配線44Vと配線パターン44Lとを有する配線層44を形成する。
この配線基板10aは、配線基板10aの厚さ方向の中心付近に設けられた基板本体20を有している。
20 基板本体
23,24 配線
43 絶縁層
43X 貫通孔
431 第1の孔部
432 第2の孔部
32,34,42,44 配線層
34V,44V ビア配線
441 第1のビア部
442 第2のビア部
Claims (10)
- パッドと、
前記パッドを覆う絶縁層と、
前記絶縁層を貫通し前記パッドに接続されたビア配線と、
を有し、
前記ビア配線は、めっき金属よりなり、
前記ビア配線は、前記絶縁層の上面から前記パッドに向けて径が小さくなる第1のビア部と、前記第1のビア部の下端から前記パッドに向けて径が大きくなる第2のビア部とを有し、
前記第1のビア部の前記絶縁層の上面における径より、前記第2のビア部の前記パッドの上面における径が大きく
前記パッドの上面は、外周部に対して中心部が低い湾曲した凹状に形成されていること、
を特徴とする配線基板。 - 前記第2のビア部の前記パッドの上面における径が前記パッドの径と等しいことを特徴とする請求項1に記載の配線基板。
- 前記第2のビア部の前記パッドの上面における径が前記パッドの径より小さいことを特徴とする請求項1に記載の配線基板。
- 前記第2のビア部の前記パッドの上面における径が前記パッドの径より大きく、
前記第2のビア部が前記パッドの側面の一部を覆うこと、
を特徴とする請求項1に記載の配線基板。 - 前記パッドの径は、前記第1のビア部の前記絶縁層の上面における径の1.2〜2倍であることを特徴とする請求項1〜4のいずれか一項に記載の配線基板。
- 前記第1のビア部の長さは、前記ビア配線の長さの80〜98%であることを特徴とする請求項1〜5のいずれか一項に記載の配線基板。
- 前記絶縁層を貫通して、前記パッドを露出する貫通孔が設けられており、
前記貫通孔は、前記絶縁層の上面から前記パッドに向けて径が小さくなる第1の孔部と、前記第1の孔部の下端から前記パッドに向けて径が大きくなる第2の孔部とを有し、
前記ビア配線は、前記貫通孔に充填されためっき金属よりなること、
を特徴とする請求項1〜6のいずれか一項に記載の配線基板。 - 前記第2のビア部の周面は、前記絶縁層の上面に向かって凸型R形状の曲面であることを特徴とする請求項1〜7のいずれか一項に記載の配線基板。
- パッドを覆う絶縁層を形成する工程と、
前記絶縁層にレーザ光を照射し、前記パッドの上面の一部を露出する開口部を形成するとともに、前記レーザ光により前記パッドを加熱して前記開口部の周囲において前記パッドと接する前記絶縁層の部分を変質させる工程と、
前記変質させた前記絶縁層の部分を除去し、前記絶縁層に、前記開口部の一部からなり前記絶縁層の上面から前記パッドに向けて径が小さくなる第1の孔部と、前記第1の孔部の下端から前記パッドに向けて径が大きくなる第2の孔部とを有する貫通孔を形成する工程と、
前記貫通孔をめっき金属で充填し、前記絶縁層の上面から前記パッドに向けて径が小さくなる第1のビア部と、前記第1のビア部の下端から前記パッドに向けて径が大きくなる第2のビア部とを有するビア配線を形成する工程と、
を有することを特徴とする配線基板の製造方法。 - 前記第1のビア部の前記絶縁層の上面における径より、前記第2のビア部の前記パッドの上面における径が大きいこと、を特徴とする請求項9に記載の配線基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016254255A JP6796482B2 (ja) | 2016-12-27 | 2016-12-27 | 配線基板、配線基板の製造方法 |
| US15/845,257 US10306759B2 (en) | 2016-12-27 | 2017-12-18 | Wiring substrate |
| US16/370,010 US10887985B2 (en) | 2016-12-27 | 2019-03-29 | Wiring substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016254255A JP6796482B2 (ja) | 2016-12-27 | 2016-12-27 | 配線基板、配線基板の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2018107349A JP2018107349A (ja) | 2018-07-05 |
| JP2018107349A5 JP2018107349A5 (ja) | 2019-07-11 |
| JP6796482B2 true JP6796482B2 (ja) | 2020-12-09 |
Family
ID=62630448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016254255A Active JP6796482B2 (ja) | 2016-12-27 | 2016-12-27 | 配線基板、配線基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US10306759B2 (ja) |
| JP (1) | JP6796482B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7240909B2 (ja) * | 2019-03-13 | 2023-03-16 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| US10978417B2 (en) * | 2019-04-29 | 2021-04-13 | Advanced Semiconductor Engineering, Inc. | Wiring structure and method for manufacturing the same |
| KR20210126394A (ko) * | 2020-04-10 | 2021-10-20 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그의 제조 방법 |
| US11227823B2 (en) * | 2020-04-20 | 2022-01-18 | Advanced Semiconductor Engineering, Inc. | Wiring structure |
| CN113811080A (zh) * | 2020-06-16 | 2021-12-17 | 深南电路股份有限公司 | 一种电路板及其制备方法 |
| JP7786043B2 (ja) * | 2021-04-19 | 2025-12-16 | Toppanホールディングス株式会社 | 多層配線基板 |
| KR20230047696A (ko) * | 2021-10-01 | 2023-04-10 | 삼성전자주식회사 | 패키지 기판 및 이를 포함하는 반도체 패키지 |
| JP2023111607A (ja) * | 2022-01-31 | 2023-08-10 | イビデン株式会社 | 配線基板 |
| JP7771914B2 (ja) * | 2022-10-14 | 2025-11-18 | 株式会社村田製作所 | インダクタ部品 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6674017B1 (en) * | 1998-12-24 | 2004-01-06 | Ngk Spark Plug Co., Ltd. | Multilayer-wiring substrate and method for fabricating same |
| JP2006253189A (ja) * | 2005-03-08 | 2006-09-21 | Fujitsu Ltd | 多層回路基板及びその製造方法 |
| DE102005024914A1 (de) * | 2005-05-31 | 2006-12-07 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Ausbilden elektrisch leitfähiger Leitungen in einem integrierten Schaltkreis |
| US7886474B2 (en) * | 2008-01-24 | 2011-02-15 | Werner Theodore J | Rest for cleaning a rifle and for sighting a scope, a stock, and a bore of the rifle |
| JP5223361B2 (ja) * | 2008-02-06 | 2013-06-26 | 株式会社村田製作所 | 配線基板の製造方法 |
| JP5181702B2 (ja) * | 2008-02-06 | 2013-04-10 | 株式会社村田製作所 | 配線基板の製造方法 |
| JP5350830B2 (ja) * | 2009-02-16 | 2013-11-27 | 日本特殊陶業株式会社 | 多層配線基板及びその製造方法 |
| WO2010150310A1 (ja) * | 2009-06-24 | 2010-12-29 | 富士通株式会社 | 配線基板の製造方法 |
| WO2011161797A1 (ja) * | 2010-06-24 | 2011-12-29 | 富士通株式会社 | 配線構造の形成方法、半導体装置の製造方法、基板処理装置 |
| JP2016035969A (ja) | 2014-08-01 | 2016-03-17 | 味の素株式会社 | 回路基板及びその製造方法 |
-
2016
- 2016-12-27 JP JP2016254255A patent/JP6796482B2/ja active Active
-
2017
- 2017-12-18 US US15/845,257 patent/US10306759B2/en active Active
-
2019
- 2019-03-29 US US16/370,010 patent/US10887985B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018107349A (ja) | 2018-07-05 |
| US20190230791A1 (en) | 2019-07-25 |
| US10887985B2 (en) | 2021-01-05 |
| US10306759B2 (en) | 2019-05-28 |
| US20180184521A1 (en) | 2018-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6796482B2 (ja) | 配線基板、配線基板の製造方法 | |
| US9723729B2 (en) | Printed wiring board | |
| CN103369811B (zh) | 电路板及其制造方法 | |
| US10879188B2 (en) | Wiring substrate | |
| JP6358431B2 (ja) | 電子部品装置及びその製造方法 | |
| JP6780933B2 (ja) | 端子構造、端子構造の製造方法、及び配線基板 | |
| US9793200B2 (en) | Printed wiring board | |
| US11594478B2 (en) | Wiring substrate, semiconductor package and method of manufacturing wiring substrate | |
| US9917025B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| TWI543676B (zh) | 印刷電路板及其製造方法 | |
| US9578743B2 (en) | Circuit board | |
| JP2013214578A (ja) | 配線板及びその製造方法 | |
| US10720392B2 (en) | Wiring substrate | |
| JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
| US9723728B2 (en) | Wiring board with built-in electronic component and method for manufacturing the same | |
| JP7068957B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP6699043B2 (ja) | 印刷回路基板、その製造方法、及び電子部品モジュール | |
| JP2016021496A (ja) | 配線基板及びその製造方法 | |
| US10779406B2 (en) | Wiring substrate | |
| JP2022025342A (ja) | 配線基板及びその製造方法 | |
| US20160113110A1 (en) | Printed wiring board | |
| US11171080B2 (en) | Wiring substrate | |
| JP7198154B2 (ja) | 配線基板、及び配線基板の製造方法 | |
| JP2023087329A (ja) | 配線基板 | |
| JP2022029731A (ja) | 配線基板及び部品内蔵配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190607 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190607 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200317 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201027 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201116 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6796482 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |