Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6803121B2 - Power converter - Google Patents
[go: Go Back, main page]

JP6803121B2 - Power converter - Google Patents

Power converter Download PDF

Info

Publication number
JP6803121B2
JP6803121B2 JP2017138301A JP2017138301A JP6803121B2 JP 6803121 B2 JP6803121 B2 JP 6803121B2 JP 2017138301 A JP2017138301 A JP 2017138301A JP 2017138301 A JP2017138301 A JP 2017138301A JP 6803121 B2 JP6803121 B2 JP 6803121B2
Authority
JP
Japan
Prior art keywords
resistors
water
cooling
snubber
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017138301A
Other languages
Japanese (ja)
Other versions
JP2019022309A (en
Inventor
将樹 佐藤
将樹 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Mitsubishi Electric Industrial Systems Corp
Original Assignee
Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mitsubishi Electric Industrial Systems Corp filed Critical Toshiba Mitsubishi Electric Industrial Systems Corp
Priority to JP2017138301A priority Critical patent/JP6803121B2/en
Publication of JP2019022309A publication Critical patent/JP2019022309A/en
Application granted granted Critical
Publication of JP6803121B2 publication Critical patent/JP6803121B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Rectifiers (AREA)

Description

本発明の実施形態は、熱による素子の破損を防ぐことができる電力変換装置に関する。 An embodiment of the present invention relates to a power conversion device capable of preventing damage to an element due to heat.

直流を交流に、交流を直流に、直流を直流に、又は交流を交流に変換する電力変換装置は、パワー半導体素子のスイッチング作用を利用する。例えば、電力変換装置は、多数のサイリスタが直列に接続されたサイリスタバルブを含む。サイリスタバルブを構成する各サイリスタには、スナバ回路が並列に設けられている。スナバ回路は、コンデンサと抵抗の直列回路からなり、サイリスタのオン・オフスイッチング時に生じるスパイク状の高電圧を抑制し、サイリスタの損傷を防ぐ。 A power converter that converts direct current to alternating current, alternating current to direct current, direct current to direct current, or alternating current to alternating current utilizes the switching action of a power semiconductor element. For example, a power converter includes a thyristor valve in which a large number of thyristors are connected in series. A snubber circuit is provided in parallel with each thyristor constituting the thyristor valve. The snubber circuit consists of a series circuit of a capacitor and a resistor, and suppresses the spike-like high voltage generated during on / off switching of the thyristor to prevent damage to the thyristor.

サイリスタ等のパワー半導体素子は損失に伴い発生する熱により破損することがあるため、冷却装置が備えられている。しかし、冷却能力を超える発熱も起こり得るので、電力変換装置においては、半導体素子の温度を推定して、推定温度が閾値以上になると、装置を停止する等の処理が行われる。 Since a power semiconductor element such as a thyristor may be damaged by heat generated due to loss, a cooling device is provided. However, since heat generation exceeding the cooling capacity may occur, the power conversion device estimates the temperature of the semiconductor element, and when the estimated temperature exceeds the threshold value, a process such as stopping the device is performed.

特開2005−124387号公報Japanese Unexamined Patent Publication No. 2005-124387

従来の電力変換装置は、装置の運転中に運転状況を表すデータから素子の温度を推定してはいない。また、スナバ回路等の周辺回路の抵抗も発熱するが、従来の電力変換装置は、抵抗の温度を考慮していない。 The conventional power conversion device does not estimate the temperature of the element from the data representing the operating condition during the operation of the device. Further, the resistance of the peripheral circuit such as the snubber circuit also generates heat, but the conventional power conversion device does not consider the temperature of the resistance.

本発明の目的は、運転中に素子の破損を引き起こす可能性のある温度上昇を検出し、素子の破損を未然に防ぐことができる電力変換装置を提供することである。 An object of the present invention is to provide a power conversion device capable of detecting a temperature rise that may cause damage to an element during operation and preventing damage to the element.

本発明の一観点によれば、電力変換装置は、サイリスタ変換器と、サイリスタ変換器の動作状態を示す状態データを検出するセンサ手段と、センサ手段の出力に基づいて温度を計算し、計算した温度に応じてサイリスタ変換器を制御する制御手段とを、具備する。サイリスタ変換器のサイリスタバルブは、直列に接続される複数のサイリスタと、複数のサイリスタにそれぞれ並列に接続される複数のスナバ抵抗と、複数のサイリスタにそれぞれ並列に接続される複数の分圧抵抗と、を具備する。制御手段は、サイリスタの素子接合温度と、スナバ抵抗の抵抗線温度と、分圧抵抗の抵抗線温度とを計算する。前記複数のサイリスタを冷却する複数のヒートシンクと、前記複数のスナバ抵抗と前記複数の分圧抵抗を構成する複数の水冷抵抗器と、をさらに具備する。前記制御手段は、前記複数のサイリスタの熱抵抗と、前記複数のヒートシンクの熱抵抗と、前記複数のサイリスタの素子損失と、前記複数のヒートシンクに注入される冷却水の入水温度とに基づいて、前記複数のサイリスタの素子接合温度を計算し、前記複数のスナバ抵抗の熱抵抗と、前記複数のスナバ抵抗に生じる損失と、前記複数のスナバ抵抗を構成する複数の水冷抵抗器に注入される冷却水の入水温度とに基づいて、前記複数のスナバ抵抗の抵抗線温度を計算し、前記複数の分圧抵抗の熱抵抗と、前記複数の分圧抵抗に生じる損失と、前記複数の分圧抵抗を構成する複数の水冷抵抗器に注入される冷却水の入水温度とに基づいて、前記複数の分圧抵抗の抵抗線温度を計算する。前記複数のスナバ抵抗の各々は第1抵抗と第2抵抗に分割される。前記複数の水冷抵抗器は、前記複数の分圧抵抗と前記複数のスナバ抵抗の第1抵抗を構成する複数の第1水冷抵抗器と、前記複数のスナバ抵抗の第2抵抗を構成する複数の第2水冷抵抗器と、を具備する。前記複数のサイリスタバルブの各々は、前記複数の第1水冷抵抗器と、前記複数の第2水冷抵抗器と、前記複数のヒートシンクと、を具備する。前記複数のヒートシンクは、前記複数の第1水冷抵抗器または前記複数の第2水冷抵抗器と直列に接続される。前記複数のヒートシンクと前記複数の第1水冷抵抗器、または前記複数の第2水冷抵抗器との直列回路は、冷却水の入側端部と冷却水の出側端部との間に並列に配置される。
According to one aspect of the present invention, the power converter calculates and calculates the temperature based on the output of the thyristor converter, the sensor means for detecting the state data indicating the operating state of the thyristor converter, and the output of the sensor means. It is provided with a control means for controlling the thyristor converter according to the temperature. The thyristor valve of the thyristor converter consists of multiple thyristors connected in series, multiple snubber resistors connected in parallel to each of the multiple thyristors, and multiple voltage dividing resistors connected in parallel to each of the multiple thyristors. , Equipped with. The control means calculates the element junction temperature of the thyristor, the resistance wire temperature of the snubber resistor, and the resistance wire temperature of the voltage dividing resistor. A plurality of heat sinks for cooling the plurality of thyristors, and a plurality of water cooling resistors constituting the plurality of snubber resistors and the plurality of voltage dividing resistors are further provided. The control means is based on the thermal resistance of the plurality of thyristors, the thermal resistance of the plurality of heat sinks, the element loss of the plurality of psyllistas, and the inlet temperature of the cooling water injected into the plurality of heat sinks. The element junction temperature of the plurality of thyristors is calculated, the thermal resistance of the plurality of snubber resistors, the loss caused by the plurality of snubber resistors, and the cooling injected into the plurality of water-cooled resistors constituting the plurality of snubber resistors. The resistance line temperature of the plurality of snubber resistors is calculated based on the ingress temperature of water, and the thermal resistance of the plurality of voltage dividing resistors, the loss caused by the plurality of voltage dividing resistors, and the plurality of voltage dividing resistors are calculated. The resistance line temperature of the plurality of voltage dividing resistors is calculated based on the inlet temperature of the cooling water injected into the plurality of water cooling resistors constituting the above. Each of the plurality of snubber resistors is divided into a first resistor and a second resistor. The plurality of water-cooled resistors include a plurality of first water-cooled resistors constituting the plurality of voltage dividing resistors and the first resistance of the plurality of snubber resistors, and a plurality of plurality of second resistors of the plurality of snubber resistors. It is equipped with a second water-cooled resistor. Each of the plurality of thyristor valves includes the plurality of first water-cooled resistors, the plurality of second water-cooled resistors, and the plurality of heat sinks. The plurality of heat sinks are connected in series with the plurality of first water-cooled resistors or the plurality of second water-cooled resistors. A series circuit of the plurality of heat sinks and the plurality of first water-cooled resistors or the plurality of second water-cooled resistors is arranged in parallel between the inlet side end portion of the cooling water and the outlet side end portion of the cooling water. Be placed.

本発明によれば、運転中に運転状況に応じたデータに基づいて温度を推定し、推定温度に応じてサイリスタの動作を制御することにより、温度上昇による素子の破損を未然に防ぐことができる電力変換装置を提供することができる。 According to the present invention, by estimating the temperature based on the data according to the operating condition during operation and controlling the operation of the thyristor according to the estimated temperature, it is possible to prevent the element from being damaged due to the temperature rise. A power converter can be provided.

図1は第1実施形態に係る電力変換装置の一例を示す図である。FIG. 1 is a diagram showing an example of a power conversion device according to the first embodiment. 図2は第1実施形態に係る電力変換装置を構成する無効電力補償装置のサイリスタバルブの一例を示す図である。FIG. 2 is a diagram showing an example of a thyristor valve of a reactive power compensating device constituting the power conversion device according to the first embodiment. 図3は第1実施形態における順電圧及び逆電圧を検出する電圧検出器の一例を示す図である。FIG. 3 is a diagram showing an example of a voltage detector that detects forward voltage and reverse voltage in the first embodiment. 図4は第1実施形態における順電圧を検出する電圧検出器の一例を示す図である。FIG. 4 is a diagram showing an example of a voltage detector that detects a forward voltage according to the first embodiment. 図5は第1実施形態におけるゲート制御装置の一例を示す図である。FIG. 5 is a diagram showing an example of the gate control device according to the first embodiment. 図6は第1実施形態における電力変換装置に備えられた冷却配管の一例を示す図である。FIG. 6 is a diagram showing an example of a cooling pipe provided in the power conversion device according to the first embodiment. 図7は第2実施形態における電力変換装置に備えられた冷却配管の一例を示す図である。FIG. 7 is a diagram showing an example of a cooling pipe provided in the power conversion device according to the second embodiment.

以下図面を参照して、本発明の実施形態を説明する。
[第1実施形態]
図1は、本発明の第1実施形態に係る電力変換装置10の一例を示す図である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[First Embodiment]
FIG. 1 is a diagram showing an example of a power conversion device 10 according to the first embodiment of the present invention.

電力変換装置6は、無効電力補償装置8、ゲート制御装置10、センサ群12、制御盤14を備える。無効電力補償装置8は、図示しない光ファイバーケーブルなどによりゲート制御装置10と接続される。 無効電力補償装置8は、三相交流電源2から供給される三相交流電力を直流電力に変換(整流とも称する)する機能と、三相交流電源2から供給される三相交流電力の無効電力を補償する機能を有する。ここでは、三相交流電力は、U相、V相及びW相で構成されているものとする。無効電力補償装置8は、サイリスタ制御リアクトル(TCR:thyristor controlled reactor)方式を採用した静止型無効電力補償装置(SVC:static var compensator)である。無効電力補償装置8は、サイリスタバルブ8U、8V、8W、8X、8Y、8Zを交流スイッチとして開閉し、リアクトルR1〜R6に流れる電流を調整して、無効電力を補償する。 The power conversion device 6 includes a reactive power compensation device 8, a gate control device 10, a sensor group 12, and a control panel 14. The reactive power compensator 8 is connected to the gate control device 10 by an optical fiber cable or the like (not shown). The reactive power compensator 8 has a function of converting three-phase AC power supplied from the three-phase AC power supply 2 into DC power (also referred to as rectification) and reactive power of the three-phase AC power supplied from the three-phase AC power supply 2. Has the function of compensating for. Here, it is assumed that the three-phase AC power is composed of U-phase, V-phase, and W-phase. The reactive power compensator 8 is a static reactive power compensator (SVC: static var compensator) that employs a thyristor controlled reactor (TCR) system. The reactive power compensating device 8 opens and closes the thyristor valves 8U, 8V, 8W, 8X, 8Y, and 8Z as AC switches, adjusts the current flowing through the reactors R1 to R6, and compensates for the reactive power.

無効電力補償装置8は、UX相回路、VY相回路、及び、WZ相回路をデルタ結線して構成される。UX相回路は、電力系統のUV相間の無効電力を補償する。VY相回路は、電力系統のVW相間の無効電力を補償する。WZ相回路は、電力系統のWU相間の無効電力を補償する。 The reactive power compensator 8 is configured by delta-connecting a UX phase circuit, a VY phase circuit, and a WZ phase circuit. The UX phase circuit compensates for reactive power between the UV phases of the power system. The VY phase circuit compensates for reactive power between the VW phases of the power system. The WZ phase circuit compensates for reactive power between the WU phases of the power system.

UX相回路は、2つのサイリスタバルブ8U、8X及び2つのリアクトルR1、R2で構成される。サイリスタバルブ8U、8Xは電流が流れる方向が逆方向となる向きで並列に接続される。リアクトルR1、R2はサイリスタバルブ8U、8Xに直列に接続される。 The UX phase circuit is composed of two thyristor valves 8U and 8X and two reactors R1 and R2. The thyristor valves 8U and 8X are connected in parallel in the direction in which the current flows in the opposite direction. The reactors R1 and R2 are connected in series with the thyristor valves 8U and 8X.

VY相回路は、2つのサイリスタバルブ8V、8Y及び2つのリアクトルR3、R4で構成される。サイリスタバルブ8V、8Yは電流が流れる方向が逆方向となる向きで並列に接続される。リアクトルR3、R4はサイリスタバルブ8V、8Yに直列に接続される。 The VY phase circuit is composed of two thyristor valves 8V and 8Y and two reactors R3 and R4. The thyristor valves 8V and 8Y are connected in parallel in the direction in which the current flows in the opposite direction. The reactors R3 and R4 are connected in series with the thyristor valves 8V and 8Y.

WZ相回路は、2つのサイリスタバルブ8W、8Z及び2つのリアクトルR5、R6で構成される。サイリスタバルブ8W、8Zは電流が流れる方向が逆方向となる向きで並列に接続される。リアクトルR5、R6はサイリスタバルブ8W、8Zに直列に接続される。 The WZ phase circuit is composed of two thyristor valves 8W and 8Z and two reactors R5 and R6. The thyristor valves 8W and 8Z are connected in parallel in the direction in which the current flows in the opposite direction. The reactors R5 and R6 are connected in series with the thyristor valves 8W and 8Z.

UX相回路のリアクトルR1とWZ相回路のリアクトルR6が接続され、この接続点が電力系統のU相に接続されるU相端子Taとなる。UX相回路のリアクトルR2とVY相回路のリアクトルR3が接続され、この接続点が電力系統のV相に接続されるV相端子Tbとなる。WZ相回路のリアクトルR5とVY相回路のリアクトルR4が接続され、この接続点が電力系統のW相に接続されるW相端子Tcとなる。 The reactor R1 of the UX phase circuit and the reactor R6 of the WZ phase circuit are connected, and this connection point becomes the U phase terminal Ta connected to the U phase of the power system. The reactor R2 of the UX phase circuit and the reactor R3 of the VY phase circuit are connected, and this connection point becomes the V phase terminal Tb connected to the V phase of the power system. The reactor R5 of the WZ phase circuit and the reactor R4 of the VY phase circuit are connected, and this connection point becomes the W phase terminal Tc connected to the W phase of the power system.

図2は、本実施形態に係るUX相回路のサイリスタバルブ8U、8Xの構成の一例を示す構成図である。なお、VY相回路、WZ相回路のサイリスタバルブ8V、8Y;8W、8Zも同様に構成されているため、ここでは、代表してUX相回路のサイリスタバルブ8U、8Xについて説明する。 FIG. 2 is a configuration diagram showing an example of the configuration of the thyristor valves 8U and 8X of the UX phase circuit according to the present embodiment. Since the thyristor valves 8V and 8Y; 8W and 8Z of the VY phase circuit and the WZ phase circuit are also configured in the same manner, the thyristor valves 8U and 8X of the UX phase circuit will be described here as representatives.

サイリスタバルブ8U、8Xは、端子Taから端子Tbの向きに電流が流れるように直列に接続されたN個のサイリスタ20、20、…20(任意のサイリスタはサイリスタ20と称する)と、端子Tbから端子Taの向きに電流が流れるように直列に接続されたN個のサイリスタ21、21、…21(任意のサイリスタはサイリスタ21と称する)と、N個のスナバ回路22,22,22,…,22(任意のスナバ回路は、スナバ回路22と称する)と、N個の分圧抵抗24,24,24,…,24(任意の分圧抵抗は、分圧抵抗24と称する)と、N個の電圧検出器26,26,26,…,26(任意の電圧検出器は、電圧検出器26と称する)とを備える。Nは2以上の整数である。
N個のサイリスタ20〜20、21〜21は、全て直列に接続される。N個のサイリスタ20とN個のサイリスタ21は、個々に対応するように互いに逆並列に接続される。N個のスナバ回路22は、N組の逆並列に接続されたサイリスタ20,21の各組に対応するように並列に接続される。スナバ回路22は、コンデンサ30と抵抗28が直列に接続された構成である。N個の分圧抵抗24〜24は、N個の電圧検出器26〜26とそれぞれ直列に接続される。分圧抵抗24〜24と電圧検出器26〜26とがそれぞれ直列に接続されたN個の回路は、N個のサイリスタ20〜20、21〜21とそれぞれ並列に接続される。
Thyristor valves 8U, 8X includes N pieces of thyristor 20 1 connected in series so that a current flows from the terminal Ta in the direction of the terminal Tb, 20 2, ... 20 N (any thyristor will be referred to as a thyristor 20), N number of the thyristor 21 a current from the terminal Tb in the direction of the terminal Ta is connected in series to flow 1, 21 2, ... 21 N and (any thyristor will be referred to as a thyristor 21), the N snubber circuit 22 1 , 22 2, 22 3, ..., 22 N (optional snubber circuit is referred to as a snubber circuit 22) and, N-number of voltage dividing resistors 24 1, 24 2, 24 3 , ..., 24 N ( arbitrary partial pressure The resistor is referred to as a voltage dividing resistor 24) and N voltage detectors 26 1 , 26 2 , 26 3 , ..., 26 N (any voltage detector is referred to as a voltage detector 26). N is an integer greater than or equal to 2.
The N thyristors 20 1 to 20 N and 21 1 to 21 N are all connected in series. The N thyristors 20 and the N thyristors 21 are connected in antiparallel to each other so as to correspond to each other. The N snubber circuits 22 are connected in parallel so as to correspond to each set of the N sets of thyristors 20 and 21 connected in antiparallel. The snubber circuit 22 has a configuration in which a capacitor 30 and a resistor 28 are connected in series. The N voltage dividing resistors 24 1 to 24 N are connected in series with the N voltage detectors 26 1 to 26 N , respectively. N circuits in which the voltage dividing resistors 24 1 to 24 N and the voltage detectors 26 1 to 26 N are connected in series are in parallel with N thyristors 20 1 to 20 N and 21 1 to 21 N , respectively. Be connected.

サイリスタ20、21は整流作用を有するスイッチング素子である。サイリスタ20、21は、ゲート制御装置10から光ファイバーケーブルを介して供給されるゲートパルスGPに応じて駆動(点弧)する。サイリスタ20、21が駆動することにより、交流電力が直流電力に変換される。 The thyristors 20 and 21 are switching elements having a rectifying action. The thyristors 20 and 21 are driven (ignited) in response to the gate pulse GP supplied from the gate control device 10 via the optical fiber cable. By driving the thyristors 20 and 21, AC power is converted into DC power.

分圧抵抗24〜24は、サイリスタバルブ8U、8Xの極間に加わる直流電圧成分を均一分圧するとともに、電圧検出器26〜26に流れる電流の抑制の役割も兼ねている。 The voltage dividing resistors 24 1 to 24 N uniformly divide the DC voltage component applied between the poles of the thyristor valves 8U and 8X, and also serve to suppress the current flowing through the voltage detectors 26 1 to 26 N.

スナバ回路22〜22は、サイリスタバルブ8U、8Xの極間に加わる交流電圧成分を均一分圧すると共に、それぞれサイリスタ20〜20、21〜21のターンオン及びターンオフ時にサイリスタ20〜20、21〜21に加わる過渡的な電圧分担の不均一及び過電圧からサイリスタ20〜20、21〜21を保護する。スナバ回路22〜22は、それぞれサイリスタ20〜20、21〜21に対して電力損失を低減させ、安定したスイッチングをさせるために設けられている。各スナバ回路22〜22は、スナバ抵抗28〜28(任意のスナバ抵抗は、スナバ抵抗28と称する)とコンデンサ30〜30(任意のコンデンサは、コンデンサ30と称する)との直列接続回路からなる。 Snubber circuits 22 1 through 22 N is a thyristor valve 8U, with pressure uniformity minute AC voltage component applied between 8X poles, each thyristor 20 1 to 20 N, 21 thyristors 20 1 to 1 through 21 N turn-on and during turn-off of the 20 N, 21 1 through 21 thyristor 20 1 to 20 from a heterogeneous and overvoltage transient voltage sharing applied to N N, protect the 21 1 through 21 N. The snubber circuits 22 1 to 22 N are provided for thyristors 20 1 to 20 N and 21 1 to 21 N , respectively, in order to reduce power loss and enable stable switching. Each snubber circuit 22 1 to 22 N has a snubber resistor 28 1 to 28 N (any snubber resistor is referred to as a snubber resistor 28) and a capacitor 30 1 to 30 N (any capacitor is referred to as a capacitor 30). It consists of a series connection circuit.

電圧検出器26〜26は、それぞれサイリスタ20〜20、21〜21に順電圧(サイリスタ20〜20、21〜21に電流が流れる方向の電圧)が印加されると、ゲート制御装置10にそれぞれ順電圧信号FV〜FVを出力する。このようにして、電圧検出器26〜26は、順電圧を検出する。 Voltage detector 26 1 ~ 26 N are each thyristor 20 1 ~20 N, 21 1 ~21 N to the forward voltage (the voltage of the thyristor 20 1 ~20 N, 21 1 ~21 N current flows in a direction) is applied Then, the forward voltage signals FV 1 to FV N are output to the gate control device 10, respectively. In this way, the voltage detectors 26 1 to 26 N detect the forward voltage.

一部の電圧検出器、例えば3個の電圧検出器26〜26は、それぞれサイリスタ20〜20、21〜21に逆電圧(順電圧の極性と逆の電圧)が印加されると、ゲート制御装置10に逆電圧信号RV〜RVをそれぞれ出力する。このようにして、電圧検出器26〜26は、逆電圧を検出する。即ち、3個の電圧検出器26〜26は、順電圧及び逆電圧の両方を検出する。 Some of the voltage detector, for example, three voltage detectors 26 1 to 26 3 each thyristor 20 1 to 20 3, 21 1 to 21 3 in the reverse voltage (polarity opposite voltage forward voltage) is applied Then, the reverse voltage signals RV 1 to RV 3 are output to the gate control device 10, respectively. In this manner, the voltage detector 26 1-26 3 detects the reverse voltage. That is, three voltage detectors 26 1 to 26 3 detects both the forward voltage and the reverse voltage.

サイリスタバルブに含まれるサイリスタの数が多い場合は、複数のサイリスタモジュールを直列に接続してサイリスタバルブを構成してもよい。この場合、各サイリスタモジュールは、図2に示すように、直列接続の複数のサイリスタからなる。 When the number of thyristors included in the thyristor valve is large, a plurality of thyristor modules may be connected in series to form the thyristor valve. In this case, each thyristor module consists of a plurality of thyristors connected in series, as shown in FIG.

ゲート制御装置10は、制御盤14から受信する各種信号及びサイリスタバルブ8U、8Xから受信した順電圧信号FV〜FV若しくは逆電圧信号RV〜RVに基づいて、ゲートパルスGPを生成する。ゲート制御装置10は、ゲートパルスGPを、光ファイバーケーブルを介して各サイリスタ20〜20、21〜21に出力して、各サイリスタ20〜20、21〜21を駆動させる。これにより、サイリスタバルブ8U、8Xは、電力変換動作を行う。 The gate control device 10 generates a gate pulse GP based on various signals received from the control panel 14 and forward voltage signals FV 1 to FV N or reverse voltage signals RV 1 to RV 3 received from thyristor valves 8U and 8X. .. The gate control device 10 outputs the gate pulse GP to the thyristors 20 1 to 20 N and 21 1 to 21 N via an optical fiber cable to drive the thyristors 20 1 to 20 N and 21 1 to 21 N. .. As a result, the thyristor valves 8U and 8X perform a power conversion operation.

センサ群12は、サイリスタバルブ8U、8Xの運転状況を検出するように種々の箇所に設置された種々のセンサからなる。センサ群12の出力は、制御盤14に入力される。制御盤14は、サイリスタ20、21の素子接合温度と、スナバ抵抗28の抵抗線温度と、分圧抵抗24の抵抗線温度を計算する。一例として、センサ群12は、運転状況として、後述する冷却水の入水温度、バルブ電圧、サイリスタに流れる電流(素子電流)等を検出する。 The sensor group 12 includes various sensors installed at various locations so as to detect the operating status of the thyristor valves 8U and 8X. The output of the sensor group 12 is input to the control panel 14. The control panel 14 calculates the element junction temperature of the thyristors 20 and 21, the resistance wire temperature of the snubber resistor 28, and the resistance wire temperature of the voltage dividing resistor 24. As an example, the sensor group 12 detects the inlet temperature of the cooling water, the valve voltage, the current flowing through the thyristor (element current), and the like as the operating conditions.

制御盤14は、例えば計算部14a、制御部14bから構成されるが、計算部14aと制御部14bが一体として構成されてよい。 The control panel 14 is composed of, for example, a calculation unit 14a and a control unit 14b, but the calculation unit 14a and the control unit 14b may be integrally configured.

計算部14aは、センサ群12の出力であるサイリスタバルブ8U、8Xの運転状況に基づいてサイリスタ20、21の素子接合温度、スナバ抵抗28の抵抗線温度、分圧抵抗24の抵抗線温度を計算する。 The calculation unit 14a calculates the element junction temperature of the thyristors 20 and 21, the resistance wire temperature of the snubber resistor 28, and the resistance wire temperature of the voltage dividing resistor 24 based on the operating conditions of the thyristor valves 8U and 8X which are the outputs of the sensor group 12. To do.

制御部14bは、ゲート制御装置10と各種信号の送受信をして、サイリスタバルブ8U、8Xの電力変換の制御及び監視をする。また、制御部14bは、計算部14aによる計算結果に応じてサイリスタバルブ8U、8Xの運転を制御する。 The control unit 14b transmits and receives various signals to and from the gate control device 10 to control and monitor the power conversion of the thyristor valves 8U and 8X. Further, the control unit 14b controls the operation of the thyristor valves 8U and 8X according to the calculation result by the calculation unit 14a.

例えば、計算部14aによって計算されたサイリスタ20〜20、21〜21の素子接合温度、スナバ抵抗28〜28の抵抗線温度、分圧抵抗24〜24の抵抗線温度の少なくともいずれかが閾値を超えた場合、制御部14bは、ゲート制御装置10に高温検知信号HTを送り、ゲート制御装置10からサイリスタ20〜20、21〜21へのゲートパルスGPの供給を停止させ、サイリスタバルブ8U、8Xの運転を停止させる。ここで、サイリスタ20、21の素子接合温度の閾値と、スナバ抵抗28の抵抗線温度の閾値と、分圧抵抗24の抵抗線温度の閾値とは、必ずしも同じ値ではない。 For example, the element junction temperature of thyristors 20 1 to 20 N and 21 1 to 21 N calculated by the calculation unit 14a, the resistance wire temperature of the snubber resistance 28 1 to 28 N , and the resistance wire temperature of the voltage dividing resistance 24 1 to 24 N. When at least one of the above exceeds the threshold value, the control unit 14b sends a high temperature detection signal HT to the gate control device 10, and the gate pulse GP from the gate control device 10 to the thyristors 20 1 to 20 N and 21 1 to 21 N. The supply of thyristor valves 8U and 8X is stopped. Here, the threshold value of the element junction temperature of the thyristors 20 and 21, the threshold value of the resistance wire temperature of the snubber resistor 28, and the threshold value of the resistance wire temperature of the voltage dividing resistor 24 are not necessarily the same values.

なお、ゲート制御装置10は、サイリスタ20、21の素子接合温度、スナバ抵抗28の抵抗線温度、分圧抵抗24の抵抗線温度の上昇を防止できればよく、サイリスタバルブ8U、8Xの運転の停止に限らず、どのような制御をしても良い。例えば、逆電圧が印加されないようにサイリスタのゲートにゲートパルスを供給し続ける軽負荷運転を行っても良い。 It is sufficient that the gate control device 10 can prevent the element junction temperature of the thyristors 20 and 21, the resistance wire temperature of the snubber resistor 28, and the resistance wire temperature of the voltage dividing resistor 24 from rising, and the operation of the thyristor valves 8U and 8X can be stopped. Not limited to this, any control may be used. For example, a light load operation may be performed in which a gate pulse is continuously supplied to the gate of the thyristor so that a reverse voltage is not applied.

図3は、順電圧及び逆電圧を検出する電圧検出器26の構成の一例を示す図である。なお、電圧検出器26、26の構成についても、電圧検出器26の構成と同様であるため、説明を省略する。 Figure 3 is a diagram showing an example of a voltage detector 26 1 configured to detect the forward voltage and reverse voltage. Here, also for the configuration of the voltage detector 26 2, 26 3, is similar to the configuration of the voltage detector 26 1, the description thereof is omitted.

電圧検出器26は、ツェナーダイオードDZF,DZRと、発光素子LF,LRと、抵抗RDとを備えている。 The voltage detector 26 1 includes Zener diodes DZF and DZR, light emitting elements LF and LR, and a resistor RD.

ツェナーダイオードDZFは、分圧抵抗24と直列に接続されている。ツェナーダイオードDZFは、順電圧により流れる電流を阻止する方向に取り付けられている。ツェナーダイオードDZFは、電圧検出器26に順電圧が印加されると、発光素子LFを発光させるための電圧を印加する。ツェナーダイオードDZFは、順電圧による電流が過大になると(過電流が流れると)、この電流を流す方向に導通する。これにより、ツェナーダイオードDZFは、発光素子LFを過大な電流から保護する。 Zener diode DZF is connected to the voltage dividing resistors 24 1 series. The Zener diode DZF is mounted in a direction that blocks the current flowing due to the forward voltage. Zener diode DZF, when forward voltage is applied to the voltage detector 26 1 to apply a voltage for causing the light emitting element LF. When the current due to the forward voltage becomes excessive (when an overcurrent flows), the Zener diode DZF conducts in the direction in which this current flows. As a result, the Zener diode DZF protects the light emitting element LF from an excessive current.

発光素子LFは、電圧検出器26に順電圧が印加されると、発光する。発光素子LFは、発光すると、順電圧信号FVをゲート制御装置10に出力する。発光素子LFは、例えば、発光ダイオード(LED, light-emitting diode)である。 Emitting element LF, when forward voltage is applied to the voltage detector 26 1, emits light. When the light emitting element LF emits light, the light emitting element LF outputs a forward voltage signal FV 1 to the gate control device 10. The light emitting element LF is, for example, a light-emitting diode (LED).

ツェナーダイオードDZRは、ツェナーダイオードDZFと逆向きに、ツェナーダイオードDZFと直列に接続されている。即ち、ツェナーダイオードDZRは、逆電圧により流れる電流を阻止する方向に取り付けられている。ツェナーダイオードDZRは、電圧検出器26に逆電圧が印加されると、発光素子LRを発光させるための電圧を印加する。ツェナーダイオードDZRは、逆電圧による電流が過大になると(過電流が流れると)、この電流を流す方向に導通する。これにより、ツェナーダイオードDZRは、発光素子LRを過電流から保護する。 The Zener diode DZR is connected in series with the Zener diode DZF in the opposite direction to the Zener diode DZF. That is, the Zener diode DZR is attached in a direction of blocking the current flowing due to the reverse voltage. Zener diode DZR, when reverse voltage is applied to the voltage detector 26 1 to apply a voltage for causing the light emitting element LR. When the current due to the reverse voltage becomes excessive (when an overcurrent flows), the Zener diode DZR conducts in the direction in which this current flows. As a result, the Zener diode DZR protects the light emitting element LR from overcurrent.

発光素子LRは、電圧検出器26に逆電圧が印加されると、発光する。発光素子LRは、発光すると、逆電圧信号RVをゲート制御装置10に出力する。発光素子LRは、例えば、発光ダイオードである。 Emitting element LR, when reverse voltage is applied to the voltage detector 26 1, emits light. When the light emitting element LR emits light, the light emitting element LR outputs a reverse voltage signal RV 1 to the gate control device 10. The light emitting element LR is, for example, a light emitting diode.

抵抗RDは、発光素子LF,LRに流れる電流を抑制する。これにより、抵抗RDは、発光素子LF,LRに、発光させるための所定の電流を流す。 The resistor RD suppresses the current flowing through the light emitting elements LF and LR. As a result, the resistor RD passes a predetermined current for causing light emission to the light emitting elements LF and LR.

図4は、順電圧を検出する電圧検出器26の構成の一例を示す図である。なお、電圧検出器26〜26の構成についても、電圧検出器26の構成と同様であるため、説明を省略する。 Figure 4 is a diagram showing an example of the configuration of the voltage detector 26 4 for detecting the forward voltage. Here, also for the configuration of the voltage detector 26 5 ~ 26 N, it is the same as the configuration of the voltage detector 26 4, the description thereof is omitted.

電流検出器26は、図3に示す電圧検出器26において、ツェナーダイオードDZR及び発光素子LRを取り除いた構成である。 Current detector 26 4, the voltage detector 26 1 shown in FIG. 3, a configuration obtained by removing the zener diode DZR and the light emitting element LR.

ツェナーダイオードDZFは、発光素子LFと逆の極性の電圧が印加されることを防止する。その他の点は、電圧検出器26は、図3に示す電圧検出器26と同様の構成である。 The Zener diode DZF prevents a voltage having a polarity opposite to that of the light emitting element LF from being applied. Other points, the voltage detector 26 4, the same configuration as that of the voltage detector 26 1 shown in FIG.

図5は、ゲート制御装置10の構成の一例を示す図である。 FIG. 5 is a diagram showing an example of the configuration of the gate control device 10.

ゲート制御装置10は、多数決回路42と、サイリスタ故障検出回路44と、ゲート制御回路46とを備えている。 The gate control device 10 includes a majority decision circuit 42, a thyristor failure detection circuit 44, and a gate control circuit 46.

多数決回路42は、3個の電圧検出器26〜26から出力された逆電圧信号RV〜RVを受信する。多数決回路42は、受信した逆電圧信号RV〜RVの演算結果を逆電圧信号RVとして、サイリスタ故障検出回路44及びゲート制御回路46に出力する。多数決回路42は、2個以上の逆電圧信号RV〜RVを受信した場合、逆電圧信号RVを「1」にして出力する。多数決回路42は、1個以下の逆電圧信号RV〜RVを受信した場合、逆電圧信号RVを「0」にして出力する。即ち、過半数(2分の1を超える数)の電圧検出器26〜26から逆電圧信号を受信した場合、多数決回路42は、「1」を示す逆電圧信号RVを出力する。そうでない場合、多数決回路42は、「0」を示す逆電圧信号RVを出力する。 Majority circuit 42 receives a reverse voltage signal RV 1 ~RV 3 output from the three voltage detector 26 1-26 3. The majority decision circuit 42 outputs the calculation results of the received reverse voltage signals RV 1 to RV 3 as the reverse voltage signal RV to the thyristor failure detection circuit 44 and the gate control circuit 46. When the majority decision circuit 42 receives two or more reverse voltage signals RV 1 to RV 3 , the reverse voltage signal RV is set to "1" and output. When the majority decision circuit 42 receives one or less reverse voltage signals RV 1 to RV 3 , the reverse voltage signal RV is set to "0" and output. That is, when receiving the reverse voltage signal from the voltage detector 26 1-26 3 majority (number of more than one-half), the majority circuit 42 outputs a reverse voltage signal RV which indicates "1". If not, the majority circuit 42 outputs a reverse voltage signal RV indicating "0".

サイリスタ故障検出回路44は、電圧検出器26〜26からそれぞれ出力された順電圧信号FV〜FV及び多数決回路44から出力された逆電圧信号RVを受信する。サイリスタ故障検出回路44は、順電圧信号FV〜FV及び逆電圧信号RVに基づいて、サイリスタバルブ8U、8Xのサイリスタ20〜20、21〜21のそれぞれの故障検出信号NG〜NGを検出する。サイリスタ故障検出回路44は、順電圧信号FV〜FV及び逆電圧信号RVに基づいて、サイリスタバルブ8U、8Xのサイリスタ20、21を駆動するために用いる順電圧集約信号FVをゲート制御回路46に出力する。 The thyristor failure detection circuit 44 receives the forward voltage signals FV 1 to FV N output from the voltage detectors 26 1 to 26 N and the reverse voltage signal RV output from the majority decision circuit 44, respectively. The thyristor failure detection circuit 44 is based on the forward voltage signals FV 1 to FV N and the reverse voltage signal RV, and the failure detection signals NG 1 of the thyristor valves 8U and 8X of the thyristors 20 1 to 20 N and 21 1 to 21 N , respectively. ~ NG N is detected. The thyristor failure detection circuit 44 uses the forward voltage aggregate signal FV used to drive the thyristors 20 and 21 of the thyristor valves 8U and 8X as the gate control circuit 46 based on the forward voltage signals FV 1 to FV N and the reverse voltage signal RV. Output to.

ゲート制御回路46には、サイリスタ20、21を導通させる信号である位相制御オンタイミング信号ON、ゲートパルスGPの出力を抑止するゲートブロックGB、転流する他相の位相制御オンタイミング信号TON、サイリスタ素子故障検出回路22から出力された順電圧集約信号FV、多数決回路42から出力された逆電圧信号RV、及び制御盤14の制御部14bからの高温検知信号HTが入力される。 The gate control circuit 46 includes a phase control on-timing signal ON, which is a signal for conducting the thyristors 20 and 21, a gate block GB that suppresses the output of the gate pulse GP, a phase control on-timing signal TON of another phase that commutates, and a thyristor. The forward voltage aggregation signal FV output from the element failure detection circuit 22, the reverse voltage signal RV output from the majority decision circuit 42, and the high temperature detection signal HT from the control unit 14b of the control panel 14 are input.

ゲート制御回路46は、位相制御オンタイミング信号ON及び順電圧集約信号FVに基づいて、ゲートパルスGPを生成する。ゲート制御回路46は、生成したゲートパルスGPをサイリスタバルブ8Uの各サイリスタ20〜20、21〜21に出力する。これにより、ゲート制御回路46は、各サイリスタ20〜20、21〜21を点弧させる。ゲート制御回路46は、ゲートパルスGPを出力後、サイリスタバルブ8U、8Xの転流失敗を検出すると、転流失敗信号CFDを出力する。ゲート制御回路46は、ゲートブロックGB、転流する他相の位相制御オンタイミング信号TON、及び逆電圧信号RVに基づいて、ゲートパルスGPの出力を停止する。また、ゲート制御回路46は、制御部14bからの高温検知信号HTに応答して、サイリスタバルブ8U、8Xの運転を停止させる、あるいは逆電圧が印加されないようにサイリスタのゲートにゲートパルスを供給し続ける軽負荷運転を行う。 電力変換装置6はサイリスタバルブ8U、8Xを構成するサイリスタ20、21、抵抗24、28等の素子の損失に伴って生じる熱を処理するための冷却装置を備える。サイリスタはヒートシンクによって冷却される。抵抗24、28としては水冷抵抗器が用いられ、抵抗線自身が冷却される。冷却媒体は、空気、水、代替フロン等があり、例えば、水が用いられる。図6は電力変換装置6が備える冷却水の配管系統の一例を示す。図6は、一例として、サイリスタバルブ8Uの冷却水配管系統を示す。サイリスタバルブ8V、8W、8X、8Y、8Zの配管系統も同様な構造である。
ヒートシンク62〜62N+1(任意のヒートシンクは、ヒートシンク62と称する)は、サイリスタ20〜20の両側に配置される。ヒートシンク62〜62N+1の注水口は枝管を介して冷却水入側母管68に接続され、ヒートシンク62〜62N+1の出水口は枝管を介して冷却水出側母管70に接続される。
The gate control circuit 46 generates a gate pulse GP based on the phase control on-timing signal ON and the forward voltage aggregation signal FV. The gate control circuit 46 outputs the generated gate pulse GP to the thyristors 20 1 to 20 N and 21 1 to 21 N of the thyristor valve 8U. As a result, the gate control circuit 46 ignites the thyristors 20 1 to 20 N and 21 1 to 21 N , respectively. When the gate control circuit 46 detects a commutation failure of the thyristor valves 8U and 8X after outputting the gate pulse GP, it outputs a commutation failure signal CFD. The gate control circuit 46 stops the output of the gate pulse GP based on the gate block GB, the phase control on-timing signal TON of the commuting other phase, and the reverse voltage signal RV. Further, the gate control circuit 46 stops the operation of the thyristor valves 8U and 8X in response to the high temperature detection signal HT from the control unit 14b, or supplies a gate pulse to the gate of the thyristor so that a reverse voltage is not applied. Continue light load operation. The power conversion device 6 includes a cooling device for processing heat generated by loss of elements such as thyristors 20, 21, resistors 24, and 28 constituting thyristor valves 8U and 8X. The thyristor is cooled by a heat sink. A water-cooled resistor is used as the resistors 24 and 28, and the resistance wire itself is cooled. The cooling medium includes air, water, CFC substitutes, and the like, and for example, water is used. FIG. 6 shows an example of a cooling water piping system included in the power conversion device 6. FIG. 6 shows the cooling water piping system of the thyristor valve 8U as an example. The piping system of the thyristor valves 8V, 8W, 8X, 8Y and 8Z has the same structure.
Heat sinks 62 1 to 62 N + 1 (any heat sink is referred to as heat sink 62) are arranged on both sides of the thyristors 20 1 to 20 N. The heat sink 62 1 ~62 N + 1 of the water inlet is connected through a branch pipe to the cooling water inlet side header pipe 68, connected to the cooling Mizuide side main pipe 70 heat sink 62 1 ~62 N + 1 of the water outlet via the branch pipe Will be done.

スナバ抵抗28〜28を構成する水冷抵抗器64〜64(任意の水冷抵抗器は、水冷抵抗器64と称する)の注水口は枝管を介して冷却水入側母管68に接続され、水冷抵抗器64〜64の出水口は枝管を介して冷却水出側母管70に接続される。分圧抵抗24〜24を構成する水冷抵抗器66〜66(任意の水冷抵抗器は、水冷抵抗器66と称する)の注水口は枝管を介して冷却水入側母管68に接続され、水冷抵抗器66〜66の出水口は枝管を介して冷却水出側母管70に接続される。このように、ヒートシンク62〜62N+1、水冷抵抗器64〜64、水冷抵抗器66〜66は、冷却水入側母管68と冷却水出側母管70との間に並列に配置される。そのため、冷却水入側母管68に注入された冷却水は、ヒートシンク62〜62N+1、水冷抵抗器64〜64、水冷抵抗器66〜66に対して並列に注入される。ヒートシンク62〜62N+1、水冷抵抗器64〜64、水冷抵抗器66〜66の各々から排出された冷却水は冷却水出側母管70を介して図示しない冷却部に供給される。冷却部で冷却された冷却水は冷却水入側母管68に供給され、冷却水が循環される。 The water injection port of the water-cooled resistors 64 1 to 64 N (any water-cooled resistor is referred to as water-cooled resistor 64) constituting the snubber resistors 28 1 to 28 N is connected to the cooling water inlet side mother pipe 68 via a branch pipe. The outlets of the water cooling resistors 64 1 to 64 N are connected to the cooling water outlet side mother pipe 70 via a branch pipe. The water injection port of the water-cooled resistors 66 1 to 66 N (any water-cooled resistor is referred to as the water-cooled resistor 66) constituting the voltage dividing resistors 24 1 to 24 N is the main pipe 68 on the cooling water inlet side via a branch pipe. The water outlets of the water cooling resistors 66 1 to 66 N are connected to the cooling water outlet side mother pipe 70 via a branch pipe. In this way, the heat sinks 62 1 to 62 N + 1 , the water cooling resistors 64 1 to 64 N , and the water cooling resistors 66 1 to 66 N are arranged in parallel between the cooling water inlet side master pipe 68 and the cooling water outlet side master pipe 70. Placed in. Therefore, the cooling water injected into the cooling water inlet side mother pipe 68 is injected in parallel with the heat sinks 62 1 to 62 N + 1 , the water cooling resistors 64 1 to 64 N , and the water cooling resistors 66 1 to 66 N. Cooling water discharged from each of the heat sinks 62 1 to 62 N + 1 , the water cooling resistors 64 1 to 64 N , and the water cooling resistors 66 1 to 66 N is supplied to a cooling unit (not shown) via the cooling water outlet side mother pipe 70. To. The cooling water cooled by the cooling unit is supplied to the cooling water inlet side mother pipe 68, and the cooling water is circulated.

次に、サイリスタ20や抵抗器64、66の破壊を防ぐために、サイリスタバルブ8Uの運転状況からサイリスタ20の素子接合温度、抵抗器64、66(あるいは抵抗28、24)の抵抗線温度を推定し、モニタする動作を説明する。 Next, in order to prevent the thyristor 20 and the resistors 64 and 66 from being destroyed, the element junction temperature of the thyristor 20 and the resistance wire temperature of the resistors 64 and 66 (or the resistors 28 and 24) are estimated from the operating conditions of the thyristor valve 8U. , The operation to monitor is explained.

(1)サイリスタ20の素子接合温度の計算
計算部14aは、サイリスタ20の素子接合温度Tvjを、センサ群12から取得したデータを基に以下の式で計算する。
vj=(Rthy+Rfin)Pthy+Ttin (1)
ここで、Ttinは各サイリスタに隣接するヒートシンク62〜62N+1の注水口に設置されたセンサにより検出される冷却水の入水温度(℃)である。
(1) Calculation of element junction temperature of thyristor 20
The calculation unit 14a calculates the element junction temperature Tvj of the thyristor 20 by the following formula based on the data acquired from the sensor group 12.
T vj = (R thy + R fin ) P thy + T tin (1)
Here, T tin is the entry temperature (° C.) of the cooling water detected by the sensor installed at the water injection port of the heat sinks 62 1 to 62 N + 1 adjacent to each thyristor.

また、Rthyはサイリスタ20の熱抵抗で、Rfinはヒートシンク62の熱抵抗であり、それぞれ以下の式で表せる。Rtnはサイリスタの熱抵抗であり、Rfnはヒートシンクの熱抵抗であり、τtn、τfnは時定数である。熱抵抗の単位はK/Wである。 Also, thermal resistance of R thy thyristor 20, R fin is the thermal resistance of the heat sink 62, expressed by the following equations, respectively. R nt is the thermal resistance of the thyristor, R fn is the thermal resistance of the heat sink, and τ nt and τ fn are time constants. The unit of thermal resistance is K / W.

Figure 0006803121
Figure 0006803121

しかし、これらの熱抵抗は、用品毎に決定される定数であり、実際には(2)式、(3)式を用いて計算せずに、定数を用いてもよい。 However, these thermal resistances are constants determined for each product, and the constants may be used without actually calculating using the equations (2) and (3).

(1)式のPthyは素子損失である。この素子損失は、サイリスタにおける通電ロスPcnd、ターンオンロスPswon、ターンオフロスPswoffを用いて以下の式で計算される。 Pthy in equation (1) is element loss. This element loss is calculated by the following equation using the energization loss P cnd , the turn-on loss P swon , and the turn-off loss P swof in the thyristor.

thy=Pcnd+Pswon+Pswoff (4)
ここで、Pcnd、Pswon、Pswoffはそれぞれ以下の式で計算される。
P thy = P cnd + P swon + P swof (4)
Here, P cnd , P swon , and P swof are calculated by the following equations, respectively.

cnd=Uto×ITAV+Rto×I2 TRMS (5)
swon= 0.02Pcnd (di/dt ≦ 2 A/μs) (6)
= 0.035Pcnd (di/dt > 2 A/μus)
P cnd = U to x I TAV + R to x I 2 TRMS (5)
P swon = 0.02P cnd (di / dt ≤ 2 A / μs) (6)
= 0.035P cnd (di / dt> 2 A / μus)

Figure 0006803121
Figure 0006803121

(5)式においてUtoはスレッショルド電圧(V)、ITAVは平均電流(A)、Rtoはスロープ抵抗(Ω)、ITRMSは実効値電流(A)である。スレッショルド電圧Uto、スロープ抵抗Rtoは既知であり、平均電流ITAV、実効値電流ITRMSはサイリスタに直列に接続された電流センサにより検出される。(6)式においてdi/dtは素子電流の時間微分である。(7)式においてQrrは逆回復電荷(μQ)、Vはバルブ電圧(V)、αは制御角(°)、fは周波数(Hz)、Nはサイリスタの直列数である。サイリスタの直列数N、逆回復電荷Qrr、制御角α、周波数fは既知であり、バルブ電圧Vは電圧検出器26により検出される。 (5) U to the formula threshold voltage (V), I TAV is the average current (A), R to the slope resistance (Ω), I TRMS is the effective value current (A). Threshold voltage U-to, the slope resistance R-to is known, the average current I TAV, the effective value current I TRMS is detected by a current sensor connected in series to the thyristor. In equation (6), di / dt is the time derivative of the element current. (7) Q rr reverse recovery charge in the formula (μQ), V S is the valve voltage (V), alpha is the control angle (°), f is the frequency (Hz), N is the serial number of the thyristor. Serial number of thyristors N, reverse recovery charge Q rr, the control angle alpha, the frequency f is known and the valve voltage V S is detected by the voltage detector 26.

計算部14aは、(1)式に基づいてサイリスタ20〜20の素子接合温度Tvjを計算する。 Calculation unit 14a calculates the element junction temperature T vj thyristor 20 to 20 N on the basis of the equation (1).

素子損失Pthyは(4)式の代わりに以下の式で求めることもできる。 The element loss Pthy can be calculated by the following equation instead of the equation (4).

thy=(U+R×Ithy)×Ithy (8)
ここで、Ithyはサイリスタに流れる電流(素子電流)(A)、Uは実際の素子損失に合うように選定したスレッショルド電圧(V)であり、Rは実際の素子損失に合うように選定したスロープ抵抗(Ω)である。スレッショルド電圧U、スロープ抵抗Rは(5)式〜(7)式を(4)式に代入して計算した結果と、(8)式の計算結果が一致するように選定された既知の値であり、素子電流Ithyはサイリスタに設置されたセンサにより検出される。
P thy = (U t + R t × I thy) × I thy (8)
Here, I thy is the current flowing through the thyristor (device current) (A), U t is selected the threshold voltage to match the actual element loss (V), R t is to match the actual element Loss The selected slope resistance (Ω). The threshold voltage Ut and the slope resistance Rt are known to be selected so that the calculation results of equations (5) to (7) are substituted into equations (4) and the calculation results of equation (8) match. It is a value, and the element current I thy is detected by a sensor installed in the thyristor.

素子損失Pthyの計算は(8)式を用いれば、(4)〜(7)式を用いる場合よりも計算に必要なデータが少なくて済む。
(2)抵抗器64、66の抵抗線温度の計算
計算部14aは、抵抗器64、66の抵抗線温度Tをセンサ群12から取得したデータを基に以下の式で計算する。 T=R・P+Trin (9)
ここで、Trinは抵抗器64、66の注水口に設置されたセンサにより検出される冷却水の温度である。
If equation (8) is used for the calculation of the element loss Pthy , less data is required for the calculation than when equations (4) to (7) are used.
(2) Calculation of resistance wire temperature of resistors 64 and 66
The calculation unit 14a calculates the resistance line temperature Tr of the resistors 64 and 66 N by the following formula based on the data acquired from the sensor group 12. T r = R r · P r + T rin (9)
Here, Trin is the temperature of the cooling water detected by the sensors installed at the water inlets of the resistors 64 and 66.

は抵抗器64、66の熱抵抗であり、以下の式で表せる。熱抵抗の単位はK/Wである。 R r is the thermal resistance of the resistors 64 and 66 and can be expressed by the following equation. The unit of thermal resistance is K / W.

Figure 0006803121
Figure 0006803121

は抵抗線に発生する損失のことであり、スナバ抵抗器64の温度を計算する場合には、スナバ抵抗の損失(スナバ損失)Psnbを、分圧抵抗器66の温度を計算する場合には、分圧抵抗の損失Pvdを用いる。 P r is that losses resulting resistance line, when calculating the temperature of the snubber resistor 64, the loss of snubber resistor (snubber loss) when the P snb, calculating the temperature of the voltage dividing resistors 66 The voltage dividing resistance loss Pvd is used for this.

しかし、熱抵抗Rも用品毎に決定される定数であり、実際には(10)式を用いて計算せずに、定数が用いられる。 However, the thermal resistance R r is also a constant determined for each product, and the constant is actually used without being calculated using the equation (10).

なお、スナバ損失Psnb、分圧損失Pvdは、それぞれ以下の式で表せる。 The snubber loss P snb and the partial pressure loss P vd can be expressed by the following equations, respectively.

Figure 0006803121
Figure 0006803121

fは周波数、Csnbはスナバ回路のコンデンサの容量、Vはバルブ電圧、Nはスナバ回路の直列数、Rvdは分圧抵抗(Ω)である。周波数f、スナバ回路のコンデンサの容量Csnb、スナバ回路の直列数Nは既知であり、バルブ電圧Vはサイリスタバブルに設置されたセンサにより検出される。 計算部14aは、(9)式に基づいて抵抗器64〜64、66〜66の抵抗線温度Tを計算する。
計算部14aで計算された温度は、制御部14bに供給される。制御部14bは、計算部14aによって計算されたサイリスタ20〜20の素子接合温度、スナバ抵抗28〜28の抵抗線温度、分圧抵抗24〜24の抵抗線温度の少なくともいずれかが閾値を超えた場合、熱の発生が少なくなるようにサイリスタバルブ8Uの動作を制御する。例えば、サイリスタバルブ8Uの運転を停止、あるいは逆電圧が印加されないようにサイリスタ20〜20のゲートにゲートパルスを供給し続ける軽負荷運転を行う。サイリスタの各種特性、例えばタ―ンオフタイムや耐電圧は、そのサイリスタの温度に依存しており、温度が所定値以上となると設計性能を維持できなくなる。サイリスタの発熱量は、その通電電流に依存しており、過負荷等により温度が閾値を越えた場合、通電電流を速かに下げることが必要である。
f is the frequency, the C snb capacitance of the capacitor of the snubber circuit, the V S valve voltage, N is the number of series of snubber circuits, R vd is dividing resistors (Omega). Frequency f, the capacitance of the capacitor of the snubber circuit C snb, serial number N of the snubber circuit is known, the valve voltage V S is detected by a sensor installed in a thyristor bubble. Calculation unit 14a calculates the resistance wire temperature T r of (9) 64 1 ~64 N resistors based on formula, 66 1 -66 N.
The temperature calculated by the calculation unit 14a is supplied to the control unit 14b. The control unit 14b is at least one of the element junction temperature of the thyristor 20 1 to 20 N , the resistance wire temperature of the snubber resistance 28 1 to 28 N , and the resistance wire temperature of the voltage dividing resistance 24 1 to 24 N calculated by the calculation unit 14a. When the temperature exceeds the threshold value, the operation of the thyristor valve 8U is controlled so that the generation of heat is reduced. For example, the operation of the thyristor valve 8U is stopped, or a light load operation is performed in which the gate pulse is continuously supplied to the gates of the thyristors 20 1 to 20 N so that the reverse voltage is not applied. Various characteristics of the thyristor, such as turn-off time and withstand voltage, depend on the temperature of the thyristor, and when the temperature exceeds a predetermined value, the design performance cannot be maintained. The calorific value of the thyristor depends on its energizing current, and when the temperature exceeds the threshold value due to overload or the like, it is necessary to quickly reduce the energizing current.

このように実施形態によれば、サイリスタバルブ8Uの運転中に運転状況を表すデータに基づいて素子接合温度、抵抗線温度を計算し、温度上昇をモニタすることができる。従って、温度が閾値以上になると、運転を制御し、サイリスタ、抵抗器の破損を未然に防ぐことができる。なお、温度の計算は(1)式、(9)式に限らず、他の同様な式を用いてもよい。
[第2実施形態]
第1実施形態は、ヒートシンクと水冷抵抗器が並列に接続される冷却配管を用いた。温度の計算は、冷却配管の経路に応じている。図6とは異なる経路の冷却配管を用いる第2実施形態を説明する。第2実施形態では、図7に示すように、ヒートシンクと水冷抵抗器が直列に接続される。
As described above, according to the embodiment, the element junction temperature and the resistance wire temperature can be calculated based on the data representing the operating state during the operation of the thyristor valve 8U, and the temperature rise can be monitored. Therefore, when the temperature exceeds the threshold value, the operation can be controlled and damage to the thyristor and the resistor can be prevented. The temperature calculation is not limited to the equations (1) and (9), and other similar equations may be used.
[Second Embodiment]
In the first embodiment, a cooling pipe in which a heat sink and a water cooling resistor are connected in parallel was used. The calculation of temperature depends on the path of the cooling pipe. A second embodiment using a cooling pipe having a route different from that of FIG. 6 will be described. In the second embodiment, as shown in FIG. 7, the heat sink and the water cooling resistor are connected in series.

図7は、2つのサイリスタバルブ8U、8Xを冷却する部分の冷却配管を示す。サイリスタバルブ8V、8Yとサイリスタバルブ8W、8Zはサイリスタバルブ8U、8Xと同様であるので、図示は省略する。 FIG. 7 shows a cooling pipe for a portion that cools the two thyristor valves 8U and 8X. Since the thyristor valves 8V and 8Y and the thyristor valves 8W and 8Z are the same as the thyristor valves 8U and 8X, they are not shown.

サイリスタバルブ8Uにおいて、図6の実施形態と同様に、ヒートシンク62〜62N+1がサイリスタ20〜20の両側に配置される。ヒートシンク62〜62N+1の注水口は枝管を介して冷却水入側母管68に接続され、ヒートシンク62〜62N+1の出水口は水冷抵抗器72〜72N+1の注水口に接続される。水冷抵抗器72〜72N+1の出水口は枝管を介して冷却水出側母管70に接続される。水冷抵抗器72は全てが同じ抵抗値ではなく、1つおきに異なる抵抗値を有する。奇数番目の水冷抵抗器72、72、…は独立している2つの抵抗線76、78aを含み、偶数番目の水冷抵抗器72、72、…は1つの抵抗線78bを含む。抵抗線76が分圧抵抗24を構成し、2つの抵抗線78a、78bの直列接続がスナバ抵抗28を構成する。 In the thyristor valve 8U, heat sinks 62 1 to 62 N + 1 are arranged on both sides of the thyristor 20 1 to 20 N , as in the embodiment of FIG. The heat sink 62 1 ~62 N + 1 of the water inlet is connected through a branch pipe to the cooling water inlet side header pipe 68, the heat sink 62 1 ~62 N + 1 of the water outlet is connected to a water cooled resistor 72 1 ~72 N + 1 of the water inlet To. The water outlets of the water cooling resistors 72 1 to 72 N + 1 are connected to the cooling water outlet side mother pipe 70 via a branch pipe. Not all water-cooled resistors 72 have the same resistance value, but every other one has a different resistance value. Odd water cooled resistor 72 1, 72 3, ... includes two resistance wire 76,78a which are independent, even-numbered water cooled resistor 72 2, 72 4, ... contains one resistance wire 78b. The resistance wire 76 constitutes the voltage dividing resistor 24, and the series connection of the two resistance wires 78a and 78b constitutes the snubber resistor 28.

サイリスタバルブ8Xにおいて、図6の実施形態と同様に、ヒートシンク62〜62N+1がサイリスタ20〜20の両側に配置される。ヒートシンク62〜62N+1の注水口は枝管を介して冷却水入側母管68に接続され、ヒートシンク62〜62N+1の出水口は水冷抵抗器72〜72N+1の注水口に接続される。水冷抵抗器72〜72N+1の出水口は枝管を介して冷却水出側母管70に接続される。水冷抵抗器72は全てが同じ抵抗値ではなく、1つおきに異なる抵抗値を有する。偶数番目の水冷抵抗器72、72、…は独立している2つの抵抗線76、78aを含み、奇数番目の水冷抵抗器72、72、…は1つの抵抗線78bを含む。抵抗線76が分圧抵抗24を構成し、2つの抵抗線78a、78bの直列接続がスナバ抵抗28を構成する。冷却経路の数はサイリスの数より1つ多いので、水冷抵抗器がある流路と無い流路とのバランスを取るために、最初と最後の水冷抵抗器72、72N+1のいずれか一方はダミー抵抗線80を含む。このように、ヒートシンク62〜62N+1と水冷抵抗器72〜72N+1の直列接続が、冷却水入側母管68と冷却水出側母管70との間に並列に配置される。 In the thyristor valve 8X, heat sinks 62 1 to 62 N + 1 are arranged on both sides of the thyristor 20 1 to 20 N , as in the embodiment of FIG. The heat sink 62 1 ~62 N + 1 of the water inlet is connected through a branch pipe to the cooling water inlet side header pipe 68, the heat sink 62 1 ~62 N + 1 of the water outlet is connected to a water cooled resistor 72 1 ~72 N + 1 of the water inlet To. The water outlets of the water cooling resistors 72 1 to 72 N + 1 are connected to the cooling water outlet side mother pipe 70 via a branch pipe. Not all water-cooled resistors 72 have the same resistance value, but every other one has a different resistance value. Numbered water cooled resistor 72 2, 72 4, ... includes two resistance wire 76,78a which are independent, odd water cooled resistor 72 3, 72 5, ... contains one resistance wire 78b. The resistance wire 76 constitutes the voltage dividing resistor 24, and the series connection of the two resistance wires 78a and 78b constitutes the snubber resistor 28. Since the number of cooling paths is one more than the number of silis, one of the first and last water-cooled resistors 72 1 and 72 N + 1 should be used to balance the flow path with and without the water-cooled resistor. Includes dummy resistance wire 80. In this way, the series connection of the heat sinks 62 1 to 62 N + 1 and the water cooling resistors 72 1 to 72 N + 1 is arranged in parallel between the cooling water inlet side master pipe 68 and the cooling water outlet side master pipe 70.

図6の場合、冷却水入側母管68から供給された冷却水がヒートシンク62〜62N+1、水冷抵抗器64〜64、66〜66に対して並列に注入されるが、図7の場合は、冷却水入側母管68から供給された冷却水が水冷抵抗器64〜64N+1、66〜66N+1に直に注入されず、ヒートシンク62〜62N+1内で水温が上昇した冷却水が水冷抵抗器64〜64N+1、66〜66N+1に注入される。このため、スナバ抵抗28、分圧抵抗24の抵抗線温度を計算する際は、冷却水の温度の上昇分を考慮する必要がある。 In the case of FIG. 6, the cooling water supplied from the cooling water inlet side mother pipe 68 is injected in parallel to the heat sinks 62 1 to 62 N + 1 , the water cooling resistors 64 1 to 64 N , and 66 1 to 66 N. in the case of FIG. 7, not cooling water supplied from the cooling water inlet side header pipe 68 is directly injected into the water-cooled resistor 64 1 ~64 N + 1, 66 1 ~66 N + 1, the water temperature at the heat sink 62 1 through 62 N + within 1 The increased cooling water is injected into the water cooling resistors 64 1 to 64 N + 1 , 66 1 to 66 N + 1 . Therefore, when calculating the resistance wire temperature of the snubber resistor 28 and the voltage dividing resistor 24, it is necessary to consider the increase in the temperature of the cooling water.

第2実施形態においては、計算部14aは、ヒートシンク62〜62N+1内の水温上昇分ΔTを計算し、その結果を用いて(9)式を補正して抵抗線温度を計算する。 In the second embodiment, the calculation unit 14a calculates the water temperature increase ΔT in the heat sinks 62 1 to 62 N + 1 , and corrects the equation (9) using the result to calculate the resistance wire temperature.

冷却水の温度の上昇分ΔTは以下の式で計算される。 The amount of increase in the temperature of the cooling water ΔT is calculated by the following formula.

ΔT=P/(ρ×c×Q) (13)
Pは発熱量、Qは冷却水の流量(L/min)、ρは冷却水の密度(kg/m)、cは冷却水の比熱(kJ/(kg・K))である。発熱量は素子損失Pthyが用いられる。冷却水の流量Qはセンサ群12により検出され、冷却水の密度ρ、冷却水の比熱cは、既知である。
ΔT = P / (ρ × c × Q) (13)
P is the calorific value, Q is the flow rate of the cooling water (L / min), ρ is the density of the cooling water (kg / m), and c is the specific heat of the cooling water (kJ / (kg · K)). The element loss Pthy is used as the calorific value. The flow rate Q of the cooling water is detected by the sensor group 12, and the density ρ of the cooling water and the specific heat c of the cooling water are known.

計算部14aは、(9)式の入水温度TrinをTrin+ΔTと置き換えて、スナバ抵抗28、分圧抵抗24の抵抗線温度を計算する。なお、計算部14aは、サイリスタ20、21の素子接合温度を図6の場合と同様に(1)式により計算する。
図7では、ヒートシンクと水冷抵抗器とを直列に接続する際、ヒートシンクを冷却水入側母管68に接続し、ヒートシンクを介した冷却水を水冷抵抗器に注入したが、ヒートシンクと水冷抵抗器の接続を逆にしてもよい。すなわち、水冷抵抗器を冷却水入側母管68に接続し、水冷抵抗器を介した冷却水をヒートシンクに注入してもよい。
The calculation unit 14a replaces the water entry temperature Trin in the equation (9) with Trin + ΔT, and calculates the resistance line temperature of the snubber resistor 28 and the voltage dividing resistor 24. The calculation unit 14a calculates the element junction temperature of the thyristors 20 and 21 by the equation (1) as in the case of FIG.
In FIG. 7, when the heat sink and the water-cooled resistor are connected in series, the heat sink is connected to the cooling water inlet side mother pipe 68, and the cooling water via the heat sink is injected into the water-cooled resistor. The connection may be reversed. That is, the water cooling resistor may be connected to the cooling water inlet side mother pipe 68, and the cooling water via the water cooling resistor may be injected into the heat sink.

この場合、計算部14aは、発熱量としては抵抗線に発生する損失Pを用いて(13)式により冷却水の温度上昇分ΔTを計算し、(1)式の入水温度TtinをTtin+ΔTと置き換えて、サイリスタ20の素子結合温度を計算する。なお、計算部14aは、スナバ抵抗28、分圧抵抗24の抵抗線温度を図6の場合と同様に(9)式により計算する。 第2実施形態は1つのヒートシンクと1つの水冷抵抗器からなる直列接続が並列に接続される冷却配管の例を示したが、配管の例は任意である。例えば、冷却水入側母管68からヒートシンク、ヒートシンク、水冷抵抗器、水冷抵抗器が直列に接続されてもよい。いずれの場合も、(13)式の温度上昇を計算し、それに基づいて(1)式または(9)式の入水温度を補正すれば、素子接合温度、抵抗線温度を計算することができる。
これにより、図7のように、冷却水がヒートシンクと水冷抵抗器に一斉に注入されず、ヒートシンクあるいは水冷抵抗器により冷却水の温度が上昇した場合でも、(1)式、(9)式により、素子接合温度あるいは抵抗線温度を正しく計算することができる。 上述した実施形態によれば、(1)式、(9)式を用いた計算をすることで、サイリスタの素子接合温度、及び抵抗の抵抗線温度を推定できる。また、サイリスタの素子接合温度、抵抗線温度を監視し、サイリスタバルブの運転制御を行うことで、サイリスタ、抵抗の破損を未然に防ぐことができる。また、ヒートシンクと水冷抵抗器が直列に接続している冷却配管構成であっても、冷却水の温度の上昇分を(13)式で計算し、その結果を用いることでサイリスタの素子接合温度、及び抵抗線の温度を計算することができる。
In this case, calculation unit 14a, as the heating value by using the loss P r generated in the resistance wire (13) the temperature rise ΔT of the cooling water calculated by formula, the incoming water temperature T tin of (1) T The element coupling temperature of the thyristor 20 is calculated by substituting tin + ΔT. The calculation unit 14a calculates the resistance line temperature of the snubber resistor 28 and the voltage dividing resistor 24 by the equation (9) as in the case of FIG. The second embodiment shows an example of a cooling pipe in which a series connection consisting of one heat sink and one water cooling resistor is connected in parallel, but the example of the pipe is arbitrary. For example, a heat sink, a heat sink, a water-cooled resistor, and a water-cooled resistor may be connected in series from the cooling water inlet side mother pipe 68. In either case, the element junction temperature and the resistance wire temperature can be calculated by calculating the temperature rise in Eq. (13) and correcting the water entry temperature in Eq. (1) or (9) based on the calculation.
As a result, as shown in FIG. 7, even if the cooling water is not injected into the heat sink and the water cooling resistor all at once and the temperature of the cooling water rises due to the heat sink or the water cooling resistor, the equations (1) and (9) are used. , The element junction temperature or the resistance wire temperature can be calculated correctly. According to the above-described embodiment, the element junction temperature of the thyristor and the resistance wire temperature of the resistor can be estimated by performing the calculation using the equations (1) and (9). Further, by monitoring the element junction temperature and the resistance wire temperature of the thyristor and controlling the operation of the thyristor valve, damage to the thyristor and the resistor can be prevented. Further, even in a cooling pipe configuration in which a heat sink and a water-cooled resistor are connected in series, the amount of increase in the temperature of the cooling water is calculated by Eq. (13), and the result is used to determine the element junction temperature of the thyristor. And the temperature of the resistance wire can be calculated.

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することを意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although some embodiments of the present invention have been described, these embodiments are presented as examples and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other embodiments, and various omissions, replacements, and changes can be made without departing from the gist of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are also included in the scope of the invention described in the claims and the equivalent scope thereof.

6…電力変換装置、8…無効電力補償装置、10…ゲート制御装置、12…センサ群、14…制御盤、20、21…サイリスタ、22…スナバ回路、24…分圧抵抗、26…電圧検出器、28…スナバ抵抗、30…コンデンサ、62…ヒートシンク、64,66,72…水冷抵抗器。 6 ... power converter, 8 ... reactive power compensator, 10 ... gate control device, 12 ... sensor group, 14 ... control panel, 20, 21 ... thyristor, 22 ... snubber circuit, 24 ... voltage dividing resistor, 26 ... voltage detection Vessel, 28 ... snubber resistor, 30 ... capacitor, 62 ... heat sink, 64, 66, 72 ... water-cooled resistor.

Claims (4)

複数のサイリスタバルブを具備する無効電力補償装置と、
前記無効電力補償装置の動作状態を示す状態データを検出するセンサ手段と、
前記センサ手段の出力に基づいて温度を計算し、計算した温度に応じて前記無効電力補償装置を制御する制御手段と、を具備する電力変換装置であって、
前記サイリスタバルブは、
直列に接続される複数のサイリスタと、
前記複数のサイリスタにそれぞれ並列に接続される複数のスナバ抵抗と、
前記複数のサイリスタにそれぞれ並列に接続される複数の分圧抵抗と、を具備し、
前記制御手段は、前記複数のサイリスタの素子接合温度と、前記複数のスナバ抵抗の抵抗線温度と、前記複数の分圧抵抗の抵抗線温度とを計算し、
前記複数のサイリスタを冷却する複数のヒートシンクと、
前記複数のスナバ抵抗と前記複数の分圧抵抗を構成する複数の水冷抵抗器と、をさらに具備し、
前記制御手段は、
前記複数のサイリスタの熱抵抗と、前記複数のヒートシンクの熱抵抗と、前記複数のサイリスタの素子損失と、前記複数のヒートシンクに注入される冷却水の入水温度とに基づいて、前記複数のサイリスタの素子接合温度を計算し、
前記複数のスナバ抵抗の熱抵抗と、前記複数のスナバ抵抗に生じる損失と、前記複数のスナバ抵抗を構成する複数の水冷抵抗器に注入される冷却水の入水温度とに基づいて、前記複数のスナバ抵抗の抵抗線温度を計算し、
前記複数の分圧抵抗の熱抵抗と、前記複数の分圧抵抗に生じる損失と、前記複数の分圧抵抗を構成する複数の水冷抵抗器に注入される冷却水の入水温度とに基づいて、前記複数の分圧抵抗の抵抗線温度を計算し、
前記複数のスナバ抵抗の各々は第1抵抗と第2抵抗に分割され、
前記複数の水冷抵抗器は、前記複数の分圧抵抗と前記複数のスナバ抵抗の第1抵抗を構成する複数の第1水冷抵抗器と、前記複数のスナバ抵抗の第2抵抗を構成する複数の第2水冷抵抗器と、を具備し、
前記複数のサイリスタバルブの各々は、前記複数の第1水冷抵抗器と、前記複数の第2水冷抵抗器と、前記複数のヒートシンクと、を具備し、
前記複数のヒートシンクは、前記複数の第1水冷抵抗器または前記複数の第2水冷抵抗器と直列に接続され、
前記複数のヒートシンクと前記複数の第1水冷抵抗器、または前記複数の第2水冷抵抗器との直列回路は、冷却水の入側端部と冷却水の出側端部との間に並列に配置される電力変換装置。
Reactive power compensator with multiple thyristor valves,
Sensor means for detecting state data indicating the operating state of the reactive power compensator, and
A power conversion device comprising: a control means that calculates a temperature based on the output of the sensor means and controls the reactive power compensator according to the calculated temperature.
The thyristor valve is
With multiple thyristors connected in series,
A plurality of snubber resistors connected in parallel to each of the plurality of thyristors,
It is provided with a plurality of voltage dividing resistors connected in parallel to each of the plurality of thyristors.
The control means calculates the element junction temperature of the plurality of thyristors, the resistance wire temperature of the plurality of snubber resistors, and the resistance wire temperature of the plurality of voltage dividing resistors .
A plurality of heat sinks for cooling the plurality of thyristors,
A plurality of snubber resistors and a plurality of water-cooled resistors constituting the plurality of voltage dividing resistors are further provided.
The control means
Based on the thermal resistance of the plurality of thyristors, the thermal resistance of the plurality of heat sinks, the element loss of the plurality of thyristors, and the inlet temperature of the cooling water injected into the plurality of heat sinks, the plurality of thyristors of the plurality of thyristors. Calculate the element junction temperature and
Based on the thermal resistance of the plurality of snubber resistors, the loss caused by the plurality of snubber resistors, and the inlet temperature of the cooling water injected into the plurality of water cooling resistors constituting the plurality of snubber resistors, the plurality of snubber resistors. Calculate the resistance wire temperature of the snubber resistor,
Based on the thermal resistance of the plurality of voltage dividing resistors, the loss caused by the plurality of voltage dividing resistors, and the inlet temperature of the cooling water injected into the plurality of water cooling resistors constituting the plurality of voltage dividing resistors. Calculate the resistance wire temperature of the plurality of voltage dividing resistors,
Each of the plurality of snubber resistors is divided into a first resistor and a second resistor.
The plurality of water-cooled resistors include a plurality of first water-cooled resistors constituting the plurality of voltage dividing resistors and the first resistance of the plurality of snubber resistors, and a plurality of plurality of second resistors of the plurality of snubber resistors. Equipped with a second water-cooled resistor,
Each of the plurality of thyristor valves includes the plurality of first water-cooled resistors, the plurality of second water-cooled resistors, and the plurality of heat sinks.
The plurality of heat sinks are connected in series with the plurality of first water cooling resistors or the plurality of second water cooling resistors.
A series circuit of the plurality of heat sinks and the plurality of first water-cooled resistors or the plurality of second water-cooled resistors is arranged in parallel between the inlet side end portion of the cooling water and the outlet side end portion of the cooling water. Power converter to be placed .
前記複数のヒートシンクから排出された冷却水は、前記複数の第1水冷抵抗器または前記複数の第2水冷抵抗器に注入される請求項1記載の電力変換装置。 The power conversion device according to claim 1 , wherein the cooling water discharged from the plurality of heat sinks is injected into the plurality of first water cooling resistors or the plurality of second water cooling resistors. 前記複数の第1水冷抵抗器または前記複数の第2水冷抵抗器から排出された冷却水は前記複数のヒートシンクに注入される請求項1記載の電力変換装置。 The power conversion device according to claim 1 , wherein the cooling water discharged from the plurality of first water cooling resistors or the plurality of second water cooling resistors is injected into the plurality of heat sinks. 前記制御手段は、前記複数のサイリスタの素子接合温度と、前記複数のスナバ抵抗の抵抗線温度と、前記複数の分圧抵抗の抵抗線温度の少なくとも1つが閾値以上の場合、前記無効電力補償装置を停止、あるいは低負荷運転する請求項1〜3のいずれか1つに記載の電力変換装置。 The control means is a reactive power compensator when at least one of the element junction temperature of the plurality of thyristors, the resistance wire temperature of the plurality of snubber resistors, and the resistance wire temperature of the plurality of voltage dividing resistors is equal to or higher than a threshold value. The power conversion device according to any one of claims 1 to 3, wherein the power conversion device is stopped or operated with a low load.
JP2017138301A 2017-07-14 2017-07-14 Power converter Active JP6803121B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017138301A JP6803121B2 (en) 2017-07-14 2017-07-14 Power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017138301A JP6803121B2 (en) 2017-07-14 2017-07-14 Power converter

Publications (2)

Publication Number Publication Date
JP2019022309A JP2019022309A (en) 2019-02-07
JP6803121B2 true JP6803121B2 (en) 2020-12-23

Family

ID=65353258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017138301A Active JP6803121B2 (en) 2017-07-14 2017-07-14 Power converter

Country Status (1)

Country Link
JP (1) JP6803121B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12419012B2 (en) 2019-10-09 2025-09-16 Tmeic Corporation Power conversion apparatus
JP7399063B2 (en) * 2020-11-05 2023-12-15 東芝三菱電機産業システム株式会社 power converter

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6055289U (en) * 1983-09-20 1985-04-18 株式会社東芝 power converter
JPH0389843A (en) * 1989-08-31 1991-04-15 Tokyo Electric Power Co Inc:The Converter
JPH05130728A (en) * 1991-11-01 1993-05-25 Toshiba Corp Power converter protection device
JPH06335252A (en) * 1993-05-19 1994-12-02 Hitachi Ltd Control method and device for self-exciting converter for electric power
JPH09131061A (en) * 1995-11-02 1997-05-16 Toshiba Corp Water-cooled semiconductor converter
JPH10295071A (en) * 1997-04-17 1998-11-04 Mitsubishi Electric Corp Water-cooled high-voltage semiconductor device
JPH10337029A (en) * 1997-05-27 1998-12-18 Toshiba Corp Thyristor converter
SE511858C2 (en) * 1998-04-28 1999-12-06 Abb Ab Method and apparatus for functional control of a freely selectable semiconductor position in an electric semiconductor valve
JP5520652B2 (en) * 2010-03-26 2014-06-11 東芝三菱電機産業システム株式会社 Fault detection circuit for thyristor series circuit

Also Published As

Publication number Publication date
JP2019022309A (en) 2019-02-07

Similar Documents

Publication Publication Date Title
US10338128B2 (en) Life estimation circuit and semiconductor device made using the same
JP5574845B2 (en) Power converter
CN100589315C (en) Motor Control with Overheat Detection
CN110058139B (en) Temperature sensing and fault detection for parallel double-sided cooling power modules
CN107148738B (en) power conversion device
CA3025638C (en) Temperature abnormality detection method for power conversion apparatus and temperature abnormality detection device for power conversion apparatus
US10379070B2 (en) Power module
KR101961575B1 (en) Motor drive device and air conditioner
CN104113258A (en) Motor drive device having function of detecting abnormality of DC link unit
CN104753383A (en) Switching control device
CA2918912A1 (en) Direct current power system
JP6803121B2 (en) Power converter
JP2017184298A (en) Power converter
CN108781035A (en) Error protection for voltage source converter
JP6164995B2 (en) Heating element lifetime estimation device and module
JP6576846B2 (en) Power converter
JP2009011117A (en) Power conversion device
JP6180576B1 (en) DC-DC voltage converter
JP2008131722A (en) Power element overheating protection device
JP6029796B1 (en) Power converter
JP6637812B2 (en) Semiconductor device
JP6419266B2 (en) System and method for power inverter with controllable clamp
WO2013014798A1 (en) Motor control device
Muehlfeld et al. Automotive Traction Inverter for Highest Power Density
JP5220682B2 (en) Overheat protection device for power converter

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180308

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180327

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201127

R150 Certificate of patent or registration of utility model

Ref document number: 6803121

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250