JP6806112B2 - Semiconductor package and its manufacturing method - Google Patents
Semiconductor package and its manufacturing method Download PDFInfo
- Publication number
- JP6806112B2 JP6806112B2 JP2018100522A JP2018100522A JP6806112B2 JP 6806112 B2 JP6806112 B2 JP 6806112B2 JP 2018100522 A JP2018100522 A JP 2018100522A JP 2018100522 A JP2018100522 A JP 2018100522A JP 6806112 B2 JP6806112 B2 JP 6806112B2
- Authority
- JP
- Japan
- Prior art keywords
- nanofiller
- sealing
- semiconductor package
- substrate
- collecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/011—Apparatus therefor
- H10W72/0113—Apparatus for manufacturing die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Compositions Of Macromolecular Compounds (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本開示は、半導体パッケージおよびその製造方法に関する。 The present disclosure relates to a semiconductor package and a method for manufacturing the same.
従来から半導体素子の実装体、特にフリップチップ実装体の封止に用いる封止用液状樹脂組成物に関する発明が知られている(下記特許文献1を参照)。特許文献1に記載された発明は、ブリードを抑制し、かつポットライフおよび流動性がよい封止用液状樹脂組成物を提供することを目的としている(同文献、第0008段落等を参照)。 Conventionally, inventions relating to a sealing liquid resin composition used for sealing a semiconductor element mounting body, particularly a flip chip mounting body, have been known (see Patent Document 1 below). An object of the invention described in Patent Document 1 is to provide a liquid resin composition for sealing which suppresses bleeding and has good pot life and fluidity (see the same document, paragraph 0008, etc.).
この目的を達成するために、特許文献1は、(A)エポキシ樹脂、(B)硬化剤、(C)無機充填剤、および(D)シリコーン系共重合体を含む組成物であって、成分(D)がアルキルプロペン酸エステルとアルキルプロペン酸ポリシロキサンエステルの共重合体であることを特徴とする封止用液状樹脂組成物を開示している(同文献、請求項1等を参照)。 In order to achieve this object, Patent Document 1 is a composition containing (A) an epoxy resin, (B) a curing agent, (C) an inorganic filler, and (D) a silicone-based copolymer, which is a component. Disclosed is a liquid resin composition for encapsulation, wherein (D) is a copolymer of an alkylpropenoic acid ester and an alkylpropenic acid polysiloxane ester (see the same document, claim 1 and the like).
また、特許文献1は、前記した成分(C)が、平均粒径10〜750nmのナノシリカ粒子を含むこと(同文献、請求項6等を参照)、前記した成分(A)100質量部に対して、成分(C)を200〜350質量部含むこと(同文献、請求項7等を参照)などを開示している。 Further, in Patent Document 1, the above-mentioned component (C) contains nanosilica particles having an average particle size of 10 to 750 nm (see the same document, claim 6 and the like), and the above-mentioned component (A) is 100 parts by mass. It discloses that the component (C) is contained in an amount of 200 to 350 parts by mass (see the same document, claim 7 and the like).
この封止用液状樹脂組成物は、ブリードを抑制し、かつポットライフおよび流動性がよいので、半導体素子用の封止材として、特に、フリップチップ実装体の封止材として適していることが、特許文献1に記載されている(同文献、第0065段落を参照)。 Since this liquid resin composition for encapsulation suppresses bleeding and has good pot life and fluidity, it is suitable as an encapsulant for semiconductor devices, particularly as an encapsulant for a flip chip mount. , Patent Document 1 (see paragraph 0065 of the same document).
電子機器の小型化、軽量化、高性能化への要求から、たとえば基板に半導体素子を搭載した半導体パッケージにおいて、半導体素子のさらなる高集積化および高密度化が求められている。その要求を満たすために、上記従来の樹脂組成物を封止材として用いることが考えられる。しかしながら、上記従来の樹脂組成物は、ブリードを抑制するために、シリコーン系共重合体が特定の上記成分(D)に限定されるという課題がある。 Due to the demand for miniaturization, weight reduction, and high performance of electronic devices, for example, in a semiconductor package in which a semiconductor element is mounted on a substrate, further high integration and high density of the semiconductor element are required. In order to satisfy the requirement, it is conceivable to use the above-mentioned conventional resin composition as a sealing material. However, the conventional resin composition has a problem that the silicone-based copolymer is limited to the specific component (D) in order to suppress bleeding.
本開示は、封止材に含まれる無機充填材の作用によってブリードを抑制することが可能な半導体パッケージおよびその製造方法を提供する。 The present disclosure provides a semiconductor package capable of suppressing bleeding by the action of an inorganic filler contained in the encapsulant, and a method for producing the same.
本開示の一態様は、基板と、該基板に実装された半導体素子と、該半導体素子と前記基板との間を封止する封止部と、を備えた半導体パッケージであって、前記封止部は、粒径が100nm以下の無機材料粒子であるナノフィラーを含み、前記封止部の外縁部に、前記ナノフィラーを集結させたナノフィラー集結部を有することを特徴とする半導体パッケージである。 One aspect of the present disclosure is a semiconductor package including a substrate, a semiconductor element mounted on the substrate, and a sealing portion for sealing between the semiconductor element and the substrate, and the sealing. The portion is a semiconductor package containing a nanofiller which is an inorganic material particle having a particle size of 100 nm or less, and having a nanofiller collecting portion in which the nanofiller is gathered at an outer edge portion of the sealing portion. ..
また、本開示の一態様は、基板に半導体素子を実装する実装工程と、前記基板と前記半導体素子との間を封止部によって封止する封止工程と、を備えた半導体パッケージの製造方法であって、前記封止工程は、前記封止部によって封止される領域の周縁部に粒径が100nm以下の無機材料粒子であるナノフィラーを集結させるナノフィラー集結工程を含むことを特徴とする半導体パッケージの製造方法である。 Further, one aspect of the present disclosure is a method for manufacturing a semiconductor package, comprising a mounting step of mounting a semiconductor element on a substrate and a sealing step of sealing between the substrate and the semiconductor element by a sealing portion. The sealing step is characterized by including a nanofiller collecting step of collecting nanofillers which are inorganic material particles having a particle size of 100 nm or less on the peripheral edge of a region sealed by the sealing portion. This is a method for manufacturing a semiconductor package.
本開示の上記態様によれば、封止部に含まれる無機充填材の作用によってブリードを抑制することが可能な半導体パッケージおよびその製造方法を提供することができる。 According to the above aspect of the present disclosure, it is possible to provide a semiconductor package capable of suppressing bleeding by the action of an inorganic filler contained in the sealing portion and a method for producing the same.
以下、図面を参照して、本開示の半導体パッケージおよびその製造方法の実施形態を説明する。なお、各図に示す各部の寸法の比率は、図面ごとに異なる場合がある。 Hereinafter, embodiments of the semiconductor package and its manufacturing method of the present disclosure will be described with reference to the drawings. The ratio of the dimensions of each part shown in each drawing may differ from drawing to drawing.
[実施形態1]
図1は、本開示の実施形態1に係る半導体パッケージ100の模式的な断面図である。図2は、図1に示す半導体パッケージ100の封止部30の外縁部31の拡大断面図である。以下では、まず、本実施形態の半導体パッケージ100の構成について説明し、次に半導体パッケージ100の製造方法について説明する。
[Embodiment 1]
FIG. 1 is a schematic cross-sectional view of the
本実施形態の半導体パッケージ100は、たとえば、高度情報化社会において不可欠な電子機器を構成するための電子部品であり、次の構成を備えることを主な特徴としている。半導体パッケージ100は、基板10と、その基板10に実装された半導体素子20と、その半導体素子20と基板10との間を封止する封止部30と、を備えている。封止部30は、粒径が100nm以下の無機材料粒子であるナノフィラー40を含み、外縁部31にナノフィラー40を集結させたナノフィラー集結部32を有している。
The
基板10は、たとえば、プリント基板などの配線基板である。また、基板10は、たとえば、銅、アルミナ、タングステン、モリブデンなどによって構成された複数の内層導体を備える多層回路基板である。基板10の半導体素子20に対向する表面11は、たとえば、ガラス系材料、シリコン窒化膜などの保護層、またはポリイミド系樹脂などの樹脂層によって構成されている。また、基板10の表面11の一部に電極12が露出している。
The
半導体素子20は、たとえば半導体チップであり、複数の端子21と、その端子21に接合されたバンプ22と、を備えている。半導体素子20の基板10に対向する面は、たとえばシリコン窒化膜、酸化膜などの保護層やポリイミド系樹脂などからなる樹脂層によって被覆されている。半導体素子20は、端子21がバンプ22を介して基板10の電極12に接合されることで、基板10に実装されている。すなわち、半導体素子20は、たとえば、フリップチップボンディングによって基板10に実装されている。
The
封止部30は、たとえば、流動性を有する封止材30P(図6参照)であるアンダーフィルを毛細管現象によって基板10と半導体素子20との間に充填するCUF(capillary underfill)工法によって形成され、基板10と半導体素子20との間の隙間を封止している。封止部30は、図2に示すように、粒径が100nm以下の無機材料粒子であるナノフィラー40を含んでいる。また、封止部30は、たとえば、粒径が0.3μm以上かつ10μm以下の無機材料粒子であるマイクロフィラー50を含んでいてもよい。ナノフィラー40およびマイクロフィラー50は、たとえば酸化ケイ素の球状粒子である。
The sealing
ナノフィラー40およびマイクロフィラー50は、封止部30の熱膨張および熱収縮の抑制、封止部30を形成するための封止材30P(図6参照)の粘性の調整、流動性の向上、およびボイドの抑制などを目的として、適切な割合で封止部30に含まれる。ナノフィラー40およびマイクロフィラー50の粒径の測定方法は、特に限定されない。たとえば、電子顕微鏡の画像に基づいて平均粒径を求めたり、動的光散乱法やレーザー回折法などの光学的な方法によって粒度分布を測定したりすることができる。
The
半導体パッケージ100は、前述のように、封止部30の外縁部31に、ナノフィラー40を集結させたナノフィラー集結部32を有することを特徴としている。すなわち、ナノフィラー集結部32におけるナノフィラー40の数密度は、ナノフィラー集結部32を除く封止部30におけるナノフィラー40の数密度よりも高い。換言すると、ナノフィラー集結部32の単位体積あたりに含まれるナノフィラー40の数は、ナノフィラー集結部32を除く封止部30の単位体積あたりに含まれるナノフィラー40の数よりも多い。
As described above, the
また、ナノフィラー集結部32の単位体積あたりに含まれるナノフィラー40の表面積の総和は、ナノフィラー集結部32を除く封止部30の単位体積あたりに含まれるナノフィラー40の表面積の総和よりも大きいことが好ましい。なお、単位体積あたりに含まれるナノフィラー40の表面積の総和は、たとえば次の手順によって求めることができる。
Further, the total surface area of the
まず、ナノフィラー40の粒子形状を球形と仮定し、ナノフィラー40の平均粒径から一つの粒子の表面積と体積を求める。次に、単位体積あたりに含まれるナノフィラー40の質量と、ナノフィラー40を構成する材料の密度と、ナノフィラー40の一つの粒子の体積に基づいて、単位体積あたりに含まれるナノフィラー40の粒子の個数を求める。そして、求めたナノフィラー40の粒子の個数と、一つの粒子の表面積とに基づいて、単位体積あたりに含まれるナノフィラー40の表面積の総和を求める。
First, assuming that the particle shape of the
また、ナノフィラー集結部32の単位体積あたりに含まれるナノフィラー40の体積の総和は、ナノフィラー集結部32を除く封止部30の単位体積あたりに含まれるナノフィラー40の体積の総和よりも大きいことが好ましい。なお、単位体積あたりに含まれるナノフィラー40の体積の総和は、前述のように、ナノフィラー40の一つの粒子の体積と、単位体積あたりに含まれるナノフィラー40の粒子の個数とに基づいて求めることができる。
Further, the total volume of the
なお、ナノフィラー集結部32に含まれるナノフィラー40と、ナノフィラー集結部32を除く封止部30に含まれるナノフィラー40は、同一の材質、粒径分布、および平均粒径であってもよく、異なる材質、粒径分布、および平均粒径であってもよい。
Even if the
図2に示す例において、ナノフィラー集結部32に含まれるナノフィラー40と、ナノフィラー集結部32を除く封止部30に含まれるナノフィラー40は、同一の材質、粒径分布、および平均粒径であるとする。この場合、ナノフィラー集結部32の単位重量あたりに含まれるナノフィラー40の重量百分率は、ナノフィラー集結部32を除く封止部30の単位重量あたりに含まれるナノフィラー40の重量百分率よりも大きいことが好ましい。
In the example shown in FIG. 2, the
より具体的には、ナノフィラー集結部32の単位重量あたりに含まれるナノフィラー40の重量百分率は、ナノフィラー集結部32を除く封止部30の単位重量あたりに含まれるナノフィラー40の重量百分率よりも、0.5%以上大きいことが望ましい。たとえば、平均粒径が50nm程度の比較的に粒径の大きいナノフィラー40を用いる場合には、粒径がより小さい場合と比較してナノフィラー40の量を多くすることができ、重量百分率の差を容易に生じさせることができる。この重量百分率の差は、たとえば5%以上であることがより望ましい。
More specifically, the weight percentage of the
なお、粒径の大きいナノフィラー40を用いる場合と比較して、粒径の小さいナノフィラー40を用いる場合では、単位質量あたりの表面積である表面積の総和の増加量が大きい。したがって、たとえば、平均粒径が50nmよりも小さい比較的に粒径の小さいナノフィラー40を用いることが好ましい。
Compared with the case of using the
また、本実施形態の半導体パッケージ100において、ナノフィラー集結部32は、半導体素子20の外縁23よりも外側に設けられている。より詳細には、ナノフィラー集結部32の内縁32aすなわち半導体素子20側の端縁は、半導体素子20の外縁23よりも外側に位置している。換言すると、基板10の表面11に平行で半導体素子20の外縁23に垂直な方向において、半導体素子20とナノフィラー集結部32との間に、間隙が設けられている。
Further, in the
なお、半導体パッケージ100は、図1および図2に示す構成に限定されない。たとえば、ナノフィラー集結部32の内縁32aは、基板10の表面11に垂直な方向において、半導体素子20の外縁23と重なる位置に配置されていてもよい。また、ナノフィラー集結部32の一部が、基板10と半導体素子20との間に入り込んでいてもよい。
The
また、本実施形態の半導体パッケージ100において、ナノフィラー集結部32は、基板10の表面11に設けられている。さらに、本実施形態の半導体パッケージ100において、ナノフィラー集結部32は、図1および図2に示すように、半導体素子20の外縁23および基板10の表面11に直交する断面において、基板10の表面11に垂直な方向に高さを有する凸形状に設けられている。
Further, in the
より具体的には、半導体素子20の外縁23および基板10の表面11に直交する断面において、ナノフィラー集結部32は、周縁部よりも中央部の高さが高い半円形、半楕円形、山型、台形、または三角形の断面形状を有している。なお、ナノフィラー集結部32は、半導体素子20の外縁23の全周にわたって連続する枠状に設けられていてもよく、複数のナノフィラー集結部32が半導体素子20の外縁23に沿う周方向に間隔をあけて設けられていてもよい。いずれの場合も、ナノフィラー集結部32は、半導体素子20の外縁23を取り囲むように形成することができる。
More specifically, in the cross section orthogonal to the
なお、基板10の表面11に垂直な方向において、ナノフィラー集結部32の高さは、たとえば、半導体素子20の上面すなわち基板10と反対側の端面の高さ以下であることが望ましい。また、同方向において、ナノフィラー集結部32の高さは、たとえば、半導体素子20の下面すなわち基板10に対向する端面の高さよりも低くされている。また、半導体素子20とナノフィラー集結部32との間には、たとえば、封止部30の形成時に流動性を有する封止材30P(図6参照)を通過させるための間隙が形成されている。
In the direction perpendicular to the
以下、本実施形態の半導体パッケージの製造方法を説明しつつ、本実施形態の半導体パッケージ100の各部の作用について説明する。図3は、本実施形態の半導体パッケージの製造方法M100の各工程を示すフロー図である。図4は、図3に示す封止工程S20の各工程の一例を示すフロー図である。
Hereinafter, the operation of each part of the
本実施形態の半導体パッケージの製造方法M100は、基板10に半導体素子20を実装する実装工程S10と、基板10と半導体素子20との間を封止部30によって封止する封止工程S20とを備え、封止工程S20がナノフィラー集結工程S21を含むことを特徴とする。このナノフィラー集結工程S21は、封止部30によって封止される領域の周縁部に粒径が100nm以下の無機材料粒子であるナノフィラー40を集結させる工程である。以下、半導体パッケージの製造方法M100の各工程を詳細に説明する。
The semiconductor package manufacturing method M100 of the present embodiment includes a mounting step S10 for mounting the
実装工程S10は、基板10に半導体素子20を実装する工程である。より具体的には、基板10の電極12に半導体素子20の端子21を電気的に接続する。たとえば、前述のように、半導体素子20の端子21に接続されたバンプ22を基板10の電極12上に配置し、加熱して溶融させた後に冷却して凝固させることで、基板10の電極12と半導体素子20の端子21とがバンプ22を介して電気的に接続される。なお、基板10の電極12にバンプを設けてもよい。
The mounting step S10 is a step of mounting the
実装工程S10は、基板10に半導体素子20を接合する接合工程の後に、基板10の表面11および半導体素子20の基板10に対向する端面の洗浄を行う洗浄工程を有してもよい。洗浄工程は、たとえば、接合工程の後に、基板10の表面11および半導体素子20の基板10に対向する端面に残存するフラックスの残渣を除去することを目的として行われる。洗浄工程は、たとえば、プラズマ洗浄によって行うことができる。なお、フラックスの残渣の洗浄が不要である場合や、フラックスの残渣が発生しない場合には、洗浄工程を省略することが可能である。なお、実装工程S10と封止工程S20は、並行して行うことも可能である。
The mounting step S10 may include a cleaning step of cleaning the
封止工程S20は、前述のナノフィラー集結工程S21に加えて、たとえば、充填工程S22と、硬化工程S23とを有している。以下、封止工程S20の各工程を説明する。 The sealing step S20 includes, for example, a filling step S22 and a curing step S23 in addition to the nanofiller collecting step S21 described above. Hereinafter, each step of the sealing step S20 will be described.
図5は、図4に示すナノフィラー集結工程S21の一例を説明する模式的な断面図である。ナノフィラー集結工程S21は、前述のように、封止部30によって封止される領域の周縁部に粒径が100nm以下の無機材料粒子であるナノフィラー40を集結させる工程である。
FIG. 5 is a schematic cross-sectional view illustrating an example of the nanofiller collecting step S21 shown in FIG. As described above, the nanofiller collecting step S21 is a step of collecting the
ナノフィラー集結工程S21は、たとえば、半導体素子20の外縁23よりも外側で基板10の表面11にナノフィラー40を含む媒体32Pを配置する工程を含む。この工程では、たとえば、媒体32Pの単位体積あたりに含まれるナノフィラー40の表面積の総和が、後述する封止材30P(図6参照)の単位体積あたりに含まれるナノフィラー40の表面積の総和よりも大きくなるように、媒体32Pを調製する。
The nanofiller collecting step S21 includes, for example, a step of arranging the medium 32P containing the
媒体32Pは、たとえば、封止部30を形成するための封止材30Pと同様のマトリックス樹脂、ナノフィラー40および硬化剤を含む熱硬化性樹脂である。また、媒体32Pは、無機材料のフィラーとして、たとえば、前述のマイクロフィラー50を含んでもよく、ナノフィラー40のみを含んでもよい。媒体32Pに含まれるナノフィラー40とマイクロフィラー50の割合は、たとえば、ナノフィラー集結部32の熱膨張および熱収縮、媒体32Pの粘性、流動性、およびブリードの抑制効果が好適な範囲となるように調製される。
The medium 32P is, for example, a thermosetting resin containing a matrix resin similar to the sealing
また、媒体32Pは、たとえば、基板10の表面11に配置されたときに基板10の表面11に垂直な方向に高さを有する凸形状を維持可能なナノフィラー40の含有量および粘度に調整される。媒体32Pが熱硬化性樹脂である場合、基板10の表面11に配置された媒体32Pは、充填工程S22の前に未硬化であってもよく、完全に硬化させてもよく、不完全に半硬化させてもよい。たとえば、媒体32Pを完全に硬化させることで、基板10の表面11にナノフィラー集結部32が形成される。
Further, the medium 32P is adjusted to, for example, the content and viscosity of the
なお、媒体32Pは、熱硬化性樹脂に限定されず、たとえば、エポキシ樹脂よりも低粘度の溶媒や、加熱により蒸発する溶媒や、常温で蒸発する揮発性溶媒によって構成されていてもよい。この場合、媒体32Pを構成する溶媒は、たとえば、ナノフィラー40との相溶性を向上させ、粒子の分散性を高める観点から、有機系の極性を有することが好ましい。
The medium 32P is not limited to the thermosetting resin, and may be composed of, for example, a solvent having a lower viscosity than the epoxy resin, a solvent that evaporates by heating, or a volatile solvent that evaporates at room temperature. In this case, the solvent constituting the medium 32P preferably has an organic polarity, for example, from the viewpoint of improving the compatibility with the
ナノフィラー集結工程S21において、媒体32Pは、たとえば、半導体素子20の外縁23の外側に滴下することによって、基板10の表面11に配置することができる。媒体32Pは、たとえば、ディスペンサD1によって、半導体素子20の外縁23の外側で基板10の表面11に滴下することができる。ディスペンサD1としては、たとえば、滴下の精度が高いジェットディスペンサが好適である。
In the nanofiller collecting step S21, the medium 32P can be arranged on the
なお、媒体32Pは、半導体素子20の外縁23の全周にわたって連続する枠状に配置されてもよく、半導体素子20の外縁23に沿う周方向に間隔をあけて配置されてもよい。いずれの場合も、媒体32Pは、半導体素子20の外縁23を取り囲むように配置することができる。ナノフィラー集結工程S21において基板10の表面11に配置するナノフィラー40の量は、後述する充填工程S22においてブリードを効果的に抑制することができる範囲で、可及的に少量であることが好ましい。
The medium 32P may be arranged in a continuous frame shape over the entire circumference of the
図6は、図4に示す充填工程S22の一例を説明する模式的な断面図である。前述のように、本実施形態の半導体パッケージの製造方法M100において、封止工程S20は、ナノフィラー集結工程S21の後に、充填工程S22を含んでいる。充填工程S22は、基板10と半導体素子20との間に封止材30Pを充填する工程である。封止材30Pは、ナノフィラー40を含み、硬化されることで封止部30を形成する。
FIG. 6 is a schematic cross-sectional view illustrating an example of the filling step S22 shown in FIG. As described above, in the semiconductor package manufacturing method M100 of the present embodiment, the sealing step S20 includes a filling step S22 after the nanofiller collecting step S21. The filling step S22 is a step of filling the sealing
前述のように、封止材30Pは、たとえば、マトリックス樹脂であるエポキシ樹脂と、シリカなどの無機材料の粒子であるナノフィラー40と、硬化剤と、を含む熱硬化性樹脂である。また、封止材30Pは、たとえば、粒径が0.3μm以上かつ10μm以下の無機材料粒子であるマイクロフィラー50を含んでいてもよい。封止材30Pを構成するエポキシ樹脂としては、たとえば、ビスフェノール系エポキシ樹脂を用いることができ、硬化剤としては、たとえば、イミダゾール系硬化剤、アミン系硬化剤などを用いることができる。また、封止材30Pは、たとえば、シリコン化合物や硬化促進剤を含んでもよい。
As described above, the sealing
充填工程S22において、封止材30Pは、たとえば、半導体素子20の外縁23の外側で、未硬化もしくは半硬化の状態の熱硬化樹脂である媒体32P、または硬化された熱硬化樹脂であるナノフィラー集結部32の内側に滴下される。滴下された封止材30Pは、毛細管現象によって基板10と半導体素子20との間に浸入して充填される。なお、封止材30Pは、たとえば、平面視が矩形の半導体素子20の隣接する二辺など、半導体素子20の外縁23の複数の方向から充填してもよい。
In the filling step S22, the
封止材30Pは、たとえば、ディスペンサD2によって滴下することができる。ディスペンサD2としては、たとえば、滴下の精度が高いジェットディスペンサが好適である。なお、ナノフィラー集結工程S21で媒体32Pを吐出するディスペンサD1と、充填工程S22で封止材30Pを吐出するディスペンサD2は、同一のディスペンサであってもよい。
The sealing
図8は、従来の半導体パッケージ900の封止部930の外縁部931の拡大断面図である。従来の半導体パッケージ900の封止部930は、本実施形態の半導体パッケージ100の封止部30と同様にCUF工法によって形成され、基板910と半導体素子920との間の隙間を封止している。また、従来の半導体パッケージ900の封止部930は、本実施形態の半導体パッケージ100の封止部30と同様に、ナノフィラー940とマイクロフィラー950とを含んでいる。
FIG. 8 is an enlarged cross-sectional view of the
しかし、従来の半導体パッケージ900の封止部930は、本実施形態の半導体パッケージ100と異なり、封止部930の外縁部931にナノフィラー集結部32を有しない。すなわち、従来の半導体パッケージ900においては、封止部930の単位体積あたりに含まれるナノフィラー940の表面積の総和は、封止部930の外縁部931とその他の部分との間でほとんど差がなく、封止部930の全体でおおむね等しくなっている。つまり、ナノフィラー940は、封止部930の外縁部931に集結しておらず、おおむね均一に分散している。
However, unlike the
この場合、従来の半導体パッケージ900の封止部930を形成するための封止材を基板910と半導体素子920との間に充填すると、半導体素子920の外縁923の外側に傾斜したフィレット状の部分が形成される。さらに、その封止材のフィレット状の部分の外側に、封止材由来の液状成分が漏れ出すブリードBが発生する。ブリードBは、外観不良、周辺の表面実装部品との接触による不具合、半導体素子920の周辺の電極との接触による導電性不良などの要因になるだけでなく、半導体素子920のさらなる高集積化および高密度化を妨げる要因となる。このブリードBを抑制するために、前記特許文献1に記載された従来の樹脂組成物は、シリコーン系共重合体を特定の成分に限定している。
In this case, when a sealing material for forming the sealing
これに対し、本実施形態の半導体パッケージ100は、基板10と、その基板10に実装された半導体素子20と、その半導体素子20と基板10との間を封止する封止部30と、を備えている。そして、封止部30は、粒径が100nm以下の無機材料粒子であるナノフィラー40を含み、封止部30の外縁部31に、ナノフィラー40を集結させたナノフィラー集結部32を有している。
On the other hand, the
また、本実施形態の半導体パッケージの製造方法M100は、基板10に半導体素子20を実装する実装工程S10と、基板10と半導体素子20との間を封止部30によって封止する封止工程S20と、を備えている。そして、封止工程S20は、封止部30によって封止される領域の周縁部に粒径が100nm以下の無機材料粒子であるナノフィラー40を集結させるナノフィラー集結工程S21を含んでいる。
Further, in the semiconductor package manufacturing method M100 of the present embodiment, the mounting step S10 for mounting the
このような構成により、ナノフィラー集結部32に含まれるナノフィラー40、すなわち、封止工程S20において封止部30によって封止される領域の周縁部に集結させたナノフィラー40によって、封止材30Pの液状成分を保持することができる。これにより、封止材30Pに由来する液状成分がフィレット状の部分の外側に漏れ出すブリードBを抑制することができる。
With such a configuration, the
また、ナノフィラー集結部32に限定してナノフィラー40を集結させることで、封止部30の全体においてナノフィラー集結部32の含有量を増加させるよりも、ナノフィラー40の使用量を低減することができる。したがって、本実施形態の半導体パッケージ100および半導体パッケージの製造方法M100によれば、少量のナノフィラー40によってブリードBを抑制することができ、比較的に高価なナノフィラー40の使用量の増加を抑制し、コストの上昇を抑制することができる。
Further, by concentrating the
また、ナノフィラー集結部32にブリードBの抑制効果を担わせることで、ブリードBの抑制を目的として封止材30Pのナノフィラー40の含有量を増加させる必要がなくなる。これにより、封止部30の熱膨張、熱伝導、および密着性、ならびに封止材30Pの粘性および流動性などの性能を、より容易に最適な状態に調整することができ、封止部30および封止材30Pの性能を向上させることが可能になる。
Further, by causing the
また、本願発明者らは、鋭意検討の結果、封止材30Pの単位体積あたりに含まれるナノフィラー40の表面積の総和が大きくなるほど、ブリードBを抑制する効果が増大することを見出した。ナノフィラー40によってブリードBが抑制されるメカニズムとして、以下のものが挙げられる。まず、ナノフィラー40と、封止材30Pの樹脂成分を含む液状成分との接触面積が増大することで、ナノフィラー40の表面に液状成分をより多く保持することができるようになる。また、ナノフィラー40同士、または、ナノフィラー40とマイクロフィラー50が形成する微小な隙間に、毛細管効果によって樹脂が保持される。さらに、ナノフィラー40は、樹脂が外側に流れることに対する障壁としても機能する。以下に、その詳細を説明する。
Further, as a result of diligent studies, the inventors of the present application have found that the larger the total surface area of the
本実施形態の半導体パッケージ100は、前述のように、ナノフィラー集結部32の単位体積あたりに含まれるナノフィラー40の表面積の総和が、ナノフィラー集結部32を除く封止部30の単位体積あたりに含まれるナノフィラー40の表面積の総和よりも大きい。換言すると、本実施形態の半導体パッケージ100は、前述のように、ナノフィラー集結部32の単位体積あたりに含まれるナノフィラー40の体積の総和が、ナノフィラー集結部32を除く封止部30の単位体積あたりに含まれるナノフィラー40の体積の総和よりも大きい。すなわち、本実施形態の半導体パッケージ100は、ナノフィラー集結部32におけるナノフィラー40の数密度が、ナノフィラー集結部32を除く封止部30におけるナノフィラー40の数密度よりも高い。
In the
このような構成により、ナノフィラー集結部32に集結したナノフィラー40によって封止材30Pの液状成分を保持し、ブリードBを抑制することが可能になる。また、ナノフィラー40の粒子間の微小な隙間に毛細管現象によって封止材30Pの樹脂成分を含む液状成分が保持されることによって、ブリードBが抑制される。
With such a configuration, the
また、ブリードBを発生させる液状成分は薄膜状に広がるため、封止材30Pの外縁部のフィレット状の部分と比較して、表面積は大きいが体積は小さい場合が多い。したがって、ナノフィラー集結部32の単位体積あたりに含まれるナノフィラー40の表面積の総和と、ナノフィラー集結部32を除く封止部30の単位体積あたりに含まれるナノフィラー40の表面積の総和との差が、たとえば0.5%程度の小差であったとしても、十分なブリードBの抑制効果を得ることが可能である。
Further, since the liquid component that generates the bleed B spreads in the form of a thin film, the surface area is large but the volume is often small as compared with the fillet-like portion of the outer edge portion of the sealing
このようなブリードBの抑制効果は、特に媒体32Pと空気との界面において顕著である。換言すると、ナノフィラー40が局所的に集結した部分であり、かつナノフィラー40が媒体32Pの周囲の雰囲気に露出している部分において、ブリードBの抑制効果が顕著である。
Such an effect of suppressing bleed B is particularly remarkable at the interface between the medium 32P and air. In other words, the effect of suppressing bleed B is remarkable in the portion where the
ここで、図5に示すナノフィラー集結工程S21において、基板10の表面11に配置された熱硬化性樹脂の媒体32Pを完全に硬化させて基板10の表面11にナノフィラー集結部32を形成したとする。この場合、図6に示す充填工程S22において、封止材30Pと媒体32Pとは、ほとんど混ざり合わないが、ナノフィラー集結部32と空気との界面に露出したナノフィラー40によって封止材30Pの液状成分が保持され、ブリードBが抑制される。
Here, in the nanofiller collecting step S21 shown in FIG. 5, the
また、図5に示すナノフィラー集結工程S21において、基板10の表面11に配置された熱硬化性樹脂の媒体32Pが未硬化または半硬化の状態で、図6に示す充填工程S22を行うと、封止材30Pと媒体32Pとが混ざり合う領域が存在する。この場合、媒体32Pと空気との界面に露出したナノフィラー40だけでなく、媒体32Pを配置して集結させたナノフィラー40によって封止材30Pの液状成分が保持され、ブリードBが抑制される。
Further, in the nanofiller collecting step S21 shown in FIG. 5, when the filling step S22 shown in FIG. 6 is performed while the
さらに、図5に示すナノフィラー集結工程S21において、基板10の表面11に配置された媒体32Pが、熱硬化性樹脂ではなく、エポキシ樹脂よりも低粘度で加熱により蒸発する溶媒または揮発性の溶媒にナノフィラー40を含むものであるとする。この場合、ナノフィラー集結工程S21において、媒体32Pの溶媒を蒸発させ、基板10の表面11の封止部30によって封止される領域の周縁部にナノフィラー40を集結させた状態で配置する。媒体32Pの溶媒は、完全に蒸発させてもよく、部分的に蒸発させてもよい。
Further, in the nanofiller collecting step S21 shown in FIG. 5, the medium 32P arranged on the
その後、充填工程S22を行うことで、ナノフィラー集結部32のナノフィラー40の粒子の間に、封止材30Pの熱硬化性樹脂が入り込んだ状態になる。これにより、基板10の表面11の封止部30によって封止される領域の周縁部に集結させたナノフィラー40によって封止材30Pの液状成分を保持し、ブリードBを抑制することができる。なお、媒体32Pの溶媒として有機系の極性を有する溶媒を用いた場合、ナノフィラー40の分散性を向上させることができるため、粒子の表面積の総和を増加させ、封止材30Pの液状成分をより効果的に保持し、ブリードBの抑制効果をより向上させることができる。
After that, by performing the filling step S22, the thermosetting resin of the sealing
さらに、本実施形態の半導体パッケージ100および半導体パッケージの製造方法M100は、封止部30が、たとえば粒径が0.3μm以上かつ10μm以下の無機材料粒子であるマイクロフィラー50を含んでいる。基板10の表面11の封止部30によって封止される領域の周縁部に集結したナノフィラー40の粒子は、マイクロフィラー50の粒子の間に充填されるため、封止材30Pの液状成分が外側に流れることに対する障壁として機能し、ブリードBが抑制される。さらに、媒体32Pがマイクロフィラー50を含んだ場合でも、同様の効果が得られる。
Further, in the
また、本実施形態の半導体パッケージ100において、ナノフィラー集結部32は、半導体素子20の外縁よりも外側に設けられている。また、ナノフィラー集結部32は、基板10の表面に設けられている。すなわち、本実施形態の半導体パッケージの製造方法M100において、ナノフィラー集結工程S21は、半導体素子20の外縁23よりも外側で基板10の表面11にナノフィラー40を含む媒体32Pを配置する工程を含む。この媒体32Pの単位体積あたりに含まれるナノフィラー40の表面積の総和は、封止材30Pの単位体積あたりに含まれるナノフィラー40の表面積の総和よりも大きい。
Further, in the
このような構成により、封止部30によって封止される領域の周縁部にナノフィラー40を集結させることができる。そして、封止部30によって封止される領域に充填された封止材30Pの液状成分をその領域の周縁部に集結させたナノフィラー40によって保持し、ブリードBの発生を抑制することができる。
With such a configuration, the
また、本実施形態の半導体パッケージ100において、ナノフィラー集結部32は、半導体素子20の外縁23および基板10の表面11に直交する断面において、基板10の表面11に垂直な方向に高さを有する凸形状に設けられている。この構成により、充填工程S22において、ナノフィラー集結部32または媒体32Pに含まれるナノフィラー40が封止部30または封止材30Pの液状成分の流出を阻止する障壁として機能し、ブリードBをより効果的に抑制することが可能になる。
Further, in the
次に、図4に示す硬化工程S23を行う。本実施形態の半導体パッケージの製造方法M100の封止工程S20に含まれる硬化工程S23は、たとえば、エポキシ樹脂と硬化剤とを含む封止材30Pを硬化させる工程である。より具体的には、図6に示す充填工程S22において、半導体素子20の一方の外縁23の外側に滴下された封止材30Pは、毛細管現象によって基板10と半導体素子20との間に浸入し、半導体素子20の他方の外縁23に達する。そのときに、硬化工程S23を開始し、たとえば熱硬化または光硬化などによって封止材30Pを硬化させ、封止部30を形成する。
Next, the curing step S23 shown in FIG. 4 is performed. The curing step S23 included in the sealing step S20 of the semiconductor package manufacturing method M100 of the present embodiment is, for example, a step of curing the sealing
熱硬化は、たとえば、ヒータによって封止材30Pを加熱することで、熱硬化樹脂である封止材30Pを硬化させる工程である。光硬化は、たとえば、スポット光源から封止材30Pに光を照射して光硬化樹脂である封止材30Pを硬化させる工程である。封止材30Pに照射する光は、封止材30Pに使用する光重合開始剤の種類や量に応じて選択する。一例として、波長が240nm以上、700nm以下、強度が1000mW/cm2以上、6000mW/cm2以下の可視光または紫外光を封止材30Pに照射して硬化させることができる。
Thermosetting is, for example, a step of curing the sealing
以上説明したように、本実施形態によれば、封止材30Pに含まれる無機充填材であるナノフィラー40の作用によってブリードBを抑制することが可能な、半導体パッケージ100と半導体パッケージの製造方法M100を提供することができる。
As described above, according to the present embodiment, the
なお、本実施形態の半導体パッケージの製造方法M100では、ナノフィラー集結工程S21の後に充填工程S22を行う例およびこれらを並行して行う例について説明したが、充填工程S22の後にナノフィラー集結工程S21を行ってもよい。この場合、充填工程S22の完了後、ブリードBが発生する前に、ナノフィラー集結工程S21を行えばよい。また、ナノフィラー集結工程S21、充填工程S22、および硬化工程S23は、これらの工程のうち、少なくとも2つ以上を並行して行うことも可能である。 In the semiconductor package manufacturing method M100 of the present embodiment, an example in which the filling step S22 is performed after the nanofiller collecting step S21 and an example in which these are performed in parallel have been described, but the nanofiller collecting step S21 is described after the filling step S22. May be done. In this case, the nanofiller collecting step S21 may be performed after the filling step S22 is completed and before the bleed B is generated. Further, the nanofiller collecting step S21, the filling step S22, and the curing step S23 can be performed in parallel at least two or more of these steps.
また、ナノフィラー集結工程S21において、媒体32Pを使用しなくてもよい。たとえば、基板10の表面11の封止部30によって封止される領域の周縁部に、ナノフィラー40を蒸着させ、または吹き付けることによって、直接的に集結させてもよい。また、本実施形態の半導体パッケージ100では、ナノフィラー集結部32が封止部30のフィレット状の部分に形成されているが、ナノフィラー集結部32は封止部30のフィレット状の部分よりも外側に形成されていてもよい。
Further, the medium 32P may not be used in the nanofiller collecting step S21. For example, the
[実施形態2]
次に、図1および図3から図6までを援用し、図7を用いて本開示の実施形態2に係る半導体パッケージおよびその製造方法を説明する。図7は、実施形態1の図2に相当する本実施形態の半導体パッケージ200の封止部30の外縁部31の拡大断面図である。
[Embodiment 2]
Next, the semiconductor package according to the second embodiment of the present disclosure and the manufacturing method thereof will be described with reference to FIGS. 1 and 3 to 6. FIG. 7 is an enlarged cross-sectional view of the
本実施形態の半導体パッケージ200は、ナノフィラー集結部32が、封止部30の外周面に沿って層状に設けられている点で、前述の実施形態1の半導体パッケージ100と異なっている。本実施形態の半導体パッケージ200のその他の点は、前述の実施形態1の半導体パッケージ100と同様であるので、同様の部分には同一の符号を付して説明を省略する。
The
また、本実施形態の半導体パッケージの製造方法は、図4に示すナノフィラー集結工程S21および充填工程S22を同時に行う。より具体的には、本実施形態において、ナノフィラー集結工程S21は、図5に示すようなナノフィラー40を含む媒体32Pを配置する工程を有しない。
Further, in the method for manufacturing the semiconductor package of the present embodiment, the nanofiller collecting step S21 and the filling step S22 shown in FIG. 4 are simultaneously performed. More specifically, in the present embodiment, the nanofiller collecting step S21 does not have a step of arranging the medium 32P containing the
その代わりに、本実施形態の半導体パッケージの製造方法は、ナノフィラー集結工程S21を兼ねる充填工程S22において、撥液性の表面処理を施したナノフィラー40を含みかつ硬化させることで封止部30を形成する封止材30Pを、図6に示すように基板10と半導体素子20との間に充填して流動させる。これにより、ナノフィラー40を封止材30Pの外縁部の表層部に集結させる。
Instead, in the method for manufacturing a semiconductor package of the present embodiment, in the filling step S22 that also serves as the nanofiller collecting step S21, the sealing
より具体的には、ナノフィラー40の表面処理は、たとえば、ビニル系カップリング剤を用いた表面処理である。また、封止材30Pがマイクロフィラー50を含む場合には、マイクロフィラー50に対して親液性の表面処理を施すことが好ましい。マイクロフィラー50の表面処理としては、たとえばエポキシ系カップリング剤を用いた表面処理が挙げられる。
More specifically, the surface treatment of the
このような表面処理により、封止材30Pの液状成分に対するナノフィラー40の撥液性をマイクロフィラー50の撥液性よりも向上させることができる。なお、ナノフィラー40およびマイクロフィラー50の表面処理による被覆面積を増減することで、表面エネルギーを変化させてもよい。
By such a surface treatment, the liquid repellency of the
前述の表面処理によって、ナノフィラー40と封止材30Pの液状成分との間の相互作用を弱めることができ、封止材30Pの流動時にナノフィラー40が移動しやすくなる。これにより、よりエネルギー状態が安定する封止材30Pと空気との界面にナノフィラー40が留まるようになり、封止材30Pの外縁部の表層部にナノフィラー40を集結させることができる。
By the above-mentioned surface treatment, the interaction between the nanofiller 40 and the liquid component of the sealing
一方、マイクロフィラー50に封止材30Pの液状成分に対する親液性の表面処理を施すことで、マイクロフィラー50と封止材30Pの液状成分との間の相互作用が強まり、封止材30Pの流動時にマイクロフィラー50が移動しにくくなる。これにより、マイクロフィラー50が封止材30Pの外縁部の表層部に集結することが抑制される。
On the other hand, by applying a liquid-friendly surface treatment to the liquid component of the
このように、本実施形態では、ナノフィラー集結工程S21を兼ねる充填工程S22において、ナノフィラー40を封止材30Pの外縁部の表層部に集結させ、半導体パッケージ200の封止部30の外縁部31に、ナノフィラー集結部32を形成することができる。なお、ナノフィラー40と封止材30Pの液状成分との親和性は、比較的に高く維持しつつも、相対的にはマイクロフィラー50と封止材30Pの液状成分との親和性よりも低くすることで、ナノフィラー40が封止材30Pの外縁部の表層部に集結しやすくすることが好ましい。
As described above, in the present embodiment, in the filling step S22 that also serves as the nanofiller collecting step S21, the
したがって、本実施形態の半導体パッケージ200およびその製造方法によれば、前述の実施形態1の半導体パッケージ100および半導体パッケージの製造方法M100と同様に、ナノフィラー40によって封止材30Pの液状成分を保持し、ブリードBを抑制することができる。その後、実施形態1と同様に硬化工程S23を行うことで、図7に示すように、ナノフィラー集結部32が封止部30の外周面に沿って層状に設けられた半導体パッケージ200を製造することができる。
Therefore, according to the
以上、図面を用いて本開示の実施形態を詳述してきたが、具体的な構成はこの実施形態に限定されるものではなく、本開示の要旨を逸脱しない範囲における設計変更等があっても、それらは本開示に含まれるものである。たとえば、複数の種類の異なるナノフィラーまたはマイクロフィラーを用いてもよい。 Although the embodiments of the present disclosure have been described in detail with reference to the drawings, the specific configuration is not limited to this embodiment, and even if there is a design change or the like within a range not deviating from the gist of the present disclosure. , They are included in this disclosure. For example, a plurality of different types of nanofillers or microfillers may be used.
10 基板
11 表面
20 半導体素子
23 外縁
30 封止部
30P 封止材
31 外縁部
32 ナノフィラー集結部
32P 媒体
40 ナノフィラー
50 マイクロフィラー
100 半導体パッケージ
200 半導体パッケージ
M100 半導体パッケージの製造方法
S10 実装工程
S20 封止工程
S21 ナノフィラー集結工程
S22 充填工程
S23 硬化工程
10
Claims (8)
前記封止部は、粒径が100nm以下の無機材料粒子であるナノフィラーを含み、
前記封止部の外縁部に、前記ナノフィラーを集結させたナノフィラー集結部を有し、
前記ナノフィラー集結部は、前記半導体素子の外縁よりも外側に設けられており、前記封止部の外周面に沿って層状に設けられていることを特徴とする半導体パッケージ。 A semiconductor package including a substrate, a semiconductor element mounted on the substrate, and a sealing portion for sealing between the semiconductor element and the substrate.
The sealing portion contains nanofillers which are inorganic material particles having a particle size of 100 nm or less.
The outer edge of the sealing portion, have a nano filler gathered portion massed the nanofiller,
A semiconductor package characterized in that the nanofiller collecting portion is provided outside the outer edge of the semiconductor element, and is provided in a layer along the outer peripheral surface of the sealing portion .
前記封止工程は、前記封止部によって封止される領域の周縁部に粒径が100nm以下の無機材料粒子であるナノフィラーを集結させるナノフィラー集結工程を含み、
前記ナノフィラー集結工程において、前記基板と前記半導体素子との間に撥液性の表面処理を施した前記ナノフィラーを含みかつ硬化させることで前記封止部を形成する封止材を充填して流動させることで、前記ナノフィラーを前記封止材の外縁部の表層部に集結させることを特徴とする半導体パッケージの製造方法。 A method for manufacturing a semiconductor package, comprising a mounting step of mounting a semiconductor element on a substrate and a sealing step of sealing between the substrate and the semiconductor element by a sealing portion.
The sealing step, viewed contains a nanofiller gathered step is a particle size in the peripheral portion of the area to be sealed will assemble nanofiller or less of an inorganic material particles 100nm by the sealing portion,
In the nanofiller collecting step, the substrate and the semiconductor element are filled with a sealing material that contains the nanofiller that has undergone a liquid-repellent surface treatment and is cured to form the sealing portion. A method for manufacturing a semiconductor package, characterized in that the nanofiller is concentrated on a surface layer portion of an outer edge portion of the encapsulant by flowing .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018100522A JP6806112B2 (en) | 2018-05-25 | 2018-05-25 | Semiconductor package and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018100522A JP6806112B2 (en) | 2018-05-25 | 2018-05-25 | Semiconductor package and its manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019204917A JP2019204917A (en) | 2019-11-28 |
| JP6806112B2 true JP6806112B2 (en) | 2021-01-06 |
Family
ID=68727327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018100522A Expired - Fee Related JP6806112B2 (en) | 2018-05-25 | 2018-05-25 | Semiconductor package and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6806112B2 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3310557B2 (en) * | 1996-10-28 | 2002-08-05 | 住友ベークライト株式会社 | Liquid resin composition for flow stop frame and semiconductor device using the same |
| JP2004179552A (en) * | 2002-11-28 | 2004-06-24 | Nec Corp | Semiconductor device mounting structure, mounting method and rework method |
| JP2007150161A (en) * | 2005-11-30 | 2007-06-14 | Sumitomo Bakelite Co Ltd | Semiconductor device and manufacturing method thereof |
| US20070290378A1 (en) * | 2006-06-20 | 2007-12-20 | International Business Machines Corporation | Novel reworkable underfills for ceramic mcm c4 protection |
| JP6196138B2 (en) * | 2013-11-29 | 2017-09-13 | ナミックス株式会社 | Semiconductor encapsulant and semiconductor device |
-
2018
- 2018-05-25 JP JP2018100522A patent/JP6806112B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019204917A (en) | 2019-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7282806B2 (en) | Semiconductor devices at least partially covered by a composite coating including particles dispersed through photopolymer material | |
| KR101825278B1 (en) | Semiconductor devices and packages including conductive underfill material and related methods | |
| CN103117229B (en) | The method for making electronic building brick | |
| TWI644367B (en) | Device with thermal interface and manufacturing method | |
| CN1340851A (en) | Electronic device and its manufacture method | |
| WO2007137073A2 (en) | Semiconductor device assembly with gap underfill | |
| TW201521170A (en) | Semiconductor package and method of manufacturing same | |
| JP5967629B2 (en) | Circuit module and manufacturing method thereof | |
| JPWO2006109407A1 (en) | Flip chip mounting method and bump forming method | |
| TW201429328A (en) | Printed circuit board and method of manufacturing same | |
| JP6806112B2 (en) | Semiconductor package and its manufacturing method | |
| JP5576528B2 (en) | Semiconductor device | |
| CN103094236A (en) | A single-chip package with wafer thinning after underfill solidification and its manufacturing process | |
| JP2010283404A (en) | Semiconductor device | |
| JP2008078238A (en) | Electronic component mounting structure and electronic component mounting method | |
| JP3708478B2 (en) | Electronic component mounting method | |
| JP6788344B2 (en) | Electronic components and manufacturing methods for electronic components | |
| CN1202573C (en) | Packaging module of semiconductor element and its manufacturing method | |
| JP6069960B2 (en) | Manufacturing method of semiconductor package | |
| CN203103281U (en) | Wafer thinning single chip packaging piece after solidification of bottom filling material | |
| US20260107812A1 (en) | Method for forming an electronic device with a glass substrate | |
| CN108281398A (en) | Semiconductor package and method of manufacturing the same | |
| CN1512566A (en) | Substrate for Flip Chip | |
| JP2005303213A (en) | Solid-state imaging device | |
| TWI464844B (en) | Flip-chip carrier with independent pad and its packaging method applied to MPS-C2 package structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200318 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200929 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201026 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201117 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6806112 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |