JP6807043B2 - リードフレームおよび半導体装置 - Google Patents
リードフレームおよび半導体装置 Download PDFInfo
- Publication number
- JP6807043B2 JP6807043B2 JP2016152949A JP2016152949A JP6807043B2 JP 6807043 B2 JP6807043 B2 JP 6807043B2 JP 2016152949 A JP2016152949 A JP 2016152949A JP 2016152949 A JP2016152949 A JP 2016152949A JP 6807043 B2 JP6807043 B2 JP 6807043B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding region
- lead
- pair
- back surface
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
まず、図1乃至図5により、本実施の形態によるリードフレームの概略について説明する。図1乃至図5は、本実施の形態によるリードフレームを示す図である。
次に、図6および図7により、本実施の形態による半導体装置について説明する。図6および図7は、本実施の形態による半導体装置(DR−QFN(Dual Row QFN)タイプ)を示す図である。
次に、図1乃至図5に示すリードフレーム10の製造方法について、図8(a)−(e)を用いて説明する。なお、図8(a)−(e)は、リードフレーム10の製造方法を示す断面図(図2に対応する図)である。
次に、図6および図7に示す半導体装置20の製造方法について、図9(a)−(e)を用いて説明する。
11 ダイパッド
12A 第1リード部
12B 第2リード部
15 ボンディング領域
17A、17B 外部端子
20 半導体装置
21 半導体素子
22 ボンディングワイヤ(接続部材)
23 封止樹脂
41 表面
42 裏面
43 側面
Claims (10)
- リードフレームであって、
半導体素子が搭載されるダイパッドと、
前記ダイパッドの周囲に設けられ、それぞれ端子部と前記端子部から内側に延びるインナーリードとを含む複数のリード部とを備え、
前記インナーリードの先端部にボンディング領域が形成され、
前記ボンディング領域は、表面と、前記表面の反対側に位置する裏面とを有し、
前記ボンディング領域の前記裏面の幅は、前記ボンディング領域の前記表面の幅よりも広く、
前記ボンディング領域の前記表面の幅と前記裏面の幅との差は、前記ボンディング領域の基端側から先端側へ向かうにつれて大きくなり、
前記ボンディング領域の前記表面は、一対の側縁部と、前記一対の側縁部を互いに連結する湾曲縁部とを有することを特徴とするリードフレーム。 - 前記ボンディング領域の前記裏面は、一対の側縁部と、前記一対の側縁部を互いに連結する略直線状の先端縁部とを有することを特徴とする請求項1記載のリードフレーム。
- 前記ボンディング領域の前記裏面は、前記ボンディング領域の前記表面よりも前記ダイパッド側に突出していることを特徴とする、請求項1又は2記載のリードフレーム。
- 前記インナーリードの厚みは、前記端子部の厚みよりも薄いことを特徴とする、請求項1乃至3のいずれか一項記載のリードフレーム。
- 前記ボンディング領域は、前記表面と前記裏面との間に位置する一対の側面を有し、前記一対の側面は、それぞれ前記ボンディング領域の幅方向内側に向けてくびれた形状をもつことを特徴とする請求項1乃至4のいずれか一項記載のリードフレーム。
- 半導体装置であって、
ダイパッドと、
前記ダイパッドの周囲に設けられ、それぞれ端子部と前記端子部から内側に延びるインナーリードとを含む複数のリード部と、
前記ダイパッド上に搭載された半導体素子と、
前記半導体素子と前記リード部の前記インナーリードとを電気的に接続する接続部材と、
前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、
前記インナーリードの先端部にボンディング領域が形成され、
前記ボンディング領域は、表面と、前記表面の反対側に位置する裏面とを有し、
前記ボンディング領域の前記裏面の幅は、前記ボンディング領域の前記表面の幅よりも広く、
前記ボンディング領域の前記表面の幅と前記裏面の幅との差は、前記ボンディング領域の基端側から先端側へ向かうにつれて大きくなり、
前記ボンディング領域の前記表面は、一対の側縁部と、前記一対の側縁部を互いに連結する湾曲縁部とを有することを特徴とする半導体装置。 - 前記ボンディング領域の前記裏面は、一対の側縁部と、前記一対の側縁部を互いに連結する略直線状の先端縁部とを有することを特徴とする請求項6記載の半導体装置。
- 前記ボンディング領域の前記裏面は、前記ボンディング領域の前記表面よりも前記ダイパッド側に突出していることを特徴とする、請求項6又は7記載の半導体装置。
- 前記インナーリードの厚みは、前記端子部の厚みよりも薄いことを特徴とする、請求項6乃至8のいずれか一項記載の半導体装置。
- 前記ボンディング領域は、前記表面と前記裏面との間に位置する一対の側面を有し、前記一対の側面は、それぞれ前記ボンディング領域の幅方向内側に向けてくびれた形状をもつことを特徴とする請求項6乃至9のいずれか一項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016152949A JP6807043B2 (ja) | 2016-08-03 | 2016-08-03 | リードフレームおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016152949A JP6807043B2 (ja) | 2016-08-03 | 2016-08-03 | リードフレームおよび半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018022775A JP2018022775A (ja) | 2018-02-08 |
| JP6807043B2 true JP6807043B2 (ja) | 2021-01-06 |
Family
ID=61164578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016152949A Active JP6807043B2 (ja) | 2016-08-03 | 2016-08-03 | リードフレームおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6807043B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12476169B2 (en) * | 2020-03-11 | 2025-11-18 | Rohm Co., Ltd. | Semiconductor device |
-
2016
- 2016-08-03 JP JP2016152949A patent/JP6807043B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018022775A (ja) | 2018-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6205816B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| JP7174363B2 (ja) | リードフレームおよび半導体装置 | |
| JP6936963B2 (ja) | リードフレーム | |
| JP6573157B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| JP6788825B2 (ja) | リードフレームおよび半導体装置 | |
| JP6807043B2 (ja) | リードフレームおよび半導体装置 | |
| JP6807050B2 (ja) | リードフレームおよび半導体装置 | |
| JP6465394B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| JP6946870B2 (ja) | リードフレーム、半導体装置、および半導体装置の製造方法 | |
| JP7365588B2 (ja) | リードフレームおよび半導体装置 | |
| JP6810906B2 (ja) | リードフレームおよび半導体装置 | |
| JP7081702B2 (ja) | リードフレームおよび半導体装置 | |
| JP7380750B2 (ja) | リードフレームおよび半導体装置 | |
| JP6911377B2 (ja) | リードフレームおよび半導体装置 | |
| JP6842649B2 (ja) | リードフレームおよび半導体装置 | |
| JP7064721B2 (ja) | リードフレームおよび半導体装置 | |
| JP6967190B2 (ja) | リードフレーム | |
| JP6924411B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
| JP7249533B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
| JP6436202B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| JP2015154042A (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| JP6428013B2 (ja) | リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法 | |
| WO2015111623A1 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| JP2013135025A (ja) | 半導体装置製造用リードフレーム及び半導体装置の製造方法 | |
| JP2020088210A (ja) | リードフレームおよび半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190626 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200603 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200915 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201119 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6807043 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |