Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6807043B2 - リードフレームおよび半導体装置 - Google Patents
[go: Go Back, main page]

JP6807043B2 - リードフレームおよび半導体装置 - Google Patents

リードフレームおよび半導体装置 Download PDF

Info

Publication number
JP6807043B2
JP6807043B2 JP2016152949A JP2016152949A JP6807043B2 JP 6807043 B2 JP6807043 B2 JP 6807043B2 JP 2016152949 A JP2016152949 A JP 2016152949A JP 2016152949 A JP2016152949 A JP 2016152949A JP 6807043 B2 JP6807043 B2 JP 6807043B2
Authority
JP
Japan
Prior art keywords
bonding region
lead
pair
back surface
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016152949A
Other languages
English (en)
Other versions
JP2018022775A (ja
Inventor
貫 正 雄 大
貫 正 雄 大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2016152949A priority Critical patent/JP6807043B2/ja
Publication of JP2018022775A publication Critical patent/JP2018022775A/ja
Application granted granted Critical
Publication of JP6807043B2 publication Critical patent/JP6807043B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • H10W72/932Plan-view shape, i.e. in top view
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、リードフレームおよび半導体装置に関する。
近年、基板に実装される半導体装置の小型化および薄型化が要求されてきている。このような要求に対応すべく、従来、リードフレームを用い、その搭載面に搭載した半導体素子を封止樹脂によって封止するとともに、裏面側にリードの一部分を露出させて構成された、いわゆるQFN(Quad Flat Non-lead)タイプの半導体装置が種々提案されている。
しかしながら、従来一般的な構造からなるQFNの場合、端子数が増加するにしたがってパッケージが大きくなるため、実装信頼性を確保することが難しくなるという課題があった。これに対して、多ピン化されたQFNを実現するための技術として、外部端子を2列に配列したパッケージの開発が進められている(例えば特許文献1参照)。このようなパッケージは、DR−QFN(Dual Row QFN)パッケージともよばれている。
特開2006−19767号公報
近年、DR−QFNパッケージを生産するにあたり、チップサイズを変更することなく、リード部の数(ピン数)を増やすことが求められてきている。これに対して、従来、ピン数を増やすために、パッケージサイズを大きくする手法がとられてきた。このように、パッケージサイズがある程度以上大きくなると、半導体素子側の端子とリード部の内部端子との距離が離れるため、ボンディングワイヤが長くなる。このため、リード部に、端子部から内側に延びるインナーリードが形成されたものが用いられている。しかしながら、インナーリードはその幅が細いため、ワイヤボンディングの接続信頼性が低下するおそれが生じている。
本発明はこのような点を考慮してなされたものであり、インナーリードに対してワイヤボンディングを安定して行うことが可能な、リードフレームおよび半導体装置を提供することを目的とする。
本発明は、リードフレームであって、半導体素子が搭載されるダイパッドと、前記ダイパッドの周囲に設けられ、それぞれ端子部と前記端子部から内側に延びるインナーリードとを含む複数のリード部とを備え、前記インナーリードの先端部にボンディング領域が形成され、前記ボンディング領域は、表面と、前記表面の反対側に位置する裏面とを有し、前記ボンディング領域の前記裏面の幅は、前記ボンディング領域の前記表面の幅よりも広く、前記ボンディング領域の前記表面の幅と前記裏面の幅との差は、前記ボンディング領域の基端側から先端側へ向かうにつれて大きくなることを特徴とするリードフレームである。
本発明は、前記ボンディング領域の前記表面は、一対の側縁部と、前記一対の側縁部を互いに連結する湾曲縁部とを有することを特徴とするリードフレームである。
本発明は、前記ボンディング領域の前記裏面は、一対の側縁部と、前記一対の側縁部を互いに連結する略直線状の先端縁部とを有することを特徴とするリードフレームである。
本発明は、前記ボンディング領域の前記裏面は、前記ボンディング領域の前記表面よりも前記ダイパッド側に突出していることを特徴とするリードフレームである。
本発明は、前記インナーリードの厚みは、前記端子部の厚みよりも薄いことを特徴とするリードフレームである。
本発明は、前記ボンディング領域は、前記表面と前記裏面との間に位置する一対の側面を有し、前記一対の側面は、それぞれ前記ボンディング領域の幅方向内側に向けてくびれた形状をもつことを特徴とするリードフレームである。
本発明は、半導体装置であって、ダイパッドと、前記ダイパッドの周囲に設けられ、それぞれ端子部と前記端子部から内側に延びるインナーリードとを含む複数のリード部と、前記ダイパッド上に搭載された半導体素子と、前記半導体素子と前記リード部の前記インナーリードとを電気的に接続する接続部材と、前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、前記インナーリードの先端部にボンディング領域が形成され、前記ボンディング領域は、表面と、前記表面の反対側に位置する裏面とを有し、前記ボンディング領域の前記裏面の幅は、前記ボンディング領域の前記表面の幅よりも広く、前記ボンディング領域の前記表面の幅と前記裏面の幅との差は、前記ボンディング領域の基端側から先端側へ向かうにつれて大きくなることを特徴とする半導体装置である。
本発明は、前記ボンディング領域の前記表面は、一対の側縁部と、前記一対の側縁部を互いに連結する湾曲縁部とを有することを特徴とする半導体装置である。
本発明は、前記ボンディング領域の前記裏面は、一対の側縁部と、前記一対の側縁部を互いに連結する略直線状の先端縁部とを有することを特徴とする半導体装置である。
本発明は、前記ボンディング領域の前記裏面は、前記ボンディング領域の前記表面よりも前記ダイパッド側に突出していることを特徴とする半導体装置である。
本発明は、前記インナーリードの厚みは、前記端子部の厚みよりも薄いことを特徴とする半導体装置である。
本発明は、前記ボンディング領域は、前記表面と前記裏面との間に位置する一対の側面を有し、前記一対の側面は、それぞれ前記ボンディング領域の幅方向内側に向けてくびれた形状をもつことを特徴とする半導体装置である。
本発明によれば、インナーリードに対してワイヤボンディングを安定して行うことができる。
図1は、本発明の一実施の形態によるリードフレームを示す平面図。 図2は、本発明の一実施の形態によるリードフレームを示す断面図(図1のII−II線断面図)。 図3は、インナーリードのボンディング領域を示す拡大平面図(図1のIII部拡大図)。 図4(a)(b)は、インナーリードのボンディング領域の長手方向に垂直な断面図(それぞれ図3のIVA−IVA線、IVB−IVB線断面図)。 図5は、インナーリードのボンディング領域の長手方向に平行な断面図(図3のV−V線断面図)。 図6は、本発明の一実施の形態による半導体装置を示す平面図。 図7は、本発明の一実施の形態による半導体装置を示す断面図(図6のVII−VII線断面図)。 図8(a)−(e)は、本発明の一実施の形態によるリードフレームの製造方法を示す断面図。 図9(a)−(e)は、本発明の一実施の形態による半導体装置の製造方法を示す断面図。
以下、本発明の一実施の形態について、図1乃至図9を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。
リードフレームの構成
まず、図1乃至図5により、本実施の形態によるリードフレームの概略について説明する。図1乃至図5は、本実施の形態によるリードフレームを示す図である。
図1に示すように、リードフレーム10は、それぞれ半導体装置20(後述)に対応する領域である単位リードフレーム10aを備えている。各単位リードフレーム10aの間には、支持部材13が介在され、支持部材13によって各単位リードフレーム10aが互いに連結されている。なお図1において、1つの各単位リードフレーム10aを示しているが、実際には、複数の単位リードフレーム10aが縦横にマトリックス状に配置されている。
図1および図2に示すように、リードフレーム10は、平面矩形状のダイパッド11と、ダイパッド11の周囲に設けられた複数の第1リード部12Aおよび複数の第2リード部12Bとを備えている。なお図1において、二点鎖線で囲まれた領域が単位リードフレーム10aに対応する。各単位リードフレーム10aには、それぞれ1つのダイパッド11と、当該ダイパッド11を取り囲む複数の第1リード部12Aおよび複数の第2リード部12Bとが配置されている。
ダイパッド11は、平面略正方形形状を有しており、その表面には、後述する半導体素子21が搭載される。本実施の形態において、ダイパッド11の平面形状は正方形であるが、これに限らず、長方形としても良い。また、ダイパッド11の四隅には吊りリード14が連結されており、ダイパッド11は、この4本の吊りリード14を介して支持部材13に連結支持されている。なお、本明細書中、「表面」とは、半導体素子21が搭載される側の面をいい、「裏面」とは、「表面」の反対側の面であって外部の図示しない実装基板に接続される側の面をいう。
本実施の形態において、少なくともダイパッド11の中央部分にはハーフエッチング加工が施されておらず、加工前の金属基板と同等の厚みを有している。具体的には、ダイパッド11の中央部分の厚みは、半導体装置20の構成にもよるが、0.05mm以上0.5mm以下とすることができる。
また、各第1リード部12Aおよび各第2リード部12Bは、後述するようにボンディングワイヤ22を介して半導体素子21に接続されるものであり、ダイパッド11との間に空間を介して配置されている。各第1リード部12Aおよび各第2リード部12Bは、それぞれ支持部材13からX方向又はY方向のいずれかに沿って延び出している。ここで、X方向、Y方向とは、リードフレーム10の面内において、ダイパッド11の各辺に平行な二方向であり、X方向とY方向とは互いに直交している。また、Z方向は、X方向及びY方向の両方に対して垂直な方向である。
各第1リード部12Aと各第2リード部12Bとは、ダイパッド11の周囲に沿って交互に配置されている。隣接する第1リード部12A及び第2リード部12B同士は、半導体装置20(後述)の製造後に互いに電気的に絶縁される形状となっている。また、第1リード部12A及び第2リード部12Bは、半導体装置20の製造後にダイパッド11と電気的に絶縁される形状となっている。この第1リード部12A及び第2リード部12Bの裏面には、それぞれ外部の実装基板(図示せず)に電気的に接続される外部端子17A、17Bが形成されている。各外部端子17A、17Bは、半導体装置20(後述)の製造後に、それぞれ半導体装置20から外方に露出するようになっている。
この場合、複数の第1リード部12A及び第2リード部12Bの外部端子17A、17Bは、隣り合う第1リード部12A及び第2リード部12B間で内側および外側に位置するよう、平面から見て交互に千鳥状に配置されている。各外部端子17Aはそれぞれ内側(ダイパッド11側)に位置しており、各外部端子17Bはそれぞれ外側(支持部材13側)に位置している。複数の外部端子17A及び複数の外部端子17Bは、それぞれ異なる直線上に配置され、複数の外部端子17Aが配置される直線と、複数の外部端子17Bが配置される直線とは互いに平行である。またダイパッド11の周囲において、内側の外部端子17Aを有する第1リード部12Aと、外側の外部端子17Bを有する第2リード部12Bとが、全周にわたり交互に配置されている。これにより、第1リード部12A及び第2リード部12Bの外部端子17A、17Bが、隣接する第1リード部12A及び第2リード部12Bに短絡する不具合が防止される。
次に、第1リード部12A及び第2リード部12Bの構成について更に説明する。
図1および図2に示すように、内側の外部端子17Aを有する第1リード部12Aは、インナーリード51と、接続リード52と、端子部53とを有している。このうちインナーリード51は、端子部53から内側(ダイパッド11側)に延びており、その先端部にはボンディング領域15が形成されている。このボンディング領域15は、後述するようにボンディングワイヤ22を介して半導体素子21に電気的に接続される領域であり、内部端子としての役割を果たしている。このため、ボンディング領域15上には、ボンディングワイヤ22との密着性を向上させるめっき部が設けられていても良い。なお、インナーリード51は、支持部材13に対して直角又は傾斜して延びている。
接続リード52は、端子部53から外側(支持部材13側)に延びており、その基端部は支持部材13に連結されている。接続リード52は、当該接続リード52が連結される支持部材13に対して垂直に延びている。なお、端子部53の裏面には、外部端子17Aが形成されている。
図2に示すように、第1リード部12Aのインナーリード51および接続リード52は、それぞれ裏面側(半導体素子21を搭載する面の反対側)からハーフエッチングにより薄肉化されている。他方、端子部53は、ハーフエッチングされることなく、ダイパッド11および支持部材13と同一の厚みを有している。このように、インナーリード51および接続リード52の厚みが端子部53の厚みよりも薄いことにより、幅の狭い第1リード部12Aを精度良く形成することができ、小型でピン数の多い半導体装置20を得ることができる。なお、ハーフエッチングとは、被エッチング材料をその厚み方向に途中までエッチングすることをいう。ハーフエッチング後の被エッチング材料の厚みは、ハーフエッチング前の被エッチング材料の厚みの例えば30%以上70%以下、好ましくは40%以上60%以下となる。
一方、外側の外部端子17Bを有する第2リード部12Bは、インナーリード61と、端子部63とを有している。このうちインナーリード61は、端子部63から内側(ダイパッド11側)に延びており、その先端部にはボンディング領域15が形成されている。このボンディング領域15は、ボンディングワイヤ22を介して半導体素子21に電気的に接続される領域であり、内部端子としての役割を果たしている。このため、ボンディング領域15上には、ボンディングワイヤ22との密着性を向上させるめっき部が設けられていても良い。インナーリード61は、支持部材13に対して直角又は傾斜して延びている。
端子部63は、その基端側において支持部材13に連結されており、端子部63は支持部材13に対して垂直に延びている。
図2に示すように、第2リード部12Bのインナーリード61は、裏面側(半導体素子21を搭載する面の反対側)からハーフエッチングにより薄肉に形成されている。また、端子部63は、ハーフエッチングされることなく、ダイパッド11および支持部材13と同一の厚みを有している。このように、インナーリード61の厚さが端子部63の厚さよりも薄いことにより、幅の狭い第2リード部12Bを精度良く形成することができ、小型でピン数の多い半導体装置20を得ることができる。
次に、図3乃至図5を参照して、インナーリード51、61の先端部の構成について説明する。
図3乃至図5に示すように、ボンディング領域15は、インナーリード51、61の先端部(ダイパッド11側)に形成されている。ボンディング領域15の長さL1は、例えば125mm以上500mm以下である。ボンディング領域15の厚みt1は、端子部53、63の厚みの例えば30%以上70%以下、好ましくは40%以上60%以下となる。具体的には、ボンディング領域15の厚みt1は、例えば45mm以上115mm以下である。
このボンディング領域15は、表面41と、表面41の反対側に位置する裏面42と、表面41と裏面42との間に位置する一対の側面43とを有している。このうち表面41は、未加工の素材面(後述する金属基板31の表面)からなり、ダイパッド11の表面と同一平面上に位置する。また、裏面42は、ハーフエッチングされることにより形成された面であり、略平坦面となっている。この裏面42は、ダイパッド11の裏面よりも表面側(Z方向プラス側)に位置している。
ボンディング領域15の表面41は、一対の側縁部41aと、一対の側縁部41aを互いに連結する湾曲縁部41bとを有している。このうち一対の側縁部41aは、略平行な直線からなる。また、湾曲縁部41bは、略半円又は略半楕円形状等の湾曲した弧形状からなる。これら一対の側縁部41aと湾曲縁部41bとにより、全体として表面41の略U字形の外縁部が形成される。これにより、ボンディング領域15の広さを一定程度確保し、ワイヤボンディングを円滑に行うことができる。
ボンディング領域15の裏面42は、一対の側縁部42aと、一対の側縁部42aを互いに連結する先端縁部42bとを有している。このうち一対の側縁部42aは、それぞれ直線又はわずかに湾曲した弧からなり、略八の字形状を有している。一対の側縁部42aの間隔は、基端側(支持部材13側)から先端側(ダイパッド11側)に向けて徐々に拡がっている。また、先端縁部42bは、略直線状であり、ダイパッド11の辺に対して略平行に延びている。
ボンディング領域15の一対の側面43は、それぞれボンディング領域15の幅方向内側に向けてくびれた形状をもっている。各側面43は、その断面において、幅方向内側に向けて湾曲する弧形状からなっている(図4(a)(b)参照)。このように、ボンディング領域15の側面43が幅方向内側に向けてくびれた形状をもっていることにより、同一面積の矩形状の断面をもつボンディング領域15と比較して、ボンディング領域15の断面二次モーメントを大きくし、そのねじれ強度を高めている。また、ボンディング領域15の側面43の表面積が増加するので、インナーリード51、61と封止樹脂23(後述)との接触面積が増加し、インナーリード51、61と封止樹脂23とをより強固に接続することができる。さらに、隣り合うインナーリード51、61同士が接触して電気的に短絡してしまうことを抑制することができる。
図4(a)(b)は、ボンディング領域15の長手方向に垂直な断面を示している。このうち図4(a)は、ボンディング領域15の基端側(支持部材13側)における断面を示しており、図4(b)は、ボンディング領域15の先端側(ダイパッド11側)における断面を示している。なお、インナーリード51、61のうち、ボンディング領域15以外の部分の断面形状は、長手方向に沿って略均一である。
図4(a)(b)に示すように、ボンディング領域15は、長手方向に垂直な断面において左右対称な形状を有している。ボンディング領域15の表面41と裏面42とは互いに平行であり、裏面42の幅w2は表面41の幅w1よりも広くなっている(w2>w1)。また、側面43におけるボンディング領域15の幅w3は、表面41の幅w1よりも狭くなっている(w3<w1)。この側面43における幅w3は、厚み方向において最も狭い部分の幅をいう。側面43における幅w3は、ボンディング領域15の厚み方向中央の幅であっても良く、厚み方向中央よりも表面41側又は裏面42側の幅であっても良い。
上述したように、表面41の湾曲縁部41bは、基端側から先端側に向けて徐々に幅が狭くなっている。一方、裏面42の一対の側縁部42aは、基端側から先端側に向けて徐々に幅が広くなっている。このため、図3に示すように、ボンディング領域15の表面41の幅w1と裏面42の幅w2との差(w2−w1)は、ボンディング領域15の基端側から先端側へ向かうにつれて徐々に大きくなっている。なお、上述した差とは、ボンディング領域15の長手方向に垂直な断面における、表面41の幅w1と裏面42の幅w2との差をいう。
なお、表面41の幅w1のうち、最も広い部分の幅は例えば60μm以上130μm以下であり、裏面42の幅w2のうち、最も広い部分の幅は例えば70μm以上145μm以下である。
また、図3に示すように、ボンディング領域15を表面側から見た場合、表面41の一対の側縁部41aおよび湾曲縁部41bは、裏面42の一対の側縁部42aおよび先端縁部42bよりも全体として内側に位置する。逆に、ボンディング領域15を裏面側から見た場合、表面41の一対の側縁部41aおよび湾曲縁部41bは、裏面42によって完全に覆われ、視認することができない。
ボンディング領域15がこのような構成をもつことにより、ボンディング領域15の裏面42をヒートブロック36(後述)に対して安定して載置することができる。これにより、ボンディングワイヤ22をボンディング領域15に対して安定して接続することが可能となり、ワイヤボンディング作業の信頼性を向上させることができる。
図5は、ボンディング領域15の断面であって、その長手方向に平行な断面を示している。図5に示すように、ボンディング領域15の裏面42は、ボンディング領域15の表面41よりもダイパッド11側(Y方向マイナス側)に突出している。すなわち、湾曲縁部41bのうち最もダイパッド11側に位置する部分と、先端縁部42bのうち最もダイパッド11側に位置する部分とでは、後者の方がダイパッド11に近い位置にある。これにより、ボンディング領域15の裏面42をヒートブロック36(後述)に対して安定して載置することができるので、ボンディングワイヤ22をボンディング領域15に対して安定して接続することが可能となり、ワイヤボンディング作業の信頼性を向上させることができる。
また、ボンディング領域15の先端には、ダイパッド11側を向く先端面15aが形成されている。先端面15aは、表面41側に位置する凸状面15bと、裏面42側に位置する凹状面15cとを有している。凸状面15bは、ボンディング領域15の外方に向けて膨らんでおり、凹状面15cは、ボンディング領域15の内方に向けて凹んでいる。ボンディング領域15の先端をこのような構成とすることにより、インナーリード51、61の先端の表面積が増加するので、インナーリード51、61と封止樹脂23(後述)との接触面積が増加し、インナーリード51、61の先端を封止樹脂23に対して強固に接続することができる。
以上説明したリードフレーム10は、全体として銅、銅合金、42合金(Ni42%のFe合金)等の金属から構成されている。また、リードフレーム10の厚みは、製造する半導体装置20の構成にもよるが、80μm以上200μm以下とすることができる。
なお、本実施の形態において、第1リード部12A及び第2リード部12Bは、ダイパッド11の4辺全てに沿って配置されているが、これに限られるものではなく、例えばダイパッド11の対向する2辺のみに沿って配置されていても良い。
半導体装置の構成
次に、図6および図7により、本実施の形態による半導体装置について説明する。図6および図7は、本実施の形態による半導体装置(DR−QFN(Dual Row QFN)タイプ)を示す図である。
図6および図7に示すように、半導体装置(半導体パッケージ)20は、ダイパッド11と、ダイパッド11の周囲に配置された複数の第1リード部12A及び複数の第2リード部12Bと、ダイパッド11上に搭載された半導体素子21と、第1リード部12A又は第2リード部12Bと半導体素子21とを電気的に接続する複数のボンディングワイヤ(接続部材)22とを備えている。また、ダイパッド11、第1リード部12A、第2リード部12B、半導体素子21およびボンディングワイヤ22は、封止樹脂23によって樹脂封止されている。
このうちダイパッド11、第1リード部12A及び第2リード部12Bは、上述したリードフレーム10から作製されたものである。このダイパッド11、第1リード部12A及び第2リード部12Bの構成は、半導体装置20に含まれない領域を除き、上述した図1乃至図5に示すものと同様であるため、ここでは詳細な説明を省略する。
また、半導体素子21としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子21は、各々ボンディングワイヤ22が取り付けられる複数の電極21aを有している。また、半導体素子21は、例えばダイボンディングペースト等の接着剤24により、ダイパッド11の表面に固定されている。
各ボンディングワイヤ22は、例えば金、銅等の導電性の良い材料からなっている。各ボンディングワイヤ22は、それぞれその一端が半導体素子21の電極21aに接続されるとともに、その他端が各第1リード部12A又は第2リード部12Bのボンディング領域15にそれぞれ接続されている。なお、ボンディング領域15には、ボンディングワイヤ22と密着性を向上させるめっき部が設けられていても良い。
封止樹脂23としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはPPS樹脂等の熱可塑性樹脂を用いることができる。封止樹脂23全体の厚みは、300μm以上1200μm以下程度とすることができる。また、封止樹脂23の一辺(半導体装置20の一辺)は、例えば8mm以上16mm以下することができる。なお、図6において、封止樹脂23のうち、ダイパッド11、第1リード部12A及び第2リード部12Bよりも表面側に位置する部分の表示を省略している。
リードフレームの製造方法
次に、図1乃至図5に示すリードフレーム10の製造方法について、図8(a)−(e)を用いて説明する。なお、図8(a)−(e)は、リードフレーム10の製造方法を示す断面図(図2に対応する図)である。
まず図8(a)に示すように、平板状の金属基板31を準備する。この金属基板31としては、銅、銅合金、42合金(Ni42%のFe合金)等の金属からなる基板を使用することができる。なお金属基板31は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。
次に、金属基板31の表裏全体にそれぞれ感光性レジスト32a、33aを塗布し、これを乾燥する(図8(b))。なお感光性レジスト32a、33aとしては、従来公知のものを使用することができる。
続いて、この金属基板31に対してフォトマスクを介して露光し、現像することにより、所望の開口部32b、33bを有するエッチング用レジスト層32、33を形成する(図8(c))。
次に、エッチング用レジスト層32、33を耐腐蝕膜として金属基板31に腐蝕液でエッチングを施す(図8(d))。これにより、ダイパッド11、第1リード部12A及び第2リード部12Bの外形が形成される。このとき、エッチング用レジスト層32、33の形状を適宜調整することにより、第1リード部12Aのインナーリード51及び第2リード部12Bのインナーリード61の先端部に、それぞれ上述した形状を有するボンディング領域15が形成される。なお、腐蝕液は、使用する金属基板31の材質に応じて適宜選択することができ、例えば、金属基板31として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、金属基板31の両面からスプレーエッチングを行うことができる。
その後、エッチング用レジスト層32、33を剥離して除去することにより、図1乃至図5に示すリードフレーム10が得られる。(図8(e))。
なお、上記においては、金属基板31の両面側からスプレーエッチングを行う場合を例にとって説明したが、これに限られるものではない。例えば、金属基板31の片面ずつ2段階のスプレーエッチングを行っても良い。具体的には、まず金属基板31の表面側の全体に第1エッチング用レジスト層を設けるとともに、裏面側に所定のパターンをもつ第2エッチング用レジスト層を形成し、金属基板31の裏面側のみエッチングを施す。次に、第1及び第2エッチング用レジスト層を除去するとともに、金属基板31の裏面側に耐エッチング性のある樹脂からなる封止層を設ける。続いて、金属基板31の表面側に所定のパターンをもつ第3エッチング用レジスト層を形成し、この状態で金属基板31の表面側のみエッチングを施す。その後、裏面側の封止層を剥離することにより、リードフレーム10の外形が形成される。このように金属基板31の片面ずつスプレーエッチングを行うことにより、第1リード部12A及び第2リード部12Bの変形を回避しやすいという効果が得られる。
半導体装置の製造方法
次に、図6および図7に示す半導体装置20の製造方法について、図9(a)−(e)を用いて説明する。
まず例えば図8(a)−(e)に示す方法により、リードフレーム10を作製する(図9(a))。
次に、リードフレーム10のダイパッド11上に、半導体素子21を搭載する。この場合、例えばダイボンディングペースト等の接着剤24を用いて、半導体素子21をダイパッド11上に載置して固定する(ダイアタッチ工程)(図9(b))。
次に、半導体素子21の各電極21aと、各第1リード部12A及び第2リード部12Bのボンディング領域15とを、それぞれボンディングワイヤ(接続部材)22によって互いに電気的に接続する(ワイヤボンディング工程)(図9(c))。
このとき、リードフレーム10をワイヤボンディング装置のヒートブロック36上に載置する。次いで、ヒートブロック36により第1リード部12A及び第2リード部12Bを裏面側から加熱する。これとともに、ワイヤボンディング装置のキャピラリー(図示せず)を介して超音波を印加しながら、半導体素子21の各電極21aと各第1リード部12A及び第2リード部12Bのボンディング領域15とをボンディングワイヤ22を用いて電気的に接続する。
本実施の形態において、ボンディング領域15の裏面42の幅w2は、ボンディング領域15の表面41の幅w1よりも広く、ボンディング領域15の表面41の幅w1と裏面42の幅w2との差は、ボンディング領域15の基端側から先端側へ向かうにつれて大きくなっている(図3及び図4参照)。これにより、ワイヤボンディング時に、インナーリード51、61が幅方向に傾く不具合を防止することができ、インナーリード51、61をヒートブロック36に対して安定して載置することができる。また、インナーリード51、61のボンディング領域15が、それぞれ表面41よりも広い裏面42を有していることにより、ヒートブロック36からボンディング領域15への熱伝達が安定する。この結果、ボンディングワイヤ22をインナーリード51、61のボンディング領域15に対して安定して接続することが可能となり、ボンディングワイヤ22の接続信頼性が向上する。さらに表面41よりも広い裏面42を介して、キャピラリーからの超音波エネルギーを安定してインナーリード51、61へ伝えることができる。これにより、ボンディングワイヤ22を安定して接続することが可能になる。
次に、リードフレーム10に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂23を形成する(図9(d))。このようにして、リードフレーム10、半導体素子21、第1リード部12A、第2リード部12Bおよびボンディングワイヤ22を封止する。
次に、各半導体素子21間の封止樹脂23をダイシングすることにより、リードフレーム10を各半導体装置20毎に分離する。この際、例えばダイヤモンド砥石からなるブレード(図示せず)を回転させながら、各半導体装置20間のリードフレーム10および封止樹脂23を切断しても良い。
このようにして、図6および図7に示す半導体装置20が得られる(図9(e))。
以上説明したように、本実施の形態によれば、ボンディング領域15の裏面42の幅w2は、ボンディング領域15の表面41の幅w1よりも広く、ボンディング領域15の表面41の幅w1と裏面42の幅w2との差は、ボンディング領域15の基端側から先端側へ向かうにつれて大きくなっている。これにより、ボンディング領域15の裏面42をヒートブロック36に対して安定して載置することができるので、ボンディングワイヤ22をボンディング領域15に対して安定して接続することが可能となり、ワイヤボンディング作業の信頼性を向上させることができる。また、ボンディング領域15の裏面42側を大きく形成したことにより、ワイヤーボンディング時にインナーリード51、61の先端までヒートブロック36からの熱を伝えることができるので、ワイヤーボンディング不良を抑制することが可能となる。
また、本実施の形態によれば、ボンディング領域15の表面41は、一対の側縁部41aと、一対の側縁部41aを互いに連結する湾曲縁部41bとを有する。これにより、ボンディング領域15の広さを一定程度確保し、ワイヤボンディングを円滑に行うことができる。
さらに、本実施の形態によれば、ボンディング領域15の裏面42は、一対の側縁部42aと、一対の側縁部42aを互いに連結する略直線状の先端縁部42bとを有する。これにより、ボンディング領域15の裏面42をヒートブロック36に対して安定して載置することができ、かつワイヤーボンディング時にインナーリード51、61の先端までヒートブロック36からの熱を伝えることができる。
さらに、本実施の形態によれば、ボンディング領域15の裏面42は、ボンディング領域15の表面41よりもダイパッド側に突出している。これにより、ボンディング領域15の裏面42をヒートブロック36に対して安定して載置することができ、かつワイヤーボンディング時にインナーリード51、61の先端までヒートブロック36からの熱を伝えることができる。さらに、インナーリード51、61と封止樹脂23との接触面積が増加するので、インナーリード51、61の先端を封止樹脂23に対して強固に接続することができる。
さらに、本実施の形態によれば、インナーリード51、61の厚みは、端子部53、63の厚みよりも薄い。これにより、エッチングによりインナーリード51、61の幅を狭くすることができ、インナーリード51、61を高密度で配置することができる。
さらに、本実施の形態によれば、ボンディング領域15は、表面41と裏面42との間に位置する一対の側面43を有し、一対の側面43は、それぞれボンディング領域15の幅方向内側に向けてくびれた形状をもつ。これにより、ボンディング領域15の断面二次モーメントを大きくし、そのねじれ強度を高めることができる。また、ボンディング領域15の側面43の表面積が増加するので、インナーリード51、61と封止樹脂23(後述)との接触面積を増加することができる。
なお、上記実施の形態では、第1リード部12Aと第2リード部12Bとが交互に配置されている場合を例にとって説明した。しかしながらこれに限らず、全てのリード部の外部端子が一直線上に並んでいても良い(QFNタイプ)。さらに、上記実施の形態では、第1リード部12Aの外部端子17Aと第2リード部12Bの外部端子17Bとが千鳥状に2列に配置されている場合を例にとって説明したが、これに限らず、外部端子が3列以上に配置されていても良い。
10 リードフレーム
11 ダイパッド
12A 第1リード部
12B 第2リード部
15 ボンディング領域
17A、17B 外部端子
20 半導体装置
21 半導体素子
22 ボンディングワイヤ(接続部材)
23 封止樹脂
41 表面
42 裏面
43 側面

Claims (10)

  1. リードフレームであって、
    半導体素子が搭載されるダイパッドと、
    前記ダイパッドの周囲に設けられ、それぞれ端子部と前記端子部から内側に延びるインナーリードとを含む複数のリード部とを備え、
    前記インナーリードの先端部にボンディング領域が形成され、
    前記ボンディング領域は、表面と、前記表面の反対側に位置する裏面とを有し、
    前記ボンディング領域の前記裏面の幅は、前記ボンディング領域の前記表面の幅よりも広く、
    前記ボンディング領域の前記表面の幅と前記裏面の幅との差は、前記ボンディング領域の基端側から先端側へ向かうにつれて大きくなり、
    前記ボンディング領域の前記表面は、一対の側縁部と、前記一対の側縁部を互いに連結する湾曲縁部とを有することを特徴とするリードフレーム。
  2. 前記ボンディング領域の前記裏面は、一対の側縁部と、前記一対の側縁部を互いに連結する略直線状の先端縁部とを有することを特徴とする請求項1記載のリードフレーム。
  3. 前記ボンディング領域の前記裏面は、前記ボンディング領域の前記表面よりも前記ダイパッド側に突出していることを特徴とする、請求項1又は2記載のリードフレーム。
  4. 前記インナーリードの厚みは、前記端子部の厚みよりも薄いことを特徴とする、請求項1乃至のいずれか一項記載のリードフレーム。
  5. 前記ボンディング領域は、前記表面と前記裏面との間に位置する一対の側面を有し、前記一対の側面は、それぞれ前記ボンディング領域の幅方向内側に向けてくびれた形状をもつことを特徴とする請求項1乃至のいずれか一項記載のリードフレーム。
  6. 半導体装置であって、
    ダイパッドと、
    前記ダイパッドの周囲に設けられ、それぞれ端子部と前記端子部から内側に延びるインナーリードとを含む複数のリード部と、
    前記ダイパッド上に搭載された半導体素子と、
    前記半導体素子と前記リード部の前記インナーリードとを電気的に接続する接続部材と、
    前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、
    前記インナーリードの先端部にボンディング領域が形成され、
    前記ボンディング領域は、表面と、前記表面の反対側に位置する裏面とを有し、
    前記ボンディング領域の前記裏面の幅は、前記ボンディング領域の前記表面の幅よりも広く、
    前記ボンディング領域の前記表面の幅と前記裏面の幅との差は、前記ボンディング領域の基端側から先端側へ向かうにつれて大きくなり、
    前記ボンディング領域の前記表面は、一対の側縁部と、前記一対の側縁部を互いに連結する湾曲縁部とを有することを特徴とする半導体装置。
  7. 前記ボンディング領域の前記裏面は、一対の側縁部と、前記一対の側縁部を互いに連結する略直線状の先端縁部とを有することを特徴とする請求項記載の半導体装置。
  8. 前記ボンディング領域の前記裏面は、前記ボンディング領域の前記表面よりも前記ダイパッド側に突出していることを特徴とする、請求項6又は7記載の半導体装置。
  9. 前記インナーリードの厚みは、前記端子部の厚みよりも薄いことを特徴とする、請求項乃至のいずれか一項記載の半導体装置。
  10. 前記ボンディング領域は、前記表面と前記裏面との間に位置する一対の側面を有し、前記一対の側面は、それぞれ前記ボンディング領域の幅方向内側に向けてくびれた形状をもつことを特徴とする請求項乃至のいずれか一項記載の半導体装置。
JP2016152949A 2016-08-03 2016-08-03 リードフレームおよび半導体装置 Active JP6807043B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016152949A JP6807043B2 (ja) 2016-08-03 2016-08-03 リードフレームおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016152949A JP6807043B2 (ja) 2016-08-03 2016-08-03 リードフレームおよび半導体装置

Publications (2)

Publication Number Publication Date
JP2018022775A JP2018022775A (ja) 2018-02-08
JP6807043B2 true JP6807043B2 (ja) 2021-01-06

Family

ID=61164578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016152949A Active JP6807043B2 (ja) 2016-08-03 2016-08-03 リードフレームおよび半導体装置

Country Status (1)

Country Link
JP (1) JP6807043B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12476169B2 (en) * 2020-03-11 2025-11-18 Rohm Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP2018022775A (ja) 2018-02-08

Similar Documents

Publication Publication Date Title
JP6205816B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP7174363B2 (ja) リードフレームおよび半導体装置
JP6936963B2 (ja) リードフレーム
JP6573157B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6788825B2 (ja) リードフレームおよび半導体装置
JP6807043B2 (ja) リードフレームおよび半導体装置
JP6807050B2 (ja) リードフレームおよび半導体装置
JP6465394B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6946870B2 (ja) リードフレーム、半導体装置、および半導体装置の製造方法
JP7365588B2 (ja) リードフレームおよび半導体装置
JP6810906B2 (ja) リードフレームおよび半導体装置
JP7081702B2 (ja) リードフレームおよび半導体装置
JP7380750B2 (ja) リードフレームおよび半導体装置
JP6911377B2 (ja) リードフレームおよび半導体装置
JP6842649B2 (ja) リードフレームおよび半導体装置
JP7064721B2 (ja) リードフレームおよび半導体装置
JP6967190B2 (ja) リードフレーム
JP6924411B2 (ja) リードフレームおよび半導体装置の製造方法
JP7249533B2 (ja) リードフレームおよび半導体装置の製造方法
JP6436202B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2015154042A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6428013B2 (ja) リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法
WO2015111623A1 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2013135025A (ja) 半導体装置製造用リードフレーム及び半導体装置の製造方法
JP2020088210A (ja) リードフレームおよび半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201119

R150 Certificate of patent or registration of utility model

Ref document number: 6807043

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150