JP6814213B2 - プラズマ処理のためのアーキング検出装置 - Google Patents

Description

本明細書に記載された実施形態は、プラズマ処理チャンバにおけるアーキング検出、より詳細にはプラズマ処理チャンバにおけるアーキングを検出するためのアーキング検出装置およびアーキング検出方法に関する。

アーキング問題は、プラズマ処理チャンバ内で密接して配置された２点間の高い電圧差に起因して半導体処理装置内部のほぼすべてのプラズマ環境に存在する可能性がある。アーキングは、下にある材料の溶発、基板破損、および／または処理チャンバへの損傷を引き起こすことがある。
基板処理中にアーキング事象を検出できないと、使用不可能なまたは低歩留まりの半導体基板のバッチをもたらし、ひいては、潜在的に数千ドルの収入の損失をもたらす可能性がある。
したがって、プラズマ処理チャンバにおける改善されたアーキング検出のための機器および方法が必要である。

本明細書に記載された実施形態は、一般にプラズマ処理チャンバおよびアーキング事象のための検出装置に関する。一実施形態において、アーキング検出装置が本明細書で開示される。本アーキング検出装置は、プローブ、検出回路、およびデータログシステムを備える。プラズマ処理チャンバの内部容積に部分的に曝されたプローブ。検出回路は、プローブからアナログ信号を受け取り、アナログ信号中に存在する事象をスケーリングして出力信号を出力するように構成される。データログシステムは、検出回路から出力信号を受け取るように通信可能に結合される。データログシステムは、内部容積内で発生するアーキング事象を追跡するように構成される。
別の実施形態では、プラズマ処理チャンバが本明細書で開示される。本プラズマ処理チャンバは、チャンバ本体、ペデスタル組立体、シャワーヘッド、およびアーキング検出装置を備える。チャンバ本体は、内部容積を画定する。ペデスタル組立体は、内部容積内に配置される。ペデスタル組立体は、基板を支持するように構成される。シャワーヘッドは、ペデスタル組立体の上方で内部容積内に配置される。シャワーヘッドは、内部容積内でプラズマを生成するように構成される。アーキング検出装置は、プローブ、検出回路、およびデータログシステムを備える。プラズマ処理チャンバの内部容積に部分的に曝されたプローブ。検出回路は、プローブからアナログ信号を受け取り、アナログ信号中に存在する事象をスケーリングして出力信号を出力するように構成される。データログシステムは、検出回路から出力信号を受け取るように通信可能に結合される。データログシステムは、内部容積内で発生するアーキング事象を追跡するように構成される。

別の実施形態では、プラズマ処理チャンバのアーキング事象を検出するための方法が本明細書で開示される。本方法は、処理チャンバの内部容積内に部分的に配置されたプローブからの信号を検出回路に送信するステップと、アーキング事象が内部容積内で発生したかどうかを判定するステップと、アーキング事象が発生したという判定に応答してアーキング事象にフラグを立てるステップと、スケーリングされた信号をデータログシステムに出力するステップと、を含む。
本開示の上記の特徴を詳細に理解することができるように、一部が添付図面に示される実施形態を参照することによって上で要約された本開示のより詳細な記載を行うことができる。しかしながら、添付図面は、本開示の典型的な実施形態のみを示し、したがって、その範囲を限定していると考えられるべきではなく、その理由は本開示が他の等しく効果的な実施形態を受け入れることができるためであることに留意されたい。

一実施形態による、プローブを有するプラズマ処理チャンバである。 一実施形態による、図１のプローブと共に使用される検出回路のための回路設計である。 一実施形態による、図１のプローブを使用してプラズマ処理チャンバにおけるアーキング事象を検出するための方法である。 検出回路の別の実施形態であり、図２の回路をより詳細に示す。

明瞭にするために、各図間で共通の同一の要素を指定するために、適用可能な場合は、同一の参照数字が使用された。加えて、一実施形態の要素は、本明細書に記載された他の実施形態において利用するために有利に適合されてもよい。
図１は、一実施形態による、アーキング検出装置１０１と接続されたプラズマ処理チャンバ１００を示す。プラズマ処理チャンバ１００は、チャンバ本体１０２を含む。チャンバ本体１０２は、内部容積１０４を画定する。ペデスタル組立体１０６は、内部容積１０４内に配置されている。ペデスタル組立体１０６は、処理中に基板１０８を支持するように構成されている。チャンバ１００は、ガス供給１１４によって内部容積１０４へ提供されるプロセスガスを供出するための、ペデスタル組立体１０６の上方に配置された１つまたは複数のガス注入ポートあるいはシャワーヘッド１１０をさらに含む。シャワーヘッド１１０は、プロセスガスを活性化するための電極として機能し、エネルギー源１１８と共にプラズマ１１２を形成することができる。プロセスガスを活性化するための電極またはコイルは、代わりの場所に配置されてもよい。エネルギー源１１８は、高周波（ＲＦ）源であってもよい。整合回路１１６は、インピーダンス整合のためにエネルギー源１１８と電極との間に設けられてもよい。また、プロセス量を所望の圧力に維持するために、真空ポンプ１２６がチャンバ本体１０２に結合されてもよい。

アーキング検出装置１０１は、プローブ１２０、データログシステム１２４、および検出回路１２２を含む。プローブ１２０は、部分的に内部容積１０４内へ延出する。プローブ１２０は、内部容積１０４のプラズマ変動および不安定性を感知することによって、プラズマ処理チャンバ１００内部のアーキング事象を検出するように構成されている。プローブ１２０は、データログシステム１２４と通信する。データログシステム１２４は、プラズマ処理中に発生するアーキング事象の回数を追跡する。アーキング事象は、プラズマ電位の降下がある場合に発生する。一部のアーキング事象は、１００マイクロ秒を超えて続く持続時間を有することがある。他のアーキング事象は、１００マイクロ秒未満続く持続時間を有することがある。データログシステム１２４は、アーキング事象が１００マイクロ秒未満の時間範囲内で発生する場合は、感知することができない。

これを解決するために、検出回路１２２がデータプローブ１２０とデータログシステム１２４との間の信号スケーリングシステムとして使用される。検出回路１２２は、プローブ１２０によって提供されるアナログ信号の信号レベルをデータログシステム１２４のための特定の範囲内にスケーリングする。また、検出回路１２２は、偽の電位降下を除去するためにプローブ１２０からのアナログ信号をフィルタすることができる。検出回路１２２は、より速いアーキング事象をより遅いアーキング事象から分離することができる。例えば、検出回路１２２は、１００マイクロ秒よりも長い、または短いアーキング事象を区別することができるプロセッサを含むことができる。検出回路１２２は、高速のアーキング事象（１００マイクロ秒未満）にフラグを立て、データログシステムによって読み取り可能なより長い持続時間を有するように電位の降下を示すアナログ信号の部分をスケーリングし、データログシステム１２４がアーキング事象の発生を記録することができるように、スケーリングされたアナログ信号をデジタル信号に変換する。これにより、より短いアーキング事象を実時間で検出し分析することが可能になり、このより短いアーキング事象を使用して、プラズマ処理チャンバ１００へのアーキング損傷を防止するためにフラグを立てて処理を停止することができる。

チャンバ１００は、コントローラ１２５をさらに含む。コントローラ１２５は、処理チャンバ１００の動作を制御するように構成されてもよい。例えば、コントローラ１２５は、データログシステム１２４と通信することができ、それにより、アーキング事象が検出されたときに、データログシステム１２４は、事象に関する発生および／または他の情報をコントローラ１２５に通信することができ、コントローラ１２５は、処理を中止すべきかどうかを判定することができる。コントローラ１２５は、メモリ１３０および大容量記憶装置と共に動作可能なプログラム可能な中央処理装置（ＣＰＵ）１２８、入力制御ユニット、ならびに表示ユニットを含む。サポート回路１３２は、従来のやり方でプロセッサをサポートするためにＣＰＵに結合されている。

図２は、検出回路１２２の一実施形態を示す。検出回路１２２は、入力２０２および出力２０４を有する回路２００として示されている。入力２０２は、回路２００へのプラズマの状態を示すアナログ信号などの、プローブ１２０によって提供される情報を受け取った。回路２００は、例えば、電位の降下などのアーキング事象に対応するアナログ信号の部分を、より長い持続時間を有するように、データログシステム１２４によって読み取り可能な形態にスケーリングする。データログシステム１２４によって読み取り可能な形態は、１００マイクロ秒を超える持続時間を有する信号部分によってアーキング事象が表されたアナログ出力信号であってもよい。
一例において、回路２００は、アーキング事象を示すアナログ信号に存在する短い持続時間のスパイクを、例えば、１００マイクロ秒よりも長い、より長い持続時間を有するステップまたは他の指標などのデジタル信号に変換する。また、回路２００は、プローブからのアナログ信号を、出力２０４を介してデータログシステム１２４に提供されるデジタル信号に変換することができる。一実施形態において、回路２００は、１００マイクロ秒未満の持続時間を有する電位の降下を有するアナログ信号の部分を、アナログ信号の電位の降下を示す部分が１００マイクロ秒を超える持続時間を有するデジタル信号に変更する。したがって、検出回路１２２の出力信号は、回路２００の出力２０４を介してデータログシステム１２４に送信されるデジタルのスケーリングされた信号である。

任意選択で、回路２００は、フィルタ回路（図示せず）を含んでもよい。フィルタ回路は、所定のしきい値未満の、プローブ１２０によって提供されるアナログ信号の部分を除去するように構成されてもよい。例えば、フィルタ回路は、無視できるアーキングであるか、またはアーキング事象を示していない可能性がある所定のしきい値未満の振幅を有する、プローブ１２０によって提供されるアナログ信号の部分を除去するように構成されてもよい。あるいは、フィルタ回路のフィルタ機能は、コントローラ１２５、検出回路１２２、データログシステム１２４、または他のプロセッサのうちの１つのプロセッサで行われてもよい。

図４は、検出回路１２２の別の実施形態を示し、回路２００をより詳細に示す。入力２０２は、（ファントムで示される）回路２００の演算増幅器４０６の非反転入力に供給される。演算増幅器４０６の出力は、ノード４９０で交わる。ノード４９０は、演算増幅器４０６の反転入力へ、および別のノード４０１にフィードバックするために分岐する。ノード４０１は、抵抗器Ｒ_aおよび抵抗器Ｒ_bに分岐する。抵抗器Ｒ_aは、ノード４０３で抵抗器Ｒ_cに接続されている。抵抗器Ｒ_aは、演算増幅器４０８の非反転入力に供給される。抵抗器Ｒ_bは、ノード４０５で抵抗器Ｒ_dおよび可変抵抗器Ｒ_eに接続されている。可変抵抗器Ｒ_eは、反転入力を介して演算増幅器４０８におよびノード４０７でコンデンサＣ_aに接続されている。演算増幅器４０８の出力は、抵抗器Ｒ_fに接続されている。抵抗器Ｒ_fは、ｐ−ｎ−ｐトランジスタ４１０に接続されている。トランジスタ４１０のコレクタ端子は、ノード４０９で抵抗器Ｒ_gおよび単安定マルチバイブレータ４２１に接続されている。一例において、単安定マルチバイブレータ４２１は、Ｔｅｘａｓ Ｉｎｓｔｒｕｍｅｎｔｓから市販されている単安定マルチバイブレータ７４ＨＣ１２３Ｅである。単安定マルチバイブレータ４２１は、出力２０４に接続されている。

図３は、一実施形態による、プラズマ処理チャンバにおけるアーキング事象を検出するための方法３００を示す。本方法は、動作３０２で始まる。
動作３０２では、処理チャンバの内部容積内に部分的に配置されたプローブが検出回路に信号を送る。プローブから送られた信号は、アナログ信号である。このアナログ信号は、処理チャンバの内部容積内で生成されたプラズマの状態を表す。

動作３０４では、検出回路は、アーキング事象が内部容積内で発生しているかどうかを判定する。アーキング事象は、プラズマ電位の降下がある場合に、発生する。したがって、検出回路はプローブによって提供されるアナログ信号の降下を探す。一実施形態において、検出回路は、アーキング事象に対応するプラズマ電位の降下があるかどうかを判定するためにプロセッサを含む。別の実施形態では、プロセッサは、コントローラに含まれていてもよい。さらに別の実施形態では、プロセッサは、検出回路と通信する遠隔のプロセッサであってもよい。

動作３０６では、アーキング事象が発生したとの判定に応答して、検出回路は、アーキング事象にフラグを立てる。検出回路は、アナログ信号の電位の降下をデータアナログシステムによって読み取り可能な持続時間にスケーリングすることによって、アーキング事象にフラグを立てる。例えば、検出回路は、プラズマ電位の降下の持続時間を１００マイクロ秒よりも長く延ばす。これによって、スケーリングされたアナログ信号が生成される。検出回路は、スケーリングされたアナログ信号をデータアナログシステムによって読み取り可能なデジタル信号に変換する。したがって、検出回路は、データアナログシステムによって読み取り不可能なアナログ信号を捕らえ、読み取り可能なデジタル信号にスケーリングすることによって、プローブとデータアナログシステムとの間のブリッジとして働く。これによって、処理チャンバのユーザは、多数のより小さなアーキング事象がより大きなアーキング損傷へと複雑化する前に小さなアーキング事象の発生を検出することが可能になる。

動作３０８では、検出信号は、デジタル信号をデータログシステムに出力する。データログシステムは、アーキング事象が発生した場合に、処理チャンバのユーザに通知する。これによって、ユーザは、処理を停止し、アーキング損傷に注意することが可能になる。
前述の事項は、特定の実施形態を対象としているが、他のおよびさらなる実施形態がその基本的な範囲から逸脱せずに、考案されてもよく、その範囲は、以下の特許請求の範囲によって決定される。

Claims (11)

1. プラズマ処理チャンバの内部容積に部分的に曝されて配置されたプローブと、
   前記内部容積内のプラズマ電位から導出されるアナログ信号を前記プローブから受け取り、
   前記アナログ信号の第１の降下を検出することに基づいてアーキング事象が発生していることを判定し、前記第１の降下は、第１の持続時間と第１の振幅を有し、
   前記アナログ信号の検出された第１の降下に基づいて出力信号を出力するように構成された検出回路と、を備え、
   前記出力信号は、前記第１の持続時間より長い第２の持続時間を有し、前記第１の持続時間は１００マイクロ秒未満であり、前記第２の持続時間は１００マイクロ秒を超えており、
   更に、
   前記検出回路と通信するデータログシステムであって、１００マイクロ秒を超えた入力信号を検出すると共に、前記検出回路からの前記出力信号を受信するように構成された、データログシステム
   を備え、
   前記検出回路は、
   各々の演算増幅器が第１の入力、第２の入力及び出力を有する、第１の演算増幅器及び第２の演算増幅器を備え、
   前記第１の演算増幅器の前記第１の入力は、前記アナログ信号に接続されており、
   前記第２の演算増幅器の前記第１の入力は、前記第１の演算増幅器の前記出力に接続されており、
   前記第２の演算増幅器の前記第２の入力は、第１のレジスタを介して前記第１の演算増幅器の前記出力に接続されており、接地されたコンデンサが、前記第１のレジスタと前記第２の演算増幅器の前記第２の入力との間で前記第２の演算増幅器の前記第２の入力に接続されている、アーキング検出装置。
2. 前記検出回路が前記プローブからの前記アナログ信号をデジタル信号に変換するように動作可能である、請求項１に記載のアーキング検出装置。
3. 前記検出回路が前記アナログ信号をフィルタ処理するように更に構成された、請求項１に記載のアーキング検出装置。
4. 内部容積を画定するチャンバ本体と、
   前記内部容積内に配置されたペデスタル組立体であって、基板を支持するように構成された、ペデスタル組立体と、
   前記ペデスタル組立体の上方で、前記内部容積内に配置されたシャワーヘッドであって、前記内部容積内でプラズマを生成するように構成された、シャワーヘッドと、
   アーキング検出装置であって、
   プラズマ処理チャンバの内部容積に部分的に曝されたプローブと、
   前記内部容積内のプラズマ電位から導出されるアナログ信号を前記プローブから受け取り、前記アナログ信号の第１の降下を検出することに基づいてアーキング事象が発生していることを判定し、前記第１の降下は、第１の持続時間と第１の振幅を有し、前記アナログ信号の検出された第１の降下に基づいて出力信号を出力し、前記出力信号は、前記第１の持続時間より長い第２の持続時間を有し、前記第１の持続時間は１００マイクロ秒未満であり、前記第２の持続時間は１００マイクロ秒を超えるように構成された検出回路と、
   前記検出回路と通信するデータログシステムであって、１００マイクロ秒を超えた入力信号を検出すると共に、前記検出回路からの前記出力信号を受信するように構成された、データログシステムと、
   を備えるアーキング検出装置と、
   を備え、
   前記検出回路は、
   各々の演算増幅器が第１の入力、第２の入力及び出力を有する、第１の演算増幅器及び第２の演算増幅器を備え、
   前記第１の演算増幅器の前記第１の入力は、前記アナログ信号に接続されており、
   前記第２の演算増幅器の前記第１の入力は、前記第１の演算増幅器の前記出力に接続されており、
   前記第２の演算増幅器の前記第２の入力は、第１のレジスタを介して前記第１の演算増幅器の前記出力に接続されており、接地されたコンデンサが、前記第１のレジスタと前記第２の演算増幅器の前記第２の入力との間で前記第２の演算増幅器の前記第２の入力に接続されており、
   更に、
   前記第２の演算増幅器の前記出力に基づいて動作するように構成された単安定マルチバイブレータを備えた、プラズマ処理チャンバ。
5. 前記検出回路が前記プローブからの前記アナログ信号をデジタル信号に変換するように動作可能である、請求項４に記載のプラズマ処理チャンバ。
6. 前記アーキング検出装置が、
   前記アーキング検出装置と通信するコントローラであって、前記検出回路からの前記出力信号の前記出力に応答して、前記プラズマ処理チャンバで実行されている処理を停止するように構成された、コントローラ、
   をさらに備える、請求項４に記載のプラズマ処理チャンバ。
7. 前記検出回路が前記アナログ信号をフィルタ処理するように更に構成される、請求項４に記載のプラズマ処理チャンバ。
8. プラズマ処理チャンバ内のアーキング事象を検出するための方法であって、
   前記処理チャンバの内部容積内に部分的に配置されたプローブからのアナログ信号を検出回路に送信するステップであって、前記アナログ信号は、前記内部容積内のプラズマ電位から導出される、ステップと、
   前記アナログ信号の第１の降下を検出することに基づいてアーキング事象が前記内部容積内で発生していることを前記検出回路によって判定するステップであって、前記第１の降下は、第１の持続時間と第１の振幅を有する、ステップと、
   前記アーキング事象が発生したという判定に応答して、前記検出回路によって出力信号を出力するステップとを備え、
   前記出力信号は、前記第１の持続時間より長い第２の持続時間を有し、
   前記第１の持続時間は１００マイクロ秒未満であり、前記第２の持続時間は１００マイクロ秒を超えており、
   更に、
   前記検出回路からの前記出力信号をデータログシステムによって受信するステップを備え、
   前記データログシステムは、１００マイクロ秒を超えた入力信号を検出するように構成され、
   前記検出回路は、
   各々の演算増幅器が第１の入力、第２の入力及び出力を有する、第１の演算増幅器及び第２の演算増幅器を備え、
   前記アナログ信号の前記第１の降下を検出することは、前記検出回路の前記第２の演算増幅器によって検出され、
   前記第１の演算増幅器の前記第１の入力は、前記アナログ信号に接続されており、
   前記第２の演算増幅器の前記第１の入力は、前記第１の演算増幅器の前記出力に接続されており、
   前記第２の演算増幅器の前記第２の入力は、第１のレジスタを介して前記第１の演算増幅器の前記出力に接続されており、接地されたコンデンサが、前記第１のレジスタと前記第２の演算増幅器の前記第２の入力との間で前記第２の演算増幅器の前記第２の入力に接続されている、方法。
9. 前記出力信号は、デジタル信号である、請求項８に記載の方法。
10. 前記検出回路は、前記プローブによって送信された前記アナログ信号をフィルタ処理する、請求項８に記載の方法。
11. 前記検出回路は、前記第２の演算増幅器の前記出力に基づいて動作するように構成された単安定マルチバイブレータを更に備えた、請求項１に記載のアーキング検出装置。

Images