JP6817331B2 - スイッチング可能な粗同調回路網およびバラクタ微同調回路網を含むハイブリッド同調回路網を備えたソリッドステートインピーダンス整合システム - Google Patents

Description

関連出願の相互参照
本出願は、2016年5月24日に出願した米国実用出願第15/162,960、名称「SOLID-STATE IMPEDANCE MATCHING SYSTEMS INCLUDING A HYBRID TUNING NETWORK WITH A SWITCHABLE COARSE TUNING NETWORK AND A VARACTOR FINE TUNING NETWORK」の優先権を主張するものである。本出願は、2013年11月5日に発行された米国特許第8,576,013号、名称「POWER DISTORTION-BASED SERVO CONTROL SYSTEMS FOR FREQUENCY TUNING RF POWER SOURCES」および2014年7月15日に出願した米国特許第8,781,415号、名称「DISTORTION CORRECTION BASED FEEDFORWARD CONTROL SYSTEMS AND METHODS FOR RADIO FREQUENCY POWER SOURCES」に関係する。これらの米国特許の開示全体が参照により本明細書に組み込まれる。

本開示は、一般的に、インピーダンス整合回路網に関する。

本明細書で与えられている背景の説明は、本開示の文脈を一般的に提示することを目的としている。この背景技術の節で説明されている範囲において、現在名前を挙げられている発明者らの研究、ならびに出願時に何らかの形で従来技術として認められ得ない説明の態様は、明示的にも暗示的にも本開示に対する従来技術として認められるものではない。

プラズマエッチングは、半導体加工工程において頻繁に使用される。プラズマエッチングでは、イオンは電界によって加速され、基材上の露出した表面をエッチングする。電界は、無線周波数(RF)電力システムのRF発生器によって生成されるRF電力信号に基づき生成される。RF発生器によって精製されるRF電力信号は、プラズマエッチングを効果的に実行するように正確に制御されなければならない。

RF電力システムは、RF発生器と、整合回路網と、負荷(たとえば、プラズマ室)とを含み得る。RF発生器は、整合回路網で受信される、RF電力信号を発生する。整合回路網は、整合回路網の入力インピーダンスをRF発生器と整合回路網との間の伝送路の特性インピーダンスに整合させる。このインピーダンス整合は、整合回路網に順方向に送られる電力(順電力)の量を最大化し、整合回路から反射してRF発生器に戻る電力(「逆電力」)の量を最小化するのに役立つ。整合回路網の入力インピーダンスが伝送路の特性インピーダンスと整合するときに、順電力は最大化され、逆電力は最小化され得る。

RF整合回路網は、負荷静電容量と、同調静電容量とを含み得る。負荷静電容量は、負荷(たとえば、プラズマ室)と並列に接続され、同調静電容量は、RF入力と負荷との間に直列に接続される。負荷静電容量および/または同調静電容量は、スイッチング回路網を含み得る。スイッチング回路網は、典型的には、電界効果トランジスタ(FET)および/またはp型真性n型(PIN)ダイオードを含む。PINダイオードは、2値状態(すなわち、ONまたはOFFのいずれか)を有する。

FETおよび/またはPINダイオードを含むスイッチング回路網は、必要なダイオードの数により複雑なものとなる。PINダイオードは、絶縁破壊の影響を受けやすく、比較的高価である。負荷静電容量または同調静電容量の全静電容量を変化させるためのPINダイオードのスイッチングは、不連続方式で実行される。PINダイオードのスイッチングは、RFソースがRF信号を整合回路網の入力に送ることによって見られ得る、整合回路網の共振周波数およびインピーダンスにおける不連続なジャンプを引き起こし得る。それに加えて、PINダイオードのスイッチングは、共振周波数がフィードバック制御ループによって再確立されている間にRFソースのオフ共振動作を引き起こし得る。オフ共振動作は、FETに対して著しいストレスをかけ得る。述べられている問題を軽減するには、たとえば、FETが関連付けられているコンデンサおよび駆動回路を有している必要がある。

様々な問題がスイッチングPINダイオードに存在している。PINダイオードに関連付けられている静電容量は、PINダイオードにわたってバイアス電圧を印加することによって回路内にスイッチングされる。図1は、インピーダンス整合回路の従来のデュアルピンダイオード回路(dual-pin diode circuit)10の例示的な概略図を示している。デュアルPINダイオード回路10は、PINダイオード14、16と、対応するコンデンサC_n1、C_n2とを含む。PINダイオード14、16は、RF入力端子18とRF出力端子20との間でコンデンサC_n1、C_n2とそれぞれ直列に接続される。PINダイオード14、16は、それぞれバイアス電圧V_SWT1、V_SWT2を受ける。

PINダイオード14、16のうちの1つまたは複数が、順方向バイアスをかけられたときに、デュアルPINダイオード回路10は、導通モードにあり、電流が端子18、20の間に流れるのが許される。その結果、コンデンサC_n1、C_n2は、インピーダンス整合回路に適用される。逆に、PINダイオードに逆方向バイアスがかかったときに、電流は阻止され、この開回路状態において、コンデンサC_n1、C_n2は、インピーダンス整合回路から取り除かれる。PINダイオードを使用する代わりに、FETスイッチが使用されてよい。FETスイッチ実装形態において、各個別のダイオードは、ON(または導通)状態とOFF(または開)状態とを有する2値スイッチとして動作する。インピーダンス整合回路網は、リアクタ(またはプラズマ室)のプロセス範囲に関連付けられているインピーダンス空間をカバーするのに必要な静電容量範囲をカバーするように一組のコンデンサをスイッチングするためのPINダイオードの回路網を含み得る。

同調分解能
PINダイオードを使用してコンデンサをスイッチングする著しい不利点は、同調分解能である。いくつかのPINダイオードおよび関連付けられているコンデンサは、所定のインピーダンス同調空間をカバーするのに適した静電容量範囲をもたらすのに必要である。設計要件は、各ダイオードとコンデンサの対の間のシーケンス時に好適な分解能を達成するために静電容量範囲に対する十分なダイオードおよびコンデンサの組合せを有することであるとしてよい。図1を再び参照すると、V_SWT1に順方向バイアスがかかり、V_SWT2に逆方向バイアスがかかったときに、静電容量C_n1が接続される。V_SWT2が逆方向バイアスをかけられた状態から順方向バイアスをかけられた状態に変化した場合、C_n1、C_n2の組合せが接続される。この場合、C_n1とC_n2との差は、回路の有効分解能である。より低い分解能を達成するために、より多くのPINダイオード/FETおよび対応するコンデンサがインピーダンス整合回路に組み込まれなければならない。

PINダイオードおよびFETは、静電容量の変化の間の高速スイッチングを可能にする。PINダイオードおよびFETは、電気機械的可変コンデンサを有する従来のインピーダンス整合回路よりも高速な速度でスイッチングされ得る。電気機械的可変コンデンサの静電容量は、ステッピングモーターを介して変更され、これは静電容量を直線的に徐々に変化させる。PINダイオードおよびFETによる静電容量の変化は、静電容量範囲(または複数の増分的静電容量ステップ)をスキップさせることができるが、電気機械的可変コンデンサは、所望の静電容量に到達するように一連の静電容量に漸次スイッチングしてゆく必要がある。電気機械的可変コンデンサを含む従来のインピーダンス整合回路では、例示的な分解能は、隣接する(または1ステップずつの)静電容量スイッチング遷移に関して0.2ピコファラッド(pF)未満である。

図2Aおよび図2Bは、PINダイオードスイッチを使用して実際の同調限度を伝える、PINダイオードスイッチの2つの配列に対するインピーダンス同調空間の差を示している。図2Aは、PINダイオードの第1の配列を有するバイアス整合回路網に対するインピーダンス同調空間のスミスチャートを示している。図2Bは、PINダイオードの第2の配列を有するバイアス整合回路網に対する別のインピーダンス同調空間のスミスチャートを示している。図2Aでは、インピーダンス整合回路の負荷コンデンサC1および同調コンデンサC2は、ダイオードとコンデンサとの組合せのそれぞれのセットを含み、セットの各々は、24個のダイオードとコンデンサとの組合せを含み、24×24配列を形成する。C1およびC2に対する異なる所定の静電容量範囲により、C1およびC2の有効分解能は、それぞれ、隣接する静電容量スイッチング遷移に関して24pF、および隣接する静電容量スイッチング遷移に関して56pFであり得る。図2Aのスミスチャートを考慮すると、大きい疎らな領域は、この24×24配列の構造に対する静電容量の変化の間に見られ得る。C2は、C1より大きい分解能を有する。C2の分解能を改善するために、C2に関連付けられている配列は、24個のダイオードスイッチから96個のダイオードスイッチにスケーリングされ得る。修正されたインピーダンス同調空間は、図2Bのスミスチャートに示されている。ダイオードの数が増やされると、分解能は、隣接する静電容量スイッチング遷移に関して14pFに下げられる。分解能の低下がもたらされるが、これは、いくつかの反射電力要件を満たすのに十分でない。コンデンサ分解能が悪い結果、インピーダンス同調性能は低下し、反射電力の0.25%を満たす業界標準はPINダイオード/スイッチの使用に関して依然として問題がある。

電圧および電流ストレス限度は、コンデンサと直列につながるPINダイオードを有するPINダイオード回路(たとえば、図1のデュアルPINダイオード回路)に関連付けられる。コンデンサの数は、PINダイオード/スイッチに関して結果としてより多くのコンデンサをもたらす、電流共有のために増やされ得る。電圧ストレスを管理するために、電圧定格がより高いPINダイオードが使用されることがあり、コストが増大し得る。また、負荷コンデンサC1について、24個のダイオードスイッチ位置と適切に共有された電流があるので、92個のコンデンサが必要である。同調コンデンサC2について、96個のダイオードスイッチ位置と適切に共有された電流があるので、960個のコンデンサが必要である。したがって、実質的な数のコンポーネントと、PINダイオード回路を使用することに関連するコストがある。それに加えて、PINダイオード回路は、目標とする同調インピーダンス性能を達成する能力に関して制限がある。

粗同調回路網および微同調回路網を含む電子可変静電容量が提供される。粗同調回路網は、(i)プラズマ処理システムのRF発生器からRF入力信号を受信し、(ii)第1のRF出力信号を基準端子または負荷に出力し、(iii)第1の直流(DC)バイアス電圧を受け取るように構成されたスイッチング可能回路を備える。スイッチング可能回路は、第1の状態と第2の状態との間でスイッチングされるように構成される。スイッチング可能回路の静電容量は、第1の状態にある間、第1のDCバイアス電圧に基づき、第2の状態にある間、第1のDCバイアス電圧に基づかない。微同調回路網は、粗同調回路網と並列に接続され、微同調回路網は、背向ダイオードバラクタを備える。背向ダイオードバラクタは、第2のDCバイアス電圧を受け取るように構成される。背向ダイオードバラクタは、RF入力信号を受信するように構成された第1のダイオードと、第1のダイオードとの背向構成で接続され、第2のRF出力信号を基準端子または負荷に出力するように構成された第2のダイオードとを備える。背向ダイオードバラクタの静電容量は、第2のDCバイアス電圧に基づく。

別の特徴では、電子可変静電容量を動作させる方法が提供され、第1の電子可変静電容量は、粗同調回路網および微同調回路網を含むハイブリッド同調回路網を含む。微同調回路網は、粗同調回路網と並列に接続される。この方法は、第1のRF入力信号を、粗同調回路網のスイッチング可能回路におけるプラズマ処理システムのRF発生器から受信するステップを含む。スイッチング可能回路は、第1の状態と第2の状態との間でスイッチングされるように構成される。この方法は、第1のRF出力信号をスイッチング可能回路から基準端子または負荷に出力するステップと、スイッチング可能回路で第1のDCバイアス電圧を受け取るステップであって、スイッチング可能回路の静電容量は、第1の状態にある間、第1のDCバイアス電圧に基づき、第2の状態にある間、第1のDCバイアス電圧に基づかない、ステップと、微同調回路網の背向ダイオードバラクタにおける第2のDCバイアス電圧を受け取るステップとをさらに含む。この方法は、背向ダイオードバラクタの第1のダイオードにおいて第1のRF入力信号を受信するステップと、第2のRF出力信号を第2のダイオードから基準端子または負荷に出力するステップであって、第2のダイオードは第1のダイオードと背向構成で接続され、背向ダイオードバラクタの静電容量は第2のDCバイアス電圧に基づく、ステップとをさらに含む。

別の特徴では、方法が提供され、この方法は、歪み量を決定するステップであって、歪み量は、RF発生器からプラズマ処理室に送られる反射電力の量の指示である、ステップと、歪み量に基づき、電子可変静電容量に対する利得値を決定するステップであって、電子可変静電容量は、RF発生器とプラズマ処理室との間に接続されているインピーダンス整合回路網のシャント静電容量または直列静電容量である、ステップとを含む。電子可変静電容量は、スイッチング可能回路とバラクタとを備える。バラクタは、スイッチング可能回路と並列に接続される。この方法は、直接収束モードにおいて、第1のDCバイアス電圧を初期DCバイアス電圧から直接、第1の目標電圧に調整するステップと、第1の目標電圧をスイッチング可能回路またはバラクタに供給するステップとをさらに含む。

別の特徴では、調整モジュール、制御回路、およびバイアス回路を含むコントローラが実現される。調整モジュールは、RF発生器からプラズマ処理システムのインピーダンス整合回路網へのRF電力の伝達に対応する歪み量を決定するように構成される。制御回路は、(i)歪み量に基づき制御信号を生成し、(ii)制御信号をドライバ回路に出力して、インピーダンス整合回路網内のハイブリッド同調回路網のスイッチング可能回路に第1のDCバイアス電圧を印加し、スイッチング可能回路の静電容量を設定するように構成される。バイアス回路は、(i)歪み量に基づき第2のDCバイアス電圧を生成し、(ii)第2のDCバイアス電圧をハイブリッド同調回路網のバラクタに出力するように構成される。調整モジュールは、スイッチング可能回路の状態に基づく第1のフィードバック信号を受信し、バラクタの状態に基づく第2のフィードバック信号を受信し、第1のフィードバック信号に基づき制御信号を調整し、第2のフィードバック信号に基づき第2のDCバイアス電圧を調整するように構成される。

本開示のさらなる適用可能な領域は、詳細な説明、特許請求の範囲、および図面から明らかになるであろう。詳細な説明および特定の例は、例示のみを目的としており、本開示の範囲を制限することを意図されていない。

本開示は、詳細な説明および添付図面からより完全に理解されるであろう。

インピーダンス整合回路の従来のデュアルピンダイオード回路の概略図である。 PINダイオードの第1の配列を有するバイアス整合回路網に対するインピーダンス同調空間のスミスチャートである。 PINダイオードの第2の配列を有するバイアス整合回路網に対する別のインピーダンス同調空間のスミスチャートである。 電界効果トランジスタ(FET)スイッチング静電容量回路の概略図である。 FETスイッチ状態の間を遷移するスイッチング可能同調回路網に対する全静電容量および静電容量差のプロットである。 本開示による順方向制御を組み込んだRF電力システムの機能ブロック図である。 本開示による順方向制御および電力補正フィードバック制御を組み込んだRF電力システムの機能ブロック図である。 RFプラズマシステムのモデルの概略図である。 本開示の一実施形態によるアノード接続ダイオードを有する背向ダイオードバラクタの概略図である。 本開示の一実施形態によるカソード接続ダイオードを有する背向ダイオードバラクタの概略図である。 異なる無線周波数(RF)電力電圧およびバイアス電圧に対する図9の背向ダイオードバラクタのバラクタ静電容量のプロットである。 特定のRF電力レベルにおける異なるバイアス電圧に対する図9の背向ダイオードバラクタの静電容量変動のプロットである。 中間タップ電圧バイアスを有する従来のバラクタの概略図である。 バイパスコンデンサおよびRFチョークを有しない図9Aの背向ダイオードバラクタに対するダイオード電圧対DCバイアス電圧のプロットである。 バイパスコンデンサおよびRFチョークを有しない図9Aの背向ダイオードバラクタに対するダイオード静電容量対DCバイアス電圧のプロットである。 バイパスコンデンサおよびRFチョークを有しない図9Aの背向ダイオードバラクタの静電容量対DCバイアス電圧のプロットである。 本開示の一実施形態による粗同調回路網および微同調回路網を有するハイブリッド同調回路網の概略図である。 本開示の一実施形態によるスイッチドライバ回路の概略図である。 本開示の一実施形態によるインピーダンス変換トランスを含むインピーダンス整合回路網の概略図である。 本開示の一実施形態によるインピーダンス整合回路網の概略図である。 図15Aのインピーダンス整合回路網の同調および負荷静電容量のリアクタンスのスミスチャートである。 空気巻トランス(air-wound transformer)なしの同調静電容量の直列リアクタンスのプロットである。 空気巻トランスを有する同調静電容量の直列リアクタンスのプロットである。 本開示の一実施形態による別のインピーダンス整合回路網の概略図である。 本開示の一実施形態によるハイブリッド同調回路網を含む二重エンクロージャの図である。 本開示の一実施形態によるハイブリッド同調回路網を含むインピーダンス整合回路網の同調および負荷空間のスミスチャートである。 本開示の一実施形態により制御信号およびDCバイアス電圧をハイブリッド同調回路網に供給するための制御回路の機能ブロック図である。 本開示の一実施形態によるインピーダンス整合回路網のハイブリッド同調回路網の電子可変コンデンサを同調させるためのハイブリッド同調制御方法を示す図である。 本開示の一実施形態によるシャントコンデンサに対する利得対歪み量のプロットである。 本開示の一実施形態による直列コンデンサに対する利得対歪み量のプロットである。 図21の方法の第1の例を示す静電容量棒グラフである。 図21の方法の第2の例を示す静電容量棒グラフである。 図21の方法の第3の例を示す静電容量棒グラフである。 図21の方法の第4の例を示す静電容量棒グラフである。 本開示の一実施形態によるハイブリッド同調回路網を含むインピーダンス整合回路網のバイモデルインピーダンス(bi-model impedance)範囲のスミスチャートである。 本開示の一実施形態によるインピーダンス整合回路網における自律的同調を含むRF電力システムの機能ブロック図である。

次の説明では、異なる図において同じ回路要素、コンポーネント、モジュールなどを指すために番号表記が使用され得る。たとえば、図6の番号表記「150」は、図5の同じインピーダンス整合回路網「150」を指す。また、次の説明では、異なる図において同じ回路要素を指すために、英数字表記は使用され得ない。たとえば、図8Aにおける英数字表記「C1」は、図12における英数字表記「C1」と異なるコンデンサを指す。

図3は、第1の電界効果トランジスタFET1、第2の電界効果トランジスタFET2、コンデンサC_A、C_B、およびインダクタL1〜L5を含むFETスイッチング静電容量回路50を示している。FETスイッチング静電容量回路50は、インピーダンス整合回路網の負荷コンデンサまたは同調コンデンサの一部として含まれ得る。FET1のドレイン端子は、(i)C_Aを介してRF入力端子52、および(ii)L3に接続される。FET1、FET2のソース端子は、互いに接続される。FET1のゲート端子は、L1に接続され、これは電圧源54から直流(DC)制御電圧V_DCを受ける。FET1、FET2のソース端子は、L4に接続され、これは基準端子(またはグランド)56に接続される。電圧源54は、基準端子56に接続される。FET2のゲート端子は、L2に接続され、これは電圧源54からDC制御電圧V_DCを受ける。FET2のドレイン端子は、L5に接続される。L3およびL5は、バイアス端子58に接続され、これはDCバイアス電圧V_BIASを受ける。FET2のドレイン端子は、C_Bを介してRF出力端子60にも接続される。

DCバイアス電圧V_BIASは、ドレインからFET1、FET2のソースまでFET1、FET2の各々にわたって印加される。DC制御電圧V_DCおよびFET1、FET2のON/OFF状態に応じて、DCバイアス電圧V_BIASは、2つの電圧レベルのうちの一方に対応する。ゲートがOFFに駆動されたとき、DCバイアス電圧V_BIASは高くなる。たとえば、DCバイアス電圧V_BIASは、600VDCの所定の範囲内にあり得る。これは、OFF FETに関連付けられているより低い静電容量値の利点をもたらす。FET対(またはFET1とFET2)が、導通しているときに(「導通モード」と称される)、DCバイアス電圧V_BIASは、0VDCの方へ駆動される。コンデンサC_A、C_Bは、FET1、FET2がONかどうかに関係なく端子52、60の間で接続される。静電容量は、FET1、FET2がONのときに、C_A、C_Bの静電容量によってもたらされる。静電容量は、FET1、FET2がOFFのときに、C_A、C_Bの静電容量およびFET1、FET2の静電容量によってもたらされ、これらは直列に接続されている。FET1、FET2の静電容量は、出力ソース-基材間静電容量C_OSSと総称され、DCバイアス電圧V_BIASに基づく。DCバイアス電圧V_BIASは、0VDCより大きい。

インピーダンス整合回路網の負荷静電容量または同調静電容量に対する可能なある範囲の静電容量をもたらすために、FETスイッチング静電容量回路50の複数のバージョンを含むスイッチング可能同調回路網が実現され得る。FETスイッチング静電容量回路50は、FET対の並列の組合せについて製作される。これらのバージョンのRF入力端子およびRF出力端子は、FET対および対応する静電容量C_A、C_Bが並列に接続されるように、接続され得る。FET対の各々は、それぞれのDCバイアス電圧を受ける。図3において、FET1、FET2は、FET対と称される。スイッチング可能同調回路網は、FET対および対応するコンデンサC_A、C_Bを含むFETスイッチング静電容量回路の複数のバージョンを含み得る。FETスイッチング静電容量回路の各々は、所定のおよびそれぞれの静電容量範囲を規定する。以下の表1は、5個のFETスイッチング静電容量回路の各々に対する測定された静電容量の例を示している。

図4は、表1に関連付けられているスイッチング可能同調回路網に対する全静電容量値と静電容量差とのプロットを示している。スイッチング可能同調回路網は、FET対ON/OFF状態のシーケンスを順にスイッチングした。このシーケンスは、図4の全静電容量値の上昇範囲を生み出した。第2のy軸は、静電容量の各順次変化に対する静電容量の差を示している。静電容量の順次変化は、スイッチング可能同調回路網内の1つまたは複数のスイッチの1つまたは複数の状態を変化させることに関連付けられる。このプロットは、静電容量差の4つの顕著なピークを示しているが、平均して、静電容量差は、50pF未満である。コンデンサC_A、C_Bを調整することによって、ピークは縮小され得る。これは、ピークの各々が、1つの特定のFETスイッチ対に関連付けられるからである。これらのピークは、完全に縮小可能ではあり得ない。これは、コンデンサの差が、FET対に供給される1つまたは複数のバイアス電圧を変化させることによって考慮され得るものよりも大きくなり得るからである。その結果、FETスイッチング静電容量回路は、本質的な分解能限度を有する。ピークをさらに縮小し、微同調を行うために、1つまたは複数のバラクタ回路がスイッチング可能同調回路網に並列に接続され得る。これは、以下でさらに図示され、説明される。1つまたは複数のバラクタと並列に接続されているスイッチング可能同調回路網を含むハイブリッド同調回路網の一例が図12に示されている。

ハイブリッド同調回路網が本明細書で開示され、ソリッドステート可変コンデンサを含むものとしてよく、ソリッドステート可変コンデンサの各々は、1つまたは複数のバラクタと並列に接続されているFETスイッチの回路網を含む。バラクタの各々は、ハイブリッド同調回路網の正味静電容量を変化させるようにバイアスされるダイオードの回路網を含む。FETスイッチの回路網は、粗同調機能を実現する。バラクタは微同調機能を実現する。粗同調機能および微同調機能は、従来技術の実装形態に関する改善された同調動作をもたらす。追加の特徴は、バイアス電圧を高めて改善されたスイッチング速度を含み、これにより広範な静電容量範囲および分解能を達成する。また、電圧ストレスを軽減するために、ソリッドステート可変コンデンサは、空芯トランスに結合され得る。これの一例が、図18に示されている。ソリッドステート可変コンデンサと空芯トランスとの組合せは、インピーダンス整合回路網の完全な電子制御整合を可能にする。それに加えて、インピーダンス整合回路網および/またはその一部分は、インピーダンス整合回路網および/または環境を低下させ得る空気交換を妨げる、封止エンクロージャ内にパッケージングされ得る。環境は、空気清浄度が大量製造のために非常に重要である施設内のある領域を指すものとしてよい。

図5は、RF発生器102、整合回路網104(本明細書では「インピーダンス整合回路網」とも称される)、および整合回路網104の負荷106を含むRF電力システム100を示している。RF発生器102は、整合回路網104に送られる、RF電力信号107を発生する。整合回路網104は、整合回路網104の入力インピーダンスをRF発生器102と整合回路網104との間の伝送路108の特性インピーダンスに整合させる。言い換えれば、整合回路網104は、負荷106のインピーダンスをRF発生器102の出力から見えるインピーダンスに整合させる。整合回路網104および負荷106は、RF発生器102上の負荷とみなされてよい。負荷106は、たとえば、プラズマ室または他のRF負荷であってよい。負荷106のインピーダンスは、静的であるか(すなわち、時間が経過しても変化しない)、または動的であり(すなわち、時間の経過とともに変化する)得る。

RF発生器102は、RF電源120(または電力増幅器)およびフィードバックループ122を含む。電力増幅器120は、整合回路網104に出力される、RF電力信号107を発生する。電力増幅器120は、電力増幅器120の外部にある電源124から受信された電力信号に基づきRF電力信号107を発生し得る。電源124はRF発生器102の一部として示されているが、電源124は、RF発生器102の外部にあってよい。電源124は、たとえば、直流(DC)電源であってよい。

フィードバックループ122は、1つまたは複数のセンサ(第1のセンサ)126と、スケーリングモジュール128と、第1の加算器130と、電力制御モジュール132とを含む。センサ126は、電圧センサ、電流センサ、および/または指向性カプラセンサを含み得る。センサ126は、(i)電力増幅器120の電圧Vおよび電流I出力、および/または(ii)電力増幅器120および/またはRF発生器102から順方向(またはソース)電力P_FWDならびに整合回路網104から受けた逆方向(または反射)電力P_REVを検出し得る。電圧V、電流I、順方向電力P_FWD、および逆方向電力P_REVは、電力増幅器120の出力の実際の電圧、電流、順方向電力、および逆方向電力のスケーリングされ、および/またはフィルタリングされたバージョンであってよい。センサ126は、アナログセンサおよび/またはデジタルセンサであってよい。デジタル実装形態では、センサ126は、アナログ/デジタル(A/D)コンバータおよび対応するサンプリングレートを有する信号サンプリングコンポーネントを含み得る。

センサ126は、スケーリングモジュール128によって受信される、センサ信号133を生成する。スケーリングモジュール128は、センサ信号133をスケーリングし、電力フィードバック信号134を生成する。電力フィードバック信号134は、センサ信号133およびスケーリング行列に基づき生成される。電力フィードバック信号134は、順方向電力平準化送出電力のための順方向電力を表し得る。電力フィードバック信号134は、整合回路網104に伝達されるRF電力、または負荷電力P_dを表すものとしてよく、式1によって表され得、Vは電力増幅器120および/またはRF発生器102の電圧出力であり、Iは電力増幅器120および/またはRF発生器102からの電流であり、Θは電力増幅器120の電圧出力Vと電流出力Iとの間の位相差である。
P_d=|V||I|cos(Θ)=P_FWD-P_REV (1)

第1の加算器130は、電力フィードバック信号134を所定の電力設定点信号136と加算し、これは電力設定点モジュール138によって生成され得る。電力フィードバック信号134は、所定の電力設定点信号136から差し引かれ、エラー信号e_fbを生成し得る。

電力制御モジュール132は、エラー信号e_fbを受信し、電力制御信号
を生成して、電力増幅器120からの電力を調節する。電力制御信号
は、電力増幅器120に供給される。電力増幅器120は、電力制御信号
に基づきRF電力信号107を調整する。RF電力信号107は、連続波形またはパルス波形であってよい。本明細書で説明されているサーボ制御は、サーボ制御に関連付けられている更新レートのせいでRF電力信号107をパルス信号にすることができる。電力制御モジュール132は、比例積分微分(PID)コントローラおよび/または直接デジタル合成(DDS)コンポーネントを含み得る。一実装形態において、電力制御モジュール132は、
と識別される関数を有する第1のPIDコントローラである。電力制御信号
は、駆動信号であってよく、DCオフセットまたはレール電圧、周波数、および位相を有し得る。しかしながら、電力制御信号
は、RF電力信号107の周波数を調整しない。

RF発生器102は、第1のフィードフォワードループ140と第2のフィードフォワードループ142とをさらに含み得る。第1のフィードフォワードループ140は、第1の歪みモジュール144と、第1の補正回路146とを含む。第1の歪みモジュール44は、電力増幅器120および/またはRF発生器102の出力において見えるような歪みを表す歪み値d_tを決定する。本明細書で説明されている歪み値は、図21のハイブリッド同調制御方法において使用され得る。第1の歪み値d_tは、センサ信号133および歪み関数に基づき生成される。歪み関数は、以下でより詳しく説明される。第1の補正回路146は、第1の歪み値d_tに基づき第1の電力同調値(または第1のインピーダンス同調値)
を生成する。同調値
は、周波数応答同調およびインピーダンス調整目的のために整合回路網104に提供される。第1の歪みモジュール144は、シヌソイド関数および/または相互相関関数に基づき第1の歪み値d_tを決定し得る。

本明細書では、動的負荷(すなわち、可変インピーダンスを有する負荷)でRF電力システム内の最適な電力伝達を最大化することを含む複数の技術が開示されている。図5に関して説明されている、第1の技術は、整合回路網104に接続されているRF電源124を含む。整合回路網104は、1つまたは複数の可変同調要素152(たとえば、可変コンデンサ)を有するインピーダンス整合回路網150を含み得る。可変同調要素の各々は、ハイブリッド同調回路網153を含み得る。可変同調要素152は、「L」構成(一方の静電容量がRF発生器102と並列につながり、一方の静電容量が負荷106と直列につながっている)であり得るか、または図14および図17で以下に示されているような他の構成であり得る。

可変同調要素152は、整合回路網104の同調および負荷パラメータを調整するために使用され、それぞれ、関連付けられている同調入力154および負荷入力156を有し得る。同調および負荷パラメータは、可変同調要素152を介して整合回路網104において実行されるインピーダンス調整を指す。たとえば、同調パラメータおよび負荷パラメータは、整合回路網104内のコンデンサのそれぞれの静電容量に関連付けられ得る。

図6に関して説明されている、第2の技術は、可変周波数調整を電力増幅器120に導入し、また第1の技術の代わりに、または第1の技術と組み合わせて使用されてよい。同調および負荷パラメータは、第2の技術を使用したときに、各々、固定され、離散的に選択可能であり、および/または調整可能であり得る。

第1の技術と第2の技術の両方において、電力増幅器120から整合回路網104に伝達されるRF電力P_dは、最大化される。これは、整合回路網104への順方向電力P_FWDが最大化され、および/または整合回路網からの逆方向電力P_REVが最小化されるときに生じ得る。第1の歪み値d_tは、位相Θを決定することなくベクトル解析を使用して第1の歪みモジュール144を介して決定される。第1の歪み値d_tは、シヌソイド関数に等しく、および/またはそれによって表され得る。

本明細書で開示されている技術は、電力伝達の最大化のためにアジャイル周波数RF電源(電力増幅器120)の自律型サーボを使用可能にする。サーボ制御は、フィードバックおよびフィードフォワード制御を含むが、本明細書で取りあげられているフィードフォワード制御は、整合回路網104に伝達される電力を素早く最大化するのに役立つ。これらの技術は、RF電力システム(RF電力システム110)の歪みを決定することと、ベクトル解析を使用するフィードフォワード補正を行うこととを含む。歪みは、位相Θのシヌソイド関数に直接関係する、負荷インピーダンスのリアクティブな変化による反射電力を指す。シヌソイド関数を使用する代わりに、および/またはそれに加えて、第1の歪み値d_tを決定するために相互相関関数が使用され得る。第1の歪みモジュール144は、第1の歪み値d_tを決定し得る。

図5を再び参照すると、一実装形態において、第1の補正回路146は、第1の入力モジュール160と、第2の加算器162と、同調制御モジュール164(または
)とを含む。第1の入力モジュール160は、第1の所定の値を生成し得る(たとえば、正弦関数により歪み値d_tを決定するときに0、または余弦関数により歪み値d_tを決定するときに1)。第2の加算器162は、第1の所定の値から第1の歪み値d_tを差し引き、同調または第1の補正値c_tを生成し得る。同調制御モジュール164は、第2のPIDコントローラを含み、第1の補正値c_tに基づき電力同調値(または第1のインピーダンス同調値)
を生成し得る。同調制御モジュール164は、第1の歪み値d_tが第1の所定の値と一致するように電力同調値
を調整し得る。同調制御モジュール164は、第1の所定の値を生成し、および/または受信し得る。

第2のフィードフォワードループ142は、第2の歪みモジュール170と、第2の補正回路172とを含み得る。第2の歪みモジュール170は、センサ信号133および第2の歪み関数に基づき大きさ(または第2の歪み値)d_lの比を決定する。第1および第2の歪み値d_t、d_lは、各々、センサ33によって測定された、歪みおよび/または関連付けられているパラメータの指示をもたらす。

第2の補正回路172は、負荷設定点モジュール176と、第3の加算器178と、負荷制御モジュール180とを含み、これは関数
として表され得る。負荷設定点モジュール176は、所定の負荷設定点値(たとえば、50オーム(Ω))を生成し得る。第3の加算器178は、負荷設定点値から第2の歪み値d_lを差し引き、負荷補正値(第2の補正値)c_lを生成し得る。

負荷制御モジュール180は、第3のPIDコントローラを含み、第2の補正値c_lに基づき電力負荷値(または第2のインピーダンス同調値)
を生成し得る。負荷制御モジュール180は、第2の歪み値d_lが負荷設定点値と一致するように電力負荷値
を調整し得る。負荷制御モジュール180は、負荷設定点値を生成し、および/または受信し得る。

同調制御モジュール164および負荷制御モジュール180は、矢印182によって表されているように、結合される。矢印182は、整合回路網104の同調入力154と負荷入力156との間の相互結合を表す。電力負荷値
は、電力同調値
が同調制御モジュール164によって直接調整されるときに影響を受ける(か、または間接的に調整される)。同様に、電力同調値
は、電力負荷値
が負荷制御モジュール180によって直接調整されるときに影響を受ける(か、または間接的に調整される)。同調入力154および負荷入力156は、電力同調値
および電力負荷値
によってそれぞれ調整される。

整合回路網104は、第2のセンサ190も含み得る。第2のセンサ190は、位相センサおよびマグニチュードセンサを含むものとしてよく、これらは同調入力154および負荷入力156を調整するためにインピーダンス整合回路網150によって使用される。インピーダンス整合回路網150は、負荷106および整合回路網104が伝送路108のインピーダンスと整合する電力増幅器120および/またはRF発生器102から見たときのインピーダンスを有するように同調入力154および負荷入力156を調整し得る。同調入力154および負荷入力156は、RF電力信号107の位相が0になり、整合回路網104のインピーダンスが所定のインピーダンス(たとえば、50Ω)になるまで調整され得る。これは、逆電力P_REVを最小化するのに役立ち、整合回路網104に伝達される電力を最大化する。第2のセンサ190は、伝送路108に電気的に結合され、RF電力システム100の歪み(またはP_REV)を検出するために使用され得る。第2のセンサ190の出力に基づきインピーダンス整合回路網150によって実行される同調および負荷調整は、伝達される電力を完全に最大化することを必要とせず、フィードフォワードループ140、142が伝達される電力を最大化するのにさらに役立つ。

第2のセンサ190は、整合回路網104の入力に配置され、整合回路網104の出力には配置され得ず、RF電力システム10の歪みを逆電力P_REVの関数として定量化し得る。整合回路網104は、フィードフォワード整合補正
を適用して整合回路網104と伝送路108との間のインピーダンス不整合を補正し得る。送電のための電力制御モジュール132および整合回路網104(および/または整合回路網104のコントローラ)による電力伝達の全体的寄与分は、これらのコントローラによって提供される補正値の総和として解析的に表され得る。この総和は、式2によって与えられ、uは全歪み補正である。

同調および負荷制御モジュール164、180は、歪み補正値
を提供し、これらは同調入力154および負荷入力156に送られる。整合補正値
は、式3によって表されているように、これらの補正値の総和として表され得る。

整合回路網104の歪み補正がない場合、フィードバック制御がフィードフォワード制御なしで使用される場合にRF電力システム100に損失が生じ得る。第2のセンサ190は、逆電力P_REVを測定するように伝送路108に結合されてよい。整合回路網104は、歪みのすべてを補正することをし得ず、フィードフォワードループ140、142を介して他のフィードフォワード制御がなされる。整合回路網104は、逆電力P_REVに基づき同調入力154および負荷入力156を調整し得る。整合回路網104によって実行されるような歪み補正は、制限されることがあり、モデルが不完全であり、および/または測定誤差があるため、逆電力P_REVを0に低減し得ない。フィードフォワードループ140、142によって行われるフィードフォワード補正は、歪みをさらに補正し、逆電力P_REVを0に低減し得る。

図6は、RF発生器202、インピーダンス整合回路網150および第2のセンサ190を有する整合回路網104、ならびに負荷106を含むRF電力システム200を示している。RF発生器202は、インピーダンス整合回路網150に送られる、RF電力信号204を発生する。RF発生器202は、RF電源(または電力増幅器)206およびフィードバックループ122を含む。電力増幅器206は、整合回路網104への出力である、RF電力信号204を発生する。電力増幅器206は、(i)電力増幅器206の外部にある電源124から受信された電力信号および/または(ii)周波数同調値
に基づきRF電力信号204を生成し得る。電源124は、たとえば、直流(DC)電源であってよい。

フィードバックループ122は、センサ126と、スケーリングモジュール128と、第1の加算器130と、電力制御モジュール132とを含む。センサ126は、スケーリングモジュール128によって受信される、センサ信号133を生成する。スケーリングモジュール128は、センサ信号133をスケーリングし、電力フィードバック信号134を生成する。電力フィードバック信号134は、センサ信号133およびスケーリング行列に基づき生成される。第1の加算器130は、電力フィードバック信号134を所定の電力設定点信号136と加算し、これは電力設定点モジュール138によって生成され得る。電力フィードバック信号134は、所定の電力設定点信号136から差し引かれ、エラー信号e_fbを生成し得る。

電力制御モジュール132は、エラー信号e_fbを受信し、電力制御信号
を生成して、電力増幅器206からの電力を調節する。電力増幅器206は、電力制御信号
および周波数同調値
に基づきRF電力信号204を調整する。RF電力信号204は、パルス波形を有し、周波数同調値
に基づき設定された周波数を有し得る。

RF発生器102は、第1のフィードフォワードループ140と、第2のフィードフォワードループ142と、第3のフィードフォワードループ210とをさらに含み得る。RF電力システム100は、第3のフィードフォワードループ210を含むが、第1および第2のフィードフォワードループ140、142を含み得ないか、または図示されているように、第1、第2、および第3のフィードフォワードループ140、142、210を含み得る。第1のフィードフォワードループ140は、第1の入力モジュール160、第2の加算器162、および同調制御モジュール164とともに、第1の歪みモジュール144および第1の補正回路146を含む。第2のフィードフォワードループ142は、負荷設定点モジュール176、第3の加算器178、および負荷制御モジュール180とともに、第2の歪みモジュール170および第2の補正回路172を含み得る。

第3のフィードフォワードループ210はフィードバックループとして描かれているが、第3のフィードフォワードループ210はフィードフォワードループとして実行され、フィードフォワード関数を実行し、したがって本明細書ではフィードフォワードループと称される。第3のフィードフォワードループ210は、RF電力信号204の周波数を調整するために使用される、周波数同調値
を供給する。RF電力信号204の周波数を調整することによって、整合回路網104の周波数応答が変化し、整合回路網104内のインピーダンスを変える。これらのインピーダンスの変化は、整合回路網104と伝送路108との間のインピーダンス整合に影響を及ぼし、これは逆電力P_REVの量および伝達される電力の量P_dに影響を及ぼす。

第3のフィードフォワードループ210は、第1の歪みモジュール44と、第3の補正回路212とを含む。第3の補正回路212は、第2の入力モジュール214と、第4の加算器216と、周波数制御モジュール218とを含み、これは関数
として表され得る。第2の入力モジュール214は、第3の所定の値(たとえば、1)を生成する。第4の加算器216は、第3の所定の値から歪み同調値d_tを差し引き、第3の補正値c_fを生成し得る。周波数制御モジュール218は、第4のPIDコントローラを含み、第3の補正値c_fに基づき周波数同調値
を生成し得る。周波数制御モジュール218は、第1の歪み値d_tが第3の所定の値と一致するように周波数同調値
を調整し得る。周波数制御モジュール218は、第3の所定の値を生成し、および/または受信し得る。

図7は、プラズマシステム300の一般化されたモデルを示している。プラズマシステム300は、RF電源302と、整合回路網304と、プラズマ室306とを含む。RF電源302は、抵抗R_T330および整合回路網304を有する伝送路308を介してプラズマ室306への正弦波出力信号を生成する。整合回路網304の回路コンポーネントは、図5〜図6の整合回路網104内に含まれ得る。整合回路網304は、グランドにショートされている同調可能負荷コンデンサC_LOAD312、伝送路308と直列につながる同調可能直列コンデンサC_TUNE314、および出力インダクタンスL_O316としてモデル化される。コンデンサ312、314は、他の可変同調要素、回路、および/または回路網と置き換えられ得る。整合回路網304内を流れる電流はi_l(t)として示され、整合回路網304を通って循環する電圧はv_l(t)として示され、整合回路網304のインピーダンスはZ_lとして示されている。プラズマ室306は、リアクティブ要素、寄生静電容量C_P322と直列につながる実抵抗負荷R_P320としてモデル化される。抵抗負荷R_P320と寄生静電容量C_P322の直列結合は、リアクティブ浮遊静電容量C_STRAY326と並列に置かれる。プラズマ室306内を流れる電流はi_p(t)として示され、プラズマ室306を通って循環する電圧はv_p(t)として示され、プラズマ室306のインピーダンスはZ_pとして示されている。

コンデンサ312、314は、各々、本明細書で開示されているハイブリッド同調回路網のうちのいずれかと置き換えられ、いずれかとして実装され、および/または含み得る。コンデンサ312、314の静電容量が電子的に制御されるので、静電容量は、電子可変コンデンサ(eVC)と称される。ハイブリッド同調回路網の例は、以下で開示される。ハイブリッド同調回路網の各々は、粗同調と微同調の両方に使用され得る。粗および微同調は、診断制御モジュール350、アクチュエータ制御モジュール/デバイス362、図5〜図6の同調制御モジュール164、および/または図5〜図6の負荷制御モジュール180によって制御され得る。同調は、以下でさらに説明されるように、本明細書で説明されている歪み信号d_t、d_l、dのうちの1つまたは複数に基づき実行され得る。

リモートインピーダンス同調動作については、構成可能なリアクティブ要素の所望の可変性を伝達するためにRF電源とインピーダンス整合デバイスとの間の通信リンク351が設けられる。一例として、通信リンク351は、回路146、172と整合回路網104との間に接続され、歪み補正(またはアクチュエータコマンド)信号
を含み得る。通信リンクは、アナログまたはデジタル通信リンクであってよい。

インピーダンス同調を制御する例示的な回路およびモジュールは、回路146、172およびモジュール144、160、164、170、176、180であり、これらは本明細書で開示されている歪み量に基づきインピーダンス同調を制御し得る。リモートインピーダンス制御インターフェース(たとえば、ディスプレイ197)デバイスを通じて、詳細および性能統計量が報告され得る。

本明細書で説明されているフィードフォワードインピーダンス同調は、歪みの複素数量d=d_r+jd_iの概念を使用し得る。対応するアクチュエータは、min(d)=min(d_r)=min(d_i)になるまで変化させられる。インピーダンス同調アクチュエータへの更新は、従来の比例+積分+微分コントローラ(PID)によって決定される。PIDコントローラに対する利得は、著しいオーバーシュート(減衰不足)または実質的に減衰過剰の動作をすることなくインピーダンス同調デバイスの負荷インピーダンスを適切に同調させるように選択される。したがって、利得は、歪みの変化へのアクチュエータコマンド信号の変化xに対応する特定の範囲に対する
について選択される。

背向ダイオードバラクタ
図8Aは、ダイオードD1、D2の対、インダクタL1、L2、およびコンデンサC1を含む背向ダイオードバラクタ400の概略図である。ダイオードD1、D2およびインダクタL1、L2は、DCバイアス電圧端子402と基準端子(またはグランド)404との間に直列で接続される。ダイオードD1、D2のアノードは、互いに接続される。RF入力信号は、ダイオードD2とインダクタL2との間の端子406で受信される。コンデンサC1は、RF電力が通るのを許し、(i)第1の端部においてインダクタL1およびダイオードD1のカソードに、(ii)第2の端部においてRF出力端子またはグランド端子408に接続されるバイパスコンデンサである。インダクタL1、L2は、インダクタL1、L2がRF電力の通過を妨げるのでRFチョークと称され得る。

図8Aの背向ダイオードバラクタ400は、図3のFETスイッチング静電容量回路50と並列に接続され得る。この組合せは、粗同調と微同調の両方に使用され得るハイブリッド同調回路網の一例を述べたものである。FETスイッチング静電容量回路は、粗同調に使用されてよく、背向ダイオードバラクタ400は、微同調に使用されてよい。

背向ダイオードバラクタ400は、RF入力端子406とRF出力またはグランド端子408との間の背向ダイオードバラクタ400の静電容量を設定するために使用されるDCバイアス電圧V_BIASが、端子402において供給される。これは、ダイオードD1、D2の中間タップ(またはアノード)にDCバイアス電圧をかけるのと異なり、等しい量の電圧が、ダイオードD1、D2の各々に印加される。非ゼロの正のDCバイアス電圧V_BIASを印加した後に、各々のダイオードD1、D2にわたるアノードカソード間電圧は、電荷平衡状態に達する。その結果、ダイオードD1は逆方向バイアスをかけられ、ダイオードD2はわずかに順方向にバイアスをかけられる。順方向バイアスは、逆方向バイアスダイオードD1がDC電流の流れを妨げるので、ダイオードD2の内蔵の電位より小さい。

p型/n型(PN)接合の静電容量は、式4で与えられるように表され得る。φはダイオードの内蔵電位であり、V_BIASは印加されるDCバイアス電圧であり、nはダイオード静電容量のべき法則指数であり、Kは静電容量定数である。

べき法則指数nは、対応するダイオードを製造するために使用される加工技術に依存する。たとえば、均一にドープされた接合部は、0.5のべき法則指数nを有する。内蔵電位φの例示的な値は、0.5〜01.6Vである。静電容量定数Kは、また、ゼロバイアス接合静電容量とも知られており、ダイオードの構造およびデバイスの面積に依存する。式4の静電容量関係の結果、静電容量電圧曲線はシャープな非線形を示し、最小(大きさ)のDCバイアス電圧で最高の静電容量となる(これの例は図9A、図9Bに示されている)。

背向ダイオードバラクタ400については、対応するDCバイアス電圧に対して3つの例が用意されている。第1の例では、DCバイアス電圧は0Vであり、ダイオードD1、D2はKにほぼ等しい静電容量を有する。この結果、直列のダイオードD1、D2の複合静電容量はK/2となる。第2の例では、DCバイアス電圧は10Vであり、ダイオードD2はφよりわずかに小さい順方向バイアスをかけられ、ダイオードD2の静電容量はKに等しく、ダイオードD1は10-φだけ逆方向にバイアスをかけられ、D2より低い静電容量を有する。その結果、ダイオードD1、D2の複合静電容量は、ダイオードD1、D2の静電容量の直列結合である。第3の例では、DCバイアス電圧は500Vであり、ダイオードD2はφよりわずかに小さい順方向バイアスをかけられ、ダイオードD2の静電容量はK(または比較的高い静電容量)に等しく、ダイオードD1は高逆方向DCバイアス電圧を与えられ、したがってダイオードD2より小さい静電容量を有する。ダイオードD1の小さい静電容量は、ダイオードD1、D2が直列に接続されているので、ダイオードD1、D2の複合静電容量を決定する。

1つのダイオードがわずかに順方向にバイアスをかけられる状態は、中間タップバイアス回路のある従来のバラクタと異なる。中間タップバイアス回路を有する例示的な従来のバラクタは、両方のダイオードがDCバイアス電圧によって逆方向バイアスをかけられている図10に示されている。本明細書で開示されているバラクタ同調回路は可変コンデンサとして動作し、DCバイアス電圧+RF入力信号の電圧は、対応する背向ダイオードのアバランシェ降伏電圧(たとえば、±1200V)より小さい。中間タップバイアス回路を有する従来のバラクタは、各ダイオードのバイアス電圧が負になり、ピークRF電圧より高い絶対値を有しない限り可変コンデンサとして機能しない。これは、開示されているバラクタ同調回路とは異なり、ダイオードの1つに順方向バイアスをかけ、ダイオードに、受信されたRF入力信号のピーク電圧より小さい絶対値を有する電圧でバイアスをかけることができる。

開示されているバラクタ同調回路は可変静電容量として動作するが、ダイオードの一方は順方向にバイアスをかけられ、ダイオードの他方は逆方向にバイアスをかけられる。ダイオードの一方は逆方向にバイアスをかけられるので、DCバイアス電圧が0より大きく、大きさを調整されている間に、他方のダイオードにわたる順方向バイアス電圧は、内蔵電位(たとえば、1.6V)より小さい電圧(たとえば、1.2V)のままであり、内蔵電位φを超えるのを妨げられる。これは、開示されているバラクタ同調回路がDCバイアス電圧の広い範囲に対して可変コンデンサとして動作し続けることを可能にする。たとえば図11Aを参照。中間タップバイアス電圧を有する従来のバラクタのダイオードにゼロバイアスをかけると、結果として、RF電圧が受信されるのでダイオードはONになり、ダイオードはもはや可変コンデンサとして動作しなくなる。従来のバラクタのダイオードがONになると、従来のバラクタは整流器として動作し、もはや可変コンデンサとして動作しなくなる。これは、ダイオードにわたるDCバイアス電圧が0になったときにピーク静電容量をもたらす、開示されているバラクタ同調回路と異なり、たとえば、図11Cを参照されたい。開示されているバラクタ同調回路のダイオードは、DCバイアス電圧が0であるときにOFF(内蔵電位φよりも高い電圧の順方向バイアスをかけられない)である。開示されているバラクタ同調回路の静電容量は、DCバイアス電圧が上昇すると減少する。その結果、開示されているバラクタ同調回路は、中間タップバイアス電圧を有する従来のバラクタ回路と基本的に異なる動作をする。

小さいRF入力電圧(DCバイアス電圧よりかなり小さい)が、背向ダイオードバラクタ400に印加される場合、静電容量は、K/2からより小さい値まで変化し得る(背向ダイオードバラクタ400の最大静電容量Cmaxと背向ダイオードバラクタ400の最小静電容量Cminとの比の範囲は3〜10xであり、xは所定の値である)。RF入力信号電圧が高くなると(大電力回路のように)、ダイオードD1、D2は、RF入力信号が正のピークから負のピークに遷移すると交互に逆方向バイアスをかけられ得る。この状況の正味の効果は、背向ダイオードバラクタ400の同調範囲を縮小する。この効果は、既存のダイオードD1、D2と直列につながるダイオード対を追加することによって低減され得るが、これは、背向ダイオードバラクタ400の静電容量を減らし、コスト/複雑度を高める。たとえば、図12、図14、図17、および図21〜図22に関して説明されているハイブリッド同調回路は、これらの問題を解決する。

小さいRF入力信号(たとえば、10V未満のピークツーピーク)では、次の式5〜式11および図11A〜図11Cが使用され得るか、またはその変更形態は監視され、および/または操作されるバラクタに組み込まれているコンポーネントに依存する。式5〜式11、および図11A〜図11Bのプロットは、RFチョーク(たとえば、インダクタL1、L2)なし、また1つまたは複数のバイパスコンデンサ(たとえば、コンデンサC1)なしの図8Aの背向ダイオードバラクタに対するものである。

式4のべき法則指数nが0.5に等しい場合、式4は式5に変換され得る。

式5の静電容量関係は、DCバイアス電圧の最小の大きさで最高の静電容量を有するシャープな非線形である対応する静電容量-電圧曲線を有する。ダイオードD1、D2は背向で直列に配置構成されるので、ダイオードD1、D2のアノードは、等しい反対の電荷を有し、それにより、ダイオードD1の電荷Q1はダイオードD2の電荷Q2に等しく、V₁はダイオードD1にわたる電圧であり、図11Aにおいて曲線420で表される。電荷Q1は式6で表され、電荷Q2は式7で表され、電圧V₂はダイオードD2にわたる電圧であり、図11Aにおいて曲線422で表される。Q1をQ2に等しくなるように設定すると、式8が得られる。

それに加えて、ダイオードD1、D2にわたる電圧は、アノードからカソードへの間に定義されるので、ダイオードD1、D2にわたる全電圧Vは、式9によって表される。
V=V₂-V₁ (9)
式7〜式9は、V₁および/またはV₂について解くために使用され得る。たとえば、V₂は、V+V₁に等しいので、式8は、式10が得られるように変換され得る。

Vに関してV₁について解くことで、式11が得られる。類似の式が、V₂について得られるものとしてよい。

図11Aは、V₁、V₂対DCバイアス電圧の例示的なプロットを示している。

ダイオードD1、D2のそれぞれの静電容量C₁、C₂およびダイオードD1、D2にわたる全静電容量C_Tは、式12〜式14を使用して決定され得る。これらの静電容量は、図5〜図7のモジュールおよび/またはデバイス350、164、180、362を介しておよび/または図21の方法において決定され得る。

図11Bは、それぞれ静電容量C₁、C₂対DCバイアス電圧の曲線430、432を示している。図11Cは、全静電容量C_T対DCバイアス電圧の曲線440を示している。

バラクタ回路の変更形態
背向ダイオードバラクタ400の背向ダイオード構成は、非線形の静電容量RF入力電圧関係から結果として生じ得る高調波を低減する。電荷の保存により、他のダイオードの静電容量が減少している間に一方のダイオードの静電容量は増加するので、高調波が低減される。DCバイアス電圧が印加された場合、中心ノード(またはダイオードD1、D2のアノードの間のノード)が充電される。ダイオードD1、D2にわたる電圧は、ダイオードD1の漏れ電流に応じてDCバイアス電圧が取り除かれたときにゆっくりと減衰する。これは、非常に高速な静電容量変化が必要な場合に問題を引き起こし得る。ブリーダ抵抗R1(たとえば、100kΩの抵抗)が、図示されているようにDCバイアス電圧のより高速な変化を可能にするようにダイオードD1にわたって接続され得るか、または(i)ダイオードD1、D2と(ii)グランドとの間に接続され得る。ブリーダ抵抗R1の第1の端部は、ダイオードD1、D2の間の中間タップに接続されてよく、ブリーダ抵抗R1の第2の端部は、グランドに接続され得る。図8Aは、アノード間に接続されたダイオードD1、D2を示しているが、ダイオードは、カソード間に接続されるものとしてよく、ダイオードD1、D2のそれぞれのアノードは、(i)インダクタL1およびコンデンサC1、ならびに(ii)RF入力端子およびインダクタL2に接続される。これは、図8Bに示されている。

背向ダイオードバラクタ400は、DCバイアス電圧の変化に応答する。これらの変化は、印加されるRF入力電圧の関数である。これは、図9Aに示されている。RF電力レベルが変化する場合、印加されたRF入力電圧は、背向ダイオードバラクタ400のある範囲の静電容量に対する顕著な影響を有する。この効果の大きさを知るために、背向ダイオードバラクタ400に対する異なるRF電力レベルおよびDCバイアス電圧に対する静電容量の差は図9Bに示されている。高出力レベルでは、静電容量の変化に対してRF電力レベルが有する効果が低減される。このような理由から、背向ダイオードバラクタ400は、FETスイッチング静電容量回路50と組み合わせて微同調目的に使用され得る。DCバイアス電圧は、背向ダイオードバラクタ400の静電容量に対するRF電力レベルの効果を最小にするように高く設定され、それによって、FETスイッチング静電容量回路50によって設定された設定点または範囲から静電容量を微同調させることができる。静電容量は、DCバイアス電圧を調整することによって微同調される。

図12は、粗同調回路網502および微同調回路網504のハイブリッド同調回路網500を示している。微同調回路網504は、RF入力端子505とRF出力または基準端子506との間の粗同調回路網502と並列に接続される。端子506が基準端子である場合、基準端子506は、グランドに接続され得る。粗同調回路網502は、FETを含むスイッチング可能回路として示されているが、粗同調回路網502は、PINダイオード、リレー、および/または制御可能な状態変化を有する他の要素を含み得る。粗同調回路網502は、1つまたは複数のFETスイッチ静電容量回路508を含む(m個のFETスイッチ静電容量回路が示されている)。一実施形態において、粗同調回路網502は、5個のFETスイッチ静電容量回路508を含む。微同調回路網504は、1つまたは複数のバラクタ509を含む(n個のバラクタが示されている)。一実施形態において、バラクタ509の各々は、背向ダイオードの2つの対を含む。一実施形態において、微同調回路網504は、2つのバラクタを含む。インダクタL_RFは、RF入力端子505とグランドとの間に接続される。FETスイッチ静電容量回路508およびバラクタ509は、ハイブリッド同調回路網500がシャントeVC(たとえば、C_LOAD)または直列eVC(たとえば、C_TUNE)に含まれているかどうかに応じてそれぞれのRF出力信号をRF出力または基準端子506に出力する。

FETスイッチ静電容量回路508の各々は、対応する、トランジスタT1、T2、コンデンサC1、C2、C3、C4、インダクタL1、L2、L3、L4、L5、および抵抗器R1、R2、R3を含む。トランジスタT1、T2は、図示されているように、ソース-ドレインダイオードを有する電力金属酸化膜半導体電界効果トランジスタ(MOSFET)であり得るか、または他のタイプのトランジスタおよび/またはRFスイッチ(たとえば、微小電気機械(MEM)スイッチ)などの、他のスイッチングデバイスで置き換えられ得る。FETスイッチ静電容量回路508の各々の回路素子の静電容量、インダクタンス、および抵抗は異なり得る。一実施形態において、FETスイッチ静電容量回路508の各々のトランジスタT1、T2およびコンデンサC1、C2、C3、C4の静電容量は異なり、したがって、FETスイッチ静電容量回路508の各々は、異なる総静電容量をもたらす。

FETスイッチ静電容量回路508の各々について、トランジスタT1、T2のソースは、グランドに接続されている、インダクタL2に接続される。トランジスタT1、T2のゲートは、インダクタL1に接続される。抵抗R1およびインダクタL1は、ゲートと制御端子510との間に直列に接続される。トランジスタT1のドレインは、コンデンサC1、C2に、およびインダクタL3に接続される。コンデンサC1、C2は、トランジスタT1のドレインとRF入力端子505との間に並列に接続される。インダクタL3、L4および抵抗R2は、トランジスタT1のドレインとバイアス入力端子512との間に直列に接続され、対応するDCバイアス電圧を受ける。DCバイアス電圧は、図5〜図7のモジュールおよび/またはデバイス350、164、180、362のうちの1つから受け取られ得る。インダクタL5および抵抗R3は、トランジスタT2のドレインとバイアス入力端子512との間に接続される。コンデンサC3、C4は、トランジスタT2のドレインとRF出力または基準端子506との間に並列に接続される。

インダクタL1、L2、L3、L4、L5は、RF信号が制御回路、DCバイアス回路、および/またはグランドに入らないようにブロックする。トランジスタT1、T2のソースおよび/またはトランジスタT2のドレインに存在する以上のRF電力がトランジスタT1のドレインにおいて受け取られる。このような理由から、2つのインダクタL3、L4がトランジスタT1のドレインとDCバイアス端子512との間に設けられ、RF電力がコンデンサC1、C2からDCバイアス端子512に入るのを防ぐ追加の保護を行う。FETスイッチ静電容量回路508の各々は、それぞれのDCバイアス端子を有し、それぞれのDCバイアス電圧を受ける。

バラクタ509の各々は、背向ダイオードD1、D2の第1の対、背向ダイオードD3、D4の第2の対、抵抗R1、R2、インダクタL1、およびコンデンサC1、C2、C3を含む。ダイオードD1、D2のアノードは、互いに接続されるものとしてよく、ダイオードD3、D5のアノードは、互いに接続されるものとしてよい。別の実施形態において、ダイオードD1、D2のカソードは、互いに接続され、ダイオードD3、D4のカソードは、互いに接続される。ダイオードD1、D2およびインダクタL1は、RF入力端子505とDCバイアス端子520との間に直列に接続される。ダイオードD1、D2、D3、D4は、受けたDCバイアス電圧に基づきバイアスされる。バラクタ509の各々は、それぞれのDCバイアス端子を有するものとしてよく、それぞれのDCバイアス電圧を受ける。図示されている実施形態において、バラクタ509は、共通のDCバイアス端子を有し、同じDCバイアス電圧を受ける。

バラクタ509の抵抗R1は、D1、D2のアノードとグランドとの間に接続される。抵抗R2は、D3、D4のアノードとグランドとの間に接続される。ダイオードD2、D4のカソードは、互いに接続される。バラクタ509のコンデンサC1、C2、C3は、並列に、およびダイオードD2、D4のカソードとRF出力または基準端子506との間に接続される。

FETスイッチ静電容量回路508およびバラクタ509のDCバイアス端子(たとえば、512、520)に供給されるDCバイアス電圧は、0〜800VDCであってよく、デジタル/アナログ(D/A)コンバータ(たとえば、D/Aコンバータの一例が図20に示されている)によって供給され得る。D/Aコンバータは、0〜3.3VDCを0〜800VDCに変換するためにコンバータ、トランス、および/または他の回路素子を含み得る。DCバイアス電圧は、トランジスタT1、T2がOFFのときに(またはFET静電容量制御モードにあるときに)FETスイッチ静電容量回路に供給される。DCバイアス電圧(または電圧)がバラクタ静電容量制御モードにおいてバラクタ509に供給される。これらのモードは、図21に関して以下でさらに説明される。

図12は、スイッチング可能回路網(または複数のFETスイッチ静電容量回路)およびバラクタ回路網(または複数のバラクタ)の両方の組み込みを示しているが、いくつかの実施形態では、スイッチング可能回路網のみまたはバラクタ回路網のみが同調回路網の一部として含まれる。たとえば、一実施形態において、バラクタ509の1つまたは複数が並列に接続され、FETスイッチ静電容量回路なしで実装される。これは、C_LOADおよび/またはC_TUNEとして実装され得る、バラクタベースの同調回路網を実現する。

図13は、ハイブリッド同調回路網の粗同調回路網(たとえば、図12の粗同調回路網502)のFETの状態の間の高速スイッチングを実現するスイッチドライバ回路550を示している。スイッチドライバ回路550の一バージョンが、ハイブリッド同調回路網の粗同調回路網のFETスイッチ静電容量回路の各々について用意され得る。スイッチドライバ回路550は、(i)制御信号をFETスイッチ静電容量回路551のFET T1、T2のゲートに、および(ii)DCバイアス電圧をFET T1、T2のドレインに供給する。DCバイアス電圧は、FET T1、T2がOFFであるとき、またはFET T1、T2のゲートが低いときに供給される。DCバイアス電圧はONおよびOFFにスイッチングされ、FET T1、T2にわたる電圧を高電圧(たとえば、600〜800VDC)と0Vとの間で動揺させる。DC電圧は、たとえば、10マイクロ秒(μs)未満のスイッチング速度で高電圧と0Vとの間で動揺する。スイッチドライバ回路550は、高電圧と0Vとの間で高速遷移を行うカスケードトランジスタ構成をとる。

スイッチドライバ回路550は、バイポーラ組合せ回路560と、バイアス制御回路562と、スイッチ制御回路564とを含む。バイポーラ組合せ回路560は、回路562、564の状態を制御し、所定の電圧(たとえば、12V)が回路562、564に供給され回路562、564の動作を可能にするかどうかを制御する。バイアス制御回路562は、所定のバイアス電圧(たとえば、600〜800VDC)がFET T1、T2に供給されるかどうかを制御する。スイッチ制御回路564は、FET T1、T2のON/OFF状態を制御する。

バイポーラ組合せ回路560は、トランジスタQ1、Q2、ダイオードD1、D2を含む。トランジスタQ1、Q2のベースは、図5〜図7のモジュールおよび/またはデバイス350、164、180、362のうちの1つによって生成され得る、制御信号CTRLを受け取る。制御信号CTRLは、バイポーラ組合せ回路560をONおよびOFFにする。Q1のコレクタは、D1のカソードに接続され、供給電圧V_Bを受け取る。Q1、Q2のエミッタは、互いに、ならびにD1のアノードに、およびD2のカソードに接続される。Q2のコレクタは、D2のアノードに接続され、供給電圧-V_Bで端子に接続される。

バイアス制御回路562は、トランジスタQ3〜Q5、抵抗R1〜R9、コンデンサC1〜C3、ダイオードD3、およびインダクタL1〜L4を含む。抵抗R1およびコンデンサC1は、並列に接続され、(i)バイポーラ組合せ回路560の出力、(ii)抵抗R2、および(iii)Q4のベースに接続される。抵抗R2は、グランドに接続される。Q4のエミッタは、グランドに接続される。Q4のコレクタは、抵抗R4、Q3のベース、およびD3のカソードに接続されている抵抗R3に接続される。抵抗R4は、抵抗R5およびトランジスタQ3、Q5のコレクタに接続される。トランジスタQ3、Q5は、ダーリントンペアとして接続される。抵抗R5は、電圧供給源から高いDCバイアス電圧(たとえば、600〜800VDC)を受け取る。Q3のエミッタは、Q5のベースに接続される。Q5のエミッタは、D3のアノード、コンデンサC2、およびインダクタL1に接続される。コンデンサC2は、グランドに接続される。インダクタL1は、R6に接続され、R6およびR7と直列につながる。図示されていないが、コンデンサは、(i)インダクタL1にわたって、(ii)第1の端部においてD3のアノード、Q5のエミッタ、およびC2に、ならびに(iii)第2の端部において抵抗R6に接続され得る。抵抗R6は、コンデンサC3および抵抗R7に接続される。コンデンサC3は、グランドに接続される。抵抗R7は、抵抗R8およびR9に接続される。抵抗R8およびインダクタL2、L3は、抵抗R7とT1のドレインとの間に直列に接続される。抵抗R9およびインダクタL4は、抵抗R7とT2のドレインとの間に直列に接続される。

スイッチ制御回路564は、抵抗R10、R11、コンデンサC4、C5、C6、およびインダクタL7、L8を含む。抵抗R10、インダクタL7、抵抗R11、およびインダクタL8は、(i)バイポーラ組合せ回路560の出力と(ii)トランジスタT1、T2のゲートとの間に直列に接続される。コンデンサC4は、(i)抵抗R10、コンデンサC5、およびインダクタL7と(ii)グランドとの間に接続される。コンデンサC5は、インダクタL7と並列に接続される。コンデンサC6は、(i)コンデンサC5、インダクタL7、および抵抗R11と、(ii)コンデンサC6との間に接続される。抵抗R11は、T1、T2のゲートに接続されている、インダクタL8に接続される。

FETスイッチ静電容量回路551は、FET T1、T2、コンデンサC7〜C10、およびインダクタL7、L6を含む。コンデンサC7、C8は、RF入力端子570とT1のドレインとの間に並列に接続される。インダクタL5は、RF入力端子570とグランドとの間に接続される。インダクタL6は、T1、T2のソースとグランドとの間に接続される。コンデンサC9、C10は、T2のドレインとRF出力端子またはグランド572との間に並列に接続される。コンデンサC9、C10は、FETスイッチ静電容量回路551が同調コンデンサ(たとえば、図7の同調コンデンサ314)の一部である場合にRF出力端子に接続される。コンデンサC9、C10は、FETスイッチ静電容量回路551が負荷静電容量(たとえば、図7の負荷コンデンサ312)の一部である場合にグランドに接続される。

動作時に、制御信号CTRLがHIGHである場合に、Q1、Q2はONである。Q1、Q2はONであるので、FET T1、T2はONであり、Q4はONであり、Q3およびQ5はOFFであり、FETに供給されるバイアス電圧は、0Vである。制御信号CTRLがLOWである場合に、Q1、Q2はOFFである。Q1、Q2はOFFであるので、FET T1、T2はOFFであり、Q4はOFFであり、Q3およびQ5はONであり、FETに供給されるバイアス電圧は、高電圧(たとえば、600から800VDC)である。Q3、Q5のカスケードトランジスタ配置構成は、バイアス電圧のスイッチング速度を10μs未満にできる。

電圧ストレス低減
場合によっては、ソリッドステート可変コンデンサに関連する最大の問題は、電圧ストレスの取り扱いである。本明細書で開示されているハイブリッド同調回路網を補完するため、インピーダンス変換技術が開示され、それにより電圧ストレスを低減する。これは、インピーダンス整合回路網の同調コンデンサ(たとえば、図7の同調コンデンサ314)に対して特に適用可能である。たとえば、同調コンデンサの電圧ストレスは、3キロワット(kW)が同調状態についてRF入力に印加され、同調コンデンサによって受け取られたときに2800二乗平均平方根電圧(Vrms)より大きいものとしてよい。インピーダンス整合回路網に関連付けられている電圧ストレスを制限し、インピーダンス変換、トランス結合、修正インピーダンス整合を含むように3つのアプローチが説明されている。

インピーダンス変換
従来、インピーダンス整合回路網に対する入力インピーダンスは50オーム(Ω)であり、RF電源を負荷に結合する伝送路セクションの特性インピーダンスと整合する。本明細書で開示されているように、入力インピーダンスは、RF入力において、50Ωから50Ω未満のインピーダンスまでスケーリングされる。電圧降下は、インピーダンス降下の平方根である。たとえば、インピーダンスが50Ωから25Ωに1/2に変化した場合、電圧ストレスは
分の1に減少し得る。

インピーダンス変換は、トランスを介して行われ得る。トランスは、RF入力とインピーダンス整合回路網の負荷および同調コンデンサとの間に接続され得る。たとえば、トランスは、(i)抵抗330と(ii)図7のコンデンサ312、314との間に接続され得る。トランスの一次巻線および二次巻線は、所定のインピーダンス変換(たとえば、50Ωから25Ω)を行うように事前構成され得る。例示的なインピーダンス変換トランス602は、図14に示されている。

図14は、インピーダンス変換トランス602を含み、負荷コンデンサC_LOAD、インダクタL1、同調コンデンサC_TUNE、およびインダクタL2を含む別のインピーダンス整合回路網600を示している。インピーダンス変換トランス回路602は、一次巻線606および二次巻線608を含む。一次巻線606は、RF入力信号を受け取る。二次巻線608の出力は、コンデンサC_LOAD、C_TUNEに接続される。コンデンサC_LOAD、C_TUNEは、図7のコンデンサ312、314と同様に実装され得る。コンデンサC_LOADは、インダクタL1と直列に接続され、トランス602の出力とグランドとの間に接続される。コンデンサC_TUNEは、インダクタL2と直列に接続され、トランス602の出力とインピーダンス整合回路網600の出力端子610との間に接続される。

トランス結合
図15Aは、入力コンデンサC_IN、負荷コンデンサC_LOAD、トランス622、同調コンデンサC_TUNE、および出力コンデンサC_Cを含む別のインピーダンス整合回路網620を示している。トランス622は、一次巻線624および二次巻線626を含む。コンデンサC_IN、C_LOADは、一次巻線624とグランドとの間に接続され、RF入力信号を受け取る。コンデンサC_LOAD、C_TUNEは、図7のコンデンサ312、314と同様に実装され得る。一次巻線624は、RF入力端子とコンデンサC_Cとの間に接続される。コンデンサC_TUNEは、二次巻線626とグランドとの間に接続される。二次巻線626は、コンデンサC_TUNEとグランドとの間に接続される。

最高の電圧ストレス影響を受けやすい電子可変要素(すなわち、コンデンサC_LOAD、C_TUNE)は、トランス622を介して結合されたトランスである、トランス622は、空気巻コイル(air-wound coil)を有する空気巻トランスとして実装されるものとしてよく、二次巻線626は、管状コイルの周りに巻き付けられる。一次巻線624は、管状コイルのチャネル内に配置される。チャネルは空気を含む。管状コイルのチャネル内の空気および絶縁(または誘電体)材料は、一次巻線624と二次巻線626との間に絶縁障壁を形成する。空気巻トランスの一例が、図18に示されている。

例示的な直列およびシャントリアクタンス曲線は、空気巻トランスを使用するコンデンサC_TUNEおよびコンデンサC_LOADについて図15Bにそれぞれ示されている。直列リアクタンス範囲650、シャントリアクタンス範囲652、および測定された直列リアクタンス範囲654が図示されている。図16Aは、160から980pFの静電容量範囲に対する空気巻トランスなしの直列リアクタンスに対するモデル駆動要求条件を示している。図16Bは、トランス結合のある実際の測定された直列リアクタンスを示している。図16Bの直列リアクタンスは、インピーダンス整合同調空間に対するモデル化されたリアクタンス要求条件と重なる。図16A、図16Bのプロットの間の静電容量の変化は、空気巻トランスの巻き数および空気巻トランスの対応するインピーダンス変換に関係し、これはトランス結合の第2の利点である。インピーダンス整合回路網のeVC範囲は、空気巻トランスの巻き数の関数として増大する。

修正インピーダンス整合
図17は、入力コンデンサC_IN、負荷コンデンサC_LOAD、インダクタ672、674、676、同調コンデンサC_TUNE、および出力コンデンサC_Cを含む別のインピーダンス整合回路網670の概略図である。RF電源の抵抗は、抵抗R1によって表される。コンデンサC_IN、C_LOADは、インダクタ672とグランドとの間に接続され、RF電源からRF入力信号を受け取る。コンデンサC_LOAD、C_TUNEは、図7のコンデンサ312、314と同様に実装され得る。インダクタ672は、RF入力端子とコンデンサC_Cとの間に接続される。インダクタ674、676は、(i)インダクタ672およびコンデンサC_Cと(ii)インダクタ676およびコンデンサC_TUNEとの間に直列に接続される。コンデンサC_TUNEは、(i)インダクタ674の出力およびインダクタ676の入力と(ii)グランドとの間に接続される。インダクタ676は、インダクタ674とグランドとの間に接続される。コンデンサC_Cは、(i)インダクタ672、674とインピーダンス整合回路網670の出力端子との間に接続される。コンデンサC_TUNEがインダクタ674、676の間のノードに接続されることによって、コンデンサC_TUNEは、より低い電圧ストレスのノードに接続される。コンデンサC_TUNEは、ソリッドステート可変コンデンサであってよい。図17は、コンデンサC_TUNEに対する電圧ストレスを低減することを対象としているが、C_LOADに対する電圧ストレスを低減するために類似の実装形態が用意され得る。

二重エンクロージャ
図18は、二重エンクロージャの図である。二重エンクロージャは、第1の(外側)エンクロージャ700と第2の(内側)エンクロージャ702とを含む。内側エンクロージャ702は、外側エンクロージャ700の中にある。外側エンクロージャ700は、気密エンクロージャであり、空気は外側エンクロージャ700に入る、または出ることができない。1つまたは複数のハイブリッド同調回路網(単一のハイブリッド同調回路網704が図示されている)は、内側エンクロージャ702内に配設され、ファン708、710および熱交換器712を介して冷却される。本明細書において開示されているハイブリッド同調回路網および/または対応するインピーダンス整合回路はどれも、内側エンクロージャ702内に配設され得る。

図示されている例において、ファン708は、内側エンクロージャ702から空気を導き出して外側エンクロージャ700内に送り込む。ファン710は、外側エンクロージャ700から内側エンクロージャ702内に空気を送り込む。空気は熱交換器712を通過する。2つのファンが図示されているが、1つまたは複数のファンが含められ得る。代替的一実施形態として、ファン708、710は両方とも、空気を(i)内側エンクロージャ702内に、または(ii)内側エンクロージャ702から外に導き出し得る。ファン708、710が両方とも空気を同じ方向に導く場合、内側エンクロージャ702は、空気が内側エンクロージャ702の壁を通過し、(i)内側エンクロージャ内の領域と(ii)内側エンクロージャ702の外および外側エンクロージャ700の中の領域との間を通ることを可能にする開口部(たとえば、穴)を有し得る。

冷却流体(たとえば、水)は、熱交換器712内に、および外へ循環し、外側エンクロージャ700内に入り、そこから出て、熱交換器712を通過する空気を冷却する。熱交換器712を使用する代わりに、フィンを外側エンクロージャ700内に、外側エンクロージャ700の外面に沿って取り付けてもよい。フィンは、表面積を増大させ、外側エンクロージャ700から熱を取り除く。

空気巻トランス714が図示されており、ハイブリッド同調回路網704に接続されている。空気巻トランス714は、図15Aに関して上で説明されているように実装され得る。空気巻トランス714は、一次コイル715および二次コイル717を含む。二次コイル717は、一次コイル715の周りに巻き付けられる。一次コイル715は、空気巻コイルであってよい。一次コイル715の第1の端部719は、コンデンサC_LOADに接続され得る(コンデンサC_LOADに接続されている一次コイルの第1の端部の一例は図15Aに示されている)。一次コイル715の第2の端部721は、コンデンサC_Cに接続され得る。二次コイル717の第1の端部723は、コンデンサC_TUNEに接続され得る(その一例は図15Aに示されている)。二次コイル717の第2の端部725は、グランドに接続され得る。

ハイブリッド同調回路網704は、コンデンサC_LOADまたはコンデンサC_TUNEとして実装され、粗同調回路網716および微同調回路網718を含み得る。粗同調回路網716および微同調回路網718は、本明細書で開示されている粗同調回路網および微同調回路網のいずれかとして実装されてよい。一例として、粗同調回路網716は、FETスイッチ静電容量回路として実装され、微同調回路網718は、バラクタ回路として実装され得る。単一のハイブリッド同調回路網が図18に示されているが、複数の同調回路網が内側エンクロージャ702内に実装され得る。

従来の整合回路網は、電子機械デバイスを対流冷却するためにファンを利用する。空気は対流冷却によってエンクロージャの外部の局所的環境内の空気とエンクロージャ内から交換される。eVCで使用されるソリッドステートデバイスでは、大量の空気交換は、粒子をエンクロージャ内に持ち込み、時間が経つうちに、回路に重なる望ましくない導電経路の生成を引き起こし得る。図18の実施形態は、外部粒子に対して開かれることなくインピーダンス整合回路網のコンポーネントを冷却するために大量の圧縮空気を有する二重エンクロージャを備える。図18の実施形態は、伝導冷却を制限することによって、寄生インピーダンスが回路性能に影響を及ぼすのを軽減する。二重エンクロージャは、汚染物質を最小限度に抑え、粒子が時間の経過とともに蓄積するのを防ぐ。粒子の蓄積は、eVCの動作を低下させ得る。二重エンクロージャの実施形態は、(1)ファン708、710および熱交換器712を介して内側エンクロージャ702から熱を取り除き、(2)冷却液充填熱交換器なしで熱交換のためのより広い表面積を外側エンクロージャ700内に形成し、(3)熱対流冷却のために内側エンクロージャ702内に圧縮空気を循環させ得る。eVCのコンポーネントが故障した場合、封止されている外側エンクロージャ700は、内側エンクロージャ702内から粒子がクリーンルーム環境内に放出されるのを防ぐ。ソリッドステートデバイスの故障が生じた場合、エンクロージャ700、702内に入っている、有毒ガスおよび粒子の放出が発生することがある。この実施形態は、RF半導体デバイスの直接伝導冷却と異なる。

それに加えて、半導体製造プロセスのために多くのプラズマリアクタが加熱され、伝導冷却が主たる熱的解決手段である場合に電子整合回路網内で使用されるデバイスの熱的動作に影響を及ぼし得る。PCB上に実装され得る、回路網716、718の電子デバイスは、ヒートシンクに直接取り付けられない。電子デバイスは、立てて取り付けられ、もっぱら対流冷却を使用し冷却され得る。ファンが空気を吹き付け、内側エンクロージャ702の容積内で循環させる。熱は、内側エンクロージャ702から取り除かれる。これは、熱除去なしでインピーダンス整合回路網の様々な回路素子内に生じ得る、散逸を防ぐ。述べられている実施形態は、伝導性粒子が内側エンクロージャ702内に持ち込まれること、および回路コンポーネント上に堆積され、インピーダンス整合回路網の動作に悪影響を及ぼすことを防ぐ。

較正
図19は、ハイブリッド同調回路網を含むインピーダンス整合回路網の同調および負荷空間の例示的なスミスチャートを示している。負荷空間は、インピーダンス整合回路網がソースインピーダンスに変換し得るインピーダンス領域である。同調空間は、負荷インピーダンスをソースインピーダンスに変換するインピーダンスである。業界で広く使用されている測定基準は、複数の製造インピーダンス整合回路網の間の同調空間の繰り返し性である。従来のインピーダンス整合回路網の多くのサプライヤーは、コンポーネント毎の変動性を低減するように同調インピーダンス範囲を仕様に合わせて較正する。

開示されているハイブリッド同調回路網によって実現されるFETスイッチ静電容量回路およびバラクタの並列結合は、ソリッドステートeVCを含む、インピーダンス整合回路網の同調方法を可能にする。バラクタの静電容量をバイアス電圧の関数として図16Aに示されているプロットは、様々な範囲の静電容量を示している。一実施形態において、較正は、ハイブリッド同調回路網の各バラクタに対する特定のバイアス電圧を設定することを含む。これは、より再現性の高い製品をもたらす。より重要なことに、FETスイッチ構成の広範な静電容量および異なる組合せは、複数の解決手段を提供する。たとえば、特定の同調インピーダンスは、(i)バラクタを高静電容量に設定する低バイアス電圧を発生し、および(ii)低静電容量範囲を有するFETスイッチ構成を形成することによって達成され得る。同様に、FETスイッチが高静電容量値に構成されている低バラクタ静電容量を得るために高バイアスバラクタ電圧に対しても同じリアクタンスが達成され得る。並列構成は、異なるネットワーク構成を持つ妥当な同調条件をもたらす。開示されている較正方法は、繰り返し性問題を軽減し、図21に関して以下で説明されているハイブリッド同調制御方法を使用可能にする。

図20は、制御モジュール802およびハイブリッド同調回路網804を含む制御回路800を示している。制御モジュール800は、図5〜図7のモジュールおよび/またはデバイス350、164、180、362のうちの1つまたは複数として実装され得る。制御モジュール802は、(i)FET制御回路806または他の粗同調制御回路、(ii)バラクタバイアス回路808または他の微同調バイアス回路、(iii)アナログ/デジタル(A/D)コンバータ810、812、および(iv)調整モジュール813を含む。ハイブリッド同調回路網804は、(i)FETスイッチ静電容量回路820または他の粗同調回路と、(ii)バラクタ822または他の微同調回路とを含む。FETスイッチ静電容量回路820は、図12のスイッチ静電容量回路508として実装され得る。バラクタ822は、図12のバラクタ509として実装され得る。

FET制御回路806は、2値制御インターフェース834を含み、および/またはこれに接続され得る。2値制御インターフェース834は、制御信号(たとえば、制御信号CTRL)をドライバ回路838に転送する。ドライバ回路838の各々は、図13のスイッチドライバ回路550として実装され得る。ドライバ回路838は、FETスイッチ静電容量回路820内のFETを駆動し、これはDCバイアス電圧およびゲート制御信号を供給することを含む。FETに供給されるDCバイアス電圧は、フィードバック信号として測定され、および/またはフィードバック信号としてA/Dコンバータ810に送られるものとしてよい。

バラクタバイアス回路808は、バラクタ822のDCバイアス電圧を設定するためにバラクタ822に送られる、デジタルバイアス制御信号をアナログバイアス制御信号に変換するデジタル/アナログコンバータ(DAC)インターフェース840を含む。一例として、DACインターフェースは、2¹²ビットDACを含み得る。100pFの範囲では、ハイブリッド同調回路網804の静電容量分解能は0.02pF(100pF/2¹²)である。これは、従来技術の同調回路網よりも少なくとも1桁以上よい。一例として、アナログバイアス制御信号のうちの1つは、図12のDCバイアス端子520に供給され得る。バラクタにおける実際のDCバイアス電圧は、測定され、および/またはA/Dコンバータ812に送られるものとしてよい。

制御モジュール802および/または調整モジュール813は、A/Dコンバータ810、812によって生成されたフィードバック信号に基づき回路806、808の動作を制御する。制御モジュール802および/または調整モジュール813は、インターフェース834、840から出力された信号の生成を制御し、および/またはそれらの信号を調整するものとしてよい。制御回路800は、たとえば、図21の方法に従って操作され得る。

図5〜図7および図20のモジュールのさらなる定義されている構造については、図21の以下に提示されている方法および「モジュール」という用語についての以下に提示されている定義を参照のこと。本明細書で開示されているシステム、回路網、および回路は多数の方法を使用して操作されてよく、例示的な方法が図21に示されている。図21において、ハイブリッド同調制御方法が示されている。次の作業がもっぱら図5〜図7、図12〜図13、および図20〜図21の実装形態に関して説明されているが、作業は、本開示の他の実装形態に適用するように容易に修正され得る。これらの作業は、繰り返し実行されてよい。これらの作業は、図20の制御回路800によって実行され得る。

この方法は、900から始まるものとしてよい。902において、回路(たとえば、制御回路800)は初期化モードで動作し、電子的整合が初期化される。これは、1つまたは複数の粗同調回路網および1つまたは複数の微同調回路網のDCバイアス電圧を設定することを含む。DCバイアス電圧は、メモリ(たとえば、メモリ352)に記憶されている所定の初期電圧であるものとしてよい。DCバイアス電圧は、システムユーザおよび/または顧客によって設定されるものとしてよい。粗同調制御回路(たとえば、FET制御回路806)は、粗同調回路網の初期DCバイアス電圧を設定する制御信号(たとえば、制御信号CTRL)を生成する。制御信号は、ドライバ回路(たとえば、ドライバ回路838)に送られ、次いで、DCバイアス電圧を粗同調回路網(たとえば、FETスイッチ静電容量回路820)に印加する。微同調バイアス回路(たとえば、バラクタバイアス回路808)は、微同調回路網に対する初期DCバイアス電圧を設定する。

904において、制御モジュール(たとえば、制御モジュール162、180、350、362、802、またはコントローラのうちの1つ)は、RF電力がONであるかどうかを決定する。たとえば、制御モジュールは、RF入力信号が生成され粗同調回路網および微同調回路網によって受け取られるかどうかを決定し得る。RF入力信号が受け取られる場合、作業905が実行され得る。

905において、制御モジュールは、初期化モードと直接変換モード(または第1の粗同調モード)との間の遷移の前に所定の時間期間の間待機し得る。所定の時間期間は、約0秒以上であってよい。この遅延時間は、クロック、タイマー、カウンター、または制御モジュールによって実装される他の計時方法に基づき実装され得る。

906において、制御モジュールおよび/または調整モジュール(たとえば、調整モジュール813)は、直接変換モードに遷移し、値Kが0に等しいかどうかを決定する。図21に図示されていないが、Kは、直接変換モードで動作する前に、またはその開始時に所定の値に設定され得る。Kは整数であり、最初に0以上であってよい。Kが0に等しい場合、作業914が実行され、そうでない場合、作業908が実行される。

908において、制御モジュールは、1つまたは複数の歪み量(たとえば、上で説明されている歪み量d_t、d_l、dのうちの1つ)を決定する。一例として、歪み量は、モジュール144、170、350のうちの1つによって生成され、調整モジュールに送られ、および/または調整モジュールによってアクセス可能であるものとしてよい。次の作業は、単一の歪み量に関して説明されているが、これらの作業は複数の歪み量に基づき実行されてよい。

910において、粗同調制御回路は、歪み量に基づき、粗同調回路網に最初に供給されるDCバイアス電圧を調整する制御信号を生成する。作業910の各繰り返しは、DCバイアス電圧のうちの1つまたは複数の単一の調整を含む。制御信号は、ドライバ回路に送られ、次いで、調整されたDCバイアス電圧を粗同調回路網に印加する。制御信号は、歪み量範囲に対する所定の制御信号値を有する関係またはテーブルに基づき生成され得る。一実施形態において、微同調バイアス回路は、歪み量に基づき微同調回路網に対するDCバイアス電圧を調整する。この実施形態において、作業910の各繰り返しに対して、微同調バイアス回路のDCバイアス電圧の各々が1回調整される。微同調回路網に対するDCバイアス電圧は、歪み量範囲に対する所定のDCバイアス電圧を有する関係またはテーブルに基づき生成され得る。別の実施形態において、微同調バイアス回路は、微同調回路網に供給されるDCバイアス電圧を調整しない。

作業910において実行される調整は、粗同調回路網および微同調回路網のDCバイアス電圧および/または静電容量の大きいステップまたは変化に関連付けられ得る。粗同調回路網および微同調回路網のDCバイアス電圧は、目標静電容量値の所定の範囲内の静電容量を設定する推定値として生成される。さらなる同調が作業914〜9422において実行され、粗同調回路網および微同調回路網の静電容量を目標静電容量値に正確に設定する。

作業910において実行される直接収束は、式15〜式16に基づき実行されるものとしてよく、G_CLOADはC_LOADの利得であり、G_CTUNEはC_TUNEの利得であり、d_rはdの実歪み量であり、d_iはdの虚数歪み量である。例示的なプロットは、4つの異なるテスト事例T1〜T4について図22A、図22Bに示されている。

利得G_CLOADは、C_LOADのDCバイアス電圧および/または静電容量の変化の量に正比例する。利得G_CTUNEは、C_TUNEのDCバイアス電圧および/または静電容量の変化の量に正比例する。

d_rが大きい場合、利得G_CLOADは0に近く、DCバイアス電圧およびC_LOADに対する対応する静電容量への変化は最小である。d_rの大きさが減少するにつれ、利得G_CLOADの大きさが増加し、DCバイアス電圧および対応する静電容量が調整される。同様に、d_iが大きい場合、利得G_CTUNEは0に近く、DCバイアス電圧およびC_TUNEに対する対応する静電容量への変化は最小である。d_iの大きさが減少するにつれ、利得G_CTUNEの大きさが増加し、DCバイアス電圧および対応する静電容量が調整される。912において、制御モジュールは、値KをK-1に等しくなるように設定する。

914において、制御モジュールおよび/または調整モジュールは、直接変換モードから第2の粗同調モード(またはFET制御モード)に遷移する。第2の粗同調モードにおいて、粗同調回路網の1つまたは複数のDCバイアス電圧が調整され得る。第2の粗同調モードにおいて、微同調回路網のDCバイアス電圧は調整されない。作業914において、制御モジュールおよび/または調整モジュールは、歪みを測定し、1つまたは複数の歪み量(たとえば、上で説明されている歪み量d_t、d_l、dのうちの1つ)を生成する。次の作業は、単一の歪み量に関して説明されているが、これらの作業は複数の歪み量に基づき実行されてよい。

916において、制御モジュールは、(i)914において決定された歪み量、(ii)目標DCバイアス電圧、および(iii)たとえば、A/Dコンバータ(たとえば、A/Dコンバータ810)を介して調整モジュールへの測定されたDCバイアス電圧フィードバックに基づき粗同調回路網の比例積分微分(PID)制御を実行する。これは、制御信号を変更することと、それによって粗同調回路網のDCバイアス電圧を調整することとを含む。

918において、1つまたは複数のデバイス(たとえば、ダイオード、スイッチ、FET、リレーなど)の状態が916におけるPID制御により変化した場合、作業914が実行され、そうでなければ作業920が実行される。一実施形態において、作業920は、1つまたは複数のデバイスの状態が作業914〜918の所定の回数の繰り返しの間に変化しなかった後に実行される。

920において、制御モジュールおよび/または調整モジュールは、第2の粗同調モードから微同調モード(またはバラクタ制御モジュール)に遷移し、1つまたは複数の歪み量(たとえば、上で説明されている歪み量d_t、d_l、dのうちの1つ)を決定する。次の作業は、単一の歪み量に関して説明されているが、これらの作業は複数の歪み量に基づき実行されてよい。微同調モードにおいて、粗同調回路網のDCバイアス電圧は調整されない。微同調モードにおいて、微同調回路網のDCバイアス電圧は調整され得る。

922において、制御モジュールは、(i)920において決定された歪み量、(ii)目標DCバイアス電圧、および(iii)たとえば、A/Dコンバータ(たとえば、A/Dコンバータ812)を介して調整モジュールへの測定されたDCバイアス電圧フィードバックに基づき微同調回路網の比例積分微分(PID)制御を実行する。これは、微同調回路網のDCバイアス電圧を調整することを含む。

924において、DCバイアス電圧が922におけるPID制御により変化した場合、作業920が実行され、そうでない場合に、方法は926で終了し得る。一実施形態において、作業920は、DCバイアス電圧が作業920〜924の所定の回数の繰り返しの間に変化しなかった後に実行される。926で終了する代わりに、RF入力電圧に大きい(所定の量より大きい)変化および/または歪みの大きい(所定の量より大きい)変化があった場合に、制御モジュールは作業906、908、914、または916に戻り得る。

図21のモードが繰り返し、また上で説明されている順序と異なる順序で、実行され得ることを示すために、破線矢印が図21において示されている。たとえば、初期化モードの終了時に、直接変換モード、第2の粗同調モード、または微同調モードが実行され得る。直接変換モードの終了時に、初期化モード、第2の粗同調モード、または微同調モードが実行され得る。第2の粗同調モードの終了時に、初期化モード、直接変換モード、または微同調モードが実行され得る。微同調モードの終了時に、初期化モード、直接変換モード、または第2の粗同調モードが実行され得る。

図21の方法は、プラズマ処理システムの各ハイブリッド同調回路網および/または可変リアクティブ要素(たとえば、C_LOADおよび/またはC_TUNE)について実行され得る。図21の方法は、図21の方法がC_TUNEについて実行されている間にC_LOADについて実行されてよい。一例として、制御モジュールは、第1のハイブリッド同調回路網および/または第1の可変リアクティブ要素に対して初期化モード、直接変換モード、第2の粗同調モード、および微同調モードのうちの1つで、第2のハイブリッド同調回路網および/または第2の可変リアクティブ要素に対して初期化モード、直接変換モード、第2の粗同調モード、および微同調モードのうちの異なる1つで動作している間に動作していてよい。

上で説明されている作業は、例示的な例であることを意図しており、作業は、アプリケーションに応じて順次的に、同期して、同時に、連続的に、重なり合う時間期間において、または異なる順序で実行されてよい。また、これらの作業のうちのどれも、実装形態および/またはイベントのシーケンスに応じて実行またはスキップされることはあり得ない。

制御の要約
従来の同調回路網は、典型的には、周波数の関数に基づき動作し、2つの可変リアクティブ要素を備える。本明細書で開示されているハイブリッド同調回路網は、2つの可変リアクティブ要素C_LOAD、C_TUNEを含み、可変リアクティブ要素の各々は、2つまたはそれ以上の制御アクチュエータ(または粗および微同調アクチュエータ)を有する。上で説明されているように、バラクタを含むソリッドステートインピーダンス回路網には、印加されるRF電圧の変化の結果、バラクタインピーダンスの変化が生じることにより静電容量が変化するという問題がある。これは、図9Aを見るとすぐにわかり、静電容量は、印加される一定のDCバイアス電圧を有する変化する印加されたRF電力(電圧)に対して変化する。上で説明されている実装形態は、微および粗同調アクチュエータ(たとえば、図20の制御モジュール802、FET制御回路806、バラクタバイアス回路808、ドライバ回路838)を使用するバラクタを含むeVCのリアクタンスを制御することを含む。FETスイッチは、粗アクチュエータと称されよく、バラクタバイアス回路は、微同調アクチュエータと称されてよい。eVCによる一組のアクチュエータは、協調制御方法で、電力状態が変化するプラズマ点火および定常状態プラズマ動作において可変負荷状態に合わせて素早く同調し、印加RF電圧を変更することを可能にする。

これらのアクチュエータの組は、ある時間の瞬間における異なる制御シーケンスによりハイブリッド同調回路網および/または可変リアクタンス要素の同調を、たとえば、(1)同時の微および粗同調、(2)粗同調のみ、および(3)微同調のみのタイミングで行うことを可能にする。点火プロセスの前に、作業902に関して説明されているように、微および粗アクチュエータのプリセットされた構成が最初に確立される。粗同調回路網および/またはFETスイッチは、真空状態からプラズマを形成する状態への遷移の際に粗同調を行う。

RF入力電圧が変化すると、制御モジュール(またはインピーダンスコントローラ)は、粗および/または微調整を介して同調状態を維持する。微調整は、微同調回路網および/またはバラクタを介して行われる。粗および微同調アクチュエータは、異なる粗/微同調シーケンスで制御され得る。一例として、粗/微同調シーケンスは、粗同調のみ、粗同調に続き微同調、および/または微同調のみを含み得る。この作動シーケンスは、また、各アクチュエータに対する異なる同調速度を可能にする。たとえば、FETスイッチングは、バラクタのDCバイアス電圧調整より高い速度で生じ得る。アクチュエータの速度は、同調セッションにおいて調整されてよく、それによって、粗および微同調アクチュエータの可変速度制御を行う。これらの速度は、RF入力電圧が変化する間に変化し得る。

作動の例
ハイブリッド同調回路網が、5個のFETスイッチ静電容量回路を有する粗同調回路網を含む場合、2⁵または32の可能な組合せは、粗同調回路網の全静電容量をもたらす際に利用可能である。4つの実装例は、このタイプのハイブリッド同調回路網について図23A〜図23Dに関して以下で説明される。これらの例に関して実行される作業は、インピーダンス整合回路網の各eVC(たとえば、C_LOADおよびC_TUNE)に対して実行され得る。

第1の例として、図21および図23Aを参照すると、初期化モードが実行され得る。初期化モードでは、組合せ3が選択され得る。組合せ3は、図23Aのステップ1で識別されているように、直接変換モードのその後の繰り返しの間に組合せxに変更され得る。制御は、第2の粗同調モードがスキップされ、微同調モードが実行され得ると決定し得る。これは、図23Aのステップ2で識別されているように、微同調回路網のバラクタへのDCバイアス電圧を下げて、静電容量を高くするものとしてよい。

第2の例として、図21および図23Bを参照すると、初期化モードが実行され得る。初期化モードでは、組合せ3が選択され得る。組合せ3は、図23Bのステップ1で識別されているように、直接変換モードのその後の繰り返しの間に組合せxに変更され得る。組合せxは、図23Bのステップ2で識別されているように、直接収束モードの繰り返しの間に組合せyに変更され得る。微同調モードは、直接収束モードを実行した後に実行されてよい。これは、図23Bのステップ3で識別されているように、微同調回路網のバラクタへのDCバイアス電圧を下げて、静電容量を高くするものとしてよい。

第3の例として、図21および図23Cを参照すると、初期化モードが実行され得る。初期化モードでは、組合せ3が選択され得る。組合せ3は、図23Cのステップ1で識別されているように、直接変換モードのその後の繰り返しの間に組合せxに変更され得る。組合せxは、図23Cのステップ2で識別されているように、直接収束モードの繰り返しの間に組合せyに変更され得る。微同調モードは、直接収束モードを実行した後に実行されてよい。これは、図23Cのステップ3で識別されているように、微同調回路網のバラクタへのDCバイアス電圧を下げて、静電容量を高くするものとしてよい。プラズマの変化により、バラクタへのDCバイアス電圧を高くして静電容量を下げることを含む微同調モードの別の繰り返しを実行することを含むステップ4が実行され得る。この調整において、図23Cで番号5により識別されている、最大DCバイアス電圧に到達し得る。次いで、直接収束モードの別の繰り返しが実行され、図23Cのステップ6として識別されている、yからzに組合せを変更する。次いで、微同調モードの別の繰り返しが実行され、図23Cのステップ7によって識別されているように、バラクタへのDCバイアス電圧を下げ、静電容量を高くするものとしてよい。

第4の例として、図21および図23Dを参照すると、初期化モードが実行され得る。初期化モードでは、組合せ3が選択され得る。組合せ3は、図23Dのステップ1で識別されているように、直接変換モードのその後の繰り返しの間に組合せxに変更され得る。組合せxは、図23Dのステップ2で識別されているように、直接収束モードの繰り返しの間に組合せyに変更され得る。微同調モードは、直接収束モードを実行した後に実行されてよい。これは、図23Dのステップ3で識別されているように、微同調回路網のバラクタへのDCバイアス電圧を下げて、静電容量を高くするものとしてよい。ステップ3において、直接収束モードにスイッチングし、組合せyから組合せzにスイッチングするように制御した結果、最小のDCバイアス電圧に到達し得る(図23Dの番号4で識別される)。これは、図23Dのステップ5によって示されている。次いで、微同調モードの別の繰り返しが実行され、図23Dのステップ6によって識別されているように、バラクタへのDCバイアス電圧を下げ、静電容量を高くするものとしてよい。

図24は、ハイブリッド同調回路網を含むインピーダンス整合回路網のバイモデルインピーダンス範囲(または同調空間)のスミスチャートである。RF電力送達システムの問題点は、プラズマが存在していない期間、プラズマが生成されている遷移期間、およびプラズマがプラズマ室内に存在している期間において負荷状態の変化について説明される。本明細書で開示されている較正および二重作動制御技術の組合せは、さらなる機能強化をもたらす。本明細書で開示されているインピーダンス整合回路網は、単一モデルモードまたはマルチモデルモード(たとえば、バイモデルモード)で動作し得る。対応するeVCに対する粗同調回路網および微同調回路網を各々含む本明細書において開示されている並列構成は、マルチモーダル同調空間内の動作を可能にする。これは、同じまたは異なる同調空間内で(i)プラズマ生成の前、(ii)プラズマ生成中、および(iii)プラズマ室内にプラズマ存在している間に動作することを可能にする。

プラズマ点火のプロセスにおいて、真空状態(活性プラズマがない、または低エネルギー粒子状態)から高密度プラズマのグロー状態に遷移している間にeVCのインピーダンスは制御される。eVCは、同調空間の一部が第1のインピーダンスを同調させるために使用され得ること、および同調空間の第2の部分が第2のインピーダンスを同調させるために使用され得ることを可能にするように構成される。したがって、複数の負荷インピーダンス領域が存在し得る。バイモーダル同調空間から恩恵を受ける1つのインスタンス化は、(1)第1の領域に基づきリアクタ(または発生器)の真空状態についての同調を実行すること、および(2)第2の領域に基づきプラズマプロセスについての同調を実行することである。異なる負荷および同調範囲(または領域)の例は、図24に、C_LOADおよびC_TUNEについて示されている。このアプローチの利点は、負荷が真空状態にある間にRF電源が電力を50Ωに近い負荷に送達することができる点である。これは、従来のインピーダンス整合回路を使用したのでは達成可能でなかった。マルチモーダルアプローチは、RF電源が電力を50Ω負荷程度のより小さいインピーダンス領域に送達することを可能にし、その結果、RF電力送達の信頼性が向上し、システムの複雑度が下がり、処理条件が改善される。一例として、図24の真空領域は、30〜150pFのC_TUNEの静電容量範囲でもたらされる。図24のプラズマ処理領域は、C_LOADまたはC_TUNEに対して400〜1500pFであるFETスイッチに対する静電容量範囲でもたらされる。異なるマルチモーダルインピーダンス範囲は、異なるインピーダンス同調回路で達成されるものとしてよく、これは上で説明されているように制御される。

RF発生器を介してインピーダンス整合同調制御を行う代わりに、インピーダンス整合回路網において自律型同調が実行され得る。図25は、RF発生器1002、インピーダンス整合回路網1004、および負荷106を含むRF電力システム1000を示している。RF発生器1002は、RF信号を発生させることに関して図5〜図6のRF発生器102と同様に動作し得る。RF発生器1002は、図5〜図6に示されているモジュール144、160、164、170、176、180、回路146、172、および加算器162、178のうちの1つまたは複数を含み得ない。RF信号は、ケーブル108を介してインピーダンス整合回路網1004に供給される。伝送路インターロック195が含まれ得る。インピーダンス整合回路網1004は、インピーダンス整合回路150と、第2のセンサ190と、インターロック191、193と、第1のセンサ1010と、制御モジュール1012とを含み得る。第1のセンサは、RF信号、電圧、電流、電力、逆方向電力、順方向電力および/またはケーブル108に関連付けられている他のパラメータを監視し得る。

センサ190、1010によって検出されたパラメータは、制御モジュール1012に供給される。制御モジュール1012は、センサ190、1010から受信されるパラメータに基づき可変同調要素152およびハイブリッド同調回路網153を含むインピーダンス整合回路150の動作を制御する。制御モジュール1012は、図5〜図7のモジュール164、180、352、362および図20の制御モジュール802と同様に動作し、図21の方法を実行し得る。これは、ハイブリッド同調回路網153がRF発生器1002によってリモートではなくむしろインピーダンス整合回路網1004で制御モジュール1012によって制御されることを可能にする。これは、本明細書で説明されている制御信号およびDCバイアス電圧を生成し、C_LOADおよびC_TUNEのハイブリッド同調回路網の静電容量を調整することを含む。

上で説明されている実装形態は、eVCに関してもっぱら説明されているが、電子制御される可変インダクタがソリッドステート同調可能デバイスとして使用され得る。また、FETスイッチはもっぱら粗同調回路網内での使用について開示されているが、PINダイオードが使用され、スイッチングされるものとしてよく、広範な同調空間について許容可能な反射電力が達成され、対応するRF電源が負荷電力制御のために構成される。負荷電力制御は、非ゼロの反射電力で電力調節を行うことを可能にする。

上で説明されている実施形態は、可変リアクタンス制御によるソリッドステートインピーダンス整合を実現する。これは、コンポーネントストレスを低減する技術で機能強化される。封止エンクロージャは、改善された冷却および劣化防止のために自給型熱交換器も備える。

アプリケーション例
半導体製造業界では、同調アクチュエータがプラズマ時定数およびRF立ち上がり時間に関連付けられている時間スケールで同調する能力を高く評価している。周波数制御は、薄膜プロセスを増強し、他の技術が発展して次世代デバイス加工をサポートすることを可能にしたが、これらの技術はアクチュエータ同調速度を制限している。本明細書で開示されているハイブリッド同調回路網は、高速同調アクチュエータを有する。開示されている技術の恩恵を受け得るアプリケーション例が以下に提示されている。

パルス動作:定期的RF電力遷移におけるRF電力送達は、インピーダンス変動を引き起こし得る。改善された電力送達について、本明細書で開示されているソリッドステートアクチュエータは、制限された周波数範囲に関してより広範なインピーダンス同調空間を可能にする。これらの定期的遷移においてRF発生器が50Ωの負荷に結合される回数が多ければ多いほど、RF電力送達の繰り返し性および再現性は高まる。改善された繰り返し性および再現性は、改善された(i)プラズマパラメータ制御(たとえば、電子温度、密度、および電位)、(ii)修正されたパルス波形、および(iii)薄膜処理に対応する。

連続プラズマ処理:リアクタの温度変動は、プラズマおよびガス温度の加熱のせいでプラズマ点火から定常状態循環への遷移の際に生じる。それに加えて、プロセス化学サイクルは、イオン化および解離を通じて変化する。この変化は、粒子汚染により増大し得る。半導体デバイスの製造では多数のプラズマ処理ステップに対してプラズマを連続的にONにすることが望ましい。これは、複数のウェハの加工全体を通して定常状態プラズマおよびリアクタ状態調節で収量を改善し、製造スループット時間を低下させる。連続プラズマ処理によって引き起こされる問題は、ウェアを加工するために実行される複数のステップにおけるインピーダンスの変動である。本明細書で開示されている高速インピーダンス同調アクチュエータは、より広いプラズマ処理同調空間に対応するより広い範囲のインピーダンス空間を通して連続プラズマ処理を行うことを可能にする。

順次薄膜製造処理計画:プラズマ促進原子層堆積(plasma-enhanced atomic layer deposition，PEALD)プロセスは、一般的に、特定の堆積目的のために繰り返される一組の順次機械的およびRFステップによって定められる。原子層エッチング(atomic layer etch，ALE)は、大量製造環境ではまだ採用されていないが、同様の仕方で定められることが予想される。これらの順次薄膜製造ステップでは、高速および繰り返し可能点火が望ましい。本明細書で開示されている電子可変デバイスは、これらのタイプのプロセスがより繰り返し性の高いインピーダンス整合で進行することを可能にする。

インピーダンス整合:50Ωのインピーダンス整合が普通である。本明細書で開示されているインピーダンス整合回路網は、インピーダンス整合に対して広い同調空間をもたらし、(i)制御システムの複雑度は低減され、(ii)RF電力送達システムに対する信頼性を高めながらRF発生器において使用されるシリコンを減らすことが可能である。

任意波形生成:電力を非正弦波周期的インピーダンス変動に結合することは、本明細書で開示されている同調アクチュエータから大きな恩恵を受け、これは電源の広帯域応答に関係する時間スケールを有する。これは、RF電源の一定電圧/電流要求条件に対して定常状態に近いインピーダンスを生み出す。

第1の特定のリアクタ-高密度プラズマ(high density plasma，HDP):バイアスされたRF電源は、材料処理のため表面の方へイオン流束を引く。過渡現象において、制御された材料除去率に対してこのイオン流束を繰り返し性および再現性を持つものにすることが望ましい。高密度プラズマ源について、プラズマ発生はイオンエネルギー準位から独立している。本明細書で開示されている高速電子同調デバイスは、負荷インピーダンスを結合し、電源の設計目的に近くなるように維持し、これは電力降下および電力動揺を引き起こす大きい電力勾配を防ぐ。また、より高速な同調アクチュエータは、電界結合と磁界結合との間のモード遷移における制御可能なRF電力送達を可能にし、より広い薄膜製造プロセスにリアクタが使用できる動作プロセス空間を増やす。

第2の特定のリアクタ-容量結合プラズマ(capacitvely-coupled plasma，CCP):本明細書において開示されている電子可変デバイスおよびアクチュエータは、微妙に目立つものを有するHDP源の利点と同様にCCPバイアスに有利である。プラズマ生成に関わるソースRF電源は、HDPの場合に全く独立していない。このような理由から、衝突のないシースを維持するためにプラズマ生成に関わるRF電源の制御が必要である。高速同調ソリッドステートアクチュエータをCCPリアクタに適用することは、反応性の高いプラズマ源に対するプラズマパラメータを改善するためにイオンエネルギー準位に関連付けられている選択性、プラズマ密度に関係するときのシース性能、およびRF電力送達の安定化に有利に働く。

第3の特定のリアクタ-低温大気圧プラズマ源(cold atmospheric plasma source，CAPS):大気圧プラズマ源におけるRF電源送達の安定性は、重要な問題である。これらの問題は、プラズマアプリケーションおよびプラズマ源の変動性の要求条件に関連付けられている。プラズマ源は、定常状態条件に向かう点火および漸進的変化に関連付けられている短期および長期の時定数を有する。点火後、多くの要因が繰り返し性のあるプラズマ源をアプリケーションに送るために立ち向かわなければならない変動性に寄与する。このタイプのプラズマ源を高速ソリッドステート同調アクチュエータと結合することは、CAPSに関連付けられている多くのアプリケーションの採用を加速する。

前述の説明は、性質上単に例示的であるに過ぎず、決して、開示、そのアプリケーション、または使用を制限することを意図していない。本開示の広範な教示は、様々な形態で実装され得る。したがって、本開示は特定の例を含むが、本開示の真の範囲は、他の修正形態が図面、明細書、および次の特許請求の範囲を調べた後に明らかになるのでそのように制限されるべきでない。方法の中の1つまたは複数のステップは、本開示の原理を改変することなく異なる順序で(または同時に)実施されてもよいことは理解されるであろう。さらに、実施形態の各々は、いくつかの特徴を有するように上で説明されているが、本開示の任意の実施形態に関して説明されている特徴の任意の1つまたは複数は、他の実施形態のいずれかの特徴において実装され、および/または組み合わされることは、その組合せが明示的に説明されていないとしても可能である。言い換えれば、説明されている実施形態は、相互排他的でなく、1つまたは複数の実施形態を互いに置換することは本開示の範囲内に留まる。

本明細書において、第1の、第2の、第3の、などの語は、様々な要素、コンポーネント、ループ、回路、および/またはモジュールを説明するために使用され得るが、これらの要素、コンポーネント、ループ、回路、および/またはモジュールは、これらの語によって制限されるべきでない。これらの語は、1つの要素、コンポーネント、ループ、回路、またはモジュールを別の要素、コンポーネント、ループ、回路、またはモジュールから区別するためにのみ使用され得る。「第1の」、「第2の」、および数を表す他の語などの語は、本明細書で使用されたときに、文脈によって明確に示されていない限り順序または順番を意味しない。したがって、以下で説明されている第1の要素、コンポーネント、ループ、回路、またはモジュールは、本明細書で開示されている例示的な実装形態の教示から逸脱することなく第2の要素、コンポーネント、ループ、回路、またはモジュールと称されることも可能である。

要素間(たとえば、モジュール、回路要素、半導体層などの間)の空間的および機能的関係は、「接続される」、「係合される」、「結合される」、「隣接する」、「隣り」、「の上の」、「上」、「下」、および「配設される」を含む、様々な語を使用して説明される。「直接」と明示的に説明されていない限り、第1の要素と第2の要素との間の関係が、上記の開示において説明されるときに、その関係は、他の介在する要素が第1の要素と第2の要素との間に存在していない場合の直接的関係であってよいが、また1つまたは複数の介在する要素が第1の要素と第2の要素との間に存在する(空間的または機能的のいずれかで)場合の間接的関係であってもよい。本明細書で使用されているように、「A、B、およびCのうちの少なくとも1つ」という語句は、非排他的論理和を使用して論理(AまたはBまたはC)を意味すると解釈されるべきであり、「Aの少なくとも1つ、Bの少なくとも1つ、およびCの少なくとも1つ」を意味すると解釈すべきでない。

図中、矢尻によって示されるような、矢印の方向は、一般的に、例示に対して注目すべき情報(データまたは命令など)の流れを示す。たとえば、要素Aおよび要素Bが、様々な情報を交換するが、要素Aから要素Bに伝送された情報が例示に関連しているときに、矢印は要素Aから要素Bに向かうものとしてよい。この一方向矢印は、要素Bから要素Aに伝送される他の情報がないことを意味しない。さらに、要素Aから要素Bに送信される情報については、要素Bは、要素Aに情報に対する要求、または受信確認を送信し得る。

以下の定義を含む本出願において、「モジュール」という語または「コントローラ」という語は、「回路」という語で置き換えられ得る。「モジュール」という語は、特定用途向け集積回路(ASIC)、デジタル、アナログ、またはアナログ/デジタル混合ディスクリート回路、デジタル、アナログ、またはアナログ/デジタル混合集積回路、組合せ論理回路、フィールドプログラマブルゲートアレイ(FPGA)、コードを実行するプロセッサ回路(共有、専用、またはグループ)、プロセッサ回路によって実行されるコードを記憶するメモリ回路(共有、専用、またはグループ)、説明されている機能を実現する他の好適なハードウェアコンポーネント、またはシステムオンチップにおけるなどの上記の一部または全部の組合せを指すか、それらであるか、またはそれらを含み得る。

モジュールは、1つまたは複数のインターフェース回路を含み得る。いくつかの例において、インターフェース回路は、ローカルエリアネットワーク(LAN)、インターネット、ワイドエリアネットワーク(WAN)、またはこれらの組合せに接続される有線またはワイヤレスインターフェースを含み得る。本開示の所与のモジュールの機能は、インターフェース回路を介して接続される複数のモジュールの間に分散されてよい。たとえば、複数のモジュールが負荷バランシングを行うことが可能である。さらなる例では、サーバ(リモート、またはクラウドとも呼ばれる)モジュールは、クライアントモジュールに代わっていくつかの機能を遂行し得る。

上で使用されているような、コードという語は、ソフトウェア、ファームウェア、および/またはマイクロコードを含んでいてよく、プログラム、ルーチン、関数、クラス、データ構造体、および/またはオブジェクトを指すものとしてよい。共有プロセッサ回路という語は、複数のモジュールからいくつかのまたは全部のコードを実行する単一プロセッサ回路を包含する。グループプロセッサ回路という語は、追加のプロセッサ回路と組み合わせて、1つまたは複数のモジュールからいくつかのまたは全部のコードを実行するプロセッサ回路を包含する。複数のプロセッサ回路への参照は、個別的ダイ上の複数のプロセッサ回路、単一のダイ上の複数のプロセッサ回路、単一のプロセッサ回路の複数のコア、単一のプロセッサ回路の複数のスレッド、または上記の組合せを包含する。共有メモリ回路という語は、複数のモジュールからいくつかのまたは全部のコードを記憶する単一のメモリ回路を包含する。グループメモリ回路という語は、追加のメモリと組み合わせて、1つまたは複数のモジュールからいくつかのまたは全部のコードを記憶するメモリ回路を包含する。

メモリ回路という語は、コンピュータ可読媒体という語の部分集合である。本明細書で使用されているような、コンピュータ可読媒体という語は、媒体(搬送波などでの)を伝搬する一時的な電気的または電磁的な信号を包含せず、コンピュータ可読媒体という語は、したがって、有形の、非一時的なものとみなされてよい。非一時的な、有形のコンピュータ可読媒体の非限定的な例は、不揮発性メモリ回路(フラッシュメモリ回路、消去可能プログラム可能リードオンリーメモリ回路、またはマスクリードオンリーメモリ回路など)、揮発性メモリ回路(スタティックランダムアクセスメモリ回路またはダイナミックランダムアクセスメモリ回路など)、磁気記憶媒体(アナログもしくはデジタル磁気テープまたはハードディスクドライブなど)、および光記憶媒体(CD、DVD、またはBlu-ray(登録商標)ディスクなど)である。

本出願では、特定の属性を有するか、または特定の動作を実行するものとして説明されている装置要素は、それらの特定の属性を有し、それらの特定の動作を実行するように特に構成される。特に、アクションを実行する要素の説明は、その要素がそのアクションを実行するように構成されていることを意味する。要素の構成は、要素に関連付けられている非一時的な、有形のコンピュータ可読媒体上に命令を符号化することなどによる要素のプログラミングを含むものとしてよい。

本出願において説明されている装置および方法は、コンピュータプログラムで具現化されている1つまたは複数の特定の機能を実行するように汎用コンピュータを構成することによって作製される専用コンピュータによって部分的にまたは完全に実装され得る。上で説明されている機能ブロック、フローチャートコンポーネント、および他の要素は、ソフトウェア仕様として使用され、当業者またプログラマのルーチンワークによってコンピュータプログラムに変換され得る。

コンピュータプログラムは、少なくとも1つの非一時的な有形のコンピュータ可読媒体上に記憶されているプロセッサ実行可能命令を含む。コンピュータプログラムは、また記憶されているデータも含むか、または依存し得る。コンピュータプログラムは、専用コンピュータのハードウェア、専用コンピュータの特定のデバイスと相互にやり取りするデバイスドライバ、1つまたは複数のオペレーティングシステム、ユーザアプリケーション、バックグラウンドサービス、バックグラウンドアプリケーションなどと相互にやり取りする基本入出力システム(BIOS)を包含し得る。

コンピュータプログラムは、(i)HTML(ハイパーテキストマークアップ言語)またはXML(拡張マークアップ言語)などの解析されるべき記述的テキスト、(ii)アセンブリコード、(iii)コンパイラによってソースコードから生成されたオブジェクトコード、(iv)インタプリタによって実行するためのソースコード、(v)ジャストインタイムコンパイラによるコンパイルおよび実行のためのソースコード、などを含み得る。いくつかの例に過ぎないが、ソースコードは、C、C++、C#、Objective C、Haskell、Go、SQL、R、Lisp、Java(登録商標)、Fortran、Perl、Pascal、Curl、OCaml、Javascript(登録商標)、HTML5、Ada、ASP(アクティブサーバページ)、PHP、Scala、Eiffel、Smalltalk、Erlang、Ruby、Flash(登録商標)、Visual Basic(登録商標)、Lua、およびPython(登録商標)を含む言語からの構文を使用して書かれるものとしてよい。

特許請求の範囲に記載されている要素のどれも、要素が「のための手段」という語句を使用してまたは方法請求項の場合に「のための動作」もしくは「のためのステップ」という語句を使用して明示的に記載されていない限り、米国特許法第112条(f)の意味の範囲内の手段+機能要素であることを意図されていない。

10 デュアルPINダイオード回路
14 PINダイオード
16 PINダイオード
18 RF入力端子
20 RF出力端子
33 センサ
44 第1の歪みモジュール
50 FETスイッチング静電容量回路
52 RF入力端子
54 電圧源
56 基準端子(またはグランド)
58 バイアス端子
60 RF出力端子
100 RF電力システム
102 RF発生器
104 整合回路網
106 負荷
107 RF電力信号
108 伝送路
120 RF電源
122 フィードバックループ
124 電源
126 センサ(第1のセンサ)
128 スケーリングモジュール
130 第1の加算器
132 電力制御モジュール
133 センサ信号
134 電力フィードバック信号
136 電力設定点信号
138 電力設定点モジュール
140 第1のフィードフォワードループ
142 第2のフィードフォワードループ
144 第1の歪みモジュール
146 第1の補正回路
150 インピーダンス整合回路網
152 可変同調要素
153 ハイブリッド同調回路網
154 同調入力
156 負荷入力
160 第1の入力モジュール
162 第2の加算器
164 同調制御モジュール
170 第2の歪みモジュール
172 第2の補正回路
176 負荷設定点モジュール
178 第3の加算器
180 負荷制御モジュール
190 第2のセンサ
191 インターロック
193 インターロック
197 ディスプレイ
200 RF電力システム
202 RF発生器
204 RF電力信号
206 RF電源(または電力増幅器)
210 第3のフィードフォワードループ
212 第3の補正回路
214 第2の入力モジュール
216 第4の加算器
218 周波数制御モジュール
300 プラズマシステム
302 RF電源
304 整合回路網
306 プラズマ室
308 伝送路
312 同調可能負荷コンデンサC_LOAD
314 同調可能直列コンデンサC_TUNE
316 出力インダクタンスL_O
320 実抵抗負荷R_P
322 寄生静電容量C_P
326 リアクティブ浮遊静電容量C_STRAY
330 抵抗R_T、抵抗
350 診断制御モジュール
351 通信リンク
352 メモリ
362 アクチュエータ制御モジュール/デバイス
400 背向ダイオードバラクタ
402 DCバイアス電圧端子
404 基準端子(またはグランド)
406 端子
408 グランド端子
500 ハイブリッド同調回路網
502 粗同調回路網
504 微同調回路網
505 RF入力端子
506 RF出力または基準端子
508 FETスイッチ静電容量回路
509 バラクタ
512 DCバイアス端子
520 DCバイアス端子
550 スイッチドライバ回路
551 FETスイッチ静電容量回路
560 バイポーラ組合せ回路
562 バイアス制御回路
564 スイッチ制御回路
600 インピーダンス整合回路網
602 インピーダンス変換トランス
606 一次巻線
608 二次巻線
620 インピーダンス整合回路網
622 トランス
624 一次巻線
626 二次巻線
650 直列リアクタンス範囲
652 シャントリアクタンス範囲
654 直列リアクタンス範囲
670 インピーダンス整合回路網
672 インダクタ
674 インダクタ
676 インダクタ
700 第1の(外側)エンクロージャ
702 第2の(内側)エンクロージャ
704 ハイブリッド同調回路網
708 ファン
710 ファン
712 熱交換器
714 空気巻トランス
715 一次コイル
716 粗同調回路網
717 二次コイル
718 微同調回路網
719 第1の端部
721 第2の端部
723 第1の端部
725 第2の端部
800 制御回路
802 制御モジュール
804 ハイブリッド同調回路網
806 FET制御回路
808 バラクタバイアス回路
810 アナログ/デジタル(A/D)コンバータ
812 アナログ/デジタル(A/D)コンバータ
813 調整モジュール
820 FETスイッチ静電容量回路
822 バラクタ
834 2値制御インターフェース
838 ドライバ回路
840 デジタル/アナログコンバータ(DAC)インターフェース
1000 RF電力システム
1002 RF発生器
1004 インピーダンス整合回路網
1010 第1のセンサ
1012 制御モジュール

Claims (18)

1. 第1の電子可変静電容量であって、
   (i)プラズマ処理システムの無線周波数(RF)発生器から第1のRF入力信号を受信し、(ii)第1のRF出力信号を基準端子または負荷に出力し、(iii)第1の直流(DC)バイアス電圧を受け取るように構成されたスイッチング可能回路を備える粗同調回路網であって、前記スイッチング可能回路は、第1の状態と第2の状態との間でスイッチングされるように構成され、前記スイッチング可能回路の静電容量は、前記第1の状態にある間、前記第1のDCバイアス電圧に基づき、前記第2の状態にある間、前記第1のDCバイアス電圧に基づかない、粗同調回路網と、
   前記粗同調回路網と並列に接続されている微同調回路網であって、背向ダイオードバラクタを備え、前記背向ダイオードバラクタは、第2のDCバイアス電圧を受け取るように構成され、前記背向ダイオードバラクタは、
   前記第1のRF入力信号を受信するように構成された第1のダイオードと、
   前記第1のダイオードと背向構成で接続され、第2のRF出力信号を前記基準端子または前記負荷に出力するように構成された第2のダイオードと
   を備え、前記背向ダイオードバラクタの静電容量は、前記第2のDCバイアス電圧に基づく、微同調回路網と
   を備える第1の電子可変静電容量。
2. 前記微同調回路網は、(i)RF入力端子と(ii)前記基準端子または前記負荷との間で前記粗同調回路網と並列に接続され、
   前記RF入力端子は、前記第1のRF入力信号を受信するように構成され、
   前記スイッチング可能回路は、前記第1のRF出力信号を前記基準端子または前記負荷に出力するように構成され、
   前記背向ダイオードバラクタは、前記第2のRF出力信号を前記基準端子または前記負荷に出力するように構成される、請求項1に記載の第1の電子可変静電容量。
3. 前記スイッチング可能回路は、第1のスイッチングデバイスと第2のスイッチングデバイスとを備え、
   前記第1のスイッチングデバイスおよび前記第2のスイッチングデバイスは、前記スイッチング可能回路が前記第1の状態にあるときにOFF状態にあり、
   前記第1のスイッチングデバイスおよび前記第2のスイッチングデバイスは、前記スイッチング可能回路が前記第2の状態にあるときにON状態にある、請求項1に記載の第1の電子可変静電容量。
4. コンデンサをさらに備え、
   前記スイッチング可能回路の前記静電容量は、(i)前記第2の状態にある間、前記コンデンサに基づき、(ii)前記第1の状態にある間、前記コンデンサ、前記第1のスイッチングデバイスの静電容量、および前記第2のスイッチングデバイスの静電容量に基づく、請求項3に記載の第1の電子可変静電容量。
5. 前記第2のDCバイアス電圧は、前記背向ダイオードバラクタにわたって受け取られる、請求項1に記載の第1の電子可変静電容量。
6. 前記粗同調回路網は、複数のスイッチ静電容量回路を備え、
   前記複数のスイッチ静電容量回路は、互いに並列に接続され、
   前記複数のスイッチ静電容量回路の各々は、個々の静電容量を有し、
   前記個々の静電容量は、互いに異なり、
   前記個々の静電容量の総和は、前記粗同調回路網の全静電容量をもたらし、
   前記個々の静電容量は、前記スイッチング可能回路が前記第1の状態にある間、前記第1のDCバイアス電圧に基づく、請求項1に記載の第1の電子可変静電容量。
7. 前記微同調回路網は、複数の背向ダイオードバラクタを備え、
   前記複数の背向ダイオードバラクタは、互いに並列に接続される、請求項1に記載の第1の電子可変静電容量。
8. 前記複数の背向ダイオードバラクタの各々は、(i)RF入力端子と(ii)バイアス入力端子、およびRF出力端子または負荷との間で互いに並列に接続されている複数の背向ダイオード対を備える、請求項7に記載の第1の電子可変静電容量。
9. 前記微同調回路網は、前記第2のダイオードとRF出力端子または負荷との間で互いに並列に接続されている複数のコンデンサを備える、請求項1に記載の第1の電子可変静電容量。
10. インピーダンス整合回路網であって、
    請求項1に記載の第1の電子可変静電容量と、
    前記第1の電子可変静電容量の入力に接続され、(i)前記インピーダンス整合回路網の入力インピーダンスを変換し、(ii)前記RF発生器から受信した第2のRF入力信号を前記第1のRF入力信号に変換するように構成されたトランスと
    を備えるインピーダンス整合回路網。
11. インピーダンス整合回路網であって、
    請求項1に記載の第1の電子可変静電容量であって、入力端子を備え、前記入力端子において前記第1のRF入力信号を受信する、第1の電子可変静電容量と、
    前記入力端子に、かつ前記第1の電子可変静電容量と前記負荷との間に接続されているトランスであって、前記RF発生器から受信したRF入力信号を前記第1のRF入力信号に変換するトランスと
    を備えるインピーダンス整合回路網。
12. 二重エンクロージャであって、
    気密になっている外側エンクロージャと、
    前記外側エンクロージャ内に配設され、請求項1に記載の第1の電子可変静電容量を備える内側エンクロージャと、
    熱交換器であって、前記熱交換器を通過する空気を冷却するように構成された熱交換器と、
    空気を、(i)前記熱交換器を介して、(ii)(a)前記内側エンクロージャの外部にあり、前記外側エンクロージャ内にある領域と(b)前記内側エンクロージャ内の領域とを通るように導く1つまたは複数のファンと
    を備え、
    前記第1の電子可変静電容量は、前記内側エンクロージャ内に配設され、前記熱交換器を通して前記1つまたは複数のファンを介して空気を循環させることによって冷却される、二重エンクロージャ。
13. インピーダンス整合回路網であって、
    請求項1に記載の第1の電子可変静電容量と、
    前記第1のRF入力信号を受信するように構成された第2の電子可変静電容量と
    を備え、
    前記第1の電子可変静電容量および前記第2の電子可変静電容量のうちの一方は、シャント静電容量であり、
    前記第1の電子可変静電容量および前記第2の電子可変静電容量のうちの他方は、直列静電容量である、インピーダンス整合回路網。
14. システムであって、
    請求項13に記載のインピーダンス整合回路網と、
    (i)歪み量を決定し、(ii)前記歪み量に基づき制御信号を生成し、(iii)前記歪み量に基づき前記第2のDCバイアス電圧を生成するように構成されたモジュールと、
    前記制御信号に基づき前記第1のDCバイアス電圧を生成するように構成されたドライバ回路と
    を備えるシステム。
15. 前記モジュールは、(i)前記粗同調回路網を介して粗同調を、(ii)前記微同調回路網を介して微同調を、または(iii)前記粗同調回路網および前記微同調回路網を介して粗同調と微同調の両方を実行するかどうかをある時間期間において決定するように構成される、請求項14に記載のシステム。
16. 前記モジュールは、(i)前記粗同調回路網を介して粗同調を実行することをスキップし、(ii)前記微同調回路網を介して微同調を実行するように構成される、請求項14に記載のシステム。
17. 前記モジュールは、(i)前記粗同調回路網を介した粗同調、(ii)前記微同調回路網を介した微同調、または(iii)前記粗同調回路網を介した粗同調と前記微同調回路網を介した微同調の両方を繰り返し実行するように構成される、請求項14に記載のシステム。
18. システムであって、
    請求項1に記載の第1の電子可変静電容量と、
    直接収束モードで動作している間に、(i)歪み量を決定し、(ii)前記第1の電子可変静電容量の初期状態および前記歪み量に基づき、前記第1の電子可変静電容量の静電容量を初期静電容量から直接、推定された目標静電容量に調整するための単一のステップ収束を実行するように構成されたモジュールと
    を備えるシステム。