JP6821271B2 - Verification device - Google Patents
Verification device Download PDFInfo
- Publication number
- JP6821271B2 JP6821271B2 JP2018002491A JP2018002491A JP6821271B2 JP 6821271 B2 JP6821271 B2 JP 6821271B2 JP 2018002491 A JP2018002491 A JP 2018002491A JP 2018002491 A JP2018002491 A JP 2018002491A JP 6821271 B2 JP6821271 B2 JP 6821271B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control network
- signals
- verification device
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing And Monitoring For Control Systems (AREA)
Description
本発明の実施形態は、プラント制御のための制御ネットワークや制御ネットワークに接続する機器を更新する場合に新旧プログラムの検証を行う検証装置に関する。 An embodiment of the present invention relates to a control network for plant control and a verification device that verifies old and new programs when updating equipment connected to the control network.
プラント制御のための制御システムの更新を行う場合には、既存プログラムと置き換えプログラムとを並列に運転して、試験員がその出力を１点ずつ比較し、出力の相違の有無を判定する検証方法が採用されている。既存プログラムは、既存の制御ネットワーク上に接続された主幹制御装置上で動作させ、置き換えプログラムは、更新する新たな制御ネットワーク上に接続された主幹制御装置上で動作させる。 When updating the control system for plant control, a verification method in which the existing program and the replacement program are operated in parallel, the examiner compares the outputs one by one, and determines whether or not there is a difference in the outputs. Has been adopted. The existing program runs on the main controller connected on the existing control network, and the replacement program runs on the main controller connected on the new control network to be updated.
このように、試験員が人手でプログラムの検証を行う場合には、漏れがないように、慎重かつ厳密にチェックを実施する必要がある。また、このような検証作業は、試験員が現場に出向いて行うこともあり、多くの人的リソースが必要となり、効率的な作業が求められる。 In this way, when the examiner manually verifies the program, it is necessary to carry out careful and rigorous checks so that there are no omissions. In addition, such verification work may be performed by an examiner who goes to the site, which requires a lot of human resources and requires efficient work.
この発明の実施形態は、効率的に漏れなく新旧プログラムを検証できる検証装置を提供する。 An embodiment of the present invention provides a verification device capable of efficiently verifying old and new programs without omission.
実施形態に係る検証装置は、入出力機器を制御するプロセス制御システムの制御ネットワークの置き換えを検証する。検証装置は、既存の制御ネットワークである第１ネットワークを介して、複数の第１信号を含む第１信号群の波形データを第１サンプリング時間でそれぞれ取得し、前記第１ネットワークを置き換えて設置される第２ネットワークを介して、前記複数の第１信号それぞれに対応する複数の第２信号を含む第２信号群の波形データを前記第１サンプリング時間とは異なる時間の第２サンプリング時間でそれぞれ取得し、前記複数の第１信号と対応する前記複数の第２信号との波形の差を、あらかじめ設定された判定基準とそれぞれ比較する演算部と、前記波形の差が前記判定基準異常の場合に生じた前記波形の差の時刻を含むように、前記複数の第１信号および前記複数の第２信号のうちのそれぞれ対応する信号を記憶する記憶部と、を備える。 The verification device according to the embodiment verifies the replacement of the control network of the process control system that controls the input / output devices. The verification device is installed by acquiring waveform data of a first signal group including a plurality of first signals at a first sampling time via a first network which is an existing control network, and replacing the first network. The waveform data of the second signal group including the plurality of second signals corresponding to the plurality of first signals is acquired at the second sampling time different from the first sampling time, respectively, via the second network. Then, when the calculation unit that compares the difference between the waveforms of the plurality of first signals and the plurality of second signals corresponding to the plurality of second signals with the preset determination criteria, and the difference between the waveforms is the determination criterion abnormality. A storage unit for storing the corresponding signals of the plurality of first signals and the plurality of second signals is provided so as to include the time of the difference in the generated waveforms.
本実施形態では、新旧の制御ネットワーク上の信号波形の差のデータが、あらかじめ設定された比較判定基準よりも大きい場合に、そのときのデータを記憶するので、効率的に漏れなく新旧プログラムを検証することができる。 In the present embodiment, when the difference data of the signal waveforms on the old and new control networks is larger than the preset comparison judgment standard, the data at that time is stored, so that the old and new programs are efficiently verified without omission. can do.
以下、図面を参照しつつ、本発明の実施形態について説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して詳細な説明を適宜省略する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
The drawings are schematic or conceptual, and the relationship between the thickness and width of each part, the ratio of the sizes between the parts, and the like are not necessarily the same as the actual ones. Further, even when the same parts are represented, the dimensions and ratios may be different from each other depending on the drawings.
In addition, in the present specification and each figure, the same elements as those described above with respect to the above-mentioned figures are designated by the same reference numerals, and detailed description thereof will be omitted as appropriate.
（第１の実施形態）
図１は、本実施形態に係る検証装置の接続状況を例示するブロック図である。
図１に示すように、本実施形態の検証装置１０は、既存の制御ネットワーク２０に接続される。制御ネットワーク２０には、既存の主幹制御装置３０および入出力機器４０が接続されている。また、検証装置１０は、新規に置き換える制御ネットワーク５０に接続される。制御ネットワーク５０には、新規に置き換える主幹制御装置６０が接続されている。
(First Embodiment)
FIG. 1 is a block diagram illustrating a connection status of the verification device according to the present embodiment.
As shown in FIG. 1, the
置き換える制御ネットワーク５０と入出力機器４０との接続には、この例のように、ゲートウェイサーバ（図ではＧ／Ｗと表示）７０を用いることがある。制御ネットワーク５０と入出力機器４０との間のインタフェースによってはゲートウェイサーバを介さずにこれらを接続してもよい。
As in this example, a gateway server (indicated as G / W in the figure) 70 may be used to connect the
入出力機器（図ではＩ／Ｏと表示）４０は、プロセス制御を実行するためにプラントに設けられている機器や装置等である。入出力機器４０は、たとえば、ガスを導入する弁の開閉を行うアクチュエータや製造物の工程通過を検出するセンサや工程の温度を検出する温度センサ等である。
The input / output device (indicated as I / O in the figure) 40 is a device or device provided in the plant for executing process control. The input /
なお、検証作業が完了した後には、既存の制御ネットワーク２０および主幹制御装置３０は、設置されているプラントから除去される。検証装置１０自体も、すべての制御ネットワーク２０，５０から切り離して、他のプラントにおいて新旧プログラムの検証に用いてもよいし、検証装置１０を他の用途（たとえばエンジニアリング端末等）に転用してもよい。
After the verification work is completed, the
既存の主幹制御装置３０では、既存のプログラムが動作している。新規に置き換える主幹制御装置６０では、既存のプログラムと同等に動作するプログラムが動作する。これらのプログラムにしたがって、制御信号やＩ／Ｏ信号が生成、検出等され新旧の制御ネットワーク上を伝送する。
An existing program is operating in the existing
検証装置１０は、既存の制御ネットワーク２０を介して、主幹制御装置３０から制御信号を取得する。制御信号は、制御ネットワーク２０を介して、入出力機器４０に送信され、入出力機器４０は制御信号にしたがって動作する。制御信号は、たとえば入出力機器４０のうち、対象のアクチュエータを所定の電圧レベルで駆動する駆動信号等である。制御信号は、たとえば、加熱炉の温度設定データを含む信号等である。このように、制御信号は、入出力機器４０の制御のための信号であり、そのプロセスラインに応じて設定されたパラメータを含むことがある。プロセスラインに応じて設定された設定温度等のパラメータを含む制御信号を以下では、ライン信号ともいう。
The
検証装置１０は、既存の制御ネットワーク２０を介して、入出力機器４０が主幹制御装置３０に送信するＩ／Ｏ信号を取得する。Ｉ／Ｏ信号は、たとえば入出力機器４０のうち、温度センサによって検出された温度データ等である。Ｉ／Ｏ信号は、たとえば、入出力機器４０のうち、押しボタンスイッチが押されたことによって生成された起動信号等である。このように、Ｉ／Ｏ信号は、制御ネットワーク２０，５０に接続された入出力機器が生成した信号や、入出力機器が取得した信号等を含む。
The
検証装置１０は、新規に置き換える制御ネットワーク５０を介して、主幹制御装置６０から制御信号を取得する。制御信号は、制御ネットワーク５０を介して、入出力機器４０に送信され、入出力機器４０は制御信号にしたがって動作する。
The
検証装置１０は、新規に置き換える制御ネットワーク５０を介して、入出力機器４０が主幹制御装置６０に送信するＩ／Ｏ信号を取得する。
The
検証装置１０は、新旧の制御ネットワーク２０，５０を介して取得した制御信号およびＩ／Ｏ信号の波形の差を逐次計算する。検証装置１０は、計算された信号波形の差が判定基準以上か否かを判断して、信号波形の差が判定基準を超えた期間の新旧信号を記憶する。
The
検証装置１０は、記憶する新旧信号の期間について、あらかじめ記憶する範囲が設定されている。つまり、検証装置１０は、信号波形の差が判定基準を超えた期間の前後（過去、未来）の新旧の信号波形のデータを記憶することができる。
In the
本実施形態の検証装置１０では、新旧の制御ネットワーク２０，５０上を伝送する各種信号の波形を取得して、その新旧の信号波形の差が判定基準以上となる前後の期間の新旧信号波形を抽出し記憶する。たとえば、試験員やプログラマは、抽出された新旧信号波形が一致または判定基準以下になるように、新たに設置する制御ネットワーク５０に接続された主幹制御装置６０のプログラムを修正等することができる。
In the
図２は、本実施形態の検証装置を例示するブロック図である。
図２に示すように、検証装置１０は、入力サンプリング回路１１と、出力比較サンプリング回路１２と、比較判定基準リスト１３と、データバッファ１４と、トリガー回路１５と、記憶部１６と、を含む。
FIG. 2 is a block diagram illustrating the verification device of the present embodiment.
As shown in FIG. 2, the
入力サンプリング回路１１は、既存の制御ネットワーク２０および新規に置き換えて設置する制御ネットワーク５０に接続されている。入力サンプリング回路１１には、制御ネットワーク２０，５０上をそれぞれ伝送する制御信号およびＩ／Ｏ信号が入力される。
The
制御信号およびＩ／Ｏ信号は、１ビットのビット信号と、１６ビットのワード信号と、をそれぞれ含むことができる。 The control signal and the I / O signal can include a 1-bit bit signal and a 16-bit word signal, respectively.
入力サンプリング回路１１には、制御ネットワーク２０上を伝送するＮｂ１本のビット（ｂｉｔ）信号および制御ネットワーク５０上を伝送するＮｂ２本のビット（ｂｉｔ）信号が入力される。
The
入力サンプリング回路１１には、制御ネットワーク２０上を伝送するＮｗ１本のワード（ｗｏｒｄ）信号および制御ネットワーク５０上を伝送するＮｗ２本のワード（ｗｏｒｄ）信号が入力される。なお、ビット信号およびワード信号の本数は、新旧の制御ネットワークにおいて必ずしも同数である必要はないが、検証の対象となる本数は実質的に同じである。
A word (word) signal of one Nw transmitted on the
入力サンプリング回路１１は、制御ネットワーク２０上のビット信号およびワード信号をサンプリング周期ｔ１［ｍｓ］でサンプリングする。入力サンプリング回路１１は、制御ネットワーク５０上のビット信号およびワード信号をサンプリング周期ｔ２［ｍｓ］でサンプリングする。サンプリングされたこれらの信号は、出力比較サンプリング回路１２、データバッファ１４および記憶部１６にそれぞれ供給される。
The
サンプリング周期ｔ１は、既存の制御ネットワーク２０において採用されている伝送周期に等しくなるように設定される。サンプリング周期ｔ２は、置き換える制御ネットワーク５０において採用される伝送周期に等しくなるように設定される。一般に、制御ネットワークを更新するにあたっては、採用される伝送周期は等しくないので、サンプリング周期ｔ１，ｔ２は異なる値を有する。制御ネットワークを更新することによって、高速伝送化される場合には、ｔ１＞ｔ２となるが、本実施形態の適用に関して、ｔ１＜ｔ２、ｔ１＝ｔ２となることは排除されるものではない。
The sampling cycle t1 is set to be equal to the transmission cycle adopted in the existing
出力比較サンプリング回路１２は、サンプリングされた信号波形を入力して、新旧の信号波形の差を計算する。計算の対象となる信号は、プログラム変数が同じ制御信号あるいはＩ／Ｏ信号である。たとえば、同一のアクチュエータを駆動するための駆動信号の場合には、この駆動信号は、主幹制御装置３０から入出力機器４０に伝送される駆動信号、および、主幹制御装置６０から入出力機器４０に伝送される駆動信号であり、これらの差が計算される。
The output
出力比較サンプリング回路１２は、比較判定基準リスト１３の比較判定基準を参照する。比較判定基準リスト１３は、信号ごとに定義された比較判定基準を有している。出力比較サンプリング回路１２は、波形の差が計算された信号ごとに、比較判定基準リスト１３の比較判定基準と計算された信号波形の差とを比較する。
The output
図３は、本実施形態の検証装置の比較判定基準リストを例示する模式図である。
図３に示すように、比較判定基準リスト１３は、たとえばこの例のようにテーブルを含む。比較判定基準リスト１３のテーブルは、信号群名１、信号群名２、信号名、信号種類、既存プログラム変数名、置き換えプログラム変数名、および比較判定基準の各欄を含む。
FIG. 3 is a schematic diagram illustrating a list of comparative determination criteria of the verification device of the present embodiment.
As shown in FIG. 3, the
信号群名１には、信号の種類の大分類が示されている。たとえば、信号群名１には、入出力機器４０の１つである「アクチュエータ」が設定されている。「アクチュエータ」に分類される信号として、信号による制御対象であるアクチュエータごとに、各信号が設定されている。この例では、主幹制御装置３０，６０が対象とするＭ個のアクチュエータに関する信号群が信号群名２欄に設定されている。
The
信号群名１欄に設定された「ライン」とは、たとえば入出力機器４０の１つである温度センサ等によるプロセスデータ等であり、製造物の製造仕様等に関連して必要となるデータである。信号群名２の欄には、「ライン」に分類される各信号が設定されており、この例では、Ｎ個のラインに関する信号が設定されている。
The "line" set in the
信号群名１欄に設定された「シーケンス」とは、制御信号やＩ／Ｏ信号のうち、条件判断やその処理のための前処理の実行等を指定する信号群の大分類である。この例では、Ｋ個の「シーケンス」に関する信号が信号群名２欄に設定されている。
The "sequence" set in the
信号名欄に示すように、信号群名２欄に設定された制御対象等について、１つ以上の信号が定義されている。信号名欄に設定された信号は、制御信号、Ｉ／Ｏ信号のいずれでもよいし、１つの信号群名２欄の設定に対して、制御信号およびＩ／Ｏ信号の両方を含んでもよい。また、信号種類欄に示すように、設定される信号は、ビット信号（ｂｉｔ）でもよいし、ワード信号（ｗｏｒｄ）でもよいし、どちらか一方に限らずこれらの両方を含んでもよい。
As shown in the signal name column, one or more signals are defined for the control target and the like set in the
既存プログラム変数名欄および置き換えプログラム変数名欄には、信号名欄に設定された信号に対応する新旧のプログラムの変数名が設定されている。これらは、新旧比較の対象となるので、通常は、同一の変数名が設定されている。なお、プログラムの変数名は、任意に設定されるので、異なる変数名であっても対象となる信号が同一であればよい。 In the existing program variable name column and the replacement program variable name column, the variable names of the old and new programs corresponding to the signals set in the signal name column are set. Since these are subject to comparison between old and new, the same variable name is usually set. Since the variable name of the program is set arbitrarily, it suffices if the target signals are the same even if the variable names are different.
比較判定基準欄には、信号名欄に設定された信号に対応する比較判定基準が設定されている。比較判定基準は、後に動作説明において詳述するが、信号の種類に応じて任意に設定することができる。ビット信号については、新旧信号波形の時間差ｔｓが、新旧のサンプリング周期｜ｔ１−ｔ２｜の差よりも大きいか否かで判定される。ワード信号については、新旧信号波形の時間差ｔｓと新旧信号波形の振幅差｜Ｖ１−Ｖ２｜との積が、サンプリング周期差と信号補正項との積よりも大きいか否かで判定される。いずれも、信号波形の差が、しきい値となる比較判定基準よりも大きい場合には、その前後のデータを含めて記憶部１６に格納される。
In the comparison judgment standard column, a comparison judgment standard corresponding to the signal set in the signal name field is set. The comparison judgment criteria will be described in detail later in the operation description, but can be arbitrarily set according to the type of signal. For the bit signal, it is determined whether or not the time difference ts of the old and new signal waveforms is larger than the difference of the old and new sampling periods | t1-t2 |. For the word signal, it is determined whether or not the product of the time difference ts of the old and new signal waveforms and the amplitude difference | V1-V2 | of the old and new signal waveforms is larger than the product of the sampling period difference and the signal correction term. In either case, when the difference between the signal waveforms is larger than the comparison determination standard which is the threshold value, the data before and after the difference is stored in the
ワード信号の場合には、サンプリング周期差と信号補正項との積を比較判定基準とするが、信号補正項は任意に設定される。この例では、信号ごとに適切な値を設定しているが、信号の一部または全部を同じ値に設定してももちろんよい。たとえば、この例のように、信号補正項欄を設けて、信号ごとに適切な補正項を設定するようにしてもよい。 In the case of a word signal, the product of the sampling period difference and the signal correction term is used as a comparison judgment standard, but the signal correction term is arbitrarily set. In this example, an appropriate value is set for each signal, but of course, a part or all of the signal may be set to the same value. For example, as in this example, a signal correction term column may be provided to set an appropriate correction term for each signal.
出力比較サンプリング回路１２は、計算された信号波形の差が、比較判定基準以上の場合には、トリガー回路１５をトリガーするトリガー信号を出力する。トリガー回路１５がトリガーされると、データバッファ１４の出力が記憶部１６に接続される。
The output
出力比較サンプリング回路１２は、計算した信号波形の差を、比較判定出力として、記憶部１６に供給し、記憶部１６は、供給されたデータを記憶する。
The output
データバッファ１４は、サンプリングされた信号波形を入力して、あらかじめ設定されたバッファ時間Ｔの間のデータを一時記憶して、逐次出力する。
The
データバッファ１４の出力には、トリガー回路１５が設けられており、出力比較サンプリング回路１２がトリガー信号を出力した場合には、データバッファ１４から出力された期間Ｔの信号波形のデータが記憶部１６に供給される。記憶部１６は、供給された信号波形のデータを、失敗ログとして格納する。
A
記憶部１６は、サンプリングされたすべての信号波形、出力比較サンプリング回路１２から出力された新旧の信号波形の差のデータおよび失敗ログとされたデータバッファ１４の出力データを格納する。
The
たとえば、検証装置１０は、コンピュータ装置のＣＰＵ（演算部）を含む。上述した検証装置１０の各部の一部または全部は、記憶部１６に格納されたプログラムにしたがって、ＣＰＵが逐次実行することによって実現される。つまり、検証装置１０の各構成要素の一部または全部は、ＣＰＵによって実行されるプログラムの各ステップによって実現される。
For example, the
記憶部１６は、検証装置１０のＣＰＵとバス等を介して接続される外部記憶装置やデータサーバ等であってもよい。つまり、記憶部１６は、検証装置１０内部に組み込まれた場合に限らず、異なる筐体の別装置等であってもよい。
The
本実施形態の検証装置１０の動作について説明する。
図４（ａ）および図４（ｂ）は、本実施形態の検証装置の動作を説明するためのタイミングチャートの例である。
図４（ａ）には、ビット信号の場合のタイミングチャートが示され、図４（ｂ）には、ワード信号の場合のタイミングチャートが示されている。図４（ａ）および図４（ｂ）には、最上段の図に既存の制御ネットワーク２０上のビット信号およびワード信号の波形例がそれぞれ示されている。２段目の図に、新たに置き換える制御ネットワーク５０上のビット信号およびワード信号の波形が示されている。これらは、同じプログラム変数に対応する信号波形である。図４（ａ）および図４（ｂ）の最下段の図には、上２段の信号の差をとった信号波形の図が示されている。
The operation of the
4 (a) and 4 (b) are examples of timing charts for explaining the operation of the verification device of the present embodiment.
FIG. 4A shows a timing chart in the case of a bit signal, and FIG. 4B shows a timing chart in the case of a word signal. In FIGS. 4A and 4B, waveform examples of bit signals and word signals on the existing
図４（ａ）および図４（ｂ）に示すように、サンプリング周期は、既存の制御ネットワークでは、ｔ１であり、図中のｔ１（１）〜ｔ（８）は、１番目〜８番目のサンプリング周期であることを表している。サンプリング周期は、置き換える制御ネットワークでは、ｔ２であり、図中のｔ２（１)〜ｔ２（１２）は、１番目〜１２番目のサンプリング周期であることを表している。この例では、ｔ１＞ｔ２である。 As shown in FIGS. 4 (a) and 4 (b), the sampling period is t1 in the existing control network, and t1 (1) to t (8) in the figure are the first to eighth. It indicates that it is a sampling period. The sampling period is t2 in the replacement control network, and t2 (1) to t2 (12) in the figure represent the first to twelfth sampling periods. In this example, t1> t2.
出力比較サンプリング回路１２は、新旧の信号波形の差を計算して出力する。ビット信号は、それぞれの制御ネットワーク２０，５０の定周期に応じて変化するので、同時に変化する場合もあるし、異なるタイミングで変化する場合もある。異なるタイミングで変化する場合に、そのタイミングのずれが大きいと、既存の制御ネットワークに置き換えて設置する新たな制御ネットワークでシステムを運用した場合に、更新前の動作と異なる動作となるおそれがある。そこで、ずれの大きいタイミングに同期して、そのタイミングの前後の期間について、すべての信号を記憶部１６に格納する。
The output
より具体的に説明すると、既存の制御ネットワーク２０では、２番目のサンプリング周期ｔ１（２）で、ビット信号は“０”から“１”に変化している。置き換える制御ネットワーク５０では、２番目のサンプリング周期ｔ２（２）でビット信号が“０”から“１”に変化している。このときのビット信号の信号波形の差は、サンプリング周期の差（ｔ１−ｔ２）である。（ｔ１−ｔ２）は、サンプリング周期ｔ１，ｔ２が一定であるため、一定値である。
More specifically, in the existing
置き換える制御ネットワーク５０の５番目のサンプリング周期ｔ２（５）のビット信号の変化のタイミングは、既存の制御ネットワーク２０の４番目のサンプリング周期ｔ１（４）のビット信号の変化のタイミングとサンプリング周期の差（ｔ１−ｔ２）を有している。制御ネットワーク５０の７番目のサンプリング周期ｔ２（７）のビット信号の変化のタイミングも、制御ネットワーク２０の５番目のサンプリング周期ｔ１（５）のビット信号の変化のタイミングとサンプリング周期の差（ｔ１−ｔ２）を有している。
The timing of the change of the bit signal in the fifth sampling cycle t2 (5) of the
置き換える制御ネットワーク５０の９番目のサンプリング周期ｔ２（９）のビット信号の変化のタイミングは、既存の制御ネットワーク２０の７番目のサンプリング周期ｔ１（７）のビット信号の変化のタイミングに対応する。しかし、その差ｔｓは、サンプリング周期（ｔ１−ｔ２）よりも大きいｔ２となる。
The timing of the change of the bit signal in the ninth sampling cycle t2 (9) of the
図３にすでに示したように、検証装置１０は、ビット信号の比較判定基準を新旧信号波形の差が｜ｔ１−ｔ２｜よりも大きい場合に、新旧のプログラムが同一でないと判定する。出力比較サンプリング回路１２は、置き換える制御ネットワーク５０の９番目のサンプリング周期ｔ（９）のタイミングで、トリガー信号を出力する。
As already shown in FIG. 3, the
トリガー回路１５は、トリガー信号が出力された時刻を含むバッファ時間Ｔの期間の各信号波形を記憶部１６に供給する。ここで、たとえばバッファ時間Ｔは、トリガーの時刻以前の期間Ｔｂ、トリガーの時刻以後の期間Ｔｆを含むように設定される。これらの期間は、任意に設定される。
The
ワード信号についても同様に、出力比較サンプリング回路１２は、同じプログラム変数の信号の差を計算する。ワード信号は、時間方向のずれとともに、電圧の振幅の相違も置き換え可否に関連する。そのため、ワード信号の場合には、信号波形の差の時間のずれと電圧の相違との積を、しきい値と比較する。しきい値は、サンプリング周期ｔ１，ｔ２の差と電圧補正項との積によって設定される。
Similarly for the word signal, the output
置き換える制御ネットワーク５０の２番目、３番目、９番目、１１番目のサンプリング周期ｔ２（２），ｔ２（３），ｔ２（９），ｔ２（１１）のワード信号は、既存の制御ネットワーク２０の１番目、２番目、６番目、７番目のワード信号とそれぞれ差異がある。各ワード信号の差のデータは、比較判定基準と比較される。比較判定基準は、新旧信号波形の時間差と振幅の差の積のデータにもとづいて設定される。時間差は、サンプリング周期の差｜ｔ１−ｔ２｜であり、振幅の差は、信号補正項Ｖである。この図の例では、置き換える制御ネットワーク５０のワード信号の９番目のサンプリング周期ｔ２（９）において、出力比較サンプリング回路１２の出力波形の時間×振幅差、つまりこの図の面積が、比較判定基準を上回るので、出力比較サンプリング回路１２は、トリガー信号を出力する。
The word signals of the second, third, ninth, and eleventh sampling cycles t2 (2), t2 (3), t2 (9), and t2 (11) of the
このようにして、検証装置１０は、新旧のビット信号およびワード信号の信号波形の差を計算し、計算された信号波形の差のデータが比較判定基準を超えた場合にトリガー信号を出力する。トリガー信号が出力されたタイミングの前後のすべての信号波形のデータが記憶部１６に格納される。
In this way, the
トリガー信号によって記憶部１６には、バッファ時間Ｔの範囲ですべての信号が格納されている。試験員やプログラマは、失敗ログとして記憶部１６に格納された信号のデータを取り出して、信号波形の差が比較判定基準以下になるようにプログラムの修正等を行うことができる。
All signals are stored in the
図３においてすでに説明したように、比較する新旧の信号は、同一の信号群名１欄に属する関連するものを抽出プログラム上で設定して、自由に読み出すこともできる。たとえば、抽出プログラム上で、信号群名１を指定することによって、「アクチュエータ」に関連する信号群を選択的に抽出することができる。比較判定基準リスト１３において、信号群名１，２の関連づけや他の項目との関連づけを適切に行うことによって、記憶部１６から抽出する失敗ログに関連する信号の組み合わせを適切かつ少ない組み合わせ数で設定することもできる。
As already described in FIG. 3, the old and new signals to be compared can be freely read out by setting related signals belonging to the same signal
本実施形態の検証装置１０の効果について説明する。
本実施形態の検証装置１０では、新旧の信号波形の差のデータを取得し、信号ごとに設定された比較判定基準と比較することによって、漏れなく新旧で大きな相違の信号波形の箇所を失敗ログとして記憶し、プログラム修正等に活用することができる。
The effect of the
In the
ワード信号については、新旧信号の振幅差を含めて比較判定基準を設定することができるので、より正確に信号波形の相違を検出することができる。 For the word signal, the comparison judgment standard can be set including the amplitude difference between the old and new signals, so that the difference in the signal waveform can be detected more accurately.
比較判定基準は、信号ごとに設定することができ、信号の制御対象等の分類等にしたがって、関連づけを行うことができる。そのため、記憶した失敗ログから容易に対象となる関連する信号群を抽出することができる。 The comparison judgment standard can be set for each signal, and the association can be performed according to the classification of the signal control target or the like. Therefore, the target related signal group can be easily extracted from the stored failure log.
（第２の実施形態）
図５は、本実施形態に係る検証装置の接続状況を例示するブロック図である。
上述した第１の実施形態の場合には、新規に置き換える制御ネットワーク５０およびこれに接続する主幹制御装置６０は、既存の制御ネットワーク２０やこれに接続された入出力機器４０および主幹制御装置３０と同一のプラント内に設置されている。
(Second Embodiment)
FIG. 5 is a block diagram illustrating a connection status of the verification device according to the present embodiment.
In the case of the first embodiment described above, the newly replaced
本実施形態では、新規に置き換える制御ネットワーク１５０は、設置するプラントに配線工事等を行う前に、離れた場所で操作等をすることを可能にするものである。
In the present embodiment, the newly replaced
本実施形態では、検証装置１１０は、データ送信装置１２０を介して、既存の制御ネットワーク２０に接続される。データ送信装置１２０は、制御ネットワーク２０を介して、主幹制御装置３０および入出力機器４０と接続されている。
In this embodiment, the
検証装置１１０は、置き換える制御ネットワーク１５０を介して主幹制御装置６０に接続されている。検証装置１１０は、データ送信装置１２０と更新の対象となる制御ネットワーク２０，１５０とは異なる通信ネットワーク１２２によって接続される。通信ネットワーク１２２は、制御ネットワーク２０，１５０が同期した時刻で信号波形のデータを取得できる程度の速度および信頼性を有するネットワークであればよい。そのようなネットワークであれば、無線方式であってもよいし、有線方式のネットワークであってもよいし、これらが混合したネットワークであってもよい。
The
本実施形態の検証装置１１０は、第１の実施形態の場合と同様に動作する。すなわち、２つの制御ネットワーク２０，１５０から制御信号およびＩ／Ｏ信号をそれぞれ取得し、新旧の信号波形の差のデータを取得し、比較判定基準と比較する。取得した差のデータが比較判定基準よりも大きい場合には、そのタイミングの前後の期間についてすべての信号波形のデータを記憶する。
The
本実施形態では、検証装置１１０は、データ送信装置１２０および通信ネットワーク１２２を介して、既存の制御ネットワーク２０に接続される。そのため、既存の制御ネットワーク２０が設置されているプラントの現場とは異なる場所に設置した制御ネットワーク１５０および主幹制御装置６０上で動作するプログラムの検証を行うことができる。試験員やプログラマがプラントに現場に出向いて検証作業を行う前に、事前に新旧プログラムの相違等の問題を検証することが可能になる。
In this embodiment, the
（第３の実施形態）
図６は、本実施形態に係る検証装置の接続状況を例示するブロック図である。
本実施形態では、既存の制御ネットワークに代えて、模擬の制御ネットワークを用いて、既存の制御ネットワークが設置されているプラントの現場で実際に検証作業を行う前に、プラントとは別の場所で新旧プログラムの検証を行う。
(Third Embodiment)
FIG. 6 is a block diagram illustrating a connection status of the verification device according to the present embodiment.
In the present embodiment, a simulated control network is used instead of the existing control network, and the verification work is actually performed at the site of the plant where the existing control network is installed, in a place different from the plant. Verify the old and new programs.
図６に示すように、本実施形態の検証装置２１０は、模擬の制御ネットワーク２２０に接続される。この制御ネットワーク２２０には、模擬の主幹制御装置２３０が接続されている。また、この制御ネットワーク２２０には、信号発生装置２８０が接続されている。模擬の制御ネットワーク２２０および主幹制御装置２３０は、現場のプラントに設置されている既存の制御ネットワーク２０および主幹制御装置３０をそれぞれ模擬（図１参照）した制御ネットワークである。この制御ネットワーク２２０および主幹制御装置２３０は、たとえば定周期ｔ１で動作する。
As shown in FIG. 6, the verification device 210 of the present embodiment is connected to the
検証装置２１０は、新規に置き換える制御ネットワーク２５０に接続される。制御ネットワーク２５０には、主幹制御装置６０が接続されている。
The verification device 210 is connected to the newly replaced
２つの制御ネットワーク２２０，２５０には、信号発生装置２８０が接続されている。信号発生装置２８０は、既存の制御ネットワークに接続されている入出力機器を模擬するＩ／Ｏ信号を生成して出力する。
A
図７は、図６の信号発生装置の構成例を例示するブロック図である。
図７に示すように、信号発生装置２８０は、Ｉ／Ｏ信号リスト２８５を参照し、信号発生装置２８０に接続された模擬入出力機器２４０に応じて、模擬のＩ／Ｏ信号を生成する。模擬のＩ／Ｏ信号の生成は、この例では、模擬Ｉ／Ｏ信号生成部２８２ａ，２８２ｂによって行われる。模擬Ｉ／Ｏ信号生成部２８２ａは、模擬の主幹制御装置２３０に供給する模擬Ｉ／Ｏ信号を生成して出力する。模擬Ｉ／Ｏ信号生成部２８２ｂは、新規に置き換える主幹制御装置６０に供給する模擬Ｉ／Ｏ信号を生成して出力する。
FIG. 7 is a block diagram illustrating a configuration example of the signal generator of FIG.
As shown in FIG. 7, the
Ｉ／Ｏ信号リスト２８５には、既存の制御ネットワークに接続されている入出力機器が生成する信号群がリストされている。主幹制御装置２３０，６０から供給される制御信号に応じて、模擬Ｉ／Ｏ信号生成部２８２ａ，２８２ｂは、Ｉ／Ｏ信号リスト２８５を参照して、対応するＩ／Ｏ信号を出力する。
The I /
信号発生装置２８０に接続することができる模擬入出力機器２４０は、たとえばシステムの起動のための押しボタンスイッチ等である。このようなハードウェアに限らず、設定されたシーケンス信号を生成するソフトウェアであってもよいし、これらの混合であってもよい。
The simulated input /
信号発生装置２８０は、たとえば、検証装置２１０のＣＰＵ等によって一部または全部が実行されるプログラムとして実現されてもよい。信号発生装置２８０は、ハードウェアで構成される場合にも、検証装置２１０と別筐体であってもよいし、同一筐体内に組み込まれてもかまわない。
The
本実施形態の検証装置２１０では、現在、既存の制御ネットワークが設置されているプラントの現場とは異なる場所で、現場の制御ネットワークと接続することなしに、新旧プログラムの検証を行うことができる。 The verification device 210 of the present embodiment can verify the old and new programs at a place different from the site of the plant where the existing control network is currently installed, without connecting to the control network at the site.
本実施形態の検証装置２１０では、試験員をプラントの現場に派遣し、検証作業を最初の段階から実行するよりも、模擬的な信号源や制御ネットワークを用いて、検証作業の大半をあらかじめ実行することができる。その後、プラントの現場に置き換える制御ネットワーク等を設置し、最終的な検証作業を行えば、取得される失敗ログの数や頻度も減少し、プログラムの修正等の作業も少なくすることができる。したがって、検証作業および更新作業の効率を向上させることができる。 In the verification device 210 of the present embodiment, most of the verification work is performed in advance by using a simulated signal source and a control network, rather than dispatching an examiner to the plant site and performing the verification work from the first stage. can do. After that, if a control network or the like is installed at the plant site and the final verification work is performed, the number and frequency of acquired failure logs can be reduced, and the work such as program modification can be reduced. Therefore, the efficiency of the verification work and the update work can be improved.
また、本実施形態の構成によって、自社で検証作業を実施し、プログラムのデバグの大半を実施し、その後、第２の実施形態のように模擬の制御ネットワーク等を実際の既存の制御ネットワーク等に置き換えることで、より検証の精度を高めることができる。 In addition, according to the configuration of this embodiment, the verification work is carried out in-house, most of the program debug is carried out, and then the simulated control network or the like is converted into the actual existing control network or the like as in the second embodiment. By replacing it, the accuracy of verification can be further improved.
このように、段階を踏んで新規に置き換える制御ネットワークを構築することによって、短期間で確実に制御システムの更新を行うことができる。 In this way, by constructing a new control network to be replaced step by step, the control system can be reliably updated in a short period of time.
以上説明した実施形態によれば、効率的に漏れなく新旧プログラムを検証できる検証装置を実現することができる。 According to the embodiment described above, it is possible to realize a verification device capable of efficiently verifying the old and new programs without omission.
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明およびその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。 Although some embodiments of the present invention have been described above, these embodiments are presented as examples and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other embodiments, and various omissions, replacements, and changes can be made without departing from the gist of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are also included in the scope of the invention and its equivalents described in the claims. In addition, the above-described embodiments can be implemented in combination with each other.
１０，１１０，２１０ 検証装置、１１ 入力サンプリング回路、１２ 出力比較サンプリング回路、１３ 比較判定基準リスト、１４ データバッファ、１５ トリガー回路、１６ 記憶部、２０ 既存の制御ネットワーク、３０ 既存の主幹制御装置、４０ 入出力機器、５０，１５０，２５０ 置き換える制御ネットワーク、６０ 置き換える主幹制御装置、７０ ゲートウェイサーバ、１２０ データ送信装置、１２２ 通信ネットワーク、２２０ 模擬の制御ネットワーク、２３０ 模擬主幹制御装置、２４０ 模擬入出力機器、２８０ 信号発生装置、２８５ Ｉ／Ｏ信号リスト
10, 110, 210 verification device, 11 input sampling circuit, 12 output comparison sampling circuit, 13 comparison criterion list, 14 data buffer, 15 trigger circuit, 16 storage unit, 20 existing control network, 30 existing main control device, 40 I / O devices, 50, 150, 250 replacement control network, 60 replacement main control device, 70 gateway server, 120 data transmission device, 122 communication network, 220 simulated control network, 230 simulated main control device, 240 simulated I /
Claims (8)
既存の制御ネットワークである第１制御ネットワークを介して、複数の第１信号を含む第１信号群の波形データを第１サンプリング時間でそれぞれ取得し、
前記第１制御ネットワークを置き換えて設置される第２制御ネットワークを介して、前記複数の第１信号それぞれに対応する複数の第２信号を含む第２信号群の波形データを前記第１サンプリング時間とは異なる時間の第２サンプリング時間でそれぞれ取得し、
前記複数の第１信号と対応する前記複数の第２信号との波形の差を、あらかじめ設定された判定基準とそれぞれ比較する演算部と、
前記波形の差が前記判定基準よりも大きい場合に生じた前記波形の差の時刻を含むように、前記第１信号群および前記第２信号群を記憶する記憶部と、
を備えた検証装置。 A verification device that verifies program replacement for devices operating on the control network of a process control system that controls input / output devices.
The waveform data of the first signal group including the plurality of first signals is acquired at the first sampling time via the first control network which is an existing control network.
Through the second control network installed by replacing the first control network, the waveform data of the second signal group including the plurality of second signals corresponding to the plurality of first signals is used as the first sampling time. Get each at a second sampling time at different times,
An arithmetic unit that compares the difference in waveform between the plurality of first signals and the corresponding plurality of second signals with preset determination criteria, respectively.
A storage unit that stores the first signal group and the second signal group so as to include the time of the difference in the waveform that occurs when the difference in the waveform is larger than the determination criterion.
Verification device equipped with.
前記入出力機器は、模擬的に入出力信号を生成する信号発生装置である請求項５記載の検証装置。 The first control network is a control network that imitates an existing control network.
The verification device according to claim 5, wherein the input / output device is a signal generator that simulates an input / output signal.
模擬的に入出力信号を生成する信号発生部をさらに備えた請求項５記載の検証装置。 The first control network is a control network that imitates an existing control network.
The verification device according to claim 5, further comprising a signal generation unit that simulates input / output signals.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018002491A JP6821271B2 (en) | 2018-01-11 | 2018-01-11 | Verification device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018002491A JP6821271B2 (en) | 2018-01-11 | 2018-01-11 | Verification device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019121305A JP2019121305A (en) | 2019-07-22 |
| JP6821271B2 true JP6821271B2 (en) | 2021-01-27 |
Family
ID=67306416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018002491A Active JP6821271B2 (en) | 2018-01-11 | 2018-01-11 | Verification device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6821271B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118034158B (en) * | 2024-03-18 | 2026-01-06 | 北京宏志国际科技有限公司 | A multi-protocol compatible data center power and environment monitoring system |
-
2018
- 2018-01-11 JP JP2018002491A patent/JP6821271B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019121305A (en) | 2019-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109923483B (en) | Simulation device and simulation method | |
| US20210018903A1 (en) | Information processing system, information processing method, and recording medium | |
| CN101226564A (en) | System and method for turbine control simulation | |
| US11604446B2 (en) | Method and system for validating a control program | |
| US11567489B2 (en) | Method and device for efficient fault analysis through simulated faults in a digital twin | |
| JP2015197917A (en) | Method for detecting abnormality in discrete manufacturing process | |
| WO2013099032A1 (en) | Motion controller and motor control system | |
| JP6821271B2 (en) | Verification device | |
| US20050033457A1 (en) | Simulation aid tools and ladder program verification systems | |
| JP4379687B2 (en) | Simulation support tool and ladder program verification system and program product | |
| US10178450B2 (en) | High-speed converter, measurement system, and computer-readable medium | |
| US20180059649A1 (en) | Simulator linkage device, control method of simulator linkage device, information processing program and recording medium | |
| US11435735B2 (en) | Playback simulation test system | |
| JP2019016326A (en) | Programmable logic controller and data collection device | |
| JP6529386B2 (en) | Equipment operation analysis device | |
| KR102156224B1 (en) | Apparatus adjusting output of analog output module | |
| JP7058925B2 (en) | Plant controller | |
| JP5980420B2 (en) | Software test apparatus, software test method, and program | |
| MXPA05008628A (en) | Method for determining the processing sequence of function blocks of an automated system and corresponding automated system. | |
| JP5303968B2 (en) | Elevator program verification system | |
| JP2021018586A (en) | Simulated process controller | |
| CN119365835B (en) | Simulation program product, simulation method and simulation device | |
| JP2025002049A (en) | Control program generation device, control program generation system, and control program generation method | |
| KR20260030488A (en) | A method and apparatus of virtual commissioning to emulate CNC machining process | |
| JP2019082780A (en) | Plant control apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210105 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6821271 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |