JP6826314B2 - フローティング電源回路および増幅器 - Google Patents

Description

この発明は、フローティング電源回路およびこのフローティング電源回路を用いた増幅器に関する。

増幅器等のオーディオ回路では、トランジスタを駆動するための電源としてフローティング電源が用いられる場合がある。例えば特許文献１には、２個のフローティング電源を用いて、正相出力端子および逆相出力端子に接続される２つのトランジスタをプッシュプル駆動する増幅器が開示されている。

従来技術の下では、このようなフローティング電源を図５に例示するようなトランスを利用して構成していた。図５に示す例では、トランスに４本の２次巻線が設けられており、各２次巻線に４個のダイオードからなる全波整流回路が接続され、各全波整流回路にキャパシタからなる平滑回路が接続されている。そして、これら４個の平滑回路の直流出力電圧がフローティング電源を必要とする増幅器内の各部（図示略）に供給される。

特許第３１３９３８６号

上述したようにトランスを利用してフローティング電源を構成する場合、必要なフローティング電源の数だけトランスの二次巻線、整流・平滑回路が必要になり、増幅器のコストが高くなる問題がある。また、トランスに設ける二次巻線の引き出し線の本数にも限界があるので、必要なフローティング電源の個数が多くなると、トランスを複数設ける必要がある。また、小電力の増幅器の場合、フローティング電源を構成する目的のみのためにトランスを設ける必要があり、無駄にコストが高くなる問題があった。

この発明は以上のような事情に鑑みてなされたものであり、トランス等の絶縁手段を用いることなく構成可能なフローティング電源回路を提供することを目的としている。

この発明は、定電圧源と、前記定電圧源を挟んで直列接続された第１および第２の定電流源とを具備することを特徴とするフローティング電源回路を提供する。

この発明によれば、第１および第２の定電流源は内部インピーダンスが高いので、定電圧源はフローティング型の定電圧源として機能する。よって、この発明によれば、トランス等の絶縁手段を設けることなく、フローティング電源を構成することができる。

この発明の第１実施形態であるフローティング電源回路の構成を示す回路図である。 この発明の第２実施形態である増幅器の構成を示す回路図である。 同実施形態におけるフローティング電源の動作範囲を説明する図である。 上記第１実施形態の変形例である電源回路の構成を示す回路図である。 トランスを用いたフローティング電源の構成例を示す回路図である。

以下、図面を参照しつつ本発明の実施の形態について説明する。

＜第１実施形態＞
図１は、この発明の第１実施形態であるフローティング電源回路１の構成を示す回路図である。なお、図１には、このフローティング電源回路１の構成の理解を容易にするため、バイアス回路１Ｂがフローティング電源回路１とともに図示されている。

図１に示すように、フローティング電源回路１は、定電圧源１Ｍと、この定電圧源１Ｍを挟んで高電位電源＋ＶＢおよび低電位電源−ＶＢ間に直列接続されたハイサイド定電流源１Ｈおよびローサイド定電流源１Ｌとにより構成されている。また、バイアス回路１Ｂは、高電位電源＋ＶＢおよび低電位電源−ＶＢ間に直列接続されたツェナーダイオード１ＢＨ、抵抗１ＢＭおよびツェナーダイオード１ＢＬにより構成されている。

ハイサイド定電流源１Ｈは、ＰＮＰトランジスタ１Ｈａと抵抗１Ｈｂとにより構成されている。ここで、抵抗１Ｈｂは、一端がツェナーダイオード１ＢＨのカソードとともに高電位電源＋ＶＢに接続され、他端がＰＮＰトランジスタ１Ｈａのエミッタに接続されている。このＰＮＰトランジスタ１Ｈａのベースにはツェナーダイオード１ＢＨのアノードが接続されている。このハイサイド定電流源１Ｈは、ツェナーダイオード１ＢＨのツェナー電圧からＰＮＰトランジスタ１Ｈａのベース−エミッタ間順方向電圧を差し引いた電圧を抵抗１Ｈｂの抵抗値により除算した電流値の定電流源として機能する。

ローサイド定電流源１Ｌは、ＮＰＮトランジスタ１Ｌａと抵抗１Ｌｂとにより構成されている。ここで、抵抗１Ｌｂは、一端がツェナーダイオード１ＢＬのアノードとともに低電位電源−ＶＢに接続され、他端がＮＰＮトランジスタ１Ｌａのエミッタに接続されている。このＮＰＮトランジスタ１Ｌａのベースにはツェナーダイオード１ＢＬのカソードが接続されている。このローサイド定電流源１Ｌは、ツェナーダイオード１ＢＬのツェナー電圧からＮＰＮＰトランジスタ１Ｌａのベース−エミッタ間順方向電圧を差し引いた電圧を抵抗１Ｌｂの抵抗値により除算した電流値の定電流源として機能する。

本実施形態では、ハイサイド定電流源１Ｈとローサイド定電流源１Ｌの電流値が等しくなるように、バイアス回路１Ｂのツェナーダイオード１ＢＨおよび１ＢＬのツェナー電圧と、各定電流源の抵抗１Ｈｂおよび１Ｌｂの抵抗値が決定されている。

定電圧源１Ｍは、ツェナーダイオード１Ｍａとこれに並列接続されたキャパシタ１Ｍｂとにより構成されている。ここで、ツェナーダイオード１Ｍａは、カソードがＰＮＰトランジスタ１Ｈａのコレクタに、アノードがＮＰＮトランジスタ１Ｌａのコレクタに接続されており、定電圧発生手段として機能する。キャパシタ１Ｍｂは、平滑回路として機能する。

以上の構成において、定電流動作するハイサイド定電流源１Ｈおよびローサイド定電流源１Ｌは高い内部インピーダンスを有するので、定電圧源１Ｍは、ハイサイド定電流源１Ｈおよびローサイド定電流源１Ｌの両方が定電流源として機能する動作範囲内において、フローティング型の定電圧源として機能する。従って、定電圧源１Ｍの両端から電圧を取り出し、フローティング型の定電圧源として利用することが可能である。この場合において、定電圧源１Ｍの両端（ツェナーダイオード１Ｍａのカソードおよびアノード）の電位は、定電圧源１Ｍの両端に接続される回路（例えば負荷を含む回路）の動作により決定される。このように本実施形態によれば、トランス等の絶縁手段を用いることなく、フローティング電源を構成することができる。

＜第２実施形態＞
図２はこの発明の第２実施形態である増幅器１００Ａの構成を示す回路図である。本実施形態は、特許文献１に記載の増幅器に上記第１実施形態のフローティング電源回路１を適用したものである。

図２に示すように、増幅器１００Ａは、第１段差動増幅部１０と、第２段差動増幅部２０と、第１の出力段ＮＰＮトランジスタ３１と、第２の出力段ＮＰＮトランジスタ３２と、帰還回路を構成する抵抗４５および４６と、バイアス回路１Ｂと、フローティング電源回路１＿１および１＿２とを有する。

バイアス回路１Ｂは、前掲図１のバイアス回路１Ｂと同じ構成を有している。フローティング電源回路１＿１および１＿２は、前掲図１のフローティング電源回路１のものと同様なハイサイド定電流源１Ｈ１および１Ｈ２と、ローサイド定電流源１Ｌ１および１Ｌ２とを各々有している。しかしながら、フローティング電源回路１＿１および１＿２における定電圧源１Ｍ１および１Ｍ２は、前掲図１の定電圧源１Ｍに若干の改良を加えた構成となっている。

さらに詳述すると、定電圧源１Ｍ１は、ハイサイド定電流源１Ｈ１にコレクタが接続され、ローサイド定電流源１Ｌ１にエミッタが接続されたＮＰＮトランジスタ１Ｍｃと、ＮＰＮトランジスタ１Ｍｃのコレクタおよびベースにカソードおよびアノードが各々接続されたツェナーダイオード１Ｍｄと、ＮＰＮトランジスタ１Ｍｃのベースおよびエミッタ間に接続された抵抗１Ｍｅと、ＮＰＮトランジスタ１Ｍｃのコレクタおよびエミッタ間に接続されたキャパシタ１Ｍｆとにより構成されている。定電圧源１Ｍ２も定電圧源１Ｍ１と同様な構成である。これらの定電圧源１Ｍ１および１Ｍ２は、ＮＰＮトランジスタ１Ｍｃに電流を流すので、前掲図１の定電圧源１Ｍよりも許容損失が大きいという利点がある。

第１段差動増幅部１０は、ＮＰＮトランジスタ１１および１２からなる差動トランジスタペアを有する。このＮＰＮトランジスタ１１および１２の各コレクタは抵抗１５および１６を各々介して高電位電源＋ＶＢに接続され、各エミッタは共通接続され、この各エミッタの共通接続点と低電位電源−ＶＢの間に抵抗１３が接続されている。そして、ＮＰＮトランジスタ１１のベースには抵抗４１およびキャパシタ４２を介して正相入力信号ＨＯＴが入力され、ＮＰＮトランジスタ１２のベースには抵抗４３およびキャパシタ４４を介して逆相入力信号ＣＯＬＤが入力される。第１段差動増幅部１０は、この正相入力信号ＨＯＴおよび逆相入力信号ＣＯＬＤを差動増幅し、２相の差動信号をＮＰＮトランジスタ１１および１２の各コレクタから出力する。

第２段差動増幅部２０は、ＰＮＰトランジスタ２１および２２からなる差動トランジスタペアを有する。ここで、ＰＮＰトランジスタ２１および２２の各エミッタは共通接続され、この共通接続点は抵抗２３を介して高電位電源＋ＶＢに接続されている。また、ＰＮＰトランジスタ２１のコレクタは、抵抗２５および２６を直列に介して低電位電源−ＶＢに接続されている。また、ＰＮＰトランジスタ２２のコレクタは、抵抗２７および２８を直列に介して低電位電源−ＶＢに接続されている。そして、ＰＮＰトランジスタ２１および２２のベースには、第１段差動増幅部１０のＮＰＮトランジスタ１１および１２の各コレクタから出力される２相の差動信号が入力される。第２段差動増幅部２０は、この２相の差動信号を差動増幅し、ＰＮＰトランジスタ２１および２２の各コレクタから２相の差動信号を出力する。

第１の出力段ＮＰＮトランジスタ３１は、第２の主電極端子であるエミッタが抵抗２５および２６間の接続ノードに接続され、制御電極端子であるベースが第２段差動増幅部２０のＰＮＰトランジスタ２１のコレクタに接続されている。そして、第１の出力段ＮＰＮトランジスタ３１の第１の主電極端子であるコレクタは、増幅器１００Ａの逆相出力端子ＯＵＴ−に接続されている。

第２の出力段ＮＰＮトランジスタ３２は、第２の主電極端子であるエミッタが抵抗２７および２７間の接続ノードに接続され、制御電極端子であるベースが第２段差動増幅部２０のＰＮＰトランジスタ２２のコレクタに接続されている。そして、第２の出力段ＮＰＮトランジスタ３２の第１の主電極端子であるコレクタは、増幅器１００Ａの正相出力端子ＯＵＴ＋に接続されている。

そして、フローティング電源回路１＿１における定電圧源１Ｍ１の負極であるＮＰＮトランジスタ１Ｍｃのエミッタは、第１の出力段ＮＰＮトランジスタ３１の第２の主電極端子であるエミッタに接続されている。また、フローティング電源回路１＿１における定電圧源１Ｍ１の正極であるＮＰＮトランジスタ１Ｍｃのコレクタは、第２の出力段ＮＰＮトランジスタ３２の第１の主電極端子であるコレクタに接続されるとともに、抵抗４６を介して第１段差動増幅部１０のＮＰＮトランジスタ１２のベースに接続されている。

また、フローティング電源回路１＿２における定電圧源１Ｍ２の負極であるＮＰＮトランジスタ１Ｍｃのエミッタは、第２の出力段ＮＰＮトランジスタ３１の第２の主電極端子であるエミッタに接続されている。また、フローティング電源回路１＿２における定電圧源１Ｍ２の正極であるＮＰＮトランジスタ１Ｍｃのコレクタは、第１の出力段ＮＰＮトランジスタ３１の第１の主電極端子であるコレクタに接続されるとともに、抵抗４５を介して第１段差動増幅部１０のＮＰＮトランジスタ１１のベースに接続されている。
以上が増幅器１００Ａの構成である。

次に増幅器１００Ａの動作を説明する。
正相差動信号ＨＯＴの電圧値が逆相差動信号ＣＯＬＤの電圧値よりも高い場合、ＮＰＮトランジスタ１１、ＰＮＰトランジスタ２１、第１の出力段ＮＰＮトランジスタ３１の電流が増加し、ＮＰＮトランジスタ１２、ＰＮＰトランジスタ２２、第２の出力段ＮＰＮトランジスタ３２の電流が減少する。このため、正相出力端子ＯＵＴ＋からのプッシュ動作と、逆相出力端子ＯＵＴ−へのプル動作が行われる。具体的には、定電圧源１Ｍ１→正相出力端子ＯＵＴ＋および逆相出力端子ＯＵＴ−間の負荷（図示略）→第１の出力段ＮＰＮトランジスタ３１という閉ループを電流が流れる。

一方、正相差動信号ＨＯＴの電圧値が逆相差動信号ＣＯＬＤの電圧値よりも低い場合、ＮＰＮトランジスタ１１、ＰＮＰトランジスタ２１、第１の出力段ＮＰＮトランジスタ３１の電流が減少し、ＮＰＮトランジスタ１２、ＰＮＰトランジスタ２２、第２の出力段ＮＰＮトランジスタ３２の電流が増加する。このため、正相出力端子ＯＵＴ＋へのプル動作と、逆相出力端子ＯＵＴ−からのプッシュ動作が行われる。具体的には、定電圧源１Ｍ２→逆相出力端子ＯＵＴ−および正相出力端子ＯＵＴ＋間の負荷（図示略）→第２の出力段ＮＰＮトランジスタ３２という閉ループを電流が流れる。

このように増幅器１００Ａでは、正相差動信号ＨＯＴおよび逆相差動信号ＣＯＬＤに基づいて、第１の出力段ＮＰＮトランジスタ３１および第２の出力段ＮＰＮトランジスタ３２のプッシュプル駆動が行われる。

そして、このようなプッシュプル駆動が行われる間、逆相出力端子ＯＵＴ−から抵抗４５を介して第１段差動増幅部１０のＮＰＮトランジスタ１１のベースへ負帰還が行われ、かつ、正相出力端子ＯＵＴ＋から抵抗４６を介して第１段差動増幅部１０のＮＰＮトランジスタ１２のベースへ負帰還が行われる。このため、正相入力信号ＨＯＴおよび逆相入力信号ＣＯＬＤの差分に比例した電圧が正相出力端子ＯＵＴ＋および逆相出力端子ＯＵＴ−間に得られる。

このようなプッシュプル駆動が行われるためには、定電圧源１Ｍ１および１Ｍ２がフローティング電源として正常に機能する必要がある。図３はこの定電圧源１Ｍ１がフローティング電源として正常に機能する増幅器１００Ａの動作範囲を説明する図である。この図３において、横軸は電流、縦軸はハイサイド定電流源１Ｈ１のＰＮＰトランジスタ１Ｈａのコレクタまたはローサイド定電流源１Ｌ１のＮＰＮトランジスタ１Ｌａのコレクタの電圧である。そして、図３には、ハイサイド定電流源１Ｈ１の電流値ＩｃＨおよびローサイド定電流源１Ｌ１の電流値ＩｃＬが示されている。

図３に示すように、ＮＰＮトランジスタ１Ｌａのコレクタ電圧が、低電位電源−ＶＢの電圧値から上昇すると、それに応じてローサイド定電流源１Ｌ１の電流値ＩｃＬが増加する。そして、ＮＰＮトランジスタ１Ｌａのコレクタ電圧が、ツェナーダイオード１ＢＬのツェナー電圧からＮＰＮトランジスタ１Ｌａのベース−エミッタ間順方向電圧を差し引いた電圧を越える領域では、ローサイド定電流源１Ｌ１の電流値ＩｃＬが飽和する。すなわち、ローサイド定電流源１Ｌ１が定電流源として機能する。

一方、ＰＮＰトランジスタ１Ｈａのコレクタ電圧が、高電位電源＋ＶＢの電圧値から低下すると、それに応じてハイサイド定電流源１Ｈ１の電流値ＩｃＨが増加する。そして、ＰＮＰトランジスタ１Ｈａのコレクタ電圧が、ツェナーダイオード１ＢＨのツェナー電圧からＰＮＰトランジスタ１Ｈａのベース−エミッタ間順方向電圧を差し引いた電圧を越えて高電位電源＋ＶＢの電圧値から低下すると、ハイサイド定電流源１Ｈ１の電流値ＩｃＨが飽和する。すなわち、ハイサイド定電流源１Ｈ１が定電流源として機能する。

定電圧源１Ｍ１がフローティング電源として機能するためには、ハイサイド定電流源１Ｈ１の電流値ＩｃＨが飽和し、かつ、ローサイド定電流源１Ｌ１の電流値ＩｃＬが飽和する電圧範囲内、すなわち、図３において斜線で示した範囲内に、ＰＮＰトランジスタ１ＨａのコレクタおよびＮＰＮトランジスタ１Ｌａのコレクタの各電圧を収める必要がある。以上、フローティング電源回路１＿１を例に説明したがフローティング電源回路１＿２についても同様である。

そこで、本実施形態では、正相出力端子ＯＵＴ＋および逆相出力端子ＯＵＴ−に接続される回路（負荷を含む）が、フローティング電源回路１＿１および１＿２の各々のＰＮＰトランジスタ１ＨａのコレクタおよびＮＰＮトランジスタ１Ｌａのコレクタの各電圧が上記範囲（図３の斜線範囲）に収まるような態様で正相出力端子ＯＵＴ＋および逆相出力端子ＯＵＴ−から出力信号を取り出すようにしている。

ところで、フローティング電源回路１＿１の定電圧源１Ｍ１がフローティング電源として機能するためには、ハイサイド定電流源１Ｈ１の電流値ＩｃＨとローサイド定電流源１Ｌ１の電流値ＩｃＬが一致している必要がある。フローティング電源回路１＿２の定電圧源１Ｍ２についても同様である。しかし、ハイサイド定電流源１Ｈ１およびローサイド定電流源１Ｌ１の各々を構成する素子の特性を揃えたとしても、ハイサイド定電流源１Ｈ１の電流値ＩｃＨとローサイド定電流源１Ｌ１の電流値ＩｃＬとの間に微妙な差が生じる。しかしながら、本実施形態では、このハイサイド定電流源１Ｈ１の電流値ＩｃＨとローサイド定電流源１Ｌ１の電流値ＩｃＬとの差分による影響が緩和され、定電圧源１Ｍ１がフローティング電源として機能するようになっている。以下、この点について説明する。

例えば入力信号がなく、正相出力端子ＯＵＴ＋と逆相出力端子ＯＵＴ−の間に電位差がない状態で、ハイサイド定電流源１Ｈ１の電流値ＩｃＨがローサイド定電流源１Ｌ１の電流値ＩｃＬよりも大きい場合を考える。

この状態において、正相出力のＮＰＮトランジスタ３２と逆相出力のＮＰＮトランジスタ３１は、ほぼＯＦＦ状態で電流が流れていない。そのためハイサイド定電流源１Ｈ１の電流は、定電圧源１Ｍ１を通って、ローサイド定電流源１Ｌ１に流れる。一方、第２段差動増幅部２０のＰＮＰトランジスタ２１および２２の各コレクタ電流は、抵抗２６および２８を各々通って低電位電源−ＶＢに流れる。このとき、正相出力端子ＯＵＴ＋の出力電位は、低電位電源−ＶＢの電位に対して抵抗２６の電圧降下と定電圧源１Ｍ１の電圧を加えた電位であり、逆相出力端子ＯＵＴ−の出力電位は、低電位電源−ＶＢの電位に対して抵抗２８の電圧降下と定電圧源１Ｍ２の電圧を加えた電位である。ここで、定電圧源１１Ｍ１および１Ｍ２の電圧が同じであり、抵抗２６および２８の抵抗値が等しく、前述のように正相出力端子ＯＵＴ＋と逆相出力端子ＯＵＴ−の両出力電位の電位差がない場合には、抵抗２６および２８には均等に電流が流れることになる。

しかしながら、前述のようにハイサイド定電流源１Ｈ１の電流値ＩｃＨがローサイド定電流源１Ｌ１の電流値ＩｃＬより大きい場合には、両者の差分の電流値ΔＩ＝ＩｃＨ−ＩｃＬの電流は抵抗２６に流れるほか経路がない。このため、抵抗２６により多くの電流が流れ、先の抵抗２６および２８に均等に電流が流れている状態が崩れ、それに伴い正相出力端子ＯＵＴ＋の電位が正方向に振れることになる。ここで、この出力電位の変動は回路全体の系として抵抗４５および４６による帰還により第１段差動増幅部１０に戻り、再び第２段差動増幅部２０に供給される。これによりＰＮＰトランジスタ２１のコレクタ電流が減少し、ＰＮＰトランジスタ２２の電流が増加し、抵抗２６および２８に均等に電流が流れるように働くので、正相出力端子ＯＵＴ＋と逆相出力端子ＯＵＴ−の両出力電位間の電位差がなくなるように働く。

このようにしてハイサイド定電流源１Ｈ１の電流値ＩｃＨとローサイド定電流源１Ｌ１の電流値ＩｃＬに差がある場合でも、その差はアンプの帰還動作によって吸収され、定電圧源１Ｍ１はフローティング電源として機能し続ける。

以上、ハイサイド定電流源１Ｈ１の電流値ＩｃＨがローサイド定電流源１Ｌ１の電流値ＩｃＬよりも大きい場合を例に説明したが、大小関係が逆である場合についても、同様な帰還動作により両電流値の差が解消され、定電圧源１Ｍ１がフローティング電源として機能する。また、以上の説明では、フローティング電源回路１＿１を例に挙げたが、フローティング電源回路１＿２についても同様である。

以上のように本実施形態では、トランス等の絶縁手段を用いないで、フローティング型電源回路１＿１および１＿２を構成することができるので、増幅器１００Ａを安価に実現することができる。

＜他の実施形態＞
以上、この発明の第１および第２実施形態について説明したが、この発明には他にも実施形態が考えられる。例えば次の通りである。

（１）この発明によるフローティング電源回路に出力電圧の基準電位を制御する機能を設け、直流的に電位を固定する電源として使用するようにしてもよい。

図４は第１実施形態によるフローティング電源回路１（図１参照）に出力電圧の基準電位の制御機能を設けた構成例を示すものである。この構成例では、前掲図１のバイアス回路１Ｂがツェナーダイオード１ＢＨおよび１ＢＬ間に４個の抵抗１ＢＭ１〜１ＢＭ４が直列接続されたバイアス回路１Ｂ’に置き換えられている。そして、この構成例では、抵抗１ＢＭ１および１ＢＭ２間の接続点がＰＮＰトランジスタ１Ｈａのベースに接続され、抵抗１ＢＭ３および１ＢＭ４間の接続点がＮＰＮトランジスタ１Ｌａのベースに接続されている。また、この構成例では、誤差増幅器１Ｃａと、抵抗１Ｃｂおよび１Ｃｃと、抵抗１Ｃｄおよびキャパシタ１Ｃｅからなる積分回路とからなる基準電位制御部１Ｃが設けられている。ここで、抵抗１Ｃｂおよび１Ｃｃは、高電位電源＋ＶＢおよび低電位電源−ＶＢ間に直列接続されており、比較用電圧を出力する分圧回路として機能する。誤差増幅器１Ｃａは、ＮＰＮトランジスタ１Ｌａのコレクタ電圧を抵抗１Ｃｄおよびキャパシタ１Ｃｅからなる積分回路により積分した電圧と、抵抗１Ｃｂおよび１Ｃｃの接続点に発生する比較用電圧との誤差を増幅し、この結果に基づいて抵抗１ＢＭ２および１ＢＭ３間の接続点の電位を制御する。

この構成によれば、ＮＰＮトランジスタ１Ｌａのコレクタ電圧が比較用電圧より高くなると、誤差増幅器１Ｃａは抵抗１ＢＭ２および１ＢＭ３間の接続点の電位を上昇させる。これによりＰＮＰトランジスタ１Ｈａのコレクタ電流の電流値がＮＰＮトランジスタ１Ｌａの電流値に対して相対的に低下し、ＮＰＮトランジスタ１Ｌａのコレクタ電圧が低下する。

これに対し、ＮＰＮトランジスタ１Ｌａのコレクタ電圧が比較用電圧より低くなると、誤差増幅器１Ｃａは抵抗１ＢＭ２および１ＢＭ３間の接続点の電位を低下させる。これによりＰＮＰトランジスタ１Ｈａのコレクタ電流の電流値がＮＰＮトランジスタ１Ｌａの電流値に対して相対的に上昇し、ＮＰＮトランジスタ１Ｌａのコレクタ電圧が上昇する。

このような帰還制御が行われる結果、ＮＰＮトランジスタ１Ｌａのコレクタ電圧が比較用電圧と一致することとなる。

（２）上記図４の変形例において、抵抗１Ｃｂおよび１Ｃｃからなる分圧回路の分圧比を例えば操作子の操作により調整可能な構成にしてもよい。

（３）上記第１および第２実施形態では、バイポーラトランジスタによりフローティング電源回路および増幅器を構成したが、Ｊ−ＦＥＴ（Junction Field Effect Transistor；接合型電界効果トランジスタ）やＭＯＳＦＥＴ（Metal Oxide
Semiconductor Field Effect Transistor；金属−酸化膜−半導体構造の電界効果トランジスタ）等のＦＥＴによりフローティング電源回路および増幅器を構成してもよい。

（４）上記第２実施形態では、２個のフローティング電源を使用する増幅器にこの発明を適用したが、この発明の適用範囲はこれに限られるものではない。この発明は、３個以上のフローティング電源を使用する増幅器にも適用可能である。また、この発明によるフローティング電源の適用範囲は増幅器に限定されるものではない。この発明によるフローティング電源は増幅器以外の用途にも勿論適用可能である。

１，１’……フローティング電源回路、１Ｂ，１Ｂ’……バイアス回路、１Ｈ……ハイサイド定電流源、１Ｌ……ローサイド定電流源、１Ｍ，１Ｍ’……定電圧源、１Ｈａ，２１，２２，１Ｍｈ……ＰＮＰトランジスタ、１Ｌａ，１１，１２，１Ｍｇ……ＮＰＮトランジスタ、１ＢＨ，１ＢＬ，１Ｍａ，１Ｍｄ……ツェナーダイオード、１ＢＭ，１ＢＭ１，１ＢＭ２，１ＢＭ３，１ＢＭ４，１Ｈｂ，１Ｌｂ，４１，４３，４５，４６，１３，１５，１６，２３，２５，２６，２７，２８，１Ｃｂ，１Ｃｃ，１Ｃｄ……抵抗、１Ｃ……基準電位制御部、１Ｃａ……誤差増幅器、１Ｍｂ，４２，４４，１Ｍｉ，１Ｃｅ……キャパシタ。

Claims (2)

1. 各々第１および第２の主電極端子と前記第１および第２の主電極端子間の導通状態を制御する制御信号が入力される制御電極端子を有する第１および第２のトランジスタであって、前記第１および第２のトランジスタをプッシュプル駆動するための各制御信号が各々の制御電極端子に入力される第１および第２のトランジスタと、
   前記第１のトランジスタの第２の主電極端子と前記第２のトランジスタの第１の主電極端子の間に接続された第１の定電圧源と、
   前記第２のトランジスタの第２の主電極端子と前記第１のトランジスタの第１の主電極端子の間に接続された第２の定電圧源と、
   前記第２のトランジスタの第１の主電極端子および前記第１の定電圧源の接続点と高電位電源との間に接続された第１のハイサイド定電流源と、
   前記第１のトランジスタの第２の主電極端子および前記第１の定電圧源の接続点と低電位電源との間に接続された第１のローサイド定電流源と、
   前記第１のトランジスタの第１の主電極端子および前記第２の定電圧源の接続点と前記高電位電源との間に接続された第２のハイサイド定電流源と、
   前記第２のトランジスタの第２の主電極端子および前記第２の定電圧源の接続点と前記低電位電源との間に接続された第２のローサイド定電流源と
   を具備することを特徴とする増幅器。
2. ２相の入力信号の差動増幅を行うことにより前記第１および第２のトランジスタのプッシュプル駆動を行う増幅器であって、前記第１および第２のトランジスタの各々の前記第１の主電極端子の電圧を前記２相の入力信号の差動増幅を行う手段に負帰還させる帰還回路を具備することを特徴とする請求項１に記載の増幅器。
   

Images