JP6827593B2 - 高効率増幅器 - Google Patents

Description

この発明は、増幅対象の信号を増幅する高効率増幅器に関するものである。

以下の非特許文献１には、分配された増幅対象の信号を増幅する複数のトランジスタが並列に配置されている高効率増幅器が開示されている。
非特許文献１に開示されている高効率増幅器では、複数のトランジスタの出力端子のそれぞれに、第１主線路の一端が接続されている。また、複数の第１主線路の他端との間には、第２主線路が接続されている。
また、複数の第１主線路の他端には、ショートスタブがそれぞれ接続されている。

Three Stage 6-18 GHz High Gain and High Power Amplifier based on GaN Technology

非特許文献１に開示されている高効率増幅器では、基板の端部付近に配置されるショートスタブの特性インピーダンスと、基板の端部付近以外に配置されるショートスタブとの特性インピーダンスが一致していない。
したがって、複数のトランジスタの出力端子におけるインピーダンスに相違が生じてしまうため、複数のトランジスタの動作にバラツキが生じ、複数のトランジスタの出力端子から出力された信号を合成したときに損失等が発生してしまうという課題があった。

この発明は上記のような課題を解決するためになされたもので、複数の増幅素子の動作のバラツキを抑えることができる高効率増幅器を得ることを目的とする。

この発明に係る高効率増幅器は、分配された増幅対象の信号を増幅する複数の増幅素子と、複数の増幅素子のうち、いずれか１つの増幅素子の出力端子と一端が接続されている複数の第１主線路と、複数の第１主線路の中で、複数の増幅素子のうち、一対の増幅素子の出力端子と一端が接続されている２つの第１主線路の他端との間を接続している複数の第２主線路と、複数の第２主線路のそれぞれと接続されている複数のショートスタブとを備え、複数の増幅素子は、並列に配置されており、複数のショートスタブは、基板における第１の基板端と、第１の基板端と対向している基板端である第２の基板端との間に一列に配置されており、複数のショートスタブの中で、第１の基板端と最も近い位置に配置されているショートスタブと、第２の基板端と最も近い位置に配置されているショートスタブとを除くショートスタブのうち、隣り合う位置に配置される２つのショートスタブは、互いに電磁結合される位置に配置されているようにしたものである。

この発明によれば、複数のショートスタブは、基板における第１の基板端と、第１の基板端と対向している基板端である第２の基板端との間に一列に配置されており、複数のショートスタブの中で、列の両端以外に配置されるショートスタブのうち、隣り合う位置に配置される２つのショートスタブは、互いに電磁結合される位置に配置されているように、高効率増幅器を構成した。したがって、この発明に係る高効率増幅器は、複数の増幅素子の動作のバラツキを抑えることができる。

実施の形態１による高効率増幅器を示す構成図である。 第１の基板端１ａの近傍の位置及び第２の基板端１ｂの近傍の位置のそれぞれに配置されていない伝送線路であって、他の伝送線路と電磁結合されない位置に配置されている伝送線路におけるＳパラメータのＳ１１の計算結果を示す説明図である。 第１の基板端１ａと伝送線路７−１ｂの間隔が２０μｍである場合の伝送線路７−１ｂにおけるＳパラメータのＳ１１の計算結果を示す説明図である。 図３の電磁界計算の条件に加えて、互いに電磁結合される伝送線路７−２ｂと伝送線路７−３ｂとの間隔が４０μｍである場合の伝送線路７−２ｂ又は伝送線路７−３ｂにおけるＳパラメータのＳ１１の計算結果を示す説明図である。 図３に示すＳ１１及び図４に示すＳ１１のそれぞれを、５０Ωで規格化されているスミスチャートにプロットしている説明図である。 特性インピーダンスが理想的な５０ΩとなるときのＳ１１の計算結果と、伝送線路７−２ｂと伝送線路７−３ｂが互いに電磁結合されていないときのＳ１１の計算結果とを示す説明図である。 伝送線路７−１ｂ〜７−４ｂにおける特性インピーダンスが理想的な５０Ωとなるときの増幅素子４−１〜４−４の出力端子４−１ｂ〜４−４ｂのインピーダンスの計算結果を示す説明図である。 非特許文献１に開示されている高効率増幅器における複数の増幅素子の出力端子のインピーダンスの計算結果を示す説明図である。 実施の形態１の高効率増幅器における増幅素子４−１〜４−４の出力端子４−１ｂ〜４−４ｂのインピーダンスの計算結果を示す説明図である。 実施の形態２による高効率増幅器を示す構成図である。 第２主線路６−１の中間点にショートスタブ１０−１を接続する場合の一般的な回路パターンの一例を示す回路図である。 図１１に示す回路パターンにおける増幅素子４−１の出力端子４−１ｂのインピーダンスと増幅素子４−２の出力端子４−２ｂのインピーダンスとの計算結果を示す説明図である。 図１０に示す高効率増幅器における増幅素子４−１の出力端子４−１ｂのインピーダンスと増幅素子４−２の出力端子４−２ｂのインピーダンスとの計算結果を示す説明図である。 立体交差の構造を示す説明図である。

以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。

実施の形態１．
図１は、実施の形態１による高効率増幅器を示す構成図である。
図１において、基板１は、高効率増幅器を実装している基板である。
第１の基板端１ａは、基板１における図中上側の基板端である。
第２の基板端１ｂは、第１の基板端１ａと対向している図中下側の基板端である。
入力端子２は、増幅対象の信号が入力される端子である。
分配回路３は、入力端子２から入力された増幅対象の信号を分配し、分配後の増幅対象の信号を増幅素子４−１〜４−４に出力する回路である。

増幅素子４−１〜４−４は、それぞれ、入力端子４−１ａ〜４−４ａ及び出力端子４−１ｂ〜４−４ｂを備えているトランジスタである。
増幅素子４−ｎ（ｎ＝１，２，３，４）は、分配回路３により分配された増幅対象の信号が入力端子４−ｎａから入力されると、増幅対象の信号を増幅し、出力端子４−ｎｂから増幅後の信号を第１主線路５−ｎに出力する。
増幅素子４−１〜４−４のうち、増幅素子４−１と増幅素子４−２は一対の増幅素子であり、また、増幅素子４−３と増幅素子４−４は一対の増幅素子である。
図１に示す高効率増幅器は、４つの増幅素子４−１〜４−４を備えている。しかし、これは一例に過ぎず、高効率増幅器は、４つ以上の偶数個の増幅素子を備えていればよい。

第１主線路５−１〜５−４は、それぞれ、増幅素子４−１〜４−４の出力端子４−１ｂ〜４−４ｂと一端が接続されている。
第２主線路６−１は、伝送線路６−１ａ及び伝送線路６−１ｂを備えている。
第２主線路６−１は、一端が第１主線路５−１の他端と接続され、他端が第１主線路５−２の他端と接続されている。
第２主線路６−２は、伝送線路６−２ａ及び伝送線路６−２ｂを備えている。
第２主線路６−２は、一端が第１主線路５−３の他端と接続され、他端が第１主線路５−４の他端と接続されている。

ショートスタブ７−１〜７−４は、基板１における第１の基板端１ａと第２の基板端１ｂとの間に一列に配置されている。
ショートスタブ７−１は、伝送線路７−１ａ及び伝送線路７−１ｂを備えている。
ショートスタブ７−１は、第１の基板端１ａの近傍に配置されており、一端が第１主線路５−１の他端及び第２主線路６−１の一端とそれぞれ接続されている。
ショートスタブ７−２は、伝送線路７−２ａ及び伝送線路７−２ｂを備えている。
ショートスタブ７−２は、ショートスタブ７−３と隣り合う位置に配置されており、一端が第１主線路５−２の他端及び第２主線路６−１の他端とそれぞれ接続されている。

ショートスタブ７−３は、伝送線路７−３ａ及び伝送線路７−３ｂを備えている。
ショートスタブ７−３は、ショートスタブ７−２と隣り合う位置に配置されており、一端が第１主線路５−３の他端及び第２主線路６−２の一端とそれぞれ接続されている。
ショートスタブ７−２とショートスタブ７−３は、互いに電磁結合される位置に配置されている。
ショートスタブ７−４は、伝送線路７−４ａ及び伝送線路７−４ｂを備えている。
ショートスタブ７−４は、第２の基板端１ｂの近傍に配置されており、一端が第１主線路５−４の他端及び第２主線路６−２の他端とそれぞれ接続されている。

合成回路８は、一端が伝送線路６−１ａと伝送線路６−１ｂの接続点と接続され、他端が伝送線路６−２ａと伝送線路６−２ｂの接続点と接続されている。
合成回路８は、増幅素子４−１〜４−４のそれぞれに増幅された信号を合成し、合成後の信号を出力端子９に出力する回路である。
出力端子９は、合成回路８により合成された信号を出力する端子である。

図１に示す高効率増幅器では、ショートスタブ７−１〜７−４における伝送線路７−１ｂ〜７−４ｂのそれぞれがグランドと直接接続されている。しかし、これは一例に過ぎず、伝送線路７−１ｂ〜７−４ｂとグランドとの間に、直流成分をカットするコンデンサが接続されていてもよい。

次に、図１に示す高効率増幅器の動作について説明する。
分配回路３は、入力端子２から増幅対象の信号を受けると、増幅対象の信号を分配し、分配後の増幅対象の信号を増幅素子４−１〜４−４に出力する。
増幅素子４−ｎ（ｎ＝１，２，３，４）は、分配回路３から分配後の増幅対象の信号を受けると、増幅対象の信号を増幅し、出力端子４−ｎｂから増幅後の信号を第１主線路５−ｎに出力する。

増幅素子４−１〜４−４から出力されたそれぞれの増幅後の信号は、第１主線路５−１〜５−４によって伝送される。
第１主線路５−１により伝送された増幅後の信号は、伝送線路６−１ａを介して合成回路８に到達し、第１主線路５−２により伝送された増幅後の信号は、伝送線路６−１ｂを介して合成回路８に到達する。
また、第１主線路５−３により伝送された増幅後の信号は、伝送線路６−２ａを介して合成回路８に到達し、第１主線路５−４により伝送された増幅後の信号は、伝送線路６−２ｂを介して合成回路８に到達する。
合成回路８は、伝送線路６−１ａ，６−１ｂ，６−２ａ，６−２ｂを伝送されてきた増幅後の信号を合成し、合成後の信号を出力端子９に出力する。

次に、図１に示す高効率増幅器の効果を検証する。
ここでは、ショートスタブ７−１〜７−４についての電磁界計算を行う条件として、基板１のパラメータが以下のように設定されているものとする。
基板１の厚さは１００μｍ、基板１の比誘電率は１０、基板１の誘電損失は０、基板１に実装されている金属は金及び基板１の裏面はグランドであるとする。図１に示す高効率増幅器は、基板１の表面に実装されており、基板１の裏面は、基板１の表面と反対側の面である。
また、伝送線路７−１ｂ〜７−４ｂの線路幅は９０μｍ、伝送線路７−１ｂ〜７−４ｂの線路長は５００μｍであるとする。

図２は、第１の基板端１ａの近傍の位置及び第２の基板端１ｂの近傍の位置のそれぞれに配置されていない伝送線路であって、他の伝送線路と電磁結合されない位置に配置されている伝送線路におけるＳパラメータのＳ１１の計算結果を示す説明図である。
図２に示す計算結果は、４０ｄＢ以上の反射損失であることを示しており、図２の計算対象の伝送線路は、０〜２４ＧＨｚの周波数範囲において、ほぼ理想的な５０Ωの特性インピーダンスを有している。

図３は、第１の基板端１ａと伝送線路７−１ｂの間隔が２０μｍである場合の伝送線路７−１ｂにおけるＳパラメータのＳ１１の計算結果を示す説明図である。
第２の基板端１ｂと伝送線路７−４ｂの間隔が２０μｍである場合の伝送線路７−４ｂにおけるＳパラメータのＳ１１の計算結果は、図３と同様である。
図３に示す計算結果は、反射損失が３０ｄＢ未満になることを示しており、図３の計算対象の伝送線路７−１ｂ，７−４ｂは、特性インピーダンスが５０Ωではない。

図４は、図３の電磁界計算の条件に加えて、互いに電磁結合される伝送線路７−２ｂと伝送線路７−３ｂとの間隔が４０μｍである場合の伝送線路７−２ｂ又は伝送線路７−３ｂにおけるＳパラメータのＳ１１の計算結果を示す説明図である。
図４に示す計算結果も、反射損失が３０ｄＢ未満になることを示しており、図４の計算対象の伝送線路７−２ｂ，７−３ｂは、特性インピーダンスが５０Ωではない。

図５は、図３に示すＳ１１及び図４に示すＳ１１のそれぞれを、５０Ωで規格化されているスミスチャートにプロットしている説明図である。
伝送線路７−１ｂ及び伝送線路７−４ｂにおけるそれぞれの特性インピーダンスと、伝送線路７−２ｂ及び伝送線路７−３ｂにおけるそれぞれの特性インピーダンスとは、どちらも５０Ωではない。
しかし、図５は、伝送線路７−１ｂ及び伝送線路７−４ｂにおけるそれぞれのＳ１１の軌跡と、伝送線路７−２ｂ及び伝送線路７−３ｂにおけるそれぞれのＳ１１の軌跡とが同一であることを示している。
したがって、伝送線路７−１ｂ及び伝送線路７−４ｂにおけるそれぞれの特性インピーダンスと、伝送線路７−２ｂ及び伝送線路７−３ｂにおけるそれぞれの特性インピーダンスとは、同一であることが分かる。

ここで、基板１の外側の比誘電率よりも基板１の比誘電率の方が高いため、伝送線路７−１ｂ及び伝送線路７−４ｂから、基板１の裏面に施されているグランドへの電束は、基板１内に留まる。
伝送線路７−１ｂ及び伝送線路７−４ｂからの電束が基板１内に留まる状況では、第１の基板端１ａ及び第２の基板端１ｂが、あたかも、磁気壁のように作用しており、伝送線路７−１ｂ及び伝送線路７−４ｂからの電束は、広がりが抑えられている。
また、伝送線路７−２ｂ及び伝送線路７−３ｂからグランドへの電束についても、広がりが抑えられている。
伝送線路７−２ｂと伝送線路７−３ｂは、互いに電磁結合されているため、伝送線路７−２ｂからの電束と、伝送線路７−３ｂからの電束とが同相励振して同電位となる。２つの電束が同電位となることで、伝送線路７−２ｂ及び伝送線路７−３ｂからの電束についても、広がりが抑えられている。
伝送線路７−２ｂ及び伝送線路７−３ｂからの電束の広がりが抑えられていることは、伝送線路７−２ｂと伝送線路７−３ｂとの中間部に磁気壁が挿入されたことと等価な状態である。

等価的に中間部に挿入された磁気壁と伝送線路７−２ｂとの間隔は、第１の基板端１ａと伝送線路７−１ｂとの間隔と等しい。ここでは、第１の基板端１ａと伝送線路７−１ｂとの間隔が２０μｍであるとしているため、等価的に中間部に挿入された磁気壁と伝送線路７−２ｂとの間隔は、２０μｍである。
また、等価的に中間部に挿入された磁気壁と伝送線路７−３ｂとの間隔は、第２の基板端１ｂと伝送線路７−４ｂとの間隔と等しい。ここでは、第２の基板端１ｂと伝送線路７−４ｂとの間隔が２０μｍであるとしているため、等価的に中間部に挿入された磁気壁と伝送線路７−３ｂとの間隔は、２０μｍである。

図６は、特性インピーダンスが理想的な５０ΩとなるときのＳ１１の計算結果と、伝送線路７−２ｂと伝送線路７−３ｂが互いに電磁結合されていないときのＳ１１の計算結果とを示す説明図である。
図６において、特性インピーダンスが理想的な５０Ωとなるときは、電気壁と伝送線路７−１ｂ及び伝送線路７−４ｂとの間隔は、３２５μｍである。電気壁の位置は、第１の基板端１ａの位置及び第２の基板端１ｂの位置である。
伝送線路７−２ｂと伝送線路７−３ｂが互いに電磁結合されていないときは、電気壁と伝送線路７−１ｂ及び伝送線路７−４ｂとの間隔は、２５μｍ、５０μｍ、・・・、３００μｍ又は３２５μｍである。電気壁と伝送線路７−１ｂ及び伝送線路７−４ｂとの間隔は、２５μｍステップで変えられている。

図６より、互いに電磁結合されていないときに、特性インピーダンスが理想的な５０ΩとなるときのＳ１１の計算結果と同等の計算結果を得るための電気壁と伝送線路７−１ｂ及び伝送線路７−４ｂとの間隔は、３２５μｍであることが分かる。
３２５μｍの間隔は、伝送線路７−２ｂと伝送線路７−３ｂが互いに電磁結合されているときの、第１の基板端１ａと伝送線路７−１ｂとの間隔及び第２の基板端１ｂと伝送線路７−４ｂとの間隔である２０μｍと比べて、極めて大きい。
したがって、伝送線路７−２ｂと伝送線路７−３ｂが互いに電磁結合されているときは、基板１における図１中の上部余白及び図１中の下部余白を小さくすることができるため、高効率増幅器の小型化を図ることができる。上部余白とは、第１の基板端１ａと伝送線路７−１ｂとの間の領域であり、下部余白とは、第２の基板端１ｂと伝送線路７−４ｂとの間の領域である。

次に、図１に示す高効率増幅器の効果を増幅素子から見たインピーダンスで検証する。
ここでは、第１主線路５−１〜５−４及び伝送線路６−１ａ、６−１ｂ、６−２ａ、６−２ｂ、７−１ａ〜７−４ａ、７−１ｂ〜７−４ｂの線路幅は９０μｍであるとする。
第１主線路５−１〜５−４の線路長は２００μｍ、伝送線路６−１ａ、６−１ｂ、６−２ａ、６−２ｂの線路長は５００μｍであるとする。
伝送線路７−１ａ〜７−４ａの線路長は１００μｍ、伝送線路７−１ｂ〜７−４ｂの線路長は５００μｍであるとする。
伝送線路６−１ａと伝送線路６−１ｂの接続点は、５０Ωで終端され、伝送線路６−２ａと伝送線路６−２ｂの接続点は、５０Ωで終端されているものとする。

図７は、伝送線路７−１ｂ〜７−４ｂにおける特性インピーダンスが理想的な５０Ωとなるときの増幅素子４−１〜４−４の出力端子４−１ｂ〜４−４ｂのインピーダンスの計算結果を示す説明図である。
伝送線路７−１ｂ〜７−４ｂにおける特性インピーダンスが理想的な５０Ωとなるときは、図７に示すように、増幅素子４−１〜４−４の出力端子４−１ｂ〜４−４ｂのインピーダンスの軌跡が一致しており、増幅素子４−１〜４−４の動作にバラツキが生じない。

図８は、非特許文献１に開示されている高効率増幅器における複数の増幅素子の出力端子のインピーダンスの計算結果を示す説明図である。
図８では、非特許文献１に開示されている高効率増幅器に相当する高効率増幅器が、４つの増幅素子４−１〜４−４を実装しているものとして、増幅素子４−１〜４−４の出力端子４−１ｂ〜４−４ｂのインピーダンスの計算結果を示している。
当該高効率増幅器は、伝送線路７−２ｂと伝送線路７−３ｂが互いに電磁結合されていない増幅器である。
したがって、当該高効率増幅器では、伝送線路７−１ｂ及び伝送線路７−４ｂにおけるそれぞれの特性インピーダンスと、伝送線路７−２ｂ及び伝送線路７−３ｂにおけるそれぞれの特性インピーダンスとが異なる。よって、増幅素子４−１〜４−４の出力端子４−１ｂ〜４−４ｂのインピーダンスの軌跡は、図８に示すように、一致しないため、増幅素子４−１〜４−４は、動作にバラツキが生じる。
増幅素子４−１〜４−４の動作のバラツキは、合成回路８での信号の合成損失の要因になるため、出力電力の低下、効率の低下及びループ発振の要因になる。

図９は、実施の形態１の高効率増幅器における増幅素子４−１〜４−４の出力端子４−１ｂ〜４−４ｂのインピーダンスの計算結果を示す説明図である。
実施の形態１の高効率増幅器では、伝送線路７−１ｂ及び伝送線路７−４ｂにおけるそれぞれの特性インピーダンスと、伝送線路７−２ｂ及び伝送線路７−３ｂにおけるそれぞれの特性インピーダンスとが一致する。したがって、増幅素子４−１〜４−４の出力端子４−１ｂ〜４−４ｂのインピーダンスの軌跡は、図９に示すように、一致するため、増幅素子４−１〜４−４は、動作にバラツキが生じない。
実施の形態１の高効率増幅器は、増幅素子４−１〜４−４の動作にバラツキが生じないため、非特許文献１に開示されている高効率増幅器よりも、高出力化、高効率化、高安定化及び小型化を実現することができる。また、広帯域に亘ってインピーダンスのバラツキを抑圧できるため、広帯域化を実現することができる。

実施の形態１の高効率増幅器では、伝送線路７−１ｂ，７−４ｂの特性インピーダンスが、理想的な５０Ωの特性インピーダンスよりも高くなる。したがって、実施の形態１の高効率増幅器では、理想的な５０Ωの特性インピーダンスを実現するには、伝送線路７−１ｂ，７−４ｂの線路幅を、基板１のパラメータとして設定している９０μｍの線路幅よりも太くする必要がある。
実施の形態１の高効率増幅器では、伝送線路７−１ｂ，７−４ｂの線路幅を太くしても、伝送線路７−２ｂと伝送線路７−３ｂを互いに電磁結合されることで、増幅素子４−１〜４−４の動作のバラツキを抑えることができる。
したがって、実施の形態１の高効率増幅器では、例えば、ショートスタブ７−１，７−４を電源の供給路として用いる場合、伝送線路７−１ｂ，７−４ｂの線路幅を太くすることが可能である。
例えば、ショートスタブ７−１，７−４を電源の供給路として用いる場合、伝送線路７−１ｂ，７−４ｂの線路幅を太くすることで、流すことが可能な直流の電流値が増加する。

以上の実施の形態１は、ショートスタブ７−１〜７−４が、基板１における第１の基板端１ａと第２の基板端１ｂとの間に一列に配置されており、ショートスタブ７−１〜７−４の中で、列の両端以外に配置されるショートスタブのうち、隣り合う位置に配置される２つのショートスタブ７−２，７−３は、互いに電磁結合される位置に配置されているように、高効率増幅器を構成した。したがって、高効率増幅器は、増幅素子４−１〜４−４の動作のバラツキを抑えることができる。
図１の分配回路３は、増幅素子を含む回路でもよい。分配回路３に含まれる増幅素子は、増幅素子を多段接続するために設けられ、増幅素子４−１〜４−４が増幅対象の信号を増幅する前に、増幅対象の信号を増幅する。
また、図１の合成回路８は、増幅素子を含む回路でもよい。合成回路８に含まれる増幅素子は、増幅素子を多段接続するために設けられ、増幅素子４−１〜４−４による増幅後の信号を更に増幅する。

実施の形態２．
実施の形態２では、ショートスタブ７−１〜７−４が、それぞれ第２主線路６−１〜６−４と立体交差するように配置されている高効率増幅器について説明する。
図１０は、実施の形態２による高効率増幅器を示す構成図である。図１０において、図１と同一符号は同一又は相当部分を示すので説明を省略する。

図１０に示す高効率増幅器は、８つの増幅素子４−１〜４−８を備えている。
増幅素子４−１〜４−８は、それぞれ、入力端子４−１ａ〜４−８ａ及び出力端子４−１ｂ〜４−８ｂを備えているトランジスタである。
増幅素子４−ｎ（ｎ＝１，２，・・・，８）は、分配回路３により分配された増幅対象の信号が入力端子４−ｎａから入力されると、増幅対象の信号を増幅し、出力端子４−ｎｂから増幅後の信号を第１主線路５−ｎに出力する。
増幅素子４−１〜４−８のうち、増幅素子４−１と増幅素子４−２は一対の増幅素子であり、増幅素子４−３と増幅素子４−４は一対の増幅素子である。
また、増幅素子４−５と増幅素子４−６は一対の増幅素子であり、増幅素子４−７と増幅素子４−８は一対の増幅素子である。

第１主線路５−１〜５−８は、それぞれ、増幅素子４−１〜４−８の出力端子４−１ｂ〜４−８ｂと一端が接続されている。
第２主線路６−３は、伝送線路６−３ａ及び伝送線路６−３ｂを備えている。
第２主線路６−３は、一端が第１主線路５−５の他端と接続され、他端が第１主線路５−６の他端と接続されている。
第２主線路６−４は、伝送線路６−４ａ及び伝送線路６−４ｂを備えている。
第２主線路６−４は、一端が第１主線路５−７の他端と接続され、他端が第１主線路５−８の他端と接続されている。

ショートスタブ１０−１〜１０−４は、基板１における第１の基板端１ａと第２の基板端１ｂとの間に一列に配置されている。
ショートスタブ１０−１は、伝送線路１０−１ａ、伝送線路１０−１ｂ及び伝送線路１０−１ｃを備えている。
ショートスタブ１０−１は、第１の基板端１ａの近傍に配置されており、一端が伝送線路６−１ａと伝送線路６−１ｂの接続点（中間点）と接続されている。
伝送線路１０−１ｃは、伝送線路６−１ａと立体交差するように配置されている。
伝送線路１０−１ｃと伝送線路６−１ａとの間には、比誘電率が１よりも大きい誘電部材が挿入されている。

ショートスタブ１０−２は、伝送線路１０−２ａ、伝送線路１０−２ｂ及び伝送線路１０−２ｃを備えている。
ショートスタブ１０−２は、ショートスタブ１０−３と隣り合う位置に配置されており、一端が伝送線路６−２ａと伝送線路６−２ｂの接続点（中間点）と接続されている。
伝送線路１０−２ｃは、伝送線路６−２ｂと立体交差するように配置されている。
伝送線路１０−２ｃと伝送線路６−２ｂとの間には、比誘電率が１よりも大きい誘電部材が挿入されている。

ショートスタブ１０−３は、伝送線路１０−３ａ、伝送線路１０−３ｂ及び伝送線路１０−３ｃを備えている。
ショートスタブ１０−３は、ショートスタブ１０−２と隣り合う位置に配置されており、一端が伝送線路６−３ａと伝送線路６−３ｂの接続点（中間点）と接続されている。
ショートスタブ１０−２とショートスタブ１０−３は、互いに電磁結合される位置に配置されている。
伝送線路１０−３ｃは、伝送線路６−３ａと立体交差するように配置されている。
伝送線路１０−３ｃと伝送線路６−３ａとの間には、比誘電率が１よりも大きい誘電部材が挿入されている。

ショートスタブ１０−４は、伝送線路１０−４ａ、伝送線路１０−４ｂ及び伝送線路１０−４ｃを備えている。
ショートスタブ１０−４は、第２の基板端１ｂの近傍に配置されており、一端が伝送線路６−４ａと伝送線路６−４ｂの接続点（中間点）と接続されている。
伝送線路１０−４ｃは、伝送線路６−４ｂと立体交差するように配置されている。
伝送線路１０−４ｃと伝送線路６−４ｂとの間には、比誘電率が１よりも大きい誘電部材が挿入されている。

次に、図１０に示す高効率増幅器の動作について説明する。
分配回路３は、入力端子２から増幅対象の信号を受けると、増幅対象の信号を分配し、分配後の増幅対象の信号を増幅素子４−１〜４−８に出力する。
増幅素子４−ｎ（ｎ＝１，２，・・・，８）は、分配回路３から分配後の増幅対象の信号を受けると、増幅対象の信号を増幅し、出力端子４−ｎｂから増幅後の信号を第１主線路５−ｎに出力する。

増幅素子４−１〜４−８から出力されたそれぞれの増幅後の信号は、第１主線路５−１〜５−８によって伝送される。
第１主線路５−１により伝送された増幅後の信号は、伝送線路６−１ａを介して合成回路８に到達し、第１主線路５−２により伝送された増幅後の信号は、伝送線路６−１ｂを介して合成回路８に到達する。
また、第１主線路５−３により伝送された増幅後の信号は、伝送線路６−２ａを介して合成回路８に到達し、第１主線路５−４により伝送された増幅後の信号は、伝送線路６−２ｂを介して合成回路８に到達する。
第１主線路５−５により伝送された増幅後の信号は、伝送線路６−３ａを介して合成回路８に到達し、第１主線路５−６により伝送された増幅後の信号は、伝送線路６−３ｂを介して合成回路８に到達する。
また、第１主線路５−７により伝送された増幅後の信号は、伝送線路６−４ａを介して合成回路８に到達し、第１主線路５−８により伝送された増幅後の信号は、伝送線路６−４ｂを介して合成回路８に到達する。
合成回路８は、伝送線路６−１ａ，６−１ｂ，６−２ａ，６−２ｂ，６−３ａ，６−３ｂ，６−４ａ，６−４ｂを伝送されてきた増幅後の信号を合成し、合成後の信号を出力端子９に出力する。

図１に示す高効率増幅器は、増幅素子４−１〜４−４と同数のショートスタブ７−１〜７−４を実装しているのに対して、図１０に示す高効率増幅器は、増幅素子４−１〜４−８の半数のショートスタブ１０−１〜１０−４を実装している。
図１０に示す高効率増幅器では、ショートスタブの実装数を削減するために、第２主線路６−１〜６−４の両端ではなく、第２主線路６−１〜６−４におけるそれぞれの中間点に、ショートスタブ１０−１〜１０−４をそれぞれ接続している。

ここで、ショートスタブ１０−１〜１０−４のうち、ショートスタブ１０−１を例にとって、第２主線路６−１の中間点にショートスタブ１０−１を接続する場合の回路パターンについて説明する。
図１１は、第２主線路６−１の中間点にショートスタブ１０−１を接続する場合の一般的な回路パターンの一例を示す回路図である。
図１１に示す回路パターンでは、回路サイズを低減するために、伝送線路６−１ａと伝送線路１０−１ａとが並べて配置されている。
しかし、伝送線路６−１ａと伝送線路１０−１ａとが並べて配置される場合、伝送線路６−１ａと伝送線路１０−１ａとが電磁結合してしまうことがある。
伝送線路６−１ａと伝送線路１０−１ａとが電磁結合している状態では、増幅素子４−１から出力側を見たインピーダンスと、増幅素子４−２から出力側を見たインピーダンスとに相違が生じる。

図１２は、図１１に示す回路パターンにおける増幅素子４−１の出力端子４−１ｂのインピーダンスと増幅素子４−２の出力端子４−２ｂのインピーダンスとの計算結果を示す説明図である。
インピーダンスの計算条件は、以下の通りである。
第１主線路５−１，５−２及び伝送線路６−１ａ，６−１ｂ，１０−１ａ，１０−１ｂの線路幅は９０μｍであるとする。
伝送線路６−１ａ，６−１ｂ，１０−１ａの線路長は２９０μｍ、第１主線路５−１，５−２の線路長は１０μｍ、伝送線路１０−１ｂの線路長は１８５０μｍであるとする。
また、伝送線路１０−１ａの電気長と伝送線路１０−１ｂの電気長との合計値は、１２ＧＨｚで４分の１波長の長さであるとする。
図１２より、増幅素子４−１の出力端子４−１ｂにおけるインピーダンスの計算結果と増幅素子４−２の出力端子４−２ｂにおけるインピーダンスの計算結果とが異なることが分かる。

図１０に示す高効率増幅器では、図１１に示すような回路パターンではなく、伝送線路１０−１ｃが伝送線路６−１ａと立体交差するように配置され、伝送線路６−１ａと伝送線路１０−１ａとが並べて配置されない回路パターンになっている。
図１３は、図１０に示す高効率増幅器における増幅素子４−１の出力端子４−１ｂのインピーダンスと増幅素子４−２の出力端子４−２ｂのインピーダンスとの計算結果を示す説明図である。
インピーダンスの計算条件は、以下の通りである。
第１主線路５−１，５−２及び伝送線路６−１ａ，６−１ｂ，１０−１ａ，１０−１ｂ，１０−１ｃの線路幅は９０μｍ、伝送線路６−１ａ，６−１ｂの線路長は２９０μｍ、伝送線路１０−１ｃの線路長は５９０μｍであるとする。
また、伝送線路１０−１ａと伝送線路１０−１ｂとの線路長の合計値は１５４０μｍ、伝送線路１０−１ａの電気長と伝送線路１０−１ｂの電気長と伝送線路１０−１ｃの電気長との合計値は、１２ＧＨｚで４分の１波長の長さであるとする。
図１３より、増幅素子４−１の出力端子４−１ｂにおけるインピーダンスの計算結果と増幅素子４−２の出力端子４−２ｂにおけるインピーダンスの計算結果とが一致していることが分かる。
したがって、図１０に示す高効率増幅器では、増幅素子４−１〜４−８の動作のバラツキを抑えることができる。

次に、ショートスタブ１０−１〜１０−４と第２主線路６−１〜４−４との立体交差の構造について説明する。
図１４は、立体交差の構造を示す説明図である。
図１４は、一例として、ショートスタブ１０−１と第２主線路６−１との立体交差の構造を示している。
図１４において、立体交差部２０は、伝送線路１０−１ｃと伝送線路６−１ａとが立体交差している部分である。
伝送線路１０−１ｃと伝送線路６−１ａとの間には、比誘電率が１よりも大きい誘電部材が挿入されている。
比誘電率が１よりも大きい誘電部材として、エアブリッジ構造の空気層又は誘電体が挟み込まれた構造の絶縁体層などが考えられる。

ここで、立体交差部２０において、伝送線路１０−１ｃ及び伝送線路６−１ａによって形成されるコンデンサの容量値を適宜設定することで、図１４に示す破線で囲まれている領域２１での共振周波数を任意の周波数に設定することができる。
コンデンサの容量値は、伝送線路１０−１ｃと伝送線路６−１ａが重なる面積を適宜調整することで変えることができる。
図１０に示す高効率増幅器は、領域２１での共振周波数を遮断周波数とする帯域阻止フィルタの機能を有することができる。
したがって、図１０に示す高効率増幅器は、領域２１での共振周波数が、動作周波数の２倍波の周波数又は３倍波の周波数であれば、高調波を遮断するフィルタとして機能することができる。
領域２１での共振周波数が、動作周波数の３倍波の周波数であり、ショートスタブ１０−１〜１０−４の電気長が、動作周波数の２倍波の周波数で２分の１波長の長さである場合を想定する。この場合、図１０に示す高効率増幅器では、増幅素子４−１〜４−８に対してＦ級の高調波整合条件を与えることができるため、増幅素子４−１〜４−８の効率を高めることができる。
図１０の分配回路３は、増幅素子を含む回路でもよい。分配回路３に含まれる増幅素子は、増幅素子を多段接続するために設けられ、増幅素子４−１〜４−８が増幅対象の信号を増幅する前に、増幅対象の信号を増幅する。
また、図１０の合成回路８は、増幅素子を含む回路でもよい。合成回路８に含まれる増幅素子は、増幅素子を多段接続するために設けられ、増幅素子４−１〜４−８による増幅後の信号を更に増幅する。

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

この発明は、増幅対象の信号を増幅する高効率増幅器に適している。

１ 基板、１ａ 第１の基板端、１ｂ 第２の基板端、２ 入力端子、３ 分配回路、４−１〜４−８ 増幅素子、４−１ａ〜４−８ａ 入力端子、４−１ｂ〜４−８ｂ 出力端子、５−１〜５−８ 第１主線路、６−１〜６−４ 第２主線路、６−１ａ〜６−４ａ，６−１ｂ〜６−４ｂ 伝送線路、７−１〜７−４ ショートスタブ、７−１ａ〜７−４ａ，７−１ｂ〜７−４ｂ 伝送線路、８ 合成回路、９ 出力端子、１０−１〜１０−４ ショートスタブ、１０−１ａ〜１０−４ａ，１０−１ｂ〜１０−４ｂ，１０−１ｃ〜１０−４ｃ 伝送線路、２０ 立体交差部、２１ 領域。

Claims (4)

1. 分配された増幅対象の信号を増幅する複数の増幅素子と、
   前記複数の増幅素子のうち、いずれか１つの増幅素子の出力端子と一端が接続されている複数の第１主線路と、
   前記複数の第１主線路の中で、前記複数の増幅素子のうち、一対の増幅素子の出力端子と一端が接続されている２つの第１主線路の他端との間を接続している複数の第２主線路と、
   前記複数の第２主線路のそれぞれと接続されている複数のショートスタブとを備え、
   前記複数の増幅素子は、並列に配置されており、
   前記複数のショートスタブは、基板における第１の基板端と、前記第１の基板端と対向している基板端である第２の基板端との間に一列に配置されており、
   前記複数のショートスタブの中で、前記第１の基板端と最も近い位置に配置されているショートスタブと、前記第２の基板端と最も近い位置に配置されているショートスタブとを除くショートスタブのうち、隣り合う位置に配置される２つのショートスタブは、互いに電磁結合される位置に配置されていることを特徴とする高効率増幅器。
2. それぞれのショートスタブは、それぞれの第１主線路の他端と接続されていることを特徴とする請求項１記載の高効率増幅器。
3. それぞれのショートスタブは、それぞれの第２主線路における中間点と接続され、それぞれの第２主線路と立体交差するように配置されていることを特徴とする請求項１記載の高効率増幅器。
4. それぞれのショートスタブとそれぞれの第２主線路との間で立体交差する位置では、比誘電率が１よりも大きい誘電部材が、前記ショートスタブと前記第２主線路との間に配置されていることを特徴とする請求項３記載の高効率増幅器。

Images