Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6828449B2 - 半導体装置およびその製造方法 - Google Patents
[go: Go Back, main page]

JP6828449B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6828449B2
JP6828449B2 JP2017006002A JP2017006002A JP6828449B2 JP 6828449 B2 JP6828449 B2 JP 6828449B2 JP 2017006002 A JP2017006002 A JP 2017006002A JP 2017006002 A JP2017006002 A JP 2017006002A JP 6828449 B2 JP6828449 B2 JP 6828449B2
Authority
JP
Japan
Prior art keywords
insulating film
interlayer insulating
semiconductor
contact hole
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017006002A
Other languages
English (en)
Other versions
JP2018117016A (ja
JP2018117016A5 (ja
Inventor
泰 浦上
泰 浦上
武寛 加藤
武寛 加藤
佐智子 青井
佐智子 青井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2017006002A priority Critical patent/JP6828449B2/ja
Priority to CN201880006937.6A priority patent/CN110235229B/zh
Priority to PCT/JP2018/001260 priority patent/WO2018135541A1/ja
Publication of JP2018117016A publication Critical patent/JP2018117016A/ja
Publication of JP2018117016A5 publication Critical patent/JP2018117016A5/ja
Priority to US16/511,345 priority patent/US10923395B2/en
Application granted granted Critical
Publication of JP6828449B2 publication Critical patent/JP6828449B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6923—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6518—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6529—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/20—Diffusion for doping of insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、層間絶縁膜に形成されるコンタクトホールを通じて金属電極との電気的接続が行われる半導体素子が備えられた半導体装置およびその製造方法に関し、特に炭化珪素（以下、ＳｉＣという）半導体装置に適用されて好適なものである。
従来より、ＭＯＳＦＥＴやショットキーダイオード等の半導体素子が形成されるセル部と、セル部の周囲を囲むガードリング部とが備えられる半導体装置がある。この半導体装置では、半導体素子が形成された半導体の上に層間絶縁膜が形成されると共に、層間絶縁膜に形成されたコンタクトホールを通じて金属電極が配置されることで、半導体素子と金属電極との電気的接続が行われる。
層間絶縁膜としては様々な材質のものを選択することができるが、例えば流動性のある絶縁膜となるＢＰＳＧ（Boro-phospho silicate glassの略）などが用いられることがある。ＢＰＳＧなどはリフローによって容易に流動する流動性を有した材質であることから、半導体の表面に絶縁膜を成膜した後に、絶縁膜の膜厚の均一化を行うような場合に適している。例えば、特許文献１に示されるような外周領域に凹部を設けることでセル領域を突出させたメサ構造のように、段差を有する半導体の表面を層間絶縁膜で覆う場合が挙げられる。このような構造においては、層間絶縁膜を成膜したときに段差部の側面での膜厚が薄くなるため、層間絶縁膜としてＢＰＳＧ等の流動性のある絶縁膜が用いられ、リフローによって流動させることで段差部の側面での膜厚を確保している。
特開２０１１−１０１０３６号公報
しかしながら、本発明者らが半導体装置の製造後に短絡耐量試験を行ったところ、半導体素子に備えられる絶縁膜、例えばＭＯＳＦＥＴにおけるゲート絶縁膜にクラックが入り、所望の短絡耐量が得られないことがあった。これは、以下のメカニズムに因ると推定される。
例えば、半導体素子としてＭＯＳＦＥＴが形成された半導体の上にＢＰＳＧで構成される層間絶縁膜を形成し、コンタクトホールを形成した後にＡｌ−Ｓｉ膜にて構成される金属電極を形成して短絡耐量試験を行っている。短絡耐量試験では、ソース−ドレイン間に１０００Ｖを印加したときに、ゲート電極への誤信号によって半導体素子がオンしたときの短絡耐量を測定する。
このような短絡耐量試験を行ったときに、大電流が流れることで半導体素子が発熱する。例えば、ＭＯＳＦＥＴの場合、ＭＯＳＦＥＴの半導体部において発熱が生じる。この熱が金属電極に伝わると、Ａｌを主原料とする金属電極の材料の融点が低いことから、金属電極が溶融する。この溶融した金属電極は半導体素子がオフされたときに固まるが、この固まるときに層間絶縁膜に対して応力を加え、それが更にゲート絶縁膜にも伝わって、ゲート絶縁膜にクラックを発生させる。もしくは、半導体素子がオンオフによって発熱冷却されるときに金属電極が伸縮し、層間絶縁膜に対して応力を加えるために、それがゲート絶縁膜にも伝わって、ゲート絶縁膜にクラックを発生させる。このようなメカニズムによってゲート絶縁膜にクラックを生じさせ、例えばゲート−ソース間が短絡することで短絡耐量が得られなくなると推定される。
そして、ＢＰＳＧのように流動性がある材料で層間絶縁膜を形成した場合、コンタクトホールの側壁の角部が丸められ、開口部の入口の寸法が底部よりも広がることから、上記のように発生する応力が大きくなり、より短絡耐量を低下させていることが判った。
したがって、ＢＰＳＧのように流動性がある材料を用いて層間絶縁膜を形成する場合においても、半導体素子の短絡耐量が得られるようにすることが望まれる。特に、ＳｉＣ半導体装置では、大電流が用いられることから、半導体素子での発熱が大きくなり易く、短絡耐量の低下の課題が生じ易い。
なお、ここでは短絡耐量の低下についての課題を例に挙げて説明したが、層間絶縁膜のコンタクトホールの側壁の角部が丸められることによって発生する応力が要因となって、様々な課題が発生することが確認されている。例えば、試料を低温下と高温下に繰り返し晒す冷熱サイクル試験や半導体素子のオンオフを繰り返し行って温度変化させることを繰り返すパワーサイクル試験においても、上記応力が要因となって半導体装置の耐久性を低下させていることが確認されている。
本発明は上記点に鑑みて、流動性がある材料を用いて層間絶縁膜を形成する場合において、コンタクトホールの角部が丸まることを抑制し、耐久性を向上することが可能な半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するため、請求項１〜１２に記載の半導体装置は、半導体素子が形成された半導体（１〜５）と、半導体の上に形成され、半導体素子に繋がるコンタクトホール（１０ａ）を有し、リンとボロンの少なくとも一方を含んで構成された層間絶縁膜（１０）と、層間絶縁膜の上に形成され、コンタクトホールを通じて半導体素子と接続される金属電極（９ｄ）と、を有し、層間絶縁膜内に水素が充填されている。
このように、層間絶縁膜内に水素を充填することで層間絶縁膜を緻密化している。このような緻密化が行われた層間絶縁膜は、緻密化を行っていない場合と比較して固くなる。このため、層間絶縁膜に対してコンタクトホールを形成した後に高温となる加熱工程が行われても、コンタクトホールの側壁の角部が丸まることが抑制され、側壁が切り立ったコンタクトホールにできる。これにより、金属電極のコンタクトホール内への入り込み量が多くても、応力に基づく層間絶縁膜の変形が抑制される。したがって、半導体装置の耐久性を向上することが可能となる。
請求項１３に記載の半導体装置の製造方法では、凹部が形成されることで段差が構成された半導体の上に層間絶縁膜を成膜することと、リフローを行うことで、層間絶縁膜を流動させ、段差を所定の膜厚の層間絶縁膜で覆うことと、段差を所定の膜厚の層間絶縁膜で覆うことの後に、コンタクトホールを形成することと、コンタクトホールを形成することの後に、Ｈ２アニールを８７０℃以上で行うことで、層間絶縁膜内に水素を充填して該層間絶縁膜の緻密化処理を行うことと、を含んでいる。
このように、コンタクトホールを形成した後にＨ２アニールを行うことで、層間絶縁膜に水素を充填して層間絶縁膜の緻密化処理を行うことができる。これにより、層間絶縁膜に対してコンタクトホールを形成した後に高温となる加熱工程が行われても、コンタクトホールの側壁の角部が丸まるとが抑制され、側壁が切り立ったコンタクトホールにできる。したがって、耐久性を向上することが可能な半導体装置を製造することができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
第１実施形態にかかるＳｉＣ半導体装置の断面構成を示す図である。 図１に示すＳｉＣ半導体装置の製造工程の一部を示したフローチャートである。 図１に示すＳｉＣ半導体装置の製造工程中の断面図である。 図３（ａ）に続くＳｉＣ半導体装置の製造工程中の断面図である。 図３（ｂ）に続くＳｉＣ半導体装置の製造工程中の断面図である。 図３（ｃ）に続くＳｉＣ半導体装置の製造工程中の断面図である。 モニタに用いた試料の断面図である。 モニタに用いた試料におけるパターン１のコンタクトホール形状を示した上面レイアウト図である。 モニタに用いた試料におけるパターン２のコンタクトホール形状を示した上面レイアウト図である。 モニタに用いた試料におけるパターン３のコンタクトホール形状を示した上面レイアウト図である。 パターン１としてコンタクトホールを形成したときの断面図である。 パターン２としてコンタクトホールを形成したときの断面図である。 パターン３としてコンタクトホールを形成したときの断面図である。 パターン１〜３におけるコンタクトホールの評価結果を示した図表である。 水素濃度分布の測定結果を示した図である。 リン濃度分布の測定結果を示した図である。 ボロン濃度分布の測定結果を示した図である。 パターン１としてコンタクトホールを形成したときの断面図である。 パターン２としてコンタクトホールを形成したときの断面図である。 パターン３としてコンタクトホールを形成したときの断面図である。 パターン１〜３におけるコンタクトホールの評価結果を示した図表である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
第１実施形態について説明する。ここでは半導体装置として、トレンチゲート構造の反転型のＭＯＳＦＥＴを半導体素子とするＳｉＣ半導体装置を例に挙げて説明する。
図１に示すように、ＳｉＣ半導体装置は、トレンチゲート構造のＭＯＳＦＥＴが形成されるセル部と、このセル部を囲む外周部とを有した構成とされている。外周部は、ガードリング部と、ガードリング部よりも内側、つまりセル部とガードリング部との間に配置される繋ぎ部とを有した構成とされている。
ＳｉＣ半導体装置は、ＳｉＣからなる高濃度不純物層を構成するｎ+型基板１の表面側に、ｎ+型基板１よりも低不純物濃度のＳｉＣからなるｎ-型ドリフト層２がエピタキシャル成長させられた半導体基板を用いて形成されている。つまり、裏面側がｎ+型基板１による高濃度不純物層、表面側がそれよりも低不純物濃度とされたｎ-型ドリフト層２とされた半導体基板が用いられている。そして、ｎ-型ドリフト層２の上に、ｐ型ベース領域３がエピタキシャル成長させられ、さらにｐ型ベース領域３の表層部にｎ+型ソース領域４が形成されている。
ｎ+型基板１は、例えばｎ型不純物濃度が１．０×１０19／ｃｍ3とされ、表面が（０００１）Ｓｉ面とされている。ｎ-型ドリフト層２は、ｎ+型基板１よりも低不純物濃度で構成され、例えばｎ型不純物濃度が０．５〜２．０×１０16／ｃｍ3とされている。
また、ｐ型ベース領域３は、チャネル領域が形成される部分で、ｐ型不純物濃度が例えば２．０×１０17／ｃｍ3程度とされ、厚みが３００ｎｍで構成されている。ｎ+型ソース領域４は、ｎ-型ドリフト層２よりも高不純物濃度とされ、表層部におけるｎ型不純物濃度が例えば２．５×１０18〜１．０×１０19／ｃｍ3、厚さ０．５μｍ程度で構成されている。
セル部および繋ぎ部では、ｎ+型基板１の表面側においてｐ型ベース領域３が残されており、ガードリング部では、ｐ型ベース領域３を貫通してｎ-型ドリフト層２に達するように凹部２０が形成されている。このような構造とすることでメサ構造が構成されている。
また、セル部および繋ぎ部では、ｐ型ベース領域３の表面にｐ型高濃度層によって構成されるコンタクト領域３ａが形成されている。
さらに、セル部では、ｐ型ベース領域３よりも下方、つまりｎ-型ドリフト層２の表層部にｐ型ディープ層５が形成されている。ｐ型ディープ層５は、ｐ型ベース領域３よりもｐ型不純物濃度が高くされている。ｐ型ディープ層５は、図１の紙面垂直方向、すなわち後述するトレンチゲート構造と同方向を長手方向として延設されている。具体的には、ｐ型ディープ層５は、ｎ-型ドリフト層２に複数本が等間隔に配置され、互いに交点なく離れて配置されたストライプ状のトレンチ５ａ内に備えられている。例えば、各ｐ型ディープ層５は、ｐ型不純物濃度が例えば１．０×１０17〜１．０×１０19ｃｍ3、幅０．７μｍ、深さ２．０μｍ程度で構成されている。
また、ｐ型ベース領域３およびｎ+型ソース領域４を貫通してｎ-型ドリフト層２に達するように、例えば幅が０．８μｍ、深さが１．０μｍのゲートトレンチ６が形成されている。このゲートトレンチ６の側面と接するように上述したｐ型ベース領域３およびｎ+型ソース領域４が配置されている。ゲートトレンチ６は、図１の紙面左右方向を幅方向、紙面垂直方向を長手方向、紙面上下方向を深さ方向とするライン状のレイアウトで形成され、複数本が平行に等間隔で並べられることでストライプ状とされている。
さらに、ｐ型ベース領域３のうちゲートトレンチ６の側面に位置している部分を、縦型ＭＯＳＦＥＴの作動時にｎ+型ソース領域４とｎ-型ドリフト層２との間を繋ぐチャネル領域として、チャネル領域を含むゲートトレンチ６の内壁面にはゲート絶縁膜７が形成されている。ゲート絶縁膜７は、例えば熱酸化膜などによって形成されている。そして、ゲート絶縁膜７の表面にはドープドＰｏｌｙ−Ｓｉにて構成されたゲート電極８が形成されており、これらゲート絶縁膜７およびゲート電極８によってゲートトレンチ６内が埋め尽くされている。
なお、ゲート絶縁膜７は、ゲートトレンチ６の内壁面以外の表面にも形成されている。具体的には、ｎ+型ソース領域４の表面の一部や、繋ぎ部におけるｐ型ベース領域３の表面にも形成されている。また、ゲート電極８についても、繋ぎ部におけるゲート絶縁膜７の表面上まで延設されている。
また、ｎ+型ソース領域４およびコンタクト領域３ａの表面は、第１電極に相当するソース電極９に接続されている。同様に、ゲート電極８は、繋ぎ部に延設された部分において、ゲートパッド３１に接続されている。これらソース電極９およびゲートパッド３１は、ゲート絶縁膜７などの上に形成された層間絶縁膜１０を介してＭＯＳＦＥＴの各構成要素が形成された半導体上に形成されており、層間絶縁膜１０に形成されたコンタクトホール１０ａ、１０ｂを通じて各構成要素と接続されている。ソース電極９およびゲートパッド３１は、複数の金属で構成されている。コンタクトホール１０ａ、１０ｂのパターンについては任意であり、例えば複数の正方形のものを配列させたパターン、長方形の短ライン状のものを配列させたパターン、もしくは、ライン状のものを並べたパターンなどが挙げられる。
ソース電極９は、次のように構成されている。具体的には、ソース電極９のうちｎ+型ソース領域４およびコンタクト領域３ａとの接触箇所には、Ｎｉ（ニッケル）等の金属を用いて形成した金属シリサイド９ａが形成されている。その上には、Ｔｉ（チタン）やＴｉＮ等で構成されるバリアメタル９ｂが形成され、さらにその上に、Ｗ（タングステン）プラグ９ｃおよびＡｌを主成分とするＡｌ−Ｓｉ層９ｄが形成されている。また、Ａｌ−Ｓｉ層９ｄの表面にはＮｉメッキ層９ｅを介してＡｕ層９ｆが形成されている。
一方、ゲートパッド３１は、次のように構成されている。具体的には、ゲートパッド３１のうち、ゲート電極８との接触箇所には、ＴｉＮ等で構成されるバリアメタル３１ａが形成され、さらにその上に、Ｗプラグ３１ｂおよびＡｌを主成分とするＡｌ−Ｓｉ層３１ｃが形成されている。なお、ここでは図示していないが、Ａｌ−Ｓｉ層３１ｃの表面にも、Ｎｉメッキ層を介してＡｕ層を形成しても良い。
金属シリサイド９ａは、ｎ+型ソース領域４およびコンタクト領域３ａとソース電極９との間の接触抵抗の低減のために備えられている。
バリアメタル９ｂ、３１ａは、Ａｌ−Ｓｉ層９ｄ、３１ｃに含まれるＡｌが半導体側や層間絶縁膜１０側に拡散することを抑制する役割を果たす。また、バリアメタル９ｂについては、金属シリサイド９ａ内のＮｉがＡｌ−Ｓｉ層９ｄ側に拡散することを抑制する役割も果たす。
Ｗプラグ９ｃ、３１ｂは、Ａｌ−Ｓｉ層９ｄ、３１ｃの下地面の平坦化を行って層間絶縁膜１０に形成されたコンタクトホール１０ａ、１０ｂ内へのＡｌ−Ｓｉ層９ｄ、３１ｃの入り込みを少なくする役割を果たす。また、Ｗプラグ９ｃ、３１ｂは、Ａｌよりも融点が高い材料でコンタクトホール１０ａ、１０ｂ内を埋め込む役割も果たす。コンタクトホール１０ａ、１０ｂ内へのＡｌ−Ｓｉ層９ｄ、３１ｃの入り込みを少なくすると、Ａｌ−Ｓｉ層９ｄ、３１ｃが伸縮する際、もしくは、発熱によって溶融してから固化する際に、平坦面上で伸縮もしくは固化するだけとなる。このため、層間絶縁膜１０に対して加えられる応力が抑制される。また、Ｗの融点がＡｌよりも高いことから、コンタクトホール１０ａ、１０ｂ内にＷプラグ９ｃ、３１ｂを配置しても、半導体素子の発熱によって溶融することが生じにくいため、溶融してから固化するという現象が発生することを抑制できる。よって、層間絶縁膜１０に対して加えられる応力が更に抑制される。
Ａｌ−Ｓｉ層９ｄ、３１ｃは、一般的な電極材料として用いられるものであり、金属電極に相当するものである。ここでは金属電極をＡｉ−Ｓｉ層９ｄ、３１ｃで構成しているが、Ａｌのみで構成するなど、他のＡｌを主成分とする材料で構成しても良い。基本的には、ソース電極９やゲートパッド３１をＡｌを主成分とするＡｌ−Ｓｉ層９ｄ、３１ｃのみで構成できると好ましい。しかしながら、Ａｌの拡散などを考慮して、Ａｌ−Ｓｉ層９ｄ、３１ｃのみでなく、他の材料を共に用いてソース電極９やゲートパッド３１を構成している。
Ｎｉメッキ層９ｅおよびＡｕ層９ｆは、ソース電極９を通じて外部との接続を図る際のはんだ濡れ性を向上させるために形成されている。
さらに、ｎ+型基板１の裏面側にはｎ+型基板１と電気的に接続された第２電極に相当するドレイン電極１１が形成されている。このような構造により、ｎチャネルタイプの反転型のトレンチゲート構造のＭＯＳＦＥＴが構成されている。そして、このようなＭＯＳＦＥＴが複数セル配置されることでセル部が構成されている。
一方、ガードリング部では、上記したように、ｎ+型ソース領域４およびｐ型ベース領域３を貫通してｎ-型ドリフト層２に達するように凹部２０が形成されている。このため、セル部から離れた位置ではｎ+型ソース領域４およびｐ型ベース領域３が除去されて、ｎ-型ドリフト層２が露出させられている。そして、ｎ+型ＳｉＣ基板１の厚み方向において、凹部２０よりも内側に位置するセル部や繋ぎ部が島状に突き出したメサ部となっており、セル部および繋ぎ部とガードリング部との間において段差が構成されている。
また、凹部２０の下方に位置するｎ-型ドリフト層２の表層部には、セル部を囲むように、複数本のｐ型ガードリング２１が備えられている。半導体基板の表面に対する法線（以下、基板法線方向という）から見て、ｐ型ガードリング２１の上面レイアウトは、四隅が丸められた四角形状や円形状などとされている。ｐ型ガードリング２１は、例えばｎ-型ドリフト層２の表層部に形成されたトレンチ２１ａ内に配置され、エピタキシャル成長によるｐ型のエピタキシャル膜によって構成されている。
なお、図示していないが、必要に応じてｐ型ガードリング２１よりも外周にＥＱＲ構造が備えられることにより、セル部を囲む外周耐圧構造が備えられたガードリング部が構成されている。
また、セル部からガードリング部に至るまでの間を繋ぎ部として、繋ぎ部およびガードリング部の内周側において、ｎ-型ドリフト層２の表層部にｐ型リサーフ層３０が形成されている。例えば、基板法線方向から見て、セル部を囲むように繋ぎ部が形成されており、さらに繋ぎ部の外側を囲むように、四隅が丸められた四角形状のｐ型ガードリング２１が複数本形成されている。ｐ型リサーフ層３０は、セル部の周りを囲みつつ、ガードリング部に至るように延設されている。このｐ型リサーフ層３０も、ｎ型ドリフト層２の表層部に形成したトレンチ３０ａ内に配置され、エピタキシャル成長によるｐ型のエピタキシャル膜によって構成されている。
このようなｐ型リサーフ層３０を形成することで、等電位線をガードリング部側に導くことができ、繋ぎ部内で電界集中する部位が発生しないようにできるため、耐圧低下を抑制することが可能となる。
さらに、このように構成されるセル部、繋ぎ部およびガードリング部を覆うように、ポリイミド等によって構成される保護膜４０が形成されている。そして、図１に示すようにソース電極９が保護膜４０から露出されると共に、図１とは別断面においてゲートパッド３１が保護膜４０から露出された構成とされている。
以上のような構造により、本実施形態にかかるＳｉＣ半導体装置が構成されている。このように構成されるＳｉＣ半導体装置は、ＭＯＳＦＥＴをオンするときには、ゲート電極８への印加電圧を制御することでゲートトレンチ６の側面に位置するｐ型ベース領域３の表面部にチャネル領域を形成する。これにより、ｎ+型ソース領域４およびｎ-型ドリフト層２を介して、ソース電極９およびドレイン電極１１の間に電流を流す。
また、逆バイアス時には、繋ぎ部では、ｐ型リサーフ層３０が形成されていることで等電位線のせり上がりが抑制されて、ガードリング部側に向かうようにされる。そして、ガードリング部では、ｐ型ガードリング２１によって等電位線の間隔が外周方向に向かって広がりながら終端させられるようになり、ガードリング部でも所望の耐圧を得ることができる。したがって、所望の耐圧を得ることが可能なＳｉＣ半導体装置とすることができる。
続いて、本実施形態にかかるＳｉＣ半導体装置の製造方法について図２〜図３を参照して説明する。ただし、製造方法のうち、ｎ+型基板１の上にｎ-型ドリフト層２を形成し、ｐ型ディープ層５を形成してからｐ型ベース領域３およびｎ+型ソース領域４を形成したり、コンタクト領域３ａを形成し、さらにトレンチゲート構造を形成する工程は従来と同様である。このため、従来と同様の工程以降の各工程について説明する。
図２に示す製造工程のフローチャートのように、（１）層間絶縁膜１０およびソース電極９のコンタクトホール１０ａの形成工程、（２）シリサイド形成工程、（３）ゲートパッド３１のコンタクトホール１０ｂの形成工程、（４）電極形成工程を行う。以下、これら各工程を（１）〜（４）の工程として説明する。
〔（１）の工程〕
図３（ａ）は、（１）の工程を行ったときの断面図である。まず、トレンチゲート構造を形成し、半導体の表面、つまりｐ型ベース領域３やｎ+型ソース領域４びコンタクト領域３ａの表面に形成されたゲート絶縁膜７やゲート電極８の上に、層間絶縁膜１０を成膜する。層間絶縁膜１０としては、流動性のある酸化膜となるＰＢＳＧを用いているが、ＢＰＳＧの他、ＰＳＧ（phospho silicate glassの略）、やＢＳＧ（Boron silicate glassの略）を用いることもできる。
次に、例えばＮ2（窒素）雰囲気でのリフロー、つまりＮ2アニールを行う。層間絶縁膜１０を成膜したときには、凹部２０によってセル部および繋ぎ部とガードリング部との間において段差が構成されている。このため、リフローを行うことで層間絶縁膜１０を流動させ、段差部でも層間絶縁膜１０が所望の膜厚となるようにする。このように、段差部が所望の膜厚の層間絶縁膜１０によって覆われることで、段差部での耐圧も図ることが可能となる。
この後、層間絶縁膜１０について、流動性が小さくなって固くなるようにするための緻密化処理を行う。具体的には、水素雰囲気下において加熱処理することでＨ2アニールを行う。加熱処理の温度については、８００℃以上としており、好ましくは８７０℃以上、例えば９３０℃以上としている。また、加熱処理の時間については、２０分としている。このようなＨ2アニールを行うと、層間絶縁膜１０を緻密化することが可能となる。このメカニズムについては明確となっていないが、例えば層間絶縁膜１０をＢＰＳＧで構成する場合、水素が充填されることでＳｉＯ2になり切れていないＳｉやＳｉ−Ｏと水素とが結び付き、結合力を強めることが可能になるためと推定される。すなわち、Ｈは、ダングリングボンドとしてＳｉやＳｉ−Ｏの未結合手と容易に結合して分子間に入り込めるため、それにより未結合手が存在して結合が弱かった層間絶縁膜１０の結合が強くなり、固まることで緻密化されると考えられる。
このような緻密化処理を行ったのち、図示しないが層間絶縁膜１０の上に図示しないフォトレジストを成膜してから露光および現像を行い、さらにＵＶ（紫外線）照射を行うことでフォトレジストをパターニングする。これにより、フォトレジストのうちコンタクトホール１０ａの形成予定領域が開口させられ、フォトレジストによるマスクが形成される。そして、このフォトレジストによるマスクを用いて、層間絶縁膜１０をエッチングすることで、層間絶縁膜１０に対してソース電極９のためのコンタクトホール１０ａを形成する。
〔（２）の工程〕
図３（ｂ）は、（２）の工程を行ったときの断面図である。この工程では、（１）の工程によって形成したコンタクトホール１０ａの底部に金属シリサイド９ａを形成する。まず、（１）の工程から（２）の工程に至るまでの間に、コンタクトホール１０ａの底面に自然酸化膜が形成されている可能性があることから、ＨＦ（フッ酸）を用いて自然酸化膜をエッチングする。そして、コンタクトホール１０ａ内を含めて層間絶縁膜１０の上にＮｉ膜を成膜したのち、例えば６００〜７５０℃の加熱による１回目の金属シンターを行い、コンタクトホール１０ａの底面のＳｉＣ中に存在するＳｉとＮｉ膜中のＮｉとをシリサイド化反応させる。これにより、Ｎｉ−Ｓｉにて構成される金属シリサイド９ａが形成される。
この後、エッチング液に浸漬することによってＮｉ膜のうち金属シリサイド９ａとされていない残部を除去し、金属シリサイド９ａのみが残るようにする。そして、１回目の金属シンターよりも高温、例えば８００〜９００℃で２回目の金属シンターを行い、金属シリサイド９ａを固める。これにより、金属シリサイド９ａのさらなる低抵抗化を図ることができる。
なお、ここまでで説明した（２）の工程については、特に、半導体としてＳｉＣを用いる場合に実施することが好ましい。しかしながら、（２）の工程中に高温処理が行われる工程が含まれることから、層間絶縁膜１０を流動性のある材料で構成すると、層間絶縁膜１０の流動によってコンタクトホール１０ａの側壁の角部が丸まり得る。
これに対して、本実施形態では、高温処理が行われる工程の前に、層間絶縁膜１０を流動性が小さくなって固くなるようにするための緻密化処理を行っている。このため、層間絶縁膜１０が強固なものになっていることから、高温処理が行われても、層間絶縁膜１０が丸まることを抑制できる。
〔（３）の工程〕
図３（ｃ）は、（３）の工程を行ったときの断面図である。図示しないが層間絶縁膜１０の上に図示しないフォトレジストを成膜したのち、露光および現像を行い、さらにＵＶ照射を行うことでフォトレジストをパターニングする。これにより、フォトレジストのうちコンタクトホール１０ｂの形成予定領域が開口させられ、フォトレジストによるマスクが形成される。そして、このフォトレジストによるマスクを用いて、層間絶縁膜１０をエッチングすることで、層間絶縁膜１０に対してゲートパッド３１のためのコンタクトホール１０ｂを形成する。
〔（４）の工程〕
図３（ｄ）は、（４）の工程を行ったときの断面図である。まず、（３）の工程から（４）の工程に至るまでの間に、コンタクトホール１０ａ、１０ｂの底面に自然酸化膜が形成されている可能性があることから、ＨＦを用いて自然酸化膜をエッチングする。そして、コンタクトホール１０ａ、１０ｂ内を含めて層間絶縁膜１０の上にスパッタリング等によってＴｉ／ＴｉＮ膜を成膜する。これにより、バリアメタル９ｂ、３１ａを形成するための金属膜が形成される。
次に、ＣＶＤ（chemical vapor deposition）法などによってＷ膜を成膜したのち、エッチバックすることでコンタクトホール１０ａ、１０ｂ内にのみＷ膜を残し、Ｗプラグ９ｃ、３１ｂを形成する。これにより、層間絶縁膜１０の上に形成されたＴｉ／ＴｉＮ膜の表面とＷプラグ９ｃ、３１ｂとが同一平面の平坦面となる。つまり、後工程で形成するＡｌ−Ｓｉ層９ｄ、３１ｃの下地面が平坦面となる。
続いて、スパッタリング等によってＡｌ−Ｓｉ膜を成膜する。そして、Ａｌ−Ｓｉ膜の表面に図示しないフォトレジストを成膜したのち、露光および現像を行い、さらにＵＶ照射を行うことでフォトレジストをパターニングする。さらに、フォトレジストによるマスクを用いて、Ａｌ−Ｓｉ膜およびＴｉ／ＴｉＮ膜をエッチングすることで、これらをパターニングし、所定の温度のシンターを行う。これにより、Ａｌ−Ｓｉ膜およびＴｉ／ＴｉＮ膜がソース電極９側とゲートパッド３１側とに区画され、Ａｌ−Ｓｉ層９ｄ、３１ｃおよびバリアメタル９ｂ、３１ａが形成される。
この後の工程については図示しないが、ポリイミド等を成膜したのち、フォトレジストなどのマスクを用いたエッチングを行うことでパターニングし、ソース電極９やゲートパッド３１と対応する部分が開口する保護膜４０を形成する。さらに、ＮｉメッキやＡｕメッキを施すことで、保護膜４０のうち開口している部分から露出しているＡｌ−Ｓｉ層９ｄの表面にＮｉメッキ層９ｅやＡｕ層９ｆを形成すると共に、ゲートパッド３１の表面にも図示しないＮｉメッキ層やＡｕ層を形成する。そして、最後にｎ+型基板１の裏面側にドレイン電極１１を形成する。
以上のような製造方法により、本実施形態にかかるＳｉＣ半導体装置が完成する。このような製造方法によれば、層間絶縁膜１０を緻密化していることから、緻密化を行っていない場合と比較して層間絶縁膜１０が固くなる。このため、層間絶縁膜１０に対してコンタクトホール１０ａ、１０ｂを形成した後に高温となる加熱工程が行われても、コンタクトホール１０ａ、１０ｂの側壁の角部が丸まることが抑制される。
このため、金属電極となるＡｌ−Ｓｉ層９ｄ、３１ｃのコンタクトホール１０ａ、１０ｂ内への入り込み量が多くても、応力に基づく層間絶縁膜１０の変形が抑制され、当該応力によってゲート絶縁膜７にクラックを発生させることが抑制される。
さらに、本実施形態の場合、コンタクトホール１０ａ、１０ｂ内にＷプラグ９ｃ、３１ｂを埋め込むようにしている。このため、Ｗプラグ９ｃ、３１ｂを構成するＷ膜を形成したときに、コンタクトホール１０ａ、１０ｂ内をＷ膜で完全に埋め込むことができる。
すなわち、コンタクトホール１０ａ、１０ｂの側壁の角部が丸まった形状となっている場合、開口部の入口が底部よりも広がった状態となる。このため、Ｗプラグ９ｃ、３１ｂを構成するＷ膜を形成したときに、コンタクトホール１０ａ、１０ｂ内をＷ膜で完全に埋め込むことが難しい。これに対して、本実施形態のように層間絶縁膜１０を固くできると、コンタクトホール１０ａ、１０ｂの角部が丸まっておらず、底部と側壁との成す角度が例えば８５°以上という垂直に近い角度に維持される。このため、コンタクトホール１０ａ、１０ｂの開口部の入口が底部に対して広がった形状にならず、コンタクトホール１０ａ、１０ｂ内をＷ膜で完全に埋め込むことができる。よって、コンタクトホール１０ａ、１０ｂ内がＷプラグ９ｃ、３１ｂで完全に埋め込まれ、層間絶縁膜１０の上に形成されたＴｉ／ＴｉＮ膜の表面とＷプラグ９ｃ、３１ｂが同一平面となり、Ａｌ−Ｓｉ層９ｄ、３１ｃの下地面が平坦面となるようにできる。
このように、下地面が平坦面となった上にＡｌ−Ｓｉ層９ｄ、３１ｃを形成できることから、コンタクトホール１０ａ、１０ｂ内へのＡｌ−Ｓｉ層９ｄ、３１ｃの入り込みを抑制できる。したがって、Ａｌ−Ｓｉ層９ｄ、３１ｃの伸縮の際、もしくは、発熱によって溶融してから固化する際に、平坦面上で伸縮もしくは固化するだけであるため、層間絶縁膜１０に対して加えられる応力が抑制される。また、Ｗの融点がＡｌよりも高いことから、コンタクトホール１０ａ、１０ｂ内にＷプラグ９ｃ、３１ｂを配置しても、発熱によって溶融することが生じにくいため、溶融してから固化するという現象が発生することを抑制できる。よって、層間絶縁膜１０に対して加えられる応力が更に抑制される。
続いて、上記効果が得られていることについて、実験結果を参照して説明する。実験では、試料として、図４に示すように、ＳｉＣに代えてＳｉ基板５０を用い、Ｓｉ基板５０上にゲート絶縁膜７に相当するテトラエトキシシラン（以下、ＴＥＯＳ（Tetra Ethyl Ortho Silicateの略）という）膜５１を形成し、その上に層間絶縁膜１０に相当するＢＰＳＧ膜５２を形成した。そして、Ｈ2アニールを行ってから、ＢＰＳＧ膜５２に対してコンタクトホール１０ａに相当するコンタクトホール５２ａを形成した。コンタクトホール５２ａのパターンについては複数種類用意し、各パターンについてＢＰＳＧ膜５２をエッチングしてコンタクトホール５２ａを形成したときの形状を調べ、コンタクトホール５２ａの形状変動を調べた。
具体的には、図５（ａ）〜（ｃ）に示すように、複数の正方形のものをドット状に配置したパターン１、長方形の短ライン状のものを配列させたパターン２、もしくは、ライン状のものを並べたパターン３を用いて実験を行った。図５（ａ）〜（ｃ）におけるＸ方向が図１の左右方向に相当しており、図５（ａ）、（ｂ）に示すパターン１およびパターン２では、図１の断面において複数個並べられるようにコンタクトホール５２ａが配置される。コンタクトホール５２ａについては、図１のＳｉＣ半導体装置に適用される際には、少なくとも１つがｎ+型ソース領域４とコンタクト領域３ａを露出させるように形成される。ここでは、パターン１ではコンタクトホール５２ａの各辺の長さａ１を０．４５μｍとした。パターン２では、短辺ａ２を０．４５μｍ、長辺ｂ２を２．２μｍとした。パターン３では、短辺ａ３を０．４５μｍ、長辺ｂ３を２０００μｍとした。そして、Ｈ2アニールの温度を８００℃、８７０℃、９３０℃と変え、エッチング時間については２２３秒で統一してコンタクトホール５２ａの側壁の形状変動、つまり層間絶縁膜１０の底面とコンタクトホール１０ａの側面との成す角度（以下、側壁角という）について調べた。
まず、図６（ａ）に示すように、パターン１については、Ｈ2アニールの温度を９３０℃とした場合、エッチング時間が短かったために底部にエッチング残りがあったが、側壁角は８６．２°となっていた。さらに、側壁はほぼ直線状になっていて、切り立った状態となっていた。これに対して、Ｈ2アニールの温度を８００℃または８７０℃とした場合、コンタクトホール５２ａの側壁角が１１５°または１０１．７°となっていた。より詳しくは、底部から入口側にかけて一旦は開口断面積が徐々に広がる順テーパ状となるが、さらに入口側になると徐々に狭まるような逆テーパ状となる。このため、側壁角が９０°を超えてしまう。さらに入口側になると今度は開口断面積が徐々に広がる順テーパ状となるが、底部側において逆テーパ状となる部分が存在するため、好ましいトレンチ形状にはならなかった。
また、図６（ｂ）に示すように、パターン２については、Ｈ2アニールの温度を９３０℃とした場合、エッチング時間が短かったために底部にエッチング残りがあったが、側壁角は８７．８°となっていた。さらに、側壁はほぼ直線状になっていて、切り立った状態となっていた。これに対して、Ｈ2アニールの温度を８７０℃とした場合、コンタクトホール５２ａの側壁角が１１０°となっていた。より詳しくは、底部から入口側にかけて一旦は開口断面積が徐々に広がる順テーパ状となるが、さらに入口側になると徐々に狭まるような逆テーパ状となる。このため、側壁角が９０°を超えてしまう。さらに入口側になると今度は開口断面積が徐々に広がる順テーパ状となるが、底部側において逆テーパ状となる部分が存在するため、好ましいトレンチ形状にはならなかった。また、Ｈ2アニールの温度を８００℃とした場合、コンタクトホール５２ａの側壁角が８８．５°となっていたが、入口側では底部側よりも開口断面積が広がっており、側壁は角部が丸みを帯びていて切り立った状態にはなっていなかった。
さらに、図６（ｃ）に示すように、パターン３については、Ｈ2アニールの温度を９３０℃または８７０℃とした場合、側壁角は８６．６°または８９．５°となっていた。さらに、側壁はほぼ直線状になっていて、切り立った状態となっていた。これに対して、Ｈ2アニールの温度を８００℃とした場合、コンタクトホール５２ａの側壁角が９０°となっていたが、入口側では底部側よりも開口断面積が広がっており、側壁は角部が丸みを帯びていて切り立った状態にはなっていなかった。
ここで、層間絶縁膜１０を固くすることによって応力の影響を抑制できるようにするには、側壁角が９０°に近いこと、具体的には８５°以上であることが好ましく、側壁が直線状に近く切り立った状態になっていることが条件となる。
これらの観点から、パターン１〜３の各温度でのコンタクトホール５２ａの側壁の形状変動を確認すると、パターン１〜３それぞれについて、コンタクトホール５２ａの側壁の形状変動から応力に対する耐性を有しているか否かが分かる。図７は、その結果をまとめた図表である。この図表に示されるように、パターン１、２では、Ｈ2アニールの温度を９３０℃とした場合には耐性有りでＯＫ、８７０℃または８００℃とした場合には耐性不十分でＮＧとなった。また、パターン３では、Ｈ2アニールの温度を９３０℃または８７０℃とした場合には耐性有りでＯＫ、８００℃とした場合には耐性不十分でＮＧとなった。
このように、コンタクトホール１０ａの形状を変えたり、Ｈ2アニールの温度を変えたりした実験によれば、次のことが言える。まず、コンタクトホール１０ａを複数の正方形のものをドット状に配置したパターン１の場合、Ｈ2アニールの温度を９３０℃以上とすることで、応力に対する耐性を備えることが可能となる。また、コンタクトホール１０ａを長方形の短ライン状のものを配列させたパターン２の場合も、Ｈ2アニールの温度を９３０℃以上とすることで、応力に対する耐性を備えることが可能となる。さらに、コンタクトホール１０ａをライン状のものを並べたパターン３、Ｈ2アニールの温度を８７０℃以上とすることで、応力に対する耐性を備えることが可能となる。
なお、ここではパターン１〜３において、各辺の長さの一例を挙げて実験結果を示したが、ここで示した長さ以外であっても、同様の結果が得られた。実験結果からは、例えばパターン１の各辺の長さａ１やパターン２、３の短辺の長さａ２、ａ３が０．３〜０．６μｍの範囲においては、上記と同様の結果が得られる。
また、本実施形態のように、Ｎ2アニールによるリフローを行って層間絶縁膜１０を流動させたのちに、Ｈ2アニールを行って層間絶縁膜１０の緻密化を行った場合の各部の水素濃度もしくは不純物濃度について確認した。図８、図９および図１０を参照して、層間絶縁膜１０の緻密化と各部の水素濃度もしくは不純物濃度との関係について説明する。
ここでも、実験用の試料として、図４の試料、すなわちＳｉ基板５０上にＴＥＯＳ膜５１を形成し、その上にＢＰＳＧ膜５２を形成したものを用い、Ｎ2アニールによるリフローやＨ2アニールを行った。そして、層間絶縁膜１０としてＢＰＳＧ膜を成膜しただけの状態、Ｎ2アニールによるリフローを行っただけの状態、および、リフロー後に温度を変えてＨ2アニールを行った場合、それぞれの場合について、水素濃度分布や不純物濃度分布を調べた。図８は、そのうちの水素濃度分布の測定結果を示してある。また、図９および図１０は、それぞれ、リン濃度分布とボロン濃度分布の測定結果を示してある。
図８を確認すると、リフロー前の状態では、まだリフローによる水素抜けが生じていないことから、ＢＰＳＧ膜５２中の水素濃度が高くなっている。一方、リフローを行うと、水素抜けによって水素濃度が１×１０20ｃｍ-3以下まで大幅に低下する。この状態では、ＢＰＳＧ膜５２は緻密ではない状態、つまり柔らかい状態となっていて、応力の影響を抑制することができない。しかしながら、その後にＨ2アニールを行うと、水素濃度が増加し、１×１０20ｃｍ-3以上になる。特に、８７０℃以上の温度、ここでは８７０℃および９３０℃の場合には、ＢＰＳＧ膜５２の厚み方向のほぼ全域において水素濃度が１×１０20ｃｍ-3以上になる。
このように、水素濃度が１×１０20ｃｍ-3以上となるようにすると、ＢＰＳＧ膜５２内においてＳｉＯ2になり切れていないＳｉやＳｉ−Ｏと水素との結合力によって、ＢＰＳＧ膜５２を緻密な状態にでき、応力の影響を抑制することが可能となる。
図９を確認すると、リフロー前の状態では、リン濃度が一定の状態となっている。この状態は、リンについて言えば、ＳｉＯ2になり切れていないＳｉやＳｉ−Ｏとリンとが結び付いて、ＢＰＳＧ膜５２の結合力を高めることが可能な状態と言える。これに対して、リフローのみを行った場合や、リフロー後にＨ2アニールを行った場合には、ＴＥＯＳ膜５１との境界位置においてリン濃度が低下しているものの、全域においてリン濃度が２ｗｔ％以上となっていた。さらに、Ｈ2アニールを９３０℃で行った場合には、ＢＰＳＧ膜５２のうちのＴＥＯＳ膜５１の近傍において、極大値を有するようにリン濃度が高くなっていた。
このように、Ｈ2アニールを行った後でもリン濃度を２ｗｔ％以上にできることから、ＳｉＯ2になり切れていないＳｉやＳｉ−Ｏとリンとが結び付いて、ＢＰＳＧ膜５２の結合力を高めることが可能となる。特に、Ｈ2アニールを９３０℃で行った場合には、極大値において５ｗｔ％のリン濃度となっており、特にＢＰＳＧ膜５２を緻密なものにすることができる。したがって、Ｈ2アニールを行うこと、特に９３０℃以上で行うことで、ＢＰＳＧ膜５２の緻密化を行うことが可能となり、応力の影響をより抑制することが可能になる。
図１０を確認すると、リフロー前の状態では、ボロン濃度が一定の状態となっている。この状態は、ボロンに関しても、ＳｉＯ2になり切れていないＳｉやＳｉ−Ｏとボロンとが結び付いて、ＢＰＳＧ膜５２の結合力を高めることが可能な状態と言える。これに対して、リフローのみを行った場合や、リフロー後にＨ2アニールを行った場合には、ＴＥＯＳ膜５１との境界位置においてボロン濃度が低下しているものの、全域においてボロン濃度が２ｗｔ％以上となっていた。
このように、Ｈ2アニールを行った後でもボロン濃度を２ｗｔ％以上にできることから、ＳｉＯ2になり切れていないＳｉやＳｉ−Ｏとボロンとが結び付いて、ＢＰＳＧ膜５２の結合力を高めることが可能となる。したがって、Ｈ2アニールを行ってもボロン濃度を維持でき、ＢＰＳＧ膜５２の緻密化を行えるため、応力の影響をより抑制することが可能になる。
さらに、本実施形態の場合、ゲート絶縁膜７が層間絶縁膜１０の下地絶縁膜として残っていることから、上記実験で用いた試料のＴＥＯＳ膜５１がＢＰＳＧ膜５２の下地絶縁膜として残っているのと同様の構造となる。
このＴＥＯＳ膜５１について見てみると、図８に示すように、水素濃度についてはＢＰＳＧ膜５２中の水素濃度よりも低く、１×１０20ｃｍ-3未満、ここでは１×１０19ｃｍ-3以下になっている。そして、ＴＥＯＳ膜５１とＢＰＳＧ膜５２との界面において、ＴＥＯＳ膜５１およびＢＰＳＧ膜５２の双方を含めた膜内における水素濃度が極大値となっている。これは、ＴＥＯＳ膜５１がストッパーとなってＢＰＳＧ膜５２からの水素の拡散が抑制されていることを示している。このように、ＴＥＯＳ膜５１、換言すればＳｉＣ半導体装置におけるゲート絶縁膜７が水素の拡散を止めるストッパーとして機能することで層間絶縁膜１０への水素の充填が確実に行われるようにすることができる。
また、膜同士の界面では未結合手が多く存在しており、水素が未結合手と結合し易い状況となっている。このため、ＴＥＯＳ膜５１とＢＰＳＧ膜５２との界面において水素濃度が極大値となるようにすると、界面に存在する未結合手が水素と結合するようにできる。このため、ＢＰＳＧ膜５２の下地となるＴＥＯＳ膜、換言すれば層間絶縁膜１０の下地となるゲート絶縁膜７を強固な膜にすることが可能となり、より応力の影響によるクラックの発生などを抑制することが可能となる。
（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対してＨ2アニールの工程順序を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
上記第１実施形態では、（１）の工程として、層間絶縁膜１０を形成後、コンタクトホール１０ａの形成前に、層間絶縁膜１０の緻密化処理としてＨ2アニールを行った。これに対して、本実施形態では、（１）の工程におけるコンタクトホール１０ａの形成後、かつ、（２）の工程における金属シリサイド９ａの形成前に、層間絶縁膜１０の緻密化処理としてＨ2アニールを行う。
上記したように、層間絶縁膜１０に形成されるコンタクトホール１０ａの側壁の角部が丸まってしまうのは、高温処理が実施されるためである。このため、高温処理が行われる工程の前に、層間絶縁膜１０の緻密化処理としてＨ2アニールを行えば、コンタクトホール１０ａの側壁の角部が丸まることを抑制できる。したがって、コンタクトホール１０ａの形成後、かつ、金属シリサイド９ａの形成前に、層間絶縁膜１０の緻密化処理としてＨ2アニールを行うようにしても、第１実施形態と同様の効果を奏することができる。
具体的に、本実施形態のような製造順序を適用しても、第１実施形態と同様の効果が得られていることについて、実験結果を参照して説明する。実験の方法については、第１実施形態と同様の手法を採用としており、図４に示したようなＳｉ基板５０上にＴＥＯＳ膜５１とＢＰＳＧ膜５２を形成した試料を用いた。そして、ＢＰＳＧ膜５２に対して、図５（ａ）〜（ｃ）に示すパターン１〜３の形状のコンタクトホール５２ａを形成し、コンタクトホール５２ａの形状変動を調べた。
まず、図１１（ａ）に示すように、パターン１については、Ｈ2アニールの温度を９３０℃または８７０℃とした場合、側壁角はそれぞれ８７．２°、８６．６°となっていた。さらに、側壁はほぼ直線状になっていて、切り立った状態となっていた。これに対して、Ｈ2アニールの温度を８００℃とした場合、コンタクトホール５２ａの側壁角が８９．５°となっていたが、底部から入口側にかけて開口断面積が徐々に広がったのち、一旦狭まるような逆テーパ状となっていた。すなわち、側壁は全域で順テーパ状とはなっておらず、切り立った状態にはなっていなかった。
また、図１１（ｂ）に示すように、パターン２については、Ｈ2アニールの温度を９３０℃または８７０℃とした場合、側壁角はそれぞれ８９．４°、８８．２°となっていた。さらに、側壁はほぼ直線状になっていて、切り立った状態となっていた。これに対して、Ｈ2アニールの温度を８００℃とした場合、コンタクトホール５２ａの側壁角が８９．５°となっていたが、底部から入口側にかけて開口断面積が徐々に広がったのち、一旦狭まるような逆テーパ状となっていた。すなわち、側壁は全域で順テーパ状とはなっておらず、切り立った状態にはなっていなかった。
さらに、図１１（ｃ）に示すように、パターン３については、Ｈ2アニールの温度を９３０℃または８７０℃とした場合、側壁角は８５．８または８６．１°となっていた。さらに、側壁はほぼ直線状になっていて、切り立った状態となっていた。これに対して、Ｈ2アニールの温度を８００℃とした場合、コンタクトホール５２ａの側壁角が８４．８°となっていたが、入口側では底部側よりも開口断面積が広がっており、側壁は角部が丸みを帯びていて切り立った状態にはなっていなかった。
上記したように、層間絶縁膜１０を固くすることによって応力の影響を抑制できるようにするには、側壁角が９０°に近いこと、具体的には８５°以上であることが好ましく、側壁が直線状に近く切り立った状態になっていることが条件となる。
これらの観点から、パターン１〜３の各温度でのコンタクトホール５２ａの側壁の形状変動を確認すると、パターン１〜３それぞれについて、コンタクトホール５２ａの側壁の形状変動から応力に対する耐性を有しているか否かが分かる。図１２は、その結果をまとめた図表である。この図表に示されるように、パターン１〜３のいずれの場合も、Ｈ2アニールの温度を９３０℃、８７０℃とした場合には耐性有りでＯＫ、８００℃とした場合には耐性不十分でＮＧとなった。
このように、コンタクトホール１０ａの形成後、かつ、金属シリサイド９ａの形成前に、層間絶縁膜１０の緻密化処理としてＨ2アニールを行うようにしても、第１実施形態と同様の効果を奏することができる。特に、パターン１、２については、９３０℃以上としなくても、８７０℃以上とすることで第１実施形態と同様の効果を奏することが可能となる。
なお、ここでもパターン１〜３において、各辺の長さの一例を挙げて実験結果を示したが、ここで示した長さ以外であっても、同様の結果が得られた。実験結果からは、例えばパターン１の各辺の長さａ１やパターン２、３の短辺の長さａ２、ａ３が０．３〜０．６μｍの範囲においては、上記と同様の結果が得られている。
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、上記実施形態では、ＳｉＣ半導体装置を例に挙げて説明したが、その他の半導体材料、すなわちＳｉや化合物半導体を用いた半導体装置に対しても、本発明を適用することができる。
また、応力の影響が特に顕著に現れるのは、第１、第２実施形態で説明したようなゲート絶縁膜７を備えるＭＯＳ構造の半導体素子を有する半導体装置であるが、応力の影響はＭＯＳ構造の半導体素子に限らず発生する。このため、第１、第２実施形態で説明したＭＯＳＦＥＴに加えて、それ以外のＭＯＳ構造を有する半導体素子や、ＭＯＳ構造以外の半導体素子を有する半導体装置に対しても、本発明を適用することができる。
例えば、上記第１実施形態等では、第１導電型をｎ型、第２導電型をｐ型としたｎチャネルタイプのＭＯＳＦＥＴを例に挙げて説明したが、各構成要素の導電型を反転させたｐチャネルタイプのＭＯＳＦＥＴとしても良い。また、半導体素子としてＭＯＳＦＥＴに加えて、同様の構造のＩＧＢＴに対しても本発明を適用することができる。ＩＧＢＴは、上記各実施形態に対してｎ+型基板１の導電型をｎ型からｐ型に変更するだけであり、その他の構造や製造方法に関しては上記各実施形態と同様である。さらに、縦型のＭＯＳＦＥＴとしてトレンチゲート構造のものを例に挙げて説明したが、トレンチゲート構造のものに限らず、プレーナ型のものであっても良い。また、ＭＯＳ構造の半導体素子以外の半導体素子として、例えばショットキーバリアダイオードなどを有する半導体装置に対して本発明を適用することもできる。
さらに、上記第１、第２実施形態で説明したＳｉＣ半導体装置の製造方法も一例を示したに過ぎず、必要に応じて工程を追加したり、削除したり、他の工程に変更することもできる。例えば、金属シリサイド９ａの形成工程については、コンタクト抵抗低減のために実施することが好ましいが、この工程を削減しても良い。また、この金属シリサイド９ａの形成工程を高温処理が行われる工程の一例として示したが、他の高温処理が行われる工程についても、応力発生要因になり得ることから、金属シリサイド９ａの形成工程を行わなかったとしても、層間絶縁膜１０の緻密化処理を行うことによる効果はある。
また、図１に示した例では、ｎ+型ソース領域４がイオン注入によって形成される場合を想定しているが、ｎ+型ソース領域４をエピタキシャル成長によって形成することもできる。
３ ｐ型ベース領域
４ ｎ+型ソース領域
９ ソース電極
９ａ 金属シリサイド
９ｂ、３１ａ バリアメタル
９ｃ、３１ｂ Ｗプラグ
９ｄ、３１ｃ Ａｌ−Ｓｉ層
１０ 層間絶縁膜
１０ａ、１０ｂ コンタクトホール

Claims (13)

  1. 半導体素子が形成された半導体（１〜５）と、
    前記半導体の上に形成され、前記半導体素子に繋がるコンタクトホール（１０ａ）を有し、リンとボロンの少なくとも一方を含んで構成された層間絶縁膜（１０）と、
    前記層間絶縁膜の上に形成され、前記コンタクトホールを通じて前記半導体素子と接続される金属電極（９ｄ）と、を有し、
    前記層間絶縁膜内に水素が充填されており、
    さらに、前記層間絶縁膜にはリンが含まれており、該層間絶縁膜内においてリン濃度分布の極大値がある半導体装置。
  2. 半導体素子が形成された半導体（１〜５）と、
    前記半導体の上に形成され、前記半導体素子に繋がるコンタクトホール（１０ａ）を有し、リンとボロンの少なくとも一方を含んで構成された層間絶縁膜（１０）と、
    前記層間絶縁膜の上に形成され、前記コンタクトホールを通じて前記半導体素子と接続される金属電極（９ｄ）と、を有し、
    前記層間絶縁膜内に水素が充填されており、
    前記層間絶縁膜内における水素濃度が１×１０２０ｃｍ−３以上であって、
    前記層間絶縁膜にはリンが含まれており、該層間絶縁膜内においてリン濃度分布の極大値がある半導体装置。
  3. 前記層間絶縁膜内の全域においてリン濃度が２ｗｔ％以上である請求項１または２に記載の半導体装置。
  4. 前記層間絶縁膜にはボロンが含まれており、該層間絶縁膜内の全域においてボロン濃度が２ｗｔ％である請求項１ないし３のいずれか１つに記載の半導体装置。
  5. 前記コンタクトホール中には、タングステンプラグ（９ｃ）が埋め込まれており、前記金属電極の下地面が平坦とされている請求項１ないし４のいずれか１つに記載の半導体装置。
  6. 前記コンタクトホールは、上面形状が正方形で構成され、該正方形の一辺の長さが０．３〜０．６μｍとされていて、前記層間絶縁膜の底面と該コンタクトホールの側面との成す角度を側壁角として、該側壁角が８５°以上である請求項１ないし５のいずれか１つに記載の半導体装置。
  7. 前記コンタクトホールは、上面形状が長方形のライン状で構成され、該長方形の短辺の長さが０．３〜０．６μｍとされていて、前記層間絶縁膜の底面と該コンタクトホールの側面との成す角度を側壁角として、該側壁角が８５°以上である請求項１ないし５のいずれか１つに記載の半導体装置。
  8. 前記半導体のうち前記半導体素子が形成されたセル部と、該セル部を囲むガードリング部を含む外周部とを有し、前記ガードリング部において前記半導体に凹部（２０）が形成されていて、前記セル部と前記ガードリング部との間において段差が構成されており、
    前記層間絶縁膜は、前記段差も覆うように形成されている請求項１ないし７のいずれか１つに記載の半導体装置。
  9. 前記半導体と前記層間絶縁膜との間には、前記層間絶縁膜よりも水素濃度が低い下地絶縁膜（７）が形成されている請求項１ないし８のいずれか１つに記載の半導体装置。
  10. 前記下地絶縁膜の水素濃度は１×１０２０ｃｍ−３未満である請求項９に記載の半導体装置。
  11. 前記層間絶縁膜と前記下地絶縁膜との界面において、前記層間絶縁膜および前記下地絶縁膜の双方を含めた膜内における水素濃度が極大値となっている請求項９または１０に記載の半導体装置。
  12. 前記半導体素子は、
    前記半導体として、裏面側が第１導電型もしくは第２導電型の高濃度不純物層（１）とされていると共に表面側が前記高濃度不純物層よりも低不純物濃度とされた第１導電型のドリフト層（２）とされ、炭化珪素にて構成された半導体基板（１、２）と、前記ドリフト層の上に形成された第２導電型の炭化珪素からなるベース領域（３）と、前記ベース領域の上に形成され、前記ドリフト層よりも高不純物濃度の第１導電型の炭化珪素で構成されたソース領域（４）と、を有し、
    さらに、前記ソース領域の表面から前記ベース領域よりも深くまで形成されたゲートトレンチ（６）内に形成され、該ゲートトレンチの内壁面に形成されたゲート絶縁膜（７）と、前記ゲート絶縁膜の上に形成されたゲート電極（８）と、を有して構成されたトレンチゲート構造と、
    前記ソース領域および前記ベース領域に接続された第１電極（９）と、
    前記高濃度不純物層に接続された第２電極（１１）と、を有しており、
    前記ゲート絶縁膜は、前記下地絶縁膜を構成しており、
    前記金属電極は、前記第１電極に含まれている請求項９ないし１１のいずれか１つに記載の半導体装置。
  13. 半導体素子が形成された半導体（１〜５）と、
    前記半導体の上に形成され、前記半導体素子に繋がるコンタクトホール（１０ａ）を有し、リンとボロンの少なくとも一方を含んで構成された層間絶縁膜（１０）と、
    前記層間絶縁膜の上に形成され、前記コンタクトホールを通じて前記半導体素子と接続される金属電極（９ｄ）と、を有し、
    前記半導体のうち前記半導体素子が形成されたセル部と、該セル部を囲むガードリング部を含む外周部とを有し、前記ガードリング部において前記半導体に凹部（２０）が形成されていて、前記セル部と前記ガードリング部との間において段差が構成されており、
    前記層間絶縁膜が前記段差も覆うように形成される半導体装置の製造方法であって、
    前記凹部が形成されることで前記段差が構成された前記半導体の上に前記層間絶縁膜を成膜することと、
    リフローを行うことで、前記層間絶縁膜を流動させ、前記段差を所定の膜厚の前記層間絶縁膜で覆うことと、
    前記段差を所定の膜厚の前記層間絶縁膜で覆うことの後に、前記コンタクトホールを形成することと、
    前記コンタクトホールを形成することの後に、水素アニールを８７０℃以上で行うことで、前記層間絶縁膜内に水素を充填して該層間絶縁膜の緻密化処理を行うことと、を含んでいる半導体装置の製造方法。
JP2017006002A 2017-01-17 2017-01-17 半導体装置およびその製造方法 Active JP6828449B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017006002A JP6828449B2 (ja) 2017-01-17 2017-01-17 半導体装置およびその製造方法
CN201880006937.6A CN110235229B (zh) 2017-01-17 2018-01-17 半导体装置及其制造方法
PCT/JP2018/001260 WO2018135541A1 (ja) 2017-01-17 2018-01-17 半導体装置およびその製造方法
US16/511,345 US10923395B2 (en) 2017-01-17 2019-07-15 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017006002A JP6828449B2 (ja) 2017-01-17 2017-01-17 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2018117016A JP2018117016A (ja) 2018-07-26
JP2018117016A5 JP2018117016A5 (ja) 2019-04-25
JP6828449B2 true JP6828449B2 (ja) 2021-02-10

Family

ID=62908552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017006002A Active JP6828449B2 (ja) 2017-01-17 2017-01-17 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US10923395B2 (ja)
JP (1) JP6828449B2 (ja)
CN (1) CN110235229B (ja)
WO (1) WO2018135541A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6835241B2 (ja) * 2017-10-05 2021-02-24 富士電機株式会社 半導体装置
US12080760B2 (en) * 2018-08-07 2024-09-03 Rohm Co., Ltd. SiC semiconductor device
DE212019000150U1 (de) 2018-08-10 2020-07-29 Rohm Co., Ltd. SiC-Halbleiterbauteil
DE202019005382U1 (de) 2018-08-10 2020-06-17 Rohm Co., Ltd. SiC-Halbleitervorrichtung
JP7188230B2 (ja) * 2019-03-28 2022-12-13 株式会社デンソー 半導体装置
JP7443673B2 (ja) 2019-04-15 2024-03-06 富士電機株式会社 炭化珪素半導体装置
JP7081564B2 (ja) * 2019-04-24 2022-06-07 株式会社デンソー 半導体装置とその製造方法
JP7472435B2 (ja) * 2019-05-13 2024-04-23 富士電機株式会社 半導体モジュールの製造方法
JP7404722B2 (ja) * 2019-09-06 2023-12-26 富士電機株式会社 半導体装置
JP7476502B2 (ja) 2019-09-06 2024-05-01 富士電機株式会社 半導体装置
US12369381B2 (en) * 2019-09-30 2025-07-22 Rohm Co., Ltd. Semiconductor device
JP7129397B2 (ja) * 2019-12-06 2022-09-01 ローム株式会社 ＳｉＣ半導体装置
JP7129437B2 (ja) * 2020-02-17 2022-09-01 ローム株式会社 ＳｉＣ半導体装置
JP7129436B2 (ja) * 2020-02-17 2022-09-01 ローム株式会社 ＳｉＣ半導体装置
TWI900628B (zh) * 2020-08-12 2025-10-11 美商應用材料股份有限公司 使用機器學習的工具漂移補償
CN119050153A (zh) * 2020-09-17 2024-11-29 罗姆股份有限公司 半导体装置
JP7697255B2 (ja) * 2021-04-27 2025-06-24 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US12490451B2 (en) * 2022-03-02 2025-12-02 Semiconductor Components Industries, Llc Process of forming an electronic device including a component structure adjacent to a trench
CN114583013A (zh) * 2022-03-10 2022-06-03 常州时创能源股份有限公司 一种bsg去除方法
JP7765881B2 (ja) * 2022-09-09 2025-11-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7834044B2 (ja) 2023-02-24 2026-03-23 三菱電機株式会社 半導体装置及び半導体装置の製造方法
WO2025052689A1 (ja) * 2023-09-04 2025-03-13 株式会社 東芝 半導体装置
CN119170507B (zh) * 2024-11-19 2025-03-21 芯联越州集成电路制造（绍兴）有限公司 一种半导体器件及其制造方法、电子装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0456222A (ja) * 1990-06-25 1992-02-24 Matsushita Electron Corp 半導体装置の製造方法
JPH0582781A (ja) * 1991-09-24 1993-04-02 Nec Yamagata Ltd 半導体集積回路装置
JPH06177129A (ja) * 1992-12-09 1994-06-24 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2757782B2 (ja) * 1994-06-30 1998-05-25 日本電気株式会社 半導体装置の製造方法
JP3543504B2 (ja) * 1996-08-06 2004-07-14 ソニー株式会社 半導体装置の製造方法
JP2002134607A (ja) * 2000-10-20 2002-05-10 Hitachi Ltd 半導体集積回路装置の製造方法
JP5047625B2 (ja) * 2004-10-25 2012-10-10 スパンション エルエルシー 半導体装置及びその製造方法
JP2007096263A (ja) 2005-08-31 2007-04-12 Denso Corp 炭化珪素半導体装置およびその製造方法。
KR100872981B1 (ko) * 2007-07-19 2008-12-08 주식회사 동부하이텍 반도체 소자의 제조방법
EP2091083A3 (en) 2008-02-13 2009-10-14 Denso Corporation Silicon carbide semiconductor device including a deep layer
JP2010165778A (ja) * 2009-01-14 2010-07-29 Sharp Corp 半導体装置の製造方法
JP5813303B2 (ja) 2009-11-20 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5770892B2 (ja) * 2009-11-20 2015-08-26 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
KR101995682B1 (ko) * 2011-03-18 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 반도체 장치, 및 반도체 장치의 제작 방법
JP2013041919A (ja) 2011-08-12 2013-02-28 Renesas Electronics Corp 半導体装置の製造方法
JP6245723B2 (ja) 2012-04-27 2017-12-13 富士電機株式会社 炭化珪素半導体装置の製造方法
JP2014027076A (ja) * 2012-07-26 2014-02-06 Renesas Electronics Corp 半導体装置
JP6160477B2 (ja) * 2013-12-25 2017-07-12 トヨタ自動車株式会社 半導体装置
WO2016080269A1 (ja) * 2014-11-17 2016-05-26 富士電機株式会社 半導体装置および半導体装置の製造方法
CN106663692B (zh) 2015-02-03 2020-03-06 富士电机株式会社 半导体装置及其制造方法
JP6409681B2 (ja) 2015-05-29 2018-10-24 株式会社デンソー 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN110235229A (zh) 2019-09-13
JP2018117016A (ja) 2018-07-26
WO2018135541A1 (ja) 2018-07-26
US10923395B2 (en) 2021-02-16
US20190341308A1 (en) 2019-11-07
CN110235229B (zh) 2022-08-12

Similar Documents

Publication Publication Date Title
JP6828449B2 (ja) 半導体装置およびその製造方法
JP6341074B2 (ja) 半導体装置の製造方法
JP6354525B2 (ja) 炭化珪素半導体装置の製造方法
US10825909B2 (en) Method of manufacturing semiconductor device and semiconductor device
CN103681354B (zh) 用于产生可控半导体元件的方法
US20190097041A1 (en) Method of manufacturing semiconductor device and semiconductor device
JP6750590B2 (ja) 炭化珪素半導体装置
JP2006100317A (ja) 半導体装置
JP7369601B2 (ja) 半導体装置およびその製造方法
US20160172301A1 (en) Semiconductor device and manufacturing method therefor
JP7069605B2 (ja) 半導体装置の製造方法
CN105977230A (zh) 半导体装置
JP7806870B2 (ja) 半導体装置
WO2015174197A1 (ja) 半導体装置および半導体装置の製造方法
JP2010103208A (ja) 半導体装置
US20160163647A1 (en) Semiconductor device and manufacturing method therefor
JP4860122B2 (ja) 半導体装置の製造方法
CN103295888A (zh) 半导体装置及其制造方法
JP2015130516A (ja) 半導体素子
JP6623824B2 (ja) 半導体装置およびその製造方法
JP2013098228A (ja) 半導体装置およびその製造方法
JP4744103B2 (ja) 抵抗素子を含む半導体装置及びその製造方法
CN105097574A (zh) 半导体装置的制造方法以及半导体装置
CN116230759A (zh) 半导体器件及其制造方法
JP2023045176A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190315

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200724

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210104

R150 Certificate of patent or registration of utility model

Ref document number: 6828449

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250