Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6828595B2 - 半導体装置の製造方法 - Google Patents
[go: Go Back, main page]

JP6828595B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6828595B2
JP6828595B2 JP2017105435A JP2017105435A JP6828595B2 JP 6828595 B2 JP6828595 B2 JP 6828595B2 JP 2017105435 A JP2017105435 A JP 2017105435A JP 2017105435 A JP2017105435 A JP 2017105435A JP 6828595 B2 JP6828595 B2 JP 6828595B2
Authority
JP
Japan
Prior art keywords
resist
dry etching
multilayer
manufacturing
epi structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017105435A
Other languages
English (en)
Other versions
JP2018200970A (ja
Inventor
耕平 三木
耕平 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017105435A priority Critical patent/JP6828595B2/ja
Priority to US15/897,181 priority patent/US10622216B2/en
Publication of JP2018200970A publication Critical patent/JP2018200970A/ja
Application granted granted Critical
Publication of JP6828595B2 publication Critical patent/JP6828595B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/246—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/692—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their composition, e.g. multilayer masks or materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/694—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks or redeposited masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/695—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks or sidewalls or to modify the mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/08—Planarisation of organic insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/137—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Drying Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、高速高周波通信に用いられるＧａＮ半導体装置の製造方法に関する。
ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなる多層エピ構造をドライエッチングする際はＣｌ系ガス、とりわけＣｌ２／Ｎ２、ＳｉＣｌ４／Ａｒ、又はＢＣｌ３／Ｃｌ２などが用いられる。これらのガスを用いると一般的に垂直にエッチングされる。この垂直な段差部にメタル又は絶縁膜を横断して形成すると、断切れが発生しやすい。このため、絶縁信頼性の低下又は素子抵抗の上昇などの問題が発生していた。これに対して、複雑な方法で多層エピ構造に傾斜を形成して段切れを防ぐ光素子の製造方法が提案されている（例えば、特許文献１参照）。
特許第５２９２４４３号公報
単純な条件では垂直にエッチングされるため、従来の方法では各種条件を変更することで傾斜を形成していた。しかし、傾斜角はエッチングされて初めて明らかになる。このため、加工後に問題が発覚しても、やり直しできず、製品として使用できないので廃却しなければならなかった。そこで、工程数を増やすことで、仮に垂直になっても段切れが発生しない程度の段差に抑えていた。または、段切れを助長する異方性のメタル形成方法である蒸着法などから、スパッタのような等方性のメタル形成方法に変更していた。このため、歩留まりが悪く、工程数が増加し、工程自由度が減少するという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は工程数の増加と工程自由度の減少を防ぎつつ、歩留りを向上させることができる半導体装置の製造方法を得るものである。
本発明に係る半導体装置の製造方法は、基板の上に多層エピ構造を形成する工程と、前記多層エピ構造の上にノボラック系のレジストを塗布し、転写によりパターニングする工程と、パターニングした前記レジストの形状をベークによりテーパー化する工程と、テーパー化した前記レジストをマスクとして用いて前記多層エピ構造をドライエッチングする工程と、前記ドライエッチングの後に、前記レジストを除去し、前記多層エピ構造の上に被覆膜を形成する工程とを備え、前記ドライエッチングにおいて前記レジストと前記多層エピ構造のエッチング選択比を０．８〜１．２に制御することで前記多層エピ構造に傾斜を形成し、前記多層エピ構造はＡｌ ｘ Ｇａ １−ｘ Ｎ（０≦ｘ≦１）からなり、前記ドライエッチングにおいてＣｌ ２ ／Ｎ ２ ガスを用い、前記ドライエッチングにおいて、前記Ｃｌ ２ ／Ｎ ２ ガスのＣｌ ２ ／Ｎ ２ 混合比を０．２〜０．５、アンテナ空間電力密度を０．３８〜０．５ｋＷ／ｍ ３ 、バイアス電力密度を６．３〜１９ｋＷ／ｍ ２ とすることを特徴とする。
本発明では、レジストをテーパー化し、ドライエッチングにおいてレジストと多層エピ構造のエッチング選択比を０．８〜１．２に制御して多層エピ構造に傾斜を形成する。これにより、工程数の増加と工程自由度の減少を防ぎつつ、歩留りを向上させることができる。
本発明の実施の形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態に係る半導体装置の製造方法を示す断面図である。 比較例に係る半導体装置の製造方法を示す断面図である。 比較例に係る半導体装置の製造方法を示す断面図である。
図１から図４は、本発明の実施の形態に係る半導体装置の製造方法を示す断面図である。まず、図１に示すように、基板１の上に多層エピ構造２を形成する。多層エピ構造２は例えばＧａＮ−ＨＥＭＴ構造である。多層エピ構造２の上にレジスト３を塗布し、転写によりパターニングする。レジスト３は熱により変形する特性があるノボラック系のレジストであり、例えばＰＦＩ５８Ａ９又はＳＰＲ５１０Ａである。
次に、図２に示すように、パターニングしたレジスト３の形状をベークによりテーパー化する。ベークは熱を用いたサーマルフローである。テーパー化したレジスト３の傾斜角は、ある程度熱により自由度があるが、材料の安定性などを考慮して１１０°〜１４０°程度が望ましい。具体的には、ＰＦＩ５８Ａ９の場合は１４０〜１６０℃程度、ＳＰＲ５１０Ａの場合は１３０〜１６０℃程度で３分程度ホットプレートで加熱する。また、レジスト３は、熱変形する材料でさえあれば感光性ポリイミド、ＳＯＧ（スピンオングラス）などの無機材料でもよい。
次に、図３に示すように、テーパー化したレジスト３をマスクとして用いて多層エピ構造２をドライエッチングする。このドライエッチングにおいてＩＣＰ−ＲＩＥ装置を用い、Ｃｌ２／Ｎ２ガスのＣｌ２／Ｎ２混合比を０．２〜０．５、加工圧力を０．６Ｐａ〜１．０Ｐａ、アンテナ空間電力密度を０．３８〜０．５ｋＷ／ｍ３、バイアス電力密度を６．３〜１９ｋＷ／ｍ２とする。これにより、レジスト３と多層エピ構造２のエッチング選択比が１程度になる。このため、レジスト３の傾斜がそのまま多層エピ構造２に転写され多層エピ構造２に傾斜を形成することができる。
エッチング選択比が１であれば、多層エピ構造２の傾斜角はレジスト３の傾斜角と同等になる。ただし、エッチング選択比は１に限らず、０．８〜１．２に制御することで、レジスト３の傾斜角からは若干変化するが、多層エピ構造２に傾斜を形成することができる。なお、ＩＣＰ−ＲＩＥ装置の代わりにＣＣＰ−ＲＩＥ装置を用いてもよい。
また、装置の制約から加工圧力、アンテナ空間電力密度、バイアス電力密度を上記の値に設定できない場合でも、得られたエッチング選択比から補正係数を確認し、レジスト３の傾斜角を調整する。これにより、多層エピ構造２の傾斜角を調整することができる。
次に、図４に示すように、レジスト３を除去し、多層エピ構造２の上に被覆膜４を形成する。被覆膜４は、Ａｕ，Ｔｉ，Ｐｔ，Ｎｂ，Ｍｏなどのメタル、又はＳｉＮ，ＳｉＯ，ＴｉＷ，ＡｌＯなどの絶縁膜である。被覆膜４の厚さに制限はない。実験的に多層エピ構造２に傾斜角が１１０°〜１４０°であれば被覆膜４に段切れは発生しない。
続いて、本実施の形態の効果を比較例と比較して説明する。図５及び図６は、比較例に係る半導体装置の製造方法を示す断面図である。比較例ではレジスト３をテーパー化していないため、図５に示すように多層エピ構造２が垂直にエッチングされる。このため、図６に示すように、エッジ部で被覆膜４の段切れが生じる。
これに対して、本実施の形態では、レジスト３をテーパー化し、ドライエッチングにおいてレジスト３と多層エピ構造２のエッチング選択比を０．８〜１．２に制御して多層エピ構造２に傾斜を形成する。このため、単純な方法により被覆膜４の段切れを防ぐことができる。また、ドライエッチング以外の工程に制約を与えない。
また、レジスト３の傾斜角に基づいて加工後の多層エピ構造２の傾斜角を容易に予測できる。そこで、レジスト３の傾斜角を事前に計測することで、レジスト３の塗布とベークをやり直すだけで、多層エピ構造２に傾斜角を所望の値に調整できる。この結果、工程数の増加と工程自由度の減少を防ぎつつ、歩留りを向上させることができる。
また、ドライエッチングの深さは任意である。ただし、生産性又は装置の制約が無い場合は、ドライエッチングの深さはＧａＮ−ＨＥＭＴ構造の動作層である２ＤＥＧ部よりも深いことが好ましい。これにより、段切れ防止と同時にアイソレーション効果も得ることができる。
なお、被覆膜４は、メタル又は絶縁膜などの構造として残る物に限らず、レジストマスクでもよい。この場合、塗布したレジストが垂直形状のエッジ部で段切れするのを防ぐことができるため、予期しないエッチングを防止することができる。
１ 基板、２ 多層エピ構造、３ レジスト、４ 被覆膜

Claims (4)

  1. 基板の上に多層エピ構造を形成する工程と、
    前記多層エピ構造の上にノボラック系のレジストを塗布し、転写によりパターニングする工程と、
    パターニングした前記レジストの形状をベークによりテーパー化する工程と、
    テーパー化した前記レジストをマスクとして用いて前記多層エピ構造をドライエッチングする工程と、
    前記ドライエッチングの後に、前記レジストを除去し、前記多層エピ構造の上に被覆膜を形成する工程とを備え、
    前記ドライエッチングにおいて前記レジストと前記多層エピ構造のエッチング選択比を０．８〜１．２に制御することで前記多層エピ構造に傾斜を形成し、
    前記多層エピ構造はＡｌ ｘ Ｇａ １−ｘ Ｎ（０≦ｘ≦１）からなり、
    前記ドライエッチングにおいてＣｌ ２ ／Ｎ ２ ガスを用い、
    前記ドライエッチングにおいて、前記Ｃｌ ２ ／Ｎ ２ ガスのＣｌ ２ ／Ｎ ２ 混合比を０．２〜０．５、アンテナ空間電力密度を０．３８〜０．５ｋＷ／ｍ ３ 、バイアス電力密度を６．３〜１９ｋＷ／ｍ ２ とすることを特徴とする半導体装置の製造方法。
  2. 前記ドライエッチングにおいて、加工圧力を０．６Ｐａ〜１．０Ｐａとすることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記ドライエッチングにおいてＩＣＰ−ＲＩＥ装置を用いることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記多層エピ構造はＧａＮ−ＨＥＭＴ構造であり、
    前記ドライエッチングの深さは前記ＧａＮ−ＨＥＭＴ構造の動作層である２ＤＥＧ部よりも深いことを特徴とする請求項１〜３の何れか１項に記載の半導体装置の製造方法。
JP2017105435A 2017-05-29 2017-05-29 半導体装置の製造方法 Active JP6828595B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017105435A JP6828595B2 (ja) 2017-05-29 2017-05-29 半導体装置の製造方法
US15/897,181 US10622216B2 (en) 2017-05-29 2018-02-15 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017105435A JP6828595B2 (ja) 2017-05-29 2017-05-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018200970A JP2018200970A (ja) 2018-12-20
JP6828595B2 true JP6828595B2 (ja) 2021-02-10

Family

ID=64401779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017105435A Active JP6828595B2 (ja) 2017-05-29 2017-05-29 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10622216B2 (ja)
JP (1) JP6828595B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991582B2 (en) * 2016-12-21 2021-04-27 Canon Kabushiki Kaisha Template for imprint lithography including a recession, an apparatus of using the template, and a method of fabricating an article
JP7555025B2 (ja) 2020-09-03 2024-09-24 パナソニックＩｐマネジメント株式会社 プラズマエッチング方法および半導体素子の製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63301521A (ja) * 1987-06-01 1988-12-08 Nec Corp パタ−ン形成法
US5279669A (en) * 1991-12-13 1994-01-18 International Business Machines Corporation Plasma reactor for processing substrates comprising means for inducing electron cyclotron resonance (ECR) and ion cyclotron resonance (ICR) conditions
JP2733410B2 (ja) * 1992-05-22 1998-03-30 日本電信電話株式会社 接続孔の形成方法
JP4368963B2 (ja) 1999-03-03 2009-11-18 株式会社日立製作所 化合物半導体材料のエッチング方法
JP2000349067A (ja) 1999-06-01 2000-12-15 Nippon Telegr & Teleph Corp <Ntt> 半導体のドライエッチング方法
JP2001035808A (ja) * 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法
US6608360B2 (en) * 2000-12-15 2003-08-19 University Of Houston One-chip micro-integrated optoelectronic sensor
JP2003045874A (ja) * 2001-07-27 2003-02-14 Semiconductor Energy Lab Co Ltd 金属配線およびその作製方法、並びに金属配線基板およびその作製方法
JP2006185964A (ja) * 2004-12-24 2006-07-13 Eudyna Devices Inc 半導体装置の製造方法
JP2006196692A (ja) * 2005-01-13 2006-07-27 Sony Corp 半導体装置の製造方法
JP2007291439A (ja) * 2006-04-24 2007-11-08 Tokyo Electron Ltd 成膜方法、プラズマ成膜装置及び記憶媒体
US8343878B2 (en) * 2008-12-19 2013-01-01 The Board Of Trustees Of The University Of Illinois Method of plasma etching GA-based compound semiconductors
JP5301418B2 (ja) 2009-12-02 2013-09-25 スタンレー電気株式会社 半導体発光装置および半導体発光装置の製造方法
JP2011210751A (ja) * 2010-03-26 2011-10-20 Nec Corp Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体素子の製造方法、および電子装置
JP5560866B2 (ja) * 2010-04-09 2014-07-30 住友電気工業株式会社 窒化物電子デバイス、窒化物電子デバイスを作製する方法
JP5292443B2 (ja) 2011-07-25 2013-09-18 日本オクラロ株式会社 光半導体素子の製造方法
JP6019558B2 (ja) * 2011-09-27 2016-11-02 住友電気工業株式会社 窒化物電子デバイス、窒化物電子デバイスを作製する方法
JP5927543B2 (ja) * 2013-07-24 2016-06-01 パナソニックＩｐマネジメント株式会社 ＧａＮ層の素子分離方法
US9627199B2 (en) * 2013-12-13 2017-04-18 University Of Maryland, College Park Methods of fabricating micro- and nanostructure arrays and structures formed therefrom
JP6364933B2 (ja) * 2014-05-01 2018-08-01 住友電気工業株式会社 半導体光デバイスを製造する方法
KR20150138977A (ko) * 2014-05-30 2015-12-11 한국전자통신연구원 발광 소자 및 그의 제조방법
US10338446B2 (en) * 2014-12-16 2019-07-02 Sharp Kabushiki Kaisha Semiconductor device having low resistance source and drain regions
JP2016195148A (ja) * 2015-03-31 2016-11-17 旭化成株式会社 紫外線発光素子の製造方法
WO2016185645A1 (ja) * 2015-05-21 2016-11-24 パナソニック株式会社 窒化物半導体装置
JP6690320B2 (ja) * 2016-03-11 2020-04-28 住友電気工業株式会社 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法

Also Published As

Publication number Publication date
JP2018200970A (ja) 2018-12-20
US20180342400A1 (en) 2018-11-29
US10622216B2 (en) 2020-04-14

Similar Documents

Publication Publication Date Title
JP2022008584A (ja) ウェーハ平坦性を改善する方法およびその方法により作成された接合ウェーハ組立体
CN100364052C (zh) 晶格调谐半导体衬底的形成
WO2018016350A1 (ja) 半導体基板及びその製造方法
WO2018173275A1 (ja) 半導体装置の製造方法および半導体装置
CN104425567A (zh) 提高钝化完整性的系统和方法
JP2014199864A (ja) 半導体装置及びその製造方法
JP6828595B2 (ja) 半導体装置の製造方法
CN103390639A (zh) 第13族氮化物半导体器件及其制造方法
KR101341824B1 (ko) 중간 에피택셜 구조 및 에피택셜 구조의 제조 방법
CN105609415A (zh) 一种刻蚀方法
JP7019922B2 (ja) 半導体装置の製造方法
JP6957982B2 (ja) 半導体装置及びその製造方法
JP5303965B2 (ja) 半導体装置の製造方法
TWI750847B (zh) 半導體晶圓及其製造方法
CN101459060B (zh) 半导体装置的制造方法
JP2014187110A (ja) 半導体ウエハの製造方法および半導体ウエハ
JP5720042B2 (ja) ＳｉＣ基板のドライエッチング方法
JP6174253B2 (ja) 窒化物系化合物半導体
JP6752304B2 (ja) 電界効果型トランジスタ
US8759204B1 (en) Method for manufacturing semiconductor substrate
JP2007184390A (ja) 半導体基板のエッチング方法
JP6094159B2 (ja) 半導体装置の製造方法
TWI880913B (zh) 用於閘極堆疊形成及蝕刻的方法
JPH01307242A (ja) 半導体装置の製造方法
US8329591B2 (en) Method of manufacturing a semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210104

R150 Certificate of patent or registration of utility model

Ref document number: 6828595

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250