JP6829232B2

JP6829232B2 - Limiter circuit

Info

Publication number: JP6829232B2
Application number: JP2018190384A
Authority: JP
Inventors: 治夫小島
Original assignee: Toshiba Corp; Toshiba Infrastructure Systems and Solutions Corp
Current assignee: Toshiba Corp; Toshiba Infrastructure Systems and Solutions Corp
Priority date: 2018-10-05
Filing date: 2018-10-05
Publication date: 2021-02-10
Anticipated expiration: 2038-10-05
Also published as: JP2020061620A

Description

本発明の実施形態は、リミッタ回路に関する。 Embodiments of the present invention relate to limiter circuits.

高レベル（大電力）の高周波信号が入力された場合、入力された高周波信号を抑圧可能なリミッタ回路が知られている。このようなリミッタ回路は、例えば、１／４波長の電気長を持つ線路部と、前記線路部の入力側に一端が接続され、他端が接地された第１ＰＩＮダイオードと、前記線路部の出力側に一端が接続され、他端が接地された第２ＰＩＮダイオードとにより構成されている。 When a high level (high power) high frequency signal is input, a limiter circuit capable of suppressing the input high frequency signal is known. In such a limiter circuit, for example, a line portion having an electric length of 1/4 wavelength, a first PIN diode having one end connected to the input side of the line portion and the other end being grounded, and an output of the line portion. It is composed of a second PIN diode having one end connected to the side and the other end grounded.

ところで近年、リミッタ回路の出力側に接続される機器（例えば低雑音増幅器）の高性能化に伴い、リミッタ回路の出力における瞬時的なリーク（漏れ）に対する上記機器の脆弱性が増している。このため、リミッタ回路は、抑圧性能をさらに向上させることができると好ましい。 By the way, in recent years, as the performance of a device (for example, a low noise amplifier) connected to the output side of a limiter circuit has improved, the vulnerability of the device to an instantaneous leak in the output of the limiter circuit has increased. Therefore, it is preferable that the limiter circuit can further improve the suppression performance.

実開平２−９０５５３号公報Jikkenhei 2-90553

本発明が解決しようとする課題は、抑圧性能の向上を図ることができるリミッタ回路を提供することである。 An object to be solved by the present invention is to provide a limiter circuit capable of improving the suppression performance.

実施形態のリミッタ回路は、主線路と、第１ＰＩＮダイオードと、ショットキーバリアダイオードとを持つ。前記主線路は、高周波信号が入力される入力端子と前記入力端子から入力された高周波信号が出力される出力端子との間に設けられて第１電気長を持つ第１線路部を含む。前記第１ＰＩＮダイオードは、前記主線路において前記入力端子と前記第１線路部との間の第１接続点に電気的に接続された第１端子と、接地された第２端子とを有する。前記ショットキーバリアダイオードは、前記主線路において前記第１線路部と前記出力端子との間の第２接続点に電気的に接続された第１端子と、接地された第２端子とを有し、前記第１ＰＩＮダイオードを高抵抗状態から低抵抗状態に移行させる大電力の高周波信号が前記入力端子に入力された場合に、前記第１ＰＩＮダイオードが前記高抵抗状態から前記低抵抗状態に移行するまでに前記第１接続点を通過して前記主線路に流れる信号のスパイク状のリークを抑圧する。
The limiter circuit of the embodiment includes a main line, a first PIN diode, and a Schottky barrier diode . The main line includes a first line portion provided between an input terminal into which a high frequency signal is input and an output terminal in which a high frequency signal input from the input terminal is output and having a first electric length. The first PIN diode has a first terminal electrically connected to a first connection point between the input terminal and the first line portion in the main line, and a grounded second terminal. The Schottky barrier diode, possess a first terminal electrically connected to a second connection point between the output terminal and the first line portion in the main line, and a second terminal connected to ground When a high-power high-frequency signal that shifts the first PIN diode from the high resistance state to the low resistance state is input to the input terminal, until the first PIN diode shifts from the high resistance state to the low resistance state. The spike-like leak of the signal that passes through the first connection point and flows through the main line is suppressed.

第１の実施形態のリミッタ回路の構成を示す電気回路図。The electric circuit diagram which shows the structure of the limiter circuit of 1st Embodiment. 第１の実施形態のリミッタ回路の作用を示す図。The figure which shows the operation of the limiter circuit of 1st Embodiment. 比較例のリミッタ回路の作用を示す図。The figure which shows the operation of the limiter circuit of the comparative example. 第２の実施形態のリミッタ回路の構成を示す電気回路図。The electric circuit diagram which shows the structure of the limiter circuit of the 2nd Embodiment. 第２の実施形態のリミッタ回路の作用を示す図。The figure which shows the operation of the limiter circuit of 2nd Embodiment. 第３の実施形態のリミッタ回路の構成を示す電気回路図。The electric circuit diagram which shows the structure of the limiter circuit of the 3rd Embodiment. 第４の実施形態のリミッタ回路の構成を示す電気回路図。The electric circuit diagram which shows the structure of the limiter circuit of 4th Embodiment.

以下、実施形態のリミッタ回路を、図面を参照して説明する。本明細書でいう「接続」とは、物理的に接続された場合に限定されず、電気的に接続された場合も含む。 Hereinafter, the limiter circuit of the embodiment will be described with reference to the drawings. The term "connection" as used herein is not limited to the case of being physically connected, but also includes the case of being electrically connected.

（第１の実施形態）
まず、図１および図２を参照し、第１の実施形態のリミッタ回路（ダイオードリミッタ）１Ａについて説明する。リミッタ回路１Ａは、例えば、航空機や、船舶、気象レーダなどのレーダ受信機に搭載され、レーダ受信機の信号受信器と低雑音増幅器との間に接続される。レーダ受信機には、レーダパルス送信時に漏洩する送信信号や、近距離の目標から反射されるレーダパルス信号など、高レベル（大電力）の高周波信号が入力される場合がある。リミッタ回路１Ａは、高レベルの高周波信号が入力された場合、入力された高周波信号を所望レベル以下に抑圧して低雑音増幅器などに出力する。ただし、リミッタ回路１Ａは、上記例に限定されず、レーダ受信機以外の用途にも広く適用可能である。 (First Embodiment)
First, the limiter circuit (diode limiter) 1A of the first embodiment will be described with reference to FIGS. 1 and 2. The limiter circuit 1A is mounted on a radar receiver such as an aircraft, a ship, or a weather radar, and is connected between the signal receiver of the radar receiver and the low noise amplifier. A high-level (high-power) high-frequency signal such as a transmission signal leaked during radar pulse transmission or a radar pulse signal reflected from a short-range target may be input to the radar receiver. When a high-level high-frequency signal is input, the limiter circuit 1A suppresses the input high-frequency signal below a desired level and outputs it to a low-noise amplifier or the like. However, the limiter circuit 1A is not limited to the above example, and can be widely applied to applications other than radar receivers.

図１は、リミッタ回路１Ａの構成を示す電気回路図である。リミッタ回路１Ａは、例えば、主線路１０、ＰＩＮダイオード２１、およびショットキーバリアダイオード３１を備える。 FIG. 1 is an electric circuit diagram showing the configuration of the limiter circuit 1A. The limiter circuit 1A includes, for example, a main line 10, a PIN diode 21, and a Schottky barrier diode 31.

まず、主線路１０について説明する。主線路１０は、例えば、入力端子１１、出力端子１２、および線路部１３を有する。 First, the main line 10 will be described. The main line 10 has, for example, an input terminal 11, an output terminal 12, and a line portion 13.

入力端子１１は、主線路１０の一端に設けられている。入力端子１１は、例えば、レーダ受信機の信号受信器に接続され、信号受信器から高周波信号が入力される。例えば、入力端子１１には、マイクロ波帯の高周波信号が入力される。本実施形態では、入力端子１１には、Ｘバンド（８[ＧＨｚ]〜１２[ＧＨｚ]帯）またはＣバンド（４[ＧＨｚ]〜８[ＧＨｚ]帯）に含まれる高周波信号が入力される。なお、レーダ受信機の信号受信器と入力端子１１との間には、別の機器または別の電気要素（例えばフィルタ）などが設けられてもよい。 The input terminal 11 is provided at one end of the main line 10. The input terminal 11 is connected to, for example, a signal receiver of a radar receiver, and a high frequency signal is input from the signal receiver. For example, a high frequency signal in the microwave band is input to the input terminal 11. In the present embodiment, a high frequency signal included in the X band (8 [GHz] to 12 [GHz] band) or the C band (4 [GHz] to 8 [GHz] band) is input to the input terminal 11. In addition, another device or another electric element (for example, a filter) may be provided between the signal receiver of the radar receiver and the input terminal 11.

出力端子１２は、主線路１０の他端に設けられている。リミッタ回路１Ａを通過した高周波信号は、出力端子１２からリミッタ回路１Ａの外部に出力される。出力端子１２は、例えば、低雑音増幅器に接続される。 The output terminal 12 is provided at the other end of the main line 10. The high frequency signal that has passed through the limiter circuit 1A is output from the output terminal 12 to the outside of the limiter circuit 1A. The output terminal 12 is connected to, for example, a low noise amplifier.

線路部（整合線路部）１３は、入力端子１１と出力端子１２との間に設けられている。線路部１３は、入力端子１１に電気的に接続された第１端（第１部分）１３ａと、出力端子１２に電気的に接続された第２端（第２部分）１３ｂとを含む。線路部１３は、第１電気長を有する。第１電気長は、例えば、リミッタ回路１Ａが搭載される装置が使用する周波数の波長（λ）の略１／４の電気長である。インピーダンスの位相は、１／４波長で１８０［ｄｅｇ］変化する。このため、線路部１３の電気長が略１／４の波長であると、ショットキーバリアダイオード３１が短絡しているときに、線路部１３を介してインピーダンスが「短絡」から「開放」に変化する。線路部１３は、例えば上記電気長を持つマイクロストリップ線路であるが、これに限定されない。線路部１３は、インダクタやキャパシタの組み合わせにより上記電気長を有したマイクロストリップ線路と同様の機能を実現する回路でもよい。線路部１３は、「第１線路部」の一例である。 The line portion (matched line portion) 13 is provided between the input terminal 11 and the output terminal 12. The line portion 13 includes a first end (first portion) 13a electrically connected to the input terminal 11 and a second end (second portion) 13b electrically connected to the output terminal 12. The line portion 13 has a first electrical length. The first electric length is, for example, approximately 1/4 of the wavelength (λ) of the frequency used by the device on which the limiter circuit 1A is mounted. The impedance phase changes by 180 [deg] at 1/4 wavelength. Therefore, when the electrical length of the line portion 13 is approximately 1/4 of the wavelength, the impedance changes from "short circuit" to "open" via the line portion 13 when the Schottky barrier diode 31 is short-circuited. To do. The line portion 13 is, for example, a microstrip line having the above-mentioned electric length, but is not limited thereto. The line portion 13 may be a circuit that realizes the same function as the microstrip line having the above-mentioned electric length by combining an inductor and a capacitor. The track portion 13 is an example of the “first track portion”.

次に、ＰＩＮダイオード２１について説明する。ＰＩＮダイオード２１は、例えば、アノード端子２１ａと、カソード端子２１ｂとを有する。アノード端子２１ａは、主線路１０において入力端子１１と線路部１３の第１端１３ａとの間の第１接続点（第１電気接続点）Ｐ１に接続されている。すなわち、アノード端子２１ａは、入力端子１１と線路部１３の第１端１３ａとに電気的に接続されている。一方で、カソード端子２１ｂは、接地されている。アノード端子２１ａは、ＰＩＮダイオード２１の「第１端子」の一例である。カソード端子２１ｂは、ＰＩＮダイオード２１の「第２端子」の一例である。 Next, the PIN diode 21 will be described. The PIN diode 21 has, for example, an anode terminal 21a and a cathode terminal 21b. The anode terminal 21a is connected to a first connection point (first electrical connection point) P1 between the input terminal 11 and the first end 13a of the line portion 13 on the main line 10. That is, the anode terminal 21a is electrically connected to the input terminal 11 and the first end 13a of the line portion 13. On the other hand, the cathode terminal 21b is grounded. The anode terminal 21a is an example of the "first terminal" of the PIN diode 21. The cathode terminal 21b is an example of the "second terminal" of the PIN diode 21.

ＰＩＮダイオード２１は、「リミッタダイオード」の一例である。「リミッタダイオード」とは、所定レベル未満の信号（小電力の信号）が入力された場合に高抵抗状態（非導通状態）を維持し、所定レベル以上の信号（大電力の信号）が入力された場合に低抵抗状態（導通状態）に移行して電流を通すダイオードを広く意味する。例えば、ＰＩＮダイオード２１は、所定レベル未満の信号が入力された場合、Ｉ層が高抵抗状態であり、実質的に電流を通さない。一方で、ＰＩＮダイオード２１は、所定レベル以上の信号が入力された場合、正孔と電子が蓄積されたＩ層が低抵抗状態になり、電流を通す。リミッタダイオードは、高周波信号が入力された場合に、高抵抗状態から低抵抗状態に移行するために移行時間を必要とする。 The PIN diode 21 is an example of a "limiter diode". The "limiter diode" maintains a high resistance state (non-conducting state) when a signal below a predetermined level (low power signal) is input, and a signal above a predetermined level (high power signal) is input. In this case, it broadly means a diode that shifts to a low resistance state (conduction state) and conducts current. For example, in the PIN diode 21, when a signal lower than a predetermined level is input, the I layer is in a high resistance state and substantially does not conduct current. On the other hand, in the PIN diode 21, when a signal of a predetermined level or higher is input, the I layer in which holes and electrons are accumulated becomes in a low resistance state and a current is passed therethrough. The limiter diode requires a transition time to transition from the high resistance state to the low resistance state when a high frequency signal is input.

本実施形態では、ＰＩＮダイオード２１は、所定レベル未満の高周波信号が入力端子１１に入力された場合、高抵抗状態にあり、電流を通さず、いわゆるオープン状態となる。このため、高周波信号は、ＰＩＮダイオード２１には流入せず、信号の損失が生じにくい。一方で、ＰＩＮダイオード２１は、所定レベル以上の高周波信号が入力端子１１に入力された場合、低抵抗状態になり、インピーダンス的にショートした状態となる。その結果、高周波信号の一部がＰＩＮダイオード２１に流入し、グラウンド（接地導体）との境界で反射波が生じることで主線路１０を進む高周波信号が抑圧される。 In the present embodiment, when a high frequency signal lower than a predetermined level is input to the input terminal 11, the PIN diode 21 is in a high resistance state, does not pass current, and is in a so-called open state. Therefore, the high frequency signal does not flow into the PIN diode 21, and signal loss is unlikely to occur. On the other hand, when a high frequency signal of a predetermined level or higher is input to the input terminal 11, the PIN diode 21 is in a low resistance state and is in a state of impedance short circuit. As a result, a part of the high frequency signal flows into the PIN diode 21, and a reflected wave is generated at the boundary with the ground (ground conductor), so that the high frequency signal traveling on the main line 10 is suppressed.

次に、ショットキーバリアダイオード３１について説明する。ショットキーバリアダイオード３１は、例えば、アノード端子３１ａと、カソード端子３１ｂとを有する。アノード端子３１ａは、主線路１０において線路部１３の第２端１３ｂと出力端子１２との間の第２接続点（第２電気接続点）Ｐ２に接続されている。すなわち、アノード端子３１ａは、線路部１３の第２端１３ｂと出力端子１２とに電気的に接続されている。これにより、上述したＰＩＮダイオード２１のアノード端子２１ａと、ショットキーバリアダイオード３１のアノード端子３１ａとの間は、第１電気長に設定されている。一方で、カソード端子３１ｂは、接地されている。アノード端子３１ａは、ショットキーバリアダイオード３１の「第１端子」の一例である。カソード端子３１ｂは、ショットキーバリアダイオード３１の「第２端子」の一例である。 Next, the Schottky barrier diode 31 will be described. The Schottky barrier diode 31 has, for example, an anode terminal 31a and a cathode terminal 31b. The anode terminal 31a is connected to a second connection point (second electrical connection point) P2 between the second end 13b of the line portion 13 and the output terminal 12 on the main line 10. That is, the anode terminal 31a is electrically connected to the second end 13b of the line portion 13 and the output terminal 12. As a result, the distance between the anode terminal 21a of the PIN diode 21 and the anode terminal 31a of the Schottky barrier diode 31 described above is set to the first electrical length. On the other hand, the cathode terminal 31b is grounded. The anode terminal 31a is an example of the "first terminal" of the Schottky barrier diode 31. The cathode terminal 31b is an example of the “second terminal” of the Schottky barrier diode 31.

ショットキーバリアダイオード３１は、「検波用ダイオード」の一例である。「検波用ダイオード」とは、リミッタダイオードのような高抵抗状態から低抵抗状態への移行を伴わず、高周波信号の入力に対して瞬時に反応可能なダイオードである。言い換えると、検波用ダイオードは、リミッタダイオードが高抵抗状態から低抵抗状態に移行するために必要とする移行時間よりも短い時間で高周波信号に反応可能である。なお、「検波用ダイオード」は、ショットキーバリアダイオード３１に限らず、半導体同士によるＰＮ接合を有したダイオードでもよい。また「検波用ダイオード」は、「整流用ダイオード」と称されてもよい。 The Schottky barrier diode 31 is an example of a “detection diode”. A "detection diode" is a diode that can respond instantly to an input of a high frequency signal without a transition from a high resistance state to a low resistance state like a limiter diode. In other words, the detection diode can react to the high frequency signal in a time shorter than the transition time required for the limiter diode to transition from the high resistance state to the low resistance state. The "detection diode" is not limited to the Schottky barrier diode 31, and may be a diode having a PN junction between semiconductors. Further, the "detection diode" may be referred to as a "rectifying diode".

本実施形態では、ショットキーバリアダイオード３１は、高周波信号が入力端子１１に入力された場合、インピーダンス的にショートした状態となる。このため、高周波信号の一部がショットキーバリアダイオード３１に流入する。その結果、高周波信号の一部がショットキーバリアダイオード３１に流入し、グラウンド（接地導体）との境界で反射波が生じることで主線路１０を進む高周波信号が抑圧される。 In the present embodiment, the Schottky barrier diode 31 is in a state of impedance short-circuiting when a high-frequency signal is input to the input terminal 11. Therefore, a part of the high frequency signal flows into the Schottky barrier diode 31. As a result, a part of the high frequency signal flows into the Schottky barrier diode 31, and a reflected wave is generated at the boundary with the ground (ground conductor), so that the high frequency signal traveling on the main line 10 is suppressed.

次に、本実施形態のリミッタ回路１Ａの作用について説明する。
図２は、リミッタ回路１Ａの作用を示す図である。図２中の（Ａ）は、図１中の位置Ａにおける高周波信号の信号波形を示す。図２中の（Ｂ）は、図１中の位置Ｂにおける高周波信号の信号波形を示す。図２中の（Ｃ）は、図１中の位置Ｃにおける高周波信号の信号波形を示す。 Next, the operation of the limiter circuit 1A of the present embodiment will be described.
FIG. 2 is a diagram showing the operation of the limiter circuit 1A. (A) in FIG. 2 shows the signal waveform of the high frequency signal at the position A in FIG. (B) in FIG. 2 shows the signal waveform of the high frequency signal at the position B in FIG. (C) in FIG. 2 shows the signal waveform of the high frequency signal at the position C in FIG.

図２中の（Ａ）に示す波形の高周波信号が入力端子１１に入力された場合、この高周波信号は、ＰＩＮダイオード２１により１０[Ｗ]から０．１[Ｗ]まで抑圧され、図２中の（Ｂ）に示す波形となる。この段階では、高周波信号の信号波形は、第１電力値Ｅ１まで達するスパイク状の第１部分Ｓ１と、第１電力値Ｅ１よりも低い第２電力値Ｅ２で安定する第２部分Ｓ２とを含む。これは、ＰＩＮダイオード２１には高抵抗状態から低抵抗状態に移行するために移行時間が必要であるため、信号の入力の初期部（第１部分Ｓ１）の抑圧を十分に行うことが困難なためである。 When a high-frequency signal having the waveform shown in FIG. 2 (A) is input to the input terminal 11, the high-frequency signal is suppressed from 10 [W] to 0.1 [W] by the PIN diode 21, and is shown in FIG. The waveform is shown in (B). At this stage, the signal waveform of the high frequency signal includes a spike-shaped first portion S1 that reaches the first power value E1 and a second portion S2 that stabilizes at a second power value E2 lower than the first power value E1. .. This is because the PIN diode 21 requires a transition time to transition from the high resistance state to the low resistance state, so that it is difficult to sufficiently suppress the initial portion (first part S1) of the signal input. Because.

ＰＩＮダイオード２１により抑圧された高周波信号は、その後、ショットキーバリアダイオード３１により０．１[Ｗ]から０．０１[Ｗ]までさらに抑圧され、図２中の（Ｃ）に示す波形となる。これにより、リミッタ回路１Ａは、リミッタとして機能し、所望レベル以下に抑圧された高周波信号が出力端子１２から出力される。この段階では、高周波信号の信号波形は、スパイク状の部分の影響がわずかに残るが、信号の入力の初期部も含め全体として略均一に抑圧された波形となる。 The high-frequency signal suppressed by the PIN diode 21 is then further suppressed by the Schottky barrier diode 31 from 0.1 [W] to 0.01 [W] to obtain the waveform shown in FIG. 2C. As a result, the limiter circuit 1A functions as a limiter, and a high-frequency signal suppressed below a desired level is output from the output terminal 12. At this stage, the signal waveform of the high-frequency signal is a waveform that is suppressed substantially uniformly as a whole including the initial portion of the signal input, although the influence of the spike-shaped portion remains slightly.

このような構成によれば、抑圧性能の向上を図ることができるリミッタ回路１Ａを提供することができる。ここで比較例として、１／４波長の線路部と、前記線路部の入力側に第１端子が接続され、第２端子が接地された第１ＰＩＮダイオードと、前記線路部の出力側に第１端子が接続され、第２端子が接地された第２ＰＩＮダイオードとを備えたリミッタ回路について考える。 According to such a configuration, it is possible to provide the limiter circuit 1A capable of improving the suppression performance. Here, as a comparative example, a 1/4 wavelength line portion, a first PIN diode in which the first terminal is connected to the input side of the line portion and the second terminal is grounded, and a first PIN diode on the output side of the line portion. Consider a limiter circuit with a second PIN diode with terminals connected and the second terminal grounded.

図３は、上記比較例のリミッタ回路の作用示す図である。図３中の（Ａ）は、入力端子に入力される高周波信号の信号波形を示す。図３中の（Ｂ）は、第１ＰＩＮダイオードにより抑圧された高周波信号の信号波形を示す。図３中の（Ｃ）は、第１ＰＩＮダイオードにより抑圧された後、第２ＰＩＮダイオードによりさらに抑圧された高周波信号の信号波形を示す。 FIG. 3 is a diagram showing the operation of the limiter circuit of the above comparative example. (A) in FIG. 3 shows the signal waveform of the high frequency signal input to the input terminal. (B) in FIG. 3 shows the signal waveform of the high frequency signal suppressed by the first PIN diode. (C) in FIG. 3 shows a signal waveform of a high frequency signal that has been suppressed by the first PIN diode and then further suppressed by the second PIN diode.

上述したように、ＰＩＮダイオードは、高レベルの高周波信号によりＩ層が高抵抗状態から低抵抗状態に変化することで、アノード端子とカソード端子との間のインピーダンスが短絡状態となり、入力される高レベルの高周波信号が反射されることで高周波信号の電力を抑圧する。このとき、ＰＩＮダイオードのＩ層が高抵抗状態から低抵抗値状態に移行には移行時間が必要となる。この移行時間は、短い時間（通常１[μｓ]程度以下）ではあるが、移行時間の間は、ＰＩＮダイオードは高抵抗状態のため、高周波信号の抑圧が十分行われない。その結果、出力端子から出力される高周波信号は、スパイク状のリークを有する（図３中の（Ｃ）参照）。このため、出力端子に接続された機器には、瞬時的であるが大電力が入力されることになる。通常、出力端子に接続される低雑音増幅器などは、大電力に弱い半導体素子が使用されている場合が多く、瞬時的であっても大電力が入力されると、信号の品質低下や、機器の寿命低下を招く可能性がある。 As described above, in the PIN diode, the impedance between the anode terminal and the cathode terminal is short-circuited by changing the I layer from the high resistance state to the low resistance state by the high frequency signal of the high level, and the input high. The power of the high frequency signal is suppressed by reflecting the high frequency signal of the level. At this time, a transition time is required for the I layer of the PIN diode to shift from the high resistance state to the low resistance state. This transition time is short (usually about 1 [μs] or less), but during the transition time, the PIN diode is in a high resistance state, so that the high frequency signal is not sufficiently suppressed. As a result, the high frequency signal output from the output terminal has a spike-like leak (see (C) in FIG. 3). Therefore, a large amount of electric power is input to the device connected to the output terminal instantaneously. Normally, low-noise amplifiers connected to output terminals often use semiconductor elements that are vulnerable to high power, and if high power is input even momentarily, signal quality deteriorates and equipment May reduce the life of the product.

そこで、本実施形態では、リミッタ回路１Ａは、ＰＩＮダイオード２１と、ショットキーバリアダイオード３１とを有する。ＰＩＮダイオード２１は、主線路１０において入力端子１１と線路部１３との間の第１接続点Ｐ１に接続されたアノード端子２１ａと、接地されたカソード端子２１ｂとを有する。ショットキーバリアダイオード３１は、主線路１０において線路部１３と出力端子１２との間の第２接続点Ｐ２に接続されたアノード端子３１ａと、接地されたカソード端子３１ｂとを有する。ショットキーバリアダイオード３１は、ＰＩＮダイオード２１のような移行時間がなく、高周波信号に十分に追従して反応する速度がある。このため、ＰＩＮダイオード２１よりも出力側に進む高周波信号がスパイク状のリークを有する場合であっても、ショットキーバリアダイオード３１によりスパイク状のリークを十分に取り除くことができる。このため、図２中の（Ｃ）に示すように、高周波信号の全体を大幅に抑圧可能となり、瞬時的でも大電力が出力端子１２側に漏れにくくなる。これにより、出力端子１２に接続される機器における信号品質の低下や機器の寿命低下を抑制することができる。 Therefore, in the present embodiment, the limiter circuit 1A has a PIN diode 21 and a Schottky barrier diode 31. The PIN diode 21 has an anode terminal 21a connected to a first connection point P1 between the input terminal 11 and the line portion 13 on the main line 10 and a grounded cathode terminal 21b. The Schottky barrier diode 31 has an anode terminal 31a connected to a second connection point P2 between the line portion 13 and the output terminal 12 on the main line 10 and a grounded cathode terminal 31b. The Schottky barrier diode 31 does not have a transition time unlike the PIN diode 21, and has a speed of sufficiently following and reacting to a high frequency signal. Therefore, even when the high-frequency signal traveling to the output side of the PIN diode 21 has a spike-like leak, the Schottky barrier diode 31 can sufficiently remove the spike-like leak. Therefore, as shown in FIG. 2C, the entire high-frequency signal can be significantly suppressed, and a large amount of power is less likely to leak to the output terminal 12 side even instantaneously. As a result, it is possible to suppress a decrease in signal quality and a decrease in the life of the device connected to the output terminal 12.

一方で、本実施形態では、線路部１３の入力側には、ショットキーバリアダイオードではなく、ＰＩＮダイオード２１を設けている。ＰＩＮダイオード２１は、所定レベル未満の高周波信号が入力される場合、高抵抗状態であり、実質的に電流が流れない。このため、主線路１０を進む信号に損失が生じにくく、小電力の高周波信号の利得を向上させることができる。また、ＰＩＮダイオード２１は、一般的に、同じ電力を取り扱うショットキーバリアダイオードに比べて小型化が可能である。このため、ＰＩＮダイオード２１を用いることで、リミッタ回路１Ａの小型化を図ることができる。すなわち本実施形態では、ＰＩＮダイオード２１とショットキーバリアダイオード３１とを組み合わせることで、瞬時的な大電流の漏れ（信号波形にスパイク状の大きなリークが残る）ことを抑制するとともに、小電力の高周波信号の信号品質の向上や装置の小型化を図ることができるものである。 On the other hand, in the present embodiment, a PIN diode 21 is provided on the input side of the line portion 13 instead of the Schottky barrier diode. When a high frequency signal lower than a predetermined level is input, the PIN diode 21 is in a high resistance state and substantially no current flows. Therefore, loss is unlikely to occur in the signal traveling on the main line 10, and the gain of a high-frequency signal having low power can be improved. Further, the PIN diode 21 can generally be made smaller than the Schottky barrier diode that handles the same electric power. Therefore, by using the PIN diode 21, the limiter circuit 1A can be downsized. That is, in the present embodiment, by combining the PIN diode 21 and the Schottky barrier diode 31, instantaneous large current leakage (a large spike-like leak remains in the signal waveform) is suppressed, and a high frequency with low power is suppressed. It is possible to improve the signal quality of the signal and reduce the size of the device.

（第２の実施形態）
次に、第２の実施形態のリミッタ回路１Ｂについて説明する。本実施形態は、線路部１３の入力側に複数（例えば２つ）のＰＩＮダイオード２１，２２が設けられた点で、第１の実施形態とは異なる。なお以下に説明する以外の構成は、第１の実施形態と同様である。 (Second Embodiment)
Next, the limiter circuit 1B of the second embodiment will be described. The present embodiment is different from the first embodiment in that a plurality of (for example, two) PIN diodes 21 and 22 are provided on the input side of the line portion 13. The configuration other than that described below is the same as that of the first embodiment.

図４は、第２の実施形態のリミッタ回路１Ｂの構成を示す電気回路図である。本実施形態では、リミッタ回路１Ｂは、例えば、主線路１０、第１ＰＩＮダイオード２１、第２ＰＩＮダイオード２２、およびショットキーバリアダイオード３１を備えている。第１および第２のＰＩＮダイオード２１，２２の各々は、第１の実施形態のＰＩＮダイオード２１と略同じ構成を有する。ただし、第１ＰＩＮダイオード２１は、大電力用のダイオードであり、第２ＰＩＮダイオード２２は、第１ＰＩＮダイオード２１よりも定格電流・定格電圧が小さい中電力用のＰＩＮダイオードである。第１ＰＩＮダイオード２１は、「第１リミッタダイオード」の一例である。第２ＰＩＮダイオード２２は、「第２リミッタダイオード」の一例である。 FIG. 4 is an electric circuit diagram showing the configuration of the limiter circuit 1B of the second embodiment. In the present embodiment, the limiter circuit 1B includes, for example, a main line 10, a first PIN diode 21, a second PIN diode 22, and a Schottky barrier diode 31. Each of the first and second PIN diodes 21 and 22 has substantially the same configuration as the PIN diode 21 of the first embodiment. However, the first PIN diode 21 is a diode for high power, and the second PIN diode 22 is a PIN diode for medium power having a smaller rated current and rated voltage than the first PIN diode 21. The first PIN diode 21 is an example of the “first limiter diode”. The second PIN diode 22 is an example of a “second limiter diode”.

第１ＰＩＮダイオード２１は、入力端子１１と線路部１３との間の第１接続点Ｐ１に接続されたアノード端子２１ａと、接地されたカソード端子２１ｂとを有する。第２ＰＩＮダイオード２２は、第１接続点Ｐ１と線路部１３との間の第３接続点（第３電気接続点）Ｐ３に接続されたアノード端子２２ａと、接地されたカソード端子２２ｂとを有する。アノード端子２２ａは、第２ＰＩＮダイオード２２の「第１端子」の一例である。カソード端子２２ｂは、第２ＰＩＮダイオード２２の「第２端子」の一例である。 The first PIN diode 21 has an anode terminal 21a connected to a first connection point P1 between the input terminal 11 and the line portion 13, and a grounded cathode terminal 21b. The second PIN diode 22 has an anode terminal 22a connected to a third connection point (third electrical connection point) P3 between the first connection point P1 and the line portion 13, and a grounded cathode terminal 22b. The anode terminal 22a is an example of the "first terminal" of the second PIN diode 22. The cathode terminal 22b is an example of the "second terminal" of the second PIN diode 22.

次に、本実施形態のリミッタ回路１Ｂの作用について説明する。
図５は、リミッタ回路１Ｂの作用を示す図である。図５中の（Ａ）は、図４中の位置Ａにおける高周波信号の信号波形を示す。図５中の（Ｂ）は、図４中の位置Ｂにおける高周波信号の信号波形を示す。図５中の（Ｃ）は、図４中の位置Ｃにおける高周波信号の信号波形を示す。図５中の（Ｄ）は、図４中の位置Ｄにおける高周波信号の信号波形を示す。 Next, the operation of the limiter circuit 1B of the present embodiment will be described.
FIG. 5 is a diagram showing the operation of the limiter circuit 1B. (A) in FIG. 5 shows the signal waveform of the high frequency signal at the position A in FIG. (B) in FIG. 5 shows the signal waveform of the high frequency signal at the position B in FIG. (C) in FIG. 5 shows the signal waveform of the high frequency signal at the position C in FIG. (D) in FIG. 5 shows the signal waveform of the high frequency signal at the position D in FIG.

図５中の（Ａ）に示す波形の高周波信号が入力端子１１に入力された場合、この高周波信号は、第１ＰＩＮダイオード２１によりまず抑圧され、図５中の（Ｂ）に示す波形となる。第１ＰＩＮダイオード２１により抑圧された高周波信号は、その後、第２ＰＩＮダイオード２２によりさらに抑圧され、図５中の（Ｃ）に示す波形となる。この段階では、高周波信号の信号波形は、スパイク状の部分を含む。 When a high-frequency signal having the waveform shown in FIG. 5 (A) is input to the input terminal 11, the high-frequency signal is first suppressed by the first PIN diode 21 to obtain the waveform shown in FIG. 5 (B). The high frequency signal suppressed by the first PIN diode 21 is then further suppressed by the second PIN diode 22 to obtain the waveform shown in FIG. 5C. At this stage, the signal waveform of the high frequency signal includes spike-like parts.

第２ＰＩＮダイオード２２により抑圧された高周波信号は、その後、ショットキーバリアダイオード３１によりさらに抑圧され、図５中の（Ｄ）に示す波形となる。この段階では、高周波信号の信号波形は、信号の入力の初期部も含め全体として略均一に抑圧された波形となる。 The high-frequency signal suppressed by the second PIN diode 22 is then further suppressed by the Schottky barrier diode 31 to obtain the waveform shown in FIG. 5D. At this stage, the signal waveform of the high-frequency signal becomes a waveform that is suppressed substantially uniformly as a whole including the initial portion of the signal input.

このような構成によれば、第１および第２のＰＩＮダイオード２１，２２と、ショットキーバリアダイオード３１とにより、３段階で高レベルの高周波信号の抑圧を図ることができる。また、３つ以上のダイオードにより高レベルの高周波信号の抑圧を図る場合であっても、出力端子１２に最も近いダイオードをショットキーバリアダイオード３１とすることで、瞬時的な大電流の漏れ（信号波形にスパイク状の大きなリークが残る）ことを抑制することができる。また、３つ以上のダイオードにより高レベルの高周波信号の抑圧を図る場合において、出力端子１２に最も近いダイオード以外のダイオードをＰＩＮダイオード２１，２２とすることで、小電力の高周波信号の利得向上や装置の小型化を図ることができる。 According to such a configuration, the first and second PIN diodes 21 and 22 and the Schottky barrier diode 31 can suppress high-level high-frequency signals in three steps. Further, even when suppressing a high-level high-frequency signal by three or more diodes, a Schottky barrier diode 31 is used as the diode closest to the output terminal 12, so that a large current leaks (signal) instantaneously. It is possible to prevent a large spike-like leak from remaining in the waveform). In addition, when suppressing high-level high-frequency signals with three or more diodes, by using PIN diodes 21 and 22 as diodes other than the diode closest to the output terminal 12, the gain of low-power high-frequency signals can be improved. The size of the device can be reduced.

（第３の実施形態）
次に、第３の実施形態のリミッタ回路１Ｃについて説明する。本実施形態は、主線路１０に線路部１３とは別の第２線路部１４が追加的に設けられた点で、第２の実施形態とは異なる。なお以下に説明する以外の構成は、第２の実施形態と同様である。 (Third Embodiment)
Next, the limiter circuit 1C of the third embodiment will be described. This embodiment is different from the second embodiment in that a second line portion 14 different from the line portion 13 is additionally provided on the main line 10. The configuration other than that described below is the same as that of the second embodiment.

図６は、第３の実施形態のリミッタ回路１Ｃの構成を示す電気回路図である。本実施形態では、リミッタ回路１Ｃは、例えば、主線路１０、第１ＰＩＮダイオード２１、第２ＰＩＮダイオード２２、およびショットキーバリアダイオード３１を備えている。 FIG. 6 is an electric circuit diagram showing the configuration of the limiter circuit 1C of the third embodiment. In the present embodiment, the limiter circuit 1C includes, for example, a main line 10, a first PIN diode 21, a second PIN diode 22, and a Schottky barrier diode 31.

主線路１０は、例えば、入力端子１１、出力端子１２、第１線路部（第１整合線路部）１３、および第２線路部（第２整合線路部）１４を有する。第２線路部１４は、入力端子１１と第１線路部１３との間に設けられている。本実施形態では、第１ＰＩＮダイオード２１のアノード端子２１ａが接続される第１接続点Ｐ１は、主線路１０において入力端子１１と第２線路部１４との間に位置する。一方で、第２ＰＩＮダイオード２２のアノード端子２２ａが接続される第３接続点Ｐ３は、主線路１０において第１線路部１３と第２線路部１４との間に位置する。 The main line 10 has, for example, an input terminal 11, an output terminal 12, a first line portion (first matching line portion) 13, and a second line portion (second matching line portion) 14. The second line portion 14 is provided between the input terminal 11 and the first line portion 13. In the present embodiment, the first connection point P1 to which the anode terminal 21a of the first PIN diode 21 is connected is located between the input terminal 11 and the second line portion 14 on the main line 10. On the other hand, the third connection point P3 to which the anode terminal 22a of the second PIN diode 22 is connected is located between the first line portion 13 and the second line portion 14 on the main line 10.

第２線路部１４は、第１の実施形態の線路部１３と同様の構成を有する。すなわち、第２線路部１４は、例えばマイクロストリップ線路であるが、インダクタやキャパシタの組み合わせを有してもよい。第２線路部１４は、第２電気長を有する。これにより、第１ＰＩＮダイオード２１のアノード端子２１ａと、第２ＰＩＮダイオード２２のアノード端子２２ａとの間は、第２電気長に設定されている。また、第２ＰＩＮダイオード２２のアノード端子２２ａと、ショットキーバリアダイオード３１のアノード端子３１ａとの間は、第１線路部１３により、第１電気長に設定されている。 The second line portion 14 has the same configuration as the line portion 13 of the first embodiment. That is, the second line portion 14 is, for example, a microstrip line, but may have a combination of an inductor and a capacitor. The second line portion 14 has a second electrical length. As a result, the second electrical length is set between the anode terminal 21a of the first PIN diode 21 and the anode terminal 22a of the second PIN diode 22. Further, the distance between the anode terminal 22a of the second PIN diode 22 and the anode terminal 31a of the Schottky barrier diode 31 is set to the first electrical length by the first line portion 13.

本実施形態では、第１電気長および第２電気長は、互いに略同じに設定されている。第１電気長および第２電気長の各々は、リミッタ回路１Ｃが搭載される装置が使用する周波数（λ）の波長の略１／４の電気長を有する。 In the present embodiment, the first electric length and the second electric length are set to be substantially the same as each other. Each of the first electric length and the second electric length has an electric length of approximately 1/4 of the wavelength of the frequency (λ) used by the device on which the limiter circuit 1C is mounted.

このような構成によれば、第２の実施形態の構成と比べて、抑圧性能のさらなる向上を図ることができる。 According to such a configuration, the suppression performance can be further improved as compared with the configuration of the second embodiment.

（第４の実施形態）
次に、第４の実施形態のリミッタ回路１Ｄについて説明する。本実施形態は、第１線路部１３とは電気長が異なる第２線路部１６が設けられた点で、第３の実施形態とは異なる。なお以下に説明する以外の構成は、第３の実施形態と同様である。 (Fourth Embodiment)
Next, the limiter circuit 1D of the fourth embodiment will be described. The present embodiment is different from the third embodiment in that the second line portion 16 having an electric length different from that of the first line portion 13 is provided. The configuration other than that described below is the same as that of the third embodiment.

図７は、第４の実施形態のリミッタ回路１Ｄの構成を示す電気回路図である。リミッタ回路１Ｄは、例えば、リミッタ回路１Ｄが搭載される装置が使用する周波数が複数存在する場合に用いられる。リミッタ回路１Ｄの主線路１０は、第３の実施形態の第２線路部１４に代えて、第２線路部１６を有する。第２線路部１６は、第１の実施形態の線路部１３と同様の構成を有する。すなわち、第２線路部１６は、例えばマイクロストリップ線路であるが、インダクタやキャパシタの組み合わせを有してもよい。第２線路部１６は、第２電気長を有する。 FIG. 7 is an electric circuit diagram showing the configuration of the limiter circuit 1D of the fourth embodiment. The limiter circuit 1D is used, for example, when there are a plurality of frequencies used by the device on which the limiter circuit 1D is mounted. The main line 10 of the limiter circuit 1D has a second line portion 16 instead of the second line portion 14 of the third embodiment. The second line portion 16 has the same configuration as the line portion 13 of the first embodiment. That is, the second line portion 16 is, for example, a microstrip line, but may have a combination of an inductor and a capacitor. The second line portion 16 has a second electrical length.

本実施形態では、第１線路部１３の第１電気長と、第２線路部１６の第２電気長は互いに異なる。例えば、第１線路部１３の第１電気長は、リミッタ回路１Ｄが搭載される装置が使用する第１周波数の波長（λ）の略１／４である。第２線路部１６の第２電気長は、前記装置が使用する第２周波数の波長（λ´）の略１／４である。例えば、第１線路部１３の第１電気長は、ＸバンドとＣバンドとのうちいずれか一方に含まれる第１周波数の波長の略１／４であり、第２線路部１６の第２電気長は、ＸバンドとＣバンドとのうち他方に含まれる第２周波数の波長の略１／４である。 In the present embodiment, the first electric length of the first line portion 13 and the second electric length of the second line portion 16 are different from each other. For example, the first electrical length of the first line portion 13 is approximately 1/4 of the wavelength (λ) of the first frequency used by the device on which the limiter circuit 1D is mounted. The second electrical length of the second line portion 16 is approximately 1/4 of the wavelength (λ') of the second frequency used by the apparatus. For example, the first electrical length of the first line section 13 is approximately 1/4 of the wavelength of the first frequency included in either the X band or the C band, and the second electricity of the second line section 16 The length is approximately 1/4 of the wavelength of the second frequency included in the other of the X band and the C band.

本実施形態では、第１ＰＩＮダイオード２１の閾値電圧と、第２ＰＩＮダイオード２２の閾値電圧は、互いに略同じである。「閾値電圧」とは、順方向電流が流れ始める電圧である。なお、第１ＰＩＮダイオード２１の閾値電圧と、第２ＰＩＮダイオード２２の閾値電圧は、互いに異なってもよい。 In the present embodiment, the threshold voltage of the first PIN diode 21 and the threshold voltage of the second PIN diode 22 are substantially the same as each other. The "threshold voltage" is a voltage at which a forward current begins to flow. The threshold voltage of the first PIN diode 21 and the threshold voltage of the second PIN diode 22 may be different from each other.

このような構成によれば、電気長が異なる第１および第２の線路部１３，１６が設けられているため、周波数が異なる複数の高周波信号を効果的に抑圧することができる。これにより、例えば、複数の周波数が切り替えられて使用される装置において、複数の周波数の高周波信号に対応するリミッタ回路を１つに集約することができる。その結果、装置の小型化などを図ることができる。 According to such a configuration, since the first and second line portions 13 and 16 having different electric lengths are provided, it is possible to effectively suppress a plurality of high frequency signals having different frequencies. Thereby, for example, in a device in which a plurality of frequencies are switched and used, limiter circuits corresponding to high frequency signals of a plurality of frequencies can be integrated into one. As a result, the size of the device can be reduced.

本実施形態では、第１ＰＩＮダイオード２１の閾値電圧と、第２ＰＩＮダイオード２２の閾値電圧は、互いに略同じである。言い換えると、第２ＰＩＮダイオード２２は、第１ＰＩＮダイオード２１と同等に大電流に対応したダイオードである。このような構成によれば、入力端子１１に入力された高周波信号に対して、入力端子１１に近い第２線路部１６の電気長が１／４波長に対応しておらず、出力端子１２に近い第１線路部１３の電気長が１／４波長に対応している場合であっても、第１ＰＩＮダイオード２１と第２線路部１６では十分に抑圧されていない高レベルの信号を、第２ＰＩＮダイオード２２と第１線路部１３とを用いて抑圧することができる。これにより、周波数が異なる複数の高周波信号が入力される場合であっても、リミッタ回路１Ｄの抑圧性能の向上を図ることができる。 In the present embodiment, the threshold voltage of the first PIN diode 21 and the threshold voltage of the second PIN diode 22 are substantially the same as each other. In other words, the second PIN diode 22 is a diode corresponding to a large current equivalent to the first PIN diode 21. According to such a configuration, the electric length of the second line portion 16 close to the input terminal 11 does not correspond to the 1/4 wavelength with respect to the high frequency signal input to the input terminal 11, and the output terminal 12 Even when the electrical length of the first line section 13 that is close corresponds to the 1/4 wavelength, the high level signal that is not sufficiently suppressed by the first PIN diode 21 and the second line section 16 is sent to the second PIN. It can be suppressed by using the diode 22 and the first line portion 13. Thereby, even when a plurality of high frequency signals having different frequencies are input, the suppression performance of the limiter circuit 1D can be improved.

以上、いくつかの実施形態について説明したが、実施形態は上記例に限定されない。例えば、ＰＩＮダイオードおよび線路部は、それぞれ３つ以上設けられてもよい。 Although some embodiments have been described above, the embodiments are not limited to the above examples. For example, three or more PIN diodes and three or more line portions may be provided.

以上説明した少なくともひとつの実施形態によれば、主線路の入力端子と線路部との間の第１接続点に第１端子が接続され、第２端子が接地された第１リミッタダイオードと、前記主線路の出力端子と前記線路部との間の第２接続点に第１端子が接続され、第２端子が接地された検波用ダイオードとを有することにより、抑圧性能の向上を図ることができる。 According to at least one embodiment described above, the first limiter diode in which the first terminal is connected to the first connection point between the input terminal of the main line and the line portion and the second terminal is grounded, and the above. By having a detection diode in which the first terminal is connected to the second connection point between the output terminal of the main line and the line portion and the second terminal is grounded, the suppression performance can be improved. ..

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。 Although some embodiments of the present invention have been described, these embodiments are presented as examples and are not intended to limit the scope of the invention. These embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the gist of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, as well as in the scope of the invention described in the claims and the equivalent scope thereof.

１Ａ，１Ｂ，１Ｃ，１Ｄ…リミッタ回路、１０…主線路、１１…入力端子、１２…出力端子、１３…線路部（第１線路部）、１４，１６…第２線路部、２１…ＰＩＮダイオード（第１ＰＩＮダイオード、第１リミッタダイオード）、２１ａ…アノード端子（第１端子）、２１ｂ…カソード端子（第２端子）、２２…第２ＰＩＮダイオード（第２リミッタダイオード）、２２ａ…アノード端子（第１端子）、２２ｂ…カソード端子（第２端子）、３１…ショットキーバリアダイオード（検波用ダイオード）、３１ａ…アノード端子（第１端子）、３１ｂ…カソード端子（第２端子）。 1A, 1B, 1C, 1D ... Limiter circuit, 10 ... Main line, 11 ... Input terminal, 12 ... Output terminal, 13 ... Line section (first line section), 14, 16 ... Second line section, 21 ... PIN diode (1st PIN diode, 1st limiter diode), 21a ... Anode terminal (1st terminal), 21b ... Cathode terminal (2nd terminal), 22 ... 2nd PIN diode (2nd limiter diode), 22a ... Anode terminal (1st terminal) Terminal), 22b ... cathode terminal (second terminal), 31 ... shot key barrier diode (detection diode), 31a ... anode terminal (first terminal), 31b ... cathode terminal (second terminal).

Claims

A main line including a first line portion provided between an input terminal for inputting a high frequency signal and an output terminal for outputting a high frequency signal input from the input terminal and having a first electric length, and
A first PIN diode having a first terminal electrically connected to a first connection point between the input terminal and the first line portion in the main line and a grounded second terminal.
The main line has a first terminal electrically connected to a second connection point between the first line portion and the output terminal, and a grounded second terminal, and the first PIN diode is raised. When a high-power high-frequency signal for shifting from a resistance state to a low resistance state is input to the input terminal, the first connection point is connected before the first PIN diode shifts from the high resistance state to the low resistance state. A Schottky barrier diode that suppresses spike-like leaks of signals that pass through and flow through the main line ,
Limiter circuit with.

With a second PIN diode
The main line includes a second line portion provided between the input terminal and the first line portion and having a second electric length.
The first connection point is located between the input terminal and the second line portion on the main line.
The second PIN diode has a first terminal electrically connected to a third connection point between the first line portion and the second line portion in the main line, and a grounded second terminal. ,
The limiter circuit according to claim 1 .

The first electrical length and the second electrical length are different from each other.
The limiter circuit according to claim 2 .