JP6830583B2 - How to manufacture wiring parts - Google Patents
How to manufacture wiring parts Download PDFInfo
- Publication number
- JP6830583B2 JP6830583B2 JP2018003890A JP2018003890A JP6830583B2 JP 6830583 B2 JP6830583 B2 JP 6830583B2 JP 2018003890 A JP2018003890 A JP 2018003890A JP 2018003890 A JP2018003890 A JP 2018003890A JP 6830583 B2 JP6830583 B2 JP 6830583B2
- Authority
- JP
- Japan
- Prior art keywords
- copper plating
- plating layer
- layer
- copper
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Fastening Of Light Sources Or Lamp Holders (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Led Device Packages (AREA)
Description
本発明は、配線部品の製造方法に関する。 The present invention relates to a method for producing a wiring part.
特許文献１には、基板の厚さ方向の熱伝導性に優れた高放熱基板が記載されている。この高放熱基板は、放熱チップを埋設した基板であって、放熱チップは、放熱チップの上方に実装される部品の下面と基板表面との間の空間に、熱伝導剤または熱伝導接着剤を注入する貫通穴を備えることを特徴としている。 Patent Document 1 describes a high heat dissipation substrate having excellent thermal conductivity in the thickness direction of the substrate. This high heat dissipation substrate is a substrate in which a heat dissipation chip is embedded, and the heat dissipation chip has a heat conductive agent or a heat conductive adhesive in the space between the lower surface of the component mounted above the heat dissipation chip and the surface of the substrate. It is characterized by having a through hole for injection.
本発明は、放熱性に優れた配線部品の製造方法を提供することを目的とする。 The present invention aims to provide a manufacturing method excellent wiring component heat dissipation.
本発明は、アルミニウム製の基材にニッケルめっきを施し、ニッケルめっき層を形成するニッケルめっき工程と、前記ニッケルめっき層の表面に銅めっきを施し、第１の銅めっき層を形成する第１の銅めっき工程と、前記第１の銅めっき層の表面に絶縁塗料を塗布し、分子接合により該第１の銅めっき層に接合された絶縁層を形成する絶縁層形成工程と、前記絶縁層の表面に銅めっきを施し、分子接合により前記絶縁層に接合された第２の銅めっき層を形成する第２の銅めっき工程と、前記第２の銅めっき層の表面にレジストを塗布した後、露光し、現像する露光現像工程と、前記第２の銅めっき層及び前記絶縁層にレーザ加工により孔を開ける孔開け工程と、銅めっきを施し、前記孔に形成されたビアホールを介して前記第１の銅めっき層に接合され、半導体チップの熱を逃がす放熱部がはんだ付けされる放熱用ランドを形成する放熱用ランド形成工程と、前記レジストを除去後、露出した前記第２の銅めっき層の不要な部分を除去する除去工程と、を含む配線部品の製造方法である。 The present invention comprises a nickel plating step of subjecting an aluminum base material to nickel plating to form a nickel plating layer, and a first method of forming a first copper plating layer by subjecting the surface of the nickel plating layer to copper plating. and the copper plating step, the first surface to the insulating coating of the copper plating layer is applied, an insulating layer forming step of forming an insulating layer bonded to the first copper plating layer by molecular bonding, the insulating layer After a second copper plating step in which the surface is copper-plated to form a second copper plating layer bonded to the insulating layer by molecular bonding, and a resist is applied to the surface of the second copper plating layer. exposed, the exposure and development step of developing, a hole making step a hole by laser processing in the second copper plating layer and the insulating layer, plated with copper, the via holes formed in the hole first A heat-dissipating land forming step of forming a heat-dissipating land to which a heat-dissipating portion that is bonded to the copper-plated layer 1 and dissipates heat of the semiconductor chip is soldered, and the second copper-plated layer that is exposed after removing the resist. It is a method of manufacturing a wiring component including a removal step of removing unnecessary parts of.
本発明によれば、放熱性に優れた配線部品の製造方法を提供できる。 The present invention can provide a method for producing superior wiring component heat dissipation.
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態につき説明し、本発明の理解に供する。なお、図において、説明に関連しない部分は図示を省略する場合がある。 Subsequently, an embodiment embodying the present invention will be described with reference to the attached drawings, and the present invention will be understood. In the figure, parts not related to the description may be omitted.
本発明の一実施の形態に係る配線基板（配線部品の一例）１０は、図１に示すように、半導体発光素子（半導体チップの一例）２０が実装され、照明装置（電気電子機器の一例）３０を構成できる。
配線基板１０は、金属板１０２、ニッケルめっき層１０４、銅めっき層１０６、ポリイミド膜１０８、及び放熱用ランド１１０ａを備えている。
なお、図１及び図２Ａ〜図２Ｄにおいて、同一のハッチングは、同じ工程で形成される部分の断面を示しており、必ずしも機械的に同一部分の断面を示すものではない。また、半導体発光素子２０についてのハッチングは省略している。
As shown in FIG. 1, a semiconductor light emitting element (an example of a semiconductor chip) 20 is mounted on a wiring board (an example of a wiring component) 10 according to an embodiment of the present invention, and a lighting device (an example of an electric / electronic device). 30 can be configured.
The wiring board 10 includes a metal plate 102, a nickel plating layer 104, a copper plating layer 106, a polyimide film 108, and a heat dissipation land 110a.
Note that in FIGS. 1 and 2A to 2D, the same hatching indicates a cross section of a portion formed in the same step, and does not necessarily indicate a cross section of the same portion mechanically. Further, the hatching of the semiconductor light emitting device 20 is omitted.
金属板（金属体の一例）１０２は、熱を逃がすための放熱体である。金属板１０２は、例えばアルミニウム製の金属の板であり、配線基板１０の基材となる。金属板１０２の表面は平面でなく任意の曲面（非平面）となっていてもよい。
金属体は金属板１０２に限定されるものではなく、放熱効果を有する任意の金属体であればよい。金属体の他の例として、ヒートシンクやヒートパイプが挙げられる。
The metal plate (an example of a metal body) 102 is a heat radiating body for releasing heat. The metal plate 102 is, for example, a metal plate made of aluminum and serves as a base material for the wiring board 10. The surface of the metal plate 102 may be an arbitrary curved surface (non-planar) instead of a flat surface.
The metal body is not limited to the metal plate 102, and any metal body having a heat dissipation effect may be used. Other examples of metal bodies include heat sinks and heat pipes.
ニッケルめっき層１０４は、金属板１０２の表面にめっきされたニッケルの層である。 The nickel plating layer 104 is a layer of nickel plated on the surface of the metal plate 102.
銅めっき層（伝熱層の一例）１０６は、ニッケルめっき層１０４の表面に電解めっきされた銅めっきの層である。
銅めっき層に代えて、はんだ付けが可能な他の金属からなる金属の層であってもよい。
銅めっき層１０６の熱は、ニッケルめっき層１０４を通って金属板１０２に移動し、放
熱される。
The copper plating layer (an example of a heat transfer layer) 106 is a copper plating layer electrolytically plated on the surface of the nickel plating layer 104.
Instead of the copper plating layer, it may be a metal layer made of another metal that can be soldered.
The heat of the copper plating layer 106 is transferred to the metal plate 102 through the nickel plating layer 104 and is dissipated.
ポリイミド膜（絶縁層の一例）１０８は、銅めっき層１０６の表面に設けられたポリイミドの絶縁膜である。ポリイミド膜１０８には、銅めっき層１０６に接合されたビアホール１２０ｐが形成されている。
なお、絶縁層を形成するための絶縁材料は、ポリイミドに限定されるものではない。絶縁材料は、例えば、フッ素樹脂、シリコン、又はエポキシ樹脂であってもよい。絶縁材料は、照明装置３０が動作できる程度の絶縁性能を有する絶縁材料であれば任意の材料でよく、規格や仕様に応じて選択される。
The polyimide film (an example of the insulating layer) 108 is a polyimide insulating film provided on the surface of the copper plating layer 106. A via hole 120p bonded to the copper plating layer 106 is formed on the polyimide film 108.
The insulating material for forming the insulating layer is not limited to polyimide. The insulating material may be, for example, a fluororesin, a silicone, or an epoxy resin. The insulating material may be any material as long as it has an insulating performance sufficient for the lighting device 30 to operate, and is selected according to the standard and specifications.
放熱用ランド１１０ａは、例えば銅で形成され、ポリイミド膜１０８の表面側に銅めっき層１１２ａを介して設けられている。放熱用ランド１１０ａは、ポリイミド膜１０８に設けられたビアホール１２０ｐを介して銅めっき層１０６に接合されている。
放熱用ランド１１０ａには、半導体発光素子２０が接続される。この半導体発光素子２０は表面実装部品であり、その端子２０２ａ、２０２ｂがそれぞれ回路パターン上の配線用のランド１１０ｂ、１１０ｃにはんだ付けされる。半導体発光素子２０は、例えば、発熱量が大きいパワーＬＥＤである。半導体発光素子２０の裏面中央部には、半導体発光素子２０自身が発生する熱を逃がすための放熱部２０４が設けられ、この放熱部２０４は、放熱用ランド１１０ａにはんだ付けされる。
なお、半導体発光素子２０に代えて、例えば、裏面に自身が発生する熱を逃がすための放熱部が設けられたパワー半導体であってもよい。
The heat radiating land 110a is formed of, for example, copper, and is provided on the surface side of the polyimide film 108 via a copper plating layer 112a. The heat radiating land 110a is joined to the copper plating layer 106 via a via hole 120p provided in the polyimide film 108.
A semiconductor light emitting element 20 is connected to the heat radiating land 110a. The semiconductor light emitting element 20 is a surface mount component, and its terminals 202a and 202b are soldered to lands 110b and 110c for wiring on the circuit pattern, respectively. The semiconductor light emitting device 20 is, for example, a power LED having a large calorific value. A heat radiating portion 204 for dissipating heat generated by the semiconductor light emitting element 20 itself is provided at the center of the back surface of the semiconductor light emitting element 20, and the heat radiating portion 204 is soldered to the heat radiating land 110a.
Instead of the semiconductor light emitting device 20, for example, a power semiconductor may be provided on the back surface with a heat radiating portion for releasing heat generated by itself.
以上説明した配線基板１０においては、半導体発光素子２０から発生した熱が、主として放熱部２０４、放熱用ランド１１０ａ、ビアホール１２０ｐ、銅めっき層１０６、ニッケルめっき層１０４、及び金属板１０２を順に通って移動する。従って、配線基板１０は、放熱性に優れている。 In the wiring board 10 described above, the heat generated from the semiconductor light emitting element 20 mainly passes through the heat radiating portion 204, the heat radiating land 110a, the via hole 120p, the copper plating layer 106, the nickel plating layer 104, and the metal plate 102 in this order. Moving. Therefore, the wiring board 10 is excellent in heat dissipation.
次に、配線基板１０の製造方法について説明する。配線基板１０は、図２Ａ〜図２Ｄに示す工程Ｓ１〜Ｓ１１に従って製造される。 Next, a method of manufacturing the wiring board 10 will be described. The wiring board 10 is manufactured according to steps S1 to S11 shown in FIGS. 2A to 2D.
（工程Ｓ１）
本工程Ｓ１は前処理工程である。
図２Ａに示すアルミニウム製の金属板１０２に次工程Ｓ２のための前処理を施す。詳細には、金属板１０２にダブルジンケート処理を施し、表面に亜鉛皮膜を形成する。
本処理により、次工程におけるニッケルめっき層１０４の密着性を高めることができる。
(Step S1)
This step S1 is a pretreatment step.
The aluminum metal plate 102 shown in FIG. 2A is pretreated for the next step S2. Specifically, the metal plate 102 is subjected to a double zincate treatment to form a zinc film on the surface.
By this treatment, the adhesion of the nickel plating layer 104 in the next step can be improved.
（工程Ｓ２）
本工程Ｓ２は、ニッケルめっき層１０４を形成するニッケルめっき工程である。
前処理した金属板１０２の表面に、無電解ニッケルめっきを施し、ニッケルめっき層１０４を形成する。ニッケルめっき層１０４の厚みは、例えば０．３〜０．５μｍである。
(Step S2)
This step S2 is a nickel plating step for forming the nickel plating layer 104.
Electroless nickel plating is applied to the surface of the pretreated metal plate 102 to form the nickel plating layer 104. The thickness of the nickel plating layer 104 is, for example, 0.3 to 0.5 μm.
（工程Ｓ３）
本工程Ｓ３は、銅めっき層（第１の銅めっき層及び金属層の一例）１０６を形成する第１の銅めっき工程（金属層形成工程の一例）である。
ニッケルめっき層１０４の表面に、電解銅めっきを施し、銅めっき層１０６を形成する。銅めっき層１０６の厚みは、例えば２０〜５０μｍである。
(Step S3)
This step S3 is a first copper plating step (an example of a metal layer forming step) for forming a copper plating layer (an example of a first copper plating layer and a metal layer) 106.
The surface of the nickel plating layer 104 is subjected to electrolytic copper plating to form the copper plating layer 106. The thickness of the copper plating layer 106 is, for example, 20 to 50 μm.
（工程Ｓ４）
本工程Ｓ４は、絶縁層を分子接合により形成する絶縁層形成工程である。
銅めっき層１０６の表面に、分子接合のための前処理を施す。具体的には、銅めっき層１０６の表面に、分子接着剤を塗布して反応させる。分子接着剤は銅めっき層１０６に強固に結合する。
その後、銅めっき層１０６の表面に、液状のポリイミド（絶縁塗料の一例）を塗布し、乾燥させる。ポリイミドが硬化すると、図２Ｂに示すように、ポリイミド膜１０８が形成される。
ポリイミド膜１０８と銅めっき層１０６とは、分子接合により接合される。すなわち、ポリイミド膜１０８と銅めっき層１０６とは、分子接着剤を介して、分子レベルで強固に結合している。
ポリイミド膜１０８の厚みは、例えば１０〜５０μｍである。
(Step S4)
This step S4 is an insulating layer forming step of forming an insulating layer by molecular bonding.
The surface of the copper plating layer 106 is pretreated for molecular bonding. Specifically, a molecular adhesive is applied to the surface of the copper plating layer 106 and reacted. The molecular adhesive is firmly bonded to the copper plating layer 106.
Then, a liquid polyimide (an example of an insulating paint) is applied to the surface of the copper plating layer 106 and dried. When the polyimide is cured, the polyimide film 108 is formed as shown in FIG. 2B.
The polyimide film 108 and the copper plating layer 106 are joined by molecular bonding. That is, the polyimide film 108 and the copper plating layer 106 are firmly bonded at the molecular level via a molecular adhesive.
The thickness of the polyimide film 108 is, for example, 10 to 50 μm.
（工程Ｓ５）
本工程Ｓ５は、銅めっき層（第２の銅めっき層の一例）１１２を形成する第２の銅めっき工程である。
ポリイミド膜１０８に分子接合のための前処理を施す。具体的には、ポリイミド膜１０８の表面に、分子接着剤を塗布して反応させる。分子接着剤はポリイミド膜１０８に強固に結合する。
その後、無電解銅めっきを施し、銅めっき層１１２を形成する。この銅めっき層１１２とポリイミド膜１０８とは、分子接合により接合される。すなわち、銅めっき層１１２とポリイミド膜１０８とは、分子接着剤を介して、分子レベルで強固に結合している。
銅めっき層１１２の厚みは、例えば、０．１〜０．９μｍである。
(Step S5)
This step S5 is a second copper plating step of forming the copper plating layer (an example of the second copper plating layer) 112.
The polyimide film 108 is pretreated for molecular bonding. Specifically, a molecular adhesive is applied to the surface of the polyimide film 108 and reacted. The molecular adhesive is firmly bonded to the polyimide film 108.
Then, electroless copper plating is performed to form the copper plating layer 112. The copper plating layer 112 and the polyimide film 108 are joined by molecular bonding. That is, the copper plating layer 112 and the polyimide film 108 are firmly bonded at the molecular level via a molecular adhesive.
The thickness of the copper plating layer 112 is, for example, 0.1 to 0.9 μm.
（工程Ｓ６）
本工程Ｓ６は、レジスト膜形成工程である。
銅めっき層１１２の表面にレジストを塗布し、レジスト膜１５０を形成する。
(Step S6)
This step S6 is a resist film forming step.
A resist is applied to the surface of the copper plating layer 112 to form a resist film 150.
（工程Ｓ７）
本工程Ｓ７は、露光現像工程である。
図２Ｃに示すように、フォトリソグラフィによる露光及び現像を行う。
回路パターンに対応してレジスト膜１５０の一部が除去され、除去された箇所に銅めっき層１１２が露出する。
(Step S7)
This step S7 is an exposure development step.
As shown in FIG. 2C, exposure and development are performed by photolithography.
A part of the resist film 150 is removed corresponding to the circuit pattern, and the copper plating layer 112 is exposed at the removed portion.
（工程Ｓ８）
本工程Ｓ８は、レーザ加工による孔開け工程である。
露出した銅めっき層１１２及びポリイミド膜１０８に対し、図に示す矢印の方向にレーザを照射して孔１２０を開ける。孔１２０を開けることによって、銅めっき層１０６が露出する。
(Step S8)
This step S8 is a drilling step by laser processing.
The exposed copper plating layer 112 and the polyimide film 108 are irradiated with a laser in the direction of the arrow shown in the figure to open holes 120. By making the holes 120, the copper plating layer 106 is exposed.
（工程Ｓ９）
本工程Ｓ９は、放熱用ランド形成工程である。
回路パターンに対応して露出している銅めっき層１１２に対して電解銅めっきを施し、放熱用ランド１１０ａ及び配線用のランド１１０ｂ、１１０ｃを形成する。
銅めっき層１１２及びポリイミド膜１０８に開けられた孔１２０は銅めっきされ、ビアホール１２０ｐが形成される。ビアホール１２０ｐのめっき厚は、例えば２０〜５０μｍである。
放熱用ランド１１０ａは、ビアホール１２０ｐを介して前工程Ｓ８にて露出した銅めっき層１１２に接合される。
形成された放熱用ランド１１０ａ、及びビアホール１２０ｐは、銅めっき層１１２及び銅めっき層１０６と実質的に一体化する。形成された配線用のランド１１０ｂ、１１０ｃは、銅めっき層１１２と実質的に一体化する。
(Step S9)
This step S9 is a heat dissipation land forming step.
Electrolytic copper plating is applied to the exposed copper plating layer 112 corresponding to the circuit pattern to form the heat dissipation lands 110a and the wiring lands 110b and 110c.
The holes 120 formed in the copper plating layer 112 and the polyimide film 108 are copper plated to form via holes 120p. The plating thickness of the via hole 120p is, for example, 20 to 50 μm.
The heat radiating land 110a is joined to the copper plating layer 112 exposed in the previous step S8 via the via hole 120p.
The formed heat dissipation land 110a and via hole 120p are substantially integrated with the copper plating layer 112 and the copper plating layer 106. The formed wiring lands 110b and 110c are substantially integrated with the copper plating layer 112.
（工程Ｓ１０）
本工程Ｓ１０は、除去工程である。
図２Ｄに示すように、図２Ｃに示したレジスト膜１５０を除去する。
(Step S10)
This step S10 is a removal step.
As shown in FIG. 2D, the resist film 150 shown in FIG. 2C is removed.
（工程Ｓ１１）
本工程Ｓ１１は、エッチング工程である。
エッチングを行い、銅めっき層１１２の不要な部分を除去する。この処理により、放熱用ランド１１０ａ、配線用のランド１１０ｂ、及び配線用のランド１１０ｃの下側にそれぞれ位置する銅めっき層１１２ａ、１１２ｂ、１１２ｃが残る。
(Step S11)
This step S11 is an etching step.
Etching is performed to remove unnecessary portions of the copper plating layer 112. By this treatment, the copper plating layers 112a, 112b, and 112c located below the heat dissipation land 110a, the wiring land 110b, and the wiring land 110c, respectively, remain.
以上説明した配線基板１０の製造方法によれば、半導体発光素子２０から発生した熱が、主として放熱部２０４、放熱用ランド１１０ａ、ビアホール１２０ｐ、銅めっき層１０６、ニッケルめっき層１０４、及び金属板１０２を通って移動するので、放熱性に優れた配線基板１０を製造できる。
また、本配線基板１０の製造方法によれば、図３に示すように、曲面（非平面）を有する放熱用の金属体１０２ａを基材として各層を形成し、曲面の部分に回路パターンを形成することが可能である。そして、この曲面の部分に半導体発光素子２０を実装することによって、反射板を不要とする照明装置３０ａを製造することが可能である。
なお、銅めっき層１０６及びポリイミド膜１０８を交互に複数積層することによって、多層の配線基板を構成することも可能である。
According to the method for manufacturing the wiring board 10 described above, the heat generated from the semiconductor light emitting element 20 is mainly generated by the heat radiating portion 204, the radiating land 110a, the via hole 120p, the copper plating layer 106, the nickel plating layer 104, and the metal plate 102. Since it moves through the wiring board 10, it is possible to manufacture the wiring board 10 having excellent heat dissipation.
Further, according to the manufacturing method of the present wiring board 10, as shown in FIG. 3, each layer is formed using a metal body 102a for heat dissipation having a curved surface (non-planar surface) as a base material, and a circuit pattern is formed on the curved surface portion. It is possible to do. Then, by mounting the semiconductor light emitting element 20 on the curved surface portion, it is possible to manufacture the lighting device 30a that does not require a reflector.
It is also possible to form a multi-layer wiring board by alternately laminating a plurality of copper plating layers 106 and polyimide films 108.
以上、本発明の実施の形態を説明したが、本発明は、上記した形態に限定されるものでなく、要旨を逸脱しない条件の変更等は全て本発明の適用範囲である。
電気電子機器は、照明装置に限定されるものではない。電気電子機器の他の例として、インバータ装置、携帯電話機、スマートフォン、及び家電製品等が挙げられる。
配線部品は、プリント配線基板のような配線基板に限定されるものではない。配線部品の他の例として、配線パターンが形成され、半導体チップが実装されたヒートシンクやヒートパイプ等が挙げられる。
Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and all changes in conditions that do not deviate from the gist are within the scope of the present invention.
Electrical and electronic equipment is not limited to lighting equipment. Other examples of electrical and electronic equipment include inverter devices, mobile phones, smartphones, home appliances, and the like.
Wiring components are not limited to wiring boards such as printed wiring boards. Other examples of wiring components include heat sinks and heat pipes in which wiring patterns are formed and semiconductor chips are mounted.
１０ 配線基板
２０ 半導体発光素子
３０、３０ａ 照明装置
１０２ 金属板
１０２ａ 金属体
１０４ ニッケルめっき層
１０６ 銅めっき層
１０８ ポリイミド膜
１１０ａ 放熱用ランド
１１０ｂ、１１０ｃ ランド
１１２ 銅めっき層
１１２ａ、１１２ｂ、１１２ｃ 銅めっき層
１２０ 孔
１２０ｐ ビアホール
１５０ レジスト膜
２０２ａ、２０２ｂ 端子
２０４ 放熱部
10 Wiring board 20 Semiconductor light emitting element 30, 30a Lighting device 102 Metal plate 102a Metal body 104 Nickel plating layer 106 Copper plating layer 108 Polyethylene film 110a Heat dissipation land 110b, 110c Land 112 Copper plating layer 112a, 112b, 112c Copper plating layer 120 Hole 120p Via hole 150 Resist film 202a, 202b Terminal 204 Heat dissipation part
Claims (1)
前記ニッケルめっき層の表面に銅めっきを施し、第１の銅めっき層を形成する第１の銅めっき工程と、
前記第１の銅めっき層の表面に絶縁塗料を塗布し、分子接合により該第１の銅めっき層に接合された絶縁層を形成する絶縁層形成工程と、
前記絶縁層の表面に銅めっきを施し、分子接合により前記絶縁層に接合された第２の銅めっき層を形成する第２の銅めっき工程と、
前記第２の銅めっき層の表面にレジストを塗布した後、露光し、現像する露光現像工程と、
前記第２の銅めっき層及び前記絶縁層にレーザ加工により孔を開ける孔開け工程と、
銅めっきを施し、前記孔に形成されたビアホールを介して前記第１の銅めっき層に接合され、半導体チップの熱を逃がす放熱部がはんだ付けされる放熱用ランドを形成する放熱用ランド形成工程と、
前記レジストを除去後、露出した前記第２の銅めっき層の不要な部分を除去する除去工程と、を含む配線部品の製造方法。 A nickel plating process in which a nickel plating is applied to an aluminum base material to form a nickel plating layer,
A first copper plating step of forming a first copper plating layer by subjecting the surface of the nickel plating layer to copper plating, and
Wherein an insulating coating material is applied to the surface of the first copper plating layer, an insulating layer forming step of forming an insulating layer bonded to the first copper plating layer by molecular adhesion,
A second copper plating step in which the surface of the insulating layer is plated with copper to form a second copper plating layer bonded to the insulating layer by molecular bonding.
An exposure-development process in which a resist is applied to the surface of the second copper plating layer, and then exposed and developed.
A hole making step a hole by laser processing in the second copper plating layer and the insulating layer,
A heat-dissipating land forming step of forming a heat-dissipating land, which is copper-plated, bonded to the first copper-plated layer through a via hole formed in the hole, and a heat-dissipating portion for releasing heat of a semiconductor chip is soldered. When,
A method for manufacturing a wiring component, comprising a removal step of removing an unnecessary portion of the exposed second copper plating layer after removing the resist.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018003890A JP6830583B2 (en) | 2018-01-14 | 2018-01-14 | How to manufacture wiring parts |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018003890A JP6830583B2 (en) | 2018-01-14 | 2018-01-14 | How to manufacture wiring parts |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019125631A JP2019125631A (en) | 2019-07-25 |
| JP6830583B2 true JP6830583B2 (en) | 2021-02-17 |
Family
ID=67398960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018003890A Active JP6830583B2 (en) | 2018-01-14 | 2018-01-14 | How to manufacture wiring parts |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6830583B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7333593B2 (en) * | 2019-07-04 | 2023-08-25 | 株式会社大一商会 | game machine |
| JP7186935B2 (en) * | 2020-10-29 | 2022-12-09 | 三菱電機株式会社 | lighting equipment |
| KR102505020B1 (en) * | 2022-10-07 | 2023-03-02 | 주식회사 테크엔 | Metal substrate for led lighting with thermal conductivity chip installed |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3012835B2 (en) * | 1997-11-07 | 2000-02-28 | 電気化学工業株式会社 | Substrate and its manufacturing method, metal joined body suitable for substrate |
| JP2006310783A (en) * | 2005-03-30 | 2006-11-09 | Sanyo Electric Co Ltd | Circuit equipment |
| JP5072405B2 (en) * | 2007-03-28 | 2012-11-14 | 電気化学工業株式会社 | Light-emitting element mounting substrate and method for manufacturing the same |
| JP2010021400A (en) * | 2008-07-11 | 2010-01-28 | Mitsui Mining & Smelting Co Ltd | Printed circuit board with excellent heat dissipation property |
| JP5624703B1 (en) * | 2013-12-03 | 2014-11-12 | 株式会社豊光社 | LIGHTING DEVICE, ELECTRICAL AND ELECTRONIC DEVICE, RADIATOR AND METHOD FOR MANUFACTURING ELECTRIC ELECTRONIC DEVICE |
-
2018
- 2018-01-14 JP JP2018003890A patent/JP6830583B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019125631A (en) | 2019-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100965339B1 (en) | Electronic component embedded printed circuit board and manufacturing method | |
| JP7074409B2 (en) | Built-in element type printed circuit board | |
| US20130027896A1 (en) | Electronic component embedded printed circuit board and method of manufacturing the same | |
| US8735728B2 (en) | Printed circuit board with fins | |
| TWI658761B (en) | Circuit board and method for making the same | |
| KR102356810B1 (en) | Printed circuit board having embedded electronic devices and method of manufacturing the same | |
| KR20120072689A (en) | The radiant heat circuit board and the method for manufacturing the same | |
| KR100976201B1 (en) | Printed circuit board and method for manufacturing the same | |
| KR20150024643A (en) | Printed circuit board comprising embedded electronic component within and method of manufacturing the same | |
| JP6830583B2 (en) | How to manufacture wiring parts | |
| KR101811940B1 (en) | Manufacture method of a multilayer circuit board formed with a fine via | |
| CN111148353B (en) | Preparation method of circuit board with copper-based heat sink | |
| US20120266463A1 (en) | Method for manufacturing printed circuit board | |
| KR100648971B1 (en) | Manufacturing method of embedded printed circuit board | |
| KR20150014731A (en) | Printed circuit board and method for manufacturing the same | |
| KR101609268B1 (en) | Embedded board and method of manufacturing the same | |
| CN110012586A (en) | For manufacturing the method and conductor plate of multi-layer conductive plate | |
| JP2012094637A (en) | Flexible printed wiring board, electronic apparatus, manufacturing method of the flexible printed wiring board | |
| CN111092023B (en) | Package substrate and manufacturing method thereof | |
| KR20220079161A (en) | Method for making printed circuit board of heat radiant type | |
| JP5624703B1 (en) | LIGHTING DEVICE, ELECTRICAL AND ELECTRONIC DEVICE, RADIATOR AND METHOD FOR MANUFACTURING ELECTRIC ELECTRONIC DEVICE | |
| US20120043121A1 (en) | Printed circuit board and method of manufacturing the same | |
| CN107527824B (en) | Package carrier with heat sink and method of making the same | |
| KR20150064445A (en) | Coreless Board for Semi-conductor Package and the Method of Manufacturing the same, the Method of Manufacturing of Semi-Conductor Package Using the same | |
| JP2015012078A (en) | Method for manufacturing flexible printed wiring board and flexible printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200508 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200619 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200918 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201216 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6830583 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |