JP6833864B2 - パワー半導体装置およびパワー半導体装置を作製するための方法 - Google Patents
パワー半導体装置およびパワー半導体装置を作製するための方法 Download PDFInfo
- Publication number
- JP6833864B2 JP6833864B2 JP2018541498A JP2018541498A JP6833864B2 JP 6833864 B2 JP6833864 B2 JP 6833864B2 JP 2018541498 A JP2018541498 A JP 2018541498A JP 2018541498 A JP2018541498 A JP 2018541498A JP 6833864 B2 JP6833864 B2 JP 6833864B2
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- coating
- passivation
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
- H10W74/137—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
- H10W74/141—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being on at least the sidewalls of the semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
- H10W74/47—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
Landscapes
- Formation Of Insulating Films (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Thyristors (AREA)
Description
したがって、本発明の目的は、当該技術分野で公知の欠点のうち少なくとも1つを少なくとも部分的に防止することである。
接合終端部を有する表面に関して、第1の側および第2の側のうち少なくとも一方は、面取りされた態様または角度付けられた態様にそれぞれ形作られる端縁領域を備え、面取りされた端縁は接合終端部を備えるようにされ得る。この成形により、電位が分散される距離が大きくなり、これにより表面電界が低減され、こうして改良された実施形態になり得る。
a)p/n接合の接合終端部を有する少なくとも1つの表面を有する半導体基板を設けるステップと、
b)無機−有機複合材料、パリレン、およびポリマー粒子を備えるフェノール樹脂からなる群から選択される材料で接合終端部を被覆するステップとを備える。
図1に、本発明の実施形態に従うパワー半導体装置10の概略図が示される。パワー半導体装置10は、第1の側14および第2の側16を有する円盤形状の基板12を備える。第1の側14および第2の側16は互いに対して反対に位置する。第1の側14はカソード18を備え、第2の側16はアノード20を備え、カソード18とアノード20との両者は金属コンタクト19,21から形成される。第1の側14と第2の側16との両者は端縁領域22,24を備え、端縁領域22,24は面取りされた態様に形作られ、面取りされた端縁領域22,24はp−n接合を備えるが、そのようには示されていない。面取りされた端縁領域22,24は、少なくとも部分的に不動態化被膜26によって被覆され、不動態化被膜26は、無機−有機複合材料、パリレン、およびポリマー粒子を備えるフェノール樹脂からなる群から選択される少なくとも1つの材料を備える。詳細には、それぞれの負の面取り部がそれぞれ被覆される。
参照としてのシリコーンゴム単独(曲線A)に関して、本発明に従うすべての用いられた材料は、シリコーンゴム単独よりもはるかに(等しく)より良好である。
10 パワー半導体装置、12 基板、14 第1の側、16 第2の側、18 カソード、19 金属コンタクト、20 アノード、21 金属コンタクト、22 端縁領域、24 端縁領域、26 不動態化被膜、28 封入材
Claims (8)
- パワー半導体装置であって、
第1の側(14)および第2の側(16)を有する基板(12)を備え、前記第1の側(14)および前記第2の側(16)は互いに対して反対に位置し、前記第1の側(14)はカソード(18)を備え、前記第2の側(16)はアノード(20)を備え、p/n接合の接合終端部は、前記基板の少なくとも一方の表面に設けられ、
前記接合終端部は不動態化被膜(26)によって被覆され、前記不動態化被膜(26)はパリレンからなる材料を備えることを特徴とする、パワー半導体装置。 - パワー半導体装置であって、
第1の側(14)および第2の側(16)を有する基板(12)を備え、前記第1の側(14)および前記第2の側(16)は互いに対して反対に位置し、前記第1の側(14)はカソード(18)を備え、前記第2の側(16)はアノード(20)を備え、p/n接合の接合終端部は、前記基板の少なくとも一方の表面に設けられ、
前記接合終端部は不動態化被膜(26)によって被覆され、前記不動態化被膜(26)はポリマー粒子を備えるフェノール樹脂からなる材料を備えることを特徴とする、パワー半導体装置。 - 前記パリレンはパリレンFであることを特徴とする、請求項1に記載のパワー半導体装置。
- 前記フェノール樹脂はゴム粒子を備えることを特徴とする、請求項2に記載のパワー半導体装置。
- 前記基板の前記少なくとも一方の表面は、前記第1の側(14)および前記第2の側(16)のうち少なくとも一方であることを特徴とする、請求項1または請求項2に記載のパワー半導体装置。
- 前記不動態化被膜(26)は封入材(28)の中に少なくとも部分的に埋込まれることを特徴とする、請求項1から5のいずれか1項に記載のパワー半導体装置。
- 前記封入材(28)はゴム材料を備えることを特徴とする、請求項6に記載のパワー半導体装置。
- 前記不動態化被膜(26)はさらなる被覆の上に位置することを特徴とする、請求項1から7のいずれか1項に記載のパワー半導体装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP15193266 | 2015-11-05 | ||
| EP15193266.2 | 2015-11-05 | ||
| PCT/EP2016/075266 WO2017076659A1 (en) | 2015-11-05 | 2016-10-20 | Power semiconductor device and method for producing a power semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019502271A JP2019502271A (ja) | 2019-01-24 |
| JP6833864B2 true JP6833864B2 (ja) | 2021-02-24 |
Family
ID=54476812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018541498A Active JP6833864B2 (ja) | 2015-11-05 | 2016-10-20 | パワー半導体装置およびパワー半導体装置を作製するための方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10546795B2 (ja) |
| JP (1) | JP6833864B2 (ja) |
| CN (1) | CN108475665B (ja) |
| DE (1) | DE112016005077T5 (ja) |
| GB (1) | GB2558147B (ja) |
| WO (1) | WO2017076659A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10607831B2 (en) * | 2017-05-04 | 2020-03-31 | International Business Machines Corporation | Thiourea organic compound for gallium arsenide based optoelectronics surface passivation |
| CN112582480B (zh) * | 2020-12-15 | 2024-01-26 | 扬州杰利半导体有限公司 | 一种低中压台面tvs产品的pn结钝化工艺 |
| US12218103B2 (en) * | 2022-05-26 | 2025-02-04 | Micron Technology, Inc. | Radiation hardened semiconductor devices and packaging |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3628106A (en) | 1969-05-05 | 1971-12-14 | Gen Electric | Passivated semiconductor device with protective peripheral junction portion |
| US3684592A (en) | 1969-09-30 | 1972-08-15 | Westinghouse Electric Corp | Passivated surfaces and protective coatings for semiconductor devices and processes for producing the same |
| JPS5160170A (ja) * | 1974-11-21 | 1976-05-25 | Mitsubishi Electric Corp | Denryokuyohandotaisochino seizohoho |
| SE418432B (sv) * | 1975-12-11 | 1981-05-25 | Gen Electric | Sett for behandling av ett utvalt omrade hos ett halvledarelement |
| IT1059086B (it) | 1976-04-14 | 1982-05-31 | Ates Componenti Elettron | Procedimento per la passivazione di dispositivi a semiconduttore di potenza ad alta tensione inversa |
| US4388635A (en) * | 1979-07-02 | 1983-06-14 | Hitachi, Ltd. | High breakdown voltage semiconductor device |
| JPH08222724A (ja) * | 1995-02-14 | 1996-08-30 | Hitachi Ltd | 高耐圧半導体装置 |
| JP3319227B2 (ja) | 1995-06-29 | 2002-08-26 | 三菱電機株式会社 | 電力用圧接型半導体装置 |
| GB9605672D0 (en) | 1996-03-18 | 1996-05-22 | Westinghouse Brake & Signal | Insulated gate bipolar transistors |
| NO314525B1 (no) * | 1999-04-22 | 2003-03-31 | Thin Film Electronics Asa | Fremgangsmåte ved fremstillingen av organiske halvledende innretninger i tynnfilm |
| US8093652B2 (en) * | 2002-08-28 | 2012-01-10 | Ixys Corporation | Breakdown voltage for power devices |
| JP4317189B2 (ja) * | 2003-07-30 | 2009-08-19 | 関西電力株式会社 | 高耐熱半導体装置 |
| DE102004047073B3 (de) * | 2004-09-28 | 2006-03-02 | Siced Electronics Development Gmbh & Co. Kg | Verfahren zur Herstellung einer Randpassivierung bei einem Halbleiterbauelement und zugehöriges Halbleiterbauelement |
| US7598576B2 (en) * | 2005-06-29 | 2009-10-06 | Cree, Inc. | Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices |
| US7923823B2 (en) | 2007-01-23 | 2011-04-12 | Infineon Technologies Ag | Semiconductor device with parylene coating |
| US7759792B2 (en) | 2007-08-15 | 2010-07-20 | Infineon Technologies Ag | Integrated circuit including parylene material layer |
| US8283655B2 (en) * | 2007-12-20 | 2012-10-09 | Palo Alto Research Center Incorporated | Producing layered structures with semiconductive regions or subregions |
| EP2141259B1 (en) * | 2008-07-04 | 2018-10-31 | ABB Schweiz AG | Deposition method for passivation of silicon wafers |
| EP2337070A1 (en) | 2009-12-17 | 2011-06-22 | ABB Technology AG | Electronic device with non-linear resistive field grading and method for its manufacturing |
| JP2011243859A (ja) * | 2010-05-20 | 2011-12-01 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
| EP2607403A1 (en) * | 2010-08-20 | 2013-06-26 | Nihon Yamamura Glass Co., Ltd. | Phenyl group-containing organic/inorganic hybrid prepolymer, heat resisitant organic/inorganic hybrid material, and element encapsulation structure |
| EP2447988B1 (en) * | 2010-11-02 | 2015-05-06 | GE Energy Power Conversion Technology Limited | Power electronic device with edge passivation |
| JP5315378B2 (ja) * | 2011-05-23 | 2013-10-16 | ルネサスエレクトロニクス株式会社 | Dc/dcコンバータ用半導体装置 |
| JP5687172B2 (ja) * | 2011-11-01 | 2015-03-18 | 三菱電機株式会社 | 半導体テスト治具およびそれを用いた耐圧測定方法 |
| EP2660865A1 (en) * | 2012-04-30 | 2013-11-06 | ABB Technology AG | High voltage semiconductor device with non-linear resistively graded edge termination |
| US20150001700A1 (en) | 2013-06-28 | 2015-01-01 | Infineon Technologies Ag | Power Modules with Parylene Coating |
-
2016
- 2016-10-20 CN CN201680078059.XA patent/CN108475665B/zh active Active
- 2016-10-20 DE DE112016005077.1T patent/DE112016005077T5/de active Pending
- 2016-10-20 WO PCT/EP2016/075266 patent/WO2017076659A1/en not_active Ceased
- 2016-10-20 JP JP2018541498A patent/JP6833864B2/ja active Active
- 2016-10-20 GB GB1807386.6A patent/GB2558147B/en active Active
-
2018
- 2018-05-04 US US15/971,262 patent/US10546795B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| DE112016005077T5 (de) | 2018-08-30 |
| CN108475665A (zh) | 2018-08-31 |
| US20180254233A1 (en) | 2018-09-06 |
| WO2017076659A1 (en) | 2017-05-11 |
| JP2019502271A (ja) | 2019-01-24 |
| CN108475665B (zh) | 2022-05-27 |
| GB2558147B (en) | 2020-11-11 |
| US10546795B2 (en) | 2020-01-28 |
| GB2558147A (en) | 2018-07-04 |
| GB201807386D0 (en) | 2018-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7554114B2 (en) | High-heat-resistant semiconductor device | |
| US10043782B2 (en) | Electronic device package having a dielectric layer and an encapsulant | |
| CN107768316B (zh) | 功率半导体装置和用于制造这种功率半导体装置的方法 | |
| CN101107293A (zh) | 高耐热合成高分子化合物以及高耐电压半导体装置 | |
| JP6416934B2 (ja) | 半導体装置およびその製造方法、並びに半導体モジュール | |
| JP6833864B2 (ja) | パワー半導体装置およびパワー半導体装置を作製するための方法 | |
| CN113678261A (zh) | 半导体装置及半导体模块 | |
| WO2016016970A1 (ja) | 半導体装置、半導体装置の製造方法および電力変換装置 | |
| US8749075B2 (en) | Integrated circuits and a method for manufacturing an integrated circuit | |
| WO2018014792A1 (zh) | 钝化层制造方法及高压半导体功率器件、正面电极 | |
| US3002133A (en) | Microminiature semiconductor devices | |
| US20160181224A1 (en) | Method of manufacturing semiconductor device | |
| JP2023079185A5 (ja) | ||
| US20250201580A1 (en) | Method of manufacturing semiconductor device | |
| JPS60207340A (ja) | 半導体装置及びその製造方法 | |
| Deal | Current concepts in the passivation and encapsulation of semiconductor devices | |
| EP0588577A2 (en) | Hermetically sealed integrated circuits | |
| JP2025072854A (ja) | 半導体装置、電力変換装置、及び半導体装置の製造方法 | |
| JP2025042206A (ja) | 半導体装置の製造方法 | |
| CN103094479A (zh) | 一种在有机电子器件薄膜封装过程中保护电极的方法 | |
| JPH08148482A (ja) | 半導体装置及びそれを用いた電力変換装置およびその製造方法 | |
| JP2012156152A (ja) | 半導体装置 | |
| CN1163488A (zh) | 半导体器件 | |
| JPH0379082A (ja) | 絶縁ゲート型半導体装置 | |
| JPS61116844A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190823 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200526 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200915 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210126 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210203 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6833864 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |