Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6835581B2 - 閾値電圧がマッチングした集積回路およびこれを作製するための方法 - Google Patents
[go: Go Back, main page]

JP6835581B2 - 閾値電圧がマッチングした集積回路およびこれを作製するための方法 - Google Patents

閾値電圧がマッチングした集積回路およびこれを作製するための方法 Download PDF

Info

Publication number
JP6835581B2
JP6835581B2 JP2016531853A JP2016531853A JP6835581B2 JP 6835581 B2 JP6835581 B2 JP 6835581B2 JP 2016531853 A JP2016531853 A JP 2016531853A JP 2016531853 A JP2016531853 A JP 2016531853A JP 6835581 B2 JP6835581 B2 JP 6835581B2
Authority
JP
Japan
Prior art keywords
gate contact
barrier layer
contact recess
threshold voltage
transistor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016531853A
Other languages
English (en)
Other versions
JP2016529712A (ja
Inventor
カオ，ジャンジュン
ビーチ，ロバート
リドウ，アレクサンダー
ナカタ，アラナ
ストリットマター，ロバート
ザオ，グアンギュアン
マ，ヤンピン
ゾウ，チュンフア
コルリ，セシャドリ
チャン リウ，ファン
チャン リウ，ファン
チアン，ミン−クン
カオ，ジアリ
ヤウハー，アグス
Original Assignee
エフィシエント パワー コンヴァーション コーポレーション
エフィシエント パワー コンヴァーション コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エフィシエント パワー コンヴァーション コーポレーション, エフィシエント パワー コンヴァーション コーポレーション filed Critical エフィシエント パワー コンヴァーション コーポレーション
Publication of JP2016529712A publication Critical patent/JP2016529712A/ja
Application granted granted Critical
Publication of JP6835581B2 publication Critical patent/JP6835581B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0163—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including enhancement-mode IGFETs and depletion-mode IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

本発明の背景
１．本発明の分野：
本発明は、一般的には集積回路およびデバイスに、およびより特には、エンハンスメントモードおよびデプレーション（depletion）モードデバイスの閾値電圧をマッチングさせること、および窒化ガリウム（ＧａＮ）デバイスの出力キャパシタンスを低減させることに関する。
２．関連技術分野の説明：
ＧａＮ半導体デバイスは、高周波で切り替わる、大電流を搬送する、および高電圧を維持する（support high voltages）その能力のために、ますます所望される。これらのデバイスの発展は、一般的には、高出力／高周波用途を目的としてきた。これらのタイプの用途のために作製されたデバイスは、高電子移動度を示す一般的デバイス構造に基づき、ヘテロ接合電界効果トランジスタ（ＨＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）または変調ドープ電界効果トランジスタ（ＭＯＤＦＥＴ）と広く称される。これらのタイプのデバイスは、典型的には、例えば３０Ｖ〜２０００ボルトなどの高電圧に耐え、一方で、例えば１００ｋＨｚ〜１００ＧＨｚなどの高周波で操作することができる。
ＧａＮ ＨＥＭＴデバイスには、少なくとも２つの窒化物層を有する窒化物半導体が含まれる。半導体上でまたはバッファー層上で形成された異なる材料により、層が異なるバンドギャップを有することを生じさせる。隣接する窒化物層中の異なる材料によりまた分極を生じさせ、これは、具体的には、より狭いバンドギャップを有する層において、２つの層の接合部付近の導電性二次元電子ガス（２ＤＥＧ）領域の一因となる。
分極を生じさせる窒化物層には、典型的には、２ＤＥＧを含むためのＧａＮの層に隣接するＡｌＧａＮのバリア層が含まれ、これにより、電荷がデバイスを通って流れることが可能となる。このバリア層は、ドープされていても、未ドープであってもよい。２ＤＥＧ領域が、ゼロゲートバイアスにおけるゲートの下に存在するので、ほとんどの窒化物デバイスはノーマリーオン（normally on）またはデプレーションモードデバイスである。２ＤＥＧ領域が、ゼロ適用ゲートバイアスにおけるゲートの下で（below the gate at zero applied gate bias）空乏されている（すなわち、除去されている）場合には、デバイスは、エンハンスメントモードデバイスであり得る。提供する追加の安全性により、および単純で低コスト駆動回路により制御するのがより容易であるので、エンハンスメントモードデバイスはノーマリーオフであり、望ましいものである。電流を伝導させるために、エンハンスメントモードデバイスは、ゲートで印加されるポジティブバイアスを必要とする。
集積回路設計によっては、高電子移動度トランジスタ（ＨＥＭＴ）または疑似格子整合（pseudomorphic）高電子移動度トランジスタ（（ｐ−）ＨＥＭＴ）は、閾値電圧ＶＴｈの負の値を有するデプレーションモードトランジスタおよび閾値電圧ＶＴｈの正の値を有するエンハンスメントモードトランジスタに分けられる。かかる設計において、エンハンスメントモードおよびデプレーションモードデバイスの閾値電圧ＶＴｈの絶対値が等しいことが望ましい。例えば、エンハンスメントモード閾値電圧ＶＴｈが、正の１．５ボルトである場合には、デプレーションモードデバイス閾値電圧ＶＴｈは、負の１．５ボルトでなければならない。
本発明は、同じ絶対値を有するエンハンスメントモードおよびデプレーションモードデバイスを達成するためのアプローチを提供する。
本発明の要約
以下に記載される実施形態は、エンハンスメントモードデバイスおよびデプレーションモードデバイスを有する集積回路を提供することにより、上記で検討された問題および他の問題に対処し、前記集積回路は、ゲートの下の窒化アルミニウムガリウム（ＡｌＧａＮ）バリア層中に、２つのデバイスを分離する分離領域およびより薄い領域またはゲートコンタクト凹部を含み、これを使用してエンハンスメントモードおよびデプレーションモードデバイスの閾値電圧ＶＴｈを変調することができ、これにより、閾値電圧の絶対値がおよそ等しくなる。
特に、本願において開示される集積回路は、基板；前記基板にわたって形成された少なくとも１つのバッファー層；前記少なくとも１つのバッファー層にわたって形成されたバリア層；および第１のトランジスタデバイスのための前記バリア層の第１の一部分を、第２のトランジスタデバイスのための前記バリア層の第２の一部分と分離するように形成された分離領域、を有し、前記バリア層の前記第１のおよび第２の一部分は、それぞれ個別にゲートコンタクト凹部を有する。集積回路は、第１のトランジスタデバイスのためのバリア層の第１の一部分のゲートコンタクト凹部に少なくとも部分的に位置された第１のゲートコンタクト；および第２のトランジスタデバイスのためのバリア層の第２の一部分のゲートコンタクト凹部に少なくとも部分的に位置された第２のゲートコンタクト、をさらに含む。例示的実施形態において、第１のおよび第２のトランジスタデバイスは、それぞれエンハンスメントモードデバイスおよびデプレーションモードデバイスである。
例示的実施形態の１つの目的は、より低いゲート−ドレインキャパシタンス（Ｃｇｄ）およびより低い出力キャパシタンス（Ｃｏｓｓ）を有する、窒化ガリウム電源デバイスを提供することである。例示的実施形態によれば、より薄いＡｌＧａＮバリアのゲートコンタクト凹部は、ドレインに向かってゲートコンタクトの外側で伸びている。この実施形態において、ドレイン側ゲートコーナー（gate corner）におけるバリアがより薄いため、デバイスは、より低い２ＤＥＧ密度を有し、したがって、ゲート−ドレインキャパシタンス（Ｃｇｄ）および出力キャパシタンス（Ｃｏｓｓ）が低減される。
図面の簡単な説明
本開示の上記のおよび他の特徴、目的、および利点は、同類の参照記号が本願を通じて対応して同定する図面と合わせる場合に、以下に記載の詳細な説明からより明らかにされるであろう：
図１は、本発明の例示的実施形態による、マッチングした閾値電圧ＶＴｈを有するエンハンスメントモードおよびデプレーションモードデバイスを有する集積回路を例示する。 図２は、本発明の代替的実施形態による、集積回路１００のエンハンスメントモードデバイスを例示する。 図３は、本発明の代替的実施形態による、集積回路１００のデプレーションモードデバイスを例示する。 図４は、ゲートの下のみより薄いバリアを有するデバイス、および本発明の例示的実施形態による、ドレインに向かってゲートの外側で伸びるより薄いバリアを有する別のデバイスの出力キャパシタンス（Ｃｏｓｓ）の概略図による比較である。 図５Ａは、本発明の例示的実施形態による、マッチングした閾値電圧ＶＴｈを有する、エンハンスメントモードデバイスおよびデプレーションモードデバイスを有する集積回路を形成するための作製プロセスを例示する。 図５Ｂは、本発明の例示的実施形態による、マッチングした閾値電圧ＶＴｈを有する、エンハンスメントモードデバイスおよびデプレーションモードデバイスを有する集積回路を形成するための作製プロセスを例示する。 図５Ｃは、本発明の例示的実施形態による、マッチングした閾値電圧ＶＴｈを有する、エンハンスメントモードデバイスおよびデプレーションモードデバイスを有する集積回路を形成するための作製プロセスを例示する。 図５Ｄは、本発明の例示的実施形態による、マッチングした閾値電圧ＶＴｈを有する、エンハンスメントモードデバイスおよびデプレーションモードデバイスを有する集積回路を形成するための作製プロセスを例示する。 図５Ｅは、本発明の例示的実施形態による、マッチングした閾値電圧ＶＴｈを有する、エンハンスメントモードデバイスおよびデプレーションモードデバイスを有する集積回路を形成するための作製プロセスを例示する。 図５Ｆは、本発明の例示的実施形態による、マッチングした閾値電圧ＶＴｈを有する、エンハンスメントモードデバイスおよびデプレーションモードデバイスを有する集積回路を形成するための作製プロセスを例示する。
例示的実施形態の詳細な説明
以下の詳細な説明において、特定の実施形態が参照される。これらの実施形態は、十分に詳細に説明され、当業者がそれらを実施することを可能にする。他の実施形態を用いてもよいこと、および種々の構造的、論理的および電気的変更がなされ得ることが理解されなければならない。以下の詳細な説明において開示される特徴の組み合わせは、最も広い意味における教示を実行するために必要でなくてもよく、その代わりに単に教示されて、本願の教示の代表的な例を特に説明する。
図１は、本発明の例示的実施形態による集積回路の第１の実施形態を例示する。示されるとおり、集積回路１００には、エンハンスメントモード１０１およびデプレーションモードデバイス２０１が含まれる。集積回路１００は、シリコン（Ｓｉ）、シリコンカーバイド（Ｓｉ）、サファイア、または半導体作製のための他のあらゆる好適な材料などから形成された基板３０２上に形成される。次に、１つまたはバッファー層３０３（one or buffer layers 303）を、基板３０２の上で形成する。バッファー層３０３は、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウムなどを含み得る。例示的実施形態において、バッファー層の１つ（すなわち、バリア層３０４に最も近いバッファー層）はチャネル層であり、好ましくは窒化ガリウム（ＧａＮ）から構成される。チャネル層がバッファー層の１つとしてまたはバッファー層およびバリア層間の別の層としてみなされ得ることが理解されなければならない。さらに、窒化アルミニウムガリウム（ＡｌＧａＮ）または窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）から形成されたバリア層３０４をバッファー層３０３の上で形成することができ、これは、実施形態によっては、ＡｌＧａＮの下の窒化アルミニウム（ＡｌＮ）スペーサーおよびＡｌＧａＮの上の窒化ガリウム（ＧａＮ）キャップを含み得る（図示せず）。上記のとおり、二次元電子ガス（「２ＤＥＧ」）領域（参照記号によってマークしない）を、バッファー層３０３およびバリア層３０４間の界面で形成する。例えば、バッファー層３０３がＧａＮで形成されたチャネル層を含む場合には、２ＤＥＧ領域は、ＧａＮ層およびバリア層３０４間の界面で形成される。
さらに示されるとおり、エンハンスメントモードデバイス１０１は、ソース１０２、ゲート１０３、およびドレイン１０５を含み、誘電体フィルム１０７は、デバイスおよび任意のフィールドプレート１０６を覆う。同様に、デプレーションモードデバイス２０１は、ソース２０２、ゲート２０３、およびドレイン２０５を含み、また誘電体フィルム２０７および任意のフィールドプレート２０６を含む。分離領域３０１は、バリア層３０４中で形成されて、前記バリア層をエンハンスメントモードデバイス１０１およびデプレーションモードデバイス２０１のための、第１のおよび第２の一部分に分割する。分離領域３０１が図１のバリア３０４においてエッチングされたウィンドウとして例示されているが、代替的な実施形態においては、当業者には理解されるであろうように、分離領域３０１をイオン注入により形成することができることが十分に理解されなければならない。
エンハンスメントモードデバイス１０１の閾値電圧ＶＴｈを変調するために、バリア層３０４は、ゲート１０３の下に位置されていないバリア層３０４の一部分に対してゲート１０３の下のより薄い一部分１０４（すなわち、ゲートコンタクト部分１０４）を含む。ゲート１０３の下のバリア層のより薄い部分１０４は、正の閾値電圧ＶＴｈの値を増加させる。図１において示されるとおり、ゲート１０３は、ゲートコンタクト凹部１０４の全幅に伸びている。同様に、デプレーションモードデバイス２０１の閾値電圧ＶＴｈを変調するために、バリア層３０４は、ゲート２０３の下に位置されていないバリア層２０４の一部分に対してゲート２０３の下のより薄い一部分２０４（すなわち、ゲートコンタクト部分２０４）を含む。ゲート２０３の下のバリア層のより薄い部分２０４は、負の閾値電圧ＶＴｈの値を減少させる。図１において示されるとおり、ゲート２０３は、ゲートコンタクト凹部２０４の全幅に伸びている。
図１において例示される集積回路１００の例示的実施形態において、ＡｌＧａＮバリア凹部、またはゲート１０３、２０３の下のより薄いバリア（すなわち、ゲートコンタクト凹部）１０４、２０４をそれぞれ使用して、エンハンスメントモードデバイス１０１およびデプレーションモードデバイス２０１の閾値電圧ＶＴｈを変調することができ、これにより、閾値電圧の絶対値がおよそ等しくなる。特に、作製の間、ゲートコンタクト凹部の厚さを個別のデバイスについて調節して、これにより、閾値電圧の絶対値がおよそ等しくなる。
図２は、本発明の代替的実施形態による、集積回路１００のエンハンスメントモードデバイスを例示する。同様に、図３は、本発明の代替的実施形態による、集積回路１００のデプレーションモードデバイスを例示する。
図２および３のこれらの実施形態において示されるとおり、エンハンスメントモードデバイス１００１およびデプレーションモードデバイス２００１の凹んだバリア１００４、２００４は、ドレイン１００５、２００５に向かって、ゲート１００３、２００３の側部／端部の外側で伸びるか、または前記側部／端部を通って伸びる（extends outside or past the sides/edges of the gate 1003，2003，towards the drain 1005，2005）。この配置は、出力キャパシタンスＣｏｓｓ、ゲート−ドレインキャパシタンスＣｇｄおよびドレイン−ソース漏れ（leakage）をさらに低減させ、またドレインからソースへの絶縁破壊電圧を増加させる。
そうでない場合には、図２および３において個別に例示される、エンハンスメントモードデバイス１００１およびデプレーションモードデバイス２００１のそれぞれは、図１に示されたデバイスと同一であることが留意される。特に、図２において示されたエンハンスメントモードデバイス１００１は、ソース１００２、ゲート１００３、およびドレイン１００５、デバイスを覆う誘電体フィルム１００７、および任意にフィールドプレート１００６を含む。同様に、図３において示されたデプレーションモードデバイス２００１は、ソース２００２、ゲート２００３、およびドレイン２００５、デバイスを覆う誘電体フィルム２００７、および任意にフィールドプレート２００６を含む。
図４は、図２および３の実施形態において示されるとおりの、ドレインに向かってゲートの外側でより薄いＡｌＧａＮバリアを伸ばすことによる、出力キャパシタンスＣｏｓｓの低減の程度を概略的に例示する。示されるとおり、図２および３において具体化されたデバイスについての出力キャパシタンスＣｏｓｓは、ドレインからソースへの電圧（Ｖｄｓ）が比較的低い場合には、より低い。
図５Ａ〜５Ｆは、本発明の例示的実施形態による、エンハンスメントモードデバイス１０１およびデプレーションモードデバイス２０１を有する集積回路１００を製造するための方法を例示する。
最初に、図５Ａに示されるとおり、ＥＰＩを基板層３０２上で成長させる。上記のとおり、基板３０２は、シリコン（Ｓｉ）、シリコンカーバイド（ＳｉＣ）、サファイア、または他のあらゆる好適な材料などから形成されている。１つまたは２つ以上のバッファー層が、次いで基板層３０２の最上部上で形成される。バッファー層３０３は、ＡｌＮ、ＡｌＧａＮ、およびＧａＮを含み得る。ＡｌＧａＮバリア層３０４を、次いでバッファー層３０３の上で形成することができる。一実施形態において、ＡｌＮスペーサーを、ＡｌＧａＮバリア層３０４の下で提供することができ、ＧａＮキャップを、ＡｌＧａＮバリア層３０４の上で提供することができる。ＥＰＩ構造の層のそれぞれを堆積することができるか、またはそうでない場合には、当業者に理解されるであろうとおり、従来の堆積手法を使用して基板３０２にわたって形成することができる。
次に、図５Ｂにおいて示されるとおり、フォトレジスト（図示せず）を前記構造に適用して、バリア層３０４の一部分を部分的にエッチングする。このエッチングにより、バリア層３０４の残部より薄い（すなわち、より小さい厚さ）の２つのエリア１０４、２０４を有するバリア層３０４が得られる。
バリア層３０４のこれらのより薄い部分が形成された後、ｐＧａＮ層を上面にわたって成長させ、これをパターン化してエッチングして、図５Ｃに示されるとおりのエンハンスメントモードデバイスゲート１０３を形成する。示される例において、より薄いバリア１０４は、図３に例示された実施形態と同様に、ゲート１０３の外側で伸びている。
次に、図５Ｄを参照して、誘電体層１０７を、ゲート１０３、より薄い部分１０４、より薄い部分２０４およびバリア層３０４の残部にわたって堆積する。誘電体層１０７をパターン化して、ソースおよびドレインコンタクトのためのエリアを除去する（すなわち、コンタクト開口ウィンドウ１０８を創出する）。
図５Ｅにおいて示されるとおり、コンタクト開口ウィンドウ１０８が形成された後、抵抗コンタクト層を堆積する。例示的実施形態において、コンタクト層は、典型的にはＴｉ、Ａｌおよびキャップ層を含む。図５Ｅは、コンタクト層をパターン化してエッチングして、エンハンスメントモードおよびデプレーションモードデバイスのそれぞれの、ソースコンタクト１０２、２０２、ドレインコンタクト１０５、２０５；およびフィールドプレート１０６、２０６を形成することを例示する。コンタクト層金属をエッチングする間、バリア層を通ってエッチングして層を第１のおよび第２の部分に分割するので（as it etches though the barrier layer to divide the layer into first and second portions）、２つのデバイス間の分離領域３０１を形成することができる。上記のとおり、図５Ｅにおいて例示された例示的方法は、エッチングして分離領域３０１を形成するステップを例示するが、代替的実施形態において、分離領域３０１を、当業者に理解されるであろうとおり、イオン注入により形成することができる。
最後に、図５Ｆにおいて示されるとおり、構造をパターン化してエッチングして、デプレーションモードデバイスの誘電体フィルム１０７中に開口を形成する。ショットキー金属をこの開口中に堆積してリフトオフして、デプレーションモードデバイスのゲート２０３を形成する。
上記の説明および図面は、本願において記載される特徴および利点を達成する具体的な実施形態について例示的なものとしてのみ考慮されなければならない。具体的なプロセス条件への改変および置換がなされてもよい。したがって、本発明の実施形態は、上記の説明および図面により限定されるものとみなされるものではない。

Claims (11)

  1. 窒化ガリウム(GaN)電源デバイスとして使用される集積回路であって、
    基板;
    前記基板にわたって形成された少なくとも1つのバッファー層;
    前記少なくとも1つのバッファー層にわたって形成された窒化ガリウム(GaN)チャネル層;
    前記GaNチャネル層にわたって窒化アルミニウムガリウム(AlGaN)によって形成されたバリア層;
    エンハンスメントモードトランジスタデバイスのための前記バリア層の第1の一部分を、デプレーションモードトランジスタデバイスのための前記バリア層の第2の一部分から分離する分離領域であって、前記バリア層の前記第1の一部分および第2の一部分は、それぞれ個別にゲートコンタクト凹部を有し、前記エンハンスメントモードトランジスタデバイス及び前記デプレーションモードトランジスタデバイスは、各々が、閾値電圧を有し、前記エンハンスメントモードトランジスタデバイスの前記閾値電圧は、正の閾値電圧であり、前記デプレーションモードトランジスタデバイスの前記閾値電圧は、負の閾値電圧である、分離領域;
    前記エンハンスメントモードトランジスタデバイスのための前記バリア層の前記第1の一部分の前記ゲートコンタクト凹部に少なくとも部分的に位置されたているとともにpGaNによって形成されている第1のゲートコンタクト;
    前記バリア層の前記第1の一部分の前記ゲートコンタクト凹部に少なくとも部分的に位置されている前記第1のゲートコンタクト及び前記デプレーションモードトランジスタデバイスのための前記バリア層の前記第2の一部分の前記ゲートコンタクト凹部を覆って堆積されている誘電体層;及び、
    前記デプレーションモードトランジスタデバイスのための前記バリア層の前記第2の一部分の前記ゲートコンタクト凹部に少なくとも部分的に位置された第2のゲートコンタクト、を含み、前記バリア層の前記第2の一部分の前記ゲートコンタクト凹部に少なくとも部分的に位置された前記第2のゲートコンタクトは、前記第1のゲートコンタクトを覆って堆積されている前記誘電体層の一部分をエッチングすることによって形成されている開口の中に位置しているとともに、ショットキー金属によって形成されており、
    前記バリア層の前記第1の一部分の前記ゲートコンタクト凹部及び前記バリア層の前記第2の一部分の前記ゲートコンタクト凹部は、それぞれの厚さで形成され、前記エンハンスメントモードトランジスタデバイスの前記正の閾値電圧の値は、前記分離領域によって前記第2のゲートコンタクトから分離されている前記第1のゲートコンタクトを使用することによって、前記AlGaNによって形成されている前記バリア層の前記第1の一部分の前記ゲートコンタクト凹部の前記厚さにしたがって増加させられるとともに、前記デプレーションモードトランジスタデバイスの前記負の閾値電圧の値は、前記分離領域によって前記第1のゲートコンタクトから分離されている前記第2のゲートコンタクトを使用することによって、前記AlGaNによって形成されている前記バリア層の前記第2の一部分の前記ゲートコンタクト凹部の前記厚さにしたがって減少させられ、それによって、前記エンハンスメントモードトランジスタデバイスの前記正の閾値電圧の絶対値が、前記デプレーションモードトランジスタデバイスの前記負の閾値電圧の絶対値におよそ等しくなる、
    集積回路。
  2. 前記第1のゲートコンタクトが、前記エンハンスメントモードトランジスタデバイスのための前記バリア層の前記第1の一部分の前記ゲートコンタクト凹部の全幅に伸びている、請求項１に記載の集積回路。
  3. 前記第2のゲートコンタクトが、前記デプレーションモードトランジスタデバイスのための前記バリア層の前記第2の一部分の前記ゲートコンタクト凹部の全幅に伸びている、請求項１に記載の集積回路。
  4. 以下：
    前記バリア層の前記第1の一部分の第1のソースおよびドレインコンタクト;および
    前記バリア層の前記第2の一部分の第2のソースおよびドレインコンタクト、
    をさらに含む、請求項１に記載の集積回路。
  5. 前記第1のおよび第2のゲートコンタクトおよび前記バリア層の前記第1のおよび第2の一部分にわたって位置された誘電体層をさらに含む、請求項４に記載の集積回路。
  6. 前記バリア層の前記第1のおよび第2の一部分にわたって位置された第1のおよび第2のフィールドプレートをさらに含む、請求項５に記載の集積回路。
  7. 前記第1のゲートコンタクトが、前記エンハンスメントモードトランジスタデバイスのための前記バリア層の前記第1の一部分の前記ゲートコンタクト凹部の全幅に伸び、前記第2のゲートコンタクトが、前記デプレーションモードトランジスタデバイスのための前記バリア層の前記第2の一部分の前記ゲートコンタクト凹部の全幅に伸びている、請求項１に記載の集積回路。
  8. 前記個別のゲートコンタクト凹部の各々が、前記個別の第1のゲートコンタクトおよび第2のゲートコンタクトにより覆われていない一部分を含む、請求項７に記載の集積回路。
  9. 前記バリア層が、第1の厚さを有し、前記バリア層の前記ゲートコンタクト凹部が、前記第1の厚さより小さい第2の厚さを有する、請求項１に記載の集積回路。
  10. 窒化ガリウム(GaN)電源デバイスとして使用される集積回路を作製するための方法であって、当該方法は、
    基板層の上に少なくとも1つのバッファー層を形成するステップ;
    前記少なくとも1つのバッファー層にわたって形成される窒化ガリウム(GaN)チャネル層にわたって窒化アルミニウムガリウム(AlGaN)からなるバリア層を形成するステップ;
    前記バリア層の上にフォトレジストを形成するステップ;
    前記バリア層をエッチングして、前記バリア層の第1の一部分に第1のゲートコンタクト凹部を形成するとともに前記バリア層の第2の一部分に第2のゲートコンタクト凹部を形成するステップ;
    前記第1のゲートコンタクト凹部および第2のゲートコンタクト凹部のうちの一方に、第1のゲートコンタクトを形成するステップ;
    前記バリア層にわたって誘電体層を堆積するステップ;
    前記誘電体層および前記バリア層をエッチングして、前記誘電体層の中に複数のコンタクト開口を形成するステップ;
    前記複数のコンタクト開口の中に抵抗コンタクト層を堆積して、第1のトランジスタデバイスおよび第2のトランジスタデバイスのための個別のソースコンタクトおよびドレインコンタクトを形成するステップであって、前記第1のトランジスタデバイスが、エンハンスメントモードデバイスであり、前記第2のトランジスタデバイスが、デプレーションモードデバイスであり、前記バリア層をエッチングして、第1のゲートコンタクト凹部および第2のゲートコンタクト凹部を形成するステップは、それぞれの厚さを有する前記第1のゲートコンタクト凹部および第2のゲートコンタクト凹部を形成するステップを含み、前記エンハンスメントモードデバイスの閾値電圧は、正の閾値電圧であり、前記デプレーションモードデバイスの前記閾値電圧は、負の閾値電圧であり、分離領域によって前記デプレーションモードデバイスから分離される前記エンハンスメントモードデバイスの前記正の閾値電圧の値は、AlGaNによって形成されている前記バリア層の前記第1の一部分の前記第1のゲートコンタクト凹部の前記厚さにしたがって増加させられ、そして、前記分離領域によって前記エンハンスメントモードデバイスから分離される前記デプレーションモードデバイスの前記負の閾値電圧の値は、前記AlGaNによって形成されている前記バリア層の前記第2の一部分の前記第2のゲートコンタクト凹部の前記厚さにしたがって減少させられ、それによって、前記エンハンスメントモードデバイスの前記正の閾値電圧の絶対値がは、前記デプレーションモードデバイスの前記負の閾値電圧の絶対値におよそ等しくなる、ステップ、
    前記第1のゲートコンタクト凹部と第2のゲートコンタクト凹部との間で、前記バリア層に前記分離領域を形成するステップ、
    前記第1のゲートコンタクト凹部及び第2のゲートコンタクト凹部のうちの他方を覆う前記誘電体層をエッチングするステップ、及び、
    ショットキー金属を堆積して、前記第1のゲートコンタクト凹部および第2のゲートコンタクト凹部のうちの前記他方の中に第2のゲートコンタクトを形成するステップ、
    を含む、
    方法。
  11. 前記第1のゲートコンタクト凹部および第2のゲートコンタクト凹部のうちの一方の中に、前記第1のゲートコンタクトを形成するステップが、前記ゲートコンタクト凹部において部分的にのみ前記第1のゲートコンタクトを形成するステップを含む、請求項１０に記載の方法。
JP2016531853A 2013-07-30 2014-07-30 閾値電圧がマッチングした集積回路およびこれを作製するための方法 Active JP6835581B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361859803P 2013-07-30 2013-07-30
US61/859,803 2013-07-30
PCT/US2014/048828 WO2015017513A2 (en) 2013-07-30 2014-07-30 Integrated circuit with matching threshold voltages and method for making same

Publications (2)

Publication Number Publication Date
JP2016529712A JP2016529712A (ja) 2016-09-23
JP6835581B2 true JP6835581B2 (ja) 2021-02-24

Family

ID=52426842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016531853A Active JP6835581B2 (ja) 2013-07-30 2014-07-30 閾値電圧がマッチングした集積回路およびこれを作製するための方法

Country Status (7)

Country Link
US (2) US9214399B2 (ja)
JP (1) JP6835581B2 (ja)
KR (1) KR102249390B1 (ja)
CN (1) CN105453273B (ja)
DE (1) DE112014003545T5 (ja)
TW (1) TWI615977B (ja)
WO (1) WO2015017513A2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015006133A1 (en) * 2013-07-08 2015-01-15 Efficient Power Conversion Corporation Isolation structure in gallium nitride devices and integrated circuits
WO2016157718A1 (ja) * 2015-04-02 2016-10-06 パナソニック株式会社 窒化物半導体装置
FR3051072B1 (fr) 2016-05-04 2018-06-01 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif electronique de puissance a structure d'interconnexion electrique plane
DE102016123934A1 (de) * 2016-12-09 2018-06-14 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung eines Transistors
TWI660465B (zh) * 2017-07-28 2019-05-21 Nuvoton Technology Corporation 半導體元件及其製造方法
CN110429028B (zh) * 2019-08-01 2021-11-19 福建省福联集成电路有限公司 一种晶体管器件增强型和耗尽型栅极集成制作方法及器件
WO2024092544A1 (en) * 2022-11-02 2024-05-10 Innoscience (Zhuhai) Technology Co., Ltd. Nitride-based semiconductor device and method for manufacturing thereof
CN121312273A (zh) 2023-06-07 2026-01-09 宜普电源转换公司 具有多厚度前势垒的GaN晶体管

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0143656B1 (en) * 1983-11-29 1989-02-22 Fujitsu Limited Compound semiconductor device and method of producing it
JP2658171B2 (ja) * 1988-05-12 1997-09-30 富士通株式会社 電界効果トランジスタの製造方法
US5100831A (en) * 1990-02-16 1992-03-31 Sumitomo Electric Industries, Ltd. Method for fabricating semiconductor device
EP0690506B1 (fr) * 1994-06-29 1999-09-08 Laboratoires D'electronique Philips S.A.S. Procédé de réalisation d'un dispositif semiconducteur comprenant au moins deux transistors à effet de champ ayant des tensions de pincement différentes
US5514605A (en) * 1994-08-24 1996-05-07 Nec Corporation Fabrication process for compound semiconductor device
JPH11204496A (ja) * 1998-01-19 1999-07-30 Toshiba Corp エッチング方法及び成膜方法
JP4186032B2 (ja) * 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
US6703638B2 (en) * 2001-05-21 2004-03-09 Tyco Electronics Corporation Enhancement and depletion-mode phemt device having two ingap etch-stop layers
US6563197B1 (en) * 2001-11-20 2003-05-13 International Rectifier Corporation MOSgated device termination with guard rings under field plate
US7449728B2 (en) 2003-11-24 2008-11-11 Tri Quint Semiconductor, Inc. Monolithic integrated enhancement mode and depletion mode field effect transistors and method of making the same
JP4230370B2 (ja) * 2004-01-16 2009-02-25 ユーディナデバイス株式会社 半導体装置及びその製造方法
US7550783B2 (en) * 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
JP2007005406A (ja) * 2005-06-21 2007-01-11 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ及び製造方法
JP2008010468A (ja) * 2006-06-27 2008-01-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7973304B2 (en) * 2007-02-06 2011-07-05 International Rectifier Corporation III-nitride semiconductor device
WO2008101989A1 (de) 2007-02-22 2008-08-28 Forschungsverbund Berlin E.V. Halbleiterbauelement und verfahren zu dessen herstellung
JP5431652B2 (ja) * 2007-04-02 2014-03-05 ルネサスエレクトロニクス株式会社 半導体装置
JP2008263146A (ja) * 2007-04-13 2008-10-30 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20100006895A1 (en) * 2008-01-10 2010-01-14 Jianjun Cao Iii-nitride semiconductor device
JP2009224605A (ja) 2008-03-17 2009-10-01 Panasonic Corp 半導体装置およびその製造方法
TWI509774B (zh) * 2009-05-19 2015-11-21 Murata Manufacturing Co A semiconductor switching device, and a method of manufacturing a semiconductor switching device
JP5520073B2 (ja) * 2010-02-09 2014-06-11 ルネサスエレクトロニクス株式会社 半導体装置
US20110248283A1 (en) * 2010-04-07 2011-10-13 Jianjun Cao Via structure of a semiconductor device and method for fabricating the same
US8368121B2 (en) * 2010-06-21 2013-02-05 Power Integrations, Inc. Enhancement-mode HFET circuit arrangement having high power and high threshold voltage
US9076853B2 (en) 2011-03-18 2015-07-07 International Rectifie Corporation High voltage rectifier and switching circuits
US9024357B2 (en) 2011-04-15 2015-05-05 Stmicroelectronics S.R.L. Method for manufacturing a HEMT transistor and corresponding HEMT transistor
TWI508281B (zh) 2011-08-01 2015-11-11 Murata Manufacturing Co Field effect transistor
JP2013077635A (ja) * 2011-09-29 2013-04-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US9583480B2 (en) 2017-02-28
US9214399B2 (en) 2015-12-15
US20160111416A1 (en) 2016-04-21
KR102249390B1 (ko) 2021-05-10
WO2015017513A3 (en) 2015-11-05
US20150034962A1 (en) 2015-02-05
CN105453273B (zh) 2018-11-02
JP2016529712A (ja) 2016-09-23
WO2015017513A2 (en) 2015-02-05
TW201513364A (zh) 2015-04-01
DE112014003545T5 (de) 2016-05-04
CN105453273A (zh) 2016-03-30
TWI615977B (zh) 2018-02-21
KR20160038035A (ko) 2016-04-06

Similar Documents

Publication Publication Date Title
JP6835581B2 (ja) 閾値電圧がマッチングした集積回路およびこれを作製するための方法
US9024357B2 (en) Method for manufacturing a HEMT transistor and corresponding HEMT transistor
TWI499054B (zh) 補償式閘極金屬絕緣體半導體場效電晶體及其製造方法
JP6393758B2 (ja) 低減された出力キャパシタンスを有するＧａＮデバイスおよびこれを作製するためのプロセス
CN110233104B (zh) 具有双厚度势垒层的高电子迁移率晶体管
US20190296139A1 (en) Transistor and Method for Manufacturing the Same
CN105453216A (zh) 用于增强模式氮化镓晶体管的具有自对准凸出部的栅极
TWI543368B (zh) 氮化鎵裝置及積體電路中之隔離結構
JP2023040154A (ja) 半導体装置
CN108292678B (zh) 具有双栅极的iii族氮化物场效应晶体管
JP2018157100A (ja) 窒化物半導体装置
US9450071B2 (en) Field effect semiconductor devices and methods of manufacturing field effect semiconductor devices
US10312095B1 (en) Recessed solid state apparatuses
US9214528B2 (en) Method to fabricate self-aligned isolation in gallium nitride devices and integrated circuits
JP2018037565A (ja) 半導体装置の製造方法、及び半導体装置
CN112397584B (zh) 增强型高电子迁移率晶体管元件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180918

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191122

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20191122

C11 Written invitation by the commissioner to file amendments

Free format text: JAPANESE INTERMEDIATE CODE: C11

Effective date: 20191203

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200106

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20200114

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20200306

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20200310

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200602

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20200714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201014

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20201208

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20210112

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20210112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210204

R150 Certificate of patent or registration of utility model

Ref document number: 6835581

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250