JP6836271B2 - 半導体装置とその制御方法 - Google Patents

Description

本発明は、例えば保護半導体集積回路（以下、半導体集積回路をＩＣといいい、保護半導体集積回路を保護ＩＣという）を備えた半導体装置とその制御方法に関する。

二次電池を保護するＩＣでは、電池の過電圧や過電流を検出して充放電経路の電界効果トランジスタをオフするタイプの保護ＩＣが知られている（例えば、特許文献１参照）。このタイプの保護ＩＣでは、過電圧や過電流の状態が解消すれば、電界効果トランジスタをオンして再び使用が可能である。一方、充放電経路のヒューズを溶断して充放電経路を切断するタイプの保護ＩＣが存在する。この場合は、ヒューズを溶断するため、使用不可状態になることが既に知られている。

しかし、今までの保護ＩＣでは、ＩＣを実装した基板の各接続端子に対して、予め直列接続された複数の二次電池の端子を例えばワイヤーなどで半田付けなどしてそれぞれ１箇所ずつ接続していく場合、接続作業の途中で特定の接続端子がオープン状態になっていると、過電圧等の誤検出、もしくはＩＣの耐圧以上の電圧が印加される可能性があった。

ここで、保護ＩＣの検出信号により電界効果トランジスタを制御するタイプの保護ＩＣでは誤検出のみならば大きな問題にならないが、ヒューズを溶断するタイプの保護ＩＣでは、一度検出してしまうと使用不可の状態になってしまう。これを防ぐため、ＩＣの各接続端子に対する各二次電池の接続順番を限定する必要が有り、組み立て作業の効率が悪いという問題点があった。

本発明の目的は以上の問題点を解決し、二次電池を、保護ＩＣを実装した基板の各接続端子に接続するときに、保護ＩＣの誤検出を防止することができる半導体装置を提供することにある。

本発明の一態様にかかる半導体装置は、
互いに直列に接続された複数の電池を保護する半導体装置であって、前記複数の電池を接続したときの正極の検出端子と、少なくとも１つの中間の検出端子と、負極の検出端子とのうちの互いに隣接する検出端子間の各電圧、もしくは当該各電圧に対応する各対応電圧のうちのいずれかが所定のしきい値電圧以上となったときに、第１の検出信号を出力する半導体装置であって、
前記正極の検出端子と、前記少なくとも１つの中間の検出端子とに流れる各電流を検出して、前記各電流が互いに実質的に同一となるように制御する制御回路と、
前記負極の検出端子から、前記負極の検出端子に隣接する中間の検出端子に向かう方向で電流が流れるように接続された整流素子と、
半導体基板の基準電位に接続された接地端子を有し、前記負極の検出端子に隣接する中間の検出端子の電圧を、前記負極の検出端子の電圧と比較して、前記負極の検出端子に前記電池が接続されていないことを検出したときに、第２の検出信号を出力する比較回路と、
前記第２の検出信号に基づいて、前記第１の検出信号を出力することを停止する出力回路とを備えたことを特徴とする。

本発明に係る半導体装置によれば、二次電池を、保護ＩＣを実装した基板の各接続端子に接続するときに、保護ＩＣの誤検出を防止することができる。

比較例にかかる保護ＩＣ３０とその周辺回路を示す回路図である。 図１の過電圧検出回路３１〜３４の詳細構成を示す回路図である。 本発明の実施形態１にかかる保護ＩＣ３０Ａの構成例を示す回路図である。 図３のレベルシフト回路３６〜３８の構成例を示す回路図である。 本発明の実施形態２にかかる保護ＩＣ３０Ｂの構成例を示す回路図である。 本発明の実施形態３にかかる保護ＩＣ３０Ｃの構成例を示す回路図である。 本発明の実施形態４にかかる保護ＩＣ３０Ｄの構成例を示す回路図である。 比較例にかかる保護ＩＣ３０において、検出端子Ｄ２がオープンであるときの動作を説明するための概略ブロック図である。 図３の保護ＩＣ３０Ａにおいて、検出端子Ｄ１，Ｄ２間の電圧Ｖａが電池Ｂ１，Ｂ２の全体電圧Ｖｔの半分の値よりも高くする可能性を説明するための概略ブロック図である。

以下、比較例及び本発明に係る各実施形態について説明する。図面において、同様のものについては同一の符号を付してその詳細な説明を省略する。

比較例．
図１は比較例にかかる保護ＩＣ３０とその周辺回路を示す回路図である。図１において、保護ＩＣ３０は、例えばリチウム電池である複数個の二次電池Ｂ１〜Ｂ４の過電圧を検出して二次電池Ｂ１〜Ｂ４を保護するための半導体装置であって、４個の過電圧検出回路３１〜３４と、オアゲート３５とを備えて構成される。ここで、保護ＩＣ３０は、検出端子Ｄ１〜Ｄ５と、信号出力端子Ｑ１と、電源端子ＶＣＣとを有する。

図１において、予め直列に接続された複数の二次電池Ｂ１〜Ｂ４の各端子がそれぞれ、例えばワイヤーを用いて半田付けなどで接続端子Ｔ１１〜Ｔ１５にに接続される。接続端子Ｔ１１は抵抗１０を介して電源端子ＶＣＣに接続されるとともに、抵抗１１を介して検出端子Ｄ１に接続される。また、接続端子Ｔ１１はヒューズ回路１５のヒューズＦ１，Ｆ２を介して出力端子Ｔ１に接続される。ヒューズ回路１５は２個のヒューズＦ１，Ｆ２と、抵抗１６とを備えて構成され、ヒューズＦ１，Ｆ２の接続点は、抵抗１６を介して後述するＭＯＳトランジスタ１７のドレイン及びソースを介して出力端子Ｔ２に接続される。また、接続端子Ｔ１２は抵抗１２を介して検出端子Ｄ２に接続される。検出端子Ｄ１とＤ２の間にはキャパシタ２１が接続される。さらに、接続端子Ｔ１３は抵抗１３を介して検出端子Ｄ３に接続される。検出端子Ｄ２とＤ３の間にはキャパシタ２２が接続される。またさらに、接続端子Ｔ１４抵抗１４を介して検出端子Ｄ４に接続される。検出端子Ｄ３とＤ４の間にはキャパシタ２３が接続される。接続端子Ｔ１５は検出端子Ｄ５に接続されるとともに、出力端子Ｔ２に接続される。検出端子Ｄ４とＤ５の間にはキャパシタ２４が接続される。また、電源端子ＶＣＣと検出端子Ｄ５との間にキャパシタ２０が接続される。

なお、４個の二次電池Ｂ１〜Ｂ４を接続したときの電池群における５個の検出端子Ｄ１〜Ｄ５は以下のように分類できる。
（１）正極の検出端子Ｄ１；
（２）中間の検出端子Ｄ２〜Ｄ４；
（３）負極の検出端子Ｄ５。

各過電圧検出回路３１〜３４はそれぞれ、電源端子ＶＣＣ１と、接地端子ＧＮＤ１と、信号出力端子Ｑ１１とを有する。各過電圧検出回路３１〜３４は、電源端子ＶＣＣ１に印加される電圧を抵抗７１，７２からなる分圧回路により分圧された分圧電圧が、各過電圧検出回路３１〜３４の接地端子ＧＮＤ１の電位を基準として、所定の基準電圧Ｖｒｅｆ以上になるとＨレベルの検出信号を信号出力端子Ｑ１１からオアゲート３５を介して信号出力端子Ｑ１に出力する。当該検出信号はＭＯＳトランジスタ１７のゲートに印加される。一方、各過電圧検出回路３１〜３４は、前記分圧電圧が、各過電圧検出回路３１〜３４の接地端子ＧＮＤ１の電位を基準として、所定の基準電圧Ｖｒｅｆ未満になるとＬレベルの検出信号を信号出力端子Ｑ１１から出力する。

なお、本実施形態にかかる各過電圧検出回路３１〜３４は、電源端子ＶＣＣ１に印加される電圧を抵抗７１，７２からなる分圧回路により分圧された分圧電圧を、各過電圧検出回路３１〜３４の接地端子ＧＮＤ１の電位を基準として、所定の基準電圧Ｖｒｅｆと比較しているが、本発明はこれに限らず、前記分圧しない電圧、もしくは前記電源端子ＶＣＣ１に印加される電圧に（例えば比例する等で）対応する電圧を、それぞれ分圧電圧等の比較対象電圧に応じて決められる所定のしきい値電圧と比較してもよい。

図２は図１の過電圧検出回路３１〜３４の詳細構成を示す回路図である。図２において、過電圧検出回路３１〜３４は、２個の抵抗７１，７２と、基準電圧発生回路７３と、比較回路である比較器７４とを備えて構成される。

図２の過電圧検出回路３１〜３４において、電源端子ＶＣＣ１に印加される電圧は、抵抗７１，７２の分圧回路により分圧され、その分圧電圧は比較器７４の非反転入力端子に印加される。電源端子ＶＣＣ１及び接地端子ＧＮＤ１の間にかかる電源電圧は比較器７４及び基準電圧発生回路７３に入力される。基準電圧発生回路７３はその電源電圧に基づいて、保護ＩＣ３０の過電圧を判定するための所定の基準電圧Ｖｒｅｆを発生して比較器７４の反転入力端子に出力する。比較器７４は電源端子ＶＣＣ１に印加される電圧を前記分圧された分圧電圧が、各過電圧検出回路３１〜３４の接地端子ＧＮＤ１の電位を基準として、前記基準電圧Ｖｒｅｆ未満のときＬレベルの検出信号を信号出力端子Ｑ１１を介して出力する一方、前記分圧電圧が、接地端子ＧＮＤ１の電位を基準として、前記基準電圧Ｖｒｅｆ以上のときＨレベルの検出信号を出力する。

以上のように構成された保護ＩＣ３０及びその周辺回路において、各検出端子Ｄ１〜Ｄ４のうちのいずれかの端子に印加される電圧を抵抗７１，７２からなる分圧回路により分圧された分圧電圧が、各接地端子ＧＮＤ１を基準として前記基準電圧Ｖｒｅｆ以上になるとＨレベルの検出信号が信号出力端子Ｑ１からＭＯＳトランジスタ１７のゲートに出力される。このとき、ＭＯＳトランジスタ１７がオンとなり、ヒューズＦ１，Ｆ２に所定の電流を流して溶断することで、二次電池Ｂ１〜Ｂ４の充放電を中止して、二次電池Ｂ１〜Ｂ４が発火など危険な状態になることを防止する。

図８は、比較例にかかる保護ＩＣ３０において、検出端子Ｄ２がオープンであるときの動作を説明するための概略ブロック図である。

図８に示すように、保護ＩＣ３０の検出端子Ｄ２がオープンであるとき、過電圧検出回路３１及び３２の各両端には、二次電池Ｂ１，Ｂ２の合計電圧を過電圧検出回路３１及び３２の各インピーダンスで分圧した電圧が印加されることになる。当該各インピーダンスが互いに同一のインピーダンスであるならば、過電圧検出回路３１，３２に対して均等に分圧されるが、製造ばらつきなどで同一のインピーダンスになるとは限らない。例えば、過電圧検出回路３１のインピーダンスが１ＭΩであって、過電圧検出回路３２のインピーダンスが３ＭΩの場合、過電圧検出回路３２には電圧６Ｖがかかることになる。この場合において、過電圧検出回路３２は基準電圧Ｖｒｅｆを超えると、過電圧検出状態となり、Ｈレベルの検出信号がＭＯＳトランジスタ１７のゲートに印加されて、ヒューズＦ１，Ｆ２が溶断されるという誤検出の可能性がある。

この問題点を解決するために、発明者らは以下の実施形態を発明したものである。

実施形態１．
図３は本発明の実施形態１にかかる保護ＩＣ３０Ａの構成例を示す回路図である。図３において、実施形態１にかかる保護ＩＣ３０Ａは、図１の比較例にかかる保護ＩＣ３０に比較して、レベルシフト回路３６〜３８と、論理回路４１と、ラッチ回路４２と、電流検出回路Ａ１〜Ａ４とをさらに備える。保護ＩＣ３０Ａは、保護ＩＣ３０に比較して、可変抵抗５１〜５４と、プロセッサ（制御回路）４０と、ダイオード４３と、比較器４４と、インバータ４５とをさらに備える。以下、上記相違点について詳述する。

図３において、検出端子Ｄ１と、過電圧検出回路３１の電源端子ＶＣＣ１との間に、電流検出回路Ａ１が挿入され、電流検出回路Ａ１で検出された電流値ＤＡ１はプロセッサ４０に出力される。検出端子Ｄ２と、過電圧検出回路３２の電源端子ＶＣＣ１との間に、電流検出回路Ａ２が挿入され、電流検出回路Ａ２で検出された電流値ＤＡ２はプロセッサ４０に出力される。検出端子Ｄ３と、過電圧検出回路３３の電源端子ＶＣＣ１との間に、電流検出回路Ａ３が挿入され、電流検出回路Ａ３で検出された電流値ＤＡ３はプロセッサ４０に出力される。検出端子Ｄ４と、過電圧検出回路３４の電源端子ＶＣＣ１との間に、電流検出回路Ａ４が挿入され、電流検出回路Ａ４で検出された電流値ＤＡ４はプロセッサ４０に出力される。ここで、各電流検出回路Ａ１〜Ａ４は例えば微小抵抗（信号検出に影響を与えないような十分に小さい抵抗値）を有し、その両端電圧を検出し、当該微小抵抗に流れる電流で誘起される電圧を検出することで、当該電流を検出する。なお、詳細後述するように、各電流値ＤＡ１〜ＤＡ４を保護ＩＣ３０Ａの外側で例えばテスタ装置の電流検出回路で構成してもよい。

過電圧検出回路３１とオアゲート３５の入力端子との間に、レベルシフト回路３６が挿入され、過電圧検出回路３２とオアゲート３５の入力端子との間に、レベルシフト回路３７が挿入される。過電圧検出回路３３とオアゲート３５の入力端子との間に、レベルシフト回路３８が挿入される。

図４は図３のレベルシフト回路３６〜３８の構成例を示す回路図である。図４において、各レベルシフト回路３６〜３８は、電源端子ＶＣＣ２と、接地端子ＧＮＤ２と、検出端子Ｄ１２と、接地端子ＧＮＤ１２と、信号出力端子Ｑ１２とを有する。各レベルシフト回路３６〜３８は、インバータ６０と、クロスカップル接続された４個のＭＯＳトランジスタ６１〜６４とを備えた公知のレベルシフト回路である。各レベルシフト回路３６〜３８は、入力される二値信号を、検出端子Ｄ１２に入力される例えば二値信号の接地電位を、接地端子ＧＮＤ１２の電位から接地端子ＧＮＤ２の電位にレベルシフトするように所定の二値信号に変換して信号出力端子Ｑ１２から出力する。

図３に戻り、保護ＩＣ３０Ａの構成の説明を以下に続ける。オアゲート３５は入力される４個の検出信号の論理和を演算して、演算結果の信号を、所定の遅延回路を有して所定の論理演算を行う論理回路４１を介してラッチ回路４２に出力してラッチさせる。ラッチ回路４２はラッチした検出信号を信号出力端子Ｑ１を介して出力する。ここで、論理回路４１及びラッチ回路４２は検出信号を出力する出力回路である。

電流検出回路Ａ１の出力端子と電流検出回路Ａ２の出力端子との間には、プロセッサ４０により制御可能な可変抵抗５１が接続され、電流検出回路Ａ２の出力端子と電流検出回路Ａ３の出力端子との間には、プロセッサ４０で制御可能な可変抵抗５２が接続される。電流検出回路Ａ３の出力端子と電流検出回路Ａ４の出力端子との間には、プロセッサ４０により制御可能な可変抵抗５３が接続され、電流検出回路Ａ４の出力端子と検出端子Ｄ５との間には、プロセッサ４０により制御可能な可変抵抗５４が接続される。なお、各可変抵抗５１〜５４の各抵抗値は、信号検出に対して影響を与えないような十分に大きな抵抗値に設定される。

また、電流検出回路Ａ４の出力端子と検出端子Ｄ５との間には、ダイオード４３が接続され、電流検出回路Ａ４の出力端子は比較器４４の非反転入力端子に接続され、検出端子Ｄ５は比較器４４の反転入力端子に接続される。ここで、比較器４４の電源接地端子は、所定の基準電位を有する、保護ＩＣ３０Ａの半導体基板に接続される。ここで、半導体基板がＰ型基板であるときは、当該基準電位はＰ型基板電位であり、半導体基板がＮ型基板であるときは、当該基準電位は電源電圧ＶＣＣである。図３は、Ｐ型基板電位の場合であり、Ｐ型基板電位を基準電位とした場合を用いて説明すると、比較器４４は、半導体基板の基準電位が、二次電池Ｂ４の正極に接続される検出端子Ｄ４の電位以上であるか否かを判断する。比較器４４は、検出端子Ｄ４の電位以上であるときにＨレベルのリセット信号を発生して、インバータ４５を介してラッチ回路４２のリセット信号入力端子に出力する。

以上のように構成された保護ＩＣ３０Ａの動作について、比較例にかかる保護ＩＣ３０の問題点を参照しつつ以下詳述する。

まず、比較例にかかる保護ＩＣ３０の問題点について説明する。検出端子Ｄ５がオープン状態であるとき、保護ＩＣ３０の半導体基板の基板電位が固定されていないことになる。このような場合において、保護ＩＣ３０は正常に動作することができないため、保護ＩＣ３０の信号出力端子Ｑ１が検出状態になる可能性がある。そのため、保護ＩＣ３０の基板電位が接続されていないことを検出し、誤動作を防止する必要がある。また、図８を参照して説明したように、保護ＩＣ３０の基板電位が固定されていても、検出端子Ｄ２がオープン状態であると、保護ＩＣ３０の信号出力端子Ｑ１が検出状態になる可能性がある。そのため、保護ＩＣ３０の二次電池Ｂ１〜Ｂ４に接続される検出端子Ｄ１−Ｄ２間、Ｄ２−Ｄ３間、Ｄ３−Ｄ４間、Ｄ４−Ｄ５間の消費電流を均一化し、内部インピーダンスを均等にする必要がある。

図９は図３の保護ＩＣ３０Ａにおいて、検出端子Ｄ１，Ｄ２間の電圧Ｖａが電池Ｂ１，Ｂ２の全体電圧Ｖｔよりも高くする可能性を説明するための概略ブロック図である。図９において、過電圧検出回路３１に流れる電流をＩａとし、過電圧検出回路３２に流れる電流をＩｂとし、レベルシフト回路３７に流れる電流をＩｃとする。過電圧検出回路３１，３２のインピーダンスは互いに同一の抵抗値Ｒであり、過電圧検出回路３１にかかる電圧をＶａとし、過電圧検出回路３２にかかる電圧をＶｂとする。また、二次電池Ｂ１，Ｂ２の合計電圧をＶｔとする。このとき、次式で表される。

Ｉａ＝Ｉｂ＋Ｉｃ
Ｉａ＝Ｖａ／Ｒ
Ｉｂ＝Ｖｂ／Ｒ
Ｖｔ＝Ｖａ＋Ｖｂ

従って、次式を得る。

Ｖａ／Ｒ＝Ｖｂ／Ｒ＋Ｉｃ
Ｖａ＝Ｖｂ＋Ｒ×Ｉｃ
Ｖａ＝Ｖｔ−Ｖｂ
Ｖｔ−Ｖｂ＝Ｖｂ＋Ｒ×Ｉｃ
２Ｖｂ＝Ｖｔ−Ｒ×Ｉｃ

それ故、電圧Ｖａ，Ｖｂは次式で表される。

Ｖｂ＝Ｖｔ／２−Ｒ×Ｉｃ／２
Ｖａ＝Ｖｔ／２＋Ｒ×Ｉｃ／２

これにより、電圧Ｖａは電圧Ｖｔ／２よりも大きくなる。ここで、過電圧検出回路３１，３２のインピーダンスが同じでも、レベルシフト回路３７が電流Ｉｃを流す場合は二次電池Ｂ１〜Ｂ４の電圧が均等に分圧されず、過電圧検出状態となる可能性がある。

すなわち、検出端子Ｄ１〜Ｄ４のうちのいずれか１つ以上の検出端子が接続されていないとき、保護ＩＣ３０Ａの検出端子Ｄ１〜Ｄ４の電圧は、複数の電池電圧の合計を、保護ＩＣ３０Ａの内部インピーダンスで分圧した値になる。この内部インピーダンスが不均一である場合は、各電池電圧が保護ＩＣ３０Ａで定められた規定の電圧以下であったとしても、保護ＩＣ３０Ａの検出端子間電圧が規定の電圧を超えたと判断し、出力端子Ｑ１から検出信号が検出される可能性がある。このため、保護ＩＣ３０Ａの二次電池Ｂ１〜Ｂ４に接続される検出端子間の消費電流を均一化し、内部インピーダンスを均等にする必要がある。

次いで、実施形態１にかかる保護ＩＣ３０Ａにおける、半導体基板の基準電位が接続されていないことを検出する手段について以下詳述する。

保護ＩＣ３０Ａを流れる消費電流は、全ての検出端子Ｄ１〜Ｄ５が接続されていれば、検出端子Ｄ５を通って二次電池Ｂ４の負極に流れ出る（矢印１０１）。ここで、検出端子Ｄ５が接続されていないと、保護ＩＣ３０Ａ内のダイオード４３及び検出端子Ｄ４を介して二次電池Ｂ３の負極に流れ出る（矢印１０２）。このとき、保護ＩＣ３０Ａの半導体基板の基板電位は、ダイオード４３をオンできる程度まで上昇する。つまり、すべての検出端子Ｄ１〜Ｄ５が接続されている場合は、例えばＰ型基板電位である基板電位は、二次電池Ｂ４の正極に接続される検出端子Ｄ４よりも、二次電池Ｂ４の電圧分だけ低くなっている。しかし、検出端子Ｄ５が接続されていない場合は、基板電位は、二次電池Ｂ４の正極に接続される検出端子Ｄ４よりも高くなる。従って、基板電位が、二次電池Ｂ４の正極に接続される検出端子Ｄ４以上であるか否かを比較器４４により判定することで、検出端子Ｄ５が接続されているか否かを判定することができる。この判定結果の検出信号に基づいて、検出端子Ｄ５が接続されていない場合には信号出力端子Ｑ１をＬレベルの未検出状態に固定することで、信号出力端子Ｑ１からのＨレベルの検出信号を出力することを停止させ、意図しない検出状態を防止することができる。

図３の構成例では、検出端子Ｄ５が接続されていないことを検出したとき、比較器４４からＨレベルの検出信号を発生して、インバータ４５を介してＬレベルのリセット信号をラッチ回路４２に出力する。これにより、信号出力端子Ｑ１をＬレベルの未検出状態に固定することで、意図しない検出状態を防止することができる。

次いで、実施形態１にかかる保護ＩＣ３０Ａにおける、過電圧検出回路３１〜３４における各消費電流を均一化する手段のうち、不均一を補正する手段の例について説明する。

図３において、電流検出回路Ａ１〜Ａ４はそれぞれ、検出端子Ｄ１〜Ｄ４に流れる各電流値ＤＡ１〜ＤＡ４を検出してプロセッサ４０に出力する。プロセッサ４０は、検出された各電流値ＤＡ１〜ＤＡ４に基づいて、可変抵抗５１〜５４の各抵抗値を調整することで、各電流値ＤＡ１〜ＤＡ４が互いに実質的に同一になるように制御する。

なお、プロセッサ４０を用いて各電流値ＤＡ１〜ＤＡ４を制御することに代えて、保護ＩＣ３０Ａの製造工程のテスト時に、テスタ装置により、検出端子Ｄ１〜Ｄ４に流れる各電流値ＤＡ１〜ＤＡ４を電流計で測定する。そして、テスタ装置が可変抵抗５１〜５４の各抵抗値を調整することで、各電流値ＤＡ１〜ＤＡ４が互いに実質的に同一になるように制御してもよい。このとき、各可変抵抗５１〜５４を、例えば複数の抵抗が直列接続されかつ各抵抗に並列に切断可能なヒューズを接続してなる可変抵抗であって、トリミングが可能な可変抵抗を構成して、抵抗値を製造後固定値としてもよい。

さらに、図３の保護ＩＣ３０Ａにおける、消費電流を均一化する手段のうち、不均一をなくす手段の例について説明する。

保護ＩＣ３０Ａでは、過電圧検出回路３１〜３４が存在しており、過電圧検出回路３１〜３４からの検出信号はＨレベル又はＬレベルを有する二値信号であり、保護ＩＣ３０Ａの半導体基板の基準電位を基準とはしていない。そこで、本実施形態では、レベルシフト回路３６〜３８を用いて、過電圧検出回路３１〜３３からの検出信号を、前記半導体基板の基準電位に変換することを特徴としている。ここで、過電圧検出回路３１〜３４の各消費電流が均一だった場合でも、レベルシフト回路３６〜３８において、保護ＩＣ３０Ａの基準電位に対する定常的な電流パスが存在すると、均一性を崩す原因となる。そこで、本実施形態では、図４に示すクロスカップル構成のＭＯＳトランジスタ６１〜６４を用いて構成されたレベルシフト回路３６〜３８を用いて、基準電位に対する定常的な電流パスが無い構成を採用する。これにより、過電圧検出回路３１〜３４の検出端子Ｄ１−Ｄ２、Ｄ２−Ｄ３、Ｄ３−Ｄ４、Ｄ４−Ｄ５間の各消費電流を均一にすることができる。

以上説明したように本実施形態によれば、以下の特有の効果を有する。
（１）比較器４４を用いることで、検出端子Ｄ５に二次電池Ｄ４が接続されていないオープン状態（フローティング状態）であるときに、上述の過電圧の誤検出を防止することができる。図３の構成例では、検出信号をラッチするラッチ回路４２をリセットすることで、信号出力端子Ｑ１をＬレベルの未検出状態に固定することで、意図しない検出状態を防止することができる。
（２）電流検出回路Ａ１〜Ａ４、可変抵抗５１〜５４及びプロセッサ４０を用いることで、検出端子Ｄ１〜Ｄ５の各隣接する検出端子間の電流を実質的に均一化できる。
（３）上記（１）及び（２）により、二次電池Ｂ１〜Ｂ４の接続順序を所定の限定された順序でなくても自由に接続することができる。これにより、半導体装置の組み立て作業を従来技術に比較して容易にすることができる。

実施形態２．
図５は本発明の実施形態２にかかる保護ＩＣ３０Ｂの構成例を示す回路図である。図５において、実施形態２にかかる保護ＩＣ３０Ｂは、図３の保護ＩＣ３０Ａに比較して以下の点が異なる。その他の構成は実施形態１と同様である。
（１）論理回路４１の電源端子はスイッチＳＷ１を介して電源電圧ＶＣＣに接続される。
（２）ラッチ回路４２の電源端子はスイッチＳＷ２を介して電源電圧ＶＣＣに接続される。
（３）インバータ４５を備えず、検出端子Ｄ５がオープン状態であると判断したとき、比較器４４からのＨレベルのリセット信号に基づいて、スイッチＳＷ１，ＳＷ２をオンからオフに切り替える。すなわち、比較器４４が、検出端子Ｄ５のオープン状態を検出したとき、論理回路４１及びラッチ回路４２への電源供給を断にして、論理回路４１及びラッチ回路４２からの検出信号を未検出状態であるＬレベルの検出信号に固定する。

以上のように構成された実施形態２にかかる保護ＩＣ３０Ｂによれば、検出端子Ｄ５のオープン状態を検出したとき、論理回路４１及びラッチ回路４２への電源供給を断にする。これにより、論理回路４１及びラッチ回路４２からの出力信号を未検出状態であるＬレベルの検出信号に固定する。これにより、検出端子Ｄ５がフローティング状態であっても、誤検出状態を防止することができる。その他の作用効果は実施形態１と同様である。

実施形態３．
図６は本発明の実施形態３にかかる保護ＩＣ３０Ｃの構成例を示す回路図である。図６において、実施形態３にかかる保護ＩＣ３０Ｃは、図３の保護ＩＣ３０Ａに比較して以下の点が異なる。その他の構成は実施形態１と同様である。
（１）ラッチ回路４２を備えず、アンドゲート４６をさらに備える。ここで、論理回路４１からの出力信号はアンドゲート４６の第１の入力端子に入力される。また、比較器４４からの出力信号はインバータ４５を介してアンドゲート４６の第２の入力端子に入力される。ここで、アンドゲート４６は入力される２つの信号の論理積を演算し、演算結果の信号を信号出力端子Ｑ１から出力する。
以下、上記相違点について詳述する。

図６において、検出端子Ｄ５のオープン状態を検出しないときは、Ｈレベルの出力信号がアンドゲート４６に入力される。それ故、検出端子Ｄ５のオープン状態を検出せずかつ論理回路４１からのＨレベルの検出信号が出力されるとき、過電圧検出を示す検出信号を出力端子Ｑ１から出力することができる。従って、検出端子Ｄ５のオープン状態を検出しないときは、過電圧検出を示す検出信号を出力端子Ｑ１から出力することを防止できる。

以上のように構成された実施形態３にかかる保護ＩＣ３０Ｃによれば、検出端子Ｄ５のオープン状態を検出しないときは、過電圧検出を示す検出信号を出力端子Ｑ１から出力することを防止できる。その他の作用効果は実施形態１と同様である。

実施形態４．
図７は本発明の実施形態４にかかる保護ＩＣ３０Ｄの構成例を示す回路図である。図７において、実施形態４にかかる保護ＩＣ３０Ｄは、図３の保護ＩＣ３０Ａに比較して以下の点が異なる。その他の構成は実施形態１と同様である。
（１）インバータ４５に代えて、内部電圧源制御回路４７と内部電圧源４８とをさらに備える。
（２）論理回路４１及びラッチ回路４２は、前記内部電圧源４８からの所定の内部電源電圧Ｖｉｎｔに基づいて動作する。
以下、上記相違点について詳述する。

図７において、内部電圧源制御回路４７は、比較器４４からのＬレベルの検出信号に基づいて内部電圧源４８を動作させて内部電源電圧Ｖｉｎｔを発生させて、論理回路４１及びラッチ回路４２に供給する。一方、内部電圧源制御回路４７は、比較器４４からのＨレベルの検出信号に基づいて内部電圧源４８を動作させず、内部電源電圧Ｖｉｎｔを発生させない。このとき、論理回路４１及びラッチ回路４２は動作しない。

以上のように構成された実施形態４にかかる保護ＩＣ３０Ｄによれば、検出端子Ｄ５のオープン状態を検出したとき、論理回路４１及びラッチ回路４２への電源供給を断にする。これにより、論理回路４１及びラッチ回路４２からの検出信号を未検出状態であるＬレベルの検出信号に固定する。これにより、検出端子Ｄ５がフローティング状態であっても、誤検出状態を防止することができる。その他の作用効果は実施形態１と同様である。

変形例．
以上の各実施形態では、４個の二次電池Ｂ１〜Ｂ４を用いているが、本発明はこれに限らず、二次電池は２以上の個数であればよい。

以上の各実施形態では、二次電池Ｂ１〜Ｂ４を用いているが、本発明はこれに限らず、一次電池等の他の種類の電池を保護するＩＣに適用することができる。

以上の各実施形態では、ダイオード４３を用いているが、本発明はこれに限らず、一方向に電流を流す整流素子であればよい。

以上の各実施形態では、保護ＩＣ３０Ａ〜３０Ｄを開示しているが、本発明はこれに限らず、各保護ＩＣ３０Ａ〜３０Ｄを制御する制御方法として構成してもよい。

本実施形態と特許文献１との相違点
特許文献１には、断線時の破壊を防ぐ目的で、クランプ回路を入れる構成が開示されている。確かに端子がオープン（断線）時に特定の事項を防止する点では似ているが、保護ＩＣでの誤検出が起きる、接続順が限定されるという問題は解消できていない。

本実施形態では、すべての検出端子Ｄ１〜Ｄ４が接続されていなくても、保護ＩＣ３０Ａ〜３０Ｄ内で検出端子Ｄ１〜Ｄ４の各互いに隣接する端子間での各消費電流を均一化することで分圧状態が崩れないようにする。また、検出端子Ｄ５が接続されていないことを検出して、未検出状態に固定する。これにより、保護ＩＣ３０Ａ〜３０Ｄの誤検出を防止する。従来は顧客に対して、二次電池Ｂ１〜Ｂ４の接続端子Ｔ１５からの接続を要求していたが、接続端子Ｔ１１〜Ｔ１５を実質的に同時に接続することができる。また、接続端子Ｔ１１〜Ｔ１５の接続順序が順不同でも保護ＩＣ３０Ａ〜３０Ｄが誤検出することを防止できる。さらに、誤検出しないことによりヒューズＦ１、Ｆ２を溶断させないため、保護ＩＣ３０Ａ〜３０Ｄを実装した基板の歩留まりが従来技術に比較して低下しない。

１０〜１４…抵抗、
１５…ヒューズ回路、
１６…抵抗、
１７…ＭＯＳトランジスタ、
２０〜２４…キャパシタ、
３０，３０Ａ，３０Ｂ，３０Ｃ…保護ＩＣ、
３１〜３４…過電圧検出回路、
３５…オアゲート、
３６〜３８…レベルシフト回路、
３９…オアゲート、
４０…プロセッサ（制御回路）、
４１…論理回路、
４２…ラッチ回路、
４３…ダイオード、
４４…比較器、
４５…インバータ、
４６…アンドゲート、
４７…内部電圧源制御回路、
４８…内部電圧源、
５１〜５４…可変抵抗、
６０…インバータ、
６１〜６４…ＭＯＳトランジスタ、
７１，７２…抵抗、
７３…基準電圧発生回路、
７４…比較器、
Ａ１〜Ａ４…電流検出回路、
Ｂ１〜Ｂ４…二次電池、
Ｄ１〜Ｄ５，Ｄ１２…検出端子、
Ｆ１，Ｆ２…ヒューズ、
Ｑ１，Ｑ１１，Ｑ１２…信号出力端子、
ＳＷ１，ＳＷ２…スイッチ、
Ｔ１，Ｔ２…電源出力端子、
Ｔ１１〜Ｔ１５…接続端子、
ＶＣＣ１，ＶＣＣ２…電源端子、
ＧＮＤ１，ＧＮＤ２…接地端子。

特開２００７−２１８６８８号公報

Claims (10)

1. 互いに直列に接続された複数の電池を保護する半導体装置であって、前記複数の電池を接続したときの正極の検出端子と、少なくとも１つの中間の検出端子と、負極の検出端子とのうちの互いに隣接する検出端子間の各電圧、もしくは当該各電圧に対応する各対応電圧のうちのいずれかが所定のしきい値電圧以上となったときに、第１の検出信号を出力する半導体装置であって、
   前記正極の検出端子と、前記少なくとも１つの中間の検出端子とに流れる各電流を検出して、前記各電流が互いに実質的に同一となるように制御する制御回路と、
   前記負極の検出端子から、前記負極の検出端子に隣接する中間の検出端子に向かう方向で電流が流れるように接続された整流素子と、
   半導体基板の基準電位に接続された接地端子を有し、前記負極の検出端子に隣接する中間の検出端子の電圧を、前記負極の検出端子の電圧と比較して、前記負極の検出端子に前記電池が接続されていないことを検出したときに、第２の検出信号を出力する比較回路と、
   前記第２の検出信号に基づいて、前記第１の検出信号を出力することを停止する出力回路とを備えたことを特徴とする半導体装置。
2. 前記出力回路は前記第１の検出信号をラッチするラッチ回路を備え、前記第２の検出信号に基づいて、前記ラッチ回路をリセットすることで前記第１の検出信号を出力することを停止することを特徴とする請求項１記載の半導体装置。
3. 前記出力回路は、前記第２の検出信号に基づいて、前記出力回路に供給される電源電圧を断にすることで前記第１の検出信号を出力することを停止することを特徴とする請求項１記載の半導体装置。
4. 前記第２の検出信号を検出しないとき、前記出力回路のための内部電源電圧を発生する内部電圧源をさらに備え、
   前記第２の検出信号に基づいて、前記内部電圧源は前記出力回路のための内部電源電圧を発生しないことで前記第１の検出信号を出力することを停止することを特徴とする請求項１記載の半導体装置。
5. 前記第１の検出信号と、前記第２の検出信号の反転信号との論理積を演算して、演算結果の信号を前記第１の検出信号として出力する演算素子をさらに備えたことを特徴とする請求項１記載の半導体装置。
6. 互いに直列に接続された複数の電池を保護する半導体装置であって、前記複数の電池を接続したときの正極の検出端子と、少なくとも１つの中間の検出端子と、負極の検出端子とのうちの互いに隣接する検出端子間の各電圧、もしくは当該各電圧に対応する各対応電圧のうちのいずれかが所定のしきい値電圧以上となったときに、第１の検出信号を出力する半導体装置の制御方法であって、
   前記半導体装置は、前記負極の検出端子から、前記負極の検出端子に隣接する中間の検出端子に向かう方向で電流が流れるように接続された整流素子を備え、
   前記制御方法は、
   前記正極の検出端子と、前記少なくとも１つの中間の検出端子とに流れる各電流を検出して、前記各電流が互いに実質的に同一となるように制御するステップと、
   半導体基板の基準電位に接続された接地端子を有し、前記負極の検出端子に隣接する中間の検出端子の電圧を、前記負極の検出端子の電圧と比較して、前記負極の検出端子に前記電池が接続されていないことを検出したときに、第２の検出信号を出力するステップと、
   出力回路が、前記第２の検出信号に基づいて、前記第１の検出信号を出力することを停止するステップとを含むことを特徴とする半導体装置の制御方法。
7. 前記出力回路は前記第１の検出信号をラッチするラッチ回路を備え、
   前記制御方法は、
   前記第２の検出信号に基づいて、前記ラッチ回路をリセットすることで前記第１の検出信号を出力することを停止するステップをさらに含むことを特徴とする請求項６記載の半導体装置の制御方法。
8. 前記出力回路が、前記第２の検出信号に基づいて、前記出力回路に供給される電源電圧を断にすることで前記第１の検出信号を出力することを停止するステップをさらに含むことを特徴とする請求項６記載の半導体装置の制御方法。
9. 前記第２の検出信号を検出しないとき、前記出力回路のための内部電源電圧を発生する内部電圧源をさらに備え、
   前記第２の検出信号に基づいて、前記内部電圧源は前記出力回路のための内部電源電圧を発生しないことで前記第１の検出信号を出力することを停止するステップをさらに含むことを特徴とする請求項６記載の半導体装置の制御方法。
10. 前記第１の検出信号と、前記第２の検出信号の反転信号との論理積を演算して、演算結果の信号を前記第１の検出信号として出力するステップをさらに含むことを特徴とする請求項６記載の半導体装置の制御方法。

Images