JP6841344B2 - 半導体装置の製造方法、半導体装置 - Google Patents

Description

この発明は、半導体装置の製造方法と、その方法で製造された半導体装置に関する。

ＩＩＩ-Ｖ族窒化物半導体膜、特にＡｌ_ｘＧａ_ｙＩｎ_ｚＮ（ｘ+ｙ+ｚ=１、ｙ＞０）膜は、高い飽和電子速度と高い耐圧特性を有するため、電子デバイスの材料として応用されている。こうした電子デバイスの中でも、ヘテロ構造を用いて界面に高濃度の２次元電子ガスを生じさせる高電子移動度トランジスタ（ＨＥＭＴ：ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）が特に注目を集めている。

Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ（ｘ＋ｙ＋ｚ＝１、ｙ＞０）膜を用いたＨＥＭＴのことをＧａＮ系ＨＥＭＴと呼ぶ。ＧａＮ系ＨＥＭＴでは、Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ（ｘ＋ｙ＋ｚ＝１、ｙ＞０）からなるチャネル層上に、チャネル層よりもバンドギャップの大きなＡｌ_ｘＧａ_ｙＩｎ_ｚＮ（ｘ＞０、ｘ＋ｙ＋ｚ＝１）からなるバリア層を設けることがある。これにより分極効果によって高濃度の２ＤＥＧを生じさせ、シート抵抗を低くし、高い出力を得ることができる。チャネル層にはＧａＮが用いられ、バリア層にはＡｌＧａＮが用いられることが多い。

ＧａＮ系ＨＥＭＴの高出力化のためには、ＡｌＧａＮの代わりにＩｎＡｌＮ又はＩｎＡｌＧａＮからなるバリア層を用いることが有効である。混晶中にＩｎＮを含ませることにより、ＧａＮ層であるチャネル層との格子定数差が小さくなり、ＡｌＮの混晶比を増大させることが可能となる。これにより二次元電子ガスの濃度を向上させることができる。バリア層にＩｎＡｌＮを用いる場合、ＧａＮチャネル層との格子不整合を小さくするため、たとえばＩｎ_０．１７Ａｌ_０．８３Ｎといった組成が用いられる。このような材料がエピタキシャルウェハの表面に存在している場合、Ｉｎが存在していること、およびＡｌが多量に存在していることにより、ウエハプロセスでのアニールまたは薬品処理時に表面荒れ等のダメージが発生してしまう。

このため、ＩｎＡｌＮバリア層上にＧａＮキャップ層を設ける必要がある。しかし、ＩｎＡｌＮバリア層の最適な成長温度はたとえば７５０℃程度であり、ＧａＮキャップ層の最適な成長温度はたとえば１０５０℃程度であり、両者は大きく異なる。ＧａＮキャップ層の最適な成長温度に昇温する際にＩｎＡｌＮバリア層にダメージを与えてしまうことがある。逆に、昇温せずにＧａＮキャップ層を成長させる場合には高品質なＧａＮキャップ層を得ることが難しいという問題がある。特許文献１では、ＧａＮキャップ層を低温成長層と高温成長層に分けることで、ＩｎＡｌＮバリア層にダメージを与えずにＧａＮキャップ層の不純物濃度を抑制する方法が示されている。

日本特開平０９−１８６３６３号公報

特許文献１に開示の方法では、低温成長のＧａＮ層が存在するので、特にＣ濃度低減、及び平坦性の向上という点において、ＧａＮキャップ層の品質が不十分である。そのため、電流コラプスおよびゲートリークが大きいという問題があった。

本発明は上述の問題を解決するためになされたものであり、品質の高い半導体装置の製造方法と半導体装置を提供することを目的とする。

本願の発明にかかる半導体装置の製造方法は、チャネル層の上にＩｎＡｌＮまたはＩｎＡｌＧａＮでバリア層を形成することと、成長温度を上げながら該バリア層の上にＩｎＧａＮで遷移層を形成することと、該遷移層の上にＧａＮでキャップ層を形成することと、を備えたことを特徴とする。

本願の発明にかかる半導体装置は、基板と、該基板の上方に形成されたチャネル層と、該チャネル層の上に形成された、ＩｎＡｌＮまたはＩｎＡｌＧａＮのバリア層と、該バリア層の上に形成されたＩｎＧａＮの遷移層と、該遷移層の上にＧａＮで形成されたキャップ層と、を備え、該遷移層の組成は、０より大きく１より小さいｘを用いてＩｎ_ｘＧａ_1-ｘＮで表され、該ｘは該キャップ層に近い位置ほど小さい値となることを特徴とする。

本発明のその他の特徴は以下に明らかにする。

この発明によれば、成長温度を上げながらバリア層の上に遷移層を形成し、その後遷移層の上にキャップ層を形成するので、品質の高い半導体装置を製造することができる。

実施の形態１に係る半導体装置の断面図である。 バリア層、遷移層およびキャップ層の成長条件を示したタイミングチャートである。 原子濃度プロファイルを示す図である。 Ｃ濃度のプロファイルの例を示す図である。 Ｃ濃度のプロファイルの別の例を示す図である。 実施の形態２に係る各層の形成のためのシーケンスを示すタイミングチャートである。 半導体装置の断面図である。

本発明の実施の形態に係る半導体装置の製造方法と半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１は、実施の形態１に係る半導体装置の断面図である。実施の形態１に係る半導体装置はＩＩＩ-Ｖ族窒化物半導体エピタキシャルウェハである。このＩＩＩ-Ｖ族窒化物半導体エピタキシャルウェハは、例えば高電子移動度トランジスタ（ＨＥＭＴ：ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）を製造するためのエピタキシャルウェハである。

この半導体装置の製造方法について説明する。まず、例えばＳｉＣからなる基板１０の上に、有機金属気相エピタキシャル（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によってＡｌＮで核形成層１２をたとえば５０ｎｍ成長させる。

次いで、核形成層１２の上に、Ｆｅのドーパントガスを供給することによりＦｅをたとえば１×１０^１８ｃｍ^-３ドープさせたＧａＮで高抵抗層１３を成長させる。高抵抗層１３の層厚は例えば３００ｎｍである。高抵抗層１３の成長条件は、たとえば、温度１０５０℃、圧力２００ｍｂａｒ、キャリアガスとして水素を用いたものとすることができる。高抵抗層１３は耐圧向上およびピンチオフ特性改善のために設けられる。

次いで、高抵抗層１３の上に、アンドープのＧａＮでチャネル層１４を成長させる。チャネル層１４の層厚は例えば１μｍである。成長条件は、たとえば、温度１１００℃、圧力２００ｍｂａｒ、Ｖ/ＩＩＩ比５００、キャリアガスとして水素を用いたものとすることができる。こうして、基板１０の上方にチャネル層１４が形成される。

次いで、チャネル層１４上に、ＡｌＮでスペーサ層１５を成長させる。スペーサ層１５の層厚はたとえば１ｎｍである。成長条件は、たとえば、温度１０５０℃、圧力７０ｍｂａｒ、Ｖ/ＩＩＩ比２０００、キャリアガスとして水素を用いたものとすることができる。

次いで、スペーサ層１５の上に、ＩｎＡｌＮでバリア層１６を成長させる。バリア層１６の材料はＩｎＡｌＮまたはＩｎＡｌＧａＮとすることができる。バリア層１６は電子供給層として機能する。バリア層１６の層厚は例えば１０ｎｍである。成長条件は、たとえば、温度７５０℃、圧力７０ｍｂａｒ、Ｖ/ＩＩＩ比５０００、キャリアガスとして窒素を用いたものとすることができる。こうして、チャネル層１４の上にスペーサ層１５を介してＩｎＡｌＮまたはＩｎＡｌＧａＮのバリア層１６を形成する。

次いで、バリア層１６の上に、ＩｎＧａＮで遷移層１７を形成する。さらに、遷移層１７の上にＧａＮでキャップ層１８を形成する。遷移層１７の層厚は例えば２ｎｍであり、キャップ層１８の層厚は例えば２ｎｍである。キャップ層１８の成長条件は、たとえば、温度１０５０℃、圧力７０ｍｂａｒ、Ｖ/ＩＩＩ比５００、キャリアガスとして水素を用いたものとすることができる。キャップ層１８を形成した後、ウエハの上面側に電極を形成し、ウエハをダイシングすることで、複数の半導体チップを得ることができる。

図２は、バリア層１６、遷移層１７およびキャップ層１８の成長条件を示したタイミングチャートである。図２には、各層を形成する際の、成長温度と、Ａｌ原料、Ｉｎ原料、Ｇａ原料の供給の有無等が示されている。図中の太い実線が材料ガスの供給を表し、破線が供給停止を表す。バリア層１６、遷移層１７およびキャップ層１８の成長中、キャリアガスとＮ原料は常に供給される。

遷移層１７の成長中は、バリア層１６の成長温度からキャップ層１８の成長温度まで徐々に昇温を行う。つまり、成長温度を上げながらバリア層１６の上にＩｎＧａＮで遷移層１７を形成する。このとき、必ずしも温度を線形に上げていく必要はない。たとえば、遷移層１７の成長中にできるだけ早く温度を上げることでキャップ層１８の成長温度まで到達させた状態でＩｎＧａＮをいくらか成長させてもよい。あるいは、遷移層１７の成長中に階段状に温度を上げてもよい。いずれにしても、遷移層１７の成長中に成長温度を上昇させる。遷移層１７の成長中に成長温度を上昇させることで、遷移層１７の上部におけるＩｎの濃度を低下させることができる。

さらに、図２に示したとおり、遷移層１７の成長中は、Ｉｎ原料の供給量を減少させていくことが好ましい。Ｉｎ原料の供給量を減らしながら遷移層１７を形成することで、Ｉｎが多く含まれる部分を薄くすることができる。Ｉｎ原料の供給量を減少させる１つの方法として、バリア層１６成長時のＩｎ原料供給量から供給制御装置能力の下限供給量まで供給量を線形に減らしていくことが挙げられる。Ｉｎ原料の供給量を減少させる方法は特に限定されず、例えば、階段状に減少させてもよいし、昇温に伴ってＩｎ取り込み量が減少することを考慮して、徐々に減少量を緩やかにしてもよい。

遷移層１７の成長中に成長温度を上昇させることで、Ｉｎの取り込み量が減少していく。そのため、遷移層１７の成長中にＩｎ原料の供給量を減少させなくても遷移層１７へのＩｎ取り込み量を減少させることができる。Ｉｎ取り込み量を大きく減少させる１つの方法として、Ｉｎ原料の供給量を減少させることができる。

また、遷移層１７の成長中の昇温プロファイルおよびＩｎ原料の供給量減少プロファイルをコントロールすることで、遷移層１７の深さ方向組成プロファイルを調整することも可能である。ただし、製造における安定性および制御性を考慮すると、昇温プロファイルおよびＩｎ原料の供給量減少プロファイルは線形にすることが望ましい。

遷移層１７の成長圧力はたとえば７０ｍｂａｒとすることができる。遷移層１７の形成中はＩｎ原料の供給量を減少させていくため、遷移層１７のＶ/ＩＩＩ比は一律ではない。しかし、Ｉｎ原料の供給量の減少に合わせてＮ原料の供給量も減少させ、Ｖ/ＩＩＩ比が過剰に高くなることがないようにすることが望ましい。つまり、Ｎ原料の供給量を減らしながら遷移層１７を形成することができる。あるいは、Ｉｎ原料の供給量の減少に合わせてＧａ原料の供給量を増大させＶ／ＩＩＩ比が過剰に高くなることがないようにすることができる。つまり、Ｇａ原料の供給量を増やしながら遷移層１７を形成することができる。これらの手法によって、Ｖ/ＩＩＩ比が過剰に高くなって平坦性向上効果が不十分になることを防止できる。遷移層１７の層厚は、平坦性を確保するために必要な層厚より厚く、かつ、格子不整合の悪影響が出てしまう膜厚より薄くする必要がある。具体的には、遷移層１７の膜厚は０．５ｎｍ以上かつ３ｎｍ以下とすることが望ましい。

上述の工程により、ＩＩＩ-Ｖ族窒化物半導体エピタキシャルウェハが製造される。図３は、実施形態１の半導体装置の製造方法で製造されたＩＩＩ-Ｖ族窒化物半導体エピタキシャルウェハのバリア層１６、遷移層１７およびキャップ層１８におけるＩｎ、Ａｌ、Ｇａの原子濃度プロファイルを示す図である。遷移層１７の組成は、０より大きく１より小さいｘを用いてＩｎ_ｘＧａ_1-ｘＮで表される。この式のｘは、キャップ層１８に近い位置ほど小さい値となることが分かる。なお、図３では、便宜上線が重ならないように描いている。

実施の形態１に係る半導体装置の製造方法では、Ｉｎをサーファクタントとして機能させることで膜を平坦化することができる。このため、遷移層１７の成長の初期は低温成長であるが平坦に成長することができる。遷移層１７の形成中は、Ｉｎのサーファクタントの効果を利用しながら温度を上げていくことで、遷移層１７の平坦性を確保できる。平坦性の確保はゲートリークを低減する効果をもたらす。

図４、５は、実施の形態１の半導体装置のバリア層１６、遷移層１７およびキャップ層１８におけるＣ濃度のプロファイル例を示す図である。図４、５では、バリア層１６のＣ濃度よりもキャップ層１８のＣ濃度が低くなっている。また、図５では、バリア層１６のＣ濃度よりも遷移層１７のＣ濃度が低くなっている。図４、５では、遷移層１７のＣ濃度よりもキャップ層１８のＣ濃度が低くなっている。バリア層１６のＣ濃度よりもキャップ層１８のＣ濃度が低いことと、バリア層１６のＣ濃度よりも遷移層１７のＣ濃度が低いことは、どちらもキャップ層１８のＣ濃度を低くして電流コラプスを抑制することに寄与する。バリア層１６のＣ濃度よりもキャップ層１８のＣ濃度が低いことと、バリア層１６のＣ濃度よりも遷移層１７のＣ濃度が低いことのどちらか一方だけを満たしても上記効果を得ることができるが、両方を満たすことが望ましい。

Ｃ濃度のプロファイルは、必ずしも図４、５の通りでなくてもよい。遷移層１７とキャップ層１８のＣ濃度の大小関係に関わらず、上記の効果を得ることができる。しかし、実施の形態１に係る半導体装置の製造方法を用いると、通常は、遷移層１７のＣ濃度よりもキャップ層１８のＣ濃度が低くなる。これは、キャップ層１８の成長温度が遷移層１７の成長温度よりも高いためである。

キャップ層１８を高温で成長させることで、バリア層１６のＣ濃度よりもキャップ層１８のＣ濃度を低くすることができる。また、遷移層１７は温度を上昇させながら成長しているため、バリア層１６のＣ濃度よりも遷移層１７のＣ濃度を低くすることができる。これにより電流コラプスが抑制される。電流コラプス抑制のためには、バリア層１６よりも表面側にあり、かつバンドギャップの小さい材料からなる層のＣ濃度を低減することが重要である。

温度を上昇させながら遷移層１７を成長させたため、基本的には、ＩｎＧａＮで形成された遷移層１７のＣ濃度よりもＧａＮで形成されたキャップ層１８のＣ濃度が低くなる。ただし、Ｖ／ＩＩＩ比の設定によっては、本実施形態および実施形態２の製造方法を用いながら、遷移層よりもキャップ層のＣ濃度を高くすることも可能である。

遷移層のＣ濃度よりもキャップ層のＣ濃度を低くすることは必須の構成ではない。さらに、遷移層１７のＣ濃度は一定である必要はなく、たとえば、表面側に向かって減少してもよい。実施の形態１に係る半導体装置の製造方法では、遷移層１７の成長温度を上げていくため、遷移層１７のＣ濃度は表面側に向かって減少することが多い。

実施の形態１に係る半導体装置の製造方法と半導体装置はその特徴を失わない範囲で様々な変形が可能である。たとえば、基板１０はＳｉＣに限らずＳｉ又はサファイアとしてもよい。ＡｌＮで形成した核形成層１２は上部のＧａＮ層を成長させるためのバッファ層の一例である。核形成層１２として別のＡｌ_ｘＧａ_ｙＩｎ_ｚＮ（ｘ＋ｙ＋ｚ＝１）を用いてもよいし、複数の組成のＡｌ_ｘＧａ_ｙＩｎ_ｚＮ（ｘ＋ｙ＋ｚ＝１）層を重ねた多層のバッファ層を用いてもよい。たとえばＳｉＮなどの材料を基板上に設けた後にＡｌ_ｘＧａ_ｙＩｎ_ｚＮ（ｘ＋ｙ＋ｚ＝１）を成長してもよい。

高抵抗層１３はＦｅドープしたＧａＮとしたが、ＣドープのＧａＮを高抵抗層としてもよいし、高抵抗層自体を設けなくてもよい。バリア層１６の材料はＩｎＡｌＮまたはＩｎＡｌＧａＮとすることができる。ＩｎＡｌＧａＮを用いた場合、図２のバリア層１６を形成する期間においてＧａが供給される。

図１ではバリア層１６、遷移層１７およびキャップ層１８を連続で成長させることとしたが、必ずしも連続で成長させる必要はない。界面の急峻性を向上させるため、各層の成長条件に移行するため、又はキャリアガス切り替え後にガスの流れを安定化させるなどのために、成長中断期間を設けてもよい。

Ａｌ原料、Ｇａ原料、Ｎ原料として、たとえば、トリメチルアルミニウム、トリメチルガリウム、アンモニアをそれぞれ使用することができる。また、ＩｎＡｌＮのバリア層１６を成長させる時にはキャリアガスとして窒素を使用し、バリア層１６以外の層を成長させるときにはキャリアガスとして水素を使用することが望ましいが、これら以外の原料又はキャリアガスを使用してもよい。その他、実施の形態１の半導体装置の製造方法と半導体装置の特徴とは関係のない構造および成長条件については、上記通りである必要はない。

バリア層１６の成長圧力は１００ｍｂａｒ以下とすることが望ましい。これは、成長圧力を１００ｍｂａｒより高くすると、Ａｌ原料が気相中で反応し、正常な成長がなされなくなるからである。一方、成長圧力を低くしすぎるとＣ濃度の取り込み量が多くなりすぎるため、バリア層１６の成長圧力は２５ｍｂａｒ以上とすることが望ましい。

実施の形態２．
実施の形態２に係る半導体装置の製造方法と半導体装置は、実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。図６は、実施の形態２に係るバリア層１６の形成からキャップ層１８の形成までのシーケンスを示すタイミングチャートである。バリア層１６の成長後、炉内圧力を増大させてから遷移層１７を形成する。バリア層１６の成長後の時刻ｔ２からｔ３までの期間は成長中断期間である。この成長中断期間中に炉内圧力を上昇させ、遷移層１７成長時とキャップ層１８成長時の成長圧力を、バリア層１６成長時の成長圧力よりも大きくする。つまり、炉内圧力を増大させる。

遷移層１７とキャップ層１８の成長圧力をバリア層１６の成長圧力よりも高くすることで、遷移層１７とキャップ層１８のＣ濃度を実施の形態１よりもさらに低減することができる。圧力を上昇させることができるのは、遷移層１７にＩｎＧａＮを用いているからである。もし、遷移層１７にＩｎＡｌＧａＮ等のＡｌを含む材料を使用した場合は、Ａｌ原料が気相中で反応してしまい、正常な成長がなされなくなる。このように発明者は、ゲートリークと電流コラプスを抑制する上で障害となる多くの問題を解決する、最適な構造および製造方法を見出した。

遷移層１７の成長時とキャップ層１８の成長時の成長圧力は、１５０ｍｂａｒ以上とすることが望ましい。これにより、電流コラプスが生じないよう十分にＣ濃度を低くすることができる。一方、あまりにも成長圧力を高くし過ぎるとＡｌ原料を使用していなくても気相反応が生じてしまい正常な成長がなされなくなる。そこで、遷移層１７の成長時とキャップ層１８の成長時の成長圧力は、４００ｍｂａｒ以下とすることが望ましい。

電流コラプスを十分に抑制するためには、キャップ層１８のＣ濃度は５×１０^１６［ｃｍ^-３］以下であることが好ましく、遷移層１７のＣ濃度は１×１０^１７［ｃｍ^-３］以下であることが好ましい。遷移層１７の成長後にも成長中断期間を設けてもよい。また、実施の形態１と同様に、本発明の効果とは関係のない構造または成長条件については、実施の形態に記載してある通りでなくてもよい。

図７は、実施の形態１又は実施の形態２の方法で形成されたウエハに電極を形成した半導体装置の断面図である。キャップ層１８の上にゲート電極２０と、ソース電極２２と、ドレイン電極２４が設けられている。バリア層１６のバンドギャップはチャネル層１４のバンドギャップより大きく、電極に電圧を印加することでチャネル層１４に２次元電子ガスが生成される。これにより、高電子移動度トランジスタを構成することができる。

１６ バリア層、 １７ 遷移層、 １８ キャップ層

Claims (16)

1. チャネル層の上にＩｎＡｌＮまたはＩｎＡｌＧａＮでバリア層を形成することと、
   成長温度を上げながら前記バリア層の上にＩｎＧａＮで遷移層を形成することと、
   前記遷移層の上にＧａＮでキャップ層を形成することと、を備えたことを特徴とする半導体装置の製造方法。
2. Ｉｎ原料の供給量を減らしながら前記遷移層を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記バリア層の成長後、炉内圧力を増大させてから前記遷移層を形成することを特徴とする請求項１または２に記載の半導体装置の製造方法。
4. Ｎ原料の供給量を減らしながら前記遷移層を形成することを特徴とする請求項１から３のいずれか１項に記載の半導体装置の製造方法。
5. Ｇａ原料の供給量を増やしながら前記遷移層を形成することを特徴とする請求項１から４のいずれか１項に記載の半導体装置の製造方法。
6. 前記バリア層の成長圧力は２５ｍｂａｒ以上、１００ｍｂａｒ以下であることを特徴とする請求項１から５のいずれか１項に記載の半導体装置の製造方法。
7. 前記キャップ層の成長圧力は１５０ｍｂａｒ以上、４００ｍｂａｒ以下であることを特徴とする請求項１から６のいずれか１項に記載の半導体装置の製造方法。
8. 前記遷移層の成長圧力は１５０ｍｂａｒ以上、４００ｍｂａｒ以下であることを特徴とする請求項１から７のいずれか１項に記載の半導体装置の製造方法。
9. 基板と、
   前記基板の上方に形成されたチャネル層と、
   前記チャネル層の上に形成された、ＩｎＡｌＮまたはＩｎＡｌＧａＮのバリア層と、
   前記バリア層の上に形成されたＩｎＧａＮの遷移層と、
   前記遷移層の上にＧａＮで形成されたキャップ層と、を備え、
   前記遷移層の組成は、０より大きく１より小さいｘを用いてＩｎ_ｘＧａ_1-ｘＮで表され、前記ｘは前記キャップ層に近い位置ほど小さい値となることを特徴とする半導体装置。
10. 前記バリア層のＣ濃度よりも前記キャップ層のＣ濃度が低いことを特徴とする請求項９に記載の半導体装置。
11. 前記バリア層のＣ濃度よりも前記遷移層のＣ濃度が低いことを特徴とする請求項９または１０に記載の半導体装置。
12. 前記遷移層のＣ濃度よりも前記キャップ層のＣ濃度が低いことを特徴とする請求項１０または１１に記載の半導体装置。
13. 前記キャップ層のＣ濃度は５×１０^１６［ｃｍ^-３］以下であることを特徴とする請求項９から１２のいずれか１項に記載の半導体装置。
14. 前記遷移層のＣ濃度は１×１０^１７［ｃｍ^-３］以下であることを特徴とする請求項９から１３のいずれか１項に記載の半導体装置。
15. 前記遷移層の膜厚は０．５ｎｍ以上かつ３ｎｍ以下であることを特徴とする請求項９から１４のいずれか１項に記載の半導体装置。
16. 前記キャップ層の上に設けられたゲート電極と、
    前記キャップ層の上に設けられたソース電極と、
    前記キャップ層の上に設けられたドレイン電極と、を備え、
    前記バリア層のバンドギャップは前記チャネル層のバンドギャップより大きく、
    高電子移動度トランジスタを構成することを特徴とする請求項９から１５のいずれか１項に記載の半導体装置。

Images