JP6843543B2

JP6843543B2 - マイクロプロセッサ、マイクロプロセッサにおける外部回路の検査方法、及びプログラム

Info

Publication number: JP6843543B2
Application number: JP2016151294A
Authority: JP
Inventors: 啓二原田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2016-08-01
Filing date: 2016-08-01
Publication date: 2021-03-17
Anticipated expiration: 2036-08-01
Also published as: JP2018022227A

Description

本発明は、双方向入出力ポートに接続される外部回路の状態を自己検査する技術に関する。

双方向入出力ポート（以下、単に入出力ポートという）に接続される受動部品の自己検査をする手法が、特許文献１に開示されている。特許文献１に記載された検査手法では、出力ポートからＨｉｇｈ／Ｌｏｗレベルを出力した時に、入力ポートにおいて両ポートの間に配置された外部回路の特性に応じた位相変化が得られるかどうかを判定する。

特開２０１１−０４３４４０号公報

特許文献１に記載された手法はＧＮＤショート以外の状態も検出することができるが、入力ポートと出力ポートとを別個に設ける必要があり、さらに検査時には両ポートを装置外部でショートしなければならず、複雑な構成を必要とする。そこで、本発明は、入出力ポートに接続される外部回路の電気的特性や状態を簡易な構成で検査することができるマイクロプロセッサ、検査方法、及びプログラムを提供することを目的とする。

本発明によるマイクロプロセッサは、入出力ポートを備え、当該入出力ポートに接続される外部回路を検査可能なマイクロプロセッサであって、特定レベルの電圧を出力中である前記入出力ポートの電圧出力をオフにした後、前記入出力ポートの電圧を一定の間隔で監視する監視手段と、前記監視手段で監視された電圧が所定の閾値を超えたか否かを検査する検査手段と、前記入出力ポートに前記外部回路が接続されていない場合に得られる検査結果を校正値として用いて、前記入出力ポートに前記外部回路が接続されている場合に得られる前記検査結果を校正する校正手段と、を有し、前記校正手段によって校正されたデータ列における１と０との分布状況に基づき、前記外部回路の電気的特性に加えて、少なくとも前記入出力ポートのＧＮＤショート、オープン、及び前記外部回路の接続の有無が判定されることを特徴とする。

本発明によれば、マイクロプロセッサの入出力ポートに接続される外部回路の電気的特性や状態を簡易な構成で検査することができる。

本発明の第１の実施例に係るマイクロプロセッサのハードウエア構成の一例を示すブロック図である。図１に示す入出力ポートの構成の一例を示す図である。検査電圧波形の一例を示す図である。第１の実施例における検査フローを示す図である。被検査回路の一例を示す図である。所定数のサンプルに対して図４に示す検査フローを実行した場合における、検出回数の分布を説明するための図である。校正値の取得フローを示す図である。検査結果の判定フローを示す図である。インクジェットプリンタのプリンタユニットの一例を示す図である。制御基板の構成の一例を示すブロック図である。フィルタ回路が接続された制御基板の一例を示す図である。

以下、本発明を実施するための形態について図面を用いて説明する。

[実施例１]
図１は、本発明の第１の実施例に係るマイクロプロセッサのハードウエア構成の一例を示すブロック図である。第１の実施例に係るマイクロプロセッサ（ＭＰＵ）１０は、ＣＰＵ１０４と、タイマ１０５と、カウンタ１０６と、入出力ポート１０７と、入出力ポート１０８とを備える。ＭＰＵ１０は、さらに、後述するウェイト時間を記憶するメモリ１０１と、後述するデータ列を記憶するメモリ１０２と、後述する、検査電圧の読み込み回数の設定値を記憶するメモリ１０３とを備える。

入出力ポート１０７には、被検査回路として、抵抗１１０とコンデンサ１１１とが接続されている。なお、図１に示される被検査回路は一例であって、入出力ポート１０７にはその他の被検査回路が接続されていてもよい。一方、入出力ポート１０８には何も接続されていない。入出力ポート１０８は、本実施例では、後述するようにＭＰＵ１０の固有特性を取得するために用いられる。後述するように本実施例のＭＰＵは、入出力ポートを備え、入出力ポートに接続される外部回路を検査することが可能である。

図２は、図１に示す入出力ポート１０７，１０８の構成の一例を示す図である。図２（ａ）には、入出力ポート１０８の構成が示されている。図２（ｂ）には、入出力ポート１０７の構成が示されている。図２（ａ），（ｂ）に示すように、入出力ポート１０７，１０８の構成は同じであり、それぞれ、出力バッファ２０１と、入力バッファ２０２と、プルダウン抵抗２０３とを含む。出力バッファ２０１は、出力ディセーブル機能を有し、出力のオンとオフとを制御可能である。本実施例では、出力バッファ２０１と入力バッファ２０２とを図２に示すように接続することで、入力と出力との両方の機能を備えた入出力バッファを構成する。上述したように、入出力ポート１０７には、抵抗１１０とコンデンサ１１１とが接続されるが、入出力ポート１０８には、何も接続されない。

入出力ポート１０７，１０８は、周辺デバイスとのインターフェースとして使用される、汎用性が高いポートである。図１には、２つの入出力ポート１０７，１０８が例示されているが、通常、ＭＰＵには多数の入出力ポートが用意されていて、各入出力ポートは例えば、モータドライバＩＣに対して制御信号を出力したり、センサやスイッチの電圧レベルを読み込んだりする。

図３は、検査電圧波形の一例を示す図である。Ｖｐ（ｔ）は、図２に示すＶｐラインにおける電圧（以下、検査電圧という）の電圧値の時間変化を示す。ｔは、経過時間を示す。

まず、ｔ₀において、図２に示す出力バッファ２０１からＨｉｇｈレベルの電圧が出力される。そのため、ｔ₀におけるＶｐ（ｔ）は３．３Ｖとなる。なお、３．３Ｖは一例であり、他の電圧値でも良い。なお、Ｈｉｇｈレベルの電圧を、特定レベルの電圧と呼ぶこともある。

次に、ｔ₁において、出力バッファ２０１の出力（電圧出力）がディセーブルに設定される。そのため、ｔ₁におけるＶｐ（ｔ）は、時間経過とともに図２に示すプルダウン抵抗２０３と被検査回路（抵抗１１０及びコンデンサ１１１）とからなる時定数に応じて徐々に垂下する。

ＣＰＵ１０４は、ｔ₁以降におけるＶｐ（ｔ）を監視する。具体的には、ＣＰＵ１０４は、図２に示す入力バッファ２０２を用いて一定の間隔でＶｐ（ｔ）を繰り返し読み出す。そして、ＣＰＵ１０４は、監視結果に基づき検査の合否を判定する。

Ｖｔｈは、入力バッファ２０２の読み値が、０（Ｌｏｗレベル）であるか１（Ｈｉｇｈレベル）であるかを判定するための閾値である。本実施例では、図３の下図に示されるように、各読み出しタイミングにおける、入力バッファ２０２の読み値を０または１としてデータ列３０１に格納する。当該データ列３０１は、メモリ１０２に格納される。ｔ₂は、Ｖｐ（ｔ）がこのＶｔｈと交差する時間を示す。

図３に示す例では、入力バッファ２０２の読み値として、ｔ₁からｔ₂まで１が４回検出され、ｔ₂以降は０が検出される。ＣＰＵ１０４は、検出された回数（ここでは、４）を判定値と比較することで被検査回路の状態を判断する。なお、判定値は、予め実験的に求めプログラムＲＯＭ（不図示）に保存されている。

図４は、第１の実施例における検査フローを示す図である。本実施例では、ＭＰＵ１０（具体的にはＣＰＵ１０４）が被検査回路に対して信号出力を行い、当該信号出力に対する被検査回路特有の反応をＭＰＵ１０が検出する。

まず、ＭＰＵ１０は、カウンタ１０６が記憶する読み出し回数Ｎを１に初期化する（ステップＳ４０１）。

次に、ＭＰＵ１０は、出力バッファ２０１からＨｉｇｈレベルの電圧を出力する（ステップＳ４０２）。そして、ＭＰＵ１０は、Ｖｐラインの電圧がＨｉｇｈレベル（ここでは、３．３Ｖ）になるまで一定時間ウェイトして、出力バッファ２０１をディセーブル（非駆動）状態にする（ステップＳ４０３）。

次に、ＭＰＵ１０は、タイマ１０５を用いて、予め設定されたウェイト時間が経過するまでウェイトする（ステップＳ４０４）。本実施例では、上記ウェイト時間を示す情報が予めメモリ１０１に格納される。そして、ＭＰＵ１０は、入力バッファ２０２から現時点ｔの信号レベルを読み出す（ステップＳ４０５）。このとき、Ｖｐ（ｔ）が上記閾値を超えていれば、ＭＰＵ１０は、信号レベルを１（Ｈｉｇｈレベル）と判断する。Ｖｐ（ｔ）が上記閾値以下であれば、ＭＰＵ１０は、信号レベルを０（Ｌｏｗレベル）と判断する。そして、ＭＰＵ１０は、信号レベルの読み値をメモリ１０２に格納されたデータ列のＮビット目（最下位ビット（ＬＳＢ：ＬｅａｓｔＳｉｇｎｉｆｉｃａｎｔＢｉｔ）から数えてＮビット目）に書き込む（ステップＳ４０６）。

次に、ＭＰＵ１０は、読み込み回数Ｎが予め定められた設定値に達しているかどうかを判断する（ステップＳ４０７）。なお、設定値を示す情報は予めメモリ１０３に格納されている。読み込み回数Ｎが設定値に達していない場合は（ステップＳ４０７のＮｏ）、ＭＰＵ１０は、読み込み回数Ｎを１インクリメントしてステップＳ４０４の処理に戻る。読み込み回数Ｎが設定値に達している場合は（ステップＳ４０７のＹｅｓ）、ＭＰＵ１０はステップＳ４０８の処理に進む。

最後に、ＭＰＵ１０は、メモリ１０２に格納されたデータ列において、ＬＳＢ（図３の３０１の一番左端）から連続して１が格納されているビット数をカウントし、当該ビット数を検査結果として取得する（ステップＳ４０８）。このように、本実施例では、入力バッファ２０２の読み値が１から０に切り替わるまでに行われた読み出し回数が検査結果として取得される。

以上の処理を実行することで、本実施例のＭＰＵ１０は、Ｈｉｇｈレベル（特定レベル）の電圧を出力中である入出力ポートの電圧出力をオフにした後、入出力ポートの電圧を一定の間隔で監視する。そして、ＭＰＵ１０は、監視された電圧が所定の閾値（Ｖｔｈ）を超えたか否かを検査する。よって、図３に示すような検査電圧波形とデータ列３０１が出力されるとともに、被検査回路に対する検査を実行するためのデータ取得が完了する。

図５は、被検査回路の一例を示す図である。図５に示すＭＰＵ５０の構成は、図１に示すＭＰＵ１０と同様である。ただし、ＭＰＵ５０は、入出力ポート５０１〜５０４を有する。ＭＰＵ５０には、抵抗アレイ（ＲＡ）５１とコンデンサ（アレイＣＡ）５２とからなる被検査回路が接続されている。ＭＰＵ５０の各入出力ポートはそれぞれ、図５に示すようにＣＲフィルタに接続される。具体的には、入出力ポート５０１は、ＲＡ５１のピン（Ｐｉｎ）１とＰｉｎ８とを介して、さらにＣＡ５２のＰｉｎ８とＰｉｎ１とを介してグランド（ＧＮＤ）に接続される。入出力ポート５０２〜５０４も同様にして、ＧＮＤに接続される。なお、ＲＡ５１の、Ｐｉｎ１とＰｉｎ８との間、Ｐｉｎ２とＰｉｎ７との間、Ｐｉｎ３とＰｉｎ６との間、及びＰｉｎ４とＰｉｎ５との間にはそれぞれ、同じ抵抗値の抵抗が配置されている。ＣＡ５２も同様に、各ピンの間に同じ容量のコンデンサが配置されている。

なお、ここでは被検査回路としてＣＲフィルタを例に挙げたが、被検査回路は、一定以上の時定数を有する回路であればどのような回路であってよい。

図５に示す被検査回路に対する検査においては、ＭＰＵ５０の各入出力ポートから出力される信号のそれぞれに対して、図４に示す処理が行われる。すなわち、ＭＰＵ５０は、入出力ポート５０１からＨｉｇｈレベルの電圧を出力して、ＲＡ５１のＰｉｎ１とＰｉｎ８との間に配置された抵抗を介して、ＣＡ５２のＰｉｎ８とＰｉｎ１との間に配置されたコンデンサを充電する。次に、ＭＰＵ５０は、Ｈｉｇｈレベルの電圧を出力中である入出力ポート５０１の出力をディセーブルにする。すると、上記コンデンサに充電された電荷の放電が開始される。それと同時に、ＭＰＵ５０は、入出力ポート５０１のリードを開始する。ＭＰＵ５０は、一定の周期で複数回（例えば１ｕｓの周期で１２８回）リードする。ＭＰＵ５０は、入出力ポート５０２〜５０４に対しても同様の処理を行う。

仮に、入出力ポート５０１に対応する、ＣＲフィルタと対ＧＮＤ抵抗（図２に示すプルダウン抵抗２０３に相当）とからなる回路の時定数τが２５ｕｓであるとする。また、入出力ポート５０１におけるＶＩＬがＶｃｃ×３６．８％であるとする。ＶＩＬは、Ｌｏｗレベルと認識される電圧レベルである。この場合、ＣＲフィルタと対ＧＮＤ抵抗とからなる上記回路における時定数τ経過後の電圧減衰は３６．８％である。したがって、１〜２４回目までのリード時には１が、２５〜１２８回目までのリード時には０が検出されるので、ＣＲフィルタと対ＧＮＤ抵抗とからなる上記回路における１の検出回数は２４となる。以下、１の検出回数を、単に検出回数という場合がある。

一方、検出回数は、被検査回路が正常な状態であっても、入出力ポートのＶＩＬやリーク電流、ＣＲフィルタの抵抗値や静電容量など、各回路素子の特性のばらつきによって大きく変わり得る。このため、検査の判定値は、このばらつきによる検出回数の変動を考慮して、幅を持たせて設定する必要がある。しかし、判定値の幅が被検査回路の異常時に取得しうる検出回数にまで達する（オーバーラップする）場合は、後述する校正処理を行い、バラつきをキャンセルする必要がある。オーバーラップしない場合は、校正処理は不要である。したがって、その場合には、後述する図７または図８の処理において、校正値Ｎ０をゼロとして検査可能である。また、オーバーラップしない場合は、図７の処理を実行せずに図８の処理のみが実行されても良い。なお、上記判定値は、予め実験的に求められ、プログラムＲＯＭ（不図示）等に格納される。

図６は、所定数のサンプルに対して図４に示す検査フローを実行した場合における、検出回数の分布を説明するための図である。図６（ａ）には、オーバーラップしない場合の検出回数の分布の一例が示されている。図６（ａ）に示すように、オーバーラップしない場合には、回路正常時の分布６１１と回路異常時の分布６１２とは交差しない。このため、オーバーラップしない場合においては、正常値と異常値とを取り違えることは無い。一方、図６（ｂ）には、オーバーラップする場合の検出回数の分布の一例が示されている。図６（ｂ）に示すように、オーバーラップする場合には、正常時の分布６２１と異常時の分布６２２とが交差している。したがって、斜線で示される領域においては、正常と異常とを判別することは不可能である。このような場合は、後述する校正処理により、入出力ポートのＶＩＬやリーク電流変動など、ＭＰＵ側のばらつきを低減させ、正常と異常とを分離させる。図６（ｃ）には、校正後の検出回数の分布イメージが破線で示されている。

校正は、ＭＰＵにおける入出力ポートのＶＩＬやリーク電流、あるいはＭＰＵの浮遊容量の個体差による検出結果のばらつきをキャンセルするために行われる。具体的には、まず、回路が何も接続されていない入出力ポート（空きポートまたは未使用入出力ポートという）に対して図４に示す処理が施されて、当該空きポートの検査結果が取得される。次に、被検査回路が接続された入出力ポート（検査対象ポートという）に対して図４に示す処理が施されて、当該検査対象ポートの検査結果が取得される。そして、検査対象ポートの検査結果から空きポートの検査結果が差し引かれる。こうすることでＭＰＵの個体差による検査結果のばらつきをキャンセルすることができ、被検査回路状態が純粋に反映された検査結果を得ることができる。

ここで、本実施例における校正処理および検査結果の判定処理について、図７および図８を用いて具体的に説明する。図７は、校正値の取得フローを示す図である。図８は、検査結果の判定フローを示す図である。

まず、ＭＰＵ１０は、未使用入出力ポート（例えば、図１に示す入出力ポート１０８）に対して図４に示す処理を行う（ステップＳ７０１）。そして、ＭＰＵ１０は、ステップＳ４０８の処理で取得された検査結果を校正値Ｎ０に代入する（ステップＳ７０２）。

次に、ＭＰＵ１０は、検査対象ポート（例えば、図１に示す入出力ポート１０７）に対して図４に示す処理を行う（ステップＳ８０１）。そして、ＭＰＵ１０は、ステップＳ４０８の処理で取得された検査結果を、校正前検査結果Ｎ１に代入する（ステップＳ８０２）。ＭＰＵ１０は、校正前検査結果Ｎ１からステップＳ７０２で取得した校正値Ｎ０を差し引き、その結果を校正後検査結果Ｎ１’に代入する（ステップＳ８０３）。なお、上述したオーバーラップがない場合は、ステップＳ８０３の処理をスキップしてＮ１の値をそのままＮ１’として扱っても良い。ＭＰＵ１０は、校正後検査結果Ｎ１’を判定値と比較する（ステップＳ８０４）。なお、１が格納されているビット数を検査結果として取得し、そのビット数を示す検査結果と判定値に基づいてステップＳ８０４の処理が実行されても良い。その他、１が格納されているビット数から算出された経過時間（つまり電圧値が閾値以下となるまでの経過時間）を検査結果として取得し、その経過時間と判定値に基づいてＳ８０４の処理が実行されても良い。校正後検査結果Ｎ１’が判定値の範囲内である場合は（ステップＳ８０４のＹｅｓ）、ＭＰＵ１０は、検査結果が正常（ＯＫ）である、すなわち被検査回路に異常なし、と判断する（ステップＳ８０５）。また、校正後検査結果Ｎ１’が判定値の範囲外である場合は（ステップＳ８０４のＮｏ）、ＭＰＵ１０は、検査結果が異常（ＮＧ）である、すなわち被検査回路に異常あり、と判断する（ステップＳ８０６）。通常、コンデンサ付きの被検査回路と接続された検査対象ポートの検出回数（Ｎ１）は、コンデンサ付きの被検査回路が接続されていない未使用入出力ポートの検出回数（Ｎ０）よりも多くなる。この特性を踏まえて、上記判定値の範囲の一例として、１以上といった判定値が設定されても良い。以上のように、校正後検査結果を用いて判定を行うことにより、図６（ｂ）に示すように検出回数の分布がオーバーラップする場合であっても、被検査回路（外部回路）の電気的特性（ここでは、時定数）が正常であるか否かを適切に判断することができる。言い換えれば、正常な被検査回路（外部回路）が検査対象ポートに接続されていると判断することができる。なお、ＭＰＵの個体差を考慮しても正しく検査結果を取得できる場合には校正は不要である。

本実施例では、検査電圧波形が二次曲線を描きながら減衰していく外部回路を前提としている。そして、メモリ１０２に格納されたデータ列においてＬＳＢから１が連続して格納されているビット数を判断基準としている。しかし、メモリ１０２に格納されたデータ列の全域を判断基準として用いるようにしてもよい。例えば、データ列の全域における値の分布状況を判断基準としてもよい。そのような形態によれば、入出力ポートのＧＮＤショートやオープンなども判定可能である。例えば、データ列の全域が０である場合には、入出力ポートがＧＮＤショートしていると判断してもよい。また例えば、データ列の全域において値がふらついている場合には、入出力ポートがオープンになっていると判断してもよい。また、入出力ポートの先にある外部回路を構成する個々の部品の有無、などを検査対象とするようにしてもよい。

また、実装基板の検査は、専用の検査装置により行われるケースが多い。そのように検査装置を使うケースでは、全ての回路ブロックに検査装置との接点を設ける必要がある。このため、数十〜数百の接点を基板に設ける必要があり、さらなる高密度化の妨げとなっている。また、プローブの劣化や、ホコリ、フラックスの付着などによりプローブと接点との接触不良が発生しうるという根本的な問題を抱えている。本実施例では、専用の検査装置を用いないので、こうした接点を必要としない。それにより、実装基板のさらなる高密度化を実現することが可能になる。また、接点を必要としないので、プローブとの接触不良などの問題を考慮する必要がない。

次に、プリンタに本実施例を適用した場合の例を示す。図９は、インクジェットプリンタのプリンタユニットの一例を示す図である。図９に示すプリンタユニットは、搬送機構９０１と、クリーニング機構９０２と、シャーシ９０３と、キャリッジ９０４と、自動搬送機構９０５と、制御基板９０６と、フラットケーブル９０７とを備える。搬送機構９０１は、記録媒体を搬送する。クリーニング機構９０２は、プリントヘッドのノズルをクリーニングする。キャリッジ９０４は、プリントヘッドを搬送する。自動搬送機構９０５は、複数の記録媒体から最上部の一枚だけを取り出してプリントユニットに送り込む。フラットケーブル９０７は、制御基板９０６から出力されるプリントヘッド制御信号をプリントヘッドに伝送するためのケーブルである。

図１０は、制御基板９０６の構成の一例を示すブロック図である。ＭＰＵ１００１は、図１に示す構成を備える。ＭＰＵ１００１は、ＲＯＭ１００４に格納されたプログラムに基づいて装置全体を制御する。プリントヘッドは、フラットケーブル９０７を経由してＭＰＵ１００１が生成するプリントヘッド制御信号を受信する。そして、プリントヘッド１００２は、受信したプリントヘッド制御信号に基づいてインク液滴を記録媒体に吐出する。

プリントヘッド制御信号は数ＭＨｚの高速信号である。プリントヘッド制御信号を伝送するフラットケーブル９０７は通常１ｍ程度の長さを有する。そのため、波形成形及び放射電磁界低減のために、制御基板９０６側にフィルタ回路を挿入する必要がある。

図１１は、フィルタ回路が接続された制御基板９０６の一例を示す図である。フィルタ回路には、例えば、フラットケーブルのインダクタ成分による波形のリンギングを抑えたり、不要な高調波成分をキャンセルしたりするために遅延回路が用いられる。その代表例がＣＲフィルタである。ＲＡ１１０２〜１１０４は、図５に示すＲＡ５１と同様である。ＣＡ１１０５〜１１０７は、図５に示すＣＡ５２と同様である。コネクタ１１０８は、フラットケーブル９０７をプリントヘッド１００２と接続するためのコネクタである。図１１に示す例では、ヘッド制御信号を伝送するための信号ライン１２本の全てにＣＲフィルタ回路が挿入されている。また、図１１に示す例では、ＭＰＵ１００１が図８に示す処理を実行することで、信号ライン一本一本に対して検査が実施される。その際、ＭＰＵ１００１は、予め、図示しない未使用入出力ポートに対して図７に示す処理を実行して校正値Ｎ０を取得しておく。

このように、本実施例によれば、前述したような接点を信号ライン一つ一つに設けることなくＣＲフィルタ回路の状態や電気的特性を簡単な構成で検査することができる。よって、本実施例はＣＲフィルタ回路などの実装テストに好適である。

なお、本実施形態では、図８の処理を全てＭＰＵ１０が実行するとして説明したが、例えば、ステップＳ８０３以降の処理を、別の判定装置が実行しても良い。

（その他の実施形態）
本発明は、上記実施例の１以上の機能を実現するプログラムを、ネットワークまたは記憶媒体を介してシステムまたは装置に供給し、そのシステムまたは装置のコンピュータにおける１つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

Claims

入出力ポートを備え、当該入出力ポートに接続される外部回路を検査可能なマイクロプロセッサであって、
特定レベルの電圧を出力中である前記入出力ポートの電圧出力をオフにした後、前記入出力ポートの電圧を一定の間隔で監視する監視手段と、
前記監視手段で監視された電圧が所定の閾値を超えたか否かを検査する検査手段と、
前記入出力ポートに前記外部回路が接続されていない場合に得られる検査結果を校正値として用いて、前記入出力ポートに前記外部回路が接続されている場合に得られる前記検査結果を校正する校正手段と、
を有し、
前記校正手段によって校正されたデータ列における１と０との分布状況に基づき、前記外部回路の電気的特性に加えて、少なくとも前記入出力ポートのＧＮＤショート、オープン、及び前記外部回路の接続の有無が判定される
ことを特徴とするマイクロプロセッサ。
前記検査手段は、前記入出力ポートの電圧を一定の間隔で監視して得られる電圧値が前記所定の閾値以下になるまでの経過時間を前記検査結果として取得し、
前記検査結果である経過時間に基づいて、前記所定の外部回路が接続されているか否かが判定されることを特徴とする
請求項１に記載のマイクロプロセッサ。
前記検査手段は、
前記入出力ポートの電圧を一定の間隔で監視して得られる電圧値のそれぞれについて、前記所定の閾値を超えているか否かを判定し、前記電圧値が前記所定の閾値を越えている場合には１を、前記所定の閾値以下である場合には０を、前記検査結果としてデータ列の最下位ビットから順に格納し、
前記データ列の値に基づき、前記所定の外部回路が接続されているか否かが判定されることを特徴とする
請求項１に記載のマイクロプロセッサ。
前記検査手段は、
前記データ列において、ＬＳＢから連続して格納されている１の数が予め定められた判定値の範囲内である場合に、前記入出力ポートに前記所定の外部回路が接続されていると判断する
請求項３に記載のマイクロプロセッサ。
前記外部回路が、ＣＲフィルタ回路であり、
前記外部回路の電気的特性が判定され、
前記電気的特性には、少なくとも時定数が含まれる
請求項１から４のうちのいずれか１項に記載のマイクロプロセッサ。
入出力ポートを備えるマイクロプロセッサにおける、当該入出力ポートに接続される外部回路を検査する検査方法であって、
特定レベルの電圧を出力中である前記入出力ポートの電圧出力をオフにした後、前記入出力ポートの電圧を一定の間隔で監視するステップと、
前記監視された電圧が所定の閾値を超えたか否かを検査する検査ステップと、
前記入出力ポートに前記外部回路が接続されていない場合に得られる検査結果を校正値として用いて、前記入出力ポートに前記外部回路が接続されている場合に得られる前記検査結果を校正する校正ステップと、
を有し、
前記校正ステップにおいて校正されたデータ列における１と０との分布状況に基づき、前記外部回路の電気的特性に加えて、少なくとも前記入出力ポートのＧＮＤショート、オープン、及び前記外部回路の接続の有無が判定される
ことを特徴とする検査方法。
前記検査ステップにおいて、前記入出力ポートの電圧を一定の間隔で監視して得られる電圧値が前記所定の閾値以下になるまでの経過時間を前記検査結果として取得し、
前記検査結果である経過時間に基づいて、前記所定の外部回路が接続されているか否かが判定されることを特徴とする
請求項６に記載の検査方法。
前記検査ステップにおいて、
前記入出力ポートの電圧を一定の間隔で監視して得られる電圧値のそれぞれについて、前記所定の閾値を超えているか否かを判定し、前記電圧値が前記所定の閾値を越えている場合には１を、前記所定の閾値以下である場合には０を、前記検査結果としてデータ列の最下位ビットから順に格納し、
前記データ列の値に基づき、前記所定の外部回路が接続されているか否かが判定されることを特徴とする
請求項６に記載の検査方法。
前記検査ステップにおいて、
前記データ列において、ＬＳＢから連続して格納されている１の数が予め定められた判定値の範囲内である場合に、前記入出力ポートに前記所定の外部回路が接続されていると判断する
請求項８に記載の検査方法。
前記外部回路が、ＣＲフィルタ回路であり、
前記外部回路の電気的特性が判定され、
前記電気的特性には、少なくとも時定数が含まれる
請求項６から９のうちのいずれか１項に記載の検査方法。
コンピュータを請求項１から５のうちのいずれか１項に記載のマイクロプロセッサとして機能させるためのプログラム。