JP6844572B2 - Power buffer device - Google Patents
Power buffer device Download PDFInfo
- Publication number
- JP6844572B2 JP6844572B2 JP2018068789A JP2018068789A JP6844572B2 JP 6844572 B2 JP6844572 B2 JP 6844572B2 JP 2018068789 A JP2018068789 A JP 2018068789A JP 2018068789 A JP2018068789 A JP 2018068789A JP 6844572 B2 JP6844572 B2 JP 6844572B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- capacitor
- voltage
- buffer device
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/14—Arrangements for reducing ripples from DC input or output
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Power Conversion In General (AREA)
Description
本発明は、電力バッファ装置に関する。 The present invention relates to a power buffer device.
従来、系統側の瞬時電力脈動を補償するための電力バッファ装置として、インバータに直流電力を入力する直流リンクのコンデンサ容量を小さくするために、直流リンクに並列に補助回路を接続するトポロジーが提案されている（例えば、特許文献１を参照）。 Conventionally, as a power buffer device for compensating for instantaneous power pulsation on the system side, a topology in which an auxiliary circuit is connected in parallel with the DC link has been proposed in order to reduce the capacitor capacity of the DC link that inputs DC power to the inverter. (See, for example, Patent Document 1).
また、直流リンクに設けるコンデンサの容量を小さくするために、直流リンクに補助回路を直列接続するトポロジーも提案されている（例えば、非特許文献１を参照）。しかし、ＤＣバス電圧が上昇する条件を想定すると、コンデンサの耐圧を低くできない。 Further, in order to reduce the capacity of the capacitor provided in the DC link, a topology in which an auxiliary circuit is connected in series to the DC link has also been proposed (see, for example, Non-Patent Document 1). However, assuming the condition that the DC bus voltage rises, the withstand voltage of the capacitor cannot be lowered.
ここで、直流リンクに大容量のコンデンサを使用すると、サイズの大きい大容量コンデンサを実装するために直流リンクのサイズが大きくなり、また、コストも大きくなる。また、補助回路を設けることにより、コンデンサの容量を小さくする構成でも、コンデンサの耐圧を低くできないと、コンデンサのサイズを低減することができず、直流リンクのサイズが大きくなり、また、コストも低減できないという不都合が生じる場合があった。 Here, if a large-capacity capacitor is used for the DC link, the size of the DC link becomes large and the cost also increases because a large-capacity capacitor having a large size is mounted. Further, even if the capacity of the capacitor is reduced by providing an auxiliary circuit, the size of the capacitor cannot be reduced unless the withstand voltage of the capacitor is lowered, the size of the DC link becomes large, and the cost is also reduced. In some cases, the inconvenience of not being able to do so occurred.
本発明は、上記のような問題に鑑みてなされたものであり、電力バッファ装置において、コンデンサのサイズを低減することが可能な技術を提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a technique capable of reducing the size of a capacitor in a power buffer device.
上記の課題を解決するための本発明は、電力が出力される電力出力部と該電力が入力される電力入力部とを接続する電力通電路間に接続された第１コンデンサを有し、第１コンデンサの充放電によって、該電力通電路を介した前記電力の授受を行う電力バッファ装置であって、
前記電力通電路間に前記第１コンデンサと直列に接続され、両端の電圧が制御される少なくとも一つ以上の第２コンデンサと、
前記第２コンデンサの両端の電圧を制御する電圧制御回路と、を備えた電力バッファ装置において、
前記電圧制御回路は、前記第２コンデンサに、前記第１コンデンサの両端の電圧に対して増減が反転するように変化する電圧と、かつ、前記第１コンデンサの両端の電圧の直流成分の少なくとも一部に対応する直流バイアス電圧とを印加する制御を行うことを特徴とする電力バッファ装置である。
The present invention for solving the above problems has a first capacitor connected between a power energizing path connecting a power output unit from which power is output and a power input unit to which the power is input. A power buffer device that transfers and receives the power through the power supply path by charging and discharging one capacitor.
At least one or more second capacitors connected in series with the first capacitor between the power-carrying paths and whose voltage across them is controlled.
In a power buffer device including a voltage control circuit for controlling the voltage across the second capacitor.
In the voltage control circuit, the second capacitor has a voltage that changes so as to be inverted with respect to the voltage across the first capacitor, and at least one of the DC components of the voltage across the first capacitor. It is a power buffer device characterized in that it controls the application of a DC bias voltage corresponding to a unit.
本発明によれば、電力バッファ装置において、第１コンデンサの両端の電圧の直流成分の少なくとも一部に対応する直流バイアス電圧が、第２コンデンサに印加されるので、第１コンデンサの耐電圧を大きくする必要がなくなり、第１コンデンサを小型化できる。また、耐電圧がより小さいコンデンサを選択することにより、コストを低減することもできる。さらに、第１コンデンサを含む電力バッファ装置を小型化、低コスト化することもできる。電力通電路は、一対の電力通電路から構成されてもよく、その数は限定されない。また、電力出力部から出力され、電力入力部に入力される電力は、直流および交流のいずれでもよい。増減が反転するように変化するとは、一方が増加するときには他方が減少し、一方が減少するときには他方が増加するように変化することであり、波形で見ると、それぞれの波形の高さ方向の上下が反転したようになる。また、第２コンデンサは一つでもよいし、複数設けられてもよい。 According to the present invention, in the power buffer device, a DC bias voltage corresponding to at least a part of the DC component of the voltage across the first capacitor is applied to the second capacitor, so that the withstand voltage of the first capacitor is increased. It is not necessary to do so, and the first capacitor can be miniaturized. In addition, the cost can be reduced by selecting a capacitor having a smaller withstand voltage. Further, the power buffer device including the first capacitor can be miniaturized and reduced in cost. The electric power energizing path may be composed of a pair of electric power energizing paths, and the number thereof is not limited. Further, the electric power output from the electric power output unit and input to the electric power input unit may be either direct current or alternating current. The change so that the increase / decrease is reversed means that when one increases, the other decreases, and when one decreases, the other increases. It looks like it is upside down. Further, the number of second capacitors may be one, or a plurality of second capacitors may be provided.
また、本発明においては、前記電圧制御回路は、
前記第１コンデンサの電圧が所定の閾値を超える時間領域内において、前記第２コンデンサに、前記１コンデンサの両端の電圧の直流成分の少なくとも一部に対応する直流バイアス電圧を印加することにより、前記第１コンデンサの電圧が所定値以下となるよう制御を行うようにしてもよい。これによれば、電圧制御回路における損失を抑えることができる。
Further, in the present invention, the voltage control circuit is
By applying a DC bias voltage corresponding to at least a part of the DC component of the voltage across the 1 capacitor to the 2nd capacitor within a time region in which the voltage of the 1st capacitor exceeds a predetermined threshold value. Control may be performed so that the voltage of the first capacitor becomes equal to or less than a predetermined value. According to this, the loss in the voltage control circuit can be suppressed.
また、本発明においては、前記電力出力部は、直流電力又は交流電力を、前記出力される直流電力に変換する第１電力変換回路であり、
前記電力入力部は、前記入力される直流電力を、直流電力又は交流電力に変換する第２電力変換回路であるようにしてもよい。
Further, in the present invention, the power output unit is a first power conversion circuit that converts DC power or AC power into the output DC power.
The power input unit may be a second power conversion circuit that converts the input DC power into DC power or AC power.
また、本発明においては、前記第１電力変換回路は、太陽光パネルによって発電された直流電力を、前記出力される直流電力に変換するＤＣ／ＤＣコンバータであり、
前記第２電力変換回路は、前記入力される直流電力を、系統電源又は負荷に入力される交流電力に変換するインバータであるようにしてもよい。
Further, in the present invention, the first power conversion circuit is a DC / DC converter that converts the DC power generated by the solar panel into the output DC power.
The second power conversion circuit may be an inverter that converts the input DC power into AC power input to the system power supply or the load.
また、本発明は、上記した電力バッファ装置と、前記第１電力変換回路と、前記第２電力変換回路とを備えた電力変換装置として構成することができる。 Further, the present invention can be configured as a power conversion device including the above-mentioned power buffer device, the first power conversion circuit, and the second power conversion circuit.
また、本発明は、上記した電力バッファ装置と、前記ＤＣ／ＤＣコンバータと、前記インバータとを備えたパワーコンディショナとして構成することもできる。 Further, the present invention can also be configured as a power conditioner including the above-mentioned power buffer device, the above-mentioned DC / DC converter, and the above-mentioned inverter.
本発明によれば、電力バッファ装置において、コンデンサのサイズを低減することが可能となる。 According to the present invention, it is possible to reduce the size of a capacitor in a power buffer device.
〔適用例〕
以下、本発明の適用例について、図面を参照しつつ説明する。本発明は例えば、図１に示すようなパワーコンディショナ１の直流リンク６に適用される。ここで直流リンク６は電力バッファ装置の一例であり、ＤＣ／ＤＣコンバータが電力出力部及び第１電力変換回路の一例であり、インバータが電力入力部及び第２電力変換回路の一例である。直流リンク６は図２に示すように、電力通電路の一例である一対の直流電源線ＬＨ，ＬＬ間に直列に接続されたアクティブコンデンサＣａとパッシブコンデンサＣｐとを含む。アクティブコンデンサＣａの両端には、電圧制御回路の一例であるアクティブバッファ回路８が接続されている。ここで、パッシブコンデンサＣｐは第１コンデンサの一例であり、直流電源線ＬＨ，ＬＬを介して流入、流出する電力によってパッシブコンデンサＣｐが充放電される。
[Application example]
Hereinafter, application examples of the present invention will be described with reference to the drawings. The present invention is applied to, for example, the
図３に示すように、パッシブコンデンサＣｐの両端の電圧に対して増減が反転するように変化する電圧と、パッシブコンデンサＣｐの両端の電圧の直流成分に対応する直流バイアスとをアクティブコンデンサＣａに印加する。このようにすることにより、太陽光パネル２の出力電圧が高く、直流リンク電圧Ｖｄｃが高くなる特定の条件のためにパッシブコンデンサの耐電圧を大きくする必要がなくなり、パッシブコンデンサＣｐとして耐電圧のより小さい、すなわちサイズが小さくコストも低いコンデンサを選択することができる。当然、パッシブコンデンサＣｐが実装された直流リンク６及びパワーコンディショナ１のサイズの小型化、低コスト化も可能となる。
As shown in FIG. 3, a voltage that changes so as to be inverted with respect to the voltage across the passive capacitor Cp and a DC bias corresponding to the DC component of the voltage across the passive capacitor Cp are applied to the active capacitor Ca. To do. By doing so, it is not necessary to increase the withstand voltage of the passive capacitor due to the specific condition that the output voltage of the
ここでは、第２コンデンサの一例であるアクティブコンデンサＣａは一つであるが、直流リンクが二つ以上のアクティブコンデンサを備え、パッシブコンデンサＣｐの両端の電圧に対して増減が反転するように変化する電圧と、パッシブコンデンサＣｐの両端の電圧の直流成分に対応する直流バイアスを複数のアクティブコンデンサによって分担するようにしてもよい。 Here, the active capacitor Ca, which is an example of the second capacitor, is one, but the DC link includes two or more active capacitors, and the increase / decrease changes with respect to the voltage across the passive capacitor Cp. The DC bias corresponding to the voltage and the DC component of the voltage across the passive capacitor Cp may be shared by the plurality of active capacitors.
ここでは、電力バッファ装置の一例である直流リンクを備えたパワーコンディショナを例として説明するが、本発明に係る直流リンクは、無停電電源装置、車載充電器、サーボモーター等のシステムにも適用できる。 Here, a power conditioner provided with a DC link, which is an example of a power buffer device, will be described as an example, but the DC link according to the present invention is also applied to a system such as an uninterruptible power supply, an in-vehicle charger, and a servomotor. it can.
〔実施例１〕
以下では、本発明の実施例に係る直流リンクを含むパワーコンディショナについて、図面を用いて、より詳細に説明する。
[Example 1]
Hereinafter, the power conditioner including the DC link according to the embodiment of the present invention will be described in more detail with reference to the drawings.
直流リンクは、電力バッファ装置の一例である。アクティブバッファを備えた直流リンクを含むシステムの例として、太陽光パネルによって発電された直流電力を、交流電力に変換して系統電源に連系するパワーコンディショナ１について説明する。図１にパワーコンディショナ１の概略構成を示す。ここでは、パワーコンディショナを例として説明するが、本発明に係る電力バッファ装置の一例である直流リンクは、無停電電源装置、車載充電器、サーボモーター等のシステムにも適用できる。
The DC link is an example of a power buffer device. As an example of a system including a DC link provided with an active buffer, a
パワーコンディショナ１は、概略、太陽光パネル２から出力された直流電圧を調整するためのＤＣ／ＤＣコンバータ３、系統電源４に同期した交流電力を出力するインバータ５、ＤＣ／コンバータ３とインバータ５の間に設けられた直流リンク６、さらにＤＣ／ＤＣコンバータ３，インバータ５及び直流リンク６を制御する制御部７を含む。
The
太陽光パネル２から出力される電力は安定動作時には一定であるのに対して、インバータ５の出力には時間的な変動がある。このような出力の変動を吸収するのが直流リンク６である。
While the electric power output from the
図２に、直流リンク６の概略構成を示す。直流リンク６では、ＤＣ／ＤＣコンバータ３を介して太陽光パネル２から入力される直流電圧をインバータ５に出力する一対の直流電源線ＬＨ，ＬＬの間に、アクティブコンデンサＣａ及びパッシブコンデンサＣｐが直列に接続されている。アクティブコンデンサＣａの一端が直流電源線ＬＨに接続され、アクティブコンデンサＣａの他端はパッシブコンデンサＣｐの一端に接続されている。パッシブコンデンサＣｐの他端は直流電源線ＬＬに接続されている。そして、アクティブコンデンサＣａの両端には、アクティブコンデンサＣａの電圧を調整するためのアクティブバッファ回路８が接続されている。図上では省略しているが、直流電源線ＬＨ及びＬＬの左側がＤＣ／ＤＣコンバータ３の出力端に接続されており、直流電源線ＬＨ及びＬＬの右側がインバータの入力端に接続されている。
FIG. 2 shows a schematic configuration of the
図３に、本実施例１に係る直流リンク６において、本実施例では、直流リンク電圧Ｖｄｃが高い条件においては、アクティブコンデンサＣａの電圧Ｖａが、パッシブコンデンサＣｐの電圧ＶｃのＤＣバイアス成分を担うように制御することで、パッシブコンデンサＣｐに印加される直流電圧成分を低減する。ここで、直流リンク電圧Ｖｄｃは、一対の直流電源線ＬＨ，ＬＬ間に生じる電圧である。上述のように構成することで、太陽光パネル２の出力電圧が高いという特定の条件のためだけにパッシブコンデンサＣｐの耐電圧を大きくする必要がなくなり、パッシブコンデンサＣｐを小型化でき、また、コストを低減することができる。パッシブコンデンサＣｐを実装した直流リンク６、また直流リンク６を含むパワーコンディショナの小型化、低コスト化も可能となる。なお、アクティブコンデンサＣａの電圧Ｖａが、パッシブコンデンサＣｐの電圧ＶｃのＤＣバイアス成分の一部を担うようにしてもよく、アクティブコンデンサＣａにパッシブコンデンサＣｐの電圧ＶｃのＤＣバイアス成分の少なくとも一部が印加されるように構成することもできる。
FIG. 3 shows the
図４に、アクティブバッファ回路の制御を実現するための制御系を示す。
ここで、Ｃｐはパッシブコンデンサ、Ｃａ２はアクティブバッファ回路８内にある電力保持用コンデンサ、Ｖａはアクティブコンデンサの電圧である。
ローパスフィルタ（ＬＰＦ）を通した、電力保持用コンデンサＣａ２の電圧を、電圧指令値から減算した値に対して比例積分制御を行う。パッシブコンデンサＣｐの電圧を、バンドパスフィルタ（ＢＰＦ）を通して得られたパッシブコンデンサＣｐのＡＣ成分を時間微分した値と、先の比例積分制御の結果とを乗算する。アクティブコンデンサＣａのバイアス電圧と、パッシブコンデンサＣｐの電圧のＡＣ成分とを加算した値から、先の乗算結果を減算することにより、アクティブコンデンサＣａの電圧指令値を生成する。
FIG. 4 shows a control system for realizing control of the active buffer circuit.
Here, Cp is a passive capacitor, Ca2 is a power holding capacitor in the
Proportional integration control is performed on the value obtained by subtracting the voltage of the power holding capacitor Ca2 through the low-pass filter (LPF) from the voltage command value. The voltage of the passive capacitor Cp is multiplied by the value obtained by time-differentiating the AC component of the passive capacitor Cp obtained through the bandpass filter (BPF) and the result of the previous proportional integration control. The voltage command value of the active capacitor Ca is generated by subtracting the previous multiplication result from the value obtained by adding the bias voltage of the active capacitor Ca and the AC component of the voltage of the passive capacitor Cp.
図５は、上記制御系に従って制御されるアクティブバッファ回路８の回路図である。アクティブバッファ回路８は、直列に接続された二つのｎチャネルエンハンスメント形ＭＯＳ−ＦＥＴ（Ｔｒ１，Ｔｒ２）と、同じく直列に接続された二つのｎチャネルエンハンスメント形ＭＯＳ−ＦＥＴ（Ｔｒ３，Ｔｒ４）がアクティブコンデンサＣａ２と並列に接続されている。一方のＭＯＳ−ＦＥＴ（Ｔｒ１）のドレイン電力保持用のコンデンサＣａ２の一端に接続されている。この一方のＭＯＳ−ＦＥＴ（Ｔｒ１）のソースに他方のＭＯＳ−ＦＥＴ（Ｔｒ２）のドレインが接続され、この他方のＭＯＳ−ＦＥＴ（Ｔｒ２）のソースは電力保持用のコンデンサＣａ２の他端に接続されている。一方のＭＯＳ−ＦＥＴ（Ｔｒ１）のソースと他方のＭＯＳ−ＦＥＴ（Ｔｒ２）のドレイン間の中点に、リアクトルＬを介して、アクティブコンデンサＣａの、直流電源線ＬＨ側の端部が接続される。同様に、一方のＭＯＳ−ＦＥＴ（Ｔｒ３）のドレイン電力保持用のコンデンサＣａ２の一端に接続されている。この一方のＭＯＳ−ＦＥＴ（Ｔｒ３）のソースに他方のＭＯＳ−ＦＥＴ（Ｔｒ４）のドレインが接続され、この他方のＭＯＳ−ＦＥＴ（Ｔｒ４）のソースは電力保持用のコンデンサＣａ２の他端に接続されている。一方のＭＯＳ−ＦＥＴ（Ｔｒ３）のソースと他方のＭＯＳ−ＦＥＴ（Ｔｒ４）のドレイン間の中点には、アクティブコンデンサＣａの、直流電源線ＬＬ側の端部が接続される。
FIG. 5 is a circuit diagram of an
また、ＭＯＳ−ＦＥＴ（Ｔｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４）のドレイン・ソース間には、ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４がそれぞれ逆並列に接続されている。ＭＯＳ−ＦＥＴ（Ｔｒ１）とダイオードＤ１がスイッチＳＷ１を構成し、ＭＯＳ−ＦＥＴ（Ｔｒ２）とダイオードＤ２がスイッチＳＷ２を構成し、ＭＯＳ−ＦＥＴ（Ｔｒ３）とダイオードＤ３がスイッチＳＷ３を構成し、ＭＯＳ−ＦＥＴ（Ｔｒ４）とダイオードＤ４がスイッチＳＷ４を構成している。ここでは、四つのＳＷ１〜ＳＷ４は、フルブリッジを構成している。図５では図示を省略しているが、パッシブコンデンサＣｐ及びコンデンサＣａ２の電圧をそれぞれ検出するセンサが設けられ、ぞれぞれの出力が制御部に送信される。また、制御部からの制御信号に応じてＳＷ１，ＳＷ２，ＳＷ３及びＳＷ４が駆動されオンオフ制御される。 In addition, diodes D1, D2, D3, and D4 are connected in antiparallel between the drain and source of the MOS-FET (Tr1, Tr2, Tr3, Tr4). The MOS-FET (Tr1) and the diode D1 form the switch SW1, the MOS-FET (Tr2) and the diode D2 form the switch SW2, the MOS-FET (Tr3) and the diode D3 form the switch SW3, and the MOS-FET (Tr2) and the diode D3 form the switch SW3. The FET (Tr4) and the diode D4 constitute the switch SW4. Here, the four SW1 to SW4 form a full bridge. Although not shown in FIG. 5, sensors for detecting the voltages of the passive capacitor Cp and the capacitor Ca2 are provided, and their respective outputs are transmitted to the control unit. Further, SW1, SW2, SW3 and SW4 are driven and on / off controlled according to the control signal from the control unit.
本実施例の制御によるシミュレーション結果を図６により説明する。
図６（ａ）は、比較のためにアクティブコンデンサのバイアス電圧を０とした場合の各電圧を示す。図６（ａ）の上段はアクティブコンデンサＣａの電圧Ｖａ、中段はパッシブコンデンサＣｐの電圧Ｖｃ、下段は直流リンク電圧Ｖｄｃを示す。図６（ｂ）は、本実施例のアクティブバッファ回路により、アクティブコンデンサに２００Ｖのバイアス電圧を印加した場合の各電圧を示す。図６（ｂ）の上段はアクティブコンデンサＣａの電圧Ｖａ、中段はパッシブコンデンサＣｐの電圧Ｖｃ、下段は直流リンク電圧Ｖｄｃを示す。図６（ｂ）上段に示すように、バイアス電圧の印加により、図６（ａ）上段に比して、アクティブコンデンサＣａの電圧Ｖａの波形が、上方に２００Ｖ分シフトしている。これに伴い、図６（ｂ）中段に示すように、パッシブコンデンサＣｐの電圧Ｖｃの波形は、図６（ａ）中段に比して、下方に２００Ｖ分シフトしており、パッシブコンデンサＣｐの電圧Ｖｃは低減されている。図６（ｂ）下段と図６（ａ）下段に見られるように、直流リンク６の電圧Ｖｄｃはほぼ同一であり、変動も同様に抑制されている。図６（ａ），（ｂ）のいずれにおいても、アクティブコンデンサＣａの両端には、パッシブコンデンサＣｐの電圧の両端の電圧に対して増減が反転するように変化する電圧が印加される。図６（ｂ）では、アクティブコンデンサＣａに、さらに直流バイアス電圧が印加される。
The simulation result by the control of this embodiment will be described with reference to FIG.
FIG. 6A shows each voltage when the bias voltage of the active capacitor is set to 0 for comparison. The upper part of FIG. 6A shows the voltage Va of the active capacitor Ca, the middle part shows the voltage Vc of the passive capacitor Cp, and the lower part shows the DC link voltage Vdc. FIG. 6B shows each voltage when a bias voltage of 200 V is applied to the active capacitor by the active buffer circuit of this embodiment. The upper part of FIG. 6B shows the voltage Va of the active capacitor Ca, the middle part shows the voltage Vc of the passive capacitor Cp, and the lower part shows the DC link voltage Vdc. As shown in the upper part of FIG. 6B, the waveform of the voltage Va of the active capacitor Ca is shifted upward by 200V as compared with the upper part of FIG. 6A by applying the bias voltage. Along with this, as shown in the middle stage of FIG. 6 (b), the waveform of the voltage Vc of the passive capacitor Cp is shifted downward by 200 V as compared with the middle stage of FIG. 6 (a), and the voltage of the passive capacitor Cp. Vc is reduced. As can be seen in the lower part of FIG. 6B and the lower part of FIG. 6A, the voltage Vdc of the
上述したシミュレーション結果によれば、従来はパッシブコンデンサＣｐとして耐圧７００Ｖが必要であったが、本実施例によれば、パッシブコンデンサＣｐは５００Ｖの耐圧で対応が可能となる。耐圧７００Ｖのコンデンサとして、Ｖｉｓｈａｙ製のＭＫＰ１８４８６８０７０４Ｙ５、耐圧５００Ｖのコンデンサとして、Ｐａｎａｓｏｎｉｃ製のＥＺＰＥ５０８０６ＭＴＡとを例に比較すると、耐圧７００Ｖでは部品総体積が０．２３リットルであるのに対し、耐圧５００Ｖでは、部品総体積が０．１８リットルであり、約２２％小型化できることとなる。 According to the above-mentioned simulation result, a withstand voltage of 700 V was conventionally required as the passive capacitor Cp, but according to this embodiment, the passive capacitor Cp can be supported with a withstand voltage of 500 V. Comparing Vishay's MKP1848680704Y5 as a capacitor with a withstand voltage of 700V and Panasonic's EZPE50806MTA as a capacitor with a withstand voltage of 500V as an example, the total volume of parts is 0.23 liters at a withstand voltage of 700V, whereas the total volume of parts is 0.23 liters at a withstand voltage of 500V. The total volume is 0.18 liters, which means that the size can be reduced by about 22%.
〔実施例２〕
実施例１では、アクティブコンデンサＣａが、直流電圧を全時間領域で担うため、アクティブバッファ回路８に入出力する電力が多くなり、結果的にアクティブバッファ回路８による損失が増大してしまう可能性がある。実施例２では、パッシブコンデンサＣｐの電圧が高くなる領域だけ、アクティブコンデンサＣａに直流電圧成分を担うように動作する。すなわち、パッシブコンデンサＣｐの電圧Ｖｃに所定の閾値を設定し、パッシブコンデンサＣａの電圧Ｖｃが閾値以上となる時間領域のみ、アクティブコンデンサＣａが直流電圧成分を担う。図７（ａ）は実施例１で説明したように、全時間領域でアクティブコンデンサＣａが直流電圧（破線で示す時間軸に平行な直線となる。）を担う場合の電圧Ｖａの波形を示す。
[Example 2]
In the first embodiment, since the active capacitor Ca bears the DC voltage in the entire time region, the power input / output to / from the
図７（ａ）の上側がアクティブコンデンサＣａの電圧Ｖａ、図７（ａ）の下側がパッシブコンデンサＣｐの電圧Ｖｃを示す。図７（ｂ）は本実施例の制御により、パッシブコン
デンサＣｐの電圧Ｖｃが閾値以上となる時間領域において、アクティブコンデンサＣａが直流電圧成分（破線で示す方形波となる。）を担う場合の電圧Ｖａの波形を示す。図７（ｂ）の上側がアクティブコンデンサＣａの電圧Ｖａ、図７（ｂ）の下側がパッシブコンデンサＣｐの電圧Ｖｃを示す。このようにすれば、アクティブバッファ回路８での損失を大きくすることなく、コンデンサＣａ２の耐圧を下げることができる。
The upper side of FIG. 7A shows the voltage Va of the active capacitor Ca, and the lower side of FIG. 7A shows the voltage Vc of the passive capacitor Cp. FIG. 7B shows the voltage when the active capacitor Ca bears a DC voltage component (a square wave shown by a broken line) in a time domain in which the voltage Vc of the passive capacitor Cp is equal to or higher than the threshold value under the control of this embodiment. The waveform of Va is shown. The upper side of FIG. 7B shows the voltage Va of the active capacitor Ca, and the lower side of FIG. 7B shows the voltage Vc of the passive capacitor Cp. By doing so, the withstand voltage of the capacitor Ca2 can be reduced without increasing the loss in the
なお、以下には本発明の構成要件と実施例の構成とを対比可能とするために、本発明の構成要件を図面の符号付きで記載しておく。
＜発明１＞
電力が出力される電力出力部（３）と該電力が入力される電力入力部（５）とを接続する電力通電路間（ＬＨ，ＬＬ）に接続された第１コンデンサ（Ｃｐ）を有し、第１コンデンサ（Ｃｐ）の充放電によって、該電力通電路（ＬＨ，ＬＬ）を介した前記電力の授受を行う電力バッファ装置（６）であって、
前記電力通電路間（ＬＨ，ＬＬ）に前記第１コンデンサ（Ｃｐ）と直列に接続され、両端の電圧が制御される少なくとも一つ以上の第２コンデンサ（Ｃａ）と、
前記第２コンデンサ（Ｃａ）の両端の電圧を制御する電圧制御回路（８）と、を備えた電力バッファ装置（６）において、
前記電圧制御回路（８）は、前記第２コンデンサ（Ｃａ）に、前記第１コンデンサ（Ｃｐ）の両端の電圧に対して増減が反転するように変化する電圧と、かつ、前記第１コンデンサ（Ｃｐ）の両端の電圧の直流成分の少なくとも一部に対応する直流バイアス電圧とを印加する制御を行うことを特徴とする電力バッファ装置（６）。
＜発明２＞
前記電圧制御回路（８）は、
前記第１コンデンサ（Ｃｐ）の電圧が所定の閾値を超える時間領域内において、前記第２コンデンサ（Ｃａ）に、前記１コンデンサ（Ｃｐ）の両端の電圧の直流成分の少なくとも一部に対応する直流バイアス電圧を印加することにより、前記第１コンデンサの両端電圧が所定値以下となるよう制御を行うことを特徴とする請求項１に記載の電力バッファ装置（６）。
＜発明３＞
前記電力出力部（３）は、直流電力又は交流電力を、前記出力される直流電力に変換する第１電力変換回路（３）であり、
前記電力入力部（５）は、前記入力される直流電力を、直流電力又は交流電力に変換する第２電力変換回路（５）であることを特徴とする請求項１又は２に記載の電力バッファ装置（６）。
＜発明４＞
前記第１電力変換回路（５）は、太陽光パネル（２）によって発電された直流電力を、前記出力される直流電力に変換するＤＣ／ＤＣコンバータ（３）であり、
前記第２電力変換回路（５）は、前記入力される直流電力を、系統電源（４）又は負荷に入力される交流電力に変換するインバータ（５）であることを特徴とする請求項３に記載の電力バッファ装置（６）。
＜発明５＞
請求項３に記載の電力バッファ装置（６）と、前記第１電力変換回路（３）と、前記第２電力変換回路（５）とを備えた電力変換装置。
＜発明６＞
請求項４に記載の電力バッファ装置（６）と、前記ＤＣ／ＤＣコンバータ（３）と、前記インバータ（５）とを備えたパワーコンディショナ（１）。
In addition, in order to make it possible to compare the constituent requirements of the present invention with the configurations of the examples, the constituent requirements of the present invention are described below with reference numerals in the drawings.
<
It has a first capacitor (Cp) connected between power-carrying circuits (LH, LL) connecting a power output unit (3) from which power is output and a power input unit (5) to which the power is input. , A power buffer device (6) that transfers and receives the power through the power conduction path (LH, LL) by charging and discharging the first capacitor (Cp).
At least one or more second capacitors (Ca) connected in series with the first capacitor (Cp) between the power-carrying paths (LH, LL) and whose voltage at both ends is controlled.
In a power buffer device (6) including a voltage control circuit (8) for controlling the voltage across the second capacitor (Ca).
In the voltage control circuit (8), the second capacitor (Ca) has a voltage that changes so as to be inverted with respect to the voltage across the first capacitor (Cp), and the first capacitor (C). A power buffer device (6) characterized in that control is performed to apply a DC bias voltage corresponding to at least a part of a DC component of a voltage across Cp).
<
The voltage control circuit (8)
Within a time region in which the voltage of the first capacitor (Cp) exceeds a predetermined threshold value, the second capacitor (Ca) has a DC corresponding to at least a part of the DC component of the voltage across the one capacitor (Cp). The power buffer device (6) according to
<
The power output unit (3) is a first power conversion circuit (3) that converts DC power or AC power into the output DC power.
The power buffer according to
<Invention 4>
The first power conversion circuit (5) is a DC / DC converter (3) that converts the DC power generated by the solar panel (2) into the output DC power.
3. The second power conversion circuit (5) is an inverter (5) that converts the input DC power into a system power supply (4) or an AC power input to a load. The power buffer device (6).
<Invention 5>
A power conversion device including the power buffer device (6) according to
<
A power conditioner (1) including the power buffer device (6) according to claim 4, the DC / DC converter (3), and the inverter (5).
１ ：パワーコンディショナ
２ ：太陽光パネル
３ ：ＤＣ／ＤＣコンバータ
４ ：系統電源
５ ：インバータ
６ ：直流リンク
７ ：制御部
ＬＨ，ＬＬ ：直流電源線
Ｃａ ：アクティブコンデンサ
Ｃｐ ：パッシブコンデンサ
ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４ ：スイッチ
８ ：第１アクティブバッファ回路
９ ：第２アクティブバッファ回路
Ｌ ：リアクトル
1: Power conditioner 2: Solar panel 3: DC / DC converter 4: System power supply 5: Inverter 6: DC link 7: Control unit LH, LL: DC power supply line Ca: Active capacitor Cp: Passive capacitor SW1, SW2 SW3, SW4: Switch 8: 1st active buffer circuit 9: 2nd active buffer circuit L: Reactor
Claims (5)
前記電力通電路間に前記第１コンデンサと直列に接続され、両端の電圧が制御される少なくとも一つ以上の第２コンデンサと、
前記第２コンデンサの両端の電圧を制御する電圧制御回路と、を備えた電力バッファ装置において、
前記電圧制御回路は、前記第２コンデンサに、前記第１コンデンサの両端の電圧に対して増減が反転するように変化する電圧を印加し、かつ、前記第１コンデンサの電圧が所定の閾値を超える時間領域内において、前記第２コンデンサに、前記第１コンデンサの両端の電圧の直流成分の少なくとも一部に対応する直流バイアス電圧を印加することにより、前記第１コンデンサの電圧が所定値以下となるよう制御を行うことを特徴とする電力バッファ装置。 It has a first capacitor connected between the power supply path that connects the power output section from which power is output and the power input section to which the power is input, and the power supply path is supplied by charging and discharging the first capacitor. It is a power buffer device that transfers and receives the power via the power buffer device.
At least one or more second capacitors connected in series with the first capacitor between the power-carrying paths and whose voltage across them is controlled.
In a power buffer device including a voltage control circuit for controlling the voltage across the second capacitor.
Said voltage control circuit, the second capacitor, increase or decrease with respect to voltage across the first capacitor by applying a varying voltage to invert, and the voltage of the first capacitor to a predetermined threshold value By applying a DC bias voltage corresponding to at least a part of the DC components of the voltage across the first capacitor to the second capacitor within the time region exceeding the time range, the voltage of the first capacitor becomes equal to or less than a predetermined value. so as braking power buffer device, characterized in that control is carried out.
前記電力入力部は、前記入力される電力を、直流電力又は交流電力に変換する第２電力変換回路であることを特徴とする請求項１に記載の電力バッファ装置。 The power output unit is a first power conversion circuit that converts DC power or AC power into the output power.
The power buffer device according to claim 1, wherein the power input unit is a second power conversion circuit that converts the input power into DC power or AC power.
前記第２電力変換回路は、前記入力される直流電力を、系統電源又は負荷に入力される交流電力に変換するインバータであることを特徴とする請求項２に記載の電力バッファ装置。 The first power conversion circuit is a DC / DC converter that converts the DC power generated by the solar panel into the output DC power.
The power buffer device according to claim 2 , wherein the second power conversion circuit is an inverter that converts the input DC power into AC power input to a system power supply or a load.
とを備えたパワーコンディショナ。 A power conditioner including the power buffer device according to claim 3 , the DC / DC converter, and the inverter.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018068789A JP6844572B2 (en) | 2018-03-30 | 2018-03-30 | Power buffer device |
| PCT/JP2019/010662 WO2019188368A1 (en) | 2018-03-30 | 2019-03-14 | Electric power buffer device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018068789A JP6844572B2 (en) | 2018-03-30 | 2018-03-30 | Power buffer device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019180164A JP2019180164A (en) | 2019-10-17 |
| JP6844572B2 true JP6844572B2 (en) | 2021-03-17 |
Family
ID=68059968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018068789A Active JP6844572B2 (en) | 2018-03-30 | 2018-03-30 | Power buffer device |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6844572B2 (en) |
| WO (1) | WO2019188368A1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7283342B2 (en) * | 2019-10-10 | 2023-05-30 | オムロン株式会社 | Power buffer circuit and power converter |
| JP7398572B2 (en) * | 2020-08-25 | 2023-12-14 | 京セラ株式会社 | power conversion system |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016152737A (en) * | 2015-02-19 | 2016-08-22 | 株式会社ノーリツ | Power conditioner |
-
2018
- 2018-03-30 JP JP2018068789A patent/JP6844572B2/en active Active
-
2019
- 2019-03-14 WO PCT/JP2019/010662 patent/WO2019188368A1/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019188368A1 (en) | 2019-10-03 |
| JP2019180164A (en) | 2019-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101189428B1 (en) | Power conversion device | |
| KR101445057B1 (en) | Alternating current motor drive system | |
| JP5947109B2 (en) | Uninterruptible power supply, control method of uninterruptible power supply | |
| JP5591188B2 (en) | Power converter | |
| WO2013051202A1 (en) | Three-level power conversion circuit system | |
| CN103534923A (en) | Power conversion apparatus and methods employing variable-level inverters | |
| KR20210003815A (en) | Uninterruptible power supply | |
| US9780681B2 (en) | Power conversion system including plurality of power converters connected in parallel to load | |
| JPWO2012063573A1 (en) | Filter circuit and bidirectional power conversion device including the same | |
| EP4113812A1 (en) | Power conversion systems and methods | |
| JP6844572B2 (en) | Power buffer device | |
| TWI291282B (en) | Power converter | |
| JP6819640B2 (en) | Power buffer device | |
| US6960901B2 (en) | Bi-directional DC/DC power converter having a neutral terminal | |
| JP5734083B2 (en) | Power converter | |
| JP3872370B2 (en) | Voltage fluctuation compensation device | |
| JP4759535B2 (en) | Uninterruptible power system | |
| JP6480290B2 (en) | Power converter | |
| JP4156767B2 (en) | Power converter | |
| JP6436863B2 (en) | Uninterruptible power supply and uninterruptible power supply system | |
| JP7805555B2 (en) | Power Conversion Device | |
| JP4113071B2 (en) | Voltage fluctuation compensation device | |
| JP3887007B2 (en) | Power output device | |
| JP4005110B2 (en) | Power output device | |
| JP4121037B2 (en) | Voltage fluctuation compensation device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210126 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210208 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6844572 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |