Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6846687B2 - 半導体装置およびその製造方法 - Google Patents
[go: Go Back, main page]

JP6846687B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6846687B2
JP6846687B2 JP2017174480A JP2017174480A JP6846687B2 JP 6846687 B2 JP6846687 B2 JP 6846687B2 JP 2017174480 A JP2017174480 A JP 2017174480A JP 2017174480 A JP2017174480 A JP 2017174480A JP 6846687 B2 JP6846687 B2 JP 6846687B2
Authority
JP
Japan
Prior art keywords
protective layer
edge portion
semiconductor device
inorganic protective
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017174480A
Other languages
English (en)
Other versions
JP2019050320A (ja
Inventor
千秋 工藤
千秋 工藤
貴史 長谷川
貴史 長谷川
齋藤　浩一
浩一 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2017174480A priority Critical patent/JP6846687B2/ja
Priority to CN201810762830.6A priority patent/CN109494203B/zh
Priority to US16/112,116 priority patent/US10978367B2/en
Publication of JP2019050320A publication Critical patent/JP2019050320A/ja
Application granted granted Critical
Publication of JP6846687B2 publication Critical patent/JP6846687B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/662—Laminate layers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/68—Organic materials, e.g. photoresists
    • H10P14/683—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/694—Inorganic materials composed of nitrides
    • H10P14/6943—Inorganic materials composed of nitrides containing silicon
    • H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/121—Arrangements for protection of devices protecting against mechanical damage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/137—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/147—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being multilayered
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/43—Encapsulations, e.g. protective coatings characterised by their materials comprising oxides, nitrides or carbides, e.g. ceramics or glasses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/47—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)

Description

本開示は、半導体装置およびその製造方法に関する。
パワー半導体デバイスは、高耐圧で大電流を流す用途に用いられる半導体素子であり、低損失であることが望まれている。従来は、シリコン（Ｓｉ）基板を用いたパワー半導体デバイスが主流であったが、近年、炭化珪素（ＳｉＣ）基板を用いたパワー半導体デバイスが注目され、開発が進められている。
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に比べて材料自体の絶縁破壊電圧が一桁高いので、ｐｎ接合部またはショットキー接合部における空乏層を薄くしても耐圧を維持することができるという特徴を有している。このため、炭化珪素を用いると、デバイスの厚さを小さくすることができ、また、ドーピング濃度を高めることができるので、炭化珪素は、オン抵抗が低く、高耐圧で低損失のパワー半導体デバイスを形成するための材料として期待されている。
近年、ハイブリッド車、電気自動車、燃料電池自動車など、モータを駆動源とする車両が開発されている。上述した特徴は、これらの車両のモータを駆動するインバータ回路のスイッチング素子に有利であるため、車載用の炭化珪素パワー半導体デバイスが開発されている。
車載用の電子部品は、車両が屋外のさまざまな環境下で使用され得るという観点から、他の民生用の電子部品と比べて、過酷な環境条件に対する耐久性が求められる。例えば、電子部品の耐久性は、高温高湿バイアス試験によって評価される。特許文献１、２は、高温高湿バイアス環境に対して信頼性を有する半導体装置を開示している。
特開２０１５−２２０３３４号公報 特開２０１４−１３８０９０号公報
本開示は、パワー半導体デバイスなどの半導体装置の信頼性を向上させる新規な技術を提供する。以下では、パワー半導体デバイスを単に半導体装置と称する。
本開示の一態様に係る半導体装置は、半導体基板と、前記半導体基板の上に形成され、少なくとも１つの開口部を有する層間絶縁層と、一部が前記少なくとも１つの開口部の縁の上に形成され、他の部分が前記少なくとも１つの開口部内において前記半導体基板と電気的に接続する少なくとも１つの電極と、内縁部および外縁部を有し、前記内縁部が前記少なくとも１つの電極の縁を覆い、前記内縁部以外が前記層間絶縁層の上に形成された無機保護層と、前記無機保護層を覆う有機保護層と、を備え、前記無機保護層の前記内縁部および前記外縁部の少なくとも一方は、アンダーカットを有し、前記アンダーカットは、前記有機保護層に接する。
本開示の他の態様に係る半導体装置の製造方法は、半導体基板を用意する第１の工程と、前記半導体基板の上に少なくとも１つの開口部を有する層間絶縁層を形成する第２の工程と、少なくとも１つの電極の一部を前記少なくとも１つの開口部の縁の上に形成し、他の部分を前記少なくとも１つの開口部内における前記半導体基板と電気的に接続させる第３の工程と、内縁部および外縁部を有する無機保護層の、前記内縁部で前記少なくとも１つの電極の縁を覆い、前記内縁部以外を前記層間絶縁層の上に形成する第４の工程と、前記無機保護層を有機保護層で覆う第５の工程と、を包含し、前記第４の工程において、前記少なくとも１つの電極および前記層間絶縁層の上に形成した無機保護膜の上にレジスト層を形成し、エッチングをすることによって前記無機保護層を形成する際に、前記無機保護層の前記内縁部および前記外縁部の少なくとも一方にアンダーカットを形成する。
上記の包括的または具体的な態様は、システム、方法、集積回路、コンピュータプログラム、または記録媒体で実現されてもよい。あるいは、システム、装置、方法、集積回路、コンピュータプログラムおよび記録媒体の任意な組み合わせで実現されてもよい。
本開示の技術によれば、半導体装置の信頼性を向上させることができる。
図１は、本実施形態における半導体装置１００の構成例を模式的に示す断面図である。 図２は、図１における無機保護層（ＳｉＮ）１２５の内縁部１２５ｉのアンダーカット１２５ｃを示す走査電子顕微鏡の写真の一例である。 図３Ａは、第４の工程の例を模式的に示す図である。 図３Ｂは、第４の工程の例を模式的に示す図である。 図３Ｃは、第４の工程の例を模式的に示す図である。 図３Ｄは、第４の工程の例を模式的に示す図である。 図３Ｅは、第４の工程の例を模式的に示す図である。 図４Ａは、図３Ｅにおける無機保護層（ＳｉＮ）１２５の内縁部１２５ｉのアンダーカット１２５ｃを示す走査電子顕微鏡の写真の一例である。 図４Ｂは、図３Ｅにおける無機保護層（ＳｉＮ）１２５の外縁部１２５ｊのアンダーカット１２５ｃを示す走査電子顕微鏡の写真の一例である。 図５Ａは、本実施形態における半導体装置１００の構成例を模式的に示す平面図である。 図５Ｂは、無機保護層１２５および有機保護層１２６の下に位置する電極の構成例を模式的に示す平面図である。 図６は、図５ＡのＡ１−Ａ２線における半導体装置１００の構成例を模式的に示す断面図である。 図７Ａは、本実施形態における半導体装置１００の構成例を模式的に示す平面図である。 図７Ｂは、図７ＡのＡ１−Ａ２線における半導体装置１００の構成例を模式的に示す断面図である。
信頼性の観点から、半導体装置は、表面保護層として、無機保護層と、無機保護層の上に形成された有機保護層とを有する場合がある。無機保護膜および有機保護膜の役割は後述する。
有機保護層は、無機保護層よりも大きい膨張係数を有する。本発明者らの検討によれば、使用時の温度変化により、有機保護層が大きく縮み、有機保護層の剥離または浮き上がりが生じ、これにより、半導体装置の信頼性は低下することがわかった。
本発明者らは、以上の検討に基づき、以下の項目に記載の半導体装置およびその製造方法に想到した。
[項目１]
半導体基板と、
前記半導体基板の上に形成され、少なくとも１つの開口部を有する層間絶縁層と、
一部が前記少なくとも１つの開口部の縁の上に形成され、他の部分が前記少なくとも１つの開口部内において前記半導体基板と電気的に接続する少なくとも１つの電極と、
内縁部および外縁部を有し、前記内縁部が前記少なくとも１つの電極の縁を覆い、前記内縁部以外が前記層間絶縁層の上に形成された無機保護層と、
前記無機保護層を覆う有機保護層と、
を備え、
前記無機保護層の前記内縁部および前記外縁部の少なくとも一方は、アンダーカットを有し、
前記アンダーカットは、前記有機保護層に接する、
半導体装置。
[項目２]
前記無機保護層の前記内縁部および前記外縁部の各々は、前記アンダーカットを有する、
項目１に記載の半導体装置。
[項目３]
前記層間絶縁層は、ノンドープシリカガラスである、
項目１または２に記載の半導体装置。
[項目４]
前記少なくとも１つの電極は、アルミニウムである、
項目１から３のいずれかに記載の半導体装置。
[項目５]
前記無機保護層は、窒化珪素または酸化珪素である、
項目１から４のいずれかに記載の半導体装置。
[項目６]
前記有機保護層は、ポリイミドまたはポリベンゾオキサゾールである、
項目１から５のいずれかに記載の半導体装置。
[項目７]
前記半導体基板に平行な方向において、前記アンダーカットの奥行きは、０．４５μｍ以上１μｍ以下である、
項目１から６のいずれかに記載の半導体装置。
[項目８]
前記半導体基板に平行な方向において、前記無機保護層の前記内縁部の前記アンダーカットの奥行きは、前記無機保護層の前記外縁部の前記アンダーカットの奥行きよりも大きい、
項目１から７のいずれかに記載の半導体装置。
[項目９]
前記半導体基板に垂直な方向において、前記有機保護層の厚さは、３μｍ以上１０μｍ以下である、
項目１から８のいずれかに記載の半導体装置。
[項目１０]
前記半導体装置はＭＯＳ−ＦＥＴであって、
前記電極を３つ含み、
前記３つの電極は、２つのソース電極および１つのゲート電極である、
項目１から９のいずれかに記載の半導体装置。
[項目１１]
前記半導体装置はショットキーバリアダイオードであって、
前記電極を１つ含む、
項目１から９のいずれかに記載の半導体装置。
[項目１２]
半導体基板を用意する第１の工程と、
前記半導体基板の上に少なくとも１つの開口部を有する層間絶縁層を形成する第２の工程と、
少なくとも１つの電極の一部を前記少なくとも１つの開口部の縁の上に形成し、他の部分を前記少なくとも１つの開口部内における前記半導体基板と電気的に接続させる第３の工程と、
内縁部および外縁部を有する無機保護層の、前記内縁部で前記少なくとも１つの電極の縁を覆い、前記内縁部以外を前記層間絶縁層の上に形成する第４の工程と、
前記無機保護層を有機保護層で覆う第５の工程と、
を包含し、
前記第４の工程において、前記少なくとも１つの電極および前記層間絶縁層の上に形成した無機保護膜の上にレジスト層を形成し、エッチングをすることによって前記無機保護層を形成する際に、前記無機保護層の前記内縁部および前記外縁部の少なくとも一方にアンダーカットを形成する、
半導体装置の製造方法。
[項目１３]
異方性エッチングをした後に等方性エッチングをすることにより、前記アンダーカットを形成する、
項目１２に記載の半導体装置の製造方法。
[項目１４]
等方性エッチングをすることにより、前記アンダーカットを形成する、
項目１２に記載の半導体装置の製造方法。
[項目１５]
前記等方性エッチングを、フッ化炭素ガスおよび酸素ガスの混合ガスを用いて実施する、
項目１３または１４に記載の半導体装置の製造方法。
これにより、有機保護層の剥離を抑制し、半導体装置の信頼性を向上させることができる。
以下、本開示のより具体的な実施形態を説明する。ただし、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明および実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になることを避け、当業者の理解を容易にするためである。なお、発明者は、当業者が本開示を十分に理解するために添付図面および以下の説明を提供するのであって、これらによって特許請求の範囲に記載の主題を限定することを意図するものではない。以下の説明において、同一または類似する機能を有する構成要素については、同じ参照符号を付している。
（実施形態１）
以下では、模式図を用いて、本開示を包括的に説明する。本開示は半導体装置の表面保護層に適用することができる。半導体装置は、例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）またはショットキーバリアダイオードなどである。また、炭化珪素以外の半導体材料を半導体装置に用いてもよい。
図１は、本実施形態における半導体装置１００の構成例を模式的に示す断面図である。
本実施形態における半導体装置１００は、半導体基板１０１と、層間絶縁層１１１と、少なくとも１つの電極１１２と、無機保護層１２５と、有機保護層１２６と、を備える。
層間絶縁層１１１は、半導体基板１０１の上に形成され、少なくとも１つの開口部１１１ｃを有する。層間絶縁層１１１は、例えば、ノンドープシリカガラス（ＮＳＧ）である。
電極１１２の一部は開口部１１１ｃの縁１１１ｅの上に形成され、他の部分は開口部１１１ｃ内において半導体基板１０１と電気的に接続する。電極１１２は、例えば、アルミニウム（Ａｌ）である。
半導体基板１０１において、層間絶縁層１１１および電極１１２が形成された面と反対側の面には、他の電極１１０が形成されてもよい。
無機保護層１２５は、内縁部１２５ｉおよび外縁部１２５ｊを有する。内縁部１２５ｉは、電極１１２の縁１１２ｅを覆う。無機保護層１２５の内縁部１２５ｉ以外は、層間絶縁層１１１の上に形成される。緻密な無機材料を無機保護層１２５に用いれば、無機保護層１２５は水分に対して優れたバリア性を有する。無機保護層１２５は、例えば、窒化珪素または酸化珪素からなる。
有機保護層１２６は無機保護層１２５を覆う。有機保護層１２６は有機材料によって構成されるため、水分に対するバリア性は無機保護層１２５に比べて低い。しかし、有機材料の硬度は、無機保護層１２５に比べて小さく、外部から有機保護層１２６に応力が加えられても、有機保護層１２６には割れまたは亀裂が生じにくい。このため、半導体装置１００をパッケージに収納する際、有機保護層１２６の上に形成したモールド樹脂が硬化して応力が生じたり、モールド樹脂内のフィラーが接触しても、有機保護層１２６が緩衝材になり、無機保護層１２５の割れまたは亀裂が抑制される。有機保護層１２６は、例えば、ポリイミドまたはポリベンゾオキサゾール（ＰＢＯ）からなる。
無機保護層１２５の内縁部１２５ｉおよび外縁部１２５ｊの少なくとも一方は、アンダーカット１２５ｃを有する。アンダーカット１２５ｃは、有機保護層１２６に接する。
本明細書において、「アンダーカット」とは、無機保護層１２５の内縁部１２５ｉおよび外縁部１２５ｊの少なくとも一方の下部が削れた形状を意味する。
図１では、無機保護層１２５の内縁部１２５ｉおよび外縁部１２５ｊの各々が、アンダーカット１２５ｃを有する。すなわち、無機保護層１２５の内縁部１２５ｉのアンダーカット１２５ｃと電極１１２との間には隙間が存在する。同様に、無機保護層１２５の外縁部１２５ｊのアンダーカット１２５ｃと層間絶縁層１１１との間には隙間が存在する。隙間が有機保護層１２６で満たされれば、アンダーカット１２５ｃは有機保護層１２６と接する。有機保護層１２６のうち隙間を満たす部分は、楔として機能する。
したがって、たとえ有機保護層１２６の内縁部１２６ｉが端から浮き上がっても、無機保護層１２５の内縁部１２５ｉのアンダーカット１２５ｃは、有機保護層１２６の内側からの剥離を抑制する。同様に、たとえ有機保護層１２６の外縁部１２６ｊが端から浮き上がっても、無機保護層１２５の外縁部１２５ｊのアンダーカット１２５ｃは、有機保護層１２６の外側からの剥離を抑制する。
本実施形態における半導体装置１００では、高温環境であっても、有機保護層１２６の剥離が抑制される。これにより、高温環境において外力が加えられても、有機保護層１２６が緩衝材になり、無機保護層１２５が保護される。また、高湿環境であっても、無機保護層１２５は、半導体装置１００の内部に水分が侵入することを防止する。その結果、高温高湿環境であっても、本実施形態における半導体装置１００は高い信頼性を有する。
無機保護層１２５の内縁部１２５ｉおよび外縁部１２５ｊのうち、両方でなくても一方にアンダーカット１２５ｃが形成されれば、従来の半導体装置よりも信頼性が増す。
また、無機保護層１２５の内縁部１２５ｉは電極１１２の縁１１２ｅより内側、すなわち電極１１２の上部であってもよい。
図２は、図１における無機保護層（ＳｉＮ）１２５の内縁部１２５ｉのアンダーカット１２５ｃを示す走査電子顕微鏡の写真の一例である。図２から、無機保護層（ＳｉＮ）１２５の内縁部１２５ｉがアンダーカット１２５ｃを有すること、および、アンダーカット１２５ｃと電極（Ａｌ）１１２との隙間が、有機保護層（ＰＢＯ）１２６で満たされることがわかる。
次に、本実施形態における半導体装置１００の製造方法の一例を説明する。
本実施形態における半導体装置１００の製造方法は、以下の第１から第５の工程を包含する。
第１の工程では、半導体基板１０１を用意する。
第２の工程では、半導体基板１０１の上に少なくとも１つの開口部１１１ｃを有する層間絶縁層１１１を形成する。
第３の工程では、少なくとも１つの電極１１２の一部を少なくとも１つの開口部１１１ｃの縁１１１ｅの上に形成し、他の部分を開口部１１１ｃ内における半導体基板１０１と電気的に接続させる。
第４の工程では、無機保護層１２５の内縁部１２５ｉで少なくとも１つの電極１１２の縁１１２ｅを覆い、無機保護層１２５の内縁部１２５ｉ以外を層間絶縁層１１１の上に形成する。
第５の工程では、無機保護層１２５を有機保護層１２６で覆う。具体的には、無機保護層１２５の上にポリイミドまたはポリベンゾオキサゾールをスピンコート法などにより塗布する。スピンコートにより、内縁部１２５ｉのアンダーカット１２５ｃおよび電極１１２の隙間と、外縁部１２５ｊのアンダーカット１２５ｃおよび層間絶縁層１１１の隙間とが、ボイドの発生なしに、ポリイミドまたはポリベンゾオキサゾールで満たされる。その後、露光、現像、およびベークを行い、有機保護層１２６を形成する。半導体基板１０１に垂直な方向において、有機保護層１２６の厚さは３μｍ以上１０μｍ以下である。
次に、上記の第４の工程を詳細に説明する。
図３Ａ〜３Ｅは、第４の工程の例を模式的に示す図である。
図３Ａに示すように、電極１１２および層間絶縁層１１１の上に、無機保護膜１２５Ｆを形成する。例えば、無機保護膜１２５Ｆとして、プラズマＣＶＤ法によって窒化珪素を堆積する。半導体基板１０１に垂直な方向において、無機保護膜１２５Ｆの厚さは０．２μｍ以上２μｍ以下である。
図３Ｂに示すように、無機保護膜１２５Ｆの上にレジスト層１２７を形成する。
図３Ｃに示すように、異方性エッチングを行うことによって無機保護膜１２５Ｆの不必要な部分を除去する。異方性エッチングの反応は、主に半導体基板１０１に垂直な方向に進む。
図３Ｄに示すように、無機保護層１２５を形成する際に、オーバーエッチングとして等方性エッチングをすることによって無機保護層１２５の内縁部１２５ｉおよび外縁部１２５ｊの少なくとも一方にアンダーカット１２５ｃを形成する。等方性エッチングは、フッ化炭素（ＣＦ４）ガスおよび酸素（Ｏ２）ガスの混合ガスを用いて実施する。異方性エッチングと異なり、等方性エッチングの反応は、主に半導体基板１０１に平行な方向と垂直な方向に同じ量だけ進む。オーバーエッチングとして等方性エッチングを行う場合には、垂直な方向の被エッチング物が無いために主に平行な方向に進む。この際、無機保護層１２５の内縁部１２５ｉおよび外縁部１２５ｊの少なくとも一方の上部も削られる。
図３Ｅに示すように、レジスト層１２７を除去する。
図３Ｃおよび３Ｄに示すように、異方性エッチングをした後に等方性エッチングをすることにより、アンダーカット１２５ｃを形成する。従来、アンダーカット１２５ｃの存在は望ましくなかった。そのため、異方性エッチングのみが行われ、等方性エッチングは行われなかった。
なお、図３Ｃの異方性エッチングを図３Ｄに示す等方性エッチングの条件で実施しても同様の効果が得られる。
半導体基板１０１に平行な方向におけるアンダーカット１２５ｃの奥行きは、無機保護層１２５の下地に依存する。
図４Ａは、図３Ｅにおける無機保護層（ＳｉＮ）１２５の内縁部１２５ｉのアンダーカット１２５ｃを示す走査電子顕微鏡の写真の一例である。図４Ｂは、図３Ｅにおける無機保護層（ＳｉＮ）１２５の外縁部１２５ｊのアンダーカット１２５ｃを示す走査電子顕微鏡の写真の一例である。内縁部１２５ｉの下地は電極（Ａｌ）１１２であり、外縁部１２５ｊの下地は層間絶縁層（ＮＳＧ）１１１である。
等方性エッチングを無機保護層（ＳｉＮ）１２５の膜厚に対して３０％に相当する時間行った場合、半導体基板１０１に平行な方向において、内縁部１２５ｉのアンダーカット１２５ｃは９４７ｎｍの奥行きを有し、外縁部１２５ｊのアンダーカット１２５ｃは４８６ｎｍの奥行きを有する。内縁部１２５ｉおよび外縁部１２５ｊのアンダーカット１２５ｃの比は、およそ２：１である。
以上から、半導体基板１０１に平行な方向において、アンダーカット１２５ｃの奥行きは０．４５μｍ以上１μｍ以下であること、および、半導体基板１０１に平行な方向において、無機保護層（ＳｉＮ）１２５の内縁部１２５ｉのアンダーカット１２５ｃの奥行きは、無機保護層（ＳｉＮ）１２５の外縁部１２５ｊのアンダーカット１２５ｃの奥行きよりも大きいことがわかる。
有機保護層（ＰＢＯ）１２６と層間絶縁層（ＮＳＧ）１１１との密着性は比較的良く、有機保護層（ＰＢＯ）１２６の外縁部１２６ｊは浮き上がりにくい。そのため、半導体基板１０１に平行な方向において、無機保護層（ＳｉＮ）１２５の外縁部１２５ｊのアンダーカット１２５ｃの奥行きが小さくても問題ない。
一方、有機保護層（ＰＢＯ）１２６と電極（Ａｌ）１１２との密着性は比較的悪く、有機保護層（ＰＢＯ）１２６の内縁部１２６ｉは浮き上がりやすい。そのため、半導体基板１０１に平行な方向において、無機保護層（ＳｉＮ）１２５の内縁部１２５ｉのアンダーカット１２５ｃの奥行きが大きければ、有機保護層（ＰＢＯ）１２６の内側からの剥離を有効に抑制することができる。
（実施形態２）
次に、実施形態１における無機保護層１２５および有機保護層１２６の配置をＭＯＳＦＥＴへ適用した例を説明する。以下では、ＭＯＳＦＥＴを単に半導体装置と称する。
図５Ａは、本実施形態における半導体装置１００の構成例を模式的に示す平面図である。有機保護層１２６は、ソースパッド領域１１２Ｐおよびゲートパッド領域１１４Ｐを露出している。パッド領域とはパッケージの端子に接続するために、ワイヤーまたはリボンなどを接続する領域である。有機保護層１２６の下に無機保護層１２５が位置する。閉じた破線は、無機保護層１２５の３つの内縁部１２５ｉの端面および１つの外縁部１２５ｊの端面を表している。３つの内縁部１２５ｉおよび１つの外縁部１２５ｊの各々が、アンダーカット１２５ｃを有する。これにより、有機保護層１２６のあらゆる方向からの剥離を抑制することができる。
図５Ｂは、無機保護層１２５および有機保護層１２６の下に位置する電極の構成例を模式的に示す平面図である。この構成例では、半導体装置１００は３つの電極を含む。３つの電極は、２つの上部ソース電極１１２および１つの上部ゲート電極１１４である。図５Ａでは、上部ソース電極１１２の一部および上部ゲート電極１１４の一部が、それぞれソースパッド領域１１２Ｐおよびゲートパッド領域１１４Ｐとして露出されている。
図６は、図５ＡのＡ１−Ａ２線における半導体装置１００の構成例を模式的に示す断面図である。２つの縦の波線の間の構造は省略されている。
無機保護層１２５の内縁部１２５ｉは上部ソース電極１１２の上に形成され、無機保護層１２５の外縁部１２５ｊは層間絶縁層１１１の上に形成される。有機保護層１２６は無機保護層１２５を覆う。
次に、無機保護層１２５および有機保護層１２６以外の構成を説明する。
半導体装置１００は、第１導電型の半導体基板１０１と、半導体基板１０１の主面に位置する第１半導体層１０２とを備える。半導体基板１０１の裏面にはドレイン電極１１０およびドレイン電極１１０上に配置された配線電極１１３が位置する。本実施形態では、第１導電型はｎ型であり、後述する第２導電型はｐ型である。しかし、第１導電型がｐ型であり、第２導電型はｎ型であってもよい。
半導体装置１００は、半導体基板１０１の主面に垂直な方向から見て、活性領域１００Ａと、活性領域１００Ａを囲む終端領域１００Ｅとに分類される。
半導体装置１００は、活性領域１００Ａにおいて、複数のユニットセル１００ｕを含む。複数のユニットセル１００ｕのそれぞれは、ＭＯＳＦＥＴとして機能し、互いに並列に接続される。つまり、ユニットセル１００ｕにおいて、トランジスタが構成されており、半導体装置１００は複数のトランジスタを含む。半導体基板１０１の主面に垂直な方向から見て、複数のユニットセル１００ｕは、２次元に配列される。
各ユニットセル１００ｕは、第１導電型の半導体基板１０１と、半導体基板１０１上に位置する第１導電型の第１半導体層１０２と、第１半導体層１０２の表面に選択的に形成された第２導電型の第１ボディ領域１０３と、第１ボディ領域１０３の表面に選択的に形成されたソース領域１０４と、第１半導体層１０２の上方に位置するゲート絶縁膜１０７と、ゲート絶縁膜１０７上に位置するゲート電極１０８とを備える。本実施形態では、第１半導体層１０２とゲート絶縁膜１０７との間にチャネル層として第２半導体層１０６が設けられる。ゲート電極１０８は、層間絶縁層１１１によって覆われる。
層間絶縁層１１１には開口部１１１ｃが形成される。各ユニットセルにおけるソース電極１０９は、開口部１１１ｃを介して、上部ソース電極１１２に並列に接続される。ゲート電極１０８は、開口部１１１ｃとは異なる他の開口部を介して、上部ゲート電極１１４と接続される。ソース電極１０９および上部ソース電極１１２をまとめてソース電極と、ゲート電極１０８および上部ゲート電極１１４をまとめてゲート電極と称してもよい。
第１半導体層１０２において、ソース領域１０４は、高濃度で第１導電型の不純物を含む（ｎ＋型）。第１ボディ領域１０３への電気的接続のため、第１ボディ領域１０３よりも高い濃度で第２導電型の不純物を含む第２導電型の第１コンタクト領域１０５がソース領域１０４内であって、ソース領域１０４の下方で第１ボディ領域１０３と接する位置に設けられる。また、第１半導体層１０２の表面には、ソース領域１０４および第１コンタクト領域１０５とオーミック接合によって電気的に接続されたソース電極１０９が設けられる。したがって、第１ボディ領域１０３は、第１コンタクト領域１０５を介してソース電極１０９と電気的に接続される。
半導体装置１００は、終端領域１００Ｅにおいて、第１半導体層１０２内の主面側に少なくとも１つの第２導電型のリング領域１２０を含む。リング領域１２０により半導体装置１００の耐圧が高くなる。ｐ型のリング領域１２０は、半導体基板１０１の主面に垂直な方向から見て、活性領域１００Ａを囲むリング形状を有する。複数のリング領域１２０が、ＦＬＲ（Ｆｉｅｌｄ Ｌｉｍｉｔｔｉｎｇ Ｒｉｎｇ）領域１１０Ｆを構成する。半導体基板１０１の主面に垂直な方向から見て、それぞれのリングは四隅が円弧状に丸まった四角形の形状を有する。リングの四隅が円弧状に丸まっていることにより、四隅に電界が集中することが防止される。リング領域１２０の大部分の上において、層間絶縁層１１１と有機保護層１２６との間には、無機保護層１２５は形成されない。
半導体基板１０１は、終端領域１００Ｅの外側に位置するスクライブライン領域１００Ｓをさらに含む。スクライブライン領域とはウェハをダイシングしてチップに分割するときの切りしろであり、ここには金属を配置しない。
半導体装置１００は、第１半導体層１０２の表面において、ＦＬＲ領域１００Ｆの外側に位置し、かつ、ＦＬＲ領域１００Ｆを囲むように選択的に形成された高濃度の第１導電型の第２コンタクト領域１３０をさらに備えてもよい。第２コンタクト領域１３０は第１半導体層１０２とのオーミック接触を得るためでなく、いわゆるチャネルストップ領域として設けられる。
本実施形態における無機保護層１２５および有機保護層１２６の配置により、高温環境であっても有機保護層１２６の剥離が抑制される。また、有機保護層１２６により保護される無機保護層１２５は、高湿環境であっても水分が半導体装置１００に侵入することを防止する。その結果、半導体装置１００は、高温高湿環境であっても高い信頼性を有する。
（実施形態３）
次に、実施形態１における無機保護層１２５および有機保護層１２６の配置をショットキーバリアダイオードへ適用した例を説明する。以下では、ショットキーバリアダイオードを単に半導体装置と称する。
図７Ａは、本実施形態における半導体装置１００の構成例を模式的に示す平面図である。有機保護層１２６は、パッド領域１１２Ｐを露出している。有機保護層１２６の下に無機保護層１２５が位置する。閉じた破線は、無機保護層１２５の内縁部１２５ｉの端面および外縁部１２５ｊの端面を表している。内縁部１２５ｉおよび外縁部１２５ｊの各々が、アンダーカット１２５ｃを有する。これにより、有機保護層１２６のあらゆる方向からの剥離を抑制することができる。
図７Ｂは、図７ＡのＡ１−Ａ２線における半導体装置１００の構成例を模式的に示す断面図である。半導体装置１００は１つの電極を含む。１つの電極は上部電極１１２である。図７Ａでは、上部電極１１２の一部が、パッド領域１１２Ｐとして露出されている。
図７Ｂにおいて、無機保護層１２５の内縁部１２５ｉは上部電極１１２の上に形成され、無機保護層１２５の外縁部１２５ｊは層間絶縁層１１１の上に形成される。有機保護層１２６は無機保護層１２５を覆う。
次に、無機保護層１２５および有機保護層１２６以外の構成を説明する。
半導体装置１００は、第１導電型の半導体基板１０１と、半導体基板１０１の主面上に配置された第１導電型の半導体層であるドリフト層１０２とを備える。図７Ｂでは、ドリフト層１０２と半導体基板１０１との間に配置されたバッファ層１０３は省略してもよい。ドリフト層１０２内には、第２導電型の終端領域１５１が配置される。
ドリフト層１０２上には、第１電極１５９が配置される。第１電極１５９は、ドリフト層１０２とショットキー接合を形成する。第１電極１５９は、半導体層であるドリフト層１０２と接する面の縁部において、終端領域１５１と接する。終端領域１５１と接する金属材料は第１電極１５９のみであってもよい。終端領域１５１は、第１電極１５９と非オーミック接合を有してもよい。
半導体基板１０１の主面と対向する面である裏面上には、第２電極１１０が配置される。第２電極１１０は、半導体基板１０１とオーミック接合を形成する。第２電極１１０の下面、すなわち半導体基板１０１と反対側の面には裏面電極１１３が配置される。
終端領域１５１は、第１電極１５９の一部と接する第２導電型のガードリング領域１５３、および、ガードリング領域１５３を囲むように配置された第２導電型のフローティング領域であるＦＬＲ領域１５４とを含んでもよい。ＦＬＲ領域１５４は、ガードリング領域１５３と接触しないように配置される。なお、終端領域１５１は、ドリフト層１０２の表面の一部を囲むように配置された少なくとも１つの領域を有していればよく、例示する構成に限定されない。
半導体基板１０１の主面に垂直な方向から見て、ドリフト層１０２における終端領域１５１の内側に位置する領域には、複数の第２導電型のバリア領域１５２が配置されてもよい。バリア領域１５２を形成することにより、第１電極１５９およびドリフト層１０２にて形成されるショットキー接合に対して逆バイアスが印加された場合のショットキー漏れ電流を低減できる。
終端領域１５１、ここではガードリング領域１５３およびＦＬＲ領域１５４は、第２導電型の高濃度領域１２１および第２導電型の低濃度領域１２２を有する。バリア領域１５２も、終端領域１５１と同様に、第２導電型の高濃度領域１２１および第２導電型の低濃度領域１２２を有してもよい。高濃度領域１２１は、半導体層の表面（ここではドリフト層１０２の表面）に接するように配置される。低濃度領域１２２は、高濃度領域１２１の不純物濃度よりも低い濃度で第２導電型の不純物を含み、かつ、高濃度領域１２１より下方に位置する。また、半導体基板１０１の主面に垂直な方向から見て、高濃度領域１２１と低濃度領域１２２とは同一の輪郭を有する。
ドリフト層１０２上に層間絶縁層１１１が配置される。層間絶縁層１１１は、ＦＬＲ領域１５４を覆い、かつ、ガードリング領域１５３の一部を覆ってもよい。また、第１電極１５９の上には、第１電極１５９の上面および端面を覆うように上部電極１１２が配置されてもよい。上部電極１１２の端面は層間絶縁層１１１上に位置してもよい。
実施形態２と同様に、本実施形態における無機保護層１２５および有機保護層１２６の配置により、半導体装置１００は、高温高湿環境であっても高い信頼性を有する。
本開示の実施形態における半導体装置およびその製造方法は、パワーデバイスなどの用途に利用できる。
１００ ：半導体装置
１００Ａ ：活性領域
１００Ｅ ：終端領域
１００Ｆ ：ＦＬＲ領域
１００Ｓ スクライブライン領域
１００ｕ ユニットセル
１０１ 半導体基板
１０２ ドリフト層、第１半導体層
１０３ バッファ層、第１ボディ領域
１０４ ソース領域
１０５ 第１コンタクト領域
１０６ 第２半導体層
１０７ ゲート絶縁膜
１０８ ゲート電極
１０９ ソース電極
１１０ 電極１１０、第２電極、ドレイン電極
１１０Ｆ 領域
１１１ 層間絶縁層
１１１ｃ 開口部
１１１ｅ 開口部の縁
１１２ 電極、上部ソース電極、上部電極
１１２ｅ 電極の縁
１１２Ｐ パッド領域、ソースパッド領域
１１３ 裏面電極、配線電極
１１４ 上部ゲート電極
１１４Ｐ ゲートパッド領域
１２０ リング領域
１２１ 高濃度領域
１２２ 低濃度領域
１２５ 無機保護層
１２５ｃ アンダーカット
１２５Ｆ 無機保護膜
１２５ｉ 無機保護層の内縁部
１２５ｊ 無機保護層外縁部
１２６ 有機保護層
１２６ｉ 有機保護層の内縁部
１２６ｊ 有機保護層の外縁部
１２７ レジスト層
１３０ 第２コンタクト領域
１５１ 終端領域
１５２ バリア領域
１５３ ガードリング領域
１５４ ＦＬＲ領域
１５９ 第１電極

Claims (15)

  1. 半導体基板と、
    前記半導体基板の上に形成され、少なくとも１つの開口部を有する層間絶縁層と、
    一部が前記少なくとも１つの開口部の縁の上に形成され、他の部分が前記少なくとも１つの開口部内において前記半導体基板と電気的に接続する少なくとも１つの電極と、
    内縁部および外縁部を有し、前記内縁部が前記少なくとも１つの電極の縁を覆い、前記内縁部以外が前記層間絶縁層の上に形成された無機保護層と、
    前記無機保護層を覆う有機保護層と、
    を備え、
    前記無機保護層の前記内縁部および前記外縁部の少なくとも一方は、アンダーカットを有し、
    前記アンダーカットは、前記有機保護層に接する、
    半導体装置。
  2. 前記無機保護層の前記内縁部および前記外縁部の各々は、前記アンダーカットを有する、
    請求項１に記載の半導体装置。
  3. 前記層間絶縁層は、ノンドープシリカガラスである、
    請求項１または２に記載の半導体装置。
  4. 前記少なくとも１つの電極は、アルミニウムである、
    請求項１から３のいずれかに記載の半導体装置。
  5. 前記無機保護層は、窒化珪素または酸化珪素である、
    請求項１から４のいずれかに記載の半導体装置。
  6. 前記有機保護層は、ポリイミドまたはポリベンゾオキサゾールである、
    請求項１から５のいずれかに記載の半導体装置。
  7. 前記半導体基板に平行な方向において、前記アンダーカットの奥行きは、０．４５μｍ以上１μｍ以下である、
    請求項１から６のいずれかに記載の半導体装置。
  8. 前記半導体基板に平行な方向において、前記無機保護層の前記内縁部の前記アンダーカットの奥行きは、前記無機保護層の前記外縁部の前記アンダーカットの奥行きよりも大きい、
    請求項１から７のいずれかに記載の半導体装置。
  9. 前記半導体基板に垂直な方向において、前記有機保護層の厚さは、３μｍ以上１０μｍ以下である、
    請求項１から８のいずれかに記載の半導体装置。
  10. 前記半導体装置はＭＯＳ−ＦＥＴであって、
    前記電極を３つ含み、
    前記３つの電極は、２つのソース電極および１つのゲート電極である、
    請求項１から９のいずれかに記載の半導体装置。
  11. 前記半導体装置はショットキーバリアダイオードであって、
    前記電極を１つ含む、
    請求項１から９のいずれかに記載の半導体装置。
  12. 半導体基板を用意する第１の工程と、
    前記半導体基板の上に少なくとも１つの開口部を有する層間絶縁層を形成する第２の工程と、
    少なくとも１つの電極の一部を前記少なくとも１つの開口部の縁の上に形成し、他の部分を前記少なくとも１つの開口部内における前記半導体基板と電気的に接続させる第３の工程と、
    内縁部および外縁部を有する無機保護層の、前記内縁部で前記少なくとも１つの電極の縁を覆い、前記内縁部以外を前記層間絶縁層の上に形成する第４の工程と、
    前記無機保護層を有機保護層で覆う第５の工程と、
    を包含し、
    前記第４の工程において、前記少なくとも１つの電極および前記層間絶縁層の上に形成した無機保護膜の上にレジスト層を形成し、エッチングをすることによって前記無機保護層を形成する際に、前記無機保護層の前記内縁部および前記外縁部の少なくとも一方にアンダーカットを形成する、
    半導体装置の製造方法。
  13. 異方性エッチングをした後に等方性エッチングをすることにより、前記アンダーカットを形成する、
    請求項１２に記載の半導体装置の製造方法。
  14. 等方性エッチングをすることにより、前記アンダーカットを形成する、
    請求項１２に記載の半導体装置の製造方法。
  15. 前記無機保護層は窒化珪素であり、
    前記等方性エッチングを、フッ化炭素ガスおよび酸素ガスの混合ガスを用いて実施する、
    請求項１３または１４に記載の半導体装置の製造方法。
JP2017174480A 2017-09-12 2017-09-12 半導体装置およびその製造方法 Active JP6846687B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017174480A JP6846687B2 (ja) 2017-09-12 2017-09-12 半導体装置およびその製造方法
CN201810762830.6A CN109494203B (zh) 2017-09-12 2018-07-12 半导体装置及其制造方法
US16/112,116 US10978367B2 (en) 2017-09-12 2018-08-24 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017174480A JP6846687B2 (ja) 2017-09-12 2017-09-12 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2019050320A JP2019050320A (ja) 2019-03-28
JP6846687B2 true JP6846687B2 (ja) 2021-03-24

Family

ID=65631525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017174480A Active JP6846687B2 (ja) 2017-09-12 2017-09-12 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US10978367B2 (ja)
JP (1) JP6846687B2 (ja)
CN (1) CN109494203B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020154457A (ja) 2019-03-18 2020-09-24 株式会社リコー 画像表示システム、画像配信方法、プログラム
JP2021118218A (ja) * 2020-01-23 2021-08-10 パナソニックＩｐマネジメント株式会社 半導体素子
DE212021000199U1 (de) * 2020-05-08 2022-02-07 Rohm Co. Ltd Halbleiterbauteil
US11328973B2 (en) * 2020-06-26 2022-05-10 General Electric Company Power semiconductor devices with high temperature electrical insulation
US20230103655A1 (en) * 2020-06-26 2023-04-06 Rohm Co., Ltd. Electronic component
JP7487094B2 (ja) * 2020-12-23 2024-05-20 株式会社 日立パワーデバイス 半導体装置
US20230335633A1 (en) * 2021-03-18 2023-10-19 Rohm Co., Ltd. Wide bandgap semiconductor device
JP7680240B2 (ja) * 2021-03-30 2025-05-20 ローム株式会社 半導体装置
JP7663401B2 (ja) * 2021-04-09 2025-04-16 ローム株式会社 半導体装置、および半導体装置の製造方法
US20240313058A1 (en) * 2021-10-13 2024-09-19 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
DE112022004870T5 (de) 2021-11-05 2024-07-25 Rohm Co., Ltd. Halbleitervorrichtung
WO2023080088A1 (ja) 2021-11-05 2023-05-11 ローム株式会社 半導体装置
JPWO2023176056A1 (ja) 2022-03-14 2023-09-21
WO2024248020A1 (ja) 2023-06-02 2024-12-05 ローム株式会社 電子部品
KR20250128163A (ko) * 2024-02-20 2025-08-27 주식회사 엘엑스세미콘 디스플레이 구동용 반도체 소자 및 이를 포함하는 디스플레이 구동장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0870067A (ja) * 1994-08-26 1996-03-12 Nippon Steel Corp 半導体装置
CA2213034C (en) * 1996-09-02 2002-12-17 Murata Manufacturing Co., Ltd. A semiconductor device with a passivation film
JP4170103B2 (ja) * 2003-01-30 2008-10-22 Ｎｅｃエレクトロニクス株式会社 半導体装置、および半導体装置の製造方法
JP2006086378A (ja) * 2004-09-16 2006-03-30 Denso Corp 半導体装置及びその製造方法
US20090166848A1 (en) * 2007-12-29 2009-07-02 Volker Berghof Method for Enhancing the Adhesion of a Passivation Layer on a Semiconductor Device
JP2010093163A (ja) * 2008-10-10 2010-04-22 Panasonic Corp 半導体装置
JP5535475B2 (ja) * 2008-12-26 2014-07-02 住友電工デバイス・イノベーション株式会社 半導体装置
US9312230B2 (en) * 2010-02-08 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pillar structure for semiconductor substrate and method of manufacture
JP5395309B2 (ja) * 2011-03-23 2014-01-22 パナソニック株式会社 半導体装置およびその製造方法
US20150123117A1 (en) * 2012-05-14 2015-05-07 Sharp Kabushshiki Kaisha Semiconductor device and method for manufacturing same
US9082776B2 (en) * 2012-08-24 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having protective layer with curved surface and method of manufacturing same
JP6119211B2 (ja) * 2012-11-30 2017-04-26 三菱電機株式会社 電子デバイス及びその製造方法
JP6248392B2 (ja) * 2013-01-17 2017-12-20 富士電機株式会社 半導体装置
JP5830669B2 (ja) * 2013-05-29 2015-12-09 パナソニックＩｐマネジメント株式会社 半導体装置
US20150255362A1 (en) * 2014-03-07 2015-09-10 Infineon Technologies Ag Semiconductor Device with a Passivation Layer and Method for Producing Thereof
JP6274968B2 (ja) 2014-05-16 2018-02-07 ローム株式会社 半導体装置
JP6233537B2 (ja) * 2017-02-27 2017-11-22 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
CN109494203B (zh) 2023-11-03
US20190080976A1 (en) 2019-03-14
JP2019050320A (ja) 2019-03-28
CN109494203A (zh) 2019-03-19
US10978367B2 (en) 2021-04-13

Similar Documents

Publication Publication Date Title
JP6846687B2 (ja) 半導体装置およびその製造方法
JP4492735B2 (ja) 半導体装置及び半導体装置の製造方法
CN105247683B (zh) 半导体装置
US10468321B2 (en) Power semiconductor device and method for manufacturing such a power semiconductor device
CN102005474B (zh) 半导体装置及其制造方法
CN105210194B (zh) 半导体装置
JP6960602B2 (ja) 炭化珪素半導体装置
JP7422799B2 (ja) パワー半導体デバイス、パッケージ構造および電子デバイス
CN108110003B (zh) 碳化硅半导体装置
JP2009283717A (ja) 半導体装置の製造方法
CN101465382B (zh) 台型半导体装置及其制造方法
KR101236498B1 (ko) 전력 반도체장치
JP2020150157A (ja) 半導体装置
CN102656694A (zh) 功率半导体器件
JP5957171B2 (ja) 半導体装置及びその製造方法
JP4631268B2 (ja) 半導体装置
JP6048126B2 (ja) 半導体装置及び半導体装置の製造方法
CN119855186B (zh) 一种抗浪涌电压的平面栅碳化硅vdmos及制备方法
CN116895625A (zh) 包括接触焊盘结构的半导体器件
US20220181281A1 (en) Semiconductor device
CN116157924A (zh) 电力用半导体装置
KR20070048753A (ko) 서지 보호용 반도체 장치
CN110690276A (zh) 功率半导体器件
JP7334678B2 (ja) 半導体装置
CN111180516B (zh) 半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210215

R151 Written notification of patent or utility model registration

Ref document number: 6846687

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151